JP2508052B2 - 電流駆動回路 - Google Patents
電流駆動回路Info
- Publication number
- JP2508052B2 JP2508052B2 JP3478287A JP3478287A JP2508052B2 JP 2508052 B2 JP2508052 B2 JP 2508052B2 JP 3478287 A JP3478287 A JP 3478287A JP 3478287 A JP3478287 A JP 3478287A JP 2508052 B2 JP2508052 B2 JP 2508052B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- potential
- voltage
- head coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流駆動回路、特に低電圧を用いて磁気記録
装置の書込み動作を行なうための電流駆動回路に関す
る。
装置の書込み動作を行なうための電流駆動回路に関す
る。
従来、フロッピディスク装置等の磁気記録装置の書込
みを行なうための電流駆動回路は、第５図に示すように
＋電源電位VCTをヘッドコイル８の中点に与え、ヘッド
コイル８の両端をそれぞれダイオードD1a,D1bを介して
２個のトランジスタQ1a,Q1bにて構成される差動型カレ
ントスイッチング回路に接続し、差動型カレントスイッ
チング回路の共通端子に定電流回路１を介して−電源電
位VSSに接続した構成としている。この構成によりヘッ
ドコイル８にライトデータ信号V1aおよびV1bに対応した
交流電流を流している。なお、ダイオードD1a,D1bはヘ
ッドコイル８の中点が地絡したとき、トランジスタQ1a
あるいはQ1bのベースからコレクタを経由してヘッドコ
イル８に異常電流が流れることを防止するために挿入さ
れている。
みを行なうための電流駆動回路は、第５図に示すように
＋電源電位VCTをヘッドコイル８の中点に与え、ヘッド
コイル８の両端をそれぞれダイオードD1a,D1bを介して
２個のトランジスタQ1a,Q1bにて構成される差動型カレ
ントスイッチング回路に接続し、差動型カレントスイッ
チング回路の共通端子に定電流回路１を介して−電源電
位VSSに接続した構成としている。この構成によりヘッ
ドコイル８にライトデータ信号V1aおよびV1bに対応した
交流電流を流している。なお、ダイオードD1a,D1bはヘ
ッドコイル８の中点が地絡したとき、トランジスタQ1a
あるいはQ1bのベースからコレクタを経由してヘッドコ
イル８に異常電流が流れることを防止するために挿入さ
れている。
また第６図は両面記録方式のフロッピディスク装置に
用いられる書込用の電流駆動回路の従来例である。この
回路ではそれぞれヘッドコイル８および９を持った第５
図の駆動回路が２組設けられ、この２組のそれぞれに定
電流を切替えて与えるための選択回路が設けられた形と
なっている。選択回路はそれぞれの駆動回路の共通端子
と定電流回路１との間に、選択信号V1aおよびV1bによっ
て制御されるトランジスタQ1aおよびQ1bを設けた構成と
なっている。また、ヘッドコイル８側とヘッドコイル９
側との差動型カレントスイッチング回路には共通にライ
トデータの入力信号V2a,V2bが与えられて制御される
が、選択回路により何れか一方のヘッドコイルにのみ交
流電流が流れる。
用いられる書込用の電流駆動回路の従来例である。この
回路ではそれぞれヘッドコイル８および９を持った第５
図の駆動回路が２組設けられ、この２組のそれぞれに定
電流を切替えて与えるための選択回路が設けられた形と
なっている。選択回路はそれぞれの駆動回路の共通端子
と定電流回路１との間に、選択信号V1aおよびV1bによっ
て制御されるトランジスタQ1aおよびQ1bを設けた構成と
なっている。また、ヘッドコイル８側とヘッドコイル９
側との差動型カレントスイッチング回路には共通にライ
トデータの入力信号V2a,V2bが与えられて制御される
が、選択回路により何れか一方のヘッドコイルにのみ交
流電流が流れる。
ところでヘッドコイル８あるいは９にスイッチングさ
れた交流電流を流す場合、電流をオンする時に負の電圧
が、電流をオフする時に正の電圧が逆起電力としてヘッ
ドコイルの両端に発生する。そこで電流オン時に発生す
る負の電圧がダイオードD1a,D1b,D1cあるいはD1dのアノ
ードに与えられて、この電位が第５図においては、定電
流源回路“1"の順方向電位差と、トランジスタQ1aまた
はQ1bのダイオード順方向電位差と、ダイオードD1aまた
はD1bの順方向電位差とを加えた電位、また第６図にお
いては、第５図の場合の他にさらにトランジスタQ2a,Q
2b,Q2cあるいはQ2dのダイオード順方向電位差を加えた
電位に等しくなると、ヘッドコイルに正常な書込み電流
を流すことができなくなる。このため＋電源電位VCTと
−電源電位VSSとの間に与えられる電源電圧は、上記の
状態が起らないような高い電圧を用いている。
れた交流電流を流す場合、電流をオンする時に負の電圧
が、電流をオフする時に正の電圧が逆起電力としてヘッ
ドコイルの両端に発生する。そこで電流オン時に発生す
る負の電圧がダイオードD1a,D1b,D1cあるいはD1dのアノ
ードに与えられて、この電位が第５図においては、定電
流源回路“1"の順方向電位差と、トランジスタQ1aまた
はQ1bのダイオード順方向電位差と、ダイオードD1aまた
はD1bの順方向電位差とを加えた電位、また第６図にお
いては、第５図の場合の他にさらにトランジスタQ2a,Q
2b,Q2cあるいはQ2dのダイオード順方向電位差を加えた
電位に等しくなると、ヘッドコイルに正常な書込み電流
を流すことができなくなる。このため＋電源電位VCTと
−電源電位VSSとの間に与えられる電源電圧は、上記の
状態が起らないような高い電圧を用いている。
しかしながら、近年、フロッピディスク装置等の磁気
記録装置は、単電源あるいは電池駆動による動作が要求
されており、回路の低電圧化がなされつつあるが、書込
み用の電流駆動回路には上述のごとく高い電圧が要求さ
れると云う問題点を有している。
記録装置は、単電源あるいは電池駆動による動作が要求
されており、回路の低電圧化がなされつつあるが、書込
み用の電流駆動回路には上述のごとく高い電圧が要求さ
れると云う問題点を有している。
本発明の目的は、カレントミラー回路を差動型カレン
トスイッチング回路に用いることにより、電源電圧が有
効に使用され、ヘッドコイルと直列に挿入したダイオー
ドも不要な電流駆動回路を提供することにある。
トスイッチング回路に用いることにより、電源電圧が有
効に使用され、ヘッドコイルと直列に挿入したダイオー
ドも不要な電流駆動回路を提供することにある。
本発明の電流駆動回路は、定電流源回路と、この定電
流源回路の出力電流をスイッチングする少くとも１段以
上の差動型カレントスイッチング回路と、この差動型カ
レントスイッチング回路によりスイッチングされた電流
に比例した電流をコイルに流す複数のカレントミラー回
路とを有して構成される。以上の構成により、電源電圧
をコイルに発生する逆起電力による電圧とダイオード順
方向電位差の１段分の電圧との和の電圧まで低くするこ
とができる。
流源回路の出力電流をスイッチングする少くとも１段以
上の差動型カレントスイッチング回路と、この差動型カ
レントスイッチング回路によりスイッチングされた電流
に比例した電流をコイルに流す複数のカレントミラー回
路とを有して構成される。以上の構成により、電源電圧
をコイルに発生する逆起電力による電圧とダイオード順
方向電位差の１段分の電圧との和の電圧まで低くするこ
とができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第一の実施例の回路図で、片面記録
式のフロッピディスク装置における書込み電流の駆動回
路の場合を示している。１は定電流源回路、２はトラン
ジスタQ1aおよびQ1bにより構成される１対の差動型カレ
ントスイッチング回路、４はトランジスタQ3aおよびQ4a
により構成されるカレントミラー回路、５はトランジス
タQ3bおよびQ4bにより構成されるカレントミラー回路、
８はヘッドコイルである。なお、VSSは回路の−電源電
位、VCCは回路の＋電源電位、VCTはヘッドコイルのセン
タタップ電位であり、通常は＋電源電位VCCと同電位で
使用される。
式のフロッピディスク装置における書込み電流の駆動回
路の場合を示している。１は定電流源回路、２はトラン
ジスタQ1aおよびQ1bにより構成される１対の差動型カレ
ントスイッチング回路、４はトランジスタQ3aおよびQ4a
により構成されるカレントミラー回路、５はトランジス
タQ3bおよびQ4bにより構成されるカレントミラー回路、
８はヘッドコイルである。なお、VSSは回路の−電源電
位、VCCは回路の＋電源電位、VCTはヘッドコイルのセン
タタップ電位であり、通常は＋電源電位VCCと同電位で
使用される。
第２図は第１図の主要各部の電圧および電流を示す波
形図で、以下第２図を参照して、第１図の動作について
説明を進める。定電流源回路１によって流れる定電流I
EEはトランジスタQ1aおよびQ1bのベースに与えられるラ
イトデータ信号V1aおよびV1bに対応してスイッチングさ
れ、それぞれQ3aおよびQ3bに定電流IE3aおよびIE3bが流
される。このときカレントミラー回路４および５のトラ
ンジスタQ4aおよびQ4bにはそれぞれ定電流IE3aおよびI
E3bに比例した電流IE4aおよびIE4bが流れる。この電流
は書込み用の交流電流としてヘッドコイル８に流れ、フ
ロッピーディスク装置のライト動作が行なわれる。ヘッ
ドコイル８に交流電流が流れると、ヘッドコイル８の両
端には電圧VC4aおよびVC4bに示す逆起電力による電圧が
発生する。この時、センタータップ電圧VCTから逆電力
による負のピーク電圧VFBを差し引いた電位差VECが、ト
ランジスタQ4aおよびQ4bのコレクタ電位となる。本発明
によれば、このVECをQ4aおよびQ4bが飽和動作しない値
までは小さくすることができる。従って従来のような複
数段のトランジスタ、ダイオード及び低電流源回路の動
作電位の和に比べ低い電源電圧で動作させることが可能
となる。
形図で、以下第２図を参照して、第１図の動作について
説明を進める。定電流源回路１によって流れる定電流I
EEはトランジスタQ1aおよびQ1bのベースに与えられるラ
イトデータ信号V1aおよびV1bに対応してスイッチングさ
れ、それぞれQ3aおよびQ3bに定電流IE3aおよびIE3bが流
される。このときカレントミラー回路４および５のトラ
ンジスタQ4aおよびQ4bにはそれぞれ定電流IE3aおよびI
E3bに比例した電流IE4aおよびIE4bが流れる。この電流
は書込み用の交流電流としてヘッドコイル８に流れ、フ
ロッピーディスク装置のライト動作が行なわれる。ヘッ
ドコイル８に交流電流が流れると、ヘッドコイル８の両
端には電圧VC4aおよびVC4bに示す逆起電力による電圧が
発生する。この時、センタータップ電圧VCTから逆電力
による負のピーク電圧VFBを差し引いた電位差VECが、ト
ランジスタQ4aおよびQ4bのコレクタ電位となる。本発明
によれば、このVECをQ4aおよびQ4bが飽和動作しない値
までは小さくすることができる。従って従来のような複
数段のトランジスタ、ダイオード及び低電流源回路の動
作電位の和に比べ低い電源電圧で動作させることが可能
となる。
なお、ヘッドコイル８のセンタータップ電位VCTが−
電源電位VSSに地絡された場合には、トランジスタQ3aお
よびQ3bのベース・エミッタ間電位差とトランジスタQ4a
およびQ4bのベース・コレクタ間電位差とが相殺し、ヘ
ッドコイル８の両端の電圧VC4aおよびVC4bとセンタタッ
プ電位VCTすなわち−電源電位VSSとの電位差は無くな
り、ヘッドコイル８に異常電流は流れない。従って従来
例に示した保護用ダイオードD1a〜D1dは不用となる。
電源電位VSSに地絡された場合には、トランジスタQ3aお
よびQ3bのベース・エミッタ間電位差とトランジスタQ4a
およびQ4bのベース・コレクタ間電位差とが相殺し、ヘ
ッドコイル８の両端の電圧VC4aおよびVC4bとセンタタッ
プ電位VCTすなわち−電源電位VSSとの電位差は無くな
り、ヘッドコイル８に異常電流は流れない。従って従来
例に示した保護用ダイオードD1a〜D1dは不用となる。
第３図は本発明の第二の実施例の回路図で、両面記録
方式のフロッピディスク装置における書込み電流の駆動
回路の場合を示している。本実施例は第１図の差動型カ
レントスイッチング回路を２段構成としたものであり、
第１図に較べてトランジスタQ2aおよびQ2bならびにQ2c
およびQ2dによる２対の差動型カレントスイッチング回
路３と、トランジスタQ3cおよびQ4cならびにQ3dおよびQ
4dのカレントミラー回路とヘッドコイル９とが追加され
ている。入力信号V1aおよびV1bはヘッド選択信号とし
て、入力信号V2aおよびV2bはライトデータ信号として入
力される。なお、本図におけるトランジスタQ4aおよびQ
4bならびにQ4cおよびQ4dはカレントミラー回路における
エミッタ面積係数により、定電流源電流の整数倍の電流
をヘッドコイル８および９に流す場合を示しており、本
図では５倍の駆動電流を得ている。
方式のフロッピディスク装置における書込み電流の駆動
回路の場合を示している。本実施例は第１図の差動型カ
レントスイッチング回路を２段構成としたものであり、
第１図に較べてトランジスタQ2aおよびQ2bならびにQ2c
およびQ2dによる２対の差動型カレントスイッチング回
路３と、トランジスタQ3cおよびQ4cならびにQ3dおよびQ
4dのカレントミラー回路とヘッドコイル９とが追加され
ている。入力信号V1aおよびV1bはヘッド選択信号とし
て、入力信号V2aおよびV2bはライトデータ信号として入
力される。なお、本図におけるトランジスタQ4aおよびQ
4bならびにQ4cおよびQ4dはカレントミラー回路における
エミッタ面積係数により、定電流源電流の整数倍の電流
をヘッドコイル８および９に流す場合を示しており、本
図では５倍の駆動電流を得ている。
第４図は第３図における差動型カレントスイッチング
回路２および３をMOS型トランジスタにより構成したも
のであり、バイポーラおよびMOS混載プロセスを用いて
集積回路として製造され、入力信号V1aおよびV1bならび
にV2aおよびV2bはCMOS論理回路から直接駆動できる。
回路２および３をMOS型トランジスタにより構成したも
のであり、バイポーラおよびMOS混載プロセスを用いて
集積回路として製造され、入力信号V1aおよびV1bならび
にV2aおよびV2bはCMOS論理回路から直接駆動できる。
以上説明したように本発明は、フロッピディスク装置
用の書込み電流等の駆動回路において、ヘッドコイルに
直列に接続を必要とされる電子部品による電圧降下を最
小限とすることにより、回路の低電圧動作を可能とする
ことができると云う効果がある。
用の書込み電流等の駆動回路において、ヘッドコイルに
直列に接続を必要とされる電子部品による電圧降下を最
小限とすることにより、回路の低電圧動作を可能とする
ことができると云う効果がある。
第１図は本発明の第一の実施例の回路図、第２図は第一
の実施例の主要各部における電流および電圧の波形図、
第３図は本発明の第二の実施例の回路図、第４図は第３
図のバイポーラとCMOSとの混載プロセスによる実施例の
回路図、第５図および第６図は従来例の回路図である。 １……定電流源回路、2,3……差動型カレントスイッチ
ング回路、4,5,6,7……カレントミラー回路、8,9……ヘ
ッドコイル、VSS……−電源電位、VCC……＋電源電位、
VcT……センタータップ電位。
の実施例の主要各部における電流および電圧の波形図、
第３図は本発明の第二の実施例の回路図、第４図は第３
図のバイポーラとCMOSとの混載プロセスによる実施例の
回路図、第５図および第６図は従来例の回路図である。 １……定電流源回路、2,3……差動型カレントスイッチ
ング回路、4,5,6,7……カレントミラー回路、8,9……ヘ
ッドコイル、VSS……−電源電位、VCC……＋電源電位、
VcT……センタータップ電位。
Claims (1)
- 【請求項１】定電流源回路と、この定電流源回路の出力
電流をスイッチングする少くとも１段以上の差動型カレ
ントスイッチング回路と、この差動型カレントスイッチ
ング回路によりスイッチングされた電流に比例した電流
をコイルに流す複数のカレントミラー回路とを有するこ
とを特徴とする電流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3478287A JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3478287A JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63201903A JPS63201903A (ja) | 1988-08-22 |
| JP2508052B2 true JP2508052B2 (ja) | 1996-06-19 |
Family
ID=12423851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3478287A Expired - Lifetime JP2508052B2 (ja) | 1987-02-17 | 1987-02-17 | 電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508052B2 (ja) |
-
1987
- 1987-02-17 JP JP3478287A patent/JP2508052B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63201903A (ja) | 1988-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| US4631419A (en) | Transistor switch and driver circuit | |
| GB2217134A (en) | Amplifier circuit | |
| JPH02892B2 (ja) | ||
| US20030086456A1 (en) | Laser drive device | |
| JP2508052B2 (ja) | 電流駆動回路 | |
| JPH0659028B2 (ja) | 論理回路 | |
| JPH07169004A (ja) | プリアンプ回路装置 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JPH09162647A (ja) | オーディオ信号増幅回路 | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JPS6223060Y2 (ja) | ||
| JPS6342748Y2 (ja) | ||
| JP3713916B2 (ja) | レベルシフト回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPS60233930A (ja) | 半導体集積回路装置 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP2822944B2 (ja) | パワアンプ回路 | |
| JPH0683044B2 (ja) | 半導体スイッチ駆動回路 | |
| JP2577728B2 (ja) | 磁気記録再生回路 | |
| JPH0513064Y2 (ja) | ||
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH062475Y2 (ja) | スイッチング電源装置 | |
| JPH0423489B2 (ja) | ||
| JPH0583049A (ja) | 差動回路 |