JP2506719B2 - 高周波増幅装置 - Google Patents
高周波増幅装置Info
- Publication number
- JP2506719B2 JP2506719B2 JP3170987A JP3170987A JP2506719B2 JP 2506719 B2 JP2506719 B2 JP 2506719B2 JP 3170987 A JP3170987 A JP 3170987A JP 3170987 A JP3170987 A JP 3170987A JP 2506719 B2 JP2506719 B2 JP 2506719B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pin diode
- diode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機のチューナやコンバータ
の入力回路に用いられる高周波増幅装置に関するもので
ある。
の入力回路に用いられる高周波増幅装置に関するもので
ある。
従来の技術 近年、テレビジョン受像機用チューナやCATV用コンバ
ータ等の高周波増幅装置として電界効果トランジスタ
（以下FETと称す）を用いた増幅装置が用いられる傾向
にある。これらの高周波増幅装置は、その出力側に配設
される周波数変換回路のNF特性の劣化を防止するととも
に、混変調や相互変調等の歪に対しても、良好な特性が
要求されるものである。
ータ等の高周波増幅装置として電界効果トランジスタ
（以下FETと称す）を用いた増幅装置が用いられる傾向
にある。これらの高周波増幅装置は、その出力側に配設
される周波数変換回路のNF特性の劣化を防止するととも
に、混変調や相互変調等の歪に対しても、良好な特性が
要求されるものである。
以下、図面を参照しながら上述した従来の高周波増幅
装置について説明する。
装置について説明する。
第５図はFETを用いた高周波増幅装置を示す回路図で
ある。第５図において、１は入力同調回路、２は結合コ
ンデンサ、4,5,6,7は抵抗、８はツェナーダイオード、
９はチョークコイル、10は結合コンデンサである。
ある。第５図において、１は入力同調回路、２は結合コ
ンデンサ、4,5,6,7は抵抗、８はツェナーダイオード、
９はチョークコイル、10は結合コンデンサである。
上記高周波増幅装置について、以下にその動作を説明
する。
する。
第５図において、入力端子Ａから入力同調回路１に入
力された信号は、結合コンデンサ２を経てFET3の第１ゲ
ート端子に入力される。FET3の第２ゲート端子には抵抗
４を介してAGC端子より自動利得制御電圧（以下AGC電圧
と称す）が供給され、FET3のゲート電圧が制御されて利
得制御が行なわれる。FET3のドレイン端子にはチョーク
コイル９を介して電源端子Ｃより駆動電圧（約12V）が
印加されている。FET3の第１ゲート端子には抵抗５によ
るバイアス電圧が供給されるが、最大利得時には第１ゲ
ート端子は抵抗６によってソース端子に対して負にバイ
アスされ、そしてAGC電圧により利得が低下されると、
第１ゲート端子とソース端子間は零バイアスにされ、利
得減衰時の歪特性劣化が防がれる。ツェナーダイオード
８は約4Vのツェナー電圧を有するツェナーダイオード
で、ソース電位を接地電位から浮かせた状態にしている
が、それは、通常映像中間周波増幅回路から供給される
AGC電圧は７〜10Vであるため、ドレイン電圧はそれ以上
の大きさの電圧とする必要があり、FET3の耐圧特性の関
係からソース電位を直流的に浮かせる必要があるもので
ある。FET3により利得制御された信号はドレイン端子よ
り結合コンデンサ10を介して出力端子Ｄに出力される。
力された信号は、結合コンデンサ２を経てFET3の第１ゲ
ート端子に入力される。FET3の第２ゲート端子には抵抗
４を介してAGC端子より自動利得制御電圧（以下AGC電圧
と称す）が供給され、FET3のゲート電圧が制御されて利
得制御が行なわれる。FET3のドレイン端子にはチョーク
コイル９を介して電源端子Ｃより駆動電圧（約12V）が
印加されている。FET3の第１ゲート端子には抵抗５によ
るバイアス電圧が供給されるが、最大利得時には第１ゲ
ート端子は抵抗６によってソース端子に対して負にバイ
アスされ、そしてAGC電圧により利得が低下されると、
第１ゲート端子とソース端子間は零バイアスにされ、利
得減衰時の歪特性劣化が防がれる。ツェナーダイオード
８は約4Vのツェナー電圧を有するツェナーダイオード
で、ソース電位を接地電位から浮かせた状態にしている
が、それは、通常映像中間周波増幅回路から供給される
AGC電圧は７〜10Vであるため、ドレイン電圧はそれ以上
の大きさの電圧とする必要があり、FET3の耐圧特性の関
係からソース電位を直流的に浮かせる必要があるもので
ある。FET3により利得制御された信号はドレイン端子よ
り結合コンデンサ10を介して出力端子Ｄに出力される。
発明が解決しようとする問題点 しかしながら上記従来の構成では、AGC端子にAGC電圧
が印加されたとき、FET3のみで最大約50dBの利得減衰を
行う必要があり、また増幅する信号の周波数によって帰
還条件が変るために、歪特性が一定とならず、その結
果、混変調特性が劣化するチャンネルが生じるといった
問題があった。
が印加されたとき、FET3のみで最大約50dBの利得減衰を
行う必要があり、また増幅する信号の周波数によって帰
還条件が変るために、歪特性が一定とならず、その結
果、混変調特性が劣化するチャンネルが生じるといった
問題があった。
本発明は上記問題点に鑑み、利得減衰時の混変調特性
を向上させる高周波増幅装置を提供することを目的とす
るものである。
を向上させる高周波増幅装置を提供することを目的とす
るものである。
問題点を解決するための手段 上記目的を達成するために本発明の高周波増幅装置
は、自動利得制御電圧を印加するAGC端子に電界効果ト
ランジスタの第２ゲート端子とピンダイオードのアノー
ド側を接続し、前記AGC端子に印加する自動利得制御電
圧の大きさによって、ピンダイオードの導通を制御し、
前記電界効果トランジスタによって利得減衰を行うとと
もに、ピンダイオードを減衰器として併設した構成を有
している。
は、自動利得制御電圧を印加するAGC端子に電界効果ト
ランジスタの第２ゲート端子とピンダイオードのアノー
ド側を接続し、前記AGC端子に印加する自動利得制御電
圧の大きさによって、ピンダイオードの導通を制御し、
前記電界効果トランジスタによって利得減衰を行うとと
もに、ピンダイオードを減衰器として併設した構成を有
している。
作用 上記構成によって、AGC端子の電圧が低い状態ではピ
ンダイオードもオフ状態となり、ピンダイオードが減衰
器として動作し、電界効果トランジスタとともに利得減
衰を行う。またAGC電圧が比較的高い時はピンダイオー
ドはオン状態となり、ピンダイオードは減衰器として動
作せず、電界効果トランジスタのみで利得減衰を行う。
つまり大きな減衰量を必要とする場合には、ピンダイオ
ードと電界効果トランジスタの両方で利得減衰を行わせ
ることによって、電界効果トランジスタによる減衰量を
補償し、増幅装置としての歪特性を向上させ、混変調特
性を向上させるものである。
ンダイオードもオフ状態となり、ピンダイオードが減衰
器として動作し、電界効果トランジスタとともに利得減
衰を行う。またAGC電圧が比較的高い時はピンダイオー
ドはオン状態となり、ピンダイオードは減衰器として動
作せず、電界効果トランジスタのみで利得減衰を行う。
つまり大きな減衰量を必要とする場合には、ピンダイオ
ードと電界効果トランジスタの両方で利得減衰を行わせ
ることによって、電界効果トランジスタによる減衰量を
補償し、増幅装置としての歪特性を向上させ、混変調特
性を向上させるものである。
実施例 以下、本発明の一実施例の高周波増幅装置について、
図面を参照しながら説明する。第１図は本発明の一実施
例の高周波増幅装置の回路図である。なお従来と同様の
構成については同符号を付してその詳細な説明は省略す
る。
図面を参照しながら説明する。第１図は本発明の一実施
例の高周波増幅装置の回路図である。なお従来と同様の
構成については同符号を付してその詳細な説明は省略す
る。
第１図において、１は入力同調回路、2,10,13は結合
コンデンサ、３は高周波増幅用電界効果トランジスタ
（以下FETと称す）、4,5,6,7,15は抵抗、８はツェナー
ダイオード、9,11,14はチョークコイル、12はピンダイ
オードである。
コンデンサ、３は高周波増幅用電界効果トランジスタ
（以下FETと称す）、4,5,6,7,15は抵抗、８はツェナー
ダイオード、9,11,14はチョークコイル、12はピンダイ
オードである。
入力端子Ａは入力同調回路１の入力側に接続され、入
力同調回路１の出力側は結合コンデンサ２を介してピン
ダイオード12のカソード側に接続され、ピンダイオード
12のアノード側は結合コンデンサ13を介してFET3の第１
ゲート端子に接続されている。FET3の第２ゲート端子は
抵抗４を介して自動利得制御電圧（以下AGC電圧と称
す）を印加するAGC端子Ｂに接続され、このAGC端子Ｂは
チョークコイル11を介してピンダイオード12のアノード
側に接続されている。ピンダイオード12のカソード側は
チョークコイル14と抵抗15を介してツェナーダイオード
８のカソード側に接続され、このツェナーダイオード８
のアノード側は接地されている。またツェナーダイオー
ド８のカソード側は抵抗６を介してFET3のソース端子に
接続されている。ツェナーダイオード８のカソード側は
抵抗５によってFET3の第１ゲート端子にも接続されてい
る。FET3のドレイン端子はチョークコイル９を介して駆
動電圧を印加する電源端子Ｃに接続されるとともに、結
合コンデンサ10を介して出力端子Ｄに接続されている。
電源端子Ｄはまた抵抗７によってツェナーダイオード８
のカソード側に接続されている。前記チョークコイル14
と抵抗15から駆動制御回路が構成されている。
力同調回路１の出力側は結合コンデンサ２を介してピン
ダイオード12のカソード側に接続され、ピンダイオード
12のアノード側は結合コンデンサ13を介してFET3の第１
ゲート端子に接続されている。FET3の第２ゲート端子は
抵抗４を介して自動利得制御電圧（以下AGC電圧と称
す）を印加するAGC端子Ｂに接続され、このAGC端子Ｂは
チョークコイル11を介してピンダイオード12のアノード
側に接続されている。ピンダイオード12のカソード側は
チョークコイル14と抵抗15を介してツェナーダイオード
８のカソード側に接続され、このツェナーダイオード８
のアノード側は接地されている。またツェナーダイオー
ド８のカソード側は抵抗６を介してFET3のソース端子に
接続されている。ツェナーダイオード８のカソード側は
抵抗５によってFET3の第１ゲート端子にも接続されてい
る。FET3のドレイン端子はチョークコイル９を介して駆
動電圧を印加する電源端子Ｃに接続されるとともに、結
合コンデンサ10を介して出力端子Ｄに接続されている。
電源端子Ｄはまた抵抗７によってツェナーダイオード８
のカソード側に接続されている。前記チョークコイル14
と抵抗15から駆動制御回路が構成されている。
以上のように構成された高周波増幅装置について以下
にその動作を説明する。
にその動作を説明する。
最大利得時すなわち利得減衰がほぼ0dBの場合には、A
GC端子Ｂに印加されたAGC電圧（たとえば約8V）によっ
て、ピンダイオードに電流を流し、８のツェナーに流し
こむ。８のツェナー電位は約4Vであり、抵抗15の抵抗値
を選ぶことにより約20mAの電流を流している。このとき
ピンダイオード12はオン状態で、このピンダイオード12
による利得減衰は0.3dBで、入力端子Ａに入力された信
号はほぼ減衰なくFET3の第１ゲート端子に入力され、そ
してFET3のドレイン端子から出力端子Ｄに出力される。
GC端子Ｂに印加されたAGC電圧（たとえば約8V）によっ
て、ピンダイオードに電流を流し、８のツェナーに流し
こむ。８のツェナー電位は約4Vであり、抵抗15の抵抗値
を選ぶことにより約20mAの電流を流している。このとき
ピンダイオード12はオン状態で、このピンダイオード12
による利得減衰は0.3dBで、入力端子Ａに入力された信
号はほぼ減衰なくFET3の第１ゲート端子に入力され、そ
してFET3のドレイン端子から出力端子Ｄに出力される。
つぎに利得減衰を行う場合の動作を第２図を参照しな
がら説明する。第２図はFET3の第２ゲート端子に印加さ
れるAGC電圧に対する利得減衰量の特性を示す特性図で
ある。
がら説明する。第２図はFET3の第２ゲート端子に印加さ
れるAGC電圧に対する利得減衰量の特性を示す特性図で
ある。
AGC電圧が約4.7V以上では、ツェナー電圧が約4Vであ
ることから、ピンダイオード12はオン状態となり、その
結果利得減衰はFET3のゲート−ソース間電圧が制御され
ることによって制御され、そしてFET3のみで利得減衰が
行なわれる。そしてAGC電圧が約4.7Vより小さくなる
と、ピンダイオード12は逆バイアスされオフ状態となり
減衰器として動作する。つまり利得減衰はFET3とピンダ
イオード12の両方で行なわれる。第２図でAGC電圧が4V
で約30dBの減衰、1.8Vで約50dBの減衰となっている。
ることから、ピンダイオード12はオン状態となり、その
結果利得減衰はFET3のゲート−ソース間電圧が制御され
ることによって制御され、そしてFET3のみで利得減衰が
行なわれる。そしてAGC電圧が約4.7Vより小さくなる
と、ピンダイオード12は逆バイアスされオフ状態となり
減衰器として動作する。つまり利得減衰はFET3とピンダ
イオード12の両方で行なわれる。第２図でAGC電圧が4V
で約30dBの減衰、1.8Vで約50dBの減衰となっている。
第３図を参照しながら、利得減衰量に対する混変調特
性の変化を説明する。
性の変化を説明する。
第３図ａはFET3のみで利得減衰を行う従来の構成での
特性曲線であるが、利得減衰量30dB以上において混変調
特性が悪化しているのがわかる。これに対して本実施例
のFET3とピンダイオード12を併設した構成では、利得減
衰量約25dBを超えるとAGC電圧が4.7V以下となり、ピン
ダイオード12が減衰器として動作し、FET3による利得減
衰が行なわれる前にピンダイオード12による利得減衰が
行なわれる。その結果、FET3に必要とされる利得減衰量
が小さく、歪特性が劣化することがなくなり、第３図ｂ
に示すように良好な混変調特性が得られる。
特性曲線であるが、利得減衰量30dB以上において混変調
特性が悪化しているのがわかる。これに対して本実施例
のFET3とピンダイオード12を併設した構成では、利得減
衰量約25dBを超えるとAGC電圧が4.7V以下となり、ピン
ダイオード12が減衰器として動作し、FET3による利得減
衰が行なわれる前にピンダイオード12による利得減衰が
行なわれる。その結果、FET3に必要とされる利得減衰量
が小さく、歪特性が劣化することがなくなり、第３図ｂ
に示すように良好な混変調特性が得られる。
以上のように本実施例によれば、FET3の第１ゲート端
子にピンダイオード12を配設し、AGC電圧をFET3の第２
ゲート端子とピンダイオード12に印加し、利得減衰をFE
T3とピンダイオード12を併用して行う構成としたため
に、ピンダイオード12が減衰器として動作する利得減衰
量30dB以上で、従来の構成に比べて混変調特性を改善す
ることが可能となる。
子にピンダイオード12を配設し、AGC電圧をFET3の第２
ゲート端子とピンダイオード12に印加し、利得減衰をFE
T3とピンダイオード12を併用して行う構成としたため
に、ピンダイオード12が減衰器として動作する利得減衰
量30dB以上で、従来の構成に比べて混変調特性を改善す
ることが可能となる。
つぎに本発明の他の実施例について図面を参照しなが
ら説明する。第４図は本発明の他の実施例における高周
波増幅装置の回路図である。なお第４図において第１図
と同様の構成については同符号を付してその詳細な説明
を省略する。
ら説明する。第４図は本発明の他の実施例における高周
波増幅装置の回路図である。なお第４図において第１図
と同様の構成については同符号を付してその詳細な説明
を省略する。
第４図において第１図に示した構成と異なるのは、ピ
ンダイオード12のカソード側をチョークコイル14を介し
て抵抗16の一端とスイッチングダイオード17のカソード
側に接続し、スイッチングダイオード17のアノード側を
ツェナーダイオード８のカソード側に接続し、そして抵
抗16の他端を接地した点である。
ンダイオード12のカソード側をチョークコイル14を介し
て抵抗16の一端とスイッチングダイオード17のカソード
側に接続し、スイッチングダイオード17のアノード側を
ツェナーダイオード８のカソード側に接続し、そして抵
抗16の他端を接地した点である。
上記構成によって、第１図に示した構成において、ピ
ンダイオード12の出力電流はツェナーダイオード８に流
されていたが、第４図においては、チョークコイル14か
ら抵抗16に流され、ピンダイオード12のオン，オフはス
イッチングダイオード17のカソード電位で決められてい
る。したがって本実施例によれば、ピンダイオード12の
出力電流がツェナーダイオード８に流れ込むことなく、
ツェナーダイオード８に大電流が流れ破損したりするこ
とがないものである。
ンダイオード12の出力電流はツェナーダイオード８に流
されていたが、第４図においては、チョークコイル14か
ら抵抗16に流され、ピンダイオード12のオン，オフはス
イッチングダイオード17のカソード電位で決められてい
る。したがって本実施例によれば、ピンダイオード12の
出力電流がツェナーダイオード８に流れ込むことなく、
ツェナーダイオード８に大電流が流れ破損したりするこ
とがないものである。
発明の効果 本発明によれば、自動利得制御電圧（以下AGC電圧と
称す）を印加するAGC端子をピンダイオードのアノード
側と電界効果トランジスタ（以下FET称す）の第２ゲー
ト端子に接続し、AGC電圧をFETとピンダイオードの両方
に印加して、利得減衰をFETとピンダイオードの両方で
行なわせる構成としたために、FETのみによって大きな
利得減衰量を実現する必要がなくなり、歪特性が一定レ
ベルに補償され、ピンダイオードがオン状態となる強入
力時の混変調特性を従来のFETのみで減衰させるものに
比べ大幅に改善することができるものである。
称す）を印加するAGC端子をピンダイオードのアノード
側と電界効果トランジスタ（以下FET称す）の第２ゲー
ト端子に接続し、AGC電圧をFETとピンダイオードの両方
に印加して、利得減衰をFETとピンダイオードの両方で
行なわせる構成としたために、FETのみによって大きな
利得減衰量を実現する必要がなくなり、歪特性が一定レ
ベルに補償され、ピンダイオードがオン状態となる強入
力時の混変調特性を従来のFETのみで減衰させるものに
比べ大幅に改善することができるものである。
第１図は本発明の一実施例の高周波増幅装置の回路図、
第２図は同高周波増幅装置の動作を説明する特性図、第
３図は同高周波増幅装置の動作を説明する特性図、第４
図は本発明の他の実施例の高周波増幅装置の回路図、第
５図は従来の高周波増幅装置の回路図である。 2,13……結合コンデンサ、３……電界効果トランジス
タ、6,15,16……抵抗、８……ツェナーダイオード、12
……ピンダイオード、14……チョークコイル、17……ス
イッチングダイオード。
第２図は同高周波増幅装置の動作を説明する特性図、第
３図は同高周波増幅装置の動作を説明する特性図、第４
図は本発明の他の実施例の高周波増幅装置の回路図、第
５図は従来の高周波増幅装置の回路図である。 2,13……結合コンデンサ、３……電界効果トランジス
タ、6,15,16……抵抗、８……ツェナーダイオード、12
……ピンダイオード、14……チョークコイル、17……ス
イッチングダイオード。
Claims (3)
- 【請求項１】入力端子を第１の結合コンデンサを介して
ピンダイオードのカソード側に接続し、前記ピンダイオ
ードのアノード側を第２の結合コンデンサを介して電界
効果トランジスタの第１ゲート端子に接続し、自動利得
制御電圧を印加するAGC端子を前記電界効果トランジス
タの第２ゲート端子と前記ピンダイオードのアノード側
に接続し、駆動電圧を印加する電源端子を前記電界効果
トランジスタのドレイン端子に接続し、前記電界効果ト
ランジスタのソース端子を抵抗を介してツェナーダイオ
ードのカソード側に接続し、かつ前記ツェナーダイオー
ドのアノード側を接地し、前記ピンダイオードのカソー
ド側とツェナーダイオードのカソード側を駆動制御回路
を介して接続し、前記駆動制御回路は、前記ツェナーダ
イオードにツェナー電圧より大きい電圧が印加されたと
き前記ピンダイオードをオン状態とし、前記ツェナーダ
イオードにツェナー電圧より小さい電圧が印加されたと
きピンダイオードをオフ状態とするバイアス設定手段を
有する高周波増幅装置。 - 【請求項２】入力端子を第１の結合コンデンサを介して
ピンダイオードのカソード側に接続し、前記ピンダイオ
ードのアノード側を第２の結合コンデンサを介して電界
効果トランジスタの第１ゲート端子に接続し、自動利得
制御電圧を印加するAGC端子を抵抗を介して前記電界効
果トランジスタの第２ゲート端子に接続し、かつ前記AG
C端子を第１のチョークコイルを介して前記ピンダイオ
ードのアノード側に接続し、駆動電圧を印加する電源端
子を前記電界効果トランジスタのドレイン端子に接続
し、前記電界効果トランジスタのソース端子を抵抗を介
してツェナーダイオードのカソード側に接続し、かつ前
記ツェナーダイオードのアノード側を接地し、前記ピン
ダイオードのカソード側と前記ツェナーダイオードのカ
ソード側を第２のチョークコイルと抵抗とからなる直列
回路で接続してなる特許請求の範囲第１項記載の高周波
増幅装置。 - 【請求項３】入力端子を第１の結合コンデンサを介して
ピンダイオードのカソード側に接続し、前記ピンダイオ
ードのアノード側を第２の結合コンデンサを介して電界
効果トランジスタの第１ゲート端子に接続し、自動利得
制御電圧を印加するAGC端子を抵抗を介して前記電界効
果トランジスタの第２ゲート端子に接続し、かつ前記AG
C端子を第１のチョークコイルを介して前記ピンダイオ
ードのアノード側に接続し、駆動電圧を印加する電源端
子を前記電界効果トランジスタのドレイン端子に接続
し、前記電界効果トランジスタのソース端子を抵抗を介
してツェナーダイオードのカソード側に接続し、かつ前
記ツェナーダイオードのアノード側を接地し、前記ピン
ダイオードのカソード側を第２のチョークコイルの一端
に接続し、前記第２のチョークコイルの他端を抵抗の一
端とスイッチングダイオードのカソード側に接続し、前
記第２のチョークコイルに接続した抵抗の他端を接地
し、前記スイッチングダイオードのアノード側を前記ツ
ェナーダイオードのカソード側に接続してなる特許請求
の範囲第１項記載の高周波増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170987A JP2506719B2 (ja) | 1987-02-13 | 1987-02-13 | 高周波増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170987A JP2506719B2 (ja) | 1987-02-13 | 1987-02-13 | 高周波増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199505A JPS63199505A (ja) | 1988-08-18 |
| JP2506719B2 true JP2506719B2 (ja) | 1996-06-12 |
Family
ID=12338598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170987A Expired - Lifetime JP2506719B2 (ja) | 1987-02-13 | 1987-02-13 | 高周波増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2506719B2 (ja) |
-
1987
- 1987-02-13 JP JP3170987A patent/JP2506719B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63199505A (ja) | 1988-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0818879B1 (en) | Amplifier circuit and multistage amplifier circuit | |
| JPH0452643B2 (ja) | ||
| US4057765A (en) | Variable amplifier for RF input stage | |
| US3986049A (en) | Audio compressor/limiter amplifier | |
| JP2506719B2 (ja) | 高周波増幅装置 | |
| US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
| JP2008011482A (ja) | 高周波回路 | |
| US3538448A (en) | Gain controlled amplifier | |
| US4806876A (en) | High frequency amplifier circuit | |
| US4511854A (en) | Automatic linearity correcting circuit | |
| JP3795282B2 (ja) | 伝送経路切替回路 | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| JP3291736B2 (ja) | 高周波増幅装置 | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| KR100190610B1 (ko) | 자동 이득 제어 회로 | |
| JP3133170B2 (ja) | 自動利得制御装置 | |
| JPH0687532B2 (ja) | 自動利得制御回路 | |
| JP3000795B2 (ja) | 可変減衰器 | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JP2599884Y2 (ja) | 高周波増幅器のａｇｃ回路 | |
| US3015076A (en) | Automatic gain control systems | |
| EP0909022B1 (en) | Gain control circuit | |
| KR100254882B1 (ko) | 에스. 엔. 비가 개선되는 알. 에프. 자동이득제어기 | |
| JPS62278812A (ja) | Ａｇｃ回路 | |
| JPH021944Y2 (ja) |