JP2506617Y2 - グロ―放電型成膜装置 - Google Patents
グロ―放電型成膜装置Info
- Publication number
- JP2506617Y2 JP2506617Y2 JP15263489U JP15263489U JP2506617Y2 JP 2506617 Y2 JP2506617 Y2 JP 2506617Y2 JP 15263489 U JP15263489 U JP 15263489U JP 15263489 U JP15263489 U JP 15263489U JP 2506617 Y2 JP2506617 Y2 JP 2506617Y2
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- electrodes
- substrate
- electrode
- glow discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、基板上に薄膜を形成するためのグロー放電
型の成膜装置に関する。
型の成膜装置に関する。
基板上に薄膜を形成する装置として、従来よりスパッ
タリング装置やプラズマCVD装置が用いられている。た
とえばプラズマCVD装置では、高周波電極とアース電極
とを対向して配置し、アース電極に基板を装着し、これ
らの電極間にグロー放電を生じさせて基板上に薄膜を形
成するようにしている。また、高周波電極を中央に配置
するとともに、その両側にアース電極を設け、この各ア
ース電極に基板を装着して2つの基板を同時に成膜する
ような装置も提供されている。
タリング装置やプラズマCVD装置が用いられている。た
とえばプラズマCVD装置では、高周波電極とアース電極
とを対向して配置し、アース電極に基板を装着し、これ
らの電極間にグロー放電を生じさせて基板上に薄膜を形
成するようにしている。また、高周波電極を中央に配置
するとともに、その両側にアース電極を設け、この各ア
ース電極に基板を装着して2つの基板を同時に成膜する
ような装置も提供されている。
前記従来のプラズマCVD装置において、高周波電極の
両側に基板を配置して成膜を行う装置では、それぞれの
基板の成膜速度を調節することができない。そこで、特
開昭61-8914号公報に示されるように、各基板への成膜
速度を調節できるようにした装置が提案されている。
両側に基板を配置して成膜を行う装置では、それぞれの
基板の成膜速度を調節することができない。そこで、特
開昭61-8914号公報に示されるように、各基板への成膜
速度を調節できるようにした装置が提案されている。
前記公報に示された装置を第4図に示す。この成膜装
置では、チャンバ1内に所定の間隔を介して第1,第2の
高周波電極2,3が配置されており、各高周波電極2,3のそ
れぞれに対向するように基板4,5が配置され得るように
なっている。また、各高周波電極2,3の周囲にはアース
シールド6,7が設けられている。そして、各高周波電極
2,3には、それぞれ可変コンデンサ8,9が接続されてい
る。これらの可変コンデンサ8,9には、整合回路11を介
して高周波電源10が接続されている。
置では、チャンバ1内に所定の間隔を介して第1,第2の
高周波電極2,3が配置されており、各高周波電極2,3のそ
れぞれに対向するように基板4,5が配置され得るように
なっている。また、各高周波電極2,3の周囲にはアース
シールド6,7が設けられている。そして、各高周波電極
2,3には、それぞれ可変コンデンサ8,9が接続されてい
る。これらの可変コンデンサ8,9には、整合回路11を介
して高周波電源10が接続されている。
このような装置では、可変コンデンサ8,9の容量をそ
れぞれ適宜変更することにより、各高周波電極2,3と基
板4,5との間に発生するプラズマの強度を独立して制御
することができる。
れぞれ適宜変更することにより、各高周波電極2,3と基
板4,5との間に発生するプラズマの強度を独立して制御
することができる。
前記第4図に示した装置において、第1高周波電極2
と第2高周波電極3との間には所定の隙間が設けられて
いるが、各電極2,3に印加される電圧がほぼ等しい場合
には両電極2,3間で放電は生じない。しかし、何らかの
理由により両電極2,3間に相当の電圧差が生じると、両
電極2,3間で放電するおそれがある。このため、両電極
2,3は約4mm程度の間隔をもって配置されている。
と第2高周波電極3との間には所定の隙間が設けられて
いるが、各電極2,3に印加される電圧がほぼ等しい場合
には両電極2,3間で放電は生じない。しかし、何らかの
理由により両電極2,3間に相当の電圧差が生じると、両
電極2,3間で放電するおそれがある。このため、両電極
2,3は約4mm程度の間隔をもって配置されている。
しかし、前述のように両電極2,3間の隙間が狭いため
に、両電極2,3はその間に形成されるコンデンサ容量に
よって高周波的に結合されてしまう。このことを第4図
の等価回路である第5図で説明する。第5図において、
各電極2,3と基板4,5との間の各プラズマ領域がコンデン
サ13及び抵抗14の並列回路に相当し、各電極2,3とアー
スシールド6,7との間の容量がコンデンサ15に相当して
いる。そして、電極2,3間に形成される容量は、コンデ
ンサ12に相当しており、両電極2,3はコンデンサ容量に
よって高周波的に結合している。
に、両電極2,3はその間に形成されるコンデンサ容量に
よって高周波的に結合されてしまう。このことを第4図
の等価回路である第5図で説明する。第5図において、
各電極2,3と基板4,5との間の各プラズマ領域がコンデン
サ13及び抵抗14の並列回路に相当し、各電極2,3とアー
スシールド6,7との間の容量がコンデンサ15に相当して
いる。そして、電極2,3間に形成される容量は、コンデ
ンサ12に相当しており、両電極2,3はコンデンサ容量に
よって高周波的に結合している。
このように、第1,第2の高周波電極2,3の間が容量結
合してしまうと、可変コンデンサ8,9の容量を変化させ
ても、各基板4,5における成膜速度を充分に制御するこ
とができない。
合してしまうと、可変コンデンサ8,9の容量を変化させ
ても、各基板4,5における成膜速度を充分に制御するこ
とができない。
この考案の目的は、2つの高周波電極間の容量結合を
無くし、各基板における成膜速度を確実に制御すること
ができるグロー放電型成膜装置を提供することにある。
無くし、各基板における成膜速度を確実に制御すること
ができるグロー放電型成膜装置を提供することにある。
本考案に係るグロー放電型成膜装置は、所定の隙間を
介して配置されそれぞれ基板に対向する第1,第2の高周
波電極と、各高周波電極に高周波電力を投入するための
高周波電源と、前記各高周波電極と高周波電源との間に
設けられ各高周波電極と基板との間のプラズマ強度を調
節する調節手段と、並列回路とを備えている。前記並列
回路は、前記第1,第2の高周波電極間に生ずる静電容量
と並列共振回路を形成し得るものである。
介して配置されそれぞれ基板に対向する第1,第2の高周
波電極と、各高周波電極に高周波電力を投入するための
高周波電源と、前記各高周波電極と高周波電源との間に
設けられ各高周波電極と基板との間のプラズマ強度を調
節する調節手段と、並列回路とを備えている。前記並列
回路は、前記第1,第2の高周波電極間に生ずる静電容量
と並列共振回路を形成し得るものである。
本考案においては、両高周波電極に対して並列にイン
ダクタンス成分を含む回路が接続される。この並列回路
は、前記高周波電極間に形成される静電容量と並列共振
を生じる。したがって、高周波電極部分は非常に高い入
力インピーダンスを持つこととなり、高周波電極間の静
電容量による電気的な結合がなくなる。
ダクタンス成分を含む回路が接続される。この並列回路
は、前記高周波電極間に形成される静電容量と並列共振
を生じる。したがって、高周波電極部分は非常に高い入
力インピーダンスを持つこととなり、高周波電極間の静
電容量による電気的な結合がなくなる。
第1図は本考案の一実施例によるグロー放電型成膜装
置の断面構成図である。
置の断面構成図である。
第1図において、成膜室20内には、第1高周波電極21
と第2高周波電極22とが縦姿勢で対向して配置されてお
り、両電極21,22は絶縁部材23によって支持されてい
る。これらの高周波電極21,22の周囲にはアースシール
ド26,27が配置されている。また、成膜室20の左右両側
壁には、ヒータ24,25が配置されている。
と第2高周波電極22とが縦姿勢で対向して配置されてお
り、両電極21,22は絶縁部材23によって支持されてい
る。これらの高周波電極21,22の周囲にはアースシール
ド26,27が配置されている。また、成膜室20の左右両側
壁には、ヒータ24,25が配置されている。
前記第1,第2の高周波電極21,22のそれぞれには、調
節手段としての可変コンデンサ28,29が接続されてい
る。可変コンデンサ28,29は、ともに整合回路30を介し
て高周波電源31に接続されている。また、前記第1,第2
の高周波電極21,22間に形成される静電容量に対して並
列に、並列回路32が接続されている。この回路32は、コ
イル33と可変コンデンサ34とから構成されている。そし
て可変コンデンサ34の容量を変更することにより、第1,
第2の高周波電極21,22間に形成される静電容量と回路3
2によって並列共振回路が形成され得るようになってい
る。
節手段としての可変コンデンサ28,29が接続されてい
る。可変コンデンサ28,29は、ともに整合回路30を介し
て高周波電源31に接続されている。また、前記第1,第2
の高周波電極21,22間に形成される静電容量に対して並
列に、並列回路32が接続されている。この回路32は、コ
イル33と可変コンデンサ34とから構成されている。そし
て可変コンデンサ34の容量を変更することにより、第1,
第2の高周波電極21,22間に形成される静電容量と回路3
2によって並列共振回路が形成され得るようになってい
る。
このような成膜装置に対して、第1図の紙面垂直方向
に基板カード35が移動可能となっている。基板カード35
は、アース電極として機能するものであり、前記第1.第
2の高周波電極21,22のそれぞれに対向するように基板3
6,37が縦姿勢で装着されている。
に基板カード35が移動可能となっている。基板カード35
は、アース電極として機能するものであり、前記第1.第
2の高周波電極21,22のそれぞれに対向するように基板3
6,37が縦姿勢で装着されている。
第2図は第1図の等価回路である。コンデンサ38と抵
抗38と抵抗39の並列回路が各高周波電極21,22と基板36,
27間のプラズマ領域に相当し、コンデンサ40が各電極2
1,22とアースシールド26,27との間に形成される容量に
相当している。また、コンデンサ41が第1,第2の高周波
電極21,22間に形成される容量に相当している。
抗38と抵抗39の並列回路が各高周波電極21,22と基板36,
27間のプラズマ領域に相当し、コンデンサ40が各電極2
1,22とアースシールド26,27との間に形成される容量に
相当している。また、コンデンサ41が第1,第2の高周波
電極21,22間に形成される容量に相当している。
前記のような構成になる本実施例では、可変コンデン
サ34の容量を調節することにより、この可変コンデンサ
34、コイル33及びコンデンサ容量41において並列共振を
生じさせることができる。したがって、第2図に示す並
列共振回路42は、第3図に示すように、非常に高いイン
ピーダンス成分43と見なすことができる。このため、第
2図及び第3図中のNからMを見た場合にも、あるいは
MからNを見た場合にも高周波電極部は高インピーダン
スとなり、第1高周波電極21と第2高周波電極22間のコ
ンデンサ容量による電気的な結合を無くすことができ
る。
サ34の容量を調節することにより、この可変コンデンサ
34、コイル33及びコンデンサ容量41において並列共振を
生じさせることができる。したがって、第2図に示す並
列共振回路42は、第3図に示すように、非常に高いイン
ピーダンス成分43と見なすことができる。このため、第
2図及び第3図中のNからMを見た場合にも、あるいは
MからNを見た場合にも高周波電極部は高インピーダン
スとなり、第1高周波電極21と第2高周波電極22間のコ
ンデンサ容量による電気的な結合を無くすことができ
る。
これにより、可変コンデンサ28,29をそれぞれ制御す
れば、第1高周波電極21と基板36との間のプラズマ強度
及び第2高周波電極22と基板37の間のプラズマ強度を、
それぞれ独立して制御することが可能となる。
れば、第1高周波電極21と基板36との間のプラズマ強度
及び第2高周波電極22と基板37の間のプラズマ強度を、
それぞれ独立して制御することが可能となる。
なお、第1,第2の高周波電極21,22に高周波電力を投
入することにより各電極21,22に自己バイアスが発生す
るが、回路32は可変コンデンサ34も含んでいるので、両
電極21,22の自己バイアスが同電圧になることはない。
したがって、コイル33を付加しても、この可変コンデン
サ34により自己バイアスに関しての制御性が損なわれる
ことはない。
入することにより各電極21,22に自己バイアスが発生す
るが、回路32は可変コンデンサ34も含んでいるので、両
電極21,22の自己バイアスが同電圧になることはない。
したがって、コイル33を付加しても、この可変コンデン
サ34により自己バイアスに関しての制御性が損なわれる
ことはない。
(a)前記実施例では、本考案をプラズマCVD装置に適
用したが、ターゲットと基板との間でグロー放電を起こ
させるスパッタリング装置においても同様に適用するこ
とができる。
用したが、ターゲットと基板との間でグロー放電を起こ
させるスパッタリング装置においても同様に適用するこ
とができる。
(b)前記実施例では、プラズマ強度の調節手段として
可変コンデンサ28,29を用いたが、これはコイルであっ
てもよい。
可変コンデンサ28,29を用いたが、これはコイルであっ
てもよい。
(c)前記実施例では並列回路32内に可変コンデンサ34
を設けたが、高周波電極21,22間の容量が予め測定され
ていれば、容量固定のコンデンサであってもよい。
を設けたが、高周波電極21,22間の容量が予め測定され
ていれば、容量固定のコンデンサであってもよい。
以上のように本考案では、2つの高周波電極間に生ず
る静電容量と並列共振回路を形成し得る回路を設けたの
で、2つの高周波電極間のコンデンサ容量による電気的
結合を無くすことができ、各電極と基板との間のプラズ
マ強度の制御性が良好となり、各基板の成膜速度を確実
に制御することができる。
る静電容量と並列共振回路を形成し得る回路を設けたの
で、2つの高周波電極間のコンデンサ容量による電気的
結合を無くすことができ、各電極と基板との間のプラズ
マ強度の制御性が良好となり、各基板の成膜速度を確実
に制御することができる。
第1図は本考案の一実施例によるグロー放電型成膜装置
の概略断面構成図、第2図及び第3図はその等価回路
図、第4図は従来のグロー放電型成膜装置の概略断面構
成図、第5図はその等価回路図である。 20……成膜室、21,22……高周波電極、28,29……可変コ
ンデンサ(調節手段)、31……高周波電源、32……並列
回路、33……コイル、34……可変コンデンサ、36,37…
…基板、41……高周波電極間のコンデンサ容量。
の概略断面構成図、第2図及び第3図はその等価回路
図、第4図は従来のグロー放電型成膜装置の概略断面構
成図、第5図はその等価回路図である。 20……成膜室、21,22……高周波電極、28,29……可変コ
ンデンサ(調節手段)、31……高周波電源、32……並列
回路、33……コイル、34……可変コンデンサ、36,37…
…基板、41……高周波電極間のコンデンサ容量。
Claims (1)
- 【請求項1】所定の隙間を介して配置されそれぞれ基板
に対向する第1,第2の高周波電極と、前記各高周波電極
に高周波電力を投入するための高周波電源と、前記各高
周波電極と高周波電源との間に設けられ各高周波電極と
基板との間のプラズマ強度を調節する調節手段と、前記
第1,第2の高周波電極間に生ずる静電容量と並列共振回
路を形成し得る並列回路とを備えたグロー放電型成膜装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15263489U JP2506617Y2 (ja) | 1989-12-29 | 1989-12-29 | グロ―放電型成膜装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15263489U JP2506617Y2 (ja) | 1989-12-29 | 1989-12-29 | グロ―放電型成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0392030U JPH0392030U (ja) | 1991-09-19 |
JP2506617Y2 true JP2506617Y2 (ja) | 1996-08-14 |
Family
ID=31698887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15263489U Expired - Fee Related JP2506617Y2 (ja) | 1989-12-29 | 1989-12-29 | グロ―放電型成膜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2506617Y2 (ja) |
-
1989
- 1989-12-29 JP JP15263489U patent/JP2506617Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0392030U (ja) | 1991-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4557819A (en) | System for igniting and controlling a wafer processing plasma | |
US8080126B2 (en) | Plasma processing apparatus | |
JP5492070B2 (ja) | ウエハに面する電極に直流電圧を誘導するための方法およびプラズマ処理装置 | |
CN105887050A (zh) | 多频电容耦合等离子体刻蚀腔 | |
JP4514911B2 (ja) | プラズマ処理装置 | |
KR20050089976A (ko) | 접지 회로에의 조절가능 커플링에 의해 플라즈마를제어하는 시스템 및 방법 | |
US20130112666A1 (en) | Plasma processing apparatus | |
EP0810816A1 (en) | Balanced source for plasma system | |
JPH1030195A (ja) | プラズマエッチング装置 | |
JP2003157999A (ja) | エッチングあるいはコーティング装置 | |
KR20040004493A (ko) | 플라즈마 처리 장치 및 그 장치를 이용한 기판 처리 방법 | |
CN115088054A (zh) | 用于在等离子体处理装置中的边缘环处操纵功率的设备和方法 | |
JP4080793B2 (ja) | プラズマ処理装置 | |
JP3182702B2 (ja) | 低圧プラズマでサブストレートを処理する方法および装置 | |
JP2506617Y2 (ja) | グロ―放電型成膜装置 | |
TW201946502A (zh) | 電漿處理裝置 | |
JPH0850998A (ja) | プラズマ処理装置 | |
KR100588944B1 (ko) | 반도체 플라즈마 처리 장치용 정합기 | |
JPH0649936B2 (ja) | バイアススパツタリング装置 | |
JPH03227012A (ja) | グロー放電型成膜装置 | |
JP3574104B2 (ja) | プラズマ発生のためのマッチング回路を利用したプラズマ発生駆動装置 | |
JPH0643637B2 (ja) | プラズマ制御装置 | |
US6106660A (en) | Etching machine having lower electrode bias voltage source | |
JPH05125537A (ja) | 真空成膜装置 | |
KR102298032B1 (ko) | 고 주파수 무선 주파수에 대한 전극 임피던스를 튜닝하고 저 주파수 무선 주파수를 접지로 종단하기 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |