JP2502590B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2502590B2 JP2502590B2 JP62111666A JP11166687A JP2502590B2 JP 2502590 B2 JP2502590 B2 JP 2502590B2 JP 62111666 A JP62111666 A JP 62111666A JP 11166687 A JP11166687 A JP 11166687A JP 2502590 B2 JP2502590 B2 JP 2502590B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- circuit board
- eutectic alloy
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICカードやカード電卓，時計等に用いられ
る薄形の半導体装置の製造方法、特に半導体装置におけ
るICチツプのごとき半導体IC回路部分が機械的に強化さ
れてなる薄形の半導体装置の製造方法に関するものであ
る。
る薄形の半導体装置の製造方法、特に半導体装置におけ
るICチツプのごとき半導体IC回路部分が機械的に強化さ
れてなる薄形の半導体装置の製造方法に関するものであ
る。
ICカードや時計，カード電卓等に用いられる半導体装
置はごく薄形のものが要求され、そのICチツプ部分の厚
みが0.30mmや0.25mmのものまで市場に出ようとしてい
る。この薄形化に伴ない、本来脆い硅素からできている
ICチツプはますますその機械的強度を劣化させきずや亀
裂が生じる。この機械的強度の劣化を補うために、実装
段階すなわちICチツプを配線基板に取付ける段階におい
て、ICチツプの上下面に補強板を貼着して設ける方法が
一般的に採られているが、このような補強板は相当の厚
みを有しているために、ICカードのように厚さ制限の厳
しいものではこの方法は望ましくない。補強板を貼着し
た後に該補強板を研摩して薄くて一様な厚みの層に仕上
げることも考えられるが、研摩によつて脆い硅素面に亀
裂や疵がつくので有効でない。そこで、本発明者は、さ
きに、ICチツプそのものを製造する過程で、未だチツプ
に分離しないウエーハでの段階で、これを補強する方法
を提案した（特願昭61−22960号）。
置はごく薄形のものが要求され、そのICチツプ部分の厚
みが0.30mmや0.25mmのものまで市場に出ようとしてい
る。この薄形化に伴ない、本来脆い硅素からできている
ICチツプはますますその機械的強度を劣化させきずや亀
裂が生じる。この機械的強度の劣化を補うために、実装
段階すなわちICチツプを配線基板に取付ける段階におい
て、ICチツプの上下面に補強板を貼着して設ける方法が
一般的に採られているが、このような補強板は相当の厚
みを有しているために、ICカードのように厚さ制限の厳
しいものではこの方法は望ましくない。補強板を貼着し
た後に該補強板を研摩して薄くて一様な厚みの層に仕上
げることも考えられるが、研摩によつて脆い硅素面に亀
裂や疵がつくので有効でない。そこで、本発明者は、さ
きに、ICチツプそのものを製造する過程で、未だチツプ
に分離しないウエーハでの段階で、これを補強する方法
を提案した（特願昭61−22960号）。
第７図は、この提案した方法を説明するための工程を
示し、同図Ａに示す半導体ウエーハ20のICを形成した側
の面（素子面）19の反対側の面（裏面）に、同図Ｂに示
すように真空蒸着法やスパツタリング法などにより、金
等の所要金属の薄膜層を形成して加熱処理を行ない、ウ
エーハ裏面にメタライズ層22を形成する。その後に、同
図Ｃに示すように、個々のICチツプ21に分離する。その
後、個々のICチツプは配線基板に取付けられて半導体基
板（半導体装置）が出来上がる。
示し、同図Ａに示す半導体ウエーハ20のICを形成した側
の面（素子面）19の反対側の面（裏面）に、同図Ｂに示
すように真空蒸着法やスパツタリング法などにより、金
等の所要金属の薄膜層を形成して加熱処理を行ない、ウ
エーハ裏面にメタライズ層22を形成する。その後に、同
図Ｃに示すように、個々のICチツプ21に分離する。その
後、個々のICチツプは配線基板に取付けられて半導体基
板（半導体装置）が出来上がる。
この提案された方法によれば、前記従来の補強板を貼
着ける方法に比べて、補強効果も損われることなくかつ
厚みの増加もほとんどない利点があるが、ウエーハの段
階で金の真空蒸着又はスパツタリングを行つてから、個
々のチツプに分離するために、脆いウエーハが毀れたり
疵がついたりして、折角，金のメタライズされた個々の
チツプの一部が駄目になるなど、歩留りが悪くなる問題
があつた。かといつて、前記の真空蒸着やスパツタリン
グ法のような大がかりな装置を使つて個々に分離したIC
チツプを一枚一枚補強するのでは、生産性の著しく低い
ものとなる。
着ける方法に比べて、補強効果も損われることなくかつ
厚みの増加もほとんどない利点があるが、ウエーハの段
階で金の真空蒸着又はスパツタリングを行つてから、個
々のチツプに分離するために、脆いウエーハが毀れたり
疵がついたりして、折角，金のメタライズされた個々の
チツプの一部が駄目になるなど、歩留りが悪くなる問題
があつた。かといつて、前記の真空蒸着やスパツタリン
グ法のような大がかりな装置を使つて個々に分離したIC
チツプを一枚一枚補強するのでは、生産性の著しく低い
ものとなる。
従つて、本発明の目的は、前記従来技術及び提案され
た方法の問題点を解消し、前記半導体IC回路板（チツプ
又はウエーハ）の裏面を補強するための金属膜をつける
方法（メタライズ法）において、製品の厚みの薄い、無
駄がなくて歩留りのよいものを、ICチツプの実装段階は
勿論、ウエーハ製造段階でも、効率よく高い生産性をも
つて作ることのできる薄形の半導体装置の製造方法を提
供することにある。
た方法の問題点を解消し、前記半導体IC回路板（チツプ
又はウエーハ）の裏面を補強するための金属膜をつける
方法（メタライズ法）において、製品の厚みの薄い、無
駄がなくて歩留りのよいものを、ICチツプの実装段階は
勿論、ウエーハ製造段階でも、効率よく高い生産性をも
つて作ることのできる薄形の半導体装置の製造方法を提
供することにある。
前述の目的を達成するため、本発明の半導体装置の製
造方法は、半導体IC回路板（ICチツプなど）の裏面をメ
タライズする手段として、共晶合金の熔融法を用いる。
即ち、ステンレス台（トレー）等の加熱された治具の上
に、金，銀，アルミ等の所要金属の箔を載せて必要温度
に加熱し、この箔の真上にICチツプを置き加圧すると共
に超音波振動を与えることで前記金属と硅素との共晶溶
融液を作り、直ちにIC回路板を引離して共晶溶融液を冷
却固化し共晶合金層の補強層を得るものである。
造方法は、半導体IC回路板（ICチツプなど）の裏面をメ
タライズする手段として、共晶合金の熔融法を用いる。
即ち、ステンレス台（トレー）等の加熱された治具の上
に、金，銀，アルミ等の所要金属の箔を載せて必要温度
に加熱し、この箔の真上にICチツプを置き加圧すると共
に超音波振動を与えることで前記金属と硅素との共晶溶
融液を作り、直ちにIC回路板を引離して共晶溶融液を冷
却固化し共晶合金層の補強層を得るものである。
この方法によれば、前記加熱された所要の金属箔がIC
回路板の硅素中に拡散して反応し、共晶合金の融体が生
じる。超音波信号を加えるのは、これにより溶融液の生
じる温度を下げるためであり、超音波周波数は10数MHz
程度である。融体が生じるために、金−硅素で370℃以
上、銀−硅素で830℃以上、アルミ−硅素では577℃以上
に加熱することが必要である。生じた共晶合金をそのま
ま加熱して放置すると、硅素が共晶合金の中へ溶け込み
共晶組成比がずれて来るため融点がどんどん上昇して、
やがて融点が加熱温度にまで達して溶融合金が凝固して
しまう。従つて、共晶合金の融体が生じたならば直ちに
IC回路板を引き上げて、該共晶合金を冷却凝固させる。
回路板の硅素中に拡散して反応し、共晶合金の融体が生
じる。超音波信号を加えるのは、これにより溶融液の生
じる温度を下げるためであり、超音波周波数は10数MHz
程度である。融体が生じるために、金−硅素で370℃以
上、銀−硅素で830℃以上、アルミ−硅素では577℃以上
に加熱することが必要である。生じた共晶合金をそのま
ま加熱して放置すると、硅素が共晶合金の中へ溶け込み
共晶組成比がずれて来るため融点がどんどん上昇して、
やがて融点が加熱温度にまで達して溶融合金が凝固して
しまう。従つて、共晶合金の融体が生じたならば直ちに
IC回路板を引き上げて、該共晶合金を冷却凝固させる。
この強化金属膜形成工程（メタライズ工程）に続いて
実装工程（ボンデイング工程）があるが、このボンデイ
ング工程でICチツプが共晶合金形成温度よりも高い温度
にさらされるおそれのあるときには、後記第４図Ｂのよ
うに、ICチツプを共晶合金融体から引離して後、ボンデ
イングでさらされる温度以上に再加熱する。こうするこ
とにより、該再加熱温度を融点とする組成まで硅素が溶
け込むので、ボンデイング工程でICチツプの裏面が溶け
てしまう支障が起きるおそれはなくなる。
実装工程（ボンデイング工程）があるが、このボンデイ
ング工程でICチツプが共晶合金形成温度よりも高い温度
にさらされるおそれのあるときには、後記第４図Ｂのよ
うに、ICチツプを共晶合金融体から引離して後、ボンデ
イングでさらされる温度以上に再加熱する。こうするこ
とにより、該再加熱温度を融点とする組成まで硅素が溶
け込むので、ボンデイング工程でICチツプの裏面が溶け
てしまう支障が起きるおそれはなくなる。
こうして、裏面に金−硅素，銀−硅素，アルミ−硅素
等の共晶合金層を形成したICチツプをボンデイングし、
封止して、実装工程を終る。なおICチツプの裏面メタラ
イゼーシヨンとボンデイングとを連続して進行すれば生
産性を更に向上することができる。
等の共晶合金層を形成したICチツプをボンデイングし、
封止して、実装工程を終る。なおICチツプの裏面メタラ
イゼーシヨンとボンデイングとを連続して進行すれば生
産性を更に向上することができる。
以下に図面により本発明の実施例を説明する。
（実施例１） 第１図は本実施例の製造工程を示すもので、図中、１
はICチツプ、２は金箔、２′は金−硅素の共晶溶融体、
２″は金−硅素共晶合金層、３はヒータ（図示せず）上
で加熱されたステンレス製の加熱トレー（治具）、４は
ICチツプ１の電極、５は冷室素ガス、６はテフロン製の
冷却トレーである。
はICチツプ、２は金箔、２′は金−硅素の共晶溶融体、
２″は金−硅素共晶合金層、３はヒータ（図示せず）上
で加熱されたステンレス製の加熱トレー（治具）、４は
ICチツプ１の電極、５は冷室素ガス、６はテフロン製の
冷却トレーである。
まず、同図Ａのように、大きさ5mm×6mm,厚さ10μｍ
の金箔２を並べたステンレス製トレー３を予じめ400℃
に加熱する。そこへ寸法5mm×6mm厚さ0.3mmのICチツプ
１を真空吸引コレツトで固定して運び、同図Ｂのように
ICチツプ１の素子形成面とは反対の面（裏面）を金箔２
の上へ接するように重ね、ICチツプ１に加圧及び超音波
振動を与える。同図Ｃのように、ICチツプ１の硅素と金
箔２とが共晶合金を作つて溶融体２′を生じる。ここで
直ちにICチツプを同図Ｄのように持ち上げ、コレツトか
ら離すと同時に冷却窒素５をICチツプ１の裏面に吹きつ
け、そこに生じている共晶合金融体２′を凝固させて、
共晶合金層２″を形成させる。共晶合金層の厚みは、ほ
ぼ１μｍ程度である。次に、同図Ｅのように、該ICチツ
プを冷却したテトロン製トレー６の上に並べる。
の金箔２を並べたステンレス製トレー３を予じめ400℃
に加熱する。そこへ寸法5mm×6mm厚さ0.3mmのICチツプ
１を真空吸引コレツトで固定して運び、同図Ｂのように
ICチツプ１の素子形成面とは反対の面（裏面）を金箔２
の上へ接するように重ね、ICチツプ１に加圧及び超音波
振動を与える。同図Ｃのように、ICチツプ１の硅素と金
箔２とが共晶合金を作つて溶融体２′を生じる。ここで
直ちにICチツプを同図Ｄのように持ち上げ、コレツトか
ら離すと同時に冷却窒素５をICチツプ１の裏面に吹きつ
け、そこに生じている共晶合金融体２′を凝固させて、
共晶合金層２″を形成させる。共晶合金層の厚みは、ほ
ぼ１μｍ程度である。次に、同図Ｅのように、該ICチツ
プを冷却したテトロン製トレー６の上に並べる。
第２図と第３図は、第１図の工程に続く工程を示し、
７はエポキシレジン、８はモジユール基板（配線基
板）、９はモジユール基板８の接続端子、10は接続線、
11は封止レジンであり、その他の符号は第１図と同じで
ある。
７はエポキシレジン、８はモジユール基板（配線基
板）、９はモジユール基板８の接続端子、10は接続線、
11は封止レジンであり、その他の符号は第１図と同じで
ある。
続いて第２図Ａのように、トレーの上に並べられたIC
チツプ１を１個ずつ真空吸引コレツトでピツクアツプし
て所定の位置へ運ぶ、一方、別のトレーに並べられたモ
ジユール基板８は、その凹嵌部に必要量の接着用エポキ
シレジン７が吐出機により付着されてから、所定の位置
まで運ばれる。次に、第２図のように、ICチツプ１とモ
ジユール基板８とを正しく位置合せしてから、チツプ１
をモジユール基板８の凹嵌部の吐出したエポキシレジン
上に押し付けて、ICチツプをモジユール基板８に接着固
定する。第２図A,Bの工程は、すべて自動ダイボンデイ
ング機で行われる。
チツプ１を１個ずつ真空吸引コレツトでピツクアツプし
て所定の位置へ運ぶ、一方、別のトレーに並べられたモ
ジユール基板８は、その凹嵌部に必要量の接着用エポキ
シレジン７が吐出機により付着されてから、所定の位置
まで運ばれる。次に、第２図のように、ICチツプ１とモ
ジユール基板８とを正しく位置合せしてから、チツプ１
をモジユール基板８の凹嵌部の吐出したエポキシレジン
上に押し付けて、ICチツプをモジユール基板８に接着固
定する。第２図A,Bの工程は、すべて自動ダイボンデイ
ング機で行われる。
最後に、第３図Ａのように、ICチツプ１を接着したモ
ジユール基板（配線基板）８に配線した接続端子９とIC
チツプ１の電極４とを、金線で作られた接続線10の熱圧
着によりボンデイングして接続した後、同図Ｂのように
エポキシレジン11をポツテイングしてICチツプ１を密封
し、加熱キユアーしてICモジユール（半導体装置）を完
成する。
ジユール基板（配線基板）８に配線した接続端子９とIC
チツプ１の電極４とを、金線で作られた接続線10の熱圧
着によりボンデイングして接続した後、同図Ｂのように
エポキシレジン11をポツテイングしてICチツプ１を密封
し、加熱キユアーしてICモジユール（半導体装置）を完
成する。
（実施例２） 本実施例では、ICチツプの裏面のメタライジングを実
施例１の第１図と同一の工程で行ない、続いて第４図お
よび第５図の工程で行なう。第４図と第５図で、12はTA
B（Tape Automating Bonding）フインガの接続端子、13
はTABフインガ、14はTABテープ（ベースフイルム）、15
は加熱加圧治具（インナリードボンデイング）を模式的
に示したもの、12′はインナリードボンデイング部、16
は加熱加圧治具（アンウターリードボンデイング法によ
る）、16′はアウターリードボンデイング部をそれぞれ
示し、その他ほ符号は第１図〜第３図と同じである。
施例１の第１図と同一の工程で行ない、続いて第４図お
よび第５図の工程で行なう。第４図と第５図で、12はTA
B（Tape Automating Bonding）フインガの接続端子、13
はTABフインガ、14はTABテープ（ベースフイルム）、15
は加熱加圧治具（インナリードボンデイング）を模式的
に示したもの、12′はインナリードボンデイング部、16
は加熱加圧治具（アンウターリードボンデイング法によ
る）、16′はアウターリードボンデイング部をそれぞれ
示し、その他ほ符号は第１図〜第３図と同じである。
まず、実施例１の第１図に従つて裏面のメタライズさ
れたICチツプは、第４図Ａのトレー６に、チツプ１の裏
面を下側に並べた状態から、第４図Ｂのように、チツプ
１の裏面（金属共晶層）２″を上側にした状態に並べ変
える。そこで、550℃に加熱処理され、メタライズ層す
なわち金属共晶層２″の融点は上昇させられる。次に、
同図Ｃのように、チツプ１を再びひつくり返しになるよ
うに金属共晶層２″を下にしてステンレストレー３上に
並べ変えてから、ICチツプの１つ１つの上にTABテープ1
4を持つて来て、テープのフインガ13に形成された接続
端子12とICチツプ１の電極４とを正確に位置合せし、同
図Ｄのようにテープに下してフインガ13の接続端子12と
ICチツプ端子４とを加熱した治具15で加圧し、ギヤング
ボンデイング法で複数端子を一挙に接合する。同図Ｅの
ように、ICチツプ１はテープ14に連続的に搭載されて行
く。以上の第４図Ａ〜Ｅの工程をインナーリードボンデ
イング法といい、完全に自動で行われる。
れたICチツプは、第４図Ａのトレー６に、チツプ１の裏
面を下側に並べた状態から、第４図Ｂのように、チツプ
１の裏面（金属共晶層）２″を上側にした状態に並べ変
える。そこで、550℃に加熱処理され、メタライズ層す
なわち金属共晶層２″の融点は上昇させられる。次に、
同図Ｃのように、チツプ１を再びひつくり返しになるよ
うに金属共晶層２″を下にしてステンレストレー３上に
並べ変えてから、ICチツプの１つ１つの上にTABテープ1
4を持つて来て、テープのフインガ13に形成された接続
端子12とICチツプ１の電極４とを正確に位置合せし、同
図Ｄのようにテープに下してフインガ13の接続端子12と
ICチツプ端子４とを加熱した治具15で加圧し、ギヤング
ボンデイング法で複数端子を一挙に接合する。同図Ｅの
ように、ICチツプ１はテープ14に連続的に搭載されて行
く。以上の第４図Ａ〜Ｅの工程をインナーリードボンデ
イング法といい、完全に自動で行われる。
次に、第５図Ａのように、TABテープに搭載したICチ
ツプ１の１つ１つを、別のトレーに並べて運ばれて来た
モジユール基板８の上に位置させ、同図ＢのようにICチ
ツプ１に接合したフインガ13を決められた長さで一挙に
切断し、同図ＣのようにICチツプ１のフインガ13とモジ
ユール基板８の接続端子９とを正確に位置合せした後、
ICチツプ１を真直に下方に降して置き、フインガ13と接
続端子９とを加熱した治具で加熱してギヤングボンデイ
ング法で複数端子を一挙に接合する。以上第５図Ａ〜Ｃ
の工程をアウターリードボンデイング法といい、完全自
動で行なう。
ツプ１の１つ１つを、別のトレーに並べて運ばれて来た
モジユール基板８の上に位置させ、同図ＢのようにICチ
ツプ１に接合したフインガ13を決められた長さで一挙に
切断し、同図ＣのようにICチツプ１のフインガ13とモジ
ユール基板８の接続端子９とを正確に位置合せした後、
ICチツプ１を真直に下方に降して置き、フインガ13と接
続端子９とを加熱した治具で加熱してギヤングボンデイ
ング法で複数端子を一挙に接合する。以上第５図Ａ〜Ｃ
の工程をアウターリードボンデイング法といい、完全自
動で行なう。
最後に、第５図Ｄのように、アウターリードボンデイ
ングを終えたモジユール基板のICを設置している凹嵌部
にレジン11をポツテイングし、加熱キユアーしてICモジ
ユールを完成する。
ングを終えたモジユール基板のICを設置している凹嵌部
にレジン11をポツテイングし、加熱キユアーしてICモジ
ユールを完成する。
（実施例３） 上記実施例１及び２において、ICチツプの裏面をメタ
ライズするときに、金箔に代えて銀箔又はアルミ箔を用
い、400℃で金−硅素共晶合金を形成することに代え
て、860℃で銀−硅素共晶合金を、又は610℃でアルミ−
硅素共晶合金を形成する。それ以外の点はすべて実施例
１及び２に沿つてICモジユールを作成した。本実施例で
も共晶合金層の厚みは、銀−硅素，アルミ−硅素いずれ
の場合も略々１μｍ程度である。
ライズするときに、金箔に代えて銀箔又はアルミ箔を用
い、400℃で金−硅素共晶合金を形成することに代え
て、860℃で銀−硅素共晶合金を、又は610℃でアルミ−
硅素共晶合金を形成する。それ以外の点はすべて実施例
１及び２に沿つてICモジユールを作成した。本実施例で
も共晶合金層の厚みは、銀−硅素，アルミ−硅素いずれ
の場合も略々１μｍ程度である。
（実施例４） 第６図は、本実施例の工程図で、17は金属箔、18は金
又は銀のメツキ層、18は金又は銀−硅素共晶合金層で、
その他の符号は第１〜５図のものと同じである。本実施
例は、上記実施例1,2,及び３において、ICチツプの裏面
をメタライズするときに、金，銀，アルミ等の箔に代え
て、第６図Ａのように、金又は銀を５〜10μｍの厚さに
メツキ18するか、クラツドした20〜100μｍ厚の銅，ア
ルミ，鉄，ニツケル，及びそれらの合金箔17を使用す
る。このとき、同図A,Bの工程でメタライズ処理したIC
チツプの裏面は、金−硅素等の共晶合金層18′を介して
銅などの薄板（合金箔）17を貼りつけた形となるので、
ICチツプは相当強化される。この例では、金属薄板を更
に貼りつける工程を除くと、実施例1,2,及び３に沿つて
ICモジユールが作成される。但し、同図Ｃのように、裏
面の金属箔17は、モジユール基板凹嵌部の底のような支
えがなくても、それ自体外力に対して耐え得る強度を有
しているので、モジユールの全厚はある程度薄くするこ
とはできる。
又は銀のメツキ層、18は金又は銀−硅素共晶合金層で、
その他の符号は第１〜５図のものと同じである。本実施
例は、上記実施例1,2,及び３において、ICチツプの裏面
をメタライズするときに、金，銀，アルミ等の箔に代え
て、第６図Ａのように、金又は銀を５〜10μｍの厚さに
メツキ18するか、クラツドした20〜100μｍ厚の銅，ア
ルミ，鉄，ニツケル，及びそれらの合金箔17を使用す
る。このとき、同図A,Bの工程でメタライズ処理したIC
チツプの裏面は、金−硅素等の共晶合金層18′を介して
銅などの薄板（合金箔）17を貼りつけた形となるので、
ICチツプは相当強化される。この例では、金属薄板を更
に貼りつける工程を除くと、実施例1,2,及び３に沿つて
ICモジユールが作成される。但し、同図Ｃのように、裏
面の金属箔17は、モジユール基板凹嵌部の底のような支
えがなくても、それ自体外力に対して耐え得る強度を有
しているので、モジユールの全厚はある程度薄くするこ
とはできる。
（特 徴） 1.バツクメタライズの有無による強度の違いについてし
らべると、バツクメタライズ無しのICチツプは、抗折力
が６〜24kgf/mm2とばらつき、その平均値が15.9kgf/mm2
であるのに対し、実施例１によると、抗折力のばらつき
幅は17〜43kgf/mm2の範囲で、その平均値が29.9kgf/mm2
となり、約２倍も強靭になつた。更に、メタライズ層を
介して金属箔を裏打ちしたICチツプをもつと強靭になつ
て、実装のときにこの裏打ちした金属箔をモジユール基
板の外部に露出しても外力によつて脆いICチツプが破壊
されるおそれが少ない。従つてモジユールの厚さを底が
なくなつた分だけ薄くすることができる。
らべると、バツクメタライズ無しのICチツプは、抗折力
が６〜24kgf/mm2とばらつき、その平均値が15.9kgf/mm2
であるのに対し、実施例１によると、抗折力のばらつき
幅は17〜43kgf/mm2の範囲で、その平均値が29.9kgf/mm2
となり、約２倍も強靭になつた。更に、メタライズ層を
介して金属箔を裏打ちしたICチツプをもつと強靭になつ
て、実装のときにこの裏打ちした金属箔をモジユール基
板の外部に露出しても外力によつて脆いICチツプが破壊
されるおそれが少ない。従つてモジユールの厚さを底が
なくなつた分だけ薄くすることができる。
2.次にメタライズする場合、従来はIC素子を形成し研摩
して薄化工程を終えたウエーハの裏面に真空蒸着やスパ
ツタで金属薄膜を被着し、熱処理してメタライズ層を形
成するが、前に述べたように、現在の例えば直径４″以
上の大口径ウエーハでしかも0.3mm以下の極薄型のもの
で上記のプロセスを行うことはその取扱いが極めて困難
で、破損のないものを歩留りよく量産することはむずか
しかつた。しかし、上記各実施例の方法を採用すること
により、IC素子を形成し薄形化のため研摩を終えたウエ
ーハをスクライブして個々のICチツプに分離してから、
個々のICチツプの表面をメタライズする場合には、高価
な金メタライズしたものを無駄にせず、歩留りの面で大
変有利となる。しかも、上記実施例では、メタライズ処
理はその後に続くペレツトボンデイング工程と殆んど同
じ方法がとれるので、一連の工程を自動化するのは容易
で、生産性を向上できる。このように、極薄型，大口径
のウエーハを扱うような現状では、実施例のメタライズ
法は極めて有効である。
して薄化工程を終えたウエーハの裏面に真空蒸着やスパ
ツタで金属薄膜を被着し、熱処理してメタライズ層を形
成するが、前に述べたように、現在の例えば直径４″以
上の大口径ウエーハでしかも0.3mm以下の極薄型のもの
で上記のプロセスを行うことはその取扱いが極めて困難
で、破損のないものを歩留りよく量産することはむずか
しかつた。しかし、上記各実施例の方法を採用すること
により、IC素子を形成し薄形化のため研摩を終えたウエ
ーハをスクライブして個々のICチツプに分離してから、
個々のICチツプの表面をメタライズする場合には、高価
な金メタライズしたものを無駄にせず、歩留りの面で大
変有利となる。しかも、上記実施例では、メタライズ処
理はその後に続くペレツトボンデイング工程と殆んど同
じ方法がとれるので、一連の工程を自動化するのは容易
で、生産性を向上できる。このように、極薄型，大口径
のウエーハを扱うような現状では、実施例のメタライズ
法は極めて有効である。
また、ボンデイング工程には金線ボールボンデイン
グ、アルミ線ウエツシボンデイング等あるが、メタライ
ズ工程と結びついて自動化するのに適するボンデイング
としてはこれらいずれのボンデイングも有効であり、こ
れにより作業性が向上する。更に、TAB法等のギヤング
ボンデイングにも適用できる。
グ、アルミ線ウエツシボンデイング等あるが、メタライ
ズ工程と結びついて自動化するのに適するボンデイング
としてはこれらいずれのボンデイングも有効であり、こ
れにより作業性が向上する。更に、TAB法等のギヤング
ボンデイングにも適用できる。
このように、実施例のメタライズ方法は、個々のICチ
ツプの実装段階で有効な方法であるが、ウエーハの段階
で用いても、従来の真空蒸着法やスパツタリング法に比
べて、十分に適用可能な有効な方法といえる。
ツプの実装段階で有効な方法であるが、ウエーハの段階
で用いても、従来の真空蒸着法やスパツタリング法に比
べて、十分に適用可能な有効な方法といえる。
以上、実施例により詳述したように、本発明によれ
ば、ICチツプの如き半導体IC回路板の裏面に金属強化層
を設けることにより、脆い硅素からできているICチツ
プ、特に薄型のICチツプのひび割れや疵，折損等を防止
するとともに、この金属強化層は、従来の金属補強板を
貼付けたり、真空蒸着，スパツタリング法で設けたりす
るものと違つて、金属箔を治具上で加熱加圧振動させな
がらこれとその上のIC回路板の硅素との共晶合金の溶融
液を生じさせ、直ちにIC回路板を引離して冷却固化し共
晶金属層を作るものであるから、共晶金属層の厚さを極
めて薄くすることができ、製品の厚みも一定で、無駄の
ない歩留りのよいものを、ICチツプの実装段階は勿論、
ウエーハの製造段階においてさえも、効率よく高い生産
性をもつて製造することができる等、優れた効果を奏す
るものである。
ば、ICチツプの如き半導体IC回路板の裏面に金属強化層
を設けることにより、脆い硅素からできているICチツ
プ、特に薄型のICチツプのひび割れや疵，折損等を防止
するとともに、この金属強化層は、従来の金属補強板を
貼付けたり、真空蒸着，スパツタリング法で設けたりす
るものと違つて、金属箔を治具上で加熱加圧振動させな
がらこれとその上のIC回路板の硅素との共晶合金の溶融
液を生じさせ、直ちにIC回路板を引離して冷却固化し共
晶金属層を作るものであるから、共晶金属層の厚さを極
めて薄くすることができ、製品の厚みも一定で、無駄の
ない歩留りのよいものを、ICチツプの実装段階は勿論、
ウエーハの製造段階においてさえも、効率よく高い生産
性をもつて製造することができる等、優れた効果を奏す
るものである。
第１図Ａ〜Ｅは本発明によるICチツプの裏面のメタライ
ゼーシヨン工程を、第２図Ａ〜Ｂは該ICチツプのペレツ
トボンデイング工程を、第３図Ａ〜Ｂは該ICチツプのワ
イヤボンデイング工程を、第４図Ａ〜Ｅは裏面をメタラ
イズしたICチツプをTAB法でインナーリードボンデイン
グする工程を、第５図Ａ〜Ｄはインナーボンデイングに
続いてアウターボンデイングし、レジン封止する実装工
程を、第６図Ａ〜ＣはICチツプの裏面にメタライズと同
時に金属箔を裏打ちして実装する工程を、第７図Ａ〜Ｃ
は本願の出願前に出願された従来のメタライジング工程
を、それぞれ要部の断面図を以つて示したものである。
ゼーシヨン工程を、第２図Ａ〜Ｂは該ICチツプのペレツ
トボンデイング工程を、第３図Ａ〜Ｂは該ICチツプのワ
イヤボンデイング工程を、第４図Ａ〜Ｅは裏面をメタラ
イズしたICチツプをTAB法でインナーリードボンデイン
グする工程を、第５図Ａ〜Ｄはインナーボンデイングに
続いてアウターボンデイングし、レジン封止する実装工
程を、第６図Ａ〜ＣはICチツプの裏面にメタライズと同
時に金属箔を裏打ちして実装する工程を、第７図Ａ〜Ｃ
は本願の出願前に出願された従来のメタライジング工程
を、それぞれ要部の断面図を以つて示したものである。
フロントページの続き (72)発明者 谷中 芳美 茨木市丑寅１丁目１番88号 日立マクセ ル株式会社内 (56)参考文献 特開 昭56−148835（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半導体IC回路板の裏面を加熱した治具に載
せた金属箔に接触させるとともに加圧し振動を加えて前
記半導体IC回路板の裏面に前記金属箔と前記半導体IC回
路板の硅素との共晶合金の溶融液を生じさせ、前記半導
体IC回路板を前記加熱した治具から引き離し、しかる後
前記共晶合金溶融液を冷却し固化して前記半導体IC回路
板の裏面に前記金属箔及び硅素の共晶合金層を形成する
工程からなる半導体装置の製造方法。 - 【請求項２】前記半導体IC回路板がすでにウエーハを個
々に分離したチツプとされており、前記半導体IC回路板
の裏面に前記金属箔及び硅素の共晶合金層を形成する工
程に引続いて、前記半導体IC回路板を配線基板に搭載し
半導体IC回路板と配線基板の電気的な接続を行うボンデ
イング工程を含む特許請求の範囲第１項記載の半導体装
置の製造方法。 - 【請求項３】前記共晶合金層を形成する工程と前記ボン
デイング工程との間に、前記共晶合金を生じさせた温度
を越える温度で熱処理をする工程を含む特許請求の範囲
第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111666A JP2502590B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111666A JP2502590B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63278235A JPS63278235A (ja) | 1988-11-15 |
| JP2502590B2 true JP2502590B2 (ja) | 1996-05-29 |
Family
ID=14567104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111666A Expired - Fee Related JP2502590B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502590B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6598151B2 (ja) * | 2015-08-25 | 2019-10-30 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1987
- 1987-05-09 JP JP62111666A patent/JP2502590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63278235A (ja) | 1988-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502511B2 (ja) | 半導体装置の製造方法 | |
| TWI255019B (en) | Flip chip bonding method for enhancing the performance of connection in flip chip packaging process and layered metal architecture of substrate for stud bump | |
| US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| KR100548093B1 (ko) | 반도체 장치의 제조 방법 | |
| US5909633A (en) | Method of manufacturing an electronic component | |
| US5118370A (en) | LSI chip and method of producing same | |
| EP0344970A2 (en) | Process for bonding integrated circuit components | |
| JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JPS616849A (ja) | パワー用半導体モジユールの製造方法 | |
| JP2502590B2 (ja) | 半導体装置の製造方法 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005318524A (ja) | 圧電発振器とその製造方法 | |
| CN112151400B (zh) | 一种解决smd管壳键合点金铝系统的方法 | |
| US11784625B2 (en) | Packaging method and package structure for filter chip | |
| JP3173493B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02177463A (ja) | セラミック―金属複合基板の製造方法 | |
| CN117812845B (zh) | 被动元器件的封装方法 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| KR950008696B1 (ko) | 테이프 자동 본딩(tab)의 범프 전사방법 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPH07183327A (ja) | 半導体チップ、半導体チップの端子の形成方法及び半導体チップの接合方法 | |
| JPS62196838A (ja) | 半導体装置及びその製造方法 | |
| JPH11274239A (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |