JP2502008B2 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JP2502008B2 JP2502008B2 JP14416892A JP14416892A JP2502008B2 JP 2502008 B2 JP2502008 B2 JP 2502008B2 JP 14416892 A JP14416892 A JP 14416892A JP 14416892 A JP14416892 A JP 14416892A JP 2502008 B2 JP2502008 B2 JP 2502008B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- writing
- threshold voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１メモリセルに複数ビ
ット分のデータを有する不揮発性半導体メモリに関す
る。
ット分のデータを有する不揮発性半導体メモリに関す
る。
【０００２】
【従来の技術】従来、半導体メモリ特にＲＯＭ（Ｒｅａ
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）においては、例えばメモ
リセルのしきい値電圧を４種に区別することにより、１
セルに２ビット分のデータを記憶する方式のものが提案
されている。これは、１セルに２ビット分のデータを記
憶することにより、セルの占有面積を半分にできるとい
う利点がある。２ビット分のデータは“０”、“０”；
“１”、“０”；“０”、“１”；“１”、“１”の４
つの組み合わせがあるが、これをそのしきい値電圧に対
応させ、そのメモリセルが選択されたときのデータ線の
電位により、４つのデータのどれかを区別し、２ビット
分のデータを読み出すものである。
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）においては、例えばメモ
リセルのしきい値電圧を４種に区別することにより、１
セルに２ビット分のデータを記憶する方式のものが提案
されている。これは、１セルに２ビット分のデータを記
憶することにより、セルの占有面積を半分にできるとい
う利点がある。２ビット分のデータは“０”、“０”；
“１”、“０”；“０”、“１”；“１”、“１”の４
つの組み合わせがあるが、これをそのしきい値電圧に対
応させ、そのメモリセルが選択されたときのデータ線の
電位により、４つのデータのどれかを区別し、２ビット
分のデータを読み出すものである。
【０００３】しかしながら従来、メモリセルのしきい値
電圧コントロールは、ゲート電圧やドレイン電圧を変え
ることによりなされていた。このためこの方法では、セ
ルのゲート長のばらつきとか、酸化膜の膜厚のばらつき
などから、しきい値電圧をコントロールすることが難し
く、同一の電圧条件で書き込みを行っても、しきい値電
圧は同一にはならずにばらついてしまい、歩留低下の原
因となるものである。
電圧コントロールは、ゲート電圧やドレイン電圧を変え
ることによりなされていた。このためこの方法では、セ
ルのゲート長のばらつきとか、酸化膜の膜厚のばらつき
などから、しきい値電圧をコントロールすることが難し
く、同一の電圧条件で書き込みを行っても、しきい値電
圧は同一にはならずにばらついてしまい、歩留低下の原
因となるものである。
【０００４】
【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、メモリセルのしきい値のコントロ
ールを容易化できる不揮発性半導体メモリを提供しよう
とするものである。
みてなされたもので、メモリセルのしきい値のコントロ
ールを容易化できる不揮発性半導体メモリを提供しよう
とするものである。
【０００５】
【課題を解決するための手段と作用】本発明は、不揮発
性半導体メモリセルと、前記メモリセルに接続され、こ
のメモリセルにデータを書き込むため、書き込むべきデ
ータに対応して導通状態が制御される第１のトランジス
タを含むデータ書き込み手段と、前記メモリセルの一端
に接続され、前記メモリセルに記憶されているデータを
読み出すため、前記メモリセルの一端を充電する第２の
トランジスタを含むデータ読み出し手段と、前記メモリ
セルと前記第２のトランジスタとの接続点に接続され、
前記メモリセルから読み出されたデータに応じて前記接
続点に生じる電圧から前記メモリセルのしきい値電圧を
検出し、データの書き込み後に書き込んだデータの状態
を判断するために行うデータの読み出しと通常のデータ
の読み出しとに兼用されるセンスアンプと、前記書き込
んだデータの状態を判断するために前記センスアンプか
ら出力されるしきい値電圧に対応した論理データ及び前
記書き込むべきデータをもとに、前記メモリセルに設定
すべきしきい値電圧が得られるまで、前記メモリセル毎
に前記第１のトランジスタの導通状態を制御し、前記メ
モリセルに設定すべきしきい値電圧が得られた時は、設
定すべきしきい値電圧が得られた前記メモリセルに接続
された前記第１のトランジスタをオフ状態にして前記設
定すべきしきい値電圧が得られた前記メモリセルへのデ
ータの書き込みを止めるように、前記データの書き込み
と前記書き込んだデータの状態を判断するために行うデ
ータの読み出しとを繰り返す論理制御回路とを具備して
いる。
性半導体メモリセルと、前記メモリセルに接続され、こ
のメモリセルにデータを書き込むため、書き込むべきデ
ータに対応して導通状態が制御される第１のトランジス
タを含むデータ書き込み手段と、前記メモリセルの一端
に接続され、前記メモリセルに記憶されているデータを
読み出すため、前記メモリセルの一端を充電する第２の
トランジスタを含むデータ読み出し手段と、前記メモリ
セルと前記第２のトランジスタとの接続点に接続され、
前記メモリセルから読み出されたデータに応じて前記接
続点に生じる電圧から前記メモリセルのしきい値電圧を
検出し、データの書き込み後に書き込んだデータの状態
を判断するために行うデータの読み出しと通常のデータ
の読み出しとに兼用されるセンスアンプと、前記書き込
んだデータの状態を判断するために前記センスアンプか
ら出力されるしきい値電圧に対応した論理データ及び前
記書き込むべきデータをもとに、前記メモリセルに設定
すべきしきい値電圧が得られるまで、前記メモリセル毎
に前記第１のトランジスタの導通状態を制御し、前記メ
モリセルに設定すべきしきい値電圧が得られた時は、設
定すべきしきい値電圧が得られた前記メモリセルに接続
された前記第１のトランジスタをオフ状態にして前記設
定すべきしきい値電圧が得られた前記メモリセルへのデ
ータの書き込みを止めるように、前記データの書き込み
と前記書き込んだデータの状態を判断するために行うデ
ータの読み出しとを繰り返す論理制御回路とを具備して
いる。
【０００６】すなわち、メモリセルと第２のトランジス
タとの接続点の電圧と基準電圧とをセンスアンプで比較
し、これら電圧値の大小関係に対応して、センスアンプ
の出力の論理レベルが決定される。この論理レベルと入
力データの論理レベルとを比較することによって、論理
制御回路は書き込みを続けるか、書き込みを止めるかを
決定している。つまり、センスアンプは、データの書き
込み後に書き込んだデータの状態を判断するためにデー
タを読み出し、論理制御回路はこの書き込み後に読み出
したデータの論理レベルと入力データの論理レベルとを
比較し、これらが一致しているとき第１のトランジスタ
をオフ状態として書き込みを止めるようにしている。こ
のように制御することにより、各メモリセルのしきい値
電圧を各メモリセル毎に最適に設定できる。また、セン
スアンプは、書き込み後の読み出しと通常の読み出しと
に兼用することが可能である。さらに、センスアンプの
出力以降の処理は論理回路で処理できるため、回路構成
が複雑にならないという利点を有している。また、メモ
リセルのしきい値電圧の上昇のチェックを基準電圧を用
いて行っているため、基準電圧の値を変えるだけで書き
込み後のメモリセルのしきい値電圧を変えることがで
き、希望するしきい値電圧の設定を容易にできるという
利点を有している。
タとの接続点の電圧と基準電圧とをセンスアンプで比較
し、これら電圧値の大小関係に対応して、センスアンプ
の出力の論理レベルが決定される。この論理レベルと入
力データの論理レベルとを比較することによって、論理
制御回路は書き込みを続けるか、書き込みを止めるかを
決定している。つまり、センスアンプは、データの書き
込み後に書き込んだデータの状態を判断するためにデー
タを読み出し、論理制御回路はこの書き込み後に読み出
したデータの論理レベルと入力データの論理レベルとを
比較し、これらが一致しているとき第１のトランジスタ
をオフ状態として書き込みを止めるようにしている。こ
のように制御することにより、各メモリセルのしきい値
電圧を各メモリセル毎に最適に設定できる。また、セン
スアンプは、書き込み後の読み出しと通常の読み出しと
に兼用することが可能である。さらに、センスアンプの
出力以降の処理は論理回路で処理できるため、回路構成
が複雑にならないという利点を有している。また、メモ
リセルのしきい値電圧の上昇のチェックを基準電圧を用
いて行っているため、基準電圧の値を変えるだけで書き
込み後のメモリセルのしきい値電圧を変えることがで
き、希望するしきい値電圧の設定を容易にできるという
利点を有している。
【０００７】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１において１は書き込み入力データＤｉｎ０、
Ｄｉｎ１が供給されるアンド回路、２はトランジスタ３
を制御して高電圧Ｖｐ（約２０Ｖ）をａ点に供給するノ
ア回路、４はフリップフロップ、５はインバータ、６は
ナンド回路、７、８は前記入力データと後述の出力デー
タを比較する比較器、９はカラム選択用トランジスタ、
１０は書込みにより電子が注入されしきい値電圧が変わ
るメモリセル、１１、１２はメモリセル１０のドレイン
電圧を下げてデータ読み出し時の誤書き込みを防止する
トランジスタ、１３は負荷トランジスタ、１４〜１６は
基準電圧Ｃ1 〜Ｃ3 （Ｃ1 ＞Ｃ2 ＞Ｃ3 ）とトランジス
タ１２を介したａ点電圧を入力とするセンスアンプ、１
７は該アンプ出力Ｄ1 〜Ｄ3 を入力としこれをもとに作
成した出力Ｄｏｕｔ０、Ｄｏｕｔ１を導出する変換回路
で、出力Ｄｏｕｔ０とＤｏｕｔ１は比較器７と８にフィ
ートバックされている。
する。図１において１は書き込み入力データＤｉｎ０、
Ｄｉｎ１が供給されるアンド回路、２はトランジスタ３
を制御して高電圧Ｖｐ（約２０Ｖ）をａ点に供給するノ
ア回路、４はフリップフロップ、５はインバータ、６は
ナンド回路、７、８は前記入力データと後述の出力デー
タを比較する比較器、９はカラム選択用トランジスタ、
１０は書込みにより電子が注入されしきい値電圧が変わ
るメモリセル、１１、１２はメモリセル１０のドレイン
電圧を下げてデータ読み出し時の誤書き込みを防止する
トランジスタ、１３は負荷トランジスタ、１４〜１６は
基準電圧Ｃ1 〜Ｃ3 （Ｃ1 ＞Ｃ2 ＞Ｃ3 ）とトランジス
タ１２を介したａ点電圧を入力とするセンスアンプ、１
７は該アンプ出力Ｄ1 〜Ｄ3 を入力としこれをもとに作
成した出力Ｄｏｕｔ０、Ｄｏｕｔ１を導出する変換回路
で、出力Ｄｏｕｔ０とＤｏｕｔ１は比較器７と８にフィ
ートバックされている。
【０００８】図１において一点鎖線で囲われた部分１８
は、メモリセルのしきい値電圧によって変化するｂ点の
電位を、Ｃ1 、Ｃ2 、Ｃ3 なる３つの基準電圧レベルと
比較することにより、下記の表１のような２ビットの出
力Ｄｏｕｔ０、Ｄｏｕｔ１の４種の組み合わせの１つを
出す回路である。
は、メモリセルのしきい値電圧によって変化するｂ点の
電位を、Ｃ1 、Ｃ2 、Ｃ3 なる３つの基準電圧レベルと
比較することにより、下記の表１のような２ビットの出
力Ｄｏｕｔ０、Ｄｏｕｔ１の４種の組み合わせの１つを
出す回路である。
【０００９】
【表１】
【００１０】また図１の回路においてＤｉｎ０＝
“１”、Ｄｉｎ１＝“１”のとき非書き込み状態、Ｄｉ
ｎ０、Ｄｉｎ１のいずれかが“０”または共に“０”で
あれば、書き込みが行われる。
“１”、Ｄｉｎ１＝“１”のとき非書き込み状態、Ｄｉ
ｎ０、Ｄｉｎ１のいずれかが“０”または共に“０”で
あれば、書き込みが行われる。
【００１１】しかして、入力データＤｉｎ０、Ｄｉｎ１
の値が書き込み状態であるときに、図２の信号／ＰＧＭ
（図ではＰＧＭの真上にバーがある）が“０”
（“Ｌ”）になると、リセット信号Ｒｅｓｅｔが“１”
（“Ｈ”）となって、信号Ｓが“０”となる。このとき
信号／Ｗｒｉｔｅ（図ではＷｒｉｔｅの真上にバーがあ
る）が“０”ならば、トランジスタ３がオン状態で書き
込み（プログラム）が行われる。
の値が書き込み状態であるときに、図２の信号／ＰＧＭ
（図ではＰＧＭの真上にバーがある）が“０”
（“Ｌ”）になると、リセット信号Ｒｅｓｅｔが“１”
（“Ｈ”）となって、信号Ｓが“０”となる。このとき
信号／Ｗｒｉｔｅ（図ではＷｒｉｔｅの真上にバーがあ
る）が“０”ならば、トランジスタ３がオン状態で書き
込み（プログラム）が行われる。
【００１２】次に信号ｒｅａｄが“１”（読み出し状
態）になると、ノア回路２の出力は、信号／Ｗｒｉｔｅ
は“１”で、“０”となり、書き込みは行われない。こ
の読み出し状態では、ｂ点に、前記書き込まれた値に応
じた電圧が出ているので、その値に応じて出力Ｄ1 、Ｄ
2 、Ｄ3 の値が決まり、出力Ｄｏｕｔ０、Ｄｏｕｔ１も
決まる。この値をフィードバックして比較器７、８で入
力データＤｉｎ０、Ｄｉｎ１と比較してみる。該比較器
で両入力が一致していれば、読み出し時に信号Ｓが
“１”となって書き込みが中止になり、その後信号／Ｗ
ｒｉｔｅが“０”になっても書き込みは行われない。
態）になると、ノア回路２の出力は、信号／Ｗｒｉｔｅ
は“１”で、“０”となり、書き込みは行われない。こ
の読み出し状態では、ｂ点に、前記書き込まれた値に応
じた電圧が出ているので、その値に応じて出力Ｄ1 、Ｄ
2 、Ｄ3 の値が決まり、出力Ｄｏｕｔ０、Ｄｏｕｔ１も
決まる。この値をフィードバックして比較器７、８で入
力データＤｉｎ０、Ｄｉｎ１と比較してみる。該比較器
で両入力が一致していれば、読み出し時に信号Ｓが
“１”となって書き込みが中止になり、その後信号／Ｗ
ｒｉｔｅが“０”になっても書き込みは行われない。
【００１３】一方、比較器７、８でそれぞれ両入力が一
致してなければ、信号Ｓはそのままで、次の信号／Ｗｒ
ｉｔｅが“０”のときにトランジスタ３をオン状態にし
て書き込みを行い、この書き込み結果のデータをフィー
ドバックして比較器７、８でそれぞれ両入力を比較す
る。そしてこれら両入力が一致していれば書き込みを中
止し、一致していなければ、上記同様の過程で一致する
まで書き込みが行われる。 このようにわずかの書き込
みを行い、順次読み出すことにより、メモリセルのしき
い値のコントロールが容易に行えるようにしたものであ
る。
致してなければ、信号Ｓはそのままで、次の信号／Ｗｒ
ｉｔｅが“０”のときにトランジスタ３をオン状態にし
て書き込みを行い、この書き込み結果のデータをフィー
ドバックして比較器７、８でそれぞれ両入力を比較す
る。そしてこれら両入力が一致していれば書き込みを中
止し、一致していなければ、上記同様の過程で一致する
まで書き込みが行われる。 このようにわずかの書き込
みを行い、順次読み出すことにより、メモリセルのしき
い値のコントロールが容易に行えるようにしたものであ
る。
【００１４】また上記データの読み出しは、メモリセル
１０に対する負荷トランジスタ１３が接続されているｂ
点の電圧と基準電圧Ｃ1 〜Ｃ3 とをセンスアンプ１４〜
１６で比較することにより行い、その電圧値の大小関係
に応じてセンスアンプの出力Ｄ1 〜Ｄ3 の論理の“０”
と“１”とが決定される。そしてこれらセンスアンプ１
４〜１６は、上記データ書き込み時に用いているもの
の、その時データ読み出しをも行うものだから、通常の
データ読み出し時に用いるセンスアンプとしても兼用で
きるという利点がある。しかもセンスアンプの出力Ｄ1
〜Ｄ3 以降の処理は、論理回路で処理できるため、回路
的に複雑にならないという利点がある。
１０に対する負荷トランジスタ１３が接続されているｂ
点の電圧と基準電圧Ｃ1 〜Ｃ3 とをセンスアンプ１４〜
１６で比較することにより行い、その電圧値の大小関係
に応じてセンスアンプの出力Ｄ1 〜Ｄ3 の論理の“０”
と“１”とが決定される。そしてこれらセンスアンプ１
４〜１６は、上記データ書き込み時に用いているもの
の、その時データ読み出しをも行うものだから、通常の
データ読み出し時に用いるセンスアンプとしても兼用で
きるという利点がある。しかもセンスアンプの出力Ｄ1
〜Ｄ3 以降の処理は、論理回路で処理できるため、回路
的に複雑にならないという利点がある。
【００１５】即ち上記構成においては、メモリセルのし
きい値電圧の上昇具合のチェックを、基準電圧Ｃ1 〜Ｃ
3 とセンスアンプ１４〜１６を用いる通常の読み出し方
式と同じ方法で行うようにしているため、通常の読み出
し回路も兼用でき、しかも回路的に複雑にならないとい
う利点がある。
きい値電圧の上昇具合のチェックを、基準電圧Ｃ1 〜Ｃ
3 とセンスアンプ１４〜１６を用いる通常の読み出し方
式と同じ方法で行うようにしているため、通常の読み出
し回路も兼用でき、しかも回路的に複雑にならないとい
う利点がある。
【００１６】なお本発明は上記実施例に限定されるもの
ではなく、種々の応用が可能である。例えば実施例で
は、メモリセルのしきい値電圧を４種に区別して、１つ
のメモリセルに２ビット分のデータを記憶したが、例え
ばしきい値電圧を８種に区別すれば、１メモリセルに３
ビット分のデータを記憶できる。また実施例では、出力
２ビット分を１つのメモリセルに記憶するようにした
が、２つのアドレス分のデータを１つのメモリセルに記
憶するようにしてもよい。
ではなく、種々の応用が可能である。例えば実施例で
は、メモリセルのしきい値電圧を４種に区別して、１つ
のメモリセルに２ビット分のデータを記憶したが、例え
ばしきい値電圧を８種に区別すれば、１メモリセルに３
ビット分のデータを記憶できる。また実施例では、出力
２ビット分を１つのメモリセルに記憶するようにした
が、２つのアドレス分のデータを１つのメモリセルに記
憶するようにしてもよい。
【００１７】
【発明の効果】以上詳述したようにこの発明によれば、
メモリセルへのデータの書き込みとメモリセルからのデ
ータの読み出しを交互に行い、データの書き込み後にメ
モリセルから読み出されたデータの論理レベルと書き込
むべきデータの論理レベルとが一致した時、書き込みを
止めるようにしているため、各メモリセルのしきい値電
圧を各メモリセル毎に最適に設定できる。 また、センス
アンプは、書き込み後の読み出しと通常の読み出しとに
兼用することが可能であり、さらに、センスアンプの出
力以降の処理は論理回路で処理できるため、回路構成の
複雑化を防止できる。
メモリセルへのデータの書き込みとメモリセルからのデ
ータの読み出しを交互に行い、データの書き込み後にメ
モリセルから読み出されたデータの論理レベルと書き込
むべきデータの論理レベルとが一致した時、書き込みを
止めるようにしているため、各メモリセルのしきい値電
圧を各メモリセル毎に最適に設定できる。 また、センス
アンプは、書き込み後の読み出しと通常の読み出しとに
兼用することが可能であり、さらに、センスアンプの出
力以降の処理は論理回路で処理できるため、回路構成の
複雑化を防止できる。
【図１】本発明の一実施例の構成図。
【図２】同構成の動作を示すタイミングチャート。
１、６…アンド回路、２…ノア回路、３、９〜１３…ト
ランジスタ、４フリップフロップ、６…ナンド回路、
７、８…比較器、１４〜１６…センスアンプ、１７…変
換回路。
ランジスタ、４フリップフロップ、６…ナンド回路、
７、８…比較器、１４〜１６…センスアンプ、１７…変
換回路。
Claims (2)
- 【請求項１】不揮発性半導体メモリセルと、 前記メモリセルに接続され、このメモリセルにデータを
書き込むため、書き込むべきデータに対応して導通状態
が制御される第１のトランジスタを含むデータ書き込み
手段と、 前記メモリセルの一端に接続され、前記メモリセルに記
憶されているデータを読み出すため、前記メモリセルの
一端を充電する第２のトランジスタを含むデータ読み出
し手段と、 前記メモリセルと前記第２のトランジスタとの接続点に
接続され、前記メモリセルから読み出されたデータに応
じて前記接続点に生じる電圧と基準電圧とから前記メモ
リセルのしきい値電圧を検出し、データの書き込み後に
書き込んだデータの状態を判断するために行うデータの
読み出しと通常のデータの読み出しとに兼用されるセン
スアンプと、前記書き込んだデータの状態を判断するために前記 セン
スアンプから出力されるしきい値電圧に対応した論理デ
ータ及び前記書き込むべきデータをもとに、前記メモリ
セルに設定すべきしきい値電圧が得られるまで、前記メ
モリセル毎に前記第１のトランジスタの導通状態を制御
し、前記メモリセルに設定すべきしきい値電圧が得られ
た時は、設定すべきしきい値電圧が得られた前記メモリ
セルに接続された前記第１のトランジスタをオフ状態に
して前記設定すべきしきい値電圧が得られた前記メモリ
セルへのデータの書き込みを止めるように、前記データ
の書き込みと前記書き込んだデータの状態を判断するた
めに行うデータの読み出しとを繰り返す論理制御回路と
を具備したことを特徴とする不揮発性半導体メモリ。 - 【請求項２】前記不揮発性半導体メモリは、前記メモリ
セルに注入される電子の量に応じてしきい値電圧が設定
されることを特徴とする請求項１記載の不揮発性半導体
メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416892A JP2502008B2 (ja) | 1992-06-04 | 1992-06-04 | 不揮発性半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14416892A JP2502008B2 (ja) | 1992-06-04 | 1992-06-04 | 不揮発性半導体メモリ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57227760A Division JPS59121696A (ja) | 1982-12-28 | 1982-12-28 | 不揮発性半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182476A JPH05182476A (ja) | 1993-07-23 |
| JP2502008B2 true JP2502008B2 (ja) | 1996-05-29 |
Family
ID=15355785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14416892A Expired - Lifetime JP2502008B2 (ja) | 1992-06-04 | 1992-06-04 | 不揮発性半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502008B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028737A (ja) * | 1973-07-13 | 1975-03-24 | ||
| JPS5290249A (en) * | 1976-01-23 | 1977-07-29 | Agency Of Ind Science & Technol | Non-volatile analog memory |
| JPS5384433A (en) * | 1976-12-29 | 1978-07-25 | Westinghouse Electric Corp | Semiconductor memory |
| JPS542633A (en) * | 1977-06-08 | 1979-01-10 | Mitsubishi Electric Corp | Writing method to nonvoltile memory |
| JPS558696A (en) * | 1978-06-30 | 1980-01-22 | Siemens Ag | Nonnvolatile memory |
| JPS57176598A (en) * | 1981-04-20 | 1982-10-29 | Sanyo Electric Co Ltd | Write-in circuit for non-volatile analog memory |
-
1992
- 1992-06-04 JP JP14416892A patent/JP2502008B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028737A (ja) * | 1973-07-13 | 1975-03-24 | ||
| JPS5290249A (en) * | 1976-01-23 | 1977-07-29 | Agency Of Ind Science & Technol | Non-volatile analog memory |
| JPS5384433A (en) * | 1976-12-29 | 1978-07-25 | Westinghouse Electric Corp | Semiconductor memory |
| JPS542633A (en) * | 1977-06-08 | 1979-01-10 | Mitsubishi Electric Corp | Writing method to nonvoltile memory |
| JPS558696A (en) * | 1978-06-30 | 1980-01-22 | Siemens Ag | Nonnvolatile memory |
| JPS57176598A (en) * | 1981-04-20 | 1982-10-29 | Sanyo Electric Co Ltd | Write-in circuit for non-volatile analog memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05182476A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836431B2 (en) | Method of programming/reading multi-level flash memory using sensing circuit | |
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US9058890B2 (en) | Over-sampling read operation for a flash memory device | |
| JP3798810B2 (ja) | セル当たり単一ビットからセル当たり複数ビットへのダイナミック・メモリ | |
| US6826116B2 (en) | Semiconductor memory device including page latch circuit | |
| KR0166061B1 (ko) | 반도체 기억장치 | |
| US6937522B2 (en) | Nonvolatile semiconductor memory device | |
| US7684239B2 (en) | Flash memory device for over-sampling read and interfacing method thereof | |
| JPH11203886A (ja) | 不揮発性メモリおよびそれを具備する半導体装置 | |
| US7158417B2 (en) | Semiconductor device and method for writing data into the semiconductor device | |
| US20040042280A1 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
| US6137719A (en) | Nonvolatile semiconductor memory device storing multi-bit data | |
| WO1998001861A1 (fr) | Memoire remanente a semi-conducteurs | |
| KR100721021B1 (ko) | 반도체 메모리 장치의 버스트 리드 회로 및 버스트 데이터출력 방법 | |
| US5206866A (en) | Bit error correcting circuit for a nonvolatile memory | |
| JPH1055691A (ja) | 不揮発性半導体メモリ | |
| US5867427A (en) | Electrically writable nonvolatile semiconductor memory device | |
| JP2502008B2 (ja) | 不揮発性半導体メモリ | |
| JP2001057094A (ja) | 多値不揮発性半導体メモリ | |
| JPH0547920B2 (ja) | ||
| US6430090B1 (en) | Read device and read method for semiconductor memory | |
| KR20030023349A (ko) | 멀티레벨 및 싱글레벨 프로그램/리드 겸용 플래쉬 메모리장치 | |
| JPH11126490A (ja) | 不揮発性半導体メモリ | |
| US5907504A (en) | Multiple-valued memory and data access method for multiple-valued memory | |
| WO2006103734A1 (ja) | 不揮発性半導体メモリおよびその読み出し方法並びにマイクロプロセッサ |