JP2501411B2 - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JP2501411B2 JP2501411B2 JP21925793A JP21925793A JP2501411B2 JP 2501411 B2 JP2501411 B2 JP 2501411B2 JP 21925793 A JP21925793 A JP 21925793A JP 21925793 A JP21925793 A JP 21925793A JP 2501411 B2 JP2501411 B2 JP 2501411B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- selection line
- thin film
- film
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）をスイッチ素子として表示電極アレイを構成した
アクティブマトリクス形表示装置に関する。The present invention relates to a thin film transistor (T
The present invention relates to an active matrix type display device in which a display electrode array is constituted by using FT) as a switch element.
【０００２】[0002]
【従来の技術】最近、液晶やエレクトロルミネセンス
（ＥＬ）を用いた表示装置は、テレビ表示やグラフィッ
クディスプレイ等を指向した大容量，高密度のアクティ
ブマトリクス形表示装置の開発，実用化が盛んである。
このような表示装置では、クロストークのない高コント
ラストの表示が行えるように、各画素の駆動，制御を行
う手段として半導体スイッチが用いられている。その半
導体スイッチとしては、単結晶Ｓｉ基板上に形成された
ＭＯＳＦＥＴや、最近では、透過型表示が可能であり大
面積化も容易である等の理由から、透明絶縁基板上に形
成されたＴＦＴなどが用いられる。2. Description of the Related Art Recently, as a display device using liquid crystal or electroluminescence (EL), a large-capacity, high-density active matrix type display device oriented to a television display or a graphic display has been developed and put to practical use. is there.
In such a display device, a semiconductor switch is used as a means for driving and controlling each pixel so that high-contrast display without crosstalk can be performed. As the semiconductor switch, a MOSFET formed on a single crystal Si substrate, or recently, a TFT formed on a transparent insulating substrate for the reason that a transmissive display is possible and the area can be easily increased. Is used.
【０００３】図１は、ＴＦＴを備えた表示電極アレイを
用いた液晶表示装置の等価回路である。Ｘｉ（ｉ＝１，
２，…，ｍ）は通常データ線として用いられる列選択
線，Ｙｊ（ｊ＝１，２，…，ｎ）は通常アドレス線とし
て用いられる行選択線であり、これら列選択線Ｘｉと行
選択線Ｙｊの各交点位置にＴＦＴ−１１が設けられてい
る。ＴＦＴ−１１のドレインが列毎に列選択線Ｘｉに接
続され、ゲートは行毎に列選択線Ｙｉに接続されてい
る。１２は表示画素電極であってそれぞれＴＦＴ−１１
のソースに接続され、この表示画素電極１２と対向電極
１４との間に液晶１３が挟持される。FIG. 1 is an equivalent circuit of a liquid crystal display device using a display electrode array having TFTs. Xi (i = 1,
2, ..., M) are column selection lines used as normal data lines, and Yj (j = 1, 2, ..., N) are row selection lines used as normal address lines. These column selection lines Xi and row selection lines are used. TFT-11 is provided at each intersection position of the line Yj. The drain of the TFT-11 is connected to the column selection line Xi for each column, and the gate is connected to the column selection line Yi for each row. Reference numeral 12 is a display pixel electrode, which is a TFT-11.
, And the liquid crystal 13 is sandwiched between the display pixel electrode 12 and the counter electrode 14.
【０００４】図２はこのような液晶表示装置の概略断面
構造を示す図である。透明絶縁基板２１上にＴＦＴ（図
では省略した）と透明導電膜からなる表示画素電極１２
を配列形成し、これと、透明導電膜からなる対向電極１
４を全面に形成した透明絶縁基板２２との間に液晶１３
を挟持する構造となる。２３はスペーサおよび封着部で
ある。FIG. 2 is a diagram showing a schematic sectional structure of such a liquid crystal display device. A display pixel electrode 12 including a TFT (not shown) and a transparent conductive film on a transparent insulating substrate 21.
And an opposing electrode 1 made of a transparent conductive film.
The liquid crystal 13 is formed between the transparent insulating substrate 22 and the transparent insulating substrate 22.
It becomes the structure to sandwich. Reference numeral 23 is a spacer and a sealing portion.
【０００５】図２の表示画素電極１２を配列形成した側
の基板、いわゆる表示電極アレイのより具体的な構造例
を一画素部分について示すと図３（ａ）〜（ｃ）のとお
りである。図３（ａ）は平面図であり、同図（ｂ），
（ｃ）はそれぞれ同図（ａ）のＡ−Ａ，Ｂ−Ｂ’断面面
である。これを製造工程に従って説明すると、透明絶縁
基板２１にＩＴＯ等の透明導電膜を形成し、これをパタ
ーニングして列選択線Ｘｉ，これと一体のどれイン電極
３１，表示画素電極１２，およびこれと一体のソース電
極３２を形成する。次にドレイン電極３１およびソース
電極３２上にまたがるようにアモルファスＳｉ等の半導
体薄膜３３を各画素毎に形成する。そしてゲート絶縁膜
としてＳｉＯ2 膜３４を線面に堆積した後、Ａｌ膜等を
被着しパターニングして行選択線Ｙｊおよびこれと一体
のゲート電極３５を形成する。この後、保護膜としての
ＳｉＯ2 膜３６を前面に堆積し、表示画素電極１２の表
面ＳｉＯ2 の膜３４，３６をエッチングして表示電極ア
レイが完成する。3A to 3C show a more specific structural example of the substrate on the side where the display pixel electrodes 12 of FIG. 2 are formed, that is, a so-called display electrode array, for one pixel portion. FIG. 3A is a plan view, and FIG.
(C) is AA, BB 'cross section surface of the same figure (a), respectively. This will be described according to a manufacturing process. A transparent conductive film such as ITO is formed on the transparent insulating substrate 21, and is patterned to form the column selection line Xi, the in-electrode 31 integrated with the column selection line 31, the display pixel electrode 12, and this. An integral source electrode 32 is formed. Next, a semiconductor thin film 33 of amorphous Si or the like is formed in each pixel so as to extend over the drain electrode 31 and the source electrode 32. Then, after depositing a SiO 2 film 34 as a gate insulating film on the line surface, an Al film or the like is deposited and patterned to form a row selection line Yj and a gate electrode 35 integral therewith. After that, a SiO 2 film 36 as a protective film is deposited on the front surface, and the films 34 and 36 of the surface SiO 2 of the display pixel electrode 12 are etched to complete the display electrode array.
【０００６】このようなアクティブマトリクス型液晶表
示装置の動作は、次のように行われる。行選択線Ｙｊは
アドレス信号により順次走査駆動され、ＴＦＴ−１１は
行毎にＴF ／ｎ期間ずつ順次導通状態にもたらされる。
一方この行選択線Ｙｊの走査と同期して列選択線Ｘｉに
は例えばｍ並列画像信号電圧を供給する。これによって
信号電圧は行毎に順次表示電極１２に導かれ、対向電極
１４との間に挟持された液晶１３が励起されて画像表示
がなされる。The operation of such an active matrix type liquid crystal display device is performed as follows. The row selection line Yj is sequentially scanned and driven by the address signal, and the TFT-11 is sequentially brought into a conductive state for each row for T F / n period.
On the other hand, for example, an m parallel image signal voltage is supplied to the column selection line Xi in synchronization with the scanning of the row selection line Yj. Thereby, the signal voltage is sequentially guided to the display electrodes 12 for each row, and the liquid crystal 13 sandwiched between the counter electrodes 14 is excited to display an image.
【０００７】[0007]
【発明が解決しようとする課題】ところで図３に示した
従来の表示電極アレイでは、各層のパターニングに応じ
てその表面には段差を生じ、電極配線の段切れ等により
信頼性および歩留りが低下するという問題がある。例え
ば図３（ｃ）から明かなように、ゲート電極３５は半導
体膜３３の膜厚担当分の段差がある部分を通って行選択
線Ｙｊと一体的に連がる。したがってこの段差による断
線が生じると、画素欠陥となる。By the way, in the conventional display electrode array shown in FIG. 3, a step is formed on the surface according to the patterning of each layer, and the reliability and the yield are deteriorated due to the disconnection of the electrode wiring or the like. There is a problem. For example, as apparent from FIG. 3C, the gate electrode 35 is integrally connected to the row selection line Yj through a portion having a step corresponding to the film thickness of the semiconductor film 33. Therefore, if disconnection occurs due to this step, a pixel defect occurs.
【０００８】本発明は上記の点に鑑み、電極配線の断切
れを防止して信頼性向上および歩留り向上を図ったアク
ティブマトリクス型表示装置を提供することを目的とす
る。In view of the above points, it is an object of the present invention to provide an active matrix type display device in which breakage of electrode wiring is prevented and reliability and yield are improved.
【０００９】[0009]
【課題を解決するための手段】請求項１に記載される発
明は、複数の薄膜トランジスタとこれにより選択駆動さ
れる複数の表示画素電極をマトリクス状に配列形成した
表示電極アレイを用いて表示媒体を駆動するアクティブ
マトリクス型表示装置において、前記表示電極アレイ
は、絶縁基板と、この基板上に被着された複数本の列選
択線、前記列選択線に電気的に接続されれるドレイン電
極、各表示画素電極および前記表示画素電極に電気的に
接続されれるソース電極と、前記列選択線、前記ドレイ
ン電極および前記ソース電極に積層される半導体薄膜、
この半導体薄膜にゲート絶縁膜を介して積層される行選
択線および前記行選択線と一体で前記行選択線から導出
されたゲート電極とを備え、前記半導体薄膜およびゲー
ト絶縁膜は前記行選択線およびこれと一体のゲート電極
と同一形状に形成されていることを特徴としている。According to a first aspect of the present invention, a display medium is formed using a display electrode array in which a plurality of thin film transistors and a plurality of display pixel electrodes selectively driven by the thin film transistors are arranged in a matrix. In the driven active matrix display device, the display electrode array includes an insulating substrate, a plurality of column selection lines deposited on the substrate, a drain electrode electrically connected to the column selection line, and each display. A source electrode electrically connected to the pixel electrode and the display pixel electrode, and a semiconductor thin film laminated on the column selection line, the drain electrode and the source electrode,
A row selection line laminated on the semiconductor thin film via a gate insulating film and a gate electrode derived from the row selection line integrally with the row selection line are provided, and the semiconductor thin film and the gate insulating film are the row selection line. Further, it is characterized in that it is formed in the same shape as the gate electrode integrated therewith.
【００１０】請求項２に記載される発明は、請求項１記
載の列選択線、ドレイン電極、表示画素電極およびソー
ス電極は、それぞれ同一の透明導電膜からなることを特
徴としている。The invention described in claim 2 is characterized in that the column selection line, the drain electrode, the display pixel electrode and the source electrode according to claim 1 are made of the same transparent conductive film.
【００１１】[0011]
【作用】本発明によれば、半導体薄膜，ゲート絶縁膜は
行選択線およびこれと一体のゲート電極と同一形状に形
成されているため、半導体薄膜が比較的厚い場合であっ
ても断切れはなく、信頼性および歩留りの向上が図られ
る。According to the present invention, the semiconductor thin film and the gate insulating film are formed in the same shape as the row selection line and the gate electrode integrated with the row selection line. Therefore, the reliability and the yield are improved.
【００１２】また、本発明においては、半導体薄膜が各
画素毎に独立ではなく、行選択線の下で各行毎に共通接
続されるものの、ゲート電極は行選択線から導出されて
形成されているため、素子分離は十分に行われ、更に半
導体薄膜として絶縁性に近い高抵抗ものを用いれば全く
問題ない。Further, in the present invention, the semiconductor thin film is not independent for each pixel but is commonly connected for each row under the row selection line, but the gate electrode is formed so as to be derived from the row selection line. Therefore, element isolation is sufficiently performed, and there is no problem if a semiconductor thin film having a high resistance close to insulation is used.
【００１３】[0013]
【実施例】以下の本発明の実施例を説明する。図４
（ａ）〜（ｃ）は液晶表示装置に適用した実施例の表示
電極アレイを図３（ａ）〜（ｃ）に対応させて示したも
のである。これを製造工程に従って説明すると、ガラス
基板等の透明絶縁基板４１上に、まず第１層導電膜とし
てＩＴＯ等の透明導電膜をスパッタ法により形成し、こ
れをパターニングして、列選択線Ｘｉ、これと一体のド
レイン電極４２，表示画素電極４３およびこれと一体の
ソース電極４４を形成する。この後前面にアモルファス
Ｓｉ等の半導体薄膜４５，次いでゲート絶縁膜となるＳ
ｉＯ2 膜４６，引き続きＡｌ等の第２層導電膜を順次Ｃ
ＶＤ法やスパッタ法により形成する。そして第２層導電
膜をパターニングして行選択線Ｙｊおよびこれと一体で
行選択線Ｙｊから導出されたゲート電極４７を形成し、
次いでこれら行選択線Ｙｊおよびゲート電極４７と同一
形状にその下のＳｉＯ2 膜４６および半導体薄膜４５を
パターニングする。最後に保護膜としてのＳｉＯ2 膜４
８をスパッタ法などにより全面に形成し、これを選択エ
ッチングして表示画素電極４２の表面を露出させる。The following examples of the present invention will be described. FIG.
3A to 3C show the display electrode array of the embodiment applied to the liquid crystal display device in correspondence with FIGS. 3A to 3C. This will be described according to the manufacturing process. First, on the transparent insulating substrate 41 such as a glass substrate, a transparent conductive film such as ITO is formed as a first-layer conductive film by a sputtering method, and this is patterned to form column selection lines Xi, A drain electrode 42, a display pixel electrode 43, and a source electrode 44, which are integral with the element, are formed. After this, a semiconductor thin film 45 of amorphous Si or the like is formed on the front surface, and then S which becomes a gate insulating film.
The io 2 film 46 and then a second conductive film such as Al are sequentially C
It is formed by the VD method or the sputtering method. Then, the second-layer conductive film is patterned to form the row selection line Yj and the gate electrode 47 integrally formed with the row selection line Yj.
Then, the underlying SiO 2 film 46 and the semiconductor thin film 45 are patterned into the same shape as the row selection line Yj and the gate electrode 47. Finally, the SiO 2 film 4 as a protective film
8 is formed on the entire surface by a sputtering method or the like, and this is selectively etched to expose the surface of the display pixel electrode 42.
【００１４】このように、半導体薄膜とゲート絶縁膜お
よびこの上の第２層導電膜の三層の積層膜が同一形状に
パターニングされるが、ボンディング・パッド部では例
外的である。行選択線Ｙｊのボンディング・パッドはそ
の形成材料であるＡｌ等の第２層導電膜により行選択線
Ｙｊと一体に形成できるが、列選択線ＸｉはＩＴＯ等の
透明導電膜を用いるため、これだけではボンディング接
続が良好に行われず、従ってそのボンディング・パッド
部Ａｌ等の第２層導電膜を重ねる必要がある。このた
め、列選択線Ｘｉのボンディング・パッド部について
は、半導体薄膜４５とＳｉＯ2 膜４６を積層形成した
後、この上に第２層導電膜を積層する前に、これら半導
体薄膜４５とＳｉＯ2 膜４６の積層膜にスルーホールを
あけるという工程を入れる。こうして、列選択線Ｘｉの
ボンディング・パッド部の構造は図５（ａ），（ｂ）に
示すようになる。即ち、列選択線Ｘｉと一体に第１層導
電膜によるボンディング・パット部の下地電極５１を形
成しておき、半導体薄膜４５とＳｉＯ2 膜４６を積層し
た後にこの部分にスルーホール５２を形成し、その後Ａ
ｌ等の第２層導電膜により行選択線Ｙｊ、ゲート電極３
５と同時にこのボンディング・パッド部の上部電極５３
を形成する。保護膜としてのＳｉＯ2 膜４８にあける開
口は、表示画素電極４２上の他、行，列選択線Ｘｉ，Ｙ
ｉのボンディング・パッド部にも設けることは勿論であ
る。As described above, the semiconductor thin film, the gate insulating film, and the three-layer laminated film of the second-layer conductive film formed thereon are patterned into the same shape, but this is exceptional in the bonding pad portion. The bonding pad of the row selection line Yj can be formed integrally with the row selection line Yj by the second layer conductive film such as Al, which is the forming material, but the column selection line Xi uses the transparent conductive film such as ITO. In this case, the bonding connection is not performed well, so that it is necessary to overlay the second layer conductive film such as the bonding pad portion Al. Therefore, for the bonding pad portions of the column select lines Xi, after laminating forming the semiconductor thin film 45 and the SiO 2 film 46, before stacking the second Soshirubedenmaku on this, these semiconductor thin film 45 and SiO 2 A step of forming a through hole in the laminated film of the film 46 is performed. Thus, the structure of the bonding pad portion of the column selection line Xi becomes as shown in FIGS. 5 (a) and 5 (b). That is, the base electrode 51 of the bonding pad portion of the first layer conductive film is formed integrally with the column selection line Xi, the semiconductor thin film 45 and the SiO 2 film 46 are laminated, and then the through hole 52 is formed in this portion. , Then A
The row selection line Yj and the gate electrode 3 are formed by the second conductive film such as l.
Simultaneously with 5, the upper electrode 53 of this bonding pad portion
To form. The openings in the SiO 2 film 48 serving as a protective film are provided on the display pixel electrodes 42 and also on the row and column selection lines Xi, Y.
Of course, it is also provided on the bonding pad portion of i.
【００１５】この実施例によれば、列選択線Ｘｉのボン
ディング・パッド部について半導体薄膜とＳｉＯ2 膜の
積層膜にスルーホールを形成する工程を含めて、各層の
パターニングに使用するフォトマスクは４枚で済み、従
来のものに比べて製造工程が簡単になる。またゲート電
極およびこれと一体の行選択線は、図３（ｃ）と図４
（ｃ）を比較すれば明らかなように、半導体薄膜による
段差がなくなり、列選択線と交差する部分に段差ができ
るだけとなる。従って電極配線の断切れが少なくなり、
高信頼性化，高歩留り化が図られる。更に上記実施例の
ように、半導体薄膜を体積後、これをパターニングせず
続いてＳｉＯ2 膜を形成すれば、半導体薄膜−ＳｉＯ2
膜界面の汚染が少なく、優れたＴＦＴ特性が得られる。According to this embodiment, the photomask used for patterning each layer is 4 including the step of forming a through hole in the laminated film of the semiconductor thin film and the SiO 2 film in the bonding pad portion of the column selection line Xi. Only one wafer is required, and the manufacturing process is simpler than the conventional one. Further, the gate electrode and the row selection line integrated therewith are shown in FIG.
As is clear from comparison of (c), the step due to the semiconductor thin film is eliminated, and the step can be formed only at the portion intersecting the column selection line. Therefore, disconnection of electrode wiring is reduced,
High reliability and high yield can be achieved. Further, as in the above embodiment, after the semiconductor thin film is volumed, if the SiO 2 film is subsequently formed without patterning this, the semiconductor thin film-SiO 2
There is little contamination at the film interface, and excellent TFT characteristics can be obtained.
【００１６】図６は本発明の別の実施例の表示電極アレ
イを図４（ｂ）に対応させて示したものである。先の実
施例と対応する部分には同一符号を付してある。先の実
施例と異なる点は、絶縁性基板４１上のＴＦＴ形成領域
に予めＡｌ等の金属膜からなる遮光層６１を形成し、そ
の表面をＳｉ3 Ｎ4 等の絶縁膜６２でおおっていること
である。FIG. 6 shows a display electrode array of another embodiment of the present invention in correspondence with FIG. 4 (b). The parts corresponding to those in the previous embodiment are designated by the same reference numerals. The difference from the previous embodiment is that a light-shielding layer 61 made of a metal film such as Al is previously formed in the TFT formation region on the insulating substrate 41, and the surface thereof is covered with an insulating film 62 such as Si 3 N 4 . That is.
【００１７】このような構成とすれば、明るい環境下で
もＴＦＴのリーク電流を十分小さい値に保持して、より
性能のよい表示装置を実現することができる。With such a structure, even in a bright environment, the leak current of the TFT can be maintained at a sufficiently small value, and a display device with better performance can be realized.
【００１８】また本発明は、表示媒体として液晶の他、
ＥＬを用いたアクティブマトリクス型表示装置に適用し
ても同様の効果が得られる。In addition to the liquid crystal as a display medium, the present invention
The same effect can be obtained when applied to an active matrix type display device using EL.
【００１９】[0019]
【発明の効果】本発明によれば、半導体薄膜，ゲート絶
縁膜は行選択線およびこれと一体のゲート電極と同一形
状に形成されているため、半導体薄膜が比較的厚い場合
であっても断切れはなく、信頼性および歩留りの向上が
図れる。According to the present invention, since the semiconductor thin film and the gate insulating film are formed in the same shape as the row selection line and the gate electrode integrated therewith, even if the semiconductor thin film is relatively thick There is no breakage, and reliability and yield can be improved.
【００２０】また、本発明においては、半導体薄膜が各
画素毎に独立ではなく、行選択線の下で各行毎に共通接
続されるものの、ゲート電極は行選択線から導出されて
形成されているため、素子分離の点において非常に有利
である。Further, in the present invention, the semiconductor thin film is not independent for each pixel but is commonly connected for each row under the row selection line, but the gate electrode is formed so as to be derived from the row selection line. Therefore, it is very advantageous in terms of element isolation.
【図１】図１はアクティブマトリクス型液晶表示装置の
等価回路図である。FIG. 1 is an equivalent circuit diagram of an active matrix type liquid crystal display device.
【図２】図２は図１におけるアクティブマトリクス型液
晶表示装置の概略断面構造図である。FIG. 2 is a schematic sectional structural view of the active matrix type liquid crystal display device in FIG.
【図３】図３（ａ）〜（ｃ）はその表示電極アレイの一
画素部分の構造を示す平面図とＡ−Ａ’およびＢ−Ｂ’
断面図である。3A to 3C are plan views showing the structure of one pixel portion of the display electrode array, and AA ′ and BB ′.
It is sectional drawing.
【図４】図４（ａ）〜（ｃ）は本発明の一実施例におけ
る表示電極アレイの一画素部分の構造を示す平面図とＡ
−Ａ’およびＢ−Ｂ’断面図である。FIGS. 4A to 4C are plan views showing a structure of one pixel portion of a display electrode array in one embodiment of the present invention and FIG.
FIG. 6 is a cross-sectional view taken along the line AA ′ and the line BB ′.
【図５】図５（ａ），（ｂ）は同表示電極アレイの列選
択線，ボンディング・パッド部の構造を示す平面図とＣ
−Ｃ’断面図である。5A and 5B are a plan view and a C showing a structure of a column selection line and a bonding pad portion of the display electrode array, respectively.
It is a C'cross section.
【図６】図６は他の実施例の表示電極アレイの図４
（ｂ）に対応する断面図である。FIG. 6 is a diagram of a display electrode array according to another embodiment.
It is sectional drawing corresponding to (b).
４１…透明絶縁基板 ４２…ドレイン電極（第１層導電膜），Ｘｉ…列選択線
（第１層導電膜） ４３…表示画素電極（第１層導電膜） ４４…ソース電極（第１層導電膜） ４５…半導体薄膜 ４６…ＳｉＯ2 膜（ゲート絶縁膜） ４７…ゲート電極（第２層導電膜），Ｙｊ…行選択線
（第２層導電膜） ４８…ＳｉＯ2 膜（保護膜） ５１…ボンディング・パッド下地電極（第１層導電膜） ５２…スルーホール ５３…ボンディング・パッド上部電極（第２層導電膜） ６１…遮光層 ６２…絶縁膜41 ... Transparent insulating substrate 42 ... Drain electrode (first layer conductive film), Xi ... Column selection line (first layer conductive film) 43 ... Display pixel electrode (first layer conductive film) 44 ... Source electrode (first layer conductive film) 45) Semiconductor thin film 46 ... SiO 2 film (gate insulating film) 47 ... Gate electrode ( second layer conductive film), Yj ... Row selection line ( second layer conductive film) 48 ... SiO 2 film (protective film) 51 ... Bonding pad base electrode (first layer conductive film) 52 ... Through hole 53 ... Bonding pad upper electrode (second layer conductive film) 61 ... Shading layer 62 ... Insulating film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 裕 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 総合研究所内 (72)発明者 堀 浩雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 総合研究所内 (56)参考文献 特開 昭52−48475（ＪＰ，Ａ) 特開 昭54−127699（ＪＰ，Ａ) 特表 昭59−501562（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Yutaka Okada 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Toshiba Research Institute Co., Ltd. (72) Hiroo Hori 1 Komukai-shi, Cho, Kawasaki-shi, Kanagawa Address, Toshiba Research Institute Co., Ltd. (56) References JP-A-52-48475 (JP, A) JP-A-54-127699 (JP, A) JP-A-59-501562 (JP, A)
Claims (2)
択駆動される複数の表示画素電極をマトリクス状に配列
形成した表示電極アレイを用いて表示媒体を駆動するア
クティブマトリクス型表示装置において、 前記表示電極アレイは、絶縁基板と、この基板上に被着
された複数本の列選択線、前記列選択線に電気的に接続
されるドレイン電極、各表示画素電極および前記表示画
素電極に電気的に接続されるソース電極と、 前記列選択線、前記ドレイン電極および前記ソース電極
に積層される半導体薄膜、この半導体薄膜にゲート絶縁
膜を介して積層される行選択線および前記行選択線と一
体で前記行選択線から導出されたゲート電極とを備え、 前記半導体薄膜およびゲート絶縁膜は前記行選択線およ
びこれと一体のゲート電極と同一形状に形成されている
ことを特徴とするアクティブマトリクス型表示装置。1. An active matrix type display device for driving a display medium using a display electrode array in which a plurality of thin film transistors and a plurality of display pixel electrodes selectively driven by the thin film transistors are arranged in a matrix. , An insulating substrate, a plurality of column selection lines deposited on the substrate, a drain electrode electrically connected to the column selection line, each display pixel electrode, and electrically connected to the display pixel electrode A source electrode, a semiconductor thin film laminated on the column selection line, the drain electrode and the source electrode, a row selection line laminated on the semiconductor thin film via a gate insulating film, and the row selection united with the row selection line. A gate electrode derived from a line, wherein the semiconductor thin film and the gate insulating film have the same shape as the row selection line and the gate electrode integrated therewith. An active matrix type display device characterized by being formed.
極、表示画素電極およびソース電極は、それぞれ同一の
透明導電膜からなることを特徴とするアクティブマトリ
クス型表示装置。2. The active matrix display device according to claim 1, wherein the column selection line, the drain electrode, the display pixel electrode and the source electrode are made of the same transparent conductive film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925793A JP2501411B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925793A JP2501411B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107103A Division JPS59232385A (en) | 1983-06-15 | 1983-06-15 | Active matrix type display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06160906A JPH06160906A (en) | 1994-06-07 |
| JP2501411B2 true JP2501411B2 (en) | 1996-05-29 |
Family
ID=16732690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21925793A Expired - Lifetime JP2501411B2 (en) | 1993-08-12 | 1993-08-12 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501411B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7729468B2 (en) | 2004-02-27 | 2010-06-01 | Kabushiki Kaisha Toshiba | X-ray tomograph and stereoradioscopic image construction equipment |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1338914A3 (en) * | 1995-11-21 | 2003-11-19 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| JP2842426B2 (en) * | 1997-01-28 | 1999-01-06 | 日本電気株式会社 | Active matrix type liquid crystal display device and manufacturing method thereof |
| JP3047859B2 (en) * | 1997-05-30 | 2000-06-05 | 日本電気株式会社 | Active matrix type liquid crystal display device and manufacturing method thereof |
| TW525402B (en) * | 2001-01-18 | 2003-03-21 | Semiconductor Energy Lab | Process for producing a light emitting device |
-
1993
- 1993-08-12 JP JP21925793A patent/JP2501411B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7729468B2 (en) | 2004-02-27 | 2010-06-01 | Kabushiki Kaisha Toshiba | X-ray tomograph and stereoradioscopic image construction equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06160906A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (en) | Liquid crystal display device | |
| KR100376338B1 (en) | Active matrix type liquid crystal display | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JP2776376B2 (en) | Active matrix liquid crystal display panel | |
| US4759610A (en) | Active matrix display with capacitive light shield | |
| US4935792A (en) | Thin film transistor array | |
| JPH0426084B2 (en) | ||
| JP2850850B2 (en) | Method for manufacturing semiconductor device | |
| JPH07104312A (en) | Production of liquid crystal display device | |
| JPH061314B2 (en) | Thin film transistor array | |
| JP2803713B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3081497B2 (en) | Display device and manufacturing method thereof | |
| JP2501411B2 (en) | Active matrix display device | |
| KR100281861B1 (en) | Sequential staggered type thin film transistor | |
| JP2501412B2 (en) | Method for manufacturing active matrix display device | |
| JPH0239030A (en) | Tft panel | |
| JPH06130415A (en) | Manufacture of tft matrix | |
| JPH0812539B2 (en) | Display device and manufacturing method thereof | |
| JPH0656461B2 (en) | Matrix array | |
| JPH0568708B2 (en) | ||
| JPH11153812A (en) | Active matrix substrate | |
| JPH0627981B2 (en) | Display electrode array for active matrix type display device and manufacturing method thereof | |
| JP2705766B2 (en) | TFT panel | |
| JPH09274202A (en) | Thin-film transistor array substrate | |
| JP2538523B2 (en) | Liquid crystal matrix panel manufacturing method |