JP2024513524A - 成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法 - Google Patents

成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2024513524A
JP2024513524A JP2023562573A JP2023562573A JP2024513524A JP 2024513524 A JP2024513524 A JP 2024513524A JP 2023562573 A JP2023562573 A JP 2023562573A JP 2023562573 A JP2023562573 A JP 2023562573A JP 2024513524 A JP2024513524 A JP 2024513524A
Authority
JP
Japan
Prior art keywords
housing frame
power semiconductor
semiconductor module
module
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023562573A
Other languages
English (en)
Inventor
キチン，スラボ
ギヨン，ダビド
バイヤー，ハラルト
サルバトーレ，ジョバンニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of JP2024513524A publication Critical patent/JP2024513524A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

パワー半導体モジュール（１０）が提供される。パワー半導体モジュール（１０）は、担体（１）と、少なくとも１つのモジュール部材（３）と、ハウジングフレーム（４）と、封入体（２）とを含み、モジュール部材（３）は、担体（１）上に配置されて、ハウジングフレーム（４）によって横方向から囲まれている。ハウジングフレーム（４）は、担体（１）上に配置されて、担体（１）およびモジュール部材（３）を越えて垂直に突き出ている。ハウジングフレーム（４）は、モジュール部材（３）が配置されるハウジングフレーム開口（４Ｃ）を有し、ハウジングフレーム開口（４Ｃ）は、封入体（２）で充填される。ハウジングフレーム（４）は、封入体（２）によって覆われない少なくとも１つの外側側面（４Ｓ）を有し、封入体（２）は成形体であり、成形体は、成形材料からなる物体であって、成形プロセスによって形成される。さらに、そのようなパワー半導体モジュール（１０）の製造方法が提供される。

Description

本開示は、成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法に関する。
これまで、一般的な産業用パワー電子モジュールは、電気絶縁体としてシリコーンゲル層を利用しており、シリコーンゲル層は、パワー電子モジュールを環境的および機械的に保護するようにも作用する。シリコーンゲル層は、ポッティングプロセスを使用する最後の製造ステップのうちの１つのステップ中に形成することができる。しかしながら、パワー半導体モジュールの信頼性および環境ロバスト性に関する要求は、絶えず増加している。したがって、新たな解決策または新たなモジュール概念がパワーモジュール製造業者によって必要とされる。あるいは、モジュールは、例えばエポキシ材料などのポッティング樹脂材料からなる硬質の封入材を有していてもよい。
文献ＵＳ ２０２０／１８５２９１ Ａ１、ＵＳ ２０２０／２１１９２１ Ａ１、ＵＳ ２０１９／３１８９９６ Ａ１、ＵＳ ２０１８／２８６７７８ Ａ１には、半導体素子およびそのような素子を製造するための製造方法が記載されている。この素子は、樹脂ケースと、その中に設置された半導体ユニットとを含み得る。樹脂ケースは、フレーム状本体と、このフレーム状本体上に配置された外部接続端子とを有し得る。樹脂ケースは、収納空間と、シーリング材料で充填されるとともにシーリング材料によって封止されたゲートとを含む。文献ＵＳ ２０２０／０９８７０１ Ａ１は、シーリング樹脂で充填されたハウジング開口を有する部材に関する。文献ＤＥ １１ ２０１７ ００８２２６ Ｔ５には、例えばシリコーンゲルまたはエポキシ樹脂からなる封入材料で完全に充填されたケースを有する部材が記載されている。この文献はさらに、ケースおよび封入材料が、同時に形成される場合には成形樹脂を使用して一体成形されることが可能であることを教示している。
本開示の実施形態は、環境的影響および外部の機械的影響に対して高いロバスト性を有する機械的に安定したパワー半導体モジュールに関する。本開示のさらなる実施形態は、簡略化された効率的なパワー半導体モジュールの製造方法に関する。
本開示の実施形態は、先行技術における上記の欠点に全体的または部分的に対処する。パワー半導体モジュールおよびパワー半導体モジュールの製造方法のさらなる実施形態は、さらなる請求項の主題である。
パワー半導体モジュールの実施形態によれば、パワー半導体モジュールは、担体と、少なくとも１つのモジュール部材と、ハウジングフレームと、封入体とを備え、上記モジュール部材は、上記担体上に配置されて、上記ハウジングフレームによって横方向から囲まれている。上記ハウジングフレームは、上記担体上に配置されて、上記担体および上記モジュール部材を越えて垂直に突き出ている。上記ハウジングフレームは、上記モジュール部材が配置されるハウジングフレーム開口を有し、上記ハウジングフレーム開口は、上記封入体で充填される。上記ハウジングフレームは、上記封入体によって覆われない少なくとも１つの外側側面を有する。上記封入体は、成形体である。
垂直方向は、担体の主延長面に垂直に向けられる方向を意味していると理解される。横方向は、担体の主延長面に平行な方向を意味していると理解される。垂直方向および横方向は、互いに直交している。担体は、ベースプレートまたは基板であり得る。ベースプレートは、電気伝導性または電気絶縁性の基体を有していてもよく、または、その上面および／もしくは裏面上に金属ベースと絶縁層と回路金属被覆とを備えていてもよい。基板は、上部に例えば電気絶縁体（例えば、セラミック）と回路金属被覆とを備え得る。基板の裏面には金属層も形成されてもよい。さらに、基板は、例えばはんだ付けによってベースプレート上に搭載され得る。
成形体は、成形材料からなる物体を意味していると理解される。そのような成形体は、成形プロセスによって、例えば射出成形、トランスファー成形、圧縮成形、フィルムアシスト成形などによって形成することができる。成形プロセスは、成形ツールを使用して実行することができる。成形ツールは、例えば成形材料を提供するために使用され得る成形機または成形機の一部である。一般に、成形体は、成形プロセスとは異なるプロセスによって、例えばポッティングプロセスによって形成される樹脂体とは異なる。成形体とポッティング樹脂体との間、または成形体とポッティングプロセスによって形成された物体との間の差は、例えば剛性、材料構造または材料組成に関する特徴特性に反映され得る。そのため、成形体は、ポッティング樹脂体、すなわち樹脂材料からなる物体またはポッティングプロセスによって作られる物体ではない。成形体とポッティング樹脂とを区別する特徴は、成形プロセスを実行した後ではなくポッティングプロセスを実行した後に利用可能である成形材料のメニスカスの形成のような幾何学的特徴によって反映され得る。したがって、成形体は、メニスカス状の幾何学的構造がないであろう。
例えば、封入体を形成するための成形材料は、電気絶縁性材料である。電気絶縁性材料は、熱硬化性材料または熱可塑性材料を含み得て、または熱硬化性材料または熱可塑性材料で構成され得る。熱硬化性材料は、エポキシ材料に基づいて作られ得る。熱可塑性材料は、ポリエーテルイミド（ＰＥＩ）、ポリエーテルスルホン（ＰＥＳ）、ポリフェニレンスルフィド（ＰＰＳ）またはポリアミドイミド（ＰＡＩ）の群のうちの１つまたは複数の材料を含み得る。熱可塑性材料は、成形プロセスまたはラミネーション中に圧力および熱を加えることによって融解させることができ、冷却および圧力解放時に可逆的に硬化させることができる。
成形材料は、ポリマー材料を含み得て、またはポリマー材料で構成され得る。成形材料は、充填または未充填ポリマー材料のうちの少なくとも１つ、例えば充填または未充填熱可塑性材料、充填または未充填熱硬化性材料、充填または未充填ラミネート、繊維強化ラミネート、繊維強化ポリマーラミネート、および充填材粒子でラミネートされた繊維強化ポリマーのうちの少なくとも１つを含み得る。
一例として、成形体は、エポキシ材料などの電気絶縁性マトリックス材料から形成される。成形体の安定性およびロバスト性を向上させるために充填材をマトリックス材料内に組み込み得ることが可能である。充填材は、粒子の形態であってもよく、強化繊維の形態であってもよい。また、充填材は、熱膨張率（ＣＴＥ：Coefficient of Thermal Expansion）を調整するため、または封入体の熱伝導率を向上させるために使用され得る。充填材は、マトリックス材料と比較して低いまたは高い熱膨張率を有し得る。
さらに、充填材を使用して、封入体の形成プロセス中に封入体の材料の粘性を調整することができ、その結果、封入体をハウジングフレーム開口の中に適用する方法が簡略化される。例えば、成形材料は、封入体を形成するために使用することができ、成形材料は、成形材料の粘性を向上させるために、マトリックス材料と、その中に組み込まれた充填材とを含む。言い換えれば、充填材を含有するマトリックス材料は、充填材なしのマトリックス材料よりも高い粘性を有し得る。これは、封入体の形成プロセスを簡略化するであろう。
パワー半導体モジュールのさらなる実施形態によれば、封入体の充填材含有率は、少なくとも６０または少なくとも７０容量％または重量％である。充填材含有率は、６０～９５容量％または重量％（６０容量％または重量％および９５容量％または重量％を含む）、例えば７０～９０容量％または重量％（７０容量％または重量％および９０容量％または重量％を含む）、７０～８５容量％または重量％（７０容量％または重量％および８５容量％または重量％を含む）、７０～８０容量％または重量％（７０容量％または重量％および８０容量％または重量％を含む）、または７０～７５容量％または重量％（７０容量％または重量％および７５容量％または重量％を含む）、または６０～７５容量％または重量％（６０容量％または重量％および７５容量％または重量％を含む）であり得る。しかしながら、本開示は、封入体の充填材含有率が少なくとも６０容量％または重量％である場合に限定されるものではない。封入体の充填材含有率は、６０容量％または重量％未満、例えば１０～６０容量％または重量％、または１０～５０容量％または重量％、または１０～３０容量％または重量％であってもよい。例えば、射出成形を使用する場合、充填材含有率は、約１０容量％または重量％であってもよい。
パワー半導体モジュールのさらなる実施形態によれば、パワー半導体モジュールは、担体上に配置された複数のモジュール部材を備え、上面視において、封入体は、例えば完全にモジュール部材を覆って、モジュール部材同士の間の空間を充填して、環境的影響および外部の機械的影響からモジュール部材を保護する。横方向において、封入体は、少なくとも１つのモジュール部材または複数のモジュール部材を完全に取り囲むことができる。封入体は、電気絶縁性材料から形成される。そのような絶縁性材料は、例えば可視スペクトル範囲内の光に対して不透明な材料であり得る。しかしながら、封入体の材料は、不透明な材料に限定されるものではなく、放射透過性または部分的に放射透過性であってもよい。モジュール部材は、パワー半導体素子または搭載されたパワー半導体素子を有する基板であり得るが、それに限定されるものではない。
パワー半導体モジュール、例えば本開示に記載されているパワー半導体モジュールの製造方法の実施形態によれば、この方法は、ハウジングフレームの上面上に成形ツールを適用することによって、成形ツールとハウジングフレームの上面との間の直接接触を形成するステップを含む。例えば、ハウジングフレームの上面は、成形ツールを受けるように構成される。ハウジングフレーム開口は、成形ツールを使用した成形プロセスによって封入体を形成するために成形材料で充填される。ハウジングフレームは、成形材料によって覆われない少なくとも１つの外側側面を有する。
例えば、ハウジングフレームの少なくとも２つもしくは３つの外側側面または全ての外側側面は、成形材料または封入体によって覆われない。製造公差の範囲内でハウジングフレームの上面が成形材料または封入体によって覆われないことが可能である。例えば成形ツールを使用した成形プロセスによって形成される封入体は、成形体と称することができる。成形プロセスは、射出成形、トランスファー成形、フォイルアシスト成形、または他の同様の成形方法であり得る。
この方法のさらなる実施形態によれば、成形材料は、マトリックス材料と、その中に組み込まれた充填材とを含む。例えば、充填材を含むマトリックス材料は、充填材なしのマトリックス材料よりも高い粘性を有する。成形材料の粘性の上昇により、ハウジングフレーム開口内に位置するモジュール部材上に成形材料を適用するプロセスを、簡略化された正確なやり方で実行することができる。一般に、例えば小さな間隙が存在する場合には、成形プロセスを使用することは、ポッティングプロセスを使用することよりも効果的である。なぜなら、成形プロセスは、特に、小さな間隙でさえも適切に充填することができるように圧力を加えることによって実行されるからである。
この方法のさらなる実施形態によれば、成形材料は、モジュール部材上に直接適用され、上面視においてモジュール部材を完全に覆う。上面視において、パワー半導体モジュールの表側、すなわち上側は、封入体の面によって部分的に形成され得る。言い換えれば、パワー半導体モジュールの平面視において、封入体がパワー半導体モジュールのその他の層によって全く覆われないか、または少なくともところどころ覆われないことが可能である。少なくともハウジングフレーム開口の領域において、封入体は、パワー半導体モジュールの最外層であり得る。
封入体は、ハウジングフレーム開口を部分的にまたは完全に充填することができる。上面視において、封入体は、ハウジングフレーム開口の底面を完全に覆うことができる。例えば、ハウジングフレーム開口の底面は、１つのモジュール部材または複数のモジュール部材を受けるように構成される。この意味において、ハウジングフレーム開口の底面は、担体の搭載エリアと称することができる。横方向において、そのような搭載エリアは、ハウジングフレームによって囲まれることにより境界を定められている。
封入体を成形体として形成することにより、パワー半導体モジュールの信頼性および環境ロバスト性が向上する。例えば充填材が中に組み込まれた成形材料を使用することにより、封入体は、例えば環境保護、機械的ロバスト性、熱膨張率のマッチングに関する特性が向上し、または放熱に関する特性が向上する。さらに、成形プロセスを使用することにより、ポッティング材料と比較して、原材料の価格に関しても製造コストを削減することができる。
この方法またはパワー半導体モジュールのさらなる実施形態によれば、ハウジングフレームの上面は、成形ツールを受けるように構成される。幾何学的サイズおよび構造に関して、ハウジングフレームの上面および成形ツールの接触面は、上面上の成形ツールのしっかりと調整された配置、例えば整列された配置を実現するように互いに適合され得る。例えば、上面は、成形ツールをハウジングフレームの上面にしっかりと接続することを可能にするための１つの平面領域またはいくつかの平面領域を備える。
本開示は、パワー半導体モジュールおよびパワー半導体モジュールの製造方法のいくつかの局面をそれらの実施形態および例に基づいて含む。これらの局面のうちの１つに関して記載されるどの特徴も、たとえそれぞれの特徴が特定の局面の文脈において明示的に言及されていなくても、他の局面に関しても本明細書に開示される。例えば、本開示に記載されている方法は、ここに記載されているパワー半導体モジュールの実施形態のいずれかの製造に向けられる。そのため、パワー半導体モジュールに関連付けて記載される特徴および利点は、この方法で使用することができ、逆の場合も同様である。
本開示は、さまざまな変形例および代替形態が可能であるが、それらの具体的内容は、例として図面に示され、詳細に記載される。しかしながら、本発明は、記載されている特定の実施形態および例に本開示を限定するものではない、ということが理解されるべきである。それどころか、本発明は、添付の特許請求の範囲によって定義される本開示の範囲に含まれる全ての変形例、等価物および代替物を包含する。
添付の図面は、さらなる理解を提供するために含まれている。図中、同一の構造および／または機能の要素には同一の参照符号が割り当てられ得る。図面に示される例は、例示的な表現であり、必ずしも縮尺通りではない、ということが理解されるべきである。
一例に係る、パワー半導体モジュールの上面図である。 一例に係る、封入体を形成するための成形材料を適用するステップ中のパワー半導体モジュールの断面図である。 さらなる例に係る、封入体を備えるパワー半導体モジュールの断面図である。 さらなる例に係る、パワー半導体モジュールの上面図である。
図１Ａは、例示的な実施形態に係る、パワー半導体モジュール１０の一例の上面図である。パワー半導体モジュール１０は、担体１と、少なくとも１つのモジュール部材３と、ハウジングフレーム４とを備え、モジュール部材３は、担体１上に配置され、ハウジングフレーム４によって横方向から囲まれている。パワー半導体モジュール１０は、少なくとも２つのモジュール部材３または複数のモジュール部材３を備え得る。ハウジングフレーム４は、担体１上に配置されて、担体１およびモジュール部材３を越えて垂直に突き出ている。ハウジングフレーム４および担体１は、異なる材料から形成され得る。
担体１は、例えば図１Ｂに示されるように基体１Ｇを備え得る。担体１または基体１Ｇの裏側は、パワー半導体モジュール１０の裏側１０Ｂを形成する。基本的には、図１Ｂは、図１Ａに示されるパワー半導体モジュール１０の断面図を示していると考えることができる。しかしながら、図１Ｂとは対照的に、分かりやすくするために、図１Ａには封入体２が示されていない。図１Ａに示される主題は、封入体２が形成される前の状態のパワー半導体モジュール１０であると考えることもできる。
基体１Ｇは、金属または金属合金で構成され得る。例えば、基体１Ｇは、ＣｕもしくはＡｌ、または対応する合金で構成されている。代替的に、基体１Ｇは、例えばアルミニウム炭化ケイ素（ＡｌＳｉＣ）もしくはマグネシウム炭化ケイ素（ＭｇＳｉＣ）、またはセラミック材料などの複合材料で構成されることも可能である。しかしながら、基体１Ｇは、上記の材料に限定されるものではない。
図１Ｂにおいて、担体１は、ベースプレートとして形成され得る。ベースプレートは、基体１Ｇ、中間層１Ｉおよび／または導電層１Ｌを含む集積金属またはセラミック基板であり得る。中間層１Ｉは、例えば電気絶縁層である。
図１Ｂから逸脱して、担体１は、基体１Ｇとして形成された絶縁基板または導電基板であってもよい。部材モジュール３は、担体１上に配置され得る。部材モジュール３は、部材基板、例えばセラミック部材基板と、半導体素子とを備え得て、部材基板は、上部および底部金属被覆層を有し得る。半導体素子は、部材基板上、例えば上部金属被覆層上に配置され得る。
図１Ｂから逸脱して、基体１Ｇが絶縁基板であることも可能である。絶縁基板は、セラミック体または樹脂絶縁層であり得る。この場合、中間層１Ｉなしで済ますことが可能である。導電層１Ｌのうちの１つであり得る上部金属被覆層は、基体１Ｇの上面上に配置される。部材モジュール３は、上部金属被覆層上に配置され得る。任意に、裏側金属被覆層が基体１Ｇの裏側に配置されてもよい。
図１Ｂでは、垂直方向において、中間層１Ｉは、基体１Ｇと導電層１Ｌとの間に配置されている。基体１Ｇが電気絶縁性材料から形成される場合、導電層１Ｌは、基体１Ｇ上に直接形成され得る。
中間層１Ｉは、絶縁層または接続層であり得て、接続層の形態の中間層１Ｉは、導電層１Ｌを基体１Ｇ上に固定するために使用される。中間層１Ｉの１つの主な目的は、電気絶縁である。横方向において、導電層１Ｌは、互いに空間的に分離され得る。図１Ｂに示されるように、中間層１Ｉは、ハウジングフレーム４を担体１上、例えば基体１Ｇ上に固定するために使用することができる。中間層１Ｉは、接着材料または樹脂材料を含み得る。中間層１Ｉは、ハウジングフレーム４の取り付けに使用されてもよい。代替例として、ハウジングフレーム４が担体１上に直接形成されることが可能である。ハウジングフレーム４と担体１との間の安定的な機械的接続を硬化プロセス中に形成することができる。しかしながら、例えば接着剤のような接合材料を使用する方法、またはねじ留めおよび／もしくはシーリング層の適用のような他の方法などの、他の接合方法も可能である。
ハウジングフレーム４は、電気絶縁性材料で構成され得る。例えば、ハウジングフレーム４は、一体の形態を有する。「一体に形成されたハウジングフレーム」は、例えば、ハウジングフレーム４が単一の部品で構成されることを意味する。例えば、ハウジングフレーム４は、例えば接続材料を使用して互いに接続された別々の部品を含まない。もっと正確に言えば、ハウジングフレーム４は、互いに一体接続された、すなわちさらなる接続材料を使用せずに接続された一体部品のみを含む。ハウジングフレーム４のそのような一体部品は、同一の材料から形成され得る。しかしながら、本開示は、ハウジングフレームが一体に形成される場合に限定されるものではない。ハウジングフレームがフレーム部分とカバー部分とを備え得て、カバー部分が下にあるフレーム部分上に形成または固定されることも可能である。
ハウジングフレーム４は、取り囲む壁構造、例えば連続的な壁構造として担体１上に形成され得る。横方向において、ハウジングフレーム４は、担体１の全ての端縁に沿って延在している。上面視において、ハウジングフレーム４は、ハウジングフレーム開口４Ｃを有する。モジュール部材３は、ハウジングフレーム開口４Ｃ内に配置される。例えば、パワー半導体モジュール１０の全てのモジュール部材３は、ハウジングフレーム開口４Ｃ内に配置される。モジュール部材３は、電気または電子部材であり得る。そのような部材は、電子チップ、半導体チップ、埋込半導体チップ、１つもしくはいくつかのチップが配置された基板、ダイオード、Ｓｉおよび／またはＳｉＣを含む部材、ディスクリート素子（抵抗器、キャパシタ、誘導素子、および／または、ＩＧＢＴ、ＭＯＳＦＥＴなどのようなトランジスタ）のうちの１つまたは多数を備え得る。
ハウジングフレーム開口４Ｃは、ハウジングフレーム４によって囲まれた底面１Ｍを有する。部材３は、底面１Ｍ上に固定される。部材３を底面１Ｍ上に固定するために、はんだ付け、焼結、糊付け、拡散接合、または遷移的液相接合プロセスを使用することができる。そのため、ハウジングフレーム開口４Ｃの底面１Ｍは、モジュール部材３を受けるように構成される。この意味において、底面１Ｍは、モジュール部材３のための搭載エリアと称することができる。図１Ｂに示されるように、ハウジングフレーム開口４Ｃの底面１Ｍは、中間層１Ｉの面によってところどころ形成され、および／または、導電層１Ｌの面によってところどころ形成されている。例えば、底面１Ｍは、モジュール部材３を受けるための複数の分離した接合エリアを備え、これらの分離した接合エリアは、例えば空間的に分離した導電層１Ｌの電気伝導性面であり得る。
ハウジングフレーム開口４Ｃの外側、すなわちハウジングフレーム４の外側に、担体１は、例えば、パワー半導体モジュール１０を外部担体、例えば冷却器またはヒートシンクに固定するためのねじを受けるように構成された少なくとも１つの担体開口１Ｃを有し得る。垂直方向に沿って、担体開口１Ｃは、基体１Ｇ全体に、または担体１全体に延在し得る。そのため、ハウジングフレーム開口４Ｃの外側に位置する担体１の面は、モジュール部材３を受けるための搭載エリア１Ｍと称されるのではなく、むしろ担体１またはパワー半導体モジュール１０を外部担体に固定するためのアセンブリ面１Ｚと称される。
図１Ａによれば、担体１は、担体１の４つの角部に配置された４つの担体開口１Ｃを有する。担体１の角部において、ハウジングフレーム４は、湾曲して担体１の担体開口１Ｃの幾何学的形状に適合される。図１Ａから逸脱して、担体開口１Ｃは、担体１の角部以外の場所に形成されてもよい。しかしながら、担体開口１Ｃは、ハウジングフレーム開口４Ｃの外側に位置する。
そのため、パワー半導体モジュール１０の少なくとも１つの例によれば、担体１は、パワー半導体モジュール１０を例えば外部担体上に固定するための少なくとも１つのねじを受けるように構成された少なくとも１つの担体開口１Ｃまたは２つ以上の担体開口１Ｃを有する。例えば、担体開口１Ｃは全て、ハウジングフレーム４の外側に位置する。
図１Ａに示されるように、パワー半導体モジュール１０は、例えば、モジュール部材３を例えば外部電源に電気的に接続するための少なくとも１つの端子５を備える。図１Ｂに示されるように、端子５は、ハウジングフレーム４内に部分的に組み込まれており、ハウジングフレーム４の上面４Ａ上でまたはハウジングフレーム４の外側でアクセス可能である。端子５は、外側からアクセス可能である外部アクセスエリア５Ｅを有し得て、端子５の外部アクセスエリア５Ｅは、ハウジングフレーム開口４Ｃの外側に位置する。外部アクセスエリア５Ｅは、例えば、電気的接続、例えばモジュールをバスバー、ケーブルなどに機械的に取り付けるために使用される取り付けねじを受けるための貫通孔を有し得る。通常、優れた機械的接続は、優れた電気的接続ももたらす。上面視において、外部アクセスエリア５Ｅは、ハウジングフレーム４の脇および／または担体１の基体１Ｇの脇に位置し得る。
図１Ａおよび図１Ｂに示されるように、パワー半導体モジュール１０は、複数のそのような端子５、例えば２つまたは４つまたは５つ以上のそのような端子５を有し得る。２つの異なる端子５がパワー半導体モジュール１０の異なる電気極性に割り当てられてもよい。これら２つの異なる端子５は、担体１の対向する端縁領域上に配置されてもよく、または担体１の同一の端縁領域上に配置されてもよい。さらに、制御または信号端子がモジュールハウジング内に配置され得る。
そのため、パワー半導体モジュール１０の少なくとも１つの例によれば、パワー半導体モジュール１０は、ハウジングフレーム４内に部分的に組み込まれるとともに例えばハウジングフレーム４の上面４Ａ上でアクセス可能である少なくとも１つの端子５を備える。端子５は、外部アクセスエリア５Ｅにおいてアクセス可能である。
ハウジングフレーム開口４Ｃ内に、端子５は、配線構造６を受けるため、例えば配線構造６の一部を受けるための内部アクセスエリア５Ｉを有し得る。配線構造６は、複数の線、例えばボンドワイヤを含み得る。配線構造６を介して、端子５の内部アクセスエリア５Ｉは、１つもしくはいくつかの導電層１Ｌおよび／または１つもしくはいくつかのモジュール部材３に電気的に接続され得る。さらに、配線構造６は、導電層１Ｌ同士および／またはモジュール部材３同士を互いに電気的に接続するために使用することができる。端子５は、パワー半導体モジュール１０のハウジングの一部である主電源または補助端子として形成され得る。端子５は、例えばワイヤボンディングまたは溶接を使用して１つもしくはいくつかの導電層１Ｌまたは１つもしくはいくつかのモジュール部材３に電気的に接続され得る。しかしながら、場合によっては、端子５は、例えばはんだ付けまたは溶接によって基板に直接接続されてもよい。さらに、端子５は、他のハウジング部品上にも配置されてもよい。さらに、端子５は、ハウジングの横側に位置するピン形状の補助または制御端子であってもよい。これらの端子は、上面の周辺領域から垂直に延在している。
ハウジングフレーム４は、成形ツール９を受けるように構成された上面４Ａを有する。例えば、ハウジングフレーム４の上面４Ａは、パワー半導体モジュール１０の表側１０Ａ、すなわち上側１０Ａを部分的に形成する。そのため、ハウジングフレーム４の上面４Ａは、外側から自由にアクセス可能である。
上面４Ａ、例えばハウジングフレーム４の接触面４Ｒである上面４Ａの一部は、上面４Ａ上の成形ツール９のしっかりと調整された配置、例えば整列された配置を実現するための成形ツール９の接触面のサイズおよび／または幾何学的構造に適合される。例えば、上面４Ａまたは面４Ａの接触面４Ｒは、成形ツール９の接触面とハウジングフレーム４の上面４Ａとの間の密接な接続を可能にするための１つの平面領域またはいくつかの平面領域を備える。
上面視において、成形ツール９を受けるように構成された上面４Ａ、例えば上面４Ａの接触面４Ｒは、端子５の外部アクセスエリア５Ｅと内部アクセスエリア５Ｉとの間、および／または、外部アクセスエリア５Ｅとハウジングフレーム開口との間に延在している。言い換えれば、同一の端子５の外部アクセスエリア５Ｅおよび内部アクセスエリア５Ｉは、上面４Ａの異なる側に、またはハウジングフレーム４の上面４Ａの接触面４Ｒの異なる側に位置している。そのため、端子５の外部アクセスエリア５Ｅおよび内部アクセスエリア５Ｉは、成形ツール９が上面４Ａ上に配置されたときに損傷を受けない。上面視において、接触面４Ｒは、ハウジングフレーム開口４Ｃを完全に取り囲むことができる。
通常、端子５の向きおよび位置により、ハウジングフレーム開口４Ｃ内に封入体２を成形体として形成することに関して、成形設備が非常に複雑になるであろう。成形プロセスは、いくつかのさらなる製造ステップを必要とするであろう。さらに、成形プロセスの高精度に関する要求を常に満たすことはできない。しかしながら、成形ツール９を受けるように構成された上面４Ａまたは接触面４Ｒを有するハウジングフレーム４を使用することにより、正確なやり方で実行することができる成形プロセスが大幅に簡略化されるであろう。
図１Ｂは、封入体２を成形体として形成するための方法ステップを示している。成形ツール９は、ハウジングフレーム４の上面４Ａ上の予め定められた位置に、例えば接触面４Ｒ上に直接配置され得る。上面４Ａまたは接触面４Ｒのみが成形ツール９に適合されることになるので、一般的なハウジングフレーム４は、例えば成形ツール９とハウジングフレーム４との間の密接な接続を可能にするための平坦な上面を準備することによって、若干の変更のみを必要とする。この解決策は、成形プロセスがハウジングフレーム４を使用しなければ困難であるかまたは不可能に近い場合にいかなるタイプのパワー半導体モジュール１０にも適用することができる。
図１Ｂによれば、ハウジングフレーム開口４Ｃは、成形プロセスを使用して封入体２を形成するための成形材料で充填される。ハウジングフレーム４は、担体１上に配置されて、担体１およびモジュール部材３を越えて垂直に突き出ているので、ハウジングフレーム開口４Ｃのみが成形材料で充填されることが可能である。このように形成された封入体２は、成形体と称することができる。例えば、ハウジングフレーム４の少なくとも１つ、少なくとも２つの外側側面４Ｓまたは全ての外側側面４Ｓは、封入体２の材料によって覆われない。
この方法の一例によれば、成形材料は、マトリックス材料２Ｍと、その中に組み込まれた充填材２Ｆとを含み、充填材２Ｆを含有するマトリックス材料２Ｍは、充填材２Ｆなしのマトリックス材料２Ｍよりも高い粘性を有する。例えば、マトリックス材料２Ｍは、エポキシ材料である。充填材２Ｆを含有するマトリックス材料２Ｍは、例えばロバスト性および熱伝導率に関して、または熱膨張率の調整に関して、優れた特性を有する。成形材料または封入体２の充填材含有率は、少なくとも６０、６５、７０、または少なくとも７５容量％または重量％であり得る。
そのため、パワー半導体モジュール１０の少なくとも１つの例によれば、封入体２は、マトリックス材料２Ｍと、充填材２Ｆとを含む。例えば、封入体２の充填材含有率は、少なくとも６０容量％または重量％である。封入体２の充填材含有率が１０～６０容量％または重量％、または１０～５０容量％または重量％であることも可能である。
この方法の少なくとも１つの例によれば、成形材料は、モジュール部材３上に直接適用され、上面視においてモジュール部材３を完全に覆う。成形体は、ハウジングフレーム開口４Ｃの底面１Ｍを完全に覆うことができる。しかしながら、ハウジングフレーム４の外側側面４Ｓおよび／またはハウジングフレーム開口４Ｃの外側のアセンブリ面１Ｚは、成形材料がないことが可能であり、すなわち封入体２の材料がないことが可能である。ハウジングフレーム４の上面４Ａは、成形プロセス中に成形ツール９によって覆われるので、上面４Ａは、少なくとも部分的にまたは完全に、成形材料、すなわち封入体２の材料がないことが可能である。
パワー半導体モジュール１０の少なくとも１つの例によれば、封入体２は、モジュール部材３に直接隣接しており、上面視においてモジュール部材３を完全に覆うことができる。上面視において、パワー半導体モジュール１０の上側１０Ａは、封入体２の面によって部分的に形成され得る。
例えば、封入体２の形成は、モジュール部材３が配線された後、すなわち配線構造６が形成された後に実行される。そのため、ハウジングフレーム開口４Ｃ内に位置する端子５の内部アクセスエリア５Ｉは、少なくとも部分的にまたは完全に、封入体２の材料によって覆われることができる。ハウジングフレーム開口内の配線構造６が少なくとも部分的にまたは完全に封入体２の材料によって覆われることが可能である。
パワー半導体モジュール１０の少なくとも１つの例によれば、封入体２は、ハウジングフレーム開口４Ｃ内に位置しているか、またはハウジングフレーム４の外側ではなくハウジングフレーム４上に部分的に位置している。例えば、上面視において、封入体２は、ハウジングフレーム開口４Ｃを完全に覆う。一般に、ハウジングフレーム開口４Ｃの外側のアセンブリ面１Ｚは、封入体２の材料によって覆われない。
この方法の少なくとも１つの例によれば、ハウジングフレーム開口４Ｃは、部分的にまたは完全に成形材料で充填される。上面視において、パワー半導体モジュール１０の上側１０Ａは、封入体２の面によって部分的に形成される。
垂直方向に沿って、封入体２は垂直厚み２Ｔを有し、垂直厚み２Ｔは、１ｍｍ～４０ｍｍ（１ｍｍおよび４０ｍｍを含む）、１ｍｍ～２０ｍｍ（１ｍｍおよび２０ｍｍを含む）、例えば１ｍｍ～１５ｍｍ（１ｍｍおよび１５ｍｍを含む）、１ｍｍ～１０ｍｍ（１ｍｍおよび１０ｍｍを含む）、または３ｍｍ～２０ｍｍ（３ｍｍおよび２０ｍｍを含む）、５ｍｍ～２０ｍｍ（５ｍｍおよび２０ｍｍを含む）、または５ｍｍ～１５ｍｍ（５ｍｍおよび１５ｍｍを含む）であり得る。例えば、封入体２の厚み２Ｔは、１０ｍｍ±３ｍｍである。
ハウジングフレーム開口４Ｃが成形材料によって完全に充填される場合、封入体２の垂直厚み２Ｔは、少なくとも、ハウジングフレーム開口４Ｃの垂直深さと同程度の大きさであるか、またはハウジングフレーム開口４Ｃの垂直深さよりも大きい。後者の場合、封入体２は、ハウジングフレーム４の上面４Ａを越えて垂直に突き出ることができる。ハウジングフレーム開口４Ｃが成形材料によって部分的に充填される場合、封入体２の垂直厚み２Ｔは、ハウジングフレーム開口４Ｃの垂直深さよりも小さく、例えばハウジングフレーム開口４Ｃの垂直深さよりも４ｍｍ±２ｍｍだけ小さい。このことから逸脱して、ハウジングフレーム４のハウジングフレーム開口４Ｃが成形材料で完全に充填されることも可能であり、封入体２の垂直厚み２Ｔは、ハウジングフレーム開口４Ｃの垂直深さよりも大きい。
図１Ｃは、成形ツール９が除去された後のパワー半導体モジュール１０の別の例を示す図である。図１Ｃに示されるパワー半導体モジュール１０は、基本的には図１Ｂに示されるパワー半導体モジュール１０に対応する。対照的に、ハウジングフレーム開口４Ｃは、封入体２によって完全に充填されない。それ以外、図１Ｂまたは図１Ａに示されるパワー半導体モジュール１０に関連付けて記載される全ての特徴は、図１Ｃに示されるパワー半導体モジュール１０に適用することができる。
図２は、パワー半導体モジュール１０の別の例を示す図である。図２に示されるパワー半導体モジュール１０は、基本的には図１Ａ、図１Ｂまたは図１Ｃに示されるパワー半導体モジュール１０に対応する。例えば図１Ａに反して、ハウジングフレーム開口４Ｃ内の封入体２が明確に示されている。さらに、図２に示されるように、パワー半導体モジュール１０は、少なくとも１つのモジュール部材３またはモジュール部材３を１つだけ含み得る。しかしながら、パワー半導体モジュール１０が２つ以上のモジュール部材３を有することが可能である。それ以外、図１Ａ、図１Ｂおよび図１Ｃに示されるパワー半導体モジュール１０に関連付けて記載される全ての特徴は、図２に示されるパワー半導体モジュール１０に適用することができる。
パワー半導体モジュール１０の少なくとも１つの例によれば、ハウジングフレーム４の上面４Ａ、例えば上面４Ａの一部としての接触面４Ｒは、成形ツール９を受けるように構成されている。上面４Ａは、成形ツール９の密接な接続を可能にするための１つの平面領域またはいくつかの平面領域を含み得る。例えば、上面４Ａまたは少なくとも接触面４Ｒは、封入体２の材料によって覆われない。封入体２は、不透明な材料から作られることができ、例えば可視スペクトル範囲内の光に対して放射透過性でないように形成される。このことから逸脱して、封入体２は、放射透過性または部分的に放射透過性であってもよい。
上記の図面に示される実施形態または例は、改良されたパワー半導体モジュールまたはパワー半導体モジュールの改良された製造方法の例示的な実施形態を示している。したがって、これらの実施形態または例は、改良されたパワー半導体モジュールまたは方法に係る全ての実施形態または例の完全なリストを構成するものではない。パワー半導体モジュールまたは方法の実際の構成は、上記の例示的な実施形態から変わる可能性がある。
本願は、欧州特許出願ＥＰ ２１ １６７ ８４２．０の優先権を主張し、欧州特許出願ＥＰ ２１ １６７ ８４２．０の開示内容は、引用によって本明細書に援用される。
１０ パワー半導体モジュール
１０Ａ パワー半導体モジュールの上側
１０Ｂ パワー半導体モジュールの裏側
１ 担体
１Ｃ 担体の担体開口
１Ｇ 担体の基体
１Ｉ 中間層、絶縁層、接続層
１Ｍ ハウジングフレーム開口の底面
１Ｌ 導電層
１Ｚ アセンブリ面
２ 封入体
２Ｆ 封入体の充填材
２Ｍ 封入体のマトリックス材料
２Ｔ 封入体の垂直厚み
３ モジュール部材
４ ハウジングフレーム
４Ａ ハウジングフレームの上面
４Ｃ ハウジングフレームのハウジングフレーム開口
４Ｓ ハウジングフレームの外側側面
５ 端子
５Ｅ 端子の外部アクセスエリア
５Ｉ 端子の内部アクセスエリア
６ 配線構造
９ 成形ツール

Claims (15)

  1. 担体（１）と、少なくとも１つのモジュール部材（３）と、ハウジングフレーム（４）と、封入体（２）とを備えるパワー半導体モジュール（１０）であって、
    前記モジュール部材（３）は、前記担体（１）上に配置されて、前記ハウジングフレーム（４）によって横方向から囲まれており、
    前記ハウジングフレーム（４）は、前記担体（１）上に配置されて、前記担体（１）および前記モジュール部材（３）を越えて垂直に突き出ており、
    前記ハウジングフレーム（４）は、前記モジュール部材（３）が配置されるハウジングフレーム開口（４Ｃ）を有し、前記ハウジングフレーム開口（４Ｃ）は、前記封入体（２）で少なくとも部分的に充填され、
    前記ハウジングフレーム（４）は、前記封入体（２）によって覆われない少なくとも１つの外側側面（４Ｓ）を有し、
    前記封入体（２）は成形体であり、前記成形体は、成形材料からなる物体であって、成形プロセスによって形成される、パワー半導体モジュール（１０）。
  2. 前記ハウジングフレーム（４）の上面（４Ａ）は、成形ツール（９）を受けるように構成される、請求項１に記載のパワー半導体モジュール（１０）。
  3. 前記ハウジングフレーム（４）の上面（４Ａ）は、成形ツール（９）への密接な接続を可能にするための１つの平面領域またはいくつかの平面領域を含む、請求項１に記載のパワー半導体モジュール（１０）。
  4. 前記ハウジングフレーム（４）の上面（４Ａ）または上面（４Ａ）の少なくとも一部は、前記封入体（２）の材料によって覆われない、請求項１に記載のパワー半導体モジュール（１０）。
  5. 前記担体（１）は、ベースプレートであるか、または絶縁基板を含む、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  6. 前記封入体（２）は、マトリックス材料（２Ｍ）と、充填材（２Ｆ）とを含む、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  7. 前記封入体（２）の充填材含有率は、少なくとも６０容量％または重量％である、請求項６に記載のパワー半導体モジュール（１０）。
  8. 前記封入体（２）の充填材含有率は、１０～６０容量％または重量％である、請求項６に記載のパワー半導体モジュール（１０）。
  9. 前記封入体（２）は、前記ハウジングフレーム開口（４Ｃ）内のみに位置しているか、または前記ハウジングフレーム開口（４Ｃ）内であって前記ハウジングフレーム（４）の外側ではなく前記ハウジングフレーム（４）上に部分的に位置している、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  10. 前記ハウジングフレーム（４）内に部分的に組み込まれるとともに前記ハウジングフレーム開口（４Ｃ）の外側でアクセス可能である端子（５）を少なくとも備え、前記端子（５）は、外部アクセスエリア（５Ｅ）を有し、前記外部アクセスエリア（５Ｅ）は、外側からアクセス可能であり、前記ハウジングフレーム開口（４Ｃ）の外側に位置しており、電気的接続を受けるための貫通孔を有する、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  11. 前記担体（１）は、前記パワー半導体モジュール（１０）を外部担体上に固定するためのねじを受けるように構成された少なくとも１つの担体開口（１Ｃ）を有し、前記少なくとも１つの担体開口（１Ｃ）は、前記ハウジングフレーム（４）の外側に位置している、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  12. 前記封入体（２）は、前記モジュール部材（３）に直接隣接して、上面視において前記モジュール部材（３）を完全に覆い、
    上面視において、前記パワー半導体モジュール（１０）の上側（１０Ａ）は、前記封入体（２）の面によって部分的に形成される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  13. 担体（１）と、少なくとも１つのモジュール部材（３）と、ハウジングフレーム（４）とを備えるパワー半導体モジュール（１０）の製造方法であって、
    前記モジュール部材（３）は、前記担体（１）上に配置されて、前記ハウジングフレーム（４）によって横方向から囲まれており、
    前記ハウジングフレーム（４）は、前記担体（１）上に配置されて、前記担体（１）および前記モジュール部材（３）を越えて垂直に突き出ており、
    前記ハウジングフレーム（４）は、前記モジュール部材（３）が配置されるハウジングフレーム開口（４Ｃ）を有し、
    前記ハウジングフレーム（４）の上面（４Ａ）は、成形ツール（９）を受けるように構成され、
    前記方法は、
    前記ハウジングフレーム（４）の前記上面（４Ａ）上に前記成形ツール（９）を適用することによって、前記成形ツール（９）と前記ハウジングフレーム（４）の前記上面（４Ａ）との間の直接接触を形成するステップと、
    前記成形ツール（９）を使用した成形プロセスによって封入体（２）を形成するために前記ハウジングフレーム開口（４Ｃ）を成形材料（２Ｍ，２Ｆ）で充填するステップとを備え、前記ハウジングフレーム（４）は、前記成形材料（２Ｍ，２Ｆ）によって覆われない少なくとも１つの外側側面（４Ｓ）を有し、前記成形プロセスは、射出成形、トランスファー成形、圧縮成形、またはフィルムアシスト成形プロセスである、方法。
  14. 前記成形材料（２Ｍ，２Ｆ）は、マトリックス材料（２Ｍ）と、その中に組み込まれた充填材（２Ｆ）とを含み、前記充填材（２Ｆ）を含有する前記マトリックス材料（２Ｍ）は、前記充填材（２Ｆ）なしの前記マトリックス材料（２Ｍ）よりも高い粘性を有する、請求項１３に記載の方法。
  15. 前記成形材料（２Ｍ，２Ｆ）を前記モジュール部材（３）上に直接適用し、上面視において前記モジュール部材（３）を完全に覆い、
    上面視において、前記パワー半導体モジュール（１０）の上側（１０Ａ）を前記封入体（２）の面によって部分的に形成する、請求項１３または１４に記載の方法。
JP2023562573A 2021-04-12 2022-03-29 成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法 Pending JP2024513524A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21167842.0 2021-04-12
EP21167842.0A EP4075484A1 (en) 2021-04-12 2021-04-12 Power semiconductor module comprising molded body and method for producing a power semiconductor module
PCT/EP2022/058261 WO2022218690A1 (en) 2021-04-12 2022-03-29 Power semiconductor module comprising molded body and method for producing a power semiconductor module

Publications (1)

Publication Number Publication Date
JP2024513524A true JP2024513524A (ja) 2024-03-25

Family

ID=75497788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023562573A Pending JP2024513524A (ja) 2021-04-12 2022-03-29 成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法

Country Status (4)

Country Link
EP (1) EP4075484A1 (ja)
JP (1) JP2024513524A (ja)
CN (1) CN117242556A (ja)
WO (1) WO2022218690A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
CN110249426B (zh) * 2017-02-09 2023-10-17 三菱电机株式会社 半导体装置及电力转换装置
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material
WO2019087327A1 (ja) * 2017-11-01 2019-05-09 三菱電機株式会社 半導体装置及びその製造方法、並びに自動車
WO2019102537A1 (ja) * 2017-11-22 2019-05-31 三菱電機株式会社 半導体装置
DE102018109013A1 (de) * 2018-04-17 2019-10-17 Infineon Technologies Ag Formmasse und halbleiter-package mit formmasse
JP7225746B2 (ja) * 2018-12-07 2023-02-21 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Also Published As

Publication number Publication date
CN117242556A (zh) 2023-12-15
WO2022218690A1 (en) 2022-10-20
EP4075484A1 (en) 2022-10-19

Similar Documents

Publication Publication Date Title
US11437311B2 (en) Semiconductor module and method for producing the same
CN107006132B (zh) 机电部件以及用于生产机电部件的方法
WO2016031462A1 (ja) パワー半導体モジュール
US10727151B2 (en) Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
JP4465906B2 (ja) パワー半導体モジュール
EP2804209A1 (en) Moulded electronics module
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
CN106298700B (zh) 半导体装置
JP4526125B2 (ja) 大電力用半導体装置
JP2016181536A (ja) パワー半導体装置
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
JPH10135380A (ja) 半導体装置
US9721863B2 (en) Printed circuit board including a leadframe with inserted packaged semiconductor chips
JP2024513524A (ja) 成形体を備えるパワー半導体モジュール、およびパワー半導体モジュールの製造方法
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
EP3477694B1 (en) Power semiconductor module with partially coated power terminals
CN111916355A (zh) 半导体装置的制造方法
US20230420271A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module for a semiconductor device and semiconductor device
EP4057335A1 (en) Semiconductor package and manufacturing method
EP4080551A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module and semiconductor power device
US20230207427A1 (en) Semiconductor device and method for manufacturing same
EP3770956A1 (en) Power semiconductor module
CN219759566U (zh) 绝缘基板及功率器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231208