CN117242556A - 包括模制体的功率半导体模块及用于生产功率半导体模块的方法 - Google Patents

包括模制体的功率半导体模块及用于生产功率半导体模块的方法 Download PDF

Info

Publication number
CN117242556A
CN117242556A CN202280028261.7A CN202280028261A CN117242556A CN 117242556 A CN117242556 A CN 117242556A CN 202280028261 A CN202280028261 A CN 202280028261A CN 117242556 A CN117242556 A CN 117242556A
Authority
CN
China
Prior art keywords
housing frame
power semiconductor
semiconductor module
carrier
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280028261.7A
Other languages
English (en)
Inventor
S·基辛
D·吉隆
H·拜尔
G·塞尔瓦托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Co ltd filed Critical Hitachi Energy Co ltd
Publication of CN117242556A publication Critical patent/CN117242556A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供了一种功率半导体模块(10)。功率半导体模块(10)包括载体(1)、至少一个模块组件(3)、外壳框架(4)和封装体(2)，其中模块组件(3)布置在载体(1)上并且被外壳框架(4)横向围绕。外壳框架(4)布置在载体(1)上并且垂直地突出超过载体(1)和模块组件(3)。外壳框架(4)具有外壳框架开口(4C)，模块组件(3)布置在外壳框架开口(4C)中，其中外壳框架开口(4C)填充有封装体(2)。外壳框架(4)具有至少一个未被封装体(2)覆盖的外侧表面(4S)，其中封装体(2)是模制体，该模制体是由模制材料制成的主体并且通过模制工艺形成。此外，提供了一种用于生产该功率半导体模块(10)的方法。

Description

包括模制体的功率半导体模块及用于生产功率半导体模块的 方法
技术领域
本公开涉及一种包括模制体的功率半导体模块及用于生产功率半导体模块的方法。
背景技术
到目前为止，典型的工业电力电子模块，采用硅胶层作为电绝缘层，对电力电子模块起到环境和机械保护的作用。硅胶层可以在使用灌封工艺的最后制造步骤之一期间形成。然而，对功率半导体模块的可靠性和环境鲁棒性的要求不断增加。因此，功率模块制造商要求新的解决方案或新的模块概念。可替代地，模块可以具有由灌封树脂材料(例如环氧树脂材料)制成的硬封装。
文献US2020/185291 A1、US2020/211921 A1、US2019/318996 A1、US2018/286778A1描述了一种半导体器件和用于生产这种器件的制造方法。该器件可以包含树脂壳体和放置在其中的半导体单元。树脂壳体可以具有框架状主体和布置在框架状主体上的外部连接端子。树脂壳体包含存储空间和栅(gate)，存储空间和栅填充有密封材料并由密封材料密封。文献US2020/098701A1涉及一种具有外壳开口的组件，该外壳开口填充有密封树脂。文献DE 11 2017 008226T5描述了一种具有壳体的组件，该壳体完全填充有由例如硅胶或环氧树脂制成的封装材料。该文献进一步教导，当壳体和封装材料同时形成时，可以使用模制树脂一体地模制壳体和封装材料。
发明内容
本公开的实施例涉及一种机械稳定的功率半导体模块，该功率半导体模块对环境和外部机械影响具有高鲁棒性。本公开的另外的实施例涉及一种用于生产功率半导体模块的简化且有效的方法。
本公开的实施例整体或部分地解决了本领域中的上述缺点。功率半导体模块和用于生产功率半导体模块的方法的另外的实施例是另外的权利要求的主题。
根据功率半导体模块的实施例，功率半导体模块包括载体、至少一个模块组件、外壳框架和封装体，其中模块组件布置在载体上并且被外壳框架横向围绕。外壳框架布置在载体上，并垂直突出超过载体和模块组件。外壳框架具有外壳框架开口，模块组件布置在该外壳框架开口中，其中外壳框架开口填充有封装体。外壳框架具有至少一个未被封装体覆盖的外侧表面。封装体是模制体。
垂直方向被理解为指垂直于载体的主延伸表面的方向。横向方向被理解为指平行于载体的主延伸表面的方向。垂直方向和横向方向彼此正交。载体可以是基板或衬底。基板可以具有导电或绝缘基体，或者其可以包括金属基底、绝缘层和在其顶表面和/或后表面上的电路金属化。衬底可以包括例如电绝缘体(例如陶瓷)和顶部上的电路金属化。金属层也可以形成在衬底的后表面处。附加地，衬底可以例如通过焊接安装在基板上。
模制体被理解为指由模制材料制成的主体。这样的模制体可以通过模制工艺形成，例如通过注塑模制、传递模制、压缩模制、薄膜辅助模制等。模制工艺可以通过使用模制工具来执行。模制工具例如是模制机或模制机的部分，其可用于提供模制材料。通常，模制体不同于通过与模制工艺不同的工艺(例如通过灌封工艺)形成的树脂体。模制体和灌封树脂体之间或者模制体和通过灌封工艺形成的体之间的差异可以反映在它们关于例如刚性、材料结构或材料组成的特性上。因而，模制体不是灌封树脂体，即由树脂材料制成或通过灌封工艺制成的体。模制体和灌封树脂之间的区别特性可以通过几何特征来反映，例如模制材料的弯月面的形成，该弯月面在进行灌封工艺之后可用，但在进行模制工艺之后不可用。因此，模制体可以没有弯月面状的几何结构。
例如，用于形成封装体的模制材料是电绝缘材料。电绝缘材料可以包括热固性材料或热塑性材料或由热固性材料或热塑性材料制成。热固性材料可以基于环氧树脂材料制成。热塑性材料可以包括聚醚酰亚胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)或聚酰胺酰亚胺(PAI)中的一种或多种材料。热塑性材料可以在模制工艺或层压期间通过施加压力和热量而熔化，并且可以在冷却和压力释放时可逆地硬化。
模制材料可以包括聚合物材料或者可以由聚合物材料制成。模制材料可以包括填充或未填充的聚合物材料中的至少一种，例如填充或未填充的热塑性材料、填充或未填充的热固性材料、填充的或未填充的层压板、纤维增强的层压板、纤维增强的聚合物层压板和具有填料颗粒层压的纤维增强的聚合物中的至少之一。
例如，模制体由诸如环氧树脂材料的电绝缘基体材料形成。为了增强模制体的稳定性和鲁棒性，可以将填料嵌入在基体材料中。填料可以是颗粒的形式或增强纤维的形式。填料还可用于调节热膨胀系数(CTE)，或用于改善封装体的导热性。与基体材料相比，填料可以具有更低或更大的热膨胀系数。
此外，使用填料，可以在形成封装体的工艺期间调整封装体材料的粘度，从而产生将封装体施加到外壳框架开口中的简化方法。例如，模制材料可用于形成封装体，其中模制材料包括基体材料和嵌入其中的填料，用于增强模制材料的粘度。换言之，含有填料的基体材料可以具有比不含有填料的基体材料更高的粘度。这将简化形成封装体的工艺。
根据功率半导体模块的另一实施例，封装体的填料含量为至少60％或至少70％的体积或重量。填料含量可以是60％和95％之间(包括端值)的体积或重量，例如70％和90％之间(包括端值)的体积或重量、70％和85％之间(包括端值)的体积或重量、70％和80％之间(包括端值)的体积或重量、或者70％和75％之间(包括端值)的体积或重量、或者60％和75％之间(包括端值)的体积或重量。然而，本公开不限于封装体的填料含量为至少60％的体积或重量的情况。封装体的填料含量也可以小于60％的体积或重量，例如10％和60％之间的体积或重量、或10％和50％之间的体积或重量、或者10％和30％之间的体积或重量。例如，当使用注塑模制时，填料含量可以是大约10％的体积或重量。
根据功率半导体模块的另一实施例，功率半导体模块包括布置在载体上的多个模块组件，其中在俯视图中，封装体例如完全覆盖模块组件，填充模块组件之间的空隙并保护模块组件免受环境和外部机械影响。在横向方向上，封装体可以完全围绕至少一个模块组件或多个模块组件。封装体由电绝缘材料形成。例如，这样的绝缘材料对于可见光谱范围内的光可以是不透明材料。然而，封装体的材料不限于不透明材料，而是可以是辐射透射的或部分辐射透射的。模块组件可以是功率半导体器件或具有安装的功率半导体器件的衬底，但不限于此。
根据用于生产功率半导体模块(例如本公开中描述的功率半导体模块)的方法的实施例，该方法包括在外壳框架的顶表面上施加模制工具，从而在模制工具和外壳框架的顶部表面之间形成直接接触。例如，外壳框架的顶表面被配置为接收模制工具。外壳框架开口填充有模制材料，用于通过使用模制工具的模制工艺形成封装体。外壳框架具有至少一个未被模制材料覆盖的外侧表面。
例如，外壳框架的至少两个或三个外侧表面或所有外侧表面没有被模制材料或封装体覆盖。在生产公差范围内，外壳框架的顶表面可能不被模制材料或封装体覆盖。通过例如使用模制工具的模制工艺形成的封装体可以被称为模制体。模制工艺可以是注塑模制、传递模制、薄膜辅助模制或其他类似的模制方法。
根据该方法的另一实施方案，模制材料包括基体材料和嵌入其中的填料。例如，包括填料的基体材料比不包含填料的基体材料具有更高的粘度。由于模制材料的粘度增加，可以以简化和精确的方式执行将模制材料施加到位于外壳框架开口中的模块组件上的过程。通常，例如在存在小间隙的情况下，使用模制工艺比使用灌封工艺更有效，因为模制工艺尤其通过施加压力来进行，从而可以实现甚至小间隙的适当填充。
根据该方法的另一实施例，模制材料直接施加在(多个)模块组件上，并且在俯视图中，完全覆盖(多个)模块组件。在俯视图中，功率半导体模块的前侧，即顶侧，可以部分地由封装体的表面形成。换言之，在功率半导体模块的平面图中，封装体可以完全不被覆盖或者至少在某些地方不被功率半导体模块中的任何其它层覆盖。至少在外壳框架开口的区域中，封装体可以是功率半导体模块的最外层。
封装体可以部分地或完全地填充外壳框架开口。在俯视图中，封装体可以完全覆盖外壳框架开口的底表面。例如，外壳框架开口的底表面被配置为接收一个模块组件或多个模块组件。在这个意义上，外壳框架开口的底表面可以被称为载体的安装区域。在横向方向上，这样的安装区域被外壳框架围绕并且因而被外壳框架限定。
将封装体形成为模制体，提高了功率半导体模块的可靠性和环境鲁棒性。使用例如具有嵌入其中的填料的模制材料，封装体具有改进的性能，例如关于环境保护、机械鲁棒性、热膨胀系数的匹配或关于散热的改进的性能。此外，使用模制工艺，即使与灌封材料相比，在原材料的价格方面也可以减少生产成本。
根据该方法或功率半导体模块的另一实施例，外壳框架的顶表面被配置为接收模制工具。关于几何尺寸和结构，外壳框架的顶表面和模制工具的接触表面可以彼此适配，以实现模制工具在顶表面上的紧密调整和例如对准的布置。例如，顶表面包括一个平面区域或几个平面区域，用于使模制工具能够与外壳框架的顶表面紧密连接。
本公开包括功率半导体模块的几个方面以及基于它们的实施例和示例的用于生产功率半导体模块方法的几个方面。关于方面中的一个所描述的每个特征在本文中也关于另一个方面公开，即使在特定方面的上下文中没有明确提及相应的特征。例如，本公开中所描述的方法针对这里所描述的功率半导体模块的任何实施例的产生。因而，结合功率半导体模块描述的特征和优点可以用于该方法，反之亦然。
虽然本公开内容适用于各种修改和替代形式，但其细节在附图中以示例的方式示出并且将被详细描述。然而，应当理解的是，意图不是将本公开限于特定描述的实施例和示例。相反，其意图是覆盖落入所附权利要求限定的本公开范围内的所有修改、等同物和替代方案。
附图说明
附图是为了提供进一步的理解。在附图中，相同结构和/或功能的元件可以被分配相同的附图标记。应当理解的是，图中所示的示例是说明性的表示，并且不一定是按比例的。
图1A示出了根据示例的功率半导体模块的俯视图。
图1B示出了根据示例的在施加用于形成封装体的模制材料的步骤期间功率半导体模块的截面图。
图1C示出了根据另一示例的包括封装体的功率半导体模块的截面图。
图2示出了根据另一示例的功率半导体模块的俯视图。
具体实施方式
图1A示出了根据示例性实施例的功率半导体模块10的示例的俯视图。功率半导体模块10包括载体1、至少一个模块组件3和外壳框架4，其中模块组件3布置在载体1上并且被外壳框架4横向围绕。功率半导体模块10可以包括至少两个模块组件3或多个模块组件3。外壳框架4布置在载体1上并且垂直地突出超过载体1和(多个)模块组件3。外壳框架4和载体1可以由不同的材料形成。
载体1可以包括基体1G，例如图1B所示。载体1或基体1G的后侧形成功率半导体模块10的后侧10B。从本质上讲，图1B可以被认为是图1A所示功率半导体模块10的截面图。然而，与图1B相反，为了清楚起见，在图1A中，未示出封装体2。图1A所示的主题也可以被认为是在封装体2形成之前在露天场(stadium)中的功率半导体模块10。
基体1G可以由金属或金属合金制成。例如，基体1G由Cu或Al或相应的合金制成。可替代地，基体1G也可以由复合材料制成，例如由铝碳化硅(AlSiC)或镁碳化硅(MgSiC)制成，或者由陶瓷材料制成。然而，基体1G不限于上述材料。
在图1B中，载体1可以形成为基板。基板可以是包括基体1G、中间层1I和/或导电层1L的集成金属或陶瓷衬底。例如，中间层1I例如是电绝缘层。
与图1B不同，载体1可以是作为基体1G形成的绝缘或导电衬底。组件模块3可以布置在载体1上。组件模块3可以包括组件衬底，例如陶瓷组件衬底和半导体器件，其中组件衬底可以具有顶部和底部金属化层。半导体器件可以布置在组件衬底上，例如布置在顶部金属化层上。
与图1B不同，基体1G也可能是绝缘衬底。绝缘衬底可以是陶瓷体或树脂绝缘层。在这种情况下，可以省去中间层1I。可以是导电层1L之一的顶部金属化层布置在基体1G的顶表面上。组件模块3可以布置在顶部金属化层上。可选地，后侧金属化层可以布置在基体1G的后侧上。
在图1B中，在垂直方向上，中间层1I布置在基体1G和导电层1L之间。如果基体1G由电绝缘材料形成，则导电层1L可以直接形成在基体1G上。
中间层1I可以是绝缘层或连接层，其中连接层形式的中间层1I用于将导电层1L固定在基体1G上。中间层1I的一个主要目的是电绝缘。在横向方向上，导电层1L可以在空间上彼此分离。如图1B所示，中间层1I可用于将外壳框架4固定在载体1上，例如固定在基体1G上。中间层1I可以包括粘合材料或树脂材料。中间层1I可以用于附接外壳框架4。作为替代方案，外壳框架4可以直接形成在载体1上。在固化工艺期间可以在外壳框架4和载体1之间形成稳定的机械连接。然而，其他接合方法也是可能的，例如使用诸如胶水之类的接合材料的方法，或者诸如螺纹连接和/或施加密封层之类的其他方法。
外壳框架4可以由电绝缘材料制成。例如，外壳框架4是一体式的。例如，“一体模制的外壳框架”是指外壳框架4由单件制成。例如，外壳框架4不包括例如使用连接材料彼此连接的分离的部件。外壳框架4仅包括彼此整体连接的整体组件，即不使用任何附加的连接材料。这样的外壳框架4的一体部件可以由相同的材料形成。然而，本公开不限于外壳框架一体形成的情况。外壳框架也可以包括框架部分和盖部分，其中盖部分形成或固定在下面的框架部分上。
外壳框架4可以形成为载体1上的环绕的、例如连续的壁结构。在横向方向上，外壳框架4沿着载体1的所有边缘延伸。在俯视图中，外壳框架4具有外壳框架开口4C。(多个)模块组件3被布置在外壳框架开口4C中。例如，功率半导体模块10的所有(多个)模块组件3都布置在外壳框架开口4C内。模块组件3可以是电气或电子组件。这样的组件可以包括以下中的一种或多种：电子芯片、半导体芯片、嵌入式半导体芯片、其上布置有一个或几个芯片的衬底、二极管、包括Si和/或SiC的组件、诸如电阻器、电容器、电感组件和/或诸如IGBT、MOSFET等的晶体管的分立器件。
外壳框架开口4C具有由外壳框架4围绕的底表面1M。(多个)组件3被固定在底表面1M上。为了将(多个)组件3固定在底表面1M上，可以使用焊接、烧结、胶合、扩散结合或过渡液相结合工艺。外壳框架开口4C的底表面1M因此被配置用于接收模块组件3。在这个意义上，底表面1M可以被称为用于模块组件3的安装区域。如图1B所示，外壳框架开口4C的底表面1M在一些地方由中间层1I的表面形成和/或在一些地方由导电层1L的表面形成。例如，底表面1M包括用于接收(多个)模块组件3的多个分离的接合区域，其中分离的接合区域可以是例如空间分离的导电层1L的导电表面。
在外壳框架开口4C的外面，即在外壳框架4的外部，载体1可以具有至少一个载体开口1C，该载体开口1C被配置成例如用于接收将功率半导体模块10固定到外部载体的螺纹件，例如固定到冷却器或散热器。沿着垂直方向，载体开口1C可以延伸穿过基体1G或者穿过载体1。因而，位于外壳框架开口4C外面的载体1的表面不应被称为用于接收多个模块组件3的安装区域1M，而是被称为将载体1或功率半导体模块10固定到外部载体的组装表面1Z。
根据图1A，载体1具有四个载体开口1C，布置在载体1的四个角落。在载体1的拐角处，外壳框架4是弯曲的并且适于载体1的载体开口1C的几何形状。与图1A不同的是，载体开口1C可以形成在载体1的角部以外的位置。然而，(多个)载体开口1C位于外壳框架开口4C的外面。
因而，根据功率半导体模块10的至少一个示例，载体1具有至少一个载体开口1C或多于一个的载体开口1C，该载体开口1C被配置成用于接收至少一个螺纹件，该螺纹件用于例如将功率半导体模块10固定在外部载体上。例如，(多个)载体开口1C全部都位于外壳框架4的外面。
如图1A所示，功率半导体模块10包括至少一个端子5，例如用于将模块组件3电连接到例如外部电源。如图1B所示，端子5部分嵌入在外壳框架4内，并在外壳框架4的顶表面4A上或外壳框架4的外面是可接近的。端子5可以具有可从外面进入的外部进入区域5E，其中端子5的外部进入区域5E位于外壳框架开口4C的外面。外部进入区域5E可以具有通孔，例如用于接收电连接件，例如用于将模块机械连接到母线、电缆等的安装螺纹件。通常，良好的机械连接也会产生良好的电气连接。在俯视图中，外部进入区域5E可以位于外壳框架4的侧面和/或载体1的基体1G的侧面。
如图1A和1B所示，功率半导体模块10可以具有多个这样的端子5，例如两个或四个或多于四个这样的端子5。功率半导体模块10的两个不同的端子5可以被分配不同的极性。两个不同的端子5可以布置在载体1的相对边缘区域上或相同边缘区域上。此外，控制端子或信号端子可以布置在模块外壳中。
因而，根据功率半导体模块10的至少一个示例，其包括至少一个端子5，该端子5部分嵌入在外壳框架4内，并且例如在外壳框架4的顶表面4A上是可接近的。端子5在外部进入区域5E处是可接近的。
在外壳框架开口4C的内部，端子5可以具有用于接收布线结构6的内部进入区域5I，例如用于接收布线结构6的一些部分。布线结构6可以包括多个引线，例如键合引线。经由布线结构6，端子5的内部进入区域5I可以电连接到一个或几个导电层1L和/或一个或几个模块组件3。此外，布线结构6可以用于将导电层1L和/或模块组件3彼此电连接。端子5可以形成为作为功率半导体模块10的外壳的部分的主功率端子或辅助端子。端子5可以例如使用引线键合或焊接电连接到一个或几个导电层1L或者一个或几个模块组件3。然而，在一些情况下，端子5可以例如通过钎焊或焊接直接连接到衬底。此外，端子5还可以布置在其它外壳部件上。另外，端子5可以是位于外壳的横向侧面上的销形辅助端子或控制端子。这些端子从顶表面的外围区域垂直延伸。
外壳框架4具有顶表面4A，该顶表面4A被配置成接收模制工具9。例如，外壳框架4的顶表面4A部分地形成功率半导体模块10的前侧10A，即顶侧10A。因而，外壳框架4的顶表面4A可以从外部自由地接近。
顶表面4A，例如作为外壳框架4的接触表面4R的顶表面4A的部分，适合于模制工具9的接触表面的尺寸和/或几何结构，用于实现模制工具9在顶表面4A上的紧密调整和例如对准的布置。例如，顶表面4A或表面4A的接触表面4R包括一个平面区域或几个平面区域，使模制工具9的接触表面能够与外壳框架4的顶表面4A之间紧密连接。
在俯视图中，顶表面4A，例如顶表面4A的接触表面4R，其被配置成接收模制工具9，在端子5的外部进入区域5E和内部进入区域5I之间延伸，和/或在外部进入区域5E和外壳框架开口之间延伸。换言之，同一端子5的外部进入区域5E和内部进入区域5I位于外壳框架4的顶表面4A的不同侧或者位于顶表面4A的接触表面4R的不同侧。因而，当模制工具9布置在顶表面4A上时，端子5的外部进入区域5E和内部进入区域5I将不会被损坏。在俯视图中，接触表面4R可以完全围绕外壳框架开口4C。
通常，端子5的取向和位置将导致极其复杂的模制固定装置，该模制固定装置关于在外壳框架开口4C内将封装体2形成为模制体。模制工艺将要求几个附加的制造步骤。此外，不能总是满足对模制工艺的高精度的要求。然而，使用具有被配置用于接收模制工具9的顶表面4A或接触表面4R的外壳框架4，将显著简化可以以精确方式执行的模制工艺。
图1B示出了将封装体2形成为模制体的方法步骤。模制工具9可以布置在外壳框架4的顶表面4A上的预定位置，例如直接布置在接触表面4R上。由于只有顶表面4A或接触表面4R应适于模制工具9，因此典型的外壳框架4仅需要小的修改，例如通过制备平坦的顶表面，以使模制工具9能够与外壳框架4之间紧密连接。如果在不使用外壳框架4的情况下模制工艺是困难的或几乎不可能的，则该解决方案可以应用于任何类型的功率半导体模块10。
根据图1B，外壳框架开口4C填充有用于使用模制工艺形成封装体2的模制材料。由于外壳框架4布置在载体1上并且垂直地突出超过载体1和(多个)模块组件3，因此可能只有外壳框架开口4C填充有模制材料。以这种方式形成的封装体2可以被称为模制体。例如，外壳框架4的至少一个、至少两个外侧表面4S或所有外侧表面4S没有被封装体2的材料覆盖。
根据该方法的示例，模制材料包括基体材料2M和嵌入其中的填料2F，其中含有填料2F的基体材料2M比不含填料2F的基体材料2M具有更高的粘度。例如，基体材料2M是环氧树脂材料。例如在鲁棒性和导热性方面或在热膨胀系数的调节方面，含有填料2F的基体材料2M具有更好的性能。模制材料的填料含量或封装体2的填料含量可以是至少60％、65％、70％或至少75％的体积或重量。
因而，根据功率半导体模块10的至少一个示例，封装体2包括基体材料2M和填料2F。例如，封装体2的填料含量为至少60％的体积或重量。封装体2的填料含量也可以在10％和60％之间或在10％和50％之间的体积或重量。
根据该方法的至少一个示例，模制材料直接施加在(多个)模块组件3上，并且在俯视图中完全覆盖(多个)模块组件3。模制体可以完全覆盖外壳框架开口4C的底表面1M。然而，外壳框架4的外侧表面4S和/或外壳框架开口4C外面的组装表面1Z可以没有模制材料，即没有封装体2的材料。由于外壳框架4的顶表面4A在模制工艺期间被模制工具9覆盖，因此顶表面4A可以至少部分或完全没有模制材料，即封装体2的材料。
根据功率半导体模块10的至少一个示例，封装体2直接邻接模块组件3，并且在俯视图中可以完全覆盖模块组件3。在俯视图中，功率半导体模块10的顶侧10A可以部分地由封装体2的表面形成。
例如，封装体2的形成是在模块组件3已经布线之后，即在布线结构6已经形成之后进行的。因而，位于外壳框架开口4C内的(多个)端子5的(多个)内部进入区域5I可以至少部分或完全被封装体2的材料覆盖。外壳框架开口内的布线结构6可能至少部分或完全被封装体2的材料覆盖。
根据功率半导体模块10的至少一个示例，封装体2位于外壳框架开口4C内，或者部分位于外壳框架4上但不位于外壳框架的外面。例如，在俯视图中，封装体2完全覆盖外壳框架开口4C。外壳框架开口4C外面的组装表面1Z通常不被封装体2的材料覆盖。
根据该方法的至少一个示例，外壳框架开口4C部分地或完全地填充有模制材料。在俯视图中，功率半导体模块10的顶侧10A部分地由封装体2的表面形成。
沿着垂直方向，封装体2具有垂直厚度2T，其可以在1mm和40mm之间(包括端值)、1mm和20mm之间(包括端值)，例如在1mm和15mm之间(包括端值)、在1mm和10mm之间(包括端值)或在3mm和20mm之间(包括端值)、在5mm和20mm之间(包括端值)或在5mm和15mm之间(包括端值)。例如，封装体2的厚度2T为10mm±3mm。
如果外壳框架开口4C完全由模制材料填充，则封装体2的垂直厚度2T至少与外壳框架开口4C的垂直深度一样大或者大于外壳框架开口4C的垂直深度。在后一种情况下，封装体2可以垂直地突出超过外壳框架4的顶表面4A。如果外壳框架开口4C部分地由模制材料填充，则封装体2的垂直厚度2T小于外壳框架开口4C的垂直深度，例如比外壳框架开口4C的垂直深度小4mm±2mm。与此不同的是，外壳框架4的外壳框架开口4C也可以完全填充有模制材料，其中封装体2的垂直厚度2T大于外壳框架开口4C的垂直深度。
图1C示出了移除模制工具9之后的功率半导体模块10的另一个示例。图1C所示的功率半导体模块10基本上对应于图1B所示的功率半导体模块10。相反，外壳框架开口4C没有被封装体2完全填充。除此之外，结合图1B或图1A所示的功率半导体模块10描述的所有特征都可以应用于图1C所示的功率半导体模块10。
图2示出了功率半导体模块10的另一个示例。图2中所示的功率半导体模块10基本上对应于图1A、1B或1C中所示的功率半导体模块10。例如，与图1A相反，明确示出了外壳框架开口4C内的封装体2。此外，如图2所示，功率半导体模块10可以包括至少一个模块组件3或仅一个模块组件3。然而，功率半导体模块10可能具有多于一个的模块组件3。除此之外，结合图1A、图1B和图1C所示的功率半导体模块10描述的所有特征都可以应用于图2所示的功率半导体模块10。
根据功率半导体模块10的至少一个示例，外壳框架4的顶表面4A，例如作为顶表面4A的部分的接触表面4R，被配置成接收模制工具9。顶表面4A可以包括一个平面区域或几个平面区域，用于能够与模制工具9紧密连接。例如，顶表面4A或至少接触表面4R不被封装体2的材料覆盖。封装体2可以由不透明材料制成，并且例如，形成为对于可见光谱范围内的光不具有辐射透射性。与此不同的是，封装体2可以是辐射透射的或部分辐射透射的。
所述图中所示的实施例或示例表示改进的功率半导体模块或用于生产功率半导体模块的改进的方法的示例性实施例；因此，它们并不构成根据改进的功率半导体模块或改进的方法的所有实施例或示例的完整列表。功率半导体模块或方法的实际布置可以与上述示例性实施例不同。
本申请要求欧洲专利申请EP21167 842.0的优先权，其公开内容通过引用包含于此。
附图标记
10—功率半导体模块
10A—功率半导体模块的顶侧
10B—功率半导体模块的后侧
1—载体
1C—载体的载体开口
1G—载体的基体
1I—中间层、绝缘层、连接层
1M—外壳框架开口的底部表面
1L—导电层
1Z—装配表面
2—封装体
2F—封装体的填料
2M—封装体的基体材料
2T—封装体的垂直厚度
3—模块组件
4—外壳框架
4A—外壳框架的顶表面
4C—外壳框架的外壳框架开口
4S—外壳框架的外侧表面
5—端子
5E—端子的外部进入区域
5I—端子的内部进入区域
6—布线结构
9—模制工具

Claims (15)

1.一种功率半导体模块(10)，包括载体(1)、至少一个模块组件(3)、外壳框架(4)和封装体(2)，其中
-所述模块组件(3)布置在所述载体(1)上并且被所述外壳框架(4)横向围绕，
-所述外壳框架(4)布置在所述载体(1)上并且垂直地突出超过所述载体(1)和所述模块组件(3)，
-所述外壳框架(4)具有外壳框架开口(4C)，所述模块组件(3)布置在所述外壳框架开口(4C)中，所述外壳框架开口(4C)至少部分地填充有所述封装体(2)，
-所述外壳框架(4)具有至少一个未被所述封装体(2)覆盖的外侧表面(4S)，并且
-所述封装体(2)是模制体，其中所述模制体是由模制材料制成的主体，并且通过模制工艺形成。
2.根据权利要求1所述的功率半导体模块(10)，其中所述外壳框架(4)的顶表面(4A)被配置成接收模制工具(9)。
3.根据权利要求1所述的功率半导体模块(10)，其中所述外壳框架(4)的顶表面(4A)包括一个平面区域或多个平面区域，使得能够与模制工具(9)紧密连接。
4.根据权利要求1所述的功率半导体模块(10)，其中所述外壳框架(4)的顶表面(4A)或顶表面(4A)的至少一部分没有被所述封装体(2)的材料覆盖。
5.根据前述权利要求中任一项所述的功率半导体模块(10)，其中所述载体(1)是基板或包括绝缘衬底。
6.根据前述权利要求中任一项所述的功率半导体模块(10)，其中所述封装体(2)包括基体材料(2M)和填料(2F)。
7.根据权利要求6所述的功率半导体模块(10)，其中所述封装体(2)的填料含量为至少60％的体积或重量。
8.根据权利要求6所述的功率半导体模块(10)，其中所述封装体(2)的填料含量为在10％和60％之间的体积或重量。
9.根据前述权利要求中任一项所述的功率半导体模块(10)，其中所述封装体(2)仅位于所述外壳框架开口(4C)内，或者位于所述外壳框架开口(4C)内且部分位于所述外壳框架(4)上但不位于所述外壳框架(4)的外面。
10.根据前述权利要求中任一项所述的功率半导体模块(10)，包括至少一个端子(5)，所述端子(5)部分嵌入所述外壳框架(4)内并且在所述外壳框架开口(4C)的外面是可接近的，其中所述端子(5)具有从外面可接近的外部进入区域(5E)，所述外部进入区域(5E)位于所述外壳框架开口(4C)的外面并且具有用于接收电连接件的通孔。
11.根据前述权利要求中任一项所述的功率半导体模块(10)，其中，所述载体(1)具有至少一个载体开口(1C)，所述至少一个载体开口(1C)被配置成用于接收将所述功率半导体模块(10)固定在外部载体上的螺纹件，所述至少一个载体开口(1C)位于所述外壳框架(4)的外面。
12.根据前述权利要求中任一项所述的功率半导体模块(10)，其中
-所述封装体(2)直接邻接所述模块组件(3)，并且在俯视图中完全覆盖所述模块组件(3)，并且
-在俯视图中，所述功率半导体模块(10)的顶侧(10A)部分地由所述封装体(2)的表面形成。
13.一种用于生产功率半导体模块(10)的方法，所述功率半导体模块(10)包括载体(1)、至少一个模块组件(3)和外壳框架(4)，其中
-所述模块组件(3)布置在所述载体(1)上并且被所述外壳框架(4)横向围绕，
-所述外壳框架(4)布置在所述载体(1)上并且垂直地突出超过所述载体(1)和所述模块组件(3)，
-所述外壳框架(4)具有外壳框架开口(4C)，所述模块组件(3)布置在所述外壳框架开口(4C)中，并且
-所述外壳框架(4)的顶表面(4A)被配置成接收模制工具(9)，
其中，所述方法包括：
-将所述模制工具(9)施加在所述外壳框架(4)的顶表面(4A)上，从而在所述模制工具(9)和所述外壳框架(4)的顶表面(4A)之间形成直接接触，以及
-使用所述模制工具(9)通过模制工艺用模制材料(2M，2F)填充所述外壳框架开口(4C))以形成封装体(2)，其中所述外壳框架(4)具有至少一个未被所述模制材料(2M、2F)覆盖的外侧表面(4S)，并且其中所述模制工艺是注塑模制、传递模制、压缩模制，或薄膜辅助模制工艺。
14.根据权利要求13所述的方法，其中所述模制材料(2M，2F)包括基体材料(2M)和嵌入在所述基体材料(2M)中的填料(2F)，并且含有所述填料(2F)的基体材料(2M)比不含所述填料(2F)的基体材料(2M)具有更高的粘度。
15.根据权利要求13或14所述的方法，
其中将所述模制材料(2M，2F)直接施加到所述模块组件(3)上，并且在俯视图中完全覆盖所述模块组件(3)，并且
其中在俯视图中，通过所述封装体(2)的表面部分地形成所述功率半导体模块(10)的顶侧(10A)。
CN202280028261.7A 2021-04-12 2022-03-29 包括模制体的功率半导体模块及用于生产功率半导体模块的方法 Pending CN117242556A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21167842.0A EP4075484A1 (en) 2021-04-12 2021-04-12 Power semiconductor module comprising molded body and method for producing a power semiconductor module
EP21167842.0 2021-04-12
PCT/EP2022/058261 WO2022218690A1 (en) 2021-04-12 2022-03-29 Power semiconductor module comprising molded body and method for producing a power semiconductor module

Publications (1)

Publication Number Publication Date
CN117242556A true CN117242556A (zh) 2023-12-15

Family

ID=75497788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280028261.7A Pending CN117242556A (zh) 2021-04-12 2022-03-29 包括模制体的功率半导体模块及用于生产功率半导体模块的方法

Country Status (4)

Country Link
EP (1) EP4075484A1 (zh)
JP (1) JP2024513524A (zh)
CN (1) CN117242556A (zh)
WO (1) WO2022218690A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
WO2018146780A1 (ja) * 2017-02-09 2018-08-16 三菱電機株式会社 半導体装置及び電力変換装置
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material
DE112017008166T5 (de) * 2017-11-01 2020-08-20 Mitsubishi Electric Corporation Halbleitervorrichtung, Herstellungsverfahren dafür, und Automobil
WO2019102537A1 (ja) * 2017-11-22 2019-05-31 三菱電機株式会社 半導体装置
DE102018109013B4 (de) * 2018-04-17 2024-09-12 Infineon Technologies Ag Formmasse und halbleiter-package mit formmasse
JP7225746B2 (ja) * 2018-12-07 2023-02-21 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Also Published As

Publication number Publication date
EP4075484A1 (en) 2022-10-19
WO2022218690A1 (en) 2022-10-20
JP2024513524A (ja) 2024-03-25

Similar Documents

Publication Publication Date Title
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
CN107006132B (zh) 机电部件以及用于生产机电部件的方法
US5703399A (en) Semiconductor power module
EP1881530A1 (en) Power semiconductor apparatus
US8995142B2 (en) Power module and method for manufacturing the same
CN102405523A (zh) 用于具有吸收层的衬底的封装电路装置及其制造方法
JP5038271B2 (ja) 電気電子制御装置及びその製造方法
EP2804209A1 (en) Moulded electronics module
US20150035133A1 (en) Electronic modules and methods of making electronic modules
CN110914975B (zh) 功率半导体模块
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
JP4526125B2 (ja) 大電力用半導体装置
CN113113401B (zh) 半导体电路和半导体电路的制造方法
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
JPH10135380A (ja) 半導体装置
CN117242556A (zh) 包括模制体的功率半导体模块及用于生产功率半导体模块的方法
EP4057335A1 (en) Semiconductor package and manufacturing method
CN113130422A (zh) 功率模块及其制备方法
CN111916355A (zh) 半导体装置的制造方法
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
EP4292129B1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
US11887941B2 (en) Semiconductor module with reinforced sealing resin
US20230420271A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module for a semiconductor device and semiconductor device
US20240186199A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination