JP2024511443A - 均一なグラフェンのｃｖｄ成長のためのウェハー及びその製造方法 - Google Patents

均一なグラフェンのｃｖｄ成長のためのウェハー及びその製造方法 Download PDF

Info

Publication number
JP2024511443A
JP2024511443A JP2023558487A JP2023558487A JP2024511443A JP 2024511443 A JP2024511443 A JP 2024511443A JP 2023558487 A JP2023558487 A JP 2023558487A JP 2023558487 A JP2023558487 A JP 2023558487A JP 2024511443 A JP2024511443 A JP 2024511443A
Authority
JP
Japan
Prior art keywords
graphene
wafer
layer
barrier layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023558487A
Other languages
English (en)
Inventor
ディクソン，セバスチャン
カインス，ジャスプリート
ヤークト，ローベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Paragraf Ltd
Original Assignee
Paragraf Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB2104140.5A external-priority patent/GB2605167A/en
Priority claimed from GB2110031.8A external-priority patent/GB2608810A/en
Application filed by Paragraf Ltd filed Critical Paragraf Ltd
Priority claimed from PCT/EP2022/056398 external-priority patent/WO2022200083A1/en
Publication of JP2024511443A publication Critical patent/JP2024511443A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

均一なグラフェンのＣＶＤ成長のためのウェハー及びその製造方法。７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーであって、平面状シリコン基板と、シリコン基板にわたって設けられた絶縁層と、絶縁層にわたって設けられたバリア層とを順に備え、絶縁層は窒化ケイ素及び／又は窒化アルミニウム層であり、バリア層は５０ｎｍ以下の一定の厚さを有し、均一なグラフェンのＣＶＤ成長のための成長表面を提供する、ウェハーが提供される。

Description

本発明は、グラフェンのＣＶＤ成長のためのウェハーを提供する。より詳細には、本発明は、７００℃を超える温度で均一なグラフェンを成長させるのに適したウェハーを提供する。本発明は、当該ウェハーの少なくとも一部と、その上に形成された、特に７００℃を超える温度でのＣＶＤによって形成されたグラフェン層とを備える積層体にも関する。本発明は更に、当該ウェハー及び当該積層体の製造方法を提供する。
グラフェンが最も突出したものの１つである二次元材料は、現在、熱心な研究の的となっている。特にグラフェンは、理論的にも、近年では実用的にも、並外れた特性を示すことが示されている。グラフェンの電子特性は特に注目すべきものであり、非グラフェンベースのデバイスより何桁も改善された電子デバイスの製造を可能にしてきた。しかしながら、当該技術分野では、高品質で均一なグラフェンの製造を容易にする、基板としても知られるウェハーが依然として必要とされている。特に、確立した半導体製造工場での使用に適しており、グラフェンを成長させるために直接、及びグラフェンベースの電子デバイスを工業的規模で製造するためにその後に使用されてもよいウェハーが、マイクロエレクトロニクス産業において依然として必要とされている。
半導体製造工場（「ファブ」としても知られる）は、集積回路などのデバイスが製造される工場である。ファブを建造し、設備を整えるコストは、典型的には数十億ドルである。２０２０年には、１つのファブに１７０億ドルを超えるコストを要したことが報告された。各ファブは、特定の製造方法のために装備が施されており、新しい技術又は方法を導入する余地はほとんどない。典型的には、シリコンをベースとしたデバイスの歴史的な開発の間に、新しいファブが、そのような新しい技術の使用を可能にするために、各技術開発と共に建設されてきた。したがって、世界的に、ファブは、主にシリコンウェハーから電子機器を製造する目的で建設されている。
グラフェンは、基板の非金属表面上に直接、合成、製造、形成されてもよいことが当該技術分野において公知である。これらには、ＩＩＩ－Ｖ半導体などの他のより特殊な表面と共にシリコン及びサファイアが含まれる。本発明者らは、特にこのような非金属表面上に直接、高品質のグラフェンを製造するための最も効果的な方法が、国際公開第２０１７／０２９４７０号に開示されている方法であることを見出した。国際公開第２０１７／０２９４７０号の方法は、理想的には、ＭＯＣＶＤ反応器を用いて行われる。ＭＯＣＶＤは、ＡｌＭｅ３（ＴＭＡｌ）及びＧａＭｅ３（ＴＭＧａ）などの金属有機前駆体からＡｌＮ及びＧａＮなどの半導体材料を製造することを目的とするその起源のため、金属有機化学蒸着を表すが、このような装置及び反応器は周知であり、非金属有機前駆体と共に使用するのに適していると当業者に理解されている。ＭＯＣＶＤは、有機金属気相エピタキシ（ＭＯＶＰＥ）と同義に使用されてもよい。
既存の半導体製造工場の厳格な要件を満たすためにシリコンウェハーを使用する必要があるが、同時に、多くの電子デバイス用の絶縁表面上に直接、優れた導体であるグラフェンを成長させる必要がある。シリコンウェハーに絶縁表面、例えば酸化ケイ素又は窒化ケイ素表面を有するシリコンを設けてもよいことが当技術分野において公知である（すなわち、Ｓｉ／ＳｉＯ２又はＳｉ／ＳｉＮｘウェハーが周知である）。
米国特許出願公開第２００５／１４２７１５号は、シリコン基板と、当該シリコン基板の表面上に形成された酸化ケイ素層と、当該酸化ケイ素層の上に形成された、酸化ケイ素より高い誘電率を有する第１の酸化物層とを備える半導体デバイスを開示する。この開示は、グラフェン成長については言及していない。
米国特許出願公開第２０１１／１７５０６０号は、グラフェン膜をその上に成長させた基板であって、ベース基板と、パターン化された酸化アルミニウム膜と、パターン化された酸化アルミニウム膜上に優先的に成長させたグラフェン膜とを備え、ベース基板は、酸化ケイ素膜がその上に形成された単結晶シリコン基板であってもよい、グラフェン膜をその上に成長させた基板を開示している。
米国特許出願公開第２００１／０２９０９２号は、ゲート構造を形成するための方法に関し、グラフェン成長に関して言及しておらず、この方法は、ウェットＨ２／Ｏ２又はドライＯ２を使用することによって半導体デバイスの上部に薄い二酸化ケイ素層を熱成長させることと、次いで、その場でドーパントをドープしながら半導体デバイスの上部に酸化アルミニウム層を形成することとを含む。
本発明者らは、産業用電子デバイス製造に、特に工業用ファブにグラフェンを採用することを容易にするために、シリコンベースのウェハーの必要性とグラフェン成長のための絶縁表面との間のギャップを埋めることを追及し、その結果、改善されたウェハー及びこのようなウェハーの製造方法の両方を開発した。したがって、本発明は、従来技術に伴う様々な問題を克服し、若しくは少なくとも実質的に軽減するか、又は少なくとも産業的に有用な代替手段を提供する。
したがって、第１の態様では、７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーであって、
平面状シリコン基板と、
シリコン基板にわたって設けられた絶縁層と、
絶縁層にわたって設けられたバリア層と、を順に備え、
絶縁層は、窒化ケイ素及び／又は窒化アルミニウム層であり、
バリア層は、５０ｎｍ以下の一定の厚さを有し、均一なグラフェンのＣＶＤ成長のための成長表面を提供する、ウェハーが提供される。
ここで、本開示を更に説明する。以下の節では、本開示の異なる態様／実施形態がより詳細に定義されている。このように定義された各態様／実施形態は、明確に反対の指示がなければ、任意の他の１つの態様／実施形態又は複数の態様／実施形態と組み合わされてもよい。特に、好ましい又は有利であると示された任意の特徴は、好ましい又は有利であると示された任意の他の１つの特徴又は複数の特徴と組み合わされてもよい。
本発明は、ウェハーに関する。ウェハーは、当技術分野における標準的な用語であり、基板と等価である。これに関連して、ウェハーは、複数の別個の層（すなわち、シリコン層、絶縁層及びバリア層）を備える。ウェハーは、電子デバイスの製作及び製造のために使用される。具体的には、本発明のウェハーは、ウェハーが既存のファブにおいて使用するのに適するように、シリコンをベースとする。換言すれば、本発明のウェハーはシリコン基板を備える。シリコン基板は、実質的に一定の厚さであり、元素シリコンの単一層からなる平面状である。しかしながら、シリコンは、当技術分野において周知のように、ホウ素、窒素及びリン等の少量の他の元素でドープされてもよい。ドープされる場合、半導体基板は、ｐ型ドープ又はｎ型ドープのいずれかであってもよい。好ましくは、ドープされた半導体基板は、１０１５ｃｍ－３より大きい、より好ましくは１０１６ｃｍ－３より大きい、及び／又は１０２０ｃｍ－３未満、好ましくは１０１９ｃｍ－３未満のドーパント濃度を有する。最も好ましい範囲は、１０１６ｃｍ－３～１０１８ｃｍ－３である。シリコン基板はまた、その中に埋め込まれた様々な追加の層又は回路を含むシリコンベースの基板であるＣＭＯＳ基板を含んでもよい。
ウェハーは、７００℃を超える温度でのＣＶＤによる均一なグラフェンの成長に適している。典型的には、グラフェンは、高い品質及び均一性を達成するためにＣＶＤを使用する場合、７００℃を超える温度で成長させられ、したがって、このような後続の処理に適したウェハーが必要とされる。
本発明者らは、Ｓｉ／ＳｉＯ２などの、ファブに適した公知のハイブリッドウェハーを使用する場合、絶縁表面上にグラフェンを成長させるために使用される条件、特に７００℃を超える高温が、絶縁層の損傷をもたらし、それによって絶縁体としてのその機能を低下させることを見出した。この影響は、当然ながら、好ましいより高い成長温度でより顕著であり、そのため、本発明のウェハーは、好ましくは８００℃超、９００℃超、更により好ましくは１０００℃超、例えば１１００℃超のより高い温度での使用に適している。
本発明のウェハーは、本明細書に記載されているように、絶縁層及びバリア層の両方の存在によってこの問題に対処している。具体的には、ウェハーは、平面状シリコン基板であって、絶縁層がシリコン基板にわたって設けられている、平面状シリコン基板を備える。更に、ウェハーがこれらの３つの層を特定の順序で備えるように、バリア層が絶縁層にわたって設けられ、絶縁層は、平面状シリコン基板と、ＣＶＤによってバリア層上にグラフェンを直接成長させてもよいバリア層との間に挟まれている。その結果、本明細書に記載されるウェハー又は積層体の層の間には、介在する層は存在しない。したがって、層は、関連する隣接層上に直接存在するものとして記載されてもよい。
絶縁層は、いくつかの態様において、特に限定されなくてもよい。その結果、絶縁層の導電率は、半導体であるシリコンの導電率より低い。例えば、絶縁体の導電率は、１０－５Ｓ／ｃｍ未満、好ましくは１０－６Ｓ／ｃｍ未満であってもよい。あるいは、これは、材料のバンドギャップに関して測定されてもよく、シリコンは約１．１ｅＶ～約１．６ｅＶのバンドギャップを有するのに対し、絶縁体のバンドギャップははるかに大きく、典型的には３ｅＶより大きく、好ましくは４ｅＶより大きい。
第１の態様によれば、絶縁層は窒化ケイ素及び／又は窒化アルミニウムである。このようなシリコンウェハーは周知であり、市販されている。同様に、絶縁層は、慣用の技術を用いてシリコン基板表面にわたって形成されてもよい。絶縁層の厚さは特に限定されず、例えばＳｉ／ＳｉＯ２及びＳｉ／ＳｉＮｘウェハーにおいて、広い範囲の厚さが利用可能である。厚さは、好ましくは１０ｎｍ～１００μｍ、例えば２０ｎｍ～１０μｍであってもよい。より好ましくは、厚さは５０～５００ｎｍであり、いくつかの実施形態では、１００～２５０ｎｍ又は１００～２００ｎｍであってもよい。本発明の利点は、比較的薄いバリア層が、絶縁層の嵩（例えば、２０ｎｍ～５００ｎｍ、２０ｎｍ～２５０ｎｍ、又は好ましくは２０ｎｍ～２００ｎｍ）に依存することなくグラフェンとシリコン基板の間に適切な絶縁を提供するのに十分である限りにおいて、より薄い絶縁層に対して最も顕著である。すなわち、絶縁層と好ましくはＡＬＤによって形成される本明細書に記載のバリア層との組み合わせの間に予想外の相乗効果が存在する。
別の態様では、絶縁層は酸化ケイ素であり、窒化ケイ素及び窒化アルミニウムに言及する記述は、酸化ケイ素に等しく適用されると解釈されてもよい。本発明者らは、窒化ケイ素及び／又は窒化アルミニウムを使用する場合に更なる予想外の利点を見出したが、酸化ケイ素絶縁層も、ある特定の実施形態、とりわけ、特に絶縁層が少なくとも１０ｎｍの厚さである場合に、薄いバリア層（例えば、５ｎｍ以下）で本明細書に記載されているものにおいて有利であった。ある特定の実施形態に関して、例えば、窒化ケイ素が酸化ケイ素内に導波路を形成する（それによって、窒化ケイ素及び酸化ケイ素の領域、すなわち、層に対向してバリア層がその上に設けられる異なる表面領域を有する絶縁層を提供する）か、又は絶縁層が酸化ケイ素の層上の窒化物の層からなってもよい電気光学変調器の製造のためのシリコンフォトニクスにおいて、酸化ケイ素と窒化ケイ素及び／又は窒化アルミニウムとの組合せが好ましい場合がある。
ウェハーは、絶縁層にわたって設けられたバリア層を更に備え、バリア層は、均一なグラフェンのＣＶＤ成長に適した成長表面を提供するウェハーのバリア層である。バリア層は、更なる絶縁層とも称されてもよいが、それにもかかわらず、シリコン基板上の絶縁層とは異なる。理解されるとおり、バリア層の反対側表面は、下方の絶縁層の表面と直接接触し、その表面全体にわたる表面である。
更に、バリア層は、少なくとも標準的なシリコン基板の厚さに対して相対的に薄く、５０ｎｍ以下の一定の厚さを有する。本明細書に記載されるように、バリア層の厚さは、少なくとも１ｎｍ、又は少なくとも２ｎｍであってもよい。したがって、いくつかの実施形態において、バリア層の厚さは、特に窒化アルミニウム絶縁層に対しては、１～１０ｎｍ、好ましくは１～５ｎｍ、２～１０ｎｍ、又は更に２～５ｎｍであってもよい。例示的な実施形態では、例えば１０～５０ｎｍの厚さを有する窒化ケイ素絶縁層が、１０～５０ｎｍ、好ましくは３０～５０ｎｍの厚さを有するバリア層と組み合わされる。別の例示的な実施形態では、例えば１００～２５０ｎｍの厚さを有する窒化アルミニウム絶縁層が、２～５ｎｍの厚さを有するバリア層と組み合わされる。
バリア層は、金属酸化物Ａｌ２Ｏ３、ＨｆＯ２，ＭｇＡｌ２Ｏ４、ＭｇＯ、ＺｎＯ、Ｇａ２Ｏ３、酸化アルミニウムガリウム（ＡＧＯ）、ＴｉＯ２，ＳｒＴｉＯ３，ＬａＡｌＯ３，Ｔａ２Ｏ５，ＬｉＮｂＯ３，Ｙ２Ｏ３，Ｙ安定化ＺｒＯ２（ＹＳＺ）、ＺｒＯ２，Ｙ３Ａｌ５Ｏ１２（ＹＡＧ）、ＣｅＯ２及び／又はｈ－ＢＮ、ＧａＮ、及び／又はＳｉＣ、及び／又はＣａＦ２のいずれの１つ又は複数であってもよい。好ましくは、バリア層は、Ａｌ２Ｏ３、ＨｆＯ２、ＭｇＡｌ２Ｏ４、ＭｇＯ、Ｇａ２Ｏ３、ＡＧＯ、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｙ安定化ＺｒＯ２（ＹＳＺ）、ＺｒＯ２、Ｙ３Ａｌ５Ｏ１２（ＹＡＧ）、ＣｅＯ２及び／又はｈ－ＢＮ及び／又はＣａＦ２、より好ましくは、アルミナ、イットリア、ジルコニア及び／又はＹＳＺであり、最も好ましくはアルミナ（いくつかの実施形態では、アルミナ及び／又は酸化ハフニウム）である。アルミナ及び／又は酸化ハフニウムに言及する、バリア層の本明細書での記述の部分は全て、任意のこれらの更なる材料から形成されたバリア層に対して等しく適用されると解釈されるべきであり、いくつかの実施形態では、アルミナ及び／又は酸化ハフニウムと組み合わされてもよい。アルミナ及び酸化ハフニウムは、それぞれ、Ａｌ２Ｏ３又はＨｆＯ２と表されてもよいが、本明細書に開示されるこれら及び他の材料の正確な化学量論は、通常の範囲内で変動してもよい（したがって、例えば、ＡｌＯｘと表されてもよい）ことを理解されたい。
好ましくは、バリア層は、１つの材料、最も好ましくはアルミナからなる。しかしながら、いくつかの実施形態では、バリア層は複数の絶縁層を備えてもよく、例えば、バリア層は、アルミナの１つ以上の層及び酸化ハフニウムの１つ以上の層からなる（ただし、バリア層の総厚さは、本明細書に記載されるように５０ｎｍ未満の一定の厚さである）。したがって、バリア層は、Ａｌ２Ｏ３－ＨｆＯ２ナノ積層体などのナノ積層体であってもよい。
理論に束縛されることを望むものではないが、本発明者らは、７００℃を超える、例えば１０００℃を超える、特に１１００℃を超える温度でグラフェンを成長させると、絶縁層が損傷され得ると考える。典型的には、グラフェンは、炭化水素前駆体、又は少なくとも炭素及び水素を含む有機化合物を使用して、及び／又は水素を含むキャリアガスを用いて成長される。グラフェン成長中の反応チャンバ内での水素及びラジカル炭化水素種の存在は、絶縁層を腐食させることがあり、これは、効果的な絶縁体としての絶縁層の機能を低下させることが明らかとなっている。腐食は、その後、グラフェン成長中に導電性炭素で充填され得る溝を生成し、電流が下部のシリコンに漏れる経路をもたらす。本発明者らは、絶縁層の表面上のバリア層が絶縁特性を保護することができることを見出した。本発明者らは、これが本明細書に記載されている薄い厚さに対してさえ当てはまることに特に驚いた。
本発明者らはまた、窒化ケイ素及び窒化アルミニウムが、酸化ケイ素などの他の絶縁層と比較して、７００℃超、特に１０００℃を上回る又は１１００℃を上回る温度でのグラフェンのＣＶＤ成長のために使用されるべきウェハーに更なる利点をもたらすことを見出した。これらの比較的高い成長温度において、本発明者らは、酸化ケイ素表面がシリコン基板と反応して揮発性の種を生成することができることを見出した。例えば、理論に束縛されることを望むものではないが、特に、グラフェン合成中に遊離されてもよい、又は他の不活性キャリアガスとして含まれてもよい水素の存在下で、絶縁性二酸化ケイ素層は、酸化ケイ素ガス（例えば、ＳｉＯ）を遊離させることができる。このようなガスの形成は、絶縁層の損傷につながることが見出され、そうでなければ、絶縁層は、グラフェンから下方に存在するシリコン基板への電流漏れのための経路を提供する導電性炭素を満たすことができる。有利なことに、本発明は、窒化ケイ素及び／又は窒化アルミニウム絶縁層を使用することによって、このようなリスクを回避する。
また、本発明者らは、シリコン基板上に直接バリア層を設けることができるか否かを検討した。しかしながら、本発明者らは、シリコンと好ましいバリア層との間の格子不整合が、界面における欠陥／転位の原因である可能性があり、欠陥／転位は、その後、層を通して拡散することがあり、同様に、グラフェン成長中に導電性炭素がその中に満たされ得る経路を提供し、それによって、効果的な絶縁体上にグラフェンを提供することができないことを見出した。
アルミナ及び酸化ハフニウムは、電子デバイス製造において誘電体層を形成するための一般的な材料である。このような層は、電子デバイスにおいて遍在しており、グラフェントランジスタの形成において、又は例えばグラフェンホールセンサにおける保護層としてなど、グラフェン上に堆積させるのに適した材料であることが知られている。バリア層は、ＡＬＤ（原子層堆積）を用いて成長させることができる。他の適切な技術には、スパッタリング、電子ビーム及び熱蒸着などの物理蒸着法、並びにＭＯＣＶＤなどの化学法が含まれる。ＡＬＤは、当技術分野で公知の技術であり、少なくとも２つの適切な前駆体を逐次的に自己制限的に反応させることを含む。別々の前駆体の繰り返しサイクルは、ＡＬＤを特に有利にする層ごとの成長メカニズムにより、薄いバリア層の成長を可能にする。
ＡＬＤによってもたらされる利点にもかかわらず、本発明者らは、５０ｎｍを超えるものなどのより厚いバリア層が、低品質のグラフェンを与えることを見出した。少なくともサファイア基板（Ａｌ２Ｏ３）が、非常に高品質のグラフェンの成長に適した非金属表面を提供するために、本発明者らによって以前の研究のかなりの部分で使用されているので、これはそれ自体驚くべきことであった。より厚いバリア層は、より薄いバリア層の表面粗さよりも大きい表面粗さを有することが見出され、その後、その上に形成された任意のグラフェン中の欠陥として伝播した。本発明者らは、驚くべきことに、５０ｎｍ未満という薄いバリア層が、絶縁層の絶縁特性を保護するのに十分であり、更に、７００℃を超える温度、より具体的には１１００℃を超える温度でのバリア層上でのグラフェンの成長を促進するのに不可欠であることを見出した。
理論に束縛されることを望むものではないが、本発明者らは、ＡＬＤによって成長させたバリア層の厚さを減少させることによって、バリア層の成長中の異なる結晶サイズ間の変動が減少するために、多結晶アルミナ又は酸化ハフニウムの隣接する結晶から生じる粗さが減少されたと考えている。しかしながら、より大きな結晶サイズを含むバリア層を提供する上でバランスが残っている。一般に、より厚いバリア層の成長によって、より大きな結晶サイズを提供することができ、これもグラフェン品質に影響を及ぼすと考えられる。
したがって、本発明の第２の態様では、７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーの製造方法であって、
平面状シリコン基板であって、その表面にわたって絶縁層が設けられた、平面状シリコン基板を提供することと、
水又はオゾンを酸化剤前駆体として使用するＡＬＤによって絶縁層にわたってバリア層を形成することと、
を含み、
絶縁層は、窒化ケイ素及び／又は窒化アルミニウム層であり、
バリア層は、５０ｎｍ以下の一定の厚さを有し、７００℃を超える温度での均一なグラフェンのＣＶＤ成長のための成長表面を提供する、方法が提供される。
好ましくは、この方法は、本発明の第１の態様によるウェハーを製造するためのものである。
本明細書に記載されるように、絶縁層は、窒化ケイ素及び／又は窒化アルミニウムからなってもよい。したがって、絶縁層は酸化ケイ素を含まず、したがって、いかなる自然表面酸化物も含まない。本方法の一実施形態では、シリコン基板上に存在する自然酸化物を除去するために、絶縁層を有する平面状シリコン基板を設ける第１の工程は、自然酸化物を有するシリコン基板を反応チャンバ内で９００℃を超える温度に加熱することと、表面を水素ガスと接触させ、それによって自然酸化物を除去することとを含む。この方法は、絶縁層を形成する前に反応チャンバ内においてその場で行うことができるので、特に好ましい。これは、自然酸化物を除去するのに高速で、信頼性があり、効果的である。
この実施形態では、水素ガスは好ましくは水素からなる。すなわち、水素には不可避的不純物のみが供給される。９９．９９％の純度の水素を容易に得ることができる。水素は、ガス流から微量の有機物、水及び酸素を除去する適切な精製器を通過させることによって更に精製することができる。望ましくない副反応が確実に存在しないようにするために、高純度の水素源が必要とされる。
代替実施形態では、第１の工程は、シリコン基板をフッ化水素酸で処理し、それによって成長表面から自然酸化物を除去することと、窒化物形成のためにシリコン基板を反応チャンバ内に導入することとを含む。シリコンが反応性であり、基板が反応チャンバに加えられる前に予防措置をとらなければならないので、この方法は、あまり好ましくない。しかしながら、フッ化水素酸又は同等物の使用は、高温処理工程を必要とせずに酸化物を迅速に除去するのに役立つ。
いずれの場合も、窒化ケイ素及び／又は窒化アルミニウム層は、標準的な成長又は堆積技術を用いて形成されてもよい。
この方法は、前駆体として、具体的には酸素原子源として水又はオゾンを使用するＡＬＤによって、絶縁層にわたってバリア層を形成することを含む。本発明者らは、バリア層を形成するために水を使用する場合、１～５０ｎｍ、１～１０ｎｍ、又は２～５ｎｍなどのより薄い層が特に好ましいことを見出した。理論に束縛されることを望むものではないが、本発明者らは、このような薄い層がＨ２圧力上昇の能力を著しく低下させることを見出した。グラフェン成長のために必要とされる温度まで加熱すると、水素ガスの遊離によって、バリア層表面に膨れが生じた。バリア層の粗さは、その後にその上に形成されるグラフェンの品質を損なった。オゾンを前駆体として使用する場合、オゾンを前駆体として使用する場合に観察されるわずかに劣る絶縁特性のために、バリア層の厚さは、好ましくは２～４０ｎｍ、好ましくは５～２０ｎｍである。
したがって、バリア層を形成する工程は、前駆体として水を用いて行われることが好ましい。同様に、本発明のウェハーは、前駆体として水を使用するＡＬＤによって得ることができる、好ましくは得られるバリア層を備えることが好ましい。
アルミナ又は酸化ハフニウムに必要とされるアルミニウム又はハフニウム原子を提供する適切な前駆体は、周知であり、市販されており、特に限定されない。金属塩化物などの金属ハロゲン化物（例えば、ＡｌＣｌ３及びＨｆＣｌ４）を使用してもよい。あるいは、金属アミド、金属アルコキシド又は有機金属前駆体を使用してもよい。ハフニウム前駆体としては、例えば、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）、ハフニウム（ＩＶ）－ｔｅｒｔ－ブトキシド及びジメチルビス（シクロペンタジエニル）ハフニウム（ＩＶ）が挙げられる。好ましくは、バリア層はアルミナであり、好ましくは、ＡＬＤのための更なる前駆体は、トリメチルアルミニウム、トリス（ジメチルアミド）アルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオネート）又はアルミニウムトリス（アセチルアセトネート）などのトリアルキルアルミニウム又はトリアルコキシドアルミニウムである。他のバリア層のための適切な同等の前駆体も知られている。
バリア層を形成するときの堆積温度は、当技術分野で知られている任意の慣用の温度であってもよい。典型的には、堆積温度は４０℃～３００℃であり、本発明者らは、１００℃を超える温度が好ましく、より良好な品質のバリア層を与えることを見出した。
本発明の別の態様では、積層体の製造方法であって、本明細書に記載のウェハー（又はダイシング後のウェハーの一部）を提供することと、７００℃を超える温度でのＣＶＤによってバリア層の成長表面上にグラフェン層を形成することとを含む、方法が提供される。
したがって、本明細書に記載のウェハーの少なくとも一部と、７００℃を超える温度でのＣＶＤによってバリア層の成長表面上に形成されたグラフェン層とを備える積層体も提供される。
理解されるように、ウェハーは、ソーイング又はレーザ切断などの慣用の技法を使用してダイシングされてもよく、それによって複数のダイシングされたウェハーを提供する。次いで、本明細書に記載されているように、ＣＶＤによって、ダイシングされたウェハー上にグラフェン層を形成して、ウェハーの一部を備える積層体を提供してもよい。
好ましくは、グラフェン層は、ウェハーダイシングより前に、以下に記載されているＣＶＤ法によって形成される。例えば、グラフェン層は、少なくとも５ｃｍ（２インチ）の直径を有するウェハー上にＣＶＤによって形成される。次いで、標準的な微細加工技術を用いて複数の電子デバイスを形成してもよく、したがって、複数のデバイスは少なくとも共通のシリコン基板を共有する。次いで、複数のデバイスは、ウェハーダイシングによって分離されてもよく、それによって、各々が元のウェハーの一部を備える積層体を備える電子デバイスを提供する。
本発明はまた、本明細書に記載の積層体を備える電子デバイスを提供する。電子デバイスは、次いで、典型的には更なる回路へのワイヤボンディングによって、又は「フリップチップ」スタイルのはんだバンプを使用するはんだ付けなどの当技術分野で知られている他の方法によって、電気又は電子回路に設置されてもよいものである。したがって、電子デバイスは、電子回路中に設置され、電流がデバイスに供給されるときに、機能するデバイスである。好ましい電子デバイスは、ホールセンサ、電流センサ及びバイオセンサなどのセンサ、電気光学変調器などの変調器、並びにトランジスタである。本発明はまた、電子デバイスを形成するための、積層体の使用を提供する。いくつかの実施形態では、積層体のウェハーのシリコン基板を除去して、シリコン基板を有さない電子デバイスを得てもよい。これは、英国特許出願第２１０２２１８．１号（その内容は参照により本明細書に組み入れられる）に記載されている方法におけるシリコンの研削又はエッチングによって達成されてもよい。
積層体及び積層体の製造方法はいずれも、ウェハーのバリア層の成長表面上にＣＶＤによって形成されたグラフェン層を必要とし、グラフェンは、７００℃を超える、好ましくは１０００℃を超える温度でＣＶＤによって成長され、ウェハーは、このような温度でのＣＶＤによるこのようなグラフェン成長に適している。
好ましくは、グラフェンは、国際公開第２０１７／０２９４７０号（その内容は参照により本明細書に組み入れられる）の開示に従って、ＣＶＤによって成長させられる。この公報は、グラフェンを製造する方法を開示しており、概して、これらは、反応チャンバ内に保持された基板（本明細書に記載されているウェハーなど）をグラフェン成長のための炭素系前駆体の分解範囲内の温度に加熱すること、基板表面から離れて前駆体が反応チャンバに入る点に向かって延在する十分に急峻な温度勾配を確立するように比較的冷たい入口を通して前駆体を反応チャンバに導入し、気相で反応する前駆体の割合が、分解された前駆体から放出された炭素からのグラフェンの形成を可能にするのに十分低くなるようにすることに依存する。好ましくは、装置は、複数の前駆体入口点又は入口を有するシャワーヘッドを備え、基板表面からの前駆体入口点又は入口の間隔は様々であってもよく、好ましくは１００ｍｍ未満である。
グラフェンを形成することは、グラフェンを合成し、製造し、生産し、成長させることと同義である。グラフェンは、六方格子中の炭素原子の単一層を含む炭素の同素体を指す非常によく知られた二次元材料である。本明細書で使用される場合、グラフェンは、グラフェンの１つ又は複数の層を指す。したがって、本発明のいくつかの態様は、グラフェンの単層の他、多層グラフェン（グラフェン層構造と呼ぶ場合がある）の形成を含む。好ましくは、グラフェンは、１～１０単層のグラフェンを有するグラフェン層構造を指す。多くの後続の積層体のための用途において、ウェハー上のグラフェンの単層が特に好ましい。したがって、形成されるグラフェンは、好ましくは、単層グラフェンである。それにもかかわらず、他の用途には多層グラフェンが好ましく、２層又は３層のグラフェンが好ましい場合がある。
積層体の製造方法は、ＣＶＤ反応チャンバ内で起こるＣＶＤによってグラフェンを形成することを含む。グラフェンを形成するこの工程は、典型的には、気相の前駆体及び／又はガス中に懸濁された前駆体をＣＶＤ反応チャンバに導入することを含む。ＣＶＤは、一般に、様々な化学蒸着技術を指し、その各々は、グラフェンのような二次元結晶材料などの薄膜材料を生成するための真空蒸着を含む。揮発性前駆体（気相状態のもの又はガス中に懸濁されたもの）は、分解されて必要な種を遊離して、所望の材料（グラフェンの場合には炭素）を形成する。理解されるように、ウェハーは、本明細書に記載される好ましいＣＶＤ法による均一なグラフェンの成長に、同様に、好ましくは、適している。
好ましくは、本方法は、分解が前駆体を加熱することの結果であるような熱ＣＶＤによってグラフェンを形成することを含む。好ましくは、使用されるＣＶＤ反応チャンバは、基板に結合されたヒータがチャンバへの唯一の熱源であるコールドウォール反応チャンバである。
特に好ましい実施形態では、ＣＶＤ反応チャンバは、複数の前駆体入口点又は前駆体入口点のアレイを有する密結合シャワーヘッドを備える。密結合シャワーヘッドを備えるこのようなＣＶＤ装置は、ＭＯＣＶＤプロセスで使用されるものとして知られていることがある。したがって、本方法は、代替的に、密結合シャワーヘッドを備えるＭＯＣＶＤ反応器を使用して実行されると言うことができる。いずれの場合にも、好ましくは、シャワーヘッドは、ウェハーの表面と複数の前駆体入口点との間に、１００ｍｍ未満、より好ましくは２５ｍｍ未満、更により好ましくは１０ｍｍ未満の最小間隔を提供するように構成される。理解されるように、一定の間隔とは、ウェハーの表面と各前駆体入口点との間の最小間隔が実質的に同じであることを意味する。最小間隔は、前駆体入口点とウェハー表面との間の最小間隔を指す。したがって、このような実施形態は、前駆体入口点を含む平面がウェハー表面の平面、すなわちバリア層の成長表面に実質的に平行である「垂直」配置を含む。
反応チャンバへの前駆体入口点は、好ましくは冷却される。前駆体が複数の前駆体入口点を通過して反応チャンバに入るときの前駆体の温度が１００℃未満、好ましくは５０℃未満であるように、前駆体入口点の比較的低温を維持するために、入口、又は使用される場合にはシャワーヘッドは、好ましくは、外部冷却剤、例えば水によって能動的に冷却される。
好ましくは、ウェハー表面と複数の前駆体入口点との間の十分に小さい間隔と、前駆体入口点の冷却との組み合わせは、前駆体の分解範囲へ、及び７００℃を超えてウェハーを加熱することと相まって、基板表面から前駆体入口点まで延在する十分に急峻な温度勾配を生成して、基板表面上でのグラフェン形成を可能にする。国際公開第２０１７／０２９４７０号に開示されているように、非金属基板上に直接、好ましくは基板の表面全体にわたって、高品質で均一なグラフェンの形成を容易にするために、極めて急峻な温度勾配を使用してもよい。本発明のウェハーは、少なくとも５ｃｍ（２インチ）、少なくとも１５ｃｍ（６インチ）、又は少なくとも３０ｃｍ（１２インチ）の直径を有してもよい。本明細書に記載の方法に特に適した装置としては、Ａｉｘｔｒｏｎ（登録商標）Ｃｌｏｓｅ－Ｃｏｕｐｌｅｄ Ｓｈｏｗｅｒｈｅａｄ（登録商標）反応器及びＶｅｅｃｏ（登録商標）ＴｕｒｂｏＤｉｓｋ反応器が挙げられる。
その結果、グラフェンの形成が国際公開第２０１７／０２９４７０号に開示されている方法を使用することを含む特に好ましい実施形態では、グラフェンの形成は、
密結合反応チャンバ内の加熱されたサセプタ上に、成長表面を有するバリア層を備えるウェハーを提供することであって、密結合反応チャンバは、複数の冷却された入口を有し、複数の冷却された入口は、使用時に、入口がウェハーにわたって分散され、ウェハーから一定の間隔を有するように配置される、提供することと、
入口を１００℃未満に冷却することと、
気相状態の前駆体及び／又はガス中に懸濁された前駆体を、入口を通してＣＶＤ反応チャンバ内に導入し、それによって前駆体を分解し、ウェハーのバリア層の成長表面上にグラフェンを形成することと、
前駆体の分解温度を少なくとも５０℃超える温度までサセプタを加熱して、分解された前駆体から放出される炭素からのグラフェンの形成を可能にするのに十分に急峻である熱勾配を、成長表面と入口の間に提供することと、
を含み、
一定の間隔は、１００ｍｍ未満、好ましくは２５ｍｍ未満、更により好ましくは１０ｍｍ未満である。
本発明の好ましい実施形態において、前駆体は、キャリアガスとの混合物としてＣＶＤ反応チャンバに導入される。キャリアガスは、当技術分野において周知であり、希釈ガス又は希釈剤と呼ばれる場合がある。キャリアガスは、典型的には、希ガスなどの不活性ガスを含み、グラフェン成長の場合には水素ガスを含む。したがって、キャリアガスは、好ましくは、水素（Ｈ２）、窒素（Ｎ２）、ヘリウム（Ｈｅ）及びアルゴン（Ａｒ）の１つ又は複数である。より好ましくは、キャリアガスは、窒素、ヘリウム及びアルゴンのうちの１つであるか、又はキャリアガスは、水素と、窒素、ヘリウム及びアルゴンのうちの１つとの混合物である。
本発明の別の態様では、７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーであって、
平面状シリコン基板と、
シリコン基板にわたって設けられた絶縁層と、
絶縁層にわたって設けられたバリア層と、を順に備え、
バリア層は、アルミナ及び／又は酸化ハフニウム層であり、２０ｎｍ以下の一定の厚さを有し、均一なグラフェンのＣＶＤ成長のための成長表面を提供する、ウェハーが提供される。
同様に、本発明の他の態様では、７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーの製造方法であって、
平面状シリコン基板であって、その表面にわたって絶縁層が設けられた、平面状シリコン基板を提供することと、
水又はオゾンを前駆体として使用するＡＬＤによって絶縁層にわたってバリア層を形成することと、
を含み、
バリア層は、アルミナ及び／又は酸化ハフニウム層であり、２０ｎｍ以下の一定の厚さを有し、７００℃を超える温度での均一なグラフェンのＣＶＤ成長のための成長表面を提供する、方法並びに積層体の製造方法であって、ウェハーの少なくとも一部を提供することと、７００℃を超える温度でのＣＶＤによってバリア層の成長表面上にグラフェン層を形成することとを含む、方法が、このような積層体と共に、提供される。
ここで、以下の非限定的な図面を参照しながら本発明を更に説明する。
比較積層体についての、バイアス（Ｖ）に対する抵抗（Ω）のプロットである。 本発明による積層体についての、バイアス（Ｖ）に対する抵抗（Ω）のプロットである。 窒化ケイ素表面上に直接、比較方法によって成長させたグラフェンのＡＦＭ画像である。 酸化ケイ素表面上に直接、比較方法によって成長させたグラフェンのＡＦＭ画像である。 実施例に従って成長させたグラフェンのＡＦＭ画像である。 実施例に従って成長させたグラフェンのＡＦＭ画像である。
図１は、グラフェンと比較ウェハーのシリコン基板との間の抵抗を測定することから得られたデータのプロットであり、グラフェンは、シリコン基板の２００ｎｍ厚の絶縁性Ｓｉ３Ｎ４層上に、１３００℃を超える成長温度でＣＶＤを使用して成長させた。
図２は、グラフェンと本明細書に記載のウェハーのシリコン基板との間の抵抗を測定することから得られたデータのプロットである。ウェハーは、比較例のものと同等の、シリコン基板上の絶縁性Ｓｉ３Ｎ４層を備え、前駆体として水を使用するＡＬＤによって形成された５ｎｍのＡｌＯｘバリア層を更に備える。グラフェンは、１３００℃を超える同じ成長温度でのＣＶＤを用いてＡｌＯｘバリア層の成長表面上に成長させた。図２は、積層体中の５ｎｍのＡｌＯｘバリア層の存在が、ＣＶＤによるグラフェン成長の過程中の絶縁性Ｓｉ３Ｎ４層の保護の結果として、－３Ｖ～＋３Ｖのバイアスにわたって抵抗の平均１０５の改善をもたらすことを実証する。
図３Ａは、窒化ケイ素表面上に直接成長させたグラフェンの形態を示すＡＦＭ画像である。図３Ｂは、酸化ケイ素表面上に直接成長させたグラフェンの形態を示すＡＦＭ画像である。図４は、本発明の方法に従って成長させた、特に窒化ケイ素上の薄い（＜５ｎｍ）アルミナ層上に成長させたグラフェンの改善された形態を示すＡＦＭ画像である。図５は、本発明の方法に従って成長させた、特に窒化アルミニウム上の薄い（＜５ｎｍ）アルミナ層上に成長させたグラフェンの改善された形態を示すＡＦＭ画像である。
実施例
予め成長させた窒化ケイ素又は窒化アルミニウムコーティングを有するシリコンウェハーをＡＬＤチャンバ内に配置し、チャンバ温度及び圧力を平衡化するために、並びに試料表面から水分を脱着させるために、２７ｓｃｃｍの窒素ガス流を用いて、約２２０ｍＴｏｒｒ（約２７Ｐａ）の真空下において１５０℃の堆積温度でチャンバ内に保持する。次いで、それぞれ有機金属前駆体及び酸化剤前駆体として、トリメチルアルミニウム（ＴＭＡｌ）及び脱イオン水（ＤＩＨ２Ｏ）又はオゾン（Ｏ３）のいずれかを使用して、Ａｌ２Ｏ３が堆積され、トリメチルアルミニウム（ＴＭＡｌ）及び脱イオン水又はオゾンは、キャリアガス兼パージガスとして窒素を用いて堆積チャンバに導入される。ＴＭＡｌ及びＤＩＨ２Ｏ又はＯ３に対して、それぞれ０．６秒のパルス時間並びに２０秒及び１８秒又は２５秒のパージ時間で、３：２の比でチャンバ内に前駆体をパルスする。膜は、所望の膜厚に応じて様々なサイクル数（１０～１０００サイクル）で、１５０℃で堆積される。
ＭＯＣＶＤ反応器チャンバ内の炭化ケイ素で被覆されたグラファイトサセプタ上に、ＡＬＤキャップされたウェハーを配置する。反応器チャンバ自体は、グローブボックス内で不活性雰囲気中に保護される。次いで、反応器を密閉し、１０，０００～６０，０００ｓｃｃｍの速度の、窒素、アルゴン又は水素ガスの流れの下でパージする。４０～６０ｒｐｍの速度でサセプタを回転させる。反応器チャンバ内の圧力を３０～１００ｍｂａｒに低下させる。光プローブを使用して、成長中にウェハーの反射率及び温度を監視する、すなわち、ウェハーはまだ加熱されていない状態であり、ベースライン信号を確立するために、ウェハーはプローブの下で回転される。次いで、サセプタの真下に配置された抵抗加熱コイルを使用して、０．１～３．０Ｋ／ｓの速度で１０００～１５００℃の設定点までウェハーを加熱する。ウェハーは、任意選択で、水素ガスの流れの下で１０～６０分間焼成され、その後、周囲ガスは窒素又はアルゴンに切り替えられ、圧力が３０～５０ｍｂａｒに低減される。成長温度及び圧力で５～１０分間、ウェハーをアニールし、その後、炭化水素前駆体をチャンバに入れる。これは、キャリアガス（窒素、アルゴン又は水素）を一定の温度及び圧力下に保持された液体に通すことによって、気泡発生装置中でその液体状態から輸送される。蒸気は、ガス混合マニホールドに入り、当技術分野においてプレナム／プレナと一般に呼ばれる多数の小さな入口を介してシャワーヘッドを通って反応器チャンバに進み、これにより、ウェハーの表面にわたる均一な蒸気分布及び成長が保証される。ウェハーは、１，８００～１０，８００秒の間、一定の流量、圧力及び温度下で炭化水素蒸気に曝露され、その時点で前駆体供給弁が遮断される。次いで、０．１～４Ｋ／分の速度で窒素、アルゴン又は水素ガスを流し続けながら、ウェハーを冷却する。ウェハー温度が２００℃未満に達したら、チャンバを排気して真空にし、不活性ガスでパージする。回転を停止し、ヒータを止める。ヒータ温度が１５０℃未満に達したら、反応器チャンバを開け、グラフェン被覆されたウェハーをサセプタから取り出す。
次いで、ラマン分光法及び原子間力顕微鏡法を含む標準的な技術を用いて、形成されたグラフェンの特性を明らかにした。図３Ａ及び３Ｂは、それぞれ窒化ケイ素及び酸化ケイ素表面上に直接成長させたグラフェンの形態を示す。対照的に、図４及び５は、それぞれ窒化ケイ素又は窒化アルミニウム上に成長させた薄い（＜５ｎｍ）アルミナ層上に実施例に従って成長させたグラフェンの形態を示す。グラフェンの離散したストランド又は薄片として成長するのではなく、グラフェンは、連続した単一層として成長し、電子デバイスにおける用途に有用となる。重要なことに、アルミナバリアはまた、真下にある誘電体の絶縁挙動を保持し、グラフェンが電界効果を介してゲートされることを可能にする。アルミナバリアの非存在下では、グラフェン成長は絶縁誘電体を劣化させ、グラフェン層とその真下のシリコンウェハーとの間に電気的接触を作り出す。
本明細書で使用される場合、単数形「１つの（a）」、「１つの（an）」及び「その（the）」は、文脈が別途明確に指示しない限り、複数の言及を含む。用語「含む（comprising）」の使用は、そのような特徴を含むが他の特徴を除外しないものとして解釈されることが意図され、記載されたものに必ず限定される特徴の選択肢を含むことも意図される。言い換えれば、この用語はまた、文脈が別途明確に指示しない限り、「本質的に～からなる」（特定の更なる成分が、記載された特徴の本質的な特性に実質的に影響を及ぼさないという条件で存在することができることを意味することが意図される）及び「～からなる」（構成要素がそれらの割合による百分率として表された場合に、任意の不可避の不純物を考慮しながら、これらが合計して１００％になるように、他の特徴が含まれ得ないことを意味することが意図される）という限定を含む。
「第１」、「第２」などの用語は、様々な要素、層及び／又は部分を記載するために本明細書で使用され得るが、要素、層及び／又は部分は、これらの用語によって限定されるべきではないことを理解されたい。これらの用語は、１つの要素、層又は部分を、別の、又は更なる要素、層、又は部分から区別するためにのみ使用される。「上」という用語は、別の材料の「上」にあると言われている１つの材料の間に介在する層が存在しないように、「直接上」を意味することが意図されることが理解されるであろう。「下（below）」、「真下（beneath）」、「下部（lower）」、「上（above）」、「上部（upper）」などの空間的に相対的な用語は、本明細書では、１つの要素又は特徴の別の要素（複数可）又は特徴（複数可）に対する関係を記載するための記載を容易にするために使用されてもよい。空間的に相対的な用語は、図面に示された向きに加えて、使用又は動作中のデバイスの異なる向きを包含することが意図されていることが理解されよう。例えば、本明細書に記載のウェハー又はデバイスがひっくり返された場合、他の要素又は特徴の「下」又は「真下」と記載された要素は、他の要素又は特徴の「上」に配向される。したがって、例示的な用語「下」は、上及び下の両方の向きを包含することができる。ウェハー又はデバイスは、別の向きにされてもよく、本明細書で使用される空間的に相対的な記述子は、それに応じて解釈される。
前述の詳細な説明は、説明及び例示として提供されており、添付の特許請求の範囲を限定することを意図するものではない。本明細書に例示される現在好ましい実施形態の多くの変形形態が、当業者には明らかであり、添付の特許請求の範囲及びそれらの均等物の範囲内にある。

Claims (12)

  1. ７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーであって、
    平面状シリコン基板と、
    前記シリコン基板にわたって設けられた絶縁層と、
    前記絶縁層にわたって設けられたバリア層と、を順に備え、
    前記絶縁層は、窒化ケイ素及び／又は窒化アルミニウム層であり、
    前記バリア層は、５０ｎｍ以下の一定の厚さを有し、均一なグラフェンのＣＶＤ成長のための成長表面を提供する、ウェハー。
  2. 前記バリア層が、アルミナ、イットリア、ジルコニア及び／又はＹＳＺ層、好ましくはアルミナである、請求項１に記載のウェハー。
  3. 前記絶縁層が、１０ｎｍ～１００μｍ、好ましくは５０ｎｍ～１０μｍの一定の厚さを有する、請求項１又は請求項２に記載のウェハー。
  4. 前記バリア層が、１～１０ｎｍ、好ましくは１～５ｎｍの一定の厚さを有する、請求項１～３のいずれか一項に記載のウェハー。
  5. 前記バリア層が、水又はオゾンを前駆体として使用するＡＬＤによって得ることができる、請求項１～４のいずれか一項に記載のウェハー。
  6. 請求項１～５のいずれか一項に記載のウェハーの少なくとも一部と、７００℃を超える温度でのＣＶＤによって前記バリア層の前記成長表面上に形成されたグラフェン層とを備える積層体。
  7. 請求項６に記載の積層体を備える電子デバイス。
  8. ７００℃を超える温度で均一なグラフェンをＣＶＤ成長させるためのウェハーの製造方法であって、
    平面状シリコン基板であって、その表面にわたって絶縁層が設けられた、平面状シリコン基板を提供することと、
    水又はオゾンを前駆体として使用するＡＬＤによって前記絶縁層にわたってバリア層を形成することと、
    を含み、
    前記絶縁層は、窒化ケイ素及び／又は窒化アルミニウム層であり、
    前記バリア層は、５０ｎｍ以下の一定の厚さを有し、７００℃を超える温度での均一なグラフェンのＣＶＤ成長のための成長表面を提供する、方法。
  9. 前記バリア層が、アルミナ、イットリア、ジルコニア及び／又はＹＳＺ層である、請求項８に記載の方法。
  10. 前記バリア層がアルミナであり、前記ＡＬＤのための更なる前駆体が、トリアルキルアルミニウム又はトリアルコキシドアルミニウム、好ましくはトリメチルアルミニウム、トリス（ジメチルアミド）アルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオネート）又はアルミニウムトリス（アセチルアセトネート）である、請求項９に記載の方法。
  11. 前記ウェハーが請求項１～５のいずれか１項に記載のものである、請求項８～１０のいずれか１項に記載の方法。
  12. 積層体の製造方法であって
    請求項１～５のいずれか一項に記載のウェハー、又は請求項８～１１のいずれか一項に記載の方法によって得られたウェハーを提供することと、
    ７００℃を超える温度でのＣＶＤによって前記バリア層の前記成長表面上にグラフェン層を形成することと、を含む、方法。
JP2023558487A 2021-03-24 2022-03-11 均一なグラフェンのｃｖｄ成長のためのウェハー及びその製造方法 Pending JP2024511443A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB2104140.5 2021-03-24
GB2104140.5A GB2605167A (en) 2021-03-24 2021-03-24 A wafer for the CVD growth of uniform graphene and method of manufacture therof
GB2110031.8A GB2608810A (en) 2021-07-12 2021-07-12 A graphene substrate and method of forming the same
GB2110031.8 2021-07-12
PCT/EP2022/056398 WO2022200083A1 (en) 2021-03-24 2022-03-11 A wafer for the cvd growth of uniform graphene and method of manufacture thereof

Publications (1)

Publication Number Publication Date
JP2024511443A true JP2024511443A (ja) 2024-03-13

Family

ID=88508531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023558487A Pending JP2024511443A (ja) 2021-03-24 2022-03-11 均一なグラフェンのｃｖｄ成長のためのウェハー及びその製造方法

Country Status (4)

Country Link
US (1) US20240153762A1 (ja)
EP (1) EP4314377A1 (ja)
JP (1) JP2024511443A (ja)
KR (1) KR20230147669A (ja)

Also Published As

Publication number Publication date
US20240153762A1 (en) 2024-05-09
EP4314377A1 (en) 2024-02-07
KR20230147669A (ko) 2023-10-23

Similar Documents

Publication Publication Date Title
KR102385703B1 (ko) 그래핀 층 구조체를 제조하는 방법
JP2018527471A (ja) 二次元材料を製造する方法
US20180226472A1 (en) Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same
US20140127887A1 (en) Chemical Vapor Deposition System
US20240166521A1 (en) A method of forming a graphene layer structure and a graphene substrate
US20140014965A1 (en) Chemical vapor deposition system with in situ, spatially separated plasma
Yamada et al. Comparative Study of Boron Precursors for Chemical Vapor‐Phase Deposition‐Grown Hexagonal Boron Nitride Thin Films
JP2024511443A (ja) 均一なグラフェンのｃｖｄ成長のためのウェハー及びその製造方法
TWI809778B (zh) 用於均勻石墨烯ｃｖｄ生長的晶圓以及製造其的方法
Gao et al. Low-temperature chemical-vapor deposition of 3C–SiC films on Si (1 0 0) using SiH4–C2H4–HCl–H2
GB2619704A (en) A thermally stable graphene-containing laminate
KR20240089651A (ko) 전자 소자 전구체의 제조 방법
GB2607410A (en) A method of forming a graphene layer structure and a graphene substrate
CN113053731B (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
GB2605167A (en) A wafer for the CVD growth of uniform graphene and method of manufacture therof
CN117120662A (zh) 用于cvd生长均匀石墨烯的晶片及其制造方法
US11837635B2 (en) Method of forming graphene on a silicon substrate
WO2023202944A1 (en) A graphene-containing laminate
TWI846034B (zh) 在基板上生長石墨烯層結構的方法及光電元件
TW202421820A (zh) 形成石墨烯層結構的方法及石墨烯基板
JPS6236632B2 (ja)
GB2608810A (en) A graphene substrate and method of forming the same
GB2624474A (en) A method of forming a graphene layer structure and a graphene substrate
TW202401864A (zh) 熱穩定之含石墨烯積層
GB2613923A (en) A method of producing an electronic device precursor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230922