JP2024508741A - 光電子デバイスを製造する方法およびシステム、並びにそれを使用して製造される光電子デバイス - Google Patents

光電子デバイスを製造する方法およびシステム、並びにそれを使用して製造される光電子デバイス Download PDF

Info

Publication number
JP2024508741A
JP2024508741A JP2023549073A JP2023549073A JP2024508741A JP 2024508741 A JP2024508741 A JP 2024508741A JP 2023549073 A JP2023549073 A JP 2023549073A JP 2023549073 A JP2023549073 A JP 2023549073A JP 2024508741 A JP2024508741 A JP 2024508741A
Authority
JP
Japan
Prior art keywords
layer
wafer
substrate
porous layer
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023549073A
Other languages
English (en)
Inventor
レザ アズィズィヤン、ムハンマド
アルヴィンテ、イオネラ－ロクサナ
ブシェリフ、アブデラウフ
アレス、リチャード
Original Assignee
ソクプラ シオンス エ ジェニ エス．ウー．セ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソクプラ シオンス エ ジェニ エス．ウー．セ filed Critical ソクプラ シオンス エ ジェニ エス．ウー．セ
Publication of JP2024508741A publication Critical patent/JP2024508741A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

光電子デバイスの製造方法が説明される。該方法は一般に、単結晶ゲルマニウムのウェハをエッチングすることであって、前記エッチングは前記単結晶ゲルマニウム内に含有される所与の密度の細孔を形成し、前記細孔の少なくともいくらかは前記ウェハの表面で露出される、エッチングすること；所与の結晶材料の基板層を前記表面上に堆積することであって、前記基板層は前記細孔の露出したものを閉じる、堆積すること；前記ウェハおよび前記基板層を加熱することであって、前記加熱は、前記細孔を、前記ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる、加熱すること；前記光電子デバイスを集合的に形成することを含む、前記基板層と一体化した半導体コンポーネントを作製すること；並びに前記ウェハの前記キャビティ散在ピラーを破壊し、それにより前記光電子デバイスを前記ウェハの残りのウェハ部分から解放することを有する。【選択図】図１

Description

分野
改良は一般に、光電子デバイス、より具体的にはそのような光電子デバイス用の基板に関する。
背景
光電子デバイスは一般に、基板上に成長した半導体コンポーネントを有する。半導体コンポーネントおよび基板は、ときどき異なる結晶材料で作製されており、半導体の格子定数は、望ましくない結晶欠陥を避けるために、好ましくは基板の格子定数と一致させる。例えば、ＩｎＧａＡｓおよびＧａＩｎＮＡｓなどのＩＩＩ－Ｖ族半導体に基づく半導体コンポーネントは一般に、ゲルマニウムおよびＩＩＩ－Ｖ族半導体の格子定数が互いに類似しているため、バルクゲルマニウム基板上で成長させる。光電子デバイスの製造用に使用される既存のバルクゲルマニウム基板は満足のいくものであることが見出されているが、改善の余地は残っている。
概要
バルクゲルマニウム基板を完全に犠牲にすることなく、ゲルマニウムベースの光電子デバイスを製造する需要が、産業界においてあることが見出された。
第１の態様においては、コンポーネントを製造する方法が提供され、前記方法は、第１の温度で、単結晶ゲルマニウム（Ｇｅ）の第１の非多孔質層を単結晶Ｇｅ基板の多孔質層上に堆積することであって、それにより、前記第１の非多孔質層単結晶を前記単結晶Ｇｅ基板の多孔質表面層上に堆積する、堆積すること；第２の温度で、単結晶Ｇｅの第２の非多孔質層を前記第１の非多孔質層上に堆積することであって、それにより、前記第２の温度が前記第１の温度よりも高い、堆積すること；および前記第１の非多孔質層を、第２の非多孔質層と一緒に、前記単結晶Ｇｅ基板の前記多孔質表面層から分離すること、の工程を含む。
第１の単結晶非多孔質層単結晶は、前記単結晶Ｇｅ基板の多孔質表面層上にエピタキシを介して堆積させることができる。
第１の態様による方法の文脈においては、前記第１のおよび前記第２の非多孔質層は、引っ張り、剥離（ｓｐａｌｌｉｎｇ）などの機械的応力を誘導することによって、または化学的手段（例えば多孔質層の細孔を通して酸を循環させること）によって、前記多孔質層から分離することができる。
第１の態様による方法の文脈においては、単結晶Ｇｅの第１の非多孔質層は、４００℃未満、好ましくは、８０℃と４００℃との間、より好ましくは２００℃と３００℃との間の温度で堆積させる。最も好ましくは、前記第１の非多孔質層は、２２０℃、２４０℃、２６０℃、２８０℃若しくは３００℃、またはそれらの間の任意の温度で堆積させる。
第１の態様による方法の文脈においては、前記第１の非多孔質層は、低温前駆体、好ましくはジゲルマンを使用して堆積させることができる。本発明の文脈において、用語「低温前駆体」は、当業者に知られているゲルマニウム前駆体として理解されるべきであり、それが、４００℃未満の温度で、好ましくは８０℃と４００℃との間、より好ましくは１５０℃と３５０℃との間、より好ましくは２００℃と３００℃との間の温度で、最も好ましくは、約２２０℃、２４０℃、２６０℃、２８０℃若しくは３００℃、またはそれらの間の任意の温度で、エピタキシを介した非多孔質単結晶Ｇｅ層の形成を可能にする。
第１の態様による方法の文脈においては、非多孔質層は、１０ｎｍと１０００ｎｍとの間、好ましくは１０ｎｍと１００ｎｍとの間の厚さで堆積させる。好ましくは、前記第１の非多孔質層は、２０、３０、４０、５０、６０、７０、８０、９０若しくは１００ｎｍの厚さ、またはそれらの間の任意の厚さで堆積させる。
第１の態様による方法の文脈においては、第２の非多孔質層は、４００℃超の温度で堆積させる。好ましくは、４００℃と８５０℃との間、４００℃と６００℃との間、４５０℃と５５０℃との間、好ましくは約５００℃の温度で。前記第１および前記第２の非多孔質層の堆積についての温度における差は、少なくとも２５℃であることが好ましく、より好ましくは少なくとも５０℃である。
第１の態様による方法の文脈においては、第２の非多孔質層は、高温前駆体、好ましくは四塩化ゲルマニウム（ＧｅＣｌ４）を使用して堆積させる。本発明の文脈において、用語「高温前駆体」は、当業者に知られているゲルマニウム前駆体として理解されるべきであり、それが、４００℃超、好ましくは４００℃と８５０℃との間、より好ましくは４００℃と６００℃との間、より好ましくは４５０℃と５５０℃との間、最も好ましくは約５００℃の温度で、エピタキシを介した非多孔質単結晶Ｇｅ層の形成を可能にする。
第１の態様による方法の文脈においては、第２の非多孔質層は、０．１μｍと１００μｍとの間、好ましくは０．１μｍと１０μｍとの間の厚さを有し得る。別の実施態様においては、非多孔質ゲルマニウムの第１の層および第２の層の全体の厚さは、１４０μｍ、１７５μｍ、２２５μｍまたは４５０μｍなどの、１００μｍと６００μｍとの間であり得る。
特定の態様においては、本発明はまた、上述のプロセスによって得られるゲルマニウムウェハを提供する。好ましくは、前記ゲルマニウムウェハは、約１４０μｍの合計厚さおよび約４インチの直径；約１７５μｍの合計厚さおよび約４インチの直径；または約２２５μｍの合計厚さおよび約６インチの直径；または約４５０μｍの合計厚さおよび約８インチの直径を有する、前記第１および第２の非多孔質層を含む。
第１の態様による方法の文脈においては、第２の非多孔質層は、第１の非多孔質層の厚さより大幅に大きい、好ましくは少なくとも１桁大きい厚さを有し得る。
第１の態様による方法の文脈においては、第１の非多孔質層および第２の非多孔質層は、異なる前駆体を使用して堆積させることができる。
第１の態様による方法の文脈においては、該方法は、少なくとも１つの追加層を前記第２の非多孔質層上に堆積する工程をさらに含み得る。より好ましくは、ここで、前記少なくとも１つの追加層は、ＩＩＩ－Ｖ族半導体結晶材料の１つ以上の層を含み、前記コンポーネントは、光電気デバイスのコンポーネントである。あるいは、該方法を使用して、そのまま販売されるカーフレスウェハを製造することができる。
第１の態様による方法の文脈においては、該方法は、前記第２の非多孔質層を堆積する前に、第１の非多孔質層および基板を４００℃超、好ましくは４００℃と６００℃との間の温度でアニールする工程をさらに含み得る。
第１の態様による方法の文脈においては、第１の非多孔質層および／または前記第２の非多孔質層は、分子線エピタキシ（ＭＢＥ）によって堆積させる。ＭＢＥは、１０ｎｍから１μｍの厚さを有する非多孔質層の堆積について特に興味深いものであることが見出された。別の好ましい実施態様においては、前記第１の非多孔質層および／または前記第２の非多孔質層は、ＭＯＣＶＤなどのＣＶＤ、または当業者に知られている任意の他の技術によって堆積させる。ＣＶＤおよびＭＯＣＶＤは、１μｍから６００μｍの厚さを有する非多孔質層の堆積について特に興味深いものであることが見出された。
第１の態様による方法の文脈においては、該方法は、前記第１の非多孔質層を堆積する前に、単結晶ゲルマニウム（Ｇｅ）の多孔質表面層を、単結晶ゲルマニウムの非多孔質基板において形成する工程をさらに含み得る。
第１の態様による方法の文脈においては、前記第１の非多孔質層は、第２の非多孔質層と一緒に、前記単結晶Ｇｅ基板の前記多孔質表面層から分離することができる。一つの例においては、分離／剥離（ｄｅｔａｃｈｍｅｎｔ）は、第１の層および第２の層を全体として、または剥がすことによってのいずれかで基板から引き離すことによってなどの、機械的応力を加えることによって実施することができ、それが、引っ張ることによって与えられる機械的応力への前記多孔質層の降伏につながり得る。別の例においては、剥離は、細孔に浸透してゲルマニウムを溶解する溶液との化学反応を含み得る。
第１の態様による方法の文脈においては、該方法は、前記第１の非多孔質層を堆積する前に、前記多孔質表面層の露出面の化学洗浄の工程をさらに含み得る。化学洗浄は、多孔質層の露出面を、一定期間、エッチャント／電解質に曝露することを含み、該エッチャント／電解質は、例えば液体または気体の形態であり得る。好ましくは、前記化学洗浄は、ハロゲン表面終端による前記露出面の酸化層の除去を含む。実際、基板の大気中に存在する酸素への曝露のため、酸化層が自然に形成された可能性がある。好ましくは、前記化学洗浄は、ハロゲン溶媒溶液を露出面に適用することを含む。より好ましくは、ハロゲン溶媒溶液は、臭化水素を含む。
第１の態様による方法の文脈においては、該方法は、前記化学洗浄に引き続き、第１の非多孔質層の堆積を実施する前に、基板に対して低温アニーリングを実施することをさらに含み得、該低温アニーリングは、１００℃と４００℃との間、好ましくは２００℃と３００℃との間の温度でのものである。好ましくは、基板を、前記低温アニーリングの前にオーブン中に移動させ、該基板を、第１の非多孔質層の堆積を実行することおよび第２の非多孔質層の堆積を実行することの工程の間、オーブン中で維持する。炉の密閉容積は、基板を、劣化につながり得る湿気および酸素に曝露することを避けるために、酸素なしであり得、また還元性雰囲気を有し得る。
第１の態様による方法の文脈においては、該方法は、前記分離工程に引き続き、新たな多孔質層を非多孔質Ｇｅ基板の露出面で形成すること、並びに該新たな多孔質層上へ、第１および第２の非多孔質層の堆積を実施する前記工程を繰り返すことをさらに含み得る。
熱処理工程、および好ましくはまたゲルマニウム基板などの材料の前処理は、好ましくは酸素および水のない雰囲気中の、好ましくは真空中またはさもなければ還元雰囲気中の炉において実施する。
本開示の一態様によれば、光電子デバイスを製造する方法が提供され、該方法は、第１のエッチング条件を使用して単結晶ゲルマニウムのウェハをエッチングすることであって、前記エッチングは前記単結晶ゲルマニウム内に含有される所与の密度の細孔を形成し、前記細孔の少なくともいくらかは前記ウェハの表面で露出される、エッチングすること；所与の結晶材料の基板層を前記ウェハの前記表面上に堆積することであって、前記基板層は前記細孔の露出したものを閉じる、堆積すること；前記ウェハおよび前記基板層を、所与の環境内で第１の期間、第１の温度に加熱することであって、前記加熱は、前記細孔を、前記ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる、加熱すること；前記光電子デバイスを集合的に形成することを含む、前記基板層と一体化した半導体コンポーネントを作製すること；並びに前記ウェハの前記キャビティ散在ピラーを破壊し、それにより前記光電子デバイスを前記ウェハの残りのウェハ部分から解放することを含む。
本開示の別の態様によれば、光電子デバイスを製造するためのシステムが提供され、該システムは、第１のエッチング条件を使用して単結晶ゲルマニウムのウェハをエッチングするように構成されたエッチングステーションであって、前記エッチングは前記単結晶ゲルマニウム内に含有される所与の密度の細孔を形成し、前記細孔の少なくともいくらかは前記ウェハの表面で露出される、エッチングステーション；所与の結晶材料の基板層を前記ウェハの前記表面上に堆積するように構成された堆積ステーションであって、前記基板層は前記細孔の露出したものを閉じる、堆積ステーション；前記ウェハおよび前記基板層を、所与の環境内で第１の期間、第１の温度に加熱するように構成された加熱ステーションであって、前記加熱は、前記細孔を、前記ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる、加熱ステーション；前記光電子デバイスを集合的に形成することを含む、前記基板層と一体化した半導体コンポーネントを作製するように構成された半導体コンポーネントステーション；並びに前記ウェハの前記キャビティ散在ピラーを破壊し、それにより前記光電子デバイスを前記ウェハの残りのウェハ部分から解放するように構成された剥離ステーションを含む。
本開示の別の態様によれば、１つ以上の結晶材料で作製された基板層であって、該基板層は第１の表面および前記第１の表面の反対側の第２の表面を有する、基板層、前記基板層の前記第１の表面と一体化される半導体コンポーネントを含む光電子デバイスが提供され、前記基板層の前記第２の表面は、単結晶ゲルマニウム材料で作製されて前記基板層の該第２の表面から突き出る複数の破壊されたキャビティ散在ピラー部分を有し、ここで、前記破壊されたキャビティ散在ピラー部分は、約２０ｎｍから約５００ｎｍの範囲の寸法を有する。
本開示を読めば、本改良に関する多くのさらなる特徴およびそれらの組合せが当業者に明らかになるであろう。
図面の説明
図面において、
図１は、１つ以上の実施態様による、単結晶ゲルマニウムのウェハから剥離した基板層と一体化される半導体コンポーネントを有する光電子デバイスの一例の斜視図である； 図１Ａ～図１Ｄは、それぞれ、成長したままの、引き続く６５０℃でのアニーリング、引き続く７００℃でのアニーリング、および引き続く７５０℃でのアニーリングを行った、それぞれの例による剥離後の表面粗さの顕微鏡画像（上部）および直径分布（下部）を提示する； 図１Ａ～図１Ｄは、それぞれ、成長したままの、引き続く６５０℃でのアニーリング、引き続く７００℃でのアニーリング、および引き続く７５０℃でのアニーリングを行った、それぞれの例による剥離後の表面粗さの顕微鏡画像（上部）および直径分布（下部）を提示する； 図１Ａ～図１Ｄは、それぞれ、成長したままの、引き続く６５０℃でのアニーリング、引き続く７００℃でのアニーリング、および引き続く７５０℃でのアニーリングを行った、それぞれの例による剥離後の表面粗さの顕微鏡画像（上部）および直径分布（下部）を提示する； 図１Ａ～図１Ｄは、それぞれ、成長したままの、引き続く６５０℃でのアニーリング、引き続く７００℃でのアニーリング、および引き続く７５０℃でのアニーリングを行った、それぞれの例による剥離後の表面粗さの顕微鏡画像（上部）および直径分布（下部）を提示する； 図２Ａは、１つ以上の実施態様による、単結晶ゲルマニウムのウェハの一例の側面図である； 図２Ｂは、１つ以上の実施態様による、ウェハ内に含有される所与の密度の細孔を形成するエッチング工程後の図１Ａのウェハの側面図であり、該細孔の少なくともいくらかがその表面で露出されている； 図２Ｃは、１つ以上の実施態様による、所与の結晶材料の基板層の、ウェハの表面上への堆積後の図２Ｂのウェハの側面図であり、該基板層が露出した細孔の少なくともいくらかを閉じている； 図２Ｄは、１つ以上の実施態様による、細孔を、ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる加熱工程後の図２Ｃのウェハの側面図である； 図２Ｅは、１つ以上の実施態様による、電子コンポーネントをウェハの表面と一体化させた後の図２Ｄのウェハの側面図であり、該電子コンポーネントおよび基板層が集合的に電子デバイスを形成する； 図２Ｆは、１つ以上の実施態様による、電子デバイスがキャビティ散在ピラーを破壊することによってウェハから剥離される剥離工程後の残りのウェハ部分の側面図である； 図２Ｇは、１つ以上の実施態様による、残りのウェハ部分から突き出る破壊されたキャビティ散在ピラーを除去する表面処理工程後の図２Ｆの残りのウェハ部分の側面図であり、該残りのウェハ部分が、別の光電子デバイスの製造用の単結晶ゲルマニウムの新たなウェハとして使用可能である； 図３は、１つ以上の実施態様による、コントローラに通信可能に結合したステーションを示す、光電子デバイスを製造するための例示的システムの概略図である； 図４は、１つ以上の実施態様による、図３のコントローラのコンピューティングデバイスの一例の概略図である； 図５は、１つ以上の実施態様による、光電子デバイスを製造する方法の一例のフローチャートである； 図６Ａは、１つ以上の実施態様による、エッチングステーションの一例の概略図である； 図６Ｂは、１つ以上の実施態様による、堆積ステーションの一例の概略図である； 図７Ａは、１つ以上の実施態様による、ウェハ内に所与の密度の細孔を形成するエッチング工程後の単結晶ゲルマニウムのウェハの側面図である； 図７Ｂは、１つ以上の実施態様による、バッファゲルマニウム層をエッチングしたウェハ上に堆積する堆積工程後の図７Ａの該エッチングしたウェハの側面図である； 図７Ｃは、１つ以上の実施態様による、加熱工程および半導体コンポーネント作製工程後の図７Ｂのエッチングしたウェハの側面図である； 図８は、１つ以上の実施態様による、図７Ａ～図７Ｃの工程を実施するときの、温度を時間の関数として示すグラフである； 図９は、Ｇｅ単結晶膜を得るプロセスフローの一例を示す概略図であり、ここで、図９（ａ）は、単一の多孔質Ｇｅ層の形成を示し；図９（ｂ）は、Ｇｅエピタキシ用のテンプレートを作成するためのＧｅバッファ層の低温焼結および堆積を示し；図９（ｃ）は、剥離用の分離層を作成するための高温焼結およびＧｅエピタキシャル成長を示し；図９（ｄ）は、Ｇｅ ＮＭの剥離を示す； 図１０（ａ）は、ＰＧｅ／Ｇｅ上に成長させた典型的な４インチのエピタキシャルＧｅを示す写真であり；図１０（ｂ）は、（中央領域から取得した）エピタキシャルＧｅ／ＰＧｅについての０．４８ｎｍのＲＭＳ粗さを有する例示的ＡＦＭタッピングモード画像を示し；図１０（ｃ）は、エピタキシャルＧｅ層の断面ＳＥＭ画像を示し；図１０（ｄ）は、空隙層領域へのズームである挿入図を示す； 図１１（ａ）は、４０～４５％の多孔率を有し、低温で堆積したＧｅ層を有する単一のＧｅ多孔質層の断面図であり；図１１（ｂ）は、アニーリング中の多孔質層を示し、図１１（ｃ）は、アニーリング後の多孔質層を示す； 図１２（ａ）は、ＰＧｅ／Ｇｅテンプレート上に成長させたホモエピタキシャルＧｅの例示的２Θスキャンを示し（参照ＪＣＰＤＳカード番号０４－０５４５を下に示す）、挿入図は、バルク基板から得られたものと比較したホモエピタキシャルＧｅからのオメガロッキング曲線の片対数プロットを示し；図１２（ｂ）は、オフカット角の関数としてのＧｅ（００４）の例示的ＦＷＨＭおよび強度変化を示す； 図１３（ａ）は、（２２０）反射からの異なるかすり入射角αｉでのエピＧｅ層の例示的かすり入射Ｘ線回折２ΘΧ／φスキャン曲線を示し；図１３（ｂ）は、ＩＰＧＩＤによって測定したロッキング曲線（２２０）面のＦＷＨＭおよびピーク位置のプロットを示し、実線は目を誘導するために描いており；図１３（ｃ）は、６３２ｎｍ励起で得られた、ＰＧｅ／Ｇｅ基板上に成長させたエピタキシャルＧｅ層の例示的ラマンスペクトルを示す； 図１４（ａ）は、エピ層Ｇｅ構造の例示的断面ＴＥＭ画像を示し；図１４（ａ１）は、ＨＴ ＧｅのＨＲＴＥＭを示し、図（ａ１）における挿入図は、［１ １０］ゾーン軸に沿って取ったＨＴ Ｇｅからの制限視野電子回折（ＳＡＥＤ）パターンであり；図１４（ａ２）は、（２２０）結晶面のみを示すＨＴ Ｇｅからの逆高速フーリエ変換を示し；図１４（ｂ１）は、ＧｅバルクからのＨＲＴＥＭを示し、図１４（ｂ１）は、ＧｅバルクからのＳＡＥＤパターンであり；図１４（ｂ２）は、（２２０）結晶面のみを表示するＧｅバルクからの逆高速フーリエ変換を示す； 図１５（ａ）は、接着試験の概略図を示し；図１５（ｂ）は、Ｇｅ ＮＭ上の低倍率上面ＳＥＭを示し、挿入図はピラー分布上のズームを示し；図１５（ｃ）は、ステンレス上のＧｅ ＮＭモルフォロジを示すＡＦＭ画像を示し、ＲＭＳ粗さは約６ｎｍであり；図１５（ｄ）は、（ＰＧｅ／Ｇｅバルク上での）リリース前のエピＧｅおよびステンレス鋼上のＧｅ ＮＭの例示的２Θスキャンを示す。
詳細な説明
図１は、基板層１０４上に半導体コンポーネント１０２を有する例示的光電子デバイス１００の斜視図である。そのような半導体コンポーネント１０２の例は、いくつかの例をあげると、フォトダイオード、太陽電池、フォトトランジスタ、光電子増倍管、光アイソレータ、集積光回路素子、フォトレジスタ、電荷結合イメージングデバイス、レーザーダイオード、量子カスケードレーザ、発光ダイオード、有機発光ダイオード、光電子カメラ管、トランスデューサ、熱光起電力素子、および量子デバイスを含み得る。半導体コンポーネントは、シリコンベースのＩＶ族ヘテロ構造（例えば、Ｇｅ／Ｓｉ、ＧｅＳｎ／Ｓｉ、ＳｉＧｅＳｎ／Ｓｉ、ＳｉＣ／Ｓｉ等）、シリコン上の窒化ガリウム（ＧａＮ／Ｓｉ）、シリコン上の窒化アルミニウム（ＡｌＮ／Ｓｉ）、Ｓｉ上のガリウムヒ素（ＧａＡｓ／Ｓｉ）、Ｓｉ上のガリウムリン（ＧａＰ／Ｓｉ）、Ｓｉ上のインジウムガリウムヒ素（ＩｎＧａＡｓ／Ｓｉ）、Ｓｉ上の窒化アルミニウムインジウム（ＡｌＩｎＮ／Ｓｉ）、Ｓｉ上の窒化ガリウムインジウム（ＧａＩｎＮ／Ｓｉ）などのシリコン上のＩＩＩ－Ｖ族ヘテロ構造、および他のタイプの適切な半導体ヘテロ構造を含み得る。半導体コンポーネント１０２と基板層１０４との間の結晶不整合を避けるために、それらの格子定数は好ましくは、互いに一致している。例えば、半導体コンポーネント１０２がＩＩＩ－Ｖ族半導体コンポーネント１０６である実施態様においては、ゲルマニウムがＧａＡｓ、ＩｎＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＰ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰ、ＩｎＡｌＧａＰ、ＩｎＧａＡｌＰ、ＡｌＩｎＧａＰなどのＩＩＩ－Ｖ族半導体の格子定数に実質的に近い格子定数を有するため、基板層１０４は、単結晶ゲルマニウムなどの格子整合した結晶材料の層を有し得る。
この実施態様において示すように、基板層１０４は、半導体コンポーネント１０２と一体化される第１の表面１０４ａ、および該第１の表面１０４ａの反対側の第２の表面１０４ｂを有する。示すように、この例においては、第２の表面１０４ｂは、所与の表面粗さ１０８を有する。例示した表面粗さ１０８は、光電子デバイス１００を単結晶ゲルマニウムのウェハから剥離する製造工程から生じ得る。
より具体的には、この例においては、表面粗さ１０８は、基板層１０４の第２の表面１０４ｂから突き出る複数の突起を含む。突起は、図１Ａに示すものなど、不規則な、例えばランダムな、破壊されたピラー１１０の分布の形態をとり得る。いくつかの実施態様においては、破壊されたピラー１１０は、例えば１０ｎｍと５０ｎｍとの間の、表面１０４に垂直な深さ、および約２０ｎｍから約５００ｎｍ、より頻繁には約５０ｎｍから約２００ｎｍの間の範囲の直径を有し得ることが注目される。単結晶ゲルマニウムのウェハからの基板の剥離に引き続き基板をアニールすることは、基板を、剥離に引き続きアニールしなかった図１Ａ、基板を、剥離に引き続き６５０℃で１時間アニールした図１Ｂ、基板を、剥離に引き続き７００℃で１時間アニールした図１Ｃ、および基板を、剥離に引き続き７５０℃で１時間アニールした図１Ｄに示すものなど、直径の拡大および突起の短縮につながり得、突起の顕微鏡画像を各図の上部に提示し、直径分布をプロットしたグラフを各図の下に提示する。いくつかの実施態様においては、破壊されたピラーは、残りのウェハ部分からの光電子デバイスの剥離後、そのまま残り得る。いくつかの他の実施態様においては、以下にさらに説明するように、表面粗さの低下のために、破壊されたピラー１１０を、処理するまたはさもなければ除去することができる。
一つの例によれば、除去可能なゲルマニウム（Ｇｅ）層状コンポーネントは、第１の低温（例えば４００℃未満；８０℃と４００℃との間、１５０℃と３５０℃との間、または２００℃と３００℃との間）で、多孔質単結晶Ｇｅの基板の露出面上での単結晶Ｇｅの第１の非多孔質層の堆積を実施することを含んで形成させる。堆積は、多孔質単結晶Ｇｅ基板を用いるエピタキシを介した第１の非多孔質層における単結晶構造につながる。第１の非多孔質層の堆積は、ジゲルマン（Ｇｅ２Ｈ６）、またはいくつかの実施態様においてはゲルマンＧｅＨ４、ＧｅＨＣｌ３、ＧｅＨ２Ｃｌ２またはＧｅＨ２などの、低温で機能し得る第１の前駆体を使用して実施する。そのような前駆体は、比較的高価であり得るが、第１の非多孔質層を１０ｎｍと１００ｎｍとの間など比較的薄くすることによって、高価であることの不都合さを軽減することができる。この例においては、この第１の層を低温で堆積することは、多孔質Ｇｅ基板の単結晶構造を保存することを可能にし、それにより、それを用いるエピタキシを介した第１の非多孔質層における単結晶構造につながる。この第１の非多孔質層はここで、引き続く結晶成長、例えばエピタキシ用のテンプレートを形成する。
この時点で、温度は、４００℃超、好ましくは約５００℃などの「高」温に上昇する。第１の層上への単結晶Ｇｅの第２の非多孔質層の堆積のための温度を上げることには、種々の利点があり得る。第一に、高温では、低温ではうまく機能しない前駆体を使用し得、例えばＧｅＣｌ４などのそのような前駆体は、低温で作動し得る前駆体よりも（ｔｈａｔ）大幅にコストが低くあり得、多くの産業用途の扉を開く。第二に、例えば結晶の電子的特性によって測定することができるものなどの結晶品質は一般に、結晶をより高い温度でエピタキシャル成長させるときにより良好である。この高温では、堆積される第２の層は、用途に依存して、例えば１ミクロンと十または数十ミクロンとの間など、第１の層より、例えば１桁以上大きな、実質的により大きな厚さを有し、全体としてより低いコストを示す。
この時点で、Ｇｅまたは他の材料の追加層（例えば光電気デバイス用途におけるＩＩＩ－Ｖ族半導体結晶材料の１つ以上の層）は、第２の層上に堆積させることもできるし、堆積させないこともできる。
いったん全ての所望の層を堆積すると、この時点で構造的に脆弱な層を示し得る第１の層の下の多孔質層を、第１の層、第２の層、および任意の追加層の基板からの分離を可能にする手段として使用することができる。より具体的には、第１の層、第２の層、および任意の追加層を、基板から引き離すことができる（例えば「剥がす」）。
一つの実施態様においては、基板は、非多孔質単結晶Ｇｅのバルク層を有し得、多孔質層を、露出面上に形成することができる（例えば用途に依存して１０％と９０％との間、好ましくは３０％と７０％との間、または３０％と６０％との間または３５％と５５％との間、または４０％と５０％との間の多孔率を形成するためのエッチングまたは任意の適切な技術によって）。単結晶Ｇｅの多孔質層は、数ミクロンから数百ミクロン、例えば１００ｎｍと４００ｎｍとの間など、比較的薄くあり得、それが、いったん以前に堆積した層を引き離したときに、多孔質層の下の非多孔質単結晶Ｇｅのバルク層を再利用して、露出面上に別の多孔質層を形成すること、およびさらなる堆積を可能にする。
いくつかの実施態様においては、第１の層および第２の層の堆積の間に高温（例えば４００℃と６００℃との間）でアニーリング工程を実施することが、好ましくあり得る。アニーリング工程は、いくつかの実施態様において使用され、満足のいく結晶品質につながった。そのような高温アニーリング工程は、多孔質層の再構築および安定化に影響を有し得る。
いくつかの実施態様においては、化学洗浄工程を、第１の非多孔質層の堆積の前に、多孔質単結晶Ｇｅ層上で実施することができる。化学洗浄工程は、露出面から表面酸化を除去すること、および表面酸化をハロゲン表面終端によって置き換えることを含み得る。これは、例えば溶液中でハロゲンを使用することを含み得る。いくつかの実施態様においては、同様に、または多孔質単結晶層の露出面に対する先行工程として、溶液中で溶媒を使用することは、望まれ得る細孔へのハロゲンの浸透に有利に働き得るであろうことが見出された。溶媒は、例えばエタノールまたはイソプロピル（ＩＰＡ）であり得る。ハロゲンは、例えば臭素（ｂｒｏｍｅ）であり得る。特に臭化水素は、いくつかの実施態様において満足のいく結果を生み出すことが見出された。実際、多孔質層の露出面を、第１の層の堆積の前に、酸化環境において形成し、取り扱いおよび／または保管した場合、露出層は酸化され得、これは、対処しなければ引き続く層のエピタキシャル成長を妨げ得る。化学洗浄は、表面酸化をハロゲン表面終端によって置き換えることによって酸化に対処し得る。いくつかの実施態様において適切であり得る代替ハロゲンは、フッ化水素、塩酸塩、ヨウ化水素を含む。
いくつかの実施態様においては、露出面上への第１の非多孔質層の堆積の前に、ハロゲン表面終端の全てではないにしても少なくともいくらかを除去することが望ましくあり得る。実際、ハロゲン表面終端の存在は、エピタキシャル成長、または別の言い方をすると結晶構造の「コピー」を妨げ得る。低温で一定期間（例えば数分間）アニーリングする工程が、この目的に有用であり得る。アニーリングする工程は、特殊なオーブン中などの非酸素環境中で実施することができる。いくつかの実施態様においては、アセンブリは、引き続く層の堆積のために、および剥がすことのためにさえオーブン中に残し得る。特定の実施態様の観点から、温度の選択においてバランスに達する必要があり得る。実際、一方では、より高い温度がハロゲン終端を除去することにより効率的であり得るが、他方では、ハロゲン終端は、完全に除去する必要はなくあり得、より高い温度は、多孔質構造の変形を引き起こし得る。実施態様に依存して、そのような初期低温アニーリング工程に適した低いアニーリング温度は、例えば、１００℃と４００℃との間、好ましくは２００℃と３００℃との間であり得る。アニーリングの期間は、実施態様によって異なり得、いくつかの場合においては、数分で十分であり得る。アニーリングは典型的には、必要とされるよりも長い期間実施することができるが、追加の期間は、生産性の損失を意味し得、従って、いくつかの実施態様においては、数分と１時間との間のアニーリング時間が、好ましくあり得る。
剥離の後、残りのウェハ部分を、引き続く多くの他の光電子デバイスの製造用に使用することができ、それにより、光電子デバイスあたりの、基板として使用する高価な単結晶ゲルマニウムの量を低下させる。
Ｇｅ基板の露出面上での新たな多孔質層の形成の前に、研磨する工程を実施することができる。研磨は、ＣＭＰ、化学エッチング、電気化学研磨、または任意の他の適切な技術によって実施することができる。
より具体的には、一つの例によれば、光電子デバイス１００を単結晶ゲルマニウムのウェハから剥離可能にするために、多くの工程を、図２Ａから２Ｇを参照して以下に説明するように実施することができる。
図２Ａは、単結晶ゲルマニウム２１４のウェハ２１２の一例を示す。示すように、ウェハ２１２は、第１のウェハ表面２１２ａおよび該第１のウェハ表面２１２ａの反対側の第２のウェハ表面２１２ｂを有するシート状本体２１６を有する。単結晶ゲルマニウム２１４のウェハ２１２は、図１を参照して説明したものなどの１つ以上の光電子デバイスの製造用の基礎として使用する。図２Ａに戻って参照すると、ウェハの第１の厚さｔ１は、実施態様によって異なり得る。例えば、ウェハ２１２の第１の厚さｔ１は、約５０ｕｍと約１ｃｍ以上との間、好ましくは約０．０１ｍｍと約０．２ｍｍとの間、最も好ましくは約０．１５ｍｍと約０．６ｍｍとの間の範囲であり得る。いくつかの実施態様においては、第１および第２のウェハ表面２１２ａおよび２１２ｂの所与のものは、所定の表面粗さ閾値を超える表面粗さ２０８を有する。これらの実施態様においては、所与のウェハ表面（複数可）２１２ａおよび２１２ｂの表面粗さは、洗浄または他の適切な表面処理工程（複数可）によって低下させ得る。
図２Ｂは、エッチング工程後の図２Ａのウェハ２１２を示す。エッチング工程は、第１のエッチング条件での単結晶ゲルマニウム２１４のウェハ２１２のエッチングを含む。エッチング工程は、単結晶ゲルマニウム２１４内に含有される所与の密度の細孔２１６を形成する。この実施態様において示すように、細孔２１６は、第１のウェハ表面２１２ａからウェハ２１２の厚さｔ１内の所与の深さｄまで延び、それにより、単結晶ゲルマニウム２１４のウェハ２１２中で細孔含有層２１８を形成する。細孔２１６は、第１のウェハ表面２１２ａに対して実質的に垂直にまたは斜めに延び得る。いくつかの実施態様においては、細孔含有層２１８は、約１０ｎｍと１００ｕｍとの間、好ましくは約５０ｎｍと１０μｍとの間、最も好ましくは約２００ｎｍと２μｍとの間の範囲の第２の厚さｔ２を有し得る。従って、細孔２１６のいくらかは、挿入図Ｂに示すものなど、ウェハ２１２の第１のウェハ表面２１２ａで露出される。第１のエッチング条件は、細孔２１６が約３５％と６５％との間の範囲の密度で、好ましくは約５０％で形成されるようなものである。例えば、いくつかの実施態様においては、１０％の密度が、あるエッチングおよび加熱条件で達成された。この開示においては、密度は、細孔含有層内の空隙の量と細孔含有層の総体積との間の比によって定義される。
示すように、露出した細孔２１６は一般に、その上での半導体コンポーネントの成長にとっては不向きである望ましくない表面粗さ２２０を作成する。表面粗さ２２０を低下させ、半導体表面の受入れのための第１のウェハ表面２１２ａを適切に準備するために、所与の結晶材料２２４の基板層２２２を、図２Ｃに示すものなど、ウェハ２１２の第１のウェハ（ｗａｔｅｒ）面２１２ａ上に堆積する。そうすることによって、細孔２１６の露出したものを基板層２２２によって閉じ、挿入図Ｃに示すように、低下した表面粗さの露出面２２８を、ウェハ２１２の上に残す。
図２Ｄは、ウェハ２１２および基板層２２２を所与の環境内で第１の期間、第１の温度に加熱する加熱工程後の図２Ｃのウェハ２１２を示す。予想することができるように、そのような加熱は、細孔２１６を、挿入図Ｄに示すものなどの、互いに相互接続されたキャビティ散在ピラー２１０に変化させ得る。キャビティ散在ピラー２１０が集合的にウェハ２１２の一体性を低下させ、相互接続ピラー２１０およびキャビティ２２６が分散されていることが理解される。従って、加熱工程は、細孔含有層２１８を、加熱工程により、低下した一体性の層２３０に変化させる。いくつかの実施態様においては、加熱工程はまた、基板層２２２の上の表面粗さ２２８を低下させることにおいて寄与する。
図２Ｅに例示する次の工程においては、半導体コンポーネント２０２を、基板層２２２の露出面と一体化させる。半導体コンポーネント２０２は、上に列挙したものなどの任意の適切なタイプの半導体コンポーネントであり得る。半導体コンポーネント２０２は、１つ以上の工程において基板層２２２上に堆積させることができる。例えば、半導体コンポーネント２０２は、従来のエピタキシャル成長技術、化学蒸着技術等を使用して一連の層を互いの上に堆積することによって作製することができる。いったん堆積すると、半導体コンポーネント２０２および基板層２２２は集合的に、単結晶ゲルマニウム２１４のウェハ２１２の低下した一体性の層２３０上にある光電子デバイス２００を形成する。
光電子デバイス２００は、図２Ｆに示すように、単結晶ゲルマニウム２１４のウェハ２１２から剥離し、残りのウェハ部分２１２’を残す。例えば、光電子デバイス２００は、低下した一体性の層２３０を破壊することによってウェハ２１２から剥離することができる。いくつかの実施態様においては、光電子デバイス１００をウェハ２１２から引き離し得、またはその逆であり得る。光電子デバイス１００は、エポキシまたはテープなどの接着剤、超音波ビーム、ウォータージェット等を使用して加える機械力を使用して剥離することができる。結果として得られる光電子デバイス１００の基板層は、例えば、１０ｎｍから４００ｎｍの範囲であり得る。いくつかの他の実施態様においては、光電子デバイス２００は、フリップチップ堆積技術等を使用して別の基板上に堆積させることができる。示すように、剥離は、低下した一体性の層２３０の破壊から生じる、望ましくない表面粗さ２３２を残し得る。従って、相互接続ピラー２１０を破壊することによって、光電子デバイス２００の下面２００ａおよび残りのウェハ部分２１２’の上面２１２ａ’が、それらのそれぞれの表面２００ａおよび２１２ａ’から突き出る破壊された相互接続ピラー２１０を示す。
光電子デバイス２００の下面２００ａの表面粗さ２３２は、光電子デバイス２００の動作を阻害することなくそのまま維持され得るので、いくつかの実施態様においては、残りのウェハ部分２１２’の上面２１２ａ’の表面粗さ３２３を、洗浄するか、またはさもなければ除去し得る。実際、破壊された相互接続ピラー２１０は、１つ以上の表面処理工程において残りのウェハ部分２１２’から除去し得、その結果を図２Ｇに示す。表面の処理は、実施態様に依存して、湿式化学エッチング工程（複数可）、化学処理工程（複数可）および化学機械研磨（ＣＭＰ）工程（複数可）を含み得る。理解することができるように、図２Ｇの残りのウェハ部分２１２’は、厚さが低下しているだけであって、図２Ａの元のウェハ２１２と同様である。例えば、残りのウェハ部分２１２’は、第１の厚さｔ１より小さい第３の厚さｔ３を有し得、すなわち、ｔ３＜ｔ１である。従って、残りのウェハ部分２１２’は、１つ以上の他の光電子デバイス（図示せず）の製造用の基礎として使用し得る。換言すれば、図２Ａ～２Ｇを参照して説明した工程は、多数回、繰り返すことができる。そのような場合においては、図２Ａ～２Ｇに示す処理工程は、１回以上、繰り返されるであろう。その再利用の前に、残りのウェハ部分２１２’を、表面再調整することができる。
これらの処理工程は、以下に説明する他の処理工程と同様に、基板製造システム３００によって実施することができ、その一例を図３に示す。示すように、この実施態様においては、基板製造システム３００は、エッチングステーション３０２、堆積ステーション３０４、加熱ステーション３０６および剥離ステーション３０８を有する。いくつかの実施態様においては、他の潜在的なステーションが、基板製造システム３００の一部であり得る。
例えば、エッチングステーション３０２は、図２Ｂを参照して上で論じたエッチング工程を実施し得る。より具体的には、エッチングステーション３０２は、所望の密度の細孔を単結晶ゲルマニウムのウェハの細孔含有層内で形成し得る、第１のエッチング条件、または任意の他のエッチング条件を作成し得る。いくつかの実施態様においては、エッチングステーション３０２は、１つ以上の定電流セル、１つ以上の電源等を有する１つ以上の電気化学システムを組み込み得る。
いくつかの実施態様においては、図２Ｃを参照して上で論じたたものなど、堆積ステーション３０４を使用して、基板層を単結晶ゲルマニウムのウェハ上に堆積することができる。いくつかの実施態様においては、堆積ステーション３０４は、化学蒸着システム、エピタキシリアクタ、および任意の他の同様の堆積システムを組み込み得る。いくつかの実施態様においては、堆積ステーション３０４は、その上で堆積または成長を実施することになる表面を準備するための表面準備ステーションを含み得る。しかしながら、いくつかの他の実施態様においては、表面準備ステーションは、堆積ステーション３０４から離れてあり得る。
加熱ステーション３０６は、図２Ｄを参照して上で論じた加熱工程を実施し得る。そのようなものとして、加熱ステーション３０６は、ウェハおよび基板層を、例えば所与のガスを含む制御された環境内で、所与の期間、所与の温度に加熱し得る。所与のガスは、窒素と混合した少なくとも１０％の水素、純粋な水素を含み得、または真空中である。所与のガスは、実施態様によって異なり得る。しかしながら、少なくともいくつかの実施態様においては、酸素のない環境が好ましいことが見出された。加熱ステーション３０６は、急速熱アニーリングシステム等を組み込み得ることが、注目される。いくつかの実施態様においては、堆積ステーション３０４および加熱ステーション３０６は、単一のステーションの一部である。
いくつかの実施態様においては、図２Ｅを参照して論じたものなど、ステーションを使用して、基板層と一体化した半導体コンポーネントを作製する。いくつかの実施態様においては、そのようなステーションは、従来のエピタキシャル成長技術を使用して一連の半導体層を互いの上に堆積して半導体コンポーネントを形成し得る、堆積ステーションの形態で提供し得る。いくつかの実施態様においては、堆積ステーション３０４を使用して、基板層をウェハの上に堆積することおよび半導体コンポーネントを該基板層の上に堆積することの両方を行い得る。いくつかの実施態様においては、半導体コンポーネントは、半導体コンポーネント製造業者からそのまま受け取って堆積し得るか、またはさもなければ基板層と一体化させ得る。そのような実施態様においては、堆積ステーション３０４、または任意の他の適切なステーションは、半導体コンポーネントをピックアップし、それを基板層に堆積するかまたはさもなければ取り付けるように構成し得る。
示すように、剥離ステーション３０８は、図２Ｆを参照して上述したものなど、光電子デバイスを残りのウェハ部分から剥離するように構成される。剥離ステーション３０８は、光電子デバイスを残りのウェハ部分から引き離し、それにより単結晶ゲルマニウムのウェハの低下した一体性の層を破壊するように構成された、ロボットアームなどの１つ以上の可動部分を有し得る。いくつかの実施態様においては、残りのウェハ部分を固定された状態で維持したまま、引っ張り力を光電子デバイス上に加え得、またはその逆であり得る。
いくつかの実施態様においては、全てのステーションをオーブンと一体化させることができ、他の実施態様においては、ステーションのいくつかをオーブンから分離することができ、これは、そのような他の実施形態においては、サンプルを該オーブンから別の位置に移動する必要があり得ることを意味することが理解されるであろう。
示す実施態様に示すように、ステーション３０２、３０４、３０６および３０８は、処理工程を、上で論じた単結晶ゲルマニウムのウェハ上で連続的に実施するステーションおよびそれらのコンポーネントのそれぞれを制御するコントローラ３１０に通信可能に結合することができる。コントローラ３１０は、ハードウェアコンポーネントおよびソフトウェアコンポーネントの組合せとして提供することができる。いくつかの実施態様においては、コントローラ３１０は、個々のステーションのいくつかの一部であり得る任意のコントローラ部分を包含する。そのようなものとして、コントローラ部分が互いに分離しているにもかかわらず、およびコントローラ部分が互いに通信可能に結合されているため、それらは、コントローラ３１０を形成する。ハードウェアコンポーネントは、コンピューティングデバイス４００の形態で実装することができ、その一例を、図４を参照して説明する。
図４を参照すると、コンピューティングデバイス４００は、プロセッサ４０２、メモリ４０４、およびＩ／Ｏインタフェース４０６を有し得る。本明細書において論じる処理工程の少なくともいくつかを実施するための命令４０８は、メモリ４０４上に記憶させることができ、プロセッサ４０２によってアクセス可能である。
プロセッサ４０２は、例えば、汎用マイクロプロセッサまたはマイクロコントローラ、デジタル信号処理（ＤＳＰ）プロセッサ、集積回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、再構成可能プロセッサ、プログラマブル読み取り専用メモリ（ＰＲＯＭ）、またはそれらの任意の組合せであり得る。
メモリ４０４は、例えば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、コンパクトディスク読み取り専用メモリ（ＣＤＲＯＭ）、電気光学メモリ、光磁気メモリ、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、および電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、強誘電体ＲＡＭ（ＦＲＡＭ）などの、内部または外部のいずれかに配置される任意のタイプのコンピュータ可読メモリの適切な組合せを含み得る。
各Ｉ／Ｏインタフェース４０６は、コンピューティングデバイス４００が、キーボード（複数可）、マウス（複数可）などの１つ以上の入力デバイスと、またはディスプレイ（複数可）などの１つ以上の出力デバイス、メモリシステム（複数可）、ネットワーク（複数可）等と相互接続することを可能にする。Ｉ／Ｏインタフェース４０６はまた、コンピューティングデバイス４００が、ステーション３０２、３０４、３０６および３０８と、または、これらに限定されないが結晶材料ソース（複数可）、エッチャントソース（複数可）、ロボットアーム（複数可）等を含むそれらのコンポーネントに相互接続することを可能にする。
各Ｉ／Ｏインタフェース４０６は、コントローラ３１０が、他のコンポーネントと通信し、他のコンポーネントとデータを交換し、ネットワークリソース、サーバアプリケーションにアクセスして接続し、インターネット、イーサネット、旧来の電話サービス（ＰＯＴＳ）回線、公衆交換電話網（ＰＳＴＮ）、サービス統合デジタル網（ＩＳＤＮ）、デジタル加入者回線（ＤＳＬ）、同軸ケーブル、光ファイバ、衛星、モバイル、無線（例えばＷｉ－Ｆｉ、ＷｉＭＡＸ）、ＳＳ７シグナリングネットワーク、固定回線、ローカルエリアネットワーク、ワイドエリアネットワーク、およびこれらの任意の組合せを含む他のものを含む、データを担持することが可能なネットワーク（または複数のネットワーク）に接続することによって他のコンピューティングアプリケーションを実施することを可能にする。
本明細書において説明するコンピューティングデバイス４００および該コンピューティングデバイス４００によって作動される任意のソフトウェアアプリケーションは、単なる例であることが意図されている。当業者には明らかであろうように、コントローラ３１０の他の適切な実施態様もまた、提供することができる。
図５は、１つ以上の光電子デバイス（複数可）を製造する方法５００の一例のフローチャートを示す。方法５００の工程の少なくともいくつか、または本明細書において説明する任意の他の方法（複数可）は、図３を参照して説明した基板製造システム３００によって部分的にまたは全体的に実施することができる。
工程５０２で、単結晶ゲルマニウムのウェハを、第１のエッチング条件を使用してエッチングする。エッチングの工程５０２は、単結晶ゲルマニウム内に含有される所与の密度の細孔を形成し、該細孔の少なくともいくらかが前記ウェハの表面で露出される。いくつかの実施態様においては、細孔の密度は、約３５％と前記６５％との間の範囲である。最も好ましくは、細孔の密度は、約５０％である。
工程５０４で、所与の結晶材料の基板層を、単結晶ゲルマニウムのウェハの表面上に堆積する。基板層の堆積が、工程５０２で形成された細孔の露出したものを閉じる。細孔の閉じることは、そのように処理された単結晶ゲルマニウムのウェハの表面粗さを低下させ得る。
いくつかの実施態様においては、基板層は、例えば従来のエピタキシャル成長技術を介して１つ以上の半導体層を受け入れ得るエピタキシャル成長可能層である。
いくつかの実施態様においては、その基板層が作製されている所与の結晶材料は、単結晶ゲルマニウムである。そのような実施態様においては、ウェハおよび基板層の両方が、単結晶ゲルマニウムで作製されており、それが、該基板層と該ウェハとの間および／または近い格子定数を有する他の堆積された半導体層の間で起こる結晶不整合の量を低下させ得る。
いくつかの他の実施態様においては、基板層の所与の結晶材料は、ウェハの結晶材料とは異なる。例えば、いくつかの実施態様においては、基板層は、ウェハの露出面に電気めっきされるＧｅＣｌ４および／またはＧｅＦ４などの前駆体で作製されている。
工程５０６で、ウェハおよび基板層は、所与の環境内で第１の期間、第１の温度まで加熱する。加熱の工程５０６は、細孔を、ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる。換言すれば、加熱の工程５０６は、細孔を、単結晶ゲルマニウム内に分布し、相互接続ピラーの周囲ギャラリーによって定義されるキャビティ中に拡張する。論じたように、キャビティは、低下した一体性の層内の単結晶ゲルマニウムの一体性を集合的に低下させ得る。相互接続ピラーはそれにより、低下した一体性の層の崩壊を防ぐ。
いくつかの実施態様においては、エッチングの工程５０２および加熱の工程５０６は、約２０ｎｍから約５００ｎｍの範囲の寸法を有するキャビティ散在ピラーをもたらすようなものである。
工程５０８で、半導体コンポーネントは、基板層と一体化される。結果として得られた半導体コンポーネントは集合的に、基板層とともに光電子デバイスを形成する。半導体デバイスは、半導体層の１つ以上の層をウェハの表面上に堆積することによって作製することができる。いくつかの実施態様においては、半導体層は、ＩＩＩ－Ｖ族半導体結晶材料を含み得る。
従って、工程５１０で、低下した一体性の層のキャビティ散在ピラーが破壊され、それにより、半導体コンポーネント、および該半導体コンポーネントが一体化される基板層の部分の両方を含む光電子デバイスを、残りのウェハ部分から解放する。
いくつかの実施態様においては、結果として生じる、破壊されたキャビティ散在ピラーは、光電子デバイスのおよび／または残りのウェハ部分の表面（複数可）から除去するかまたはさもなければ洗浄する。
いくつかの実施態様においては、残りのウェハ部分は、別の光電子デバイスの製造用の単結晶ゲルマニウムのウェハとして使用する。これらの実施態様においては、方法５００の工程は、残りのウェハ部分を単結晶ゲルマニウムのウェハとして使用して繰り返す。このようにして、単結晶ゲルマニウムの同じウェハを１回、２回またはそれ以上使用して、１つ、２つまたはそれ以上の光電子デバイスを製造し得る。残りのウェハ部分は、その再利用の前に表面再調整することができる。例えば、残りのウェハ部分は、湿式化学エッチング工程、機械洗浄工程および／または化学機械研磨工程に曝露し得る。
ここで、一実施態様によるエッチングステーション６００の一例を示す図６Ａを参照する。示すように、エッチングステーション６００は、互いに流体連通する容器６０４、ポンプ６０６、電解質ソース６０８を有する密閉流体セットアップ６０２を有する。ポンプ６０６は、いくつかの実施態様においては有用であり得るが、いくつかの他の実施態様においてはそれを省略し得るため、それは、任意であるにすぎない。電源６１０は、容器６０４中で浸漬されて、それらの間にエッチングされるウェハが配置される電極６１２および６１４に電気信号を印加するために提供する。電解質ソース６０８によって提供される電解質のタイプおよび濃度は、振幅、周波数などの電気信号のパラメータとともに、ウェハをエッチングステーション６００においてエッチングするエッチング条件を定義する。この特定の例においては、提供されるエッチング条件は、単結晶ゲルマニウムのウェハにおいて所与の密度の細孔を形成する。そのようにして形成された細孔含有層の厚さは一般に、約５０ｎｍと約１０μｍとの間、最も好ましくは約２００ｎｍと約２μｍとの間の範囲である。図６Ｂは、堆積ステーション６２０、より具体的には電着ステーションの一例を示す。この特定の例に示すように、堆積ステーションは、互いに流体連通する容器６０４、ポンプ６０６、Ｇｅベースのソース６２２を有する密閉流体セットアップ６０２を有する。再びポンプ６０６は、いくつかの実施態様においては任意であり得る。電源６１０は、容器６０４中で浸漬されて、それらの間に処理されるウェハが配置される電極６１２および６１４に電気信号を印加するために提供する。この特定の例においては、図６Ｂの堆積ステーション６２０は、電解質ソース６０８が、除去されて、前駆体ソースの形態で提供することができるＧｅベースのソース６２２で置き換えられていることを除いて、図６Ａのエッチングステーション６００と同様である。いくつかの他の実施態様においては、エッチングステーション６００および堆積ステーション６２０は、互いに独立し得る。この特定の実施態様においては、堆積ステーション６２０を使用して、Ｇｅベースのソース６２２によって提供される前駆体で作製された基板層を堆積することができる。基板層は、約５０ｎｍと約２ｕｍとの間、好ましくは１００ｎｍと５００ｎｍとの間の範囲の厚さを有し得る。
図７Ａは、ウェハ７１２内に所与の密度の細孔７１６を形成するエッチング工程後の単結晶ゲルマニウム７１４のウェハ７１２の一例を示す。示すように、細孔７１６の密度は、この例においては約５０％であり、これは、細孔含有層７１８の５０％が細孔空隙７４０と関連しており、一方、他の５０％が単結晶ゲルマニウム７１４であることを意味する。いくつかの実施態様においては、基板層は、前駆体で作製されていなくてもよい。代わりに、基板層は、単結晶ゲルマニウムで作製されている。図７Ｂに示すものなどの、そのような実施態様においては、単結晶ゲルマニウム７１４の基板層７２２を、ウェハ７１２の細孔含有層７１８の露出した細孔７１６上に堆積し得る。上述したものなどの加熱工程後に、半導体コンポーネント７０２は、残りのウェハ部分からの後の剥離のために、基板層７２２と一体化させ得る。この実施態様に示すように、任意のゲルマニウム層７４２を、加熱工程後、しかし半導体コンポーネント７０２の堆積の前に、基板層７２２の上に堆積し得る。そのような任意のゲルマニウム層７４２は、例えば光電子コンポーネント７０２を適切に受け入れるように、基板層７２２上の表面粗さを低下させることを助け得る。図７Ｃは、この特定の例においてはＩＩＩ－Ｖ族太陽電池構造の形態で提供され、任意のゲルマニウム層７４２の上に受け入れられた、例示的な光電子コンポーネント７０２を示す。任意の他の光電子コンポーネントを、実施態様に依存して、ゲルマニウム層７４２上に堆積し得たであろう。
図８は、光電子デバイスを製造する例示的方法中にウェハ７１２および他のコンポーネントを加熱する温度のグラフを示す。この特定の実施態様においては、温度は、約１００℃～３００℃の第１の温度Ｔ１まで上昇させ、第１の期間Δｔ１の間、その温度で維持する。第１の期間Δｔ１は、多孔質層の再構成を避けるように定義し得る。温度は次いで、約４５０℃～７００℃の第２の温度Ｔ２まで上昇させ、第２の期間Δｔ２の間、その温度で維持する。第２の期間Δｔ２は、キャビティおよびインターピラーを得るために多孔質ＧＥの再構成を確実にするように定義し得る。温度は次いで、約５００℃以上の第３の温度Ｔ３まで下げ、第３の期間の間、その温度で維持し、その後、温度を、室温に達するまで下げる。この実験において使用した加熱ステーションを用いて５００℃を達成したが、６００℃以上などのより高い温度を達成し得る他の加熱ステーションを、いくつかの他の実施態様において同様に使用することができるであろう。この特定の実施態様においては、基板層堆積工程は、第１の期間Δｔ１中に実施することができ、加熱工程は、第２の期間Δｔ２中に実施することができ、半導体コンポーネント作製工程は、第３の期間Δｔ３中に実施することができる。
実施例－電気化学的にエッチングした多孔質Ｇｅ表面上での４インチのＧｅ単結晶のホモエピタキシャル成長
ゲルマニウム（Ｇｅ）は、最初のトランジスタ実証を含む広範な研究の長い歴史をその背景として、潜在的な半導体材料としてかなりの注目を集めている。Ｇｅの魅力は、そのより高い電子および正孔移動度、並びに１．３～１．５５μｍの波長範囲における強力な吸収係数（約２５００ｃｍ－１）を含む、その優れた特性によって促進される。さらに、０．６６ｅＶのその適切なバンドギャップは、光電子デバイスにおける効率的な赤外線検出を可能にする。実際、それは、無数の電子用途における、特に光起電力太陽電池の分野における使用に適している。実際、Ｇｅは、ＧａＩｎＰ／ＧａＡｓ／Ｇｅに基づく多接合太陽電池（ＭＪＳＣ）における優れた下部接合材料であることが知られている。ＩＩＩ－Ｖ族半導体と互換性がある（すなわち：ほぼ一致した格子定数および熱膨張係数）ため、Ｇｅ接合は、この太陽電池アーキテクチャの重要な一部とみなされ、ＭＪＳＣの光起電力性能に約１０％寄与する。しかしながら、太陽電池の効率を向上させる一方、コストもまた、考慮すべきである。より厚いＧｅウェハ基板がＩＩＩ－Ｖ族太陽電池のコストに大幅に寄与することは、注目に値する。さらに、それは、光生成された電子正孔対、それらの収集に影響を及ぼし、それにより再結合率を増加させることによって、潜在的にデバイス全体の光起電力性能を妨げ得る。逆に、Ｇｅ基板の厚さを低下させることは、間違いなく効率的なキャリア収集を可能にし、デバイスの全体のコスト削減にとって有益であるであろう。
その結果、潜在的な基板コスト削減のための多くの異なる戦略を開発するための継続的なＲ＆Ｄ努力がされてきた。これまでに報告された研究のほとんどは、基板の除去および再利用戦略に基づく魅力的アプローチを指摘した。犠牲エッチング層を介したエピタキシャルリフトオフ（ＥＬＯ）は、これらの技術の１つであり、活性層をそれらの親基板から分離することを可能にし、複数ウェハの再利用の可能性を提供する。しかしながら、それは、ＩＩＩ－Ｖ族半導体層の剥離のために広く適用されている。原理的には、ＡｌＩｎＰまたはＡｌＡｓのような格子整合リリース層を、基板とＩＩＩ－Ｖ族半導体（すなわちＧａＡｓ）に基づく活性層との間に挿入することができる。成長の最後で、エピ構造は、活性層（膜）に損傷を与えることなく犠牲層を選択的に除去するために、フッ化水素酸（ＨＦ）または塩酸（ＨＣｌ）のような高い腐食性の化学エッチャントの使用を含む化学エッチングに供する。しかしながら、エピスタックの残りに対する犠牲材料の完全なエッチング選択性にも関わらず、エッチング期間は、ウェハスケールの場合において数時間から数日まで異なり得、これは、大量生産について実際的な制限を課し得る。さらに、親基板の増加した表面粗さ、ＥＬＯ中の湿式化学エッチングによって生成される残る残留物は、複雑で多段階の処理（すなわち化学機械研磨）を必要とし、これは典型的には、親基板の表面を追加のデバイスの再成長に適したエピ可能状態に戻すために必要とされる。レーザリフトオフおよび制御された剥離（ｓｐａｌｌｉｎｇ）などの別のウェハ再利用可能性もまた、実証された。これらのアプローチの開発は何年も進んでいるが、前述の技術のいずれもＧｅ基板の再利用に完全には対処していない。
ウェハ再利用プロセスのスループットを改善するために、別のコスト削減の可能性が、多孔質リリース層アプローチによって実証されている。このプロセスは、エピタキシャルＧｅ／ＰＧｅインタフェースでの空隙層とも代替的に呼ぶことができる埋め込み低密度層の形成を利用し得、これは、高温アニーリング下での多孔質層の再構成に関連している。従って、外部応力を加えることにより、Ｇｅナノメンブレン（Ｇｅ ＮＭ）を、その親基板から成功裏に除去することができる。
そのような技術は、Ｇｅ基板再利用のための脆弱な多孔質リリース層を開発するために使用することができる。例えば、さまざまな多孔率およびアニーリング工程の、キャビティ形成および再構成されたＰＧｅの表面品質に対する影響を分析することができ、水素雰囲気中でのアニーリング後のＰＧｅ表面粗さにおける大幅な増加（０．３１から７．８５ｎｍ）を明らかにすることができる。しかしながら、そのような高い粗さは、Ｇｅのホモエピタキシャル成長に悪影響を及ぼし得る。アニーリング時間、温度およびＰＧｅ層厚さなどの処理パラメータは、ＰＧｅのモルフォロジ変化および結晶化度に影響を有し得る。長いアニーリング時間中に、ＰＧｅのモルフォロジの大幅な発展があり得る。さらに、ラマン分析を通して、研究は、高温（約６５０℃）が、多孔質化されたままのＧｅの劣った結晶品質を準単結晶Ｇｅに潜在的に変化させ得ることを示し得る。それにもかかわらず、表面粗さは、高いと考えられ得、それは、焼結したＰＧｅ上でのエピタキシャル成長に課題を課す。太陽電池デバイスに関しては、薄い単結晶Ｇｅ ＮＭを、再構成された円筒状細孔上に成長させることができ、これが、ＧａＡｓ太陽電池の成長および転写を可能にする。このアプローチは、均一な細孔の規則的な配列を得るために、高価なツール（ディープＵＶリソグラフィおよび反応性イオンエッチング）の組合せに基づく、慎重なおよびそれにもかかわらず複雑な製造を含み得、より低いコストの太陽電池用途について適用するには高価過ぎるとみなされ得る。
スケーラビリティおよび処理コストの観点から、電気化学的多孔質化はすなわち、おそらく、かなりのレベルの複雑さを有するリフトオフおよび基板再利用についての最も魅力的な経路の１つである。以下の議論においては、３つの事実が、特に興味深くあり得る：（ｉ）分子線エピタキシ（ＭＢＥ）によるＰＧｅ上の高品質４インチ単結晶Ｇｅの実証；（ｉｉ）エピタキシャルＧｅ層の詳細な微細構造調査；並びに（ｉｉｉ）Ｇｅ（ＮＭ）の機械的、形態学的および構造的特性の評価。
図９は、そのようなロジックの文脈においてＧｅ ＮＭを得るために使用することができる一連の工程の例示的実施態様を例示する。
第１の工程は、４０～４５％の多孔率を有する、４インチＧｅ基板上での単一の多孔質層の形成である。化学洗浄後、低温でのアニーリングおよびその後の低温Ｇｅ堆積を行い、Ｇｅエピタキシ用のテンプレートを作成する。第３の工程は、多孔質構造を再構成して、分離層または脆弱層を得るための、高温でのアニーリングである。このアニーリングの後に、高温でのＧｅエピタキシャル成長を行う。最後の工程は、引っ張り試験による構造の剥離である。
使用したゲルマニウム基板（Ｕｍｉｃｏｒｅ（登録商標）により提供）は、１８０ｕｍの厚さ、Ｐドープ（Ｇａドープ）および６°オフカットを有する（００１）配向であった。それらは、Ｂｉｏｌｏｇｉｃａｌ ＳＰ－５０（登録商標）ジェネレータおよびカスタムメイド４インチ電気化学セルを用いたバイポーラ電気化学エッチング（ＢＥＥ）によって陽極多孔質化した。エッチングの前に、ウェハを、エタノール中で５分間、ＨＦ中で５分間、洗浄した。使用した電解質は、ＨＦ：エタノール（４：１）溶液であった。３０秒の初期化（２．５ｍＡ／ｃｍ－２）を、陽極酸化工程（０．５ｍＡ／ｃｍ－２－１秒パルス）および不動態化工程（１ｍＡ／ｃｍ－２－１秒パルス）の前に、適用した。
表面処理を、ＨＢｒ（４９％）：エタノール溶液での脱酸素およびＩＰＡでのリンス、並びにその後の低温でのアニーリングによって、実現した。このアニーリングは、超高真空（約１０－６Ｔｏｒｒ）で、３００℃で３０分間実施した。
Ｇｅエピタキシャル構造は、液体窒素クライオパネルを有するＩＩＩ－Ｖ族材料用のＶＧ Ｓｅｍｉｃｏｎ Ｖ９０Ｆ ４インチＣＢＥ（化学ビームエピタキシ）リアクタを用いて、多孔質Ｇｅ基板上で成長させた。成長の企てのために、ＣＢＥリアクタを、ＭＢＥ（分子線エピタキシ）条件で動作するように改造した。使用したＧｅソースは、Ｇｅ Ｋｅｌｌ（１２５０℃で加熱）であり、チャンバ内の圧力は、約５×ｌ０－６Ｔｏｒｒであった。成長速度は、約３００ｎｍ／ｈであった。Ｇｅバッファの堆積は、２００℃で行い、エピタキシャル成長は、４７５℃で行った。
断面画像は、走査型電子顕微鏡法（ＬＥＯ１５４０ＸＢ（登録商標））を使用して行い、再構成後の多孔質構造を観察した。２０ｋｅＶの加速電圧を、使用した。多孔質層並びにエピ層の表面粗さは、タッピングモードのＶｅｅｃｏ Ｄｉｍｅｎｓｉｏｎ３０００（登録商標）を有し、０．３Ｈｚの走査速度を有する、原子間力顕微鏡法（ＡＦＭ）によって推定した。Ｇｅエピ層の結晶品質は、単色Ｃｕ－Ｋα１ソース（λ＝０．１５４０６ｎｍ）を備えたＸ線回折計（ＳＭＡＲＴＬＡＢ、Ｒｉｇａｋｕ）を使用することによって評価した。エピ層の結晶相はまた、ラマン分光法によって研究し、ＣＣＤ検出器および６３２ｎｍの励起波長でのレーザを備えたラマン分光計を使用して行って、室温でエピタキシャル層を分析した。結晶品質を分析するために、ＨＲ－ＴＥＭ（Ｔａｌｏｓ２００Ｘ（登録商標））。エピ層の接着力は、ＴＡＸＴ機械を使用して実施した引っ張り試験測定から決定した。
図１０（ａ）における写真は、３ＩＴシャーブルック大学で製造された４インチＧｅエピ層の目視検査を提示し、鏡のような表面を示す。表面品質を明らかにするために、ＡＦＭ表面分析を、行った。図１０（ｂ）は、Ｇｅ基板のもの（ＲＭＳ約０．２ｎｍ）に匹敵する０．４８ｎｍの低い二乗平均平方根（ＲＭＳ）粗さを有する滑らかな表面を示す。
図１０（ｃ）および図１０（ｄ）はそれぞれ、多孔質Ｇｅ（ＰＧｅ）モルフォロジおよびＰＧｅ／Ｇｅバルク上で成長したエピタキシャルＧｅ層の断面図を示す。得られた多孔質層は、約２００ｎｍの厚さ、約４０％の多孔率および約２ｎｍのＲＭＳを有するスポンジ様のモルフォロジを有していたことが明らかにわかる。これらの特性のおかげで、ＰＧｅは、Ｇｅ層のエピタキシャル成長用の優れたテンプレートとして役立ち得る。図１０（ｄ）からは、Ｇｅ膜の厚さは、約７００ｎｍであり、ＬＴ（２００ｎｍの厚さ）でのＧｅバッファ層の堆積、およびその後のＨＴエピタキシャル層（５００ｎｍの厚さ）の成長から構成されている。図１０（ｄ）においてわかるように、大幅な変化が、エピタキシャル成長中（すなわち：その場のアニーリング工程後）に、ＰＧｅのモルフォロジにおいて起こった。実際、細孔は、ＰＧｅの上面上で合体する（ｃｏａｌｅｓｅ）傾向があり、いくつかの大きな空隙が、ＰＧｅ／Ｇｅ基板のインタフェースで現れ、それは、いわゆる分離層を形成する。この再構成現象は、オストワルド熟成およびレイリー現象に基づく。実際、ＰＧｅの空隙領域への形状変化は主に、ＰＳｉ、多孔質ＩｎＰおよび多孔質ＧａＮなどのいくつかの多孔質構造について観察された。図１０（ｄ）の上部の挿入図は、白い長方形によってマークされた空隙領域エリア中へのズームを示す。分離層の厚さは、約４０ｎｍであり、基板およびエピ層を、機械的に脆弱であるナノブリッジを通して接続し、すなわち、Ｇｅ ＮＭの再利用可能基板からのリフトオフを可能にする。
脆弱層の形成をさらに理解する努力において、数値モデルを開発した。細孔構造の再構成は、我々のチームにおいて開発され、引き続き改善された動的モンテカルロモデルによって確認した。（ＲＥＦ）このモデルは、Ｇｅ原子の空いている隣接サイトへの拡散および移動の確率に基づく。計算速度の目的のために、スケールが修正されている。通常の状況においては、１ピクセルがＧｅ原子に対応する場合、１ピクセルは、０．２５ｎｍに相当する。我々のシミュレーションにおいては、１ピクセルは、１．２５ｎｍに相当する。アニーリング時間は、所与の原子移動数に対応し、シミュレーションの場合においては、１．５＊１０１０のアトミックジャンプがあった。図１１は、低温バッファ層の、４０～４５％の間の多孔率および１８０ｎｍの厚さを有する多孔質構造上での堆積後の、高温（６００℃）でのアニーリングのシミュレーションを示す。
図１１は、高温でのアニーリング中の多孔質変化のさまざまな工程での多孔質構造の表示を示す。図１０（ｂ）および（ｃ）に示すように、アニーリングは、オストワルド熟成現象によって説明される形態学的再構成を引き起こすであろう。アニーリングで、細孔サイズが変化し、ピラーによって分離された、大きなキャビティを有する脆弱層を形成する（図１１（ｃ）を参照）。シミュレーションにおいては、ピラーの寸法は、約６０ｎｍ×２４ｎｍであり、ＳＥＭ画像においては、ピラーの平均寸法は、約６０ｎｍ×３５ｎｍである。シミュレーション値は、成長後に得られた値に近い。また、アニール後のＧｅ ＬＴバッファの表面では、いくつかのアイランドを観察することができる。
図１１（ｂ）は、Ｇｅバッファ上での分離層の形成および表面粗さを示す。シミュレーションで、分離層の高さは、７０ｎｍに近い。この値は、ＳＥＭ画像上で観察された値（６０ｎｍ）に近い。シミュレーションにおけるピラーの幅は、約２４ｎｍ、およびＳＥＭ画像においては（平均で）３５ｎｍである。
エピ層の結晶学的配向を研究するために、Ｘ線回折（ＸＲＤ）測定を実施した。図１２（ａ）は、焼結ＰＧｅ／Ｇｅバルク上で成長させた７００ｎｍの厚さのＧｅ薄膜についての２Θ－ωスキャンからのＸＲＤ結果を示す。比較目的のために、Ｇｅ粉末およびＧｅバルク基板の標準ＸＲＤピークを、それらの対応する結晶学的プラン（ＪＣＰＤＳカード番号０４－０５４５）とともに図１２（ａ）にまた示す。２Θ≒３１．５８°および２Θ≒６５．９８°のまわりに観察される回折ピークは、Ｇｅの（００２）および（００４）反射にそれぞれ割り当てられた。この回折パターンは、Ｇｅ立方晶構造と完全に一致し、参照バルク基板に対して［００１］に沿った強い成長配向を実証する。さらに、長距離スキャンにおいては、他の結晶配向は何ら見ることができず、いずれの多結晶または非晶質ドメインの存在にも反論し、それにより、成長したＧｅ層の、高度に（００１）配向付けした単結晶性質を証明した。興味深いことに、ｐ型単結晶Ｇｅ（ｍｃ－Ｇｅ）の得られた結晶特性は、多結晶Ｇｅ構造と比較して太陽電池用途について独特に関連している。図１２（ａ）の挿入図は、エピＧｅおよびＧｅ基板のＧｅ（００４）反射の面外Ｘ線ロッキング曲線（ＸＲＣ）を示す。エピＧｅのＸＲＣは、狭い対称形状を示し、これは、高い構造品質の良いしるしである。
（００４）ピークの半値全幅（ＦＷＨＭ）は、約０．００４５°（１６．２秒角）であると推定したが、これは、同じ条件下で測定したＧｅバルク基板について予想される０．００４１°（１４．８秒角）の値とほぼ一致する。観察された最も狭いＲＣ ＦＷＨＭは、ホモエピタキシャルＧｅについて優れていると考えられ得ることに、さらに注目すべきである。例えば、Ｂｏｓｉらは、（００１）配向付けしたＧｅバルク（６°オフ）上に成長させたＭＯＶＰＥ－Ｇｅについて成長温度を５００℃から７００℃に上昇させたときの、２１秒角から１８秒角へのモザイクの広がりの低下を報告したが、これは、アニーリング時のエピタキシの改善を明らかにする。しかしながら、同様の研究において、彼らは、正確に配向付けした（００１）Ｇｅ基板と比較して、６°オフカット基板上で成長させたエピＧｅの最悪の結晶品質を報告した。それにもかかわらず、ホモエピタキシャルＧｅの主題に関する非常に希少な文献のため、報告されたエピ層ＧｅがＧｅバルク基板上でのみ成長（ｇｏｗｎ）したところに基づいてのみ、ここでＲＣ ＦＷＨＭの比較を実施することは、強調する価値がある。我々の知る限り、多孔質Ｇｅテンプレート上で成長させたエピＧｅのＨＲＸＲＤによる結晶品質評価に関する報告はまだ何らない。
エピＧｅの６°オフカットが保存されているかどうかを解明するために、我々は、ＨＲＸＲＤによるさらなる分析を実施した。そのために、（ｉ）研究されたオフカット角度値（６°）をカバーするように、サンプルを、Χ軸（入射ビームに対して回転したサンプルの平面）のまわりで４°から７°の広い角度範囲にわたって傾けること、および（ｉｉ）各傾斜角でのω－２Θ曲線（図示せず）からメインピークＧｅ（００４）のＦＷＨＭおよび強度を体系的に決定することに基づく、独自のアプローチを採用した。図１２（ｂ）は、Χ角の関数としてのＧｅ（００４）反射のＦＷＨＭおよび強度などの、結晶パラメータの変動を示す。見てわかるように、それらはともに、傾斜角に敏感である。Χが４°から６°に増加すると、２つの相反するがそれにもかかわらず一貫した傾向が、観察される。実際、Χが４°から６°に増加するとき、ＦＷＨＭＧｅ（００４）が、０．０２３°からほぼ４．５倍、著しく落ちて、０．００５°の最小値に達することが、見出される。他方、強度Ｇｅ（００４）は、逆の傾向を示し、２桁超（１．６×１０４から２．２×１０６カウントへ）大幅に増加した。これは、回折結晶面（００４）の収集についての最善の条件（すなわち６°の傾斜）を提供する狭いウィンドウの存在によって説明することができそうである。最終的に、Χがさらに７°に増加するとき、ＦＷＨＭＧｅ（００４）は、０．００５から０．０１５°に広がることが見出され、一方、強度Ｇｅ（００４）は、２．２×１０４カウントの値まで徐々に落ちた。Χを７に増加させることでの強度Ｇｅ（００４）における大幅な減少およびＦＷＨＭＧｅ（００４）における突然の増加は、そのオフカット角度値を超えて（Χ＞６°）測定中にサンプルを傾斜させる（ｔｉｌｉｎｇ）ことは、回折（００４）反射の収集を確実に妨げるであろうから、驚くべきことではない。従って、全てのこれらの上で論じた結果は、Χ＝６°を、最も狭いＦＷＨＭおよび最も高いピーク強度を生み出す最適な傾斜角として指摘する。これが、我々を、Ｇｅの全体の成長プロセス（すなわち：多孔質化工程、その場のアニーリングおよびエピタキシャル成長）の間、６°オフカットが維持されると結論付けることに導く。そのうえ、エピタキシャルＧｅ成長膜の達成は、高い配向度を有する所与の単結晶相を提示し、保存された６°オフカットは、シングルドメインＩＩＩ－Ｖ族化合物半導体（すなわちＧａＡｓ）の引き続く成長に関連し得るであろうことは、思い起こす価値がある。
他方、以前のＨＲＸＲＤ研究が、我々が面外方向（表面に平行な結晶面）におけるエピＧｅの品質を研究することを可能にしたので、面内かすり入射回折（ＩＰＧＩＤ）測定を、面内方向（表面に垂直な結晶面）における構造品質を評価するために行う。ＩＰＧＩＤ実験においては、Ｘ線の侵入深さ（Ｌ）は、入射角（α）によって決定され、すなわち、さまざまな深さでの結晶構造の正確な調査を可能にする。ＩＰＧＩＤでのＬの計算は、他の場所で見出すことができる。実際、かすり入射における２ΘΧおよびφの角度（φは、サンプルのそれ自体の上での回転に対応し、一方、２ΘΧは、結晶面と検出との間のサンプル面内角度である）をスキャンすることによって、モザイクの広がりを評価することができる。この２ΘΧ／φの面内配置は、表面に平行な結晶面についての２Θ／ω配置に対応する。図１３（ａ）は、０．５°から２°の広い範囲にわたってさまざまであり、１００ｎｍから５００ｎｍのプローブされた厚さに対応する、異なるαｉで実施したＧｅエピ層の（２２０）面のＩＰ－ＧＩＤ調査の結果を示す。Ｇｅバルクの位置は、点線によって示す。第１の観察として、回折パターンのピーク強度は、Ｌに関係なくほとんど変化しないままであることが明確にわかる。図５ｂは、ピーク位置およびＧｅ（２２０）反射のＦＷＨＭ変化を、αｉの関数として要約する。ＦＷＨＭの値がほぼ一定であり、（２２０）ピークの位置がＧｅバルクに対して大幅にシフトしないことに気付くかもしれない。興味深いことに、入射角αｉに対応するプローブされた厚さを見ることにより、我々は、αｉ＝２°がＬ約５００ｎｍに対応し、これは、Ｈ．Ｔ Ｇｅ／Ｌ．Ｔバッファ層Ｇｅインタフェース領域と完全に一致することを見出した。さらに、ＦＷＨＭおよびピーク位置は、プローブされた厚さ全体にわたって変化していないと思われるため、従って、Ｌ．Ｔ上のＨ．Ｔ Ｇｅの成長は、同定されるインタフェースがほとんど何らなく、良好な品質であったと結論付けることができる。最終的に、これは、エピタキシャル成長についての良好なテンプレートとして効率的に役立った、高品質の焼結ＰＧｅ（すなわちよく再構成された、滑らかな表面）の証拠である。
ＰＧｅ／Ｇｅ基板上で成長させたエピタキシャルＧｅ層の結晶品質および歪み状態（存在する場合）を、マイクロラマン分析によってさらに調査した。図５（ｃ）は、Ｇｅバルク基板（黒色）およびエピＧｅ層（青色）から室温で記録した代表的なラマンスペクトルを比較する。２つのスペクトルは、実質的に同一である。エピＧｅ膜からのスペクトルは、Ｇｅバルクフォノンモード（ωＧｅバルク≒３００．８２ｃｍ－１）に対してωＧｅ≒３００．６６ｃｍ－１で低い波数にわずかにシフトした鋭いピーク、および約５７１．３０ｃｍ－１でのこぶピークを特徴とする。これらの２つのモードは、よく知られている結晶Ｇｅのラマン活性一次および二次横光学（ＴＯ）フォノンモードに起因する。エピＧｅの主なラマンピークは、ローレンツ関数によってフィッティングしたところ、３．２０ｃｍ－１のＦＷＨＭを示し、これは、Ｇｅバルクについて得られたもの（３．１０ｃｍ－１）と同様であり、高度に秩序化された膜を示唆する。他方、エピＧｅのラマン分析は、酸化ゲルマニウムへのさらなるモード特性（すなわち：２１２ｃｍ－１、約２６１ｃｍ－１および約４４０ｃｍ－１）、または非晶質相（２７８ｃｍ－１でのＴＯモード）の存在について何らの証拠も明らかにせず、これは、高品質の単結晶Ｇｅを明らかにしたＸＲＤ結果と一致する。
ε｜｜によって示されるＧｅエピ層における面内二軸歪みは、式：Δω＝－ｂε｜｜に従って、バルクＧｅに対するＧｅ－Ｇｅフォノン振動モード（Δω）のスペクトルシフトから推定した。ｂパラメータは、研究した材料のフォノニック定数および弾性定数に依存する。Ｇｅについての報告されているｂ＝４１５ｃｍ－１という文献値を使用して、観測されたラマンシフトについて、ε｜｜＝０．０３％の引っ張り歪みを、Ｇｅ－ｏｎ－ＰＧｅ／Ｇｅエピ層において推測した。従って、我々は、Ｇｅエピ層にはほとんど応力がなかったと考える。
ホモエピタキシャル層の結晶品質へのより多くの洞察を得るために、Ｇｅエピ層を、高解像度透過型電子顕微鏡法（ＨＲＴＥＭ）によって検査した。図１４（ａ）は、研究した構造の断面を示す。多層アーキテクチャは、エピタキシャル層（ＨＴ＋ＬＴバッファＧｅ）、分離層およびＧｅバルク基板の３つの領域に明確に区別される。予想されるとおり、ＴＥＭ分析（図１４（ａ））は、非常に良好な、エピ層Ｇｅの構造品質を明らかにした。ＨＴとＬＴ－Ｇｅバッファ層との間のインタフェースは、つながっており、ほとんど欠陥がなかった。これらの観察は、ＩＰＧＩＤによって得られた結果と一致しており、Ｈ．Ｔ／Ｌ．Ｔ Ｇｅ領域（αｉ＝２°で、約５００ｎｍのプローブ深さ）で明らかなインタフェースを何ら示さない。
エピ層の優れた結晶品質のさらなる証拠は、ＨＲ－ＴＥＭ画像上に高速フーリエ変換（ＦＦＴ）を適用することによって得られる制限視野電子回折（ＳＡＥＤ）パターン（挿入図ａ１）から見ることができる。実際、図１４（ａ１）の内側に挿入したエピＧｅのＳＡＥＤパターンは、斑点状の回折のみを示す。さらに、基板回折パターン（挿入図ｂ１）との識別可能な差異は何らなかったところ、これは、結晶学的情報の転写がＧｅ基板からＧｅエピ層中に起こったことを示唆する。これらの発見は、ＸＲＤ測定に基づく上記の結論を裏付け、すなわちＧｅの単結晶の性質を明確に示す。
フーリエマスクフィルタリングツールおよび逆高速フーリエ変換（ＩＦＦＴ）を行って、レチクル間距離を決定した。図１４（ａ２）および１４（ｂ２）はそれぞれ、エピＧｅおよびＧｅバルクについての生成した格子縞を示す。これらの図においては、（２２０）面の格子縞を、２本の平行線によって示す。格子間隔は、約０．２０±０．００１ｎｍであり、Ｇｅバルクの格子間隔と同じである（図１４－ｂ２）。この値は、Ｇｅのダイヤモンド立方晶構造のｄ２２０（ＪＣＰＤＳ－０４－０５４５）と一致する。従って、ＨＲＴＥＭ観察は、ＨＲＸＲＤ結果（面外スキャンおよび面内スキャン）と集合的に組み合わせて、６°オフカットでの、完全なキューブオンキューブ配向関係での、ＰＧｅ／Ｇｅ基板上での単結晶Ｇｅの成功裏の成長を実証した。
そのような非常に高い結晶化度を達成することは、多孔質Ｇｅ層の最適化（すなわち：表面処理およびその場のアニーリング）のため可能であったことを強調することが、非常に重要である。これは、再構成したＰＧｅ領域（空隙層）を通した効率的なリフトオフを確保することができる一方で、エピタキシャル成長についての優れたテンプレートである、焼結ＰＧｅによって果たされる主な役割を強調する。
効率的なリフトオフについての我々のアプローチの実行可能性を確認するために、エピＧｅ層を、引き離し接着試験に供した。Ｇｅ ＮＭを基板と接続する脆弱層の接着特性を、初めて実験的に決定し、Ｇｅ ＮＭの品質を、徹底的に評価した。まず、サンプルを、リリース前に、機械的支持体として使用されるステンレス鋼上にエポキシによって接着した。次いで、外力を加えて、層を引き離した。その結果、Ｇｅ ＮＭは、親基板から成功裏に剥離され、さらなる特性評価に供する。図１５（ａ）は、引っ張り試験の測定を示す。挿入図は、接着力を測定するための実験セットアップを示す。実際、得られた曲線は、２つの型に分割することができ、第１の型は弾性領域に対応し、これは、直線部分であり、次いで破砕領域である。接着力は、約ＸＸ Ｎであると推定されており、これは、ピラー（ナノブリッジ）破壊について必要とされる力に相当する。
図１５（ｂ）における上図ＳＥＭは、Ｇｅ ＮＭの滑らかなモルフォロジ、均一かつ無傷の表面を示し、リフトオフアプローチが膜の表面品質を保持することを暗示する。挿入図は、残ったピラーの均一な分布を示す。ＡＦＭ画像（図１５（ｃ））は、表面の品質のさらなる視覚的検証を提供し、約６ｎｍのＲＭＳを明らかにする。Ｇｅ ＮＭの表面は、適切な化学処理を通して、その後のエピタキシャル成長のために容易に滑らかにすることができることが、注目するのに興味深い。
Ｇｅ ＮＭの結晶化度は、ＸＲＤ（２Θスキャン）によって評価した。図１５（ｄ）は、Ｇｅ ＮＭ、およびここではホスト基板としてみなされるステンレス鋼のＸＲＤパターンを提示する。自立型Ｇｅ ＮＭの観察されたパターンは、剥離前のＧｅエピ層の結晶面と同様の（００２）および（００４）結晶面に関連しており、これは、Ｇｅ ＮＭの結晶構造が剥離後保存されていることを、説得力をもって実証する。さらに、４３．７７°で現れるピークは、ステンレス鋼（３０４Ｌ）の面心立方構造の（１１１）結晶面に対応する。これは従って、異種基板上でのＧｅ ＮＭの成功裏の転写を示す。全体として、ここで得られた形態学的特性および構造的特徴の両方が、Ｇｅ ＮＭの高品質を強く示す。すなわち、効率的なリフトオフについての我々のアプローチの可能性を実証する。
理解することができるように、上述し例示した例は、例示のみであることを意図している。例えば、光電子デバイスを太陽電池用途またはレーザ用途に向けることができることが包含される。範囲は、添付の特許請求の範囲によって示す。

Claims (48)

  1. コンポーネントを製造する方法であって、前記方法は、
    第１の温度で、単結晶ゲルマニウム（Ｇｅ）の第１の非多孔質層を単結晶Ｇｅ基板の多孔質層上に堆積すること；
    第２の温度で、単結晶Ｇｅの第２の非多孔質層を前記第１の非多孔質層上に堆積することであって、該第２の温度が該第１の温度より高い、堆積すること；および
    該第１の非多孔質層を、該第２の非多孔質層と一緒に、該単結晶Ｇｅ基板から剥離すること
    の工程を含む、方法。
  2. 第１の温度が４００℃未満、好ましくは１５０と３００℃との間である、請求項１の方法。
  3. 前記第１の非多孔質層を、低温前駆体、好ましくはジゲルマンまたはゲルマンを使用して堆積する、請求項１または２の方法。
  4. 前記第１の非多孔質層を、１０ｎｍと１００ｎｍとの間の厚さで堆積する、請求項１～３のいずれか一項の方法。
  5. 第２の温度が４００℃超である、請求項１から４のいずれか一項の方法。
  6. 前記第２の非多孔質層を、高温前駆体、好ましくは四塩化ゲルマニウム（ＧｅＣｌ４）を使用して堆積する、請求項１から５のいずれか一項の方法。
  7. 前記第１の非多孔質層および前記第２の非多孔質層が、１μｍと６００μｍとの間の合計厚さを有する、請求項１～６のいずれか一項の方法。
  8. 前記第２の非多孔質層が、第１の非多孔質層の厚さより少なくとも一桁大きい厚さを有する、請求項１～６のいずれか一項の方法。
  9. 前記第１の非多孔質層および前記第２の非多孔質層を、異なる前駆体を使用して堆積する、請求項１～８のいずれか一項の方法。
  10. 少なくとも１つの追加層を前記第２の非多孔質層上に堆積する工程をさらに含む、請求項１～９のいずれか一項の方法。
  11. 前記少なくとも１つの追加層が、ＩＩＩ－Ｖ族半導体結晶材料の１つ以上の層を含み、前記コンポーネントが光電気デバイスのコンポーネントである、請求項１０の方法。
  12. 前記第２の非多孔質層を堆積する前に、第１の非多孔質層および基板を４００℃超の温度でアニールする工程をさらに含む、請求項１～１１のいずれか一項の方法。
  13. 前記第１の非多孔質層および／または前記第２の非多孔質層を、分子線エピタキシ（ＭＢＥ）またはＭＯＣＶＤまたはＣＶＤによって堆積する、請求項１～１２のいずれか一項の方法。
  14. 単結晶ゲルマニウム（Ｇｅ）の多孔質外層を、前記第１の非多孔質層を堆積する前に、単結晶ゲルマニウムの非多孔質基板中で形成する工程をさらに含む、請求項１～１３のいずれか一項の方法。
  15. 引っ張りによって与えられる機械的応力に対する前記多孔質層の降伏を含む、第１の層を第２の層と一緒に基板から引っ張ることによって、前記第１の非多孔質層を、第２の非多孔質層と一緒に、前記単結晶Ｇｅ基板の前記多孔質層から剥離する、請求項１～１４のいずれか一項の方法。
  16. 前記多孔質層の前記降伏が、第１の層と単結晶Ｇｅ基板の非多孔質部分との間に延びる複数のピラーを破壊することを含み、前記複数のピラーの部分を含む複数の突起が、前記剥離に引き続き前記第１の層の露出面上に残る、請求項１５の方法。
  17. 前記第１の非多孔質層を堆積する前に、前記多孔質層の露出面を化学的に洗浄する工程をさらに含む、請求項１～１６のいずれか一項の方法。
  18. 前記化学的に洗浄することが、前記露出面上の酸化をハロゲン表面終端によって置き換えることを含む、請求項１７の方法。
  19. 前記化学的に洗浄することが、ハロゲン溶媒溶液を露出面に適用することを含む、請求項１７または１８の方法。
  20. ハロゲン溶媒溶液が臭化水素を有する、請求項１９の方法。
  21. 前記化学的に洗浄することに引き続き、第１の非多孔質層を堆積する前に、単結晶Ｇｅ基板の低温アニーリングを実施することをさらに含み、該低温アニーリングが、１００℃と４００℃との間、好ましくは２００℃と３００℃との間の温度である、請求項１７から２０のいずれか一項の方法。
  22. 基板を前記低温アニーリングの前にオーブン中に移動させること、並びに第１の非多孔質層の堆積を実施することおよび第２の非多孔質層の堆積を実施することの工程の間、該基板を該オーブン中で維持することを含む、請求項２１の方法。
  23. 前記剥離に引き続き、新たな多孔質層をＧｅ基板の露出面で形成すること、並びに第１および第２の非多孔質層を該新たな多孔質層上に堆積する前記工程を繰り返すこととをさらに含む、請求項１から２２のいずれか一項の方法。
  24. 方法が、前記剥離することと前記新たな多孔質層を形成することとの間に、Ｇｅ基板の露出面を研磨する工程をさらに含む、請求項２３の方法。
  25. 請求項１から２４のいずれかに記載の処理によって得られるゲルマニウムウェハ。
  26. 前記第１および第２の非多孔質層が約１７５μｍの厚さを有し、前記ウェハが約４インチの直径を有する；または前記第２の非多孔質層が約２２５μｍの厚さを有し、前記ウェハが約６インチの直径を有する；または前記第２の非多孔質層が約４５０μｍの厚さを有し、前記ウェハが約８インチの直径を有する、請求項２５に記載のゲルマニウムウェハ。
  27. 第１の面と第２の面との間に１μｍと６００μｍとの間を有する単結晶ＧＥの層を含むゲルマニウムウェハであって、該第２の面は、露出されており、該第１の面から突き出る複数の突起を有し、該突起は、該第２の面にわたって不規則に分布し、１０ｎｍと５０ｎｍとの間の該第２の面に垂直な深さ、および２０ｎｍから５００ｎｍの範囲の直径を有する、ゲルマニウムウェハ。
  28. 直径が５０ｎｍから２００ｎｍの範囲である、請求項２７のゲルマニウムウェハ。
  29. 突起が切頭ピラーである、請求項２７のゲルマニウムウェハ。
  30. １μｍと６００μｍとの間の厚さを第１の面と第２の面との間に有する単結晶ＧＥの層、該第１の面上に積層されたＩＩＩ－Ｖ族半導体結晶材料の１つ以上の層を含む光電子デバイスであって、該第２の面は、露出されており、該第１の面から突き出る複数の突起を有し、該突起は、該第２の面にわたって不規則に分布し、１０ｎｍと５０ｎｍとの間の該第２の面に垂直な深さ、および２０ｎｍから５００ｎｍの範囲の直径を有する、光電子デバイス。
  31. 直径が５０ｎｍから２００ｎｍの範囲である、請求項３０の光電子デバイス。
  32. 突起が切頭ピラーである、請求項３０または３１の光電子デバイス。
  33. 光電子デバイスを製造する方法であって、該方法は、
    第１のエッチング条件を使用して単結晶ゲルマニウムのウェハをエッチングすることであって、前記エッチングは前記単結晶ゲルマニウム内に含有される所与の密度の細孔を形成し、前記細孔の少なくともいくらかは前記ウェハの表面で露出される、エッチングすること；
    所与の結晶材料の基板層を前記ウェハの前記表面上に堆積することであって、前記基板層は前記細孔の露出したものを閉じる、堆積すること；
    前記ウェハおよび前記基板層を、所与の環境内で第１の期間、第１の温度に加熱することであって、前記加熱は、前記細孔を、前記ウェハ内で互いに相互接続されたキャビティ散在ピラーに変化させる、加熱すること；
    前記光電子デバイスを集合的に形成することを含む、前記基板層と一体化した半導体コンポーネントを作製すること；並びに
    前記ウェハの前記キャビティ散在ピラーを破壊し、それにより前記光電子デバイスを前記ウェハの残りのウェハ部分から解放すること
    を含む、方法。
  34. 前記残りのウェハ部分が、別の光電子デバイスの製造のための単結晶ゲルマニウムのウェハとして使用可能であり、該方法が、前記残りのウェハ部分を使用して、前記エッチング、堆積、加熱、作製および破壊を繰り返すことをさらに含む、請求項３３の方法。
  35. 前記基板層がエピタキシャル成長可能層を有し、ここで、前記基板層と一体化した前記半導体コンポーネントを前記作製することは、前記半導体コンポーネントを前記エピタキシャル成長可能層上に成長させることを含む、請求項３３の方法。
  36. 前記細孔の前記所与の密度が約３５％と前記６５％との間の範囲である、請求項３３の方法。
  37. 前記細孔の前記所与の密度が約５０％である、請求項３３の方法。
  38. 前記所与の結晶材料が単結晶ゲルマニウムである、請求項３３の方法。
  39. 前記基板層を前記堆積することが、前記ウェハの前記表面を結晶前駆体で電気メッキすることを含む、請求項３３の方法。
  40. 前記前駆体が、ＧｅＣｌ４およびＧｅＦ４からなる群内で選択される、請求項３９の方法。
  41. 前記半導体コンポーネントを前記作製することが、ＩＩＩ－Ｖ族半導体結晶材料の１つ以上の層を前記ウェハの前記表面上に堆積することを含む、請求項３３の方法。
  42. 前記破壊から生じたキャビティ散在ピラー部分を除去することをさらに含む、請求項３３の方法。
  43. 前記エッチングおよび前記加熱が、約２０ｎｍから約５００ｎｍの範囲の寸法を有するキャビティ散在ピラーをもたらす、請求項３３の方法。
  44. 化学洗浄を、前記基板層を堆積することの前に、単結晶ゲルマニウムの前記ウェハ上で実施し；前記加熱に引き続き、および前記作製の前に、ゲルマニウムのエピタキシャル成長を、高温で該基板層上で実施することをさらに含む、請求項３８の方法。
  45. １つ以上の結晶材料で作製された基板層であって、該基板層は第１の表面および前記第１の表面の反対側の第２の表面を有する、基板層、前記基板層の前記第１の表面と一体化される半導体コンポーネントを含む光電子デバイスであって、前記基板層の前記第２の表面は、単結晶ゲルマニウム材料で作製されて前記基板層の該第２の表面から突き出る複数の破壊されたキャビティ散在ピラー部分を有し、ここで、前記破壊されたキャビティ散在ピラー部分は、約２０ｎｍから約５００ｎｍの範囲の寸法を有する、光電子デバイス。
  46. 前記基板層が単結晶ゲルマニウムで作製されている、請求項４５の光電子デバイス。
  47. 前記基板層の前記１つ以上の結晶材料が、ＧｅＣｌ４およびＧｅＦ４からなる群から選択される、請求項４５の光電子デバイス。
  48. 前記基板層が約５０ｎｍと２μｍとの間の範囲の厚さを有する、請求項４５の光電子デバイス。
JP2023549073A 2021-02-11 2022-02-10 光電子デバイスを製造する方法およびシステム、並びにそれを使用して製造される光電子デバイス Pending JP2024508741A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163148229P 2021-02-11 2021-02-11
US63/148,229 2021-02-11
US202163241572P 2021-09-08 2021-09-08
US63/241,572 2021-09-08
PCT/CA2022/050193 WO2022170431A1 (en) 2021-02-11 2022-02-10 Method and system for manufacturing an optoelectronic device and optoelectronic device manufactured using same

Publications (1)

Publication Number Publication Date
JP2024508741A true JP2024508741A (ja) 2024-02-28

Family

ID=82838860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023549073A Pending JP2024508741A (ja) 2021-02-11 2022-02-10 光電子デバイスを製造する方法およびシステム、並びにそれを使用して製造される光電子デバイス

Country Status (5)

Country Link
US (1) US20240093403A1 (ja)
EP (1) EP4292125A1 (ja)
JP (1) JP2024508741A (ja)
KR (1) KR20230144553A (ja)
WO (1) WO2022170431A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117107357B (zh) * 2023-10-23 2024-04-19 中铝科学技术研究院有限公司 气相沉积用锗棒、其制备方法及四氯化锗还原装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
KR101000941B1 (ko) * 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
DE102009004560B3 (de) * 2009-01-14 2010-08-26 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Germaniumdünnschicht
WO2011094391A1 (en) * 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
JP6199323B2 (ja) * 2012-02-29 2017-09-20 ソレクセル、インコーポレイテッド 効率的化合物の半導体太陽電池のための構造及び方法

Also Published As

Publication number Publication date
EP4292125A1 (en) 2023-12-20
US20240093403A1 (en) 2024-03-21
WO2022170431A1 (en) 2022-08-18
KR20230144553A (ko) 2023-10-16

Similar Documents

Publication Publication Date Title
US6579359B1 (en) Method of crystal growth and resulted structures
JP6938468B2 (ja) グラフェンベースの層転写のためのシステム及び方法
KR100300279B1 (ko) 반도체기판의제조방법
US6806171B1 (en) Method of producing a thin layer of crystalline material
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
US6835246B2 (en) Nanostructures for hetero-expitaxial growth on silicon substrates
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
US6602760B2 (en) Method of producing a semiconductor layer on a substrate
US7153761B1 (en) Method of transferring a thin crystalline semiconductor layer
WO2012050888A2 (en) Gallium nitride based structures with embedded voids and methods for their fabrication
TW201108302A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2008538055A (ja) （Ａｌ，Ｉｎ，Ｇａ）Ｎ薄層を作製するためのエッチング技術
JP2020500424A (ja) 層転写のための転位フィルタ処理のためのシステムおよび方法
JP2010232609A (ja) Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
CN101599466A (zh) 一种外延生长用的图形衬底及其制作方法
US7642179B2 (en) Semiconductor substrate and manufacturing method for the same
JP2024508741A (ja) 光電子デバイスを製造する方法およびシステム、並びにそれを使用して製造される光電子デバイス
US10176991B1 (en) High-quality, single-crystalline silicon-germanium films
Paupy et al. Wafer-scale detachable monocrystalline germanium nanomembranes for the growth of III–V materials and substrate reuse
Zhang et al. Improved crystalline quality of Al-rich n-AlGaN by regrowth on nanoporous template fabricated by electrochemical etching
Lukianov et al. Free-standing epitaxial silicon thin films for solar cells grown on double porous layers of silicon and electrochemically oxidized porous silicon dioxide
CN117043912A (zh) 用于制造光电器件的方法和系统及使用其制造的光电器件
Zeng et al. Formation of uniform and square nanopore arrays on (100) InP surfaces by a two-step etching method
KR20160010419A (ko) 무결점 단결정 박막 층
JP2000150840A (ja) 半導体基板の作製方法及び半導体基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20231016