CN117043912A

CN117043912A - 用于制造光电器件的方法和系统及使用其制造的光电器件

Info

Publication number: CN117043912A
Application number: CN202280023141.8A
Authority: CN
Inventors: 穆罕默德·雷扎·阿齐兹扬; 伊奥尼拉-罗萨纳·阿尔文特; 阿博德拉夫·布塞里夫; 理查德·阿里斯
Original assignee: SOCPRA Sciences et Genie SEC
Current assignee: SOCPRA Sciences et Genie SEC
Priority date: 2021-02-11
Filing date: 2022-02-10
Publication date: 2023-11-10

Abstract

描述了一种制造光电器件的方法。该方法通常具有：蚀刻单晶锗晶片，所述蚀刻形成包含于所述单晶锗内的给定密度的孔，其中所述孔中的至少一些孔在所述晶片的表面处暴露；在所述表面上沉积给定晶体材料的衬底层，所述衬底层封闭所述孔中的暴露的孔；加热所述晶片和所述衬底层，所述加热将所述孔转变成在所述晶片内彼此互连的空腔穿插的柱；制作与所述衬底层成一体的半导体部件，包括共同形成所述光电器件；以及使所述晶片的所述空腔穿插的柱断开，从而从所述晶片的剩余晶片部分释放所述光电器件。

Description

用于制造光电器件的方法和系统及使用其制造的光电器件

技术领域

改进总体上涉及光电器件，并且更具体地涉及用于这种光电器件的衬底。

背景技术

光电器件通常具有生长在衬底上的半导体部件。由于半导体部件和衬底有时由不同的晶体材料制成，所以半导体的晶格常数优选与衬底的晶格常数匹配，以避免不希望的晶体缺陷。例如，基于III-V族半导体(诸如InGaAs和GaInNAs)的半导体部件通常生长在块状锗衬底上，因为锗和III-V族半导体的晶格常数彼此相似。尽管已经发现用于制造光电器件的现有块状锗衬底是令人满意的，但是仍然存在改进的空间。

发明内容

发现在工业中需要制造基于锗的光电器件而无需完全牺牲块状锗衬底。

在第一方面，提供了一种制作部件的方法，所述方法包括以下步骤：在第一温度下，在单晶(Ge)衬底的多孔层上沉积单晶锗Ge的第一非多孔层，由此在所述单晶Ge衬底的多孔表面层上沉积所述第一非多孔层单晶；在第二温度下，在所述第一非多孔层上沉积单晶Ge的第二非多孔层，由此所述第二温度高于所述第一温度；以及将所述第一非多孔层连同所述第二非多孔层一起从所述单晶Ge衬底的所述多孔表面层分开。

可以经由外延来在所述单晶Ge衬底的多孔表面层上沉积该第一非多孔层单晶。

在根据第一方面的方法的背景下，可以通过诱导机械应力(诸如通过拉离、剥离等)或通过化学手段(例如，使酸循环通过所述多孔层的孔)而将所述第一非多孔层和所述第二非多孔层从所述多孔层分开。

在根据第一方面的方法的背景下，单晶Ge的第一非多孔层是在低于400℃、优选地在80℃至400℃之间、更优选地在200℃至300℃之间的温度下沉积的。最优选地，所述第一非多孔层是在220℃、240℃、260℃、280℃或300℃的温度、或它们之间的任何温度下沉积的。

在根据第一方面的方法的背景下，所述第一非多孔层可以使用低温前驱体来沉积，该低温前驱体优选地是二锗烷。在本发明的背景下，术语“低温前驱体”应被理解为本领域技术人员已知的锗前驱体，其允许在低于400℃的温度、优选地在80℃至400℃之间的温度、更优选地在150℃至350℃之间、更优选地在200℃至300℃之间、并且最优选地在约220℃、240℃、260℃、280℃或300℃的温度、或其间的任何温度下经由外延来形成非多孔单晶Ge层。

在根据第一方面的方法的背景下，该非多孔层被沉积为具有在10nm至1000nm之间、优选地在10nm至100nm之间的厚度。优选地，所述第一非多孔层被沉积为具有20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm或100nm的厚度、或其间的任何厚度。

在根据第一方面的方法的背景下，该第二非多孔层是在高于400℃的温度下沉积的。优选地，在400℃至850℃之间、在400℃至600℃之间、在450℃至550℃之间、并且优选地大约500℃的温度下。优选的是，用于沉积所述第一非多孔层和所述第二非多孔层的温差是至少25℃、更优选至少50℃。

在根据第一方面的方法的背景下，使用高温前驱体优选地四氯化锗(GeCl₄)来沉积该第二非多孔层。在本发明的上下文中，术语“高温前驱体”应被理解为本领域技术人员已知的锗前驱体，其允许在高于400℃、优选地在400℃至850℃之间、优选地在400℃至600℃之间、更优选地在450℃至550℃之间、并且最优选地在约500℃的温度下经由外延形成非多孔单晶Ge层。

在根据第一方面的方法的背景下，该第二非多孔层可以具有在0.1μm至100μm之间、优选地在0.1μm至10μm之间的厚度。在另一实施例中，第一层及第二层非多孔锗的总厚度可以在100μm至600μm之间，例如140μm、175μm、225μm或450μm。

在具体方面中，本发明还提供了一种根据上述方法获得的锗晶片。优选地，所述锗晶片包括所述第一非多孔层和所述第二非多孔层，所述第一非多孔层和所述第二非多孔层具有约140μm的组合厚度并且具有约4”的直径；约175μm的组合厚度并且具有约4”的直径；或者约225μm的组合厚度并且其中所述晶片具有约6”的直径；或者约450μm的组合厚度并且其中所述晶片具有约8”的直径。

在根据第一方面的方法的背景下，该第二非多孔层可以具有显著大于该第一非多孔层的厚度的厚度，优选地大至少一个数量级。

在根据第一方面的方法的背景下，第一非多孔层和第二非多孔层可以是使用不同的前驱体沉积的。

在根据第一方面的方法的背景下，该方法还可以包括在所述第二非多孔层上沉积至少一个附加层的步骤。更优选地，其中所述至少一个附加层包括一个或多个III-V族半导体晶体材料层，并且所述部件是光电器件的部件。替代性地，该方法可以用来生产这样销售的低损耗晶片(kerfless wafer)。

在根据第一方面的方法的背景下，该方法还可以包括在沉积所述第二非多孔层之前，在高于400℃、优选地在400℃至600℃之间的温度下对第一非多孔层和衬底进行退火的步骤。

在根据第一方面的方法的背景下，该第一非多孔层和/或所述第二非多孔层是通过分子束外延(Molecular Beam Epitaxy，MBE)沉积的。发现MBE对于沉积具有10nm至1μm厚度的非多孔层是特别有吸引力的。在另一优选实施例中，所述第一非孔层和/或所述第二非孔层是通过CVD(例如MOCVD)或本领域技术人员已知的任何其他技术来沉积的。发现CVD和MOCVD对于沉积具有从1μm至600μm厚度的非多孔层是特别有吸引力的。

在根据第一方面的方法的背景下，该方法还可以包括在沉积所述第一非多孔层之前，在单晶锗的非多孔衬底中形成单晶锗(Ge)的多孔表面层的步骤。

在根据第一方面的方法的背景下，可以将所述第一非多孔层连同所述第二非多孔层一起从所述单晶Ge衬底的所述多孔表面层分开。在一个示例中，可以通过施加机械应力来执行分开/分离，如通过将第一层和第二层作为整体从衬底拉离，或通过剥离，这可以导致所述多孔层屈服于由拉离赋予的机械应力。在另一示例中，分离可以涉及使用溶液的化学反应，该溶液渗入孔并且溶解锗。

在根据第一方面的方法的背景下，该方法还可以包括在沉积所述第一非多孔层之前对所述多孔表面层的暴露表面进行化学清洗的步骤。化学清洗包括将多孔层的暴露表面暴露于蚀刻剂/电解质一段时间，并且蚀刻剂/电解质可以是例如液体或气体形式。优选地，所述化学清洗包括用卤素表面终止来去除所述暴露表面的氧化层。实际上，由于衬底暴露于大气中存在的氧，可能自发地形成氧化层。优选地，所述化学清洗包括向暴露表面施加卤素溶剂溶液。更优选地，卤素溶剂溶液具有溴化氢。

在根据第一方面的方法的背景下，该方法还可以包括在所述化学清洗之后并且在进行该第一非多孔层的沉积之前对该衬底执行低温退火，该低温退火在100℃至400℃之间、优选地在200℃至300℃之间的温度下进行。优选地，在所述低温退火之前将该衬底移动到烘箱中，并且在执行该第一非多孔层的沉积和执行该第二非多孔层的沉积的步骤期间将该衬底维持在该烘箱中。加热炉的封闭容积可以不含氧并且还可以具有还原气氛以避免衬底暴露于可能导致劣化的湿气和氧气。

在根据第一方面的方法的背景下，该方法还可以包括：在所述分开步骤之后，在该非多孔Ge衬底的暴露面处形成新的多孔层并且重复执行在该新的多孔层上沉积第一非多孔层和第二非多孔层的所述步骤。

热处理步骤以及优选地还有诸如锗衬底的材料的预处理，优选地在加热炉中在无氧和无水的气氛中、优选地在真空中或以其他方式在还原气氛中执行。

根据本公开的方面，提供了一种制造光电器件的方法，该方法包括：使用第一蚀刻条件蚀刻单晶锗晶片，所述蚀刻形成包含于所述单晶锗内的给定密度的孔，其中所述孔中的至少一些孔在所述晶片的表面处暴露；在所述晶片的所述表面上沉积给定晶体材料的衬底层，所述衬底层封闭所述孔中的暴露的孔；在给定的环境内将所述晶片和所述衬底层加热至第一温度持续第一时间段，所述加热将所述孔转变成在所述晶片内彼此互连的空腔穿插的柱；制作与所述衬底层成一体的半导体部件，包括共同形成所述光电器件；以及断开所述晶片的所述空腔穿插的柱，从而从所述晶片的剩余晶片部分释放所述光电器件。

根据本公开的另一方面，提供了一种用于制造光电器件的系统，该系统包括：蚀刻站，配置成用于使用第一蚀刻条件蚀刻单晶锗晶片，所述蚀刻形成包含于所述单晶锗内的给定密度的孔，其中所述孔中的至少一些孔在所述晶片的表面处暴露；沉积站，配置成用于在所述晶片的所述表面上沉积给定晶体材料的衬底层，所述衬底层封闭所述孔中的暴露的孔；加热站，配置成用于在给定环境内将所述晶片和所述衬底层加热至第一温度持续第一时间段，所述加热将所述孔转变成在所述晶片内彼此互连的空腔穿插的柱；半导体部件站，配置成用于制作与所述衬底层成一体的半导体部件，包括共同形成所述光电器件；以及分离站，配置成用于断开所述晶片的所述空腔穿插的柱，从而从所述晶片的剩余晶片部分释放所述光电器件。

根据本公开的另一方面，提供了一种光电器件，该光电器件包括：衬底层，其由一种或多种晶体材料制成，该衬底层具有第一表面和与所述第一表面相对的第二表面；半导体部件，其与所述衬底层的所述第一表面制作成一体；所述衬底层的所述第二表面具有由单晶锗材料制成并且从所述衬底层的所述第二表面突出的多个断开的空腔穿插的柱部分，其中，所述空腔穿插的柱部分具有从约20nm至约500nm范围内的尺寸。

在阅读本公开之后，对于本领域普通技术人员而言，涉及本改进的许多其他特征及其组合将是显而易见的。

附图说明

在附图中，

图1是根据一个或多个实施例的光电器件的示例的斜视图，该光电器件具有与从单晶锗晶片分离的衬底层制作成一体的半导体部件；

图1A至图1D分别呈现了根据原始生长、随后在650℃下进行退火、随后在700℃下进行退火以及随后在750℃下进行退火的各个示例的分离后的表面粗糙度的显微镜图像(上部)和直径分布(下部)；

图2A是根据一个或多个实施例的单晶锗晶片的示例的侧视图；

图2B是根据一个或多个实施例的图1A的晶片在形成包含在该晶片内的给定密度的孔的蚀刻步骤之后的侧视图，其中这些孔中的至少一些孔在其表面处暴露；

图2C是根据一个或多个实施例的图2B的晶片在该晶片的表面上沉积给定晶体材料的衬底层之后的侧视图，其中该衬底层封闭至少一些暴露的孔；

图2D是根据一个或多个实施例的图2C的晶片在将这些孔转变成在该晶片内彼此互连的空腔穿插的柱的加热步骤之后的侧视图；

图2E是根据一个或多个实施例的图2D的晶片在制作与晶片的表面成一体的电子部件之后的侧视图，该电子部件和衬底层共同形成电子器件；

图2F是根据一个或多个实施例的在通过断开空腔穿插的柱来将电子器件从晶片分离的分离步骤之后的剩余晶片部分的侧视图；

图2G是根据一个或多个实施例的图2F的剩余晶片部分在去除从剩余晶片部分突出的空腔穿插的柱的表面处理步骤之后的侧视图，该剩余晶片部分能够用作用于制造另一光电器件的新的单晶锗晶片；

图3是根据一个或多个实施例的用于制造光电器件的示例系统的示意图，其示出了通信地耦合至控制器的站；

图4是根据一个或多个实施例的图3的控制器的计算设备的示例的示意图；

图5是根据一个或多个实施例的制造光电器件的方法的示例的流程图；

图6A是根据一个或多个实施例的蚀刻站的示例的示意图；

图6B是根据一个或多个实施例的沉积站的示例的示意图；

图7A是根据一个或多个实施例的单晶锗晶片在晶片内形成给定密度的孔的蚀刻步骤之后的侧视图；

图7B是根据一个或多个实施例的图7A的经蚀刻的晶片在该经蚀刻的晶片上沉积缓冲锗层的沉积步骤之后的侧视图；

图7C是根据一个或多个实施例的图7B的经蚀刻的晶片在加热步骤和半导体部件制作步骤之后的侧视图；

图8是根据一个或多个实施例的示出当执行图7A至图7C的步骤时温度作为时间的函数的曲线图；

图9是获得Ge单晶膜的处理流程的示例的示意图，其中图9(a)示出了单个多孔Ge层的形成；图9(b)示出了低温烧结和沉积Ge缓冲层以创建用于Ge外延的模板；图9(c)示出了高温烧结和Ge外延生长以创建用于分离的分开层；以及图9(d)示出了Ge NM的分离；

图10(a)是示出在PGe/Ge上生长的典型的4英寸外延Ge的照片；图10(b)示出了外延Ge/PGe的RMS粗糙度为0.48nm的示例AFM轻敲模式图像(从中心区域获取)；图10(c)示出了外延Ge层的截面SEM图像；并且图10(d)示出的插图是对空层区域的放大；

图11(a)是具有40％至45％的孔率并且具有在低温下沉积的Ge层的单Ge多孔层的横截面视图；图11(b)示出了退火期间的多孔层，图11(c)示出了退火后的多孔层；

图12(a)示出了在PGe/Ge模板上生长的同质外延Ge的示例2theta扫描(在底部示出了参考JCPDS卡片号04-0545)，其中插图示出了来自同质外延Ge的omega摇摆曲线与从块状衬底(bulk substrate)获得的相比的半对数图；以及图12(b)示出了作为截止角的函数的Ge(004)的示例FWHM和强度变化；

图13(a)示出了外延Ge层在与(220)反射不同的掠入射角度αi下的示例掠入射X射线衍射扫描曲线；图13(b)示出了由IPGID测量的摇摆曲线(220)面的FWHM和峰值位置的图，其中画出实线以引导眼睛；以及图13(c)示出了在PGe/Ge衬底上生长的外延Ge层的示例拉曼光谱，其利用632nm激发获得；

图14(a)示出了外延层Ge结构的示例横截面TEM图像；图14(a₁)示出了HT Ge的HRTEM，其中图(a₁)中的插图是从沿[110]区域轴截取的HT Ge中的选区电子衍射(Selected-Area Electron Diffraction，SAED)图案；图14(a₂)示出了从仅示出(220)晶面的HT Ge进行的快速傅里叶逆变换；图14(b₁)示出了来自Ge块的HRTEM，图14(b₁)是来自Ge块的SAED图案；并且图14(b₂)示出了来自仅显示(220)晶面的Ge块的快速傅里叶逆变换；以及

图15(a)示出了粘附力测试的示意图；图15(b)示出了Ge NM上的低放大倍率俯视图SEM，其中插图示出了柱分布上的放大；图15(c)示出了AFM图像，示出了不锈钢上的Ge NM形态，RMS粗糙度为约6nm；并且图15(d)示出了释放之前(在PGe/Ge块上)外延Ge和不锈钢上的Ge NM的示例2theta扫描。

具体实施方式

图1是在衬底层104上具有半导体部件102的示例光电器件100的斜视图。这样的半导体部件102的示例举例可以包括光电二极管、太阳能电池、光电晶体管、光电倍增器、光隔离器、集成光学电路元件、光敏电阻器、电荷耦合成像装置、激光二极管、量子级联激光器、发光二极管、有机发光二极管、光电发射摄像管、换能器、热光伏器件、以及量子器件。半导体部件可以包括基于硅的组合IV族异质结构(例如，Ge/Si、GeSn/Si、SiGeSn/Si、SiC/Si等)、硅上III-V族异质结构(诸如硅上氮化镓(GaN/Si)、硅上氮化铝(AlN/Si)、Si上砷化镓(GaAs/Si)、Si上磷化镓(GaP/Si)、Si上砷化铟镓(InGaAs/Si)、Si上氮化铟铝(AlInN/Si)、Si上氮化铟镓(GaInN/Si))、以及其他类型的合适的半导体异质结构。为了避免半导体部件102与衬底层104之间的晶体失配，优选地使它们的晶格常数彼此匹配。例如，在半导体部件102是III-V族半导体部件106的实施例中，衬底层104可以具有晶格匹配的晶体材料(诸如单晶锗)层，因为锗的晶格常数基本上接近于III-V族半导体(诸如GaAs、InGaAs、GaInP、AlGaAsP、InGaAsP、AlGaInP、InAlGaP、InGaAlP、AlInGaP等)的晶格常数。

如本实施例中所示，衬底层104具有与半导体部件102制作成一体的第一表面104a以及与第一表面104a相对的第二表面104b。如所描述，在此示例中，第二表面104b具有给定的表面粗糙度108。所展示的表面粗糙度108可以由将光电器件100从单晶锗晶片分离的制造步骤产生。

更具体地，在这个示例中，表面粗糙度108包括从衬底层104的第二表面104b突出的多个突起。突起可以采取诸如图1A中所示的断开柱110的不规则(例如，随机)分布的形式。应注意，在一些实施例中，断开柱110可以具有例如在10nm至50nm之间的垂直于表面104的深度，以及从约20nm至约500nm范围内、更经常地在约50nm至约200nm之间的直径。在将衬底从单晶锗晶片分离之后对衬底进行退火可以导致直径变宽和突起的缩短，诸如由以下图所示：图1A，其中在分离之后未对衬底进行退火，图1B，其中在分离之后将衬底在650℃下退火1小时，图1C，其中在分离之后将衬底在700℃下退火1小时，以及图1D，其中在分离之后将衬底在750℃下退火1小时，其中在每个图的上部呈现突起的显微镜图像并且在每个图的底部呈现绘制直径分布的图。在一些实施例中，在将光电器件从剩余晶片部分分离之后，断开柱可以保持不接触。在一些其他实施例中，断开柱110可被处理或以其他方式去除以使表面粗糙度减小，如下文将进一步讨论的。

根据一个示例，形成可去除的锗(Ge)分层部件包括，在第一低温(例如在低于400℃；在80℃至400℃之间、在150℃至350℃之间、或在200℃至300℃之间)执行在多孔单晶Ge的衬底的暴露表面上沉积单晶Ge的第一非多孔层。该沉积经由与该多孔单晶Ge衬底的外延而在该第一非多孔层中产生单晶结构。第一非多孔层的沉积是使用能够在较低温度下工作的第一前驱体来执行的，该第一前驱体例如是二锗烷(Ge2H6)，或在一些实施例中是，锗烷GeH4、GeHCl3、GeCH2Cl2或GeH2。此类前驱体可能是相对昂贵的，但是通过使该第一非多孔层相对薄(例如在10nm至100nm之间)可以减轻昂贵性的不便。在该示例中，在低温下沉积该第一层允许保留多孔Ge衬底的单晶结构，并且由此经由与其的外延而导致在第一非多孔层中的单晶结构。此第一非多孔层现在形成用于随后的晶体生长(例如外延)的模板。

此时，将温度升高至“高”温度，如高于400℃，优选约500℃。增加用于在第一层上沉积单晶Ge的第二非多孔层的温度可以存在不同的优点。首先，在高温下，可以使用在较低温度下不能很好地工作的前驱体，并且这样的前驱体(例如像GeCl4)的成本可以显著地低于能够在较低温度下操作的前驱体，从而打开许多工业应用的门。其次，当晶体在较高温度下外延生长时，晶体质量(例如像可通过晶体的电性质来测量)通常更好。在此高温下，所沉积的第二层具有显著更大的厚度，例如，比第一层大一个数量级以上，例如像是在一微米至十或几十微米之间，这取决于应用，并且总体上代表较低的成本。

此时，可以在第二层上沉积或不沉积Ge或其他材料的附加层(例如，光电器件应用中的一个或多个III-V族半导体晶体材料层)。

一旦已经沉积了所有希望的层，第一层下方的多孔层(此时可以代表结构上较弱的层)可以用作允许将第一层、第二层和任何附加层从衬底分开的手段。更具体地，可以将第一层、第二层和任何附加层从衬底拉离(例如，“剥离”)。

在一个实施例中，衬底可以具有非多孔单晶Ge的块状层，并且可以在暴露面上形成多孔层(例如，取决于应用，通过蚀刻或任何适合的技术来形成在10％至90％之间、优选地在30％至70％之间、或在30％至60％之间、或在35％至55％之间、或在40％至50％之间的孔率。单晶Ge的多孔层可以是相对薄的，诸如几微米至几百微米，例如，在100nm至400nm之间，允许在多孔层下面的非多孔单晶Ge的块状层被再利用于在暴露面上形成另一多孔层，并且一旦先前沉积的层被拉离，则进一步沉积。

在一些实施例中，可以优选地在第一层和第二层的沉积之间在高温(例如，在400℃至600℃之间)下执行退火步骤。在一些实施例中，使用退火步骤，并且导致令人满意的晶体质量。这样的高温退火步骤可能对多孔层的再构造和稳定具有影响。

在一些实施例中，可以在沉积该第一非多孔层之前在该多孔单晶Ge层上执行化学清洗步骤。化学清洗步骤可以涉及从暴露表面去除表面氧化，并用卤素表面终止来替换表面氧化。这可以涉及例如使用溶液中的卤素。在一些实施例中，发现也使用溶液中的溶剂，或者作为在多孔单晶层的暴露表面上的先前步骤，可以有利于卤素渗透到孔中，这可能是所期望的。溶剂可以是例如乙醇或异丙醇(IPA)。卤素可以是例如溴。在一些实施例中，尤其发现溴化氢产生令人满意的结果。实际上，如果在沉积第一层之前在氧化环境中形成、处理和/或储存多孔层的暴露面，则暴露层可能变得被氧化，这可能妨碍后续层的外延生长，除非有处理。化学清洗可以通过用卤素表面终止代替表面氧化来解决氧化。在一些实施例中可能适合的替代卤素包括氟化氢、盐酸盐、碘化氢。

在一些实施例中，可能希望在暴露表面上沉积第一非多孔层之前去除至少一些(如果不是全部)卤素表面终止。实际上，卤素表面终止的存在可能阻碍外延生长，或者说是晶体结构的“复制”。在低温下退火一定时间段(例如分钟)的步骤对此可能是有用的。该退火步骤可以在非氧化环境中执行，例如在专门的烘箱中。在一些实施例中，该组件可以保留在烘箱中用于随后的层沉积，并且甚至用于剥离。考虑具体实施例，在温度的选择中可能需要达到平衡。实际上，一方面，较高的温度可以更有效地去除卤素终止，但另一方面，卤素终止可能不需要完全去除，且较高的温度可能引起多孔结构的转变。取决于实施例，用于这样的初始低温退火步骤的适当低的退火温度可以例如在100℃至400℃之间、优选地在200℃至300℃之间。退火的时间段可以从一个实施例到另一实施例而变化，并且在一些情况下，几分钟可能是足够的。退火可以通常执行比所需更长的时间段，但是额外的时间段可能代表着生产率的损失，并且因此，在一些实施例中可以优选在几分钟至一小时之间的退火时间。

在分离之后，剩余晶片部分可以用于随后制造若干其他光电器件，由此减少用作每个光电器件的衬底的昂贵的单晶锗的量。

在Ge衬底的暴露面上形成新的多孔层之前，可以执行抛光步骤。抛光可以通过CMP、化学蚀刻、电化学抛光或任何其他合适的技术来执行。

更具体地，根据一个示例，对于从单晶锗晶片可分离的光电器件100，可以如以下参照图2A至图2G所描述的执行多个步骤。

图2A示出了单晶锗214的晶片212的示例。如图所示，晶片212具有薄片状主体216，该薄片状主体216具有第一晶片表面212a及与第一晶片表面212a相对的第二晶片表面212b。单晶锗214的晶片212被用作制造一个或多个光电器件(例如参考图1所描述的光电器件)的基础。返回参考图2A，晶片的第一厚度t1可以从一个实施例到另一个实施例而变化。例如，晶片212的第一厚度t1可以在大约50um至大约1cm范围内或者更大的范围内，优选地在大约0.01mm至大约0.2mm之间，并且最优选地在大约0.15mm至大约0.6mm之间。在一些实施例中，第一晶片表面212a和第二晶片表面212b中的给定一者具有超过预定表面粗糙度阈值的表面粗糙度208。在这些实施例中，给定晶片表面212a及212b的表面粗糙度可通过清洁或其他适当的表面处理步骤而减小。

图2B示出了图2A的晶片212在蚀刻步骤之后。蚀刻步骤包括以第一蚀刻条件蚀刻单晶锗214的晶片212。蚀刻步骤形成包含在单晶锗214内的给定密度的孔216。如该实施例中所示，孔216从第一晶片表面212a延伸直到晶片212的厚度t1内的给定深度d，由此在单晶锗214的晶片212中形成含孔层218。孔216可相对于第一晶片表面212a实质上垂直或倾斜地延伸。在一些实施例中，含孔层218可以具有在约10nm至100μm之间、优选地在约50nm至10μm之间、并且最优选地在约200nm至2μm之间的范围内的第二厚度t2。相应地，其中一些孔216在晶片212的第一晶片表面212a处暴露，如插图B中所示。第一蚀刻条件是使得以在约35％至65％之间的范围内并且优选地约50％的密度形成孔216。例如，在一些实施例中，用一些蚀刻和加热条件实现10％的密度。在本公开中，密度由含孔层内的空隙量与含孔层的总体积之间的比率定义。

如所描绘的，暴露孔216通常产生不适合于在其上生长半导体部件的不希望的表面粗糙度220。为了降低表面粗糙度220，并适当地制备第一晶片表面212a以接收半导体表面，在晶片212的第一晶片表面212a上沉积给定晶体材料224的衬底层222，诸如图2C中所示。通过这样做，孔216中的暴露孔被衬底层222封闭，从而在晶片212顶上留下表面粗糙度减小的暴露表面228，诸如插图C中所示。

图2D示出了在加热步骤之后的图2C的晶片212，在该加热步骤中，将晶片212和衬底层222在给定的环境中加热到第一温度持续第一时间段。如可预期的，这种加热可将孔216转变成彼此互连的空腔穿插的柱210，诸如插图D中所示。应当理解，空腔穿插的柱210共同降低了晶片212的完整性，其中，互连的柱210和空腔226是分布的。相应地，加热步骤通过加热步骤将含孔层218转变成完整性降低的层230。在一些实施例中，加热步骤也有助于降低衬底层222顶上的表面粗糙度228。

在以下步骤中，如图2E中所示，将半导体元器件202与衬底层222的暴露表面制作成一体。半导体部件202可以是任何合适类型的半导体部件，诸如以上列举的那些。可以在一个或多个步骤中在衬底层222上沉积半导体部件202。例如，可以通过使用常规外延生长技术、化学气相沉积技术等在彼此顶上沉积一系列层来制作半导体部件202。一旦沉积，半导体部件202和衬底层222就共同形成光电器件200，所述光电器件200位于单晶锗214的晶片212的完整性降低的层230上。

从单晶锗214的晶片212分离光电器件200，留下剩余晶片部分212’，如图2F中所示。例如，可以通过断开完整性降低的层230而将光电器件200从晶片212分离。在一些实施例中，光电器件100可以被拉离晶片212，反之亦然。可以使用利用粘合剂(诸如环氧树脂或胶带)、超声波束、水射流等施加的机械力来分离光电器件100。例如，光电器件100的所得衬底层可以在10nm至400nm的范围内。在一些其他实施例中，可以使用倒装芯片沉积技术等在另一衬底上沉积光电器件200。如图所示，由于完整性降低的层230的断开，分离可能留下不期望的表面粗糙度232。相应地，通过断开互连柱210，光电器件200的下表面200a和剩余晶片部分212’的上表面212a’示出了从其相应表面200a和212a’突出的断开互连柱210。

光电器件200的下表面200a的表面粗糙度232可以保持原样而不抑制光电器件200的工作，而在一些实施例中，可以清洁或以其他方式去除剩余晶片部分212’的上表面212a’的表面粗糙度323。实际上，断开的互连柱210可以在一个或多个表面处理步骤中从剩余晶片部分212’去除，其结果在图2G中示出。取决于实施例，表面的处理可以包括(一个或多个)湿化学蚀刻步骤、(一个或多个)化学处理步骤和(一个或多个)化学机械抛光(Chemical-Mechanical Polishing，CMP)步骤。如可以理解的，图2G的剩余晶片部分212’类似于图2A的原始晶片212，仅具有减小的厚度。例如，剩余晶片部分212’可以具有小于第一厚度t1的第三厚度t3，即，t3＜t1。因此，剩余晶片部分212’可以用作制造一个或多个其他光电器件(未示出)的基础。换言之，参考图2A至图2G所描述的步骤可以重复多次。在这种情况下，图2A-2G所示的处理步骤将重复一次或多次。在其再利用之前，剩余晶片部分212’可被表面修复。

这些处理步骤以及下文描述的其他处理步骤可由衬底制造系统300执行，其示例示于图3中。如图所示，在本实施例中，衬底制造系统300具有蚀刻站302、沉积站304、加热站306和分离站308。在一些实施例中，其他潜在站可为衬底制造系统300的一部分。

例如，蚀刻站302可以执行以上参考图2B所讨论的蚀刻步骤。更具体地，蚀刻站302可产生第一蚀刻条件或任何其他蚀刻条件，利用所述第一蚀刻条件可在单晶锗晶片的含孔层内形成期望密度的孔。在一些实施例中，蚀刻站302可结合一个或多个电化学系统，该电化学系统具有一个或多个恒电流电池、一个或多个电源等。

在一些实施例中，沉积站304可用以在单晶锗晶片上沉积衬底层，诸如上文参见图2C所论述。在一些实施例中，沉积站304可以结合化学气相沉积系统、外延反应器、和任何其他类似的沉积系统。在一些实施例中，沉积站304可以包括表面制备站，以制备要在其上执行沉积或生长的表面。然而，在一些其他实施例中，表面制备站可以远离沉积站304。

加热站306可以执行以上参见图2D讨论的加热步骤。因此，加热站306可在例如包括给定气体的受控环境内加热晶片和衬底层直到给定温度达给定时间段。给定气体可以是包含与氮气混合的至少10％的氢气、纯氢气或在真空中。给定气体可以从一个实施例到另一实施例而变化。然而，在至少一些实施例中，发现无氧环境是优选的。应注意，加热站306可以包含快速热退火系统等。在一些实施例中，沉积站304和加热站306是单个站的一部分。

在一些实施例中，使用站来将半导体部件与衬底层制作成一体，如参见图2E所讨论的。在一些实施例中，这样的站可以以沉积站的形式提供，该沉积站可以使用常规的外延生长技术在彼此顶上沉积一系列半导体层以形成半导体部件。在一些实施例中，沉积站304可用于在晶片顶上沉积衬底层和在衬底层顶上沉积半导体部件。在一些实施例中，该半导体部件可以按原样从半导体部件制造商被接收并且被沉积或以其他方式制作成与衬底层成一体。在这样的实施例中，沉积站304或任何其他合适的站可被配置为拾取半导体部件并将其沉积或以其他方式安装到衬底层。

如所示出的，分离站308被配置成用于从剩余晶片部分分离光电器件，如以上参考图2F所描述的。分离站308可以具有一个或多个可移动部件，例如机械臂，该一个或多个可移动部件被配置成用于将光电器件拉离剩余晶片部分，由此打破单晶锗晶片的完整性降低的层。在一些实施例中，可以在保持剩余晶片部分固定的同时将拉力施加在光电器件上，反之亦然。

将理解的是，在一些实施例中，所有站可以集成到烘箱中，并且在其他实施例中，这些站中的一些可以与烘箱分开，这意味着在此类其他实施例中，可能需要将样品从该烘箱移动到另一位置。

如描绘的实施例中所示，站302、304、306和308可通信地耦合至控制器310，该控制器310控制每个站及其部件在以上讨论的单晶锗晶片上顺序地执行处理步骤。控制器310可以作为硬件和软件部件的组合来提供。在一些实施例中，控制器310包含可以是一些单独站的一部分的任何控制器部分。这样，无论控制器部分彼此分开，并且由于控制器部分彼此通信耦接，它们形成控制器310。硬件部件可以以计算设备400的形式实现，其示例参考图4描述。

参照图4，计算设备400可以具有处理器402、存储器404和I/O接口406。用于执行本文中所论述的处理步骤中的至少一些处理步骤的指令408可存储在存储器404上且可由处理器402访问。

处理器402可以是例如通用微处理器或微控制器、数字信号处理(Digital SignalProcessing，DSP)处理器、集成电路、现场可编程门阵列(Field-Programmable GateArray，FPGA)、可重配置处理器、可编程只读存储器(Programmable Read-Only Memory，PROM)、或其任何组合。

存储器404可以包括位于内部或外部的任何类型的计算机可读存储器的合适组合，例如像随机存取存储器(Random-Access Memory，RAM)、只读存储器(Read-OnlyMemory，ROM)、致密盘只读存储器(Compact Disc Read-Only Memory，CDROM)、电光存储器、磁光存储器、可擦可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)、以及电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、铁电RAM(Ferroelectric RAM，FRAM)等。

每个I/O接口406使计算设备400能够与一个或多个输入设备(诸如(一个或多个)键盘、(一个或多个)鼠标等)互连，或与一个或多个输出设备(诸如(一个或多个)显示器、(一个或多个)存储器系统、(一个或多个)网络等)互连。I/O接口406还可使计算设备400能够与站302、304、306和308，或者与站302、304、306和308的部件(包括但不限于(一个或多个)晶体材料源、(一个或多个)蚀刻剂源、(一个或多个)机械臂等)互连。

每个I/O接口406使控制器310能够与其他部件通信、与其他部件交换数据、访问和连接到网络资源、服务器应用、以及通过连接到能够承载数据的网络(或多个网络)来执行其他计算应用，该网络包括互联网、以太网、简易老式电话服务(Plain Old TelephoneService，POTS)线路、公共交换电话网络(Public Switch Telephone Network，PSTN)、综合服务数字网络(Integrated Services Digital Network，ISDN)、数字用户线路(DigitalSubscriber Line，DSL)、同轴电缆、光纤、卫星、移动、无线(例如Wi-Fi、WiMAX)、SS7信令网、固定线路、局域网、广域网等，包括这些的任意组合。

在本文描述的计算设备400和由计算设备400操作的任何软件应用仅旨在是示例。还可以提供控制器310的其他适合的实施例，如技术人员读者将清楚的。

图5示出了制造一个或多个光电器件的方法500的示例的流程图。方法500的至少一些步骤或本文所述的任何其他方法可部分地或全部地通过参考图3所述的衬底制造系统300来执行。

在步骤502，使用第一蚀刻条件蚀刻单晶锗晶片。蚀刻步骤502形成包含在单晶锗内的给定密度的孔，其中至少一些孔在所述晶片的表面处暴露。在一些实施例中，这些孔的密度在约35％与所述65％之间的范围内。最优选地，孔的密度为约50％。

在步骤504，在单晶锗晶片的表面上沉积给定晶体材料的衬底层。衬底层的沉积封闭在步骤502处形成的孔中的暴露的孔。孔的封闭可减少经如此处理的单晶锗晶片的表面粗糙度。

在一些实施例中，衬底层是可以例如经由常规外延生长技术接收一个或多个半导体层的外延生长准备层。

在一些实施例中，制成衬底层的给定晶体材料是单晶锗。在这样的实施例中，晶片和衬底层两者都由单晶锗制成，这可以减少在衬底层与晶片之间和/或具有接近晶格常数的其他沉积的半导体层之间发生的晶体失配的量。

在一些其他实施例中，衬底层的给定晶体材料与晶片的晶体材料不同。例如，在一些实施例中，衬底层由电镀到晶片的暴露表面的诸如GeCl₄和/或GeF₄的前驱体制成。

在步骤506，在给定环境内将该晶片和该衬底层加热至第一温度持续第一时间段。加热的步骤506将孔转变成在晶片内彼此互连的空腔穿插的柱。换言之，加热的步骤506将这些孔膨胀成多个空腔，这些空腔分布在单晶锗内并且由互连柱的周围廊道限定。如所讨论的，这些腔可以共同地降低在降低的完整性层内的单晶锗的完整性。互连柱由此防止完整性降低的层塌陷。

在一些实施例中，蚀刻的步骤502和加热的步骤506是使得它产生具有从约20nm至约500nm范围内的尺寸的空腔穿插的柱。

在步骤508，将半导体部件制作成与衬底层成一体。所得到的半导体部件连同衬底层一起形成光电器件。可以通过在晶片的表面上沉积半导体层的一个或多个层来制造半导体器件。在一些实施例中，半导体层可以包括III-V族半导体晶体材料。

因此，在步骤510，完整性降低的层的空腔穿插的柱断开，从而从剩余晶片部分释放包括半导体部件和与半导体部件成一体的衬底层的一部分两者的光电器件。

在一些实施例中，从光电器件和/或剩余晶片部分的(一个或多个)表面去除或以其他方式清洁所产生的、断开空腔穿插的柱。

在一些实施例中，剩余晶片部分被用作用于制造另一光电器件的单晶锗晶片。在这些实施例中，使用剩余晶片部分作为单晶锗晶片来重复方法500的步骤。以此方式，可以使用同一单晶锗晶片一次、两次或更多次以产生一个、两个或更多个光电器件。剩余晶片部分可以在其再利用之前被表面修复。例如，剩余晶片部分可以暴露于湿化学蚀刻步骤、机械清洁步骤和/或化学机械抛光步骤。

现在参见图6A，其示出了根据实施例的蚀刻站600的示例。如图所示，蚀刻站600具有封闭流体装置602，该封闭流体装置602具有彼此流体连通的容器604、泵606、电解质源608。虽然泵606在一些实施例中可以是有用的，但它仅是可选的，因为它在一些其他实施例中可以被省略。提供电源610以向浸没在容器604中的电极612和电极614施加电信号，并且在电极612和电极614之间设置有待蚀刻的晶片。由电解质源608提供的电解质的类型和浓度，连同电信号的参数，例如振幅、频率等，定义在蚀刻站600中蚀刻晶片的蚀刻条件。在此具体示例中，所提供的蚀刻条件在单晶锗晶片中形成给定密度的孔。如此形成的含孔层的厚度一般在约50nm至约10μm之间，最优选在约200nm至约2μm之间。图6B示出了沉积站620的示例，并且更具体地，示出了电沉积站的示例。如该具体示例中所示，沉积站具有封闭流体装置602，该封闭流体设置602具有彼此流体连通的容器604、泵606、基于Ge的源622。同样，在一些实施例中，泵606可以是可选的。提供电源610以向浸没在容器604中的电极612和电极614施加电信号，并且在电极612和电极614之间设置有待处理的晶片。在这个具体示例中，图6B的沉积站620类似于图6A的蚀刻站600，除了电解质源608已经被去除并且被基于Ge的源622替代，基于Ge的源622可以以前驱体源的形式提供。在一些其他实施例中，蚀刻站600和沉积站620可彼此独立。在此特定实施例中，沉积站620可以用于沉积由基于Ge的源622提供的前驱体制成的衬底层。衬底层可以具有在约50nm至约2um之间，并且优选在100nm至500nm之间范围内的厚度。

图7A示出了单晶锗714的示例晶片712在蚀刻步骤之后，该蚀刻步骤在晶片712内形成给定密度的孔716。如图所示，在这个示例中，孔716的密度是约50％，意味着含孔层718的50％与孔空隙740相关联，而其余50％是单晶锗714。在一些实施例中，衬底层可以不由前驱体制成。相反，衬底层由单晶锗制成。在这样的实施例中，如图7B中所示的实施例，可以在晶片712的含孔层718的暴露孔716上沉积单晶锗714的衬底层722。在诸如上述的加热步骤之后，半导体部件702可以与衬底层722制作成为一体，用于稍后从剩余晶片部分分离。如本实施例中所示，可以在加热步骤之后但在沉积半导体部件702之前，在衬底层722的顶上沉积可选的锗层742。例如，这样的可选的锗层742可以帮助减小衬底层722上的表面粗糙度以适当地接收光电部件702。图7C示出示例光电部件702，其在此特定示例中以III-V族太阳能电池结构的形式提供，接收于可选的锗层742的顶上。取决于实施例，可以在锗层742上沉积有任何其他光电部件。

图8示出了在制造光电器件的示例方法期间加热晶片712和其他部件的温度的曲线图。在这个具体实施例中，温度升高至约100℃至300℃的第一温度T1并且在此温度下维持第一时间段Δt1。可以定义第一时间段Δt1以避免多孔层的重组。然后，将温度升高至约450℃至700℃的第二温度T2，并且在此温度下维持第二时间段Δt2。可以限定第二时间段Δt2，以确保多孔GE的重组以获得空腔和间柱。然后将温度降低至大约500℃或更高的第三温度T3并且在此温度下维持第三时间段，在此之后降低温度直到达到室温。虽然在该实验中使用的加热站实现了500℃，但是在一些其他的实施例中也可以使用可以实现更高温度(例如600℃或更高)的其他加热站。在本具体实施例中，可以在第一时间段Δt1期间执行衬底层沉积步骤，可以在第二时间段Δt2期间执行加热步骤，并且可以在第三时间段Δt3期间执行半导体部件制作步骤。

示例——在电化学蚀刻的多孔Ge表面上的4英寸Ge单晶的同质外延生长

锗(Ge)作为背后具有广泛研究的长期历史(包括第一晶体管示范)的潜在半导体材料已经引起相当大的关注。Ge的吸引力由其优越的特性促进，这些特性包括其更高的电子和空穴迁移率、以及在1.3μm至1.55μm波长范围内的强吸收系数(约2500cm^-1)。此外，其适当的0.66eV的带隙允许在光电器件中进行有效的红外检测。确实，它本身很好地适用于无数的电子应用中，尤其是在光伏太阳能电池的领域中。事实上，在基于GaInP/GaAs/Ge的多结太阳能电池(Multi-Junction Solar Cell，MJSC)中，已知Ge是优异的底部结材料。与III-V族半导体兼容(即：几乎匹配的晶格常数和热膨胀系数)，认为Ge结是该太阳能电池架构的重要部分，对MJSC的光伏性能做出了约10％的贡献。然而，在提高太阳能电池的效率的同时，也应考虑成本。值得注意的是，较厚的Ge晶片衬底显著地助长了III-V族太阳能电池成本。此外，通过影响光生电子-空穴对、它们的收集、并且由此增加复合速率，它可能潜在地阻碍整个器件的光电性能。相反，减小Ge衬底厚度将明确地实现高效的载流子收集，并且将有利于器件的总体成本降低。

因此，一直在持续的研发努力以开发许多不同的策略用于潜在的衬底成本降低。迄今为止报道的大部分工作指出了基于衬底去除和再利用策略的吸引人的方法。经由牺牲蚀刻层的外延剥离(Epitaxial Lift-Off，ELO)是这些技术之一，其允许从它们的母衬底分离有源层，并且提供多个晶片再利用的可能性。然而，它广泛地应用于III-V族半导体层的分离。原则上，基于III-V族半导体(即，AlInP或AlAs)可以在衬底与有源层之间插入晶格匹配的释放层。在生长结束时，使外延结构经受化学蚀刻，包括使用高度腐蚀的化学蚀刻剂，例如，氢氟酸(HF)或盐酸(HCl)，以在不损坏有源层(薄膜)的情况下选择性地去除牺牲层。然而，尽管牺牲材料相对于其余外延堆叠的完美蚀刻选择性，在晶片规模情况下，蚀刻持续时间可从几小时到几天变化，这可能对大批量生产强加实际限制。此外，母衬底的增加的表面粗糙度和在ELO期间通过湿化学蚀刻产生的剩余残余物要求复杂和多步骤处理(即，化学机械抛光)，通常需要将母衬底表面恢复到适合于附加器件再生长的外延准备条件。还展示了另一晶片再利用的可能性，如激光剥离和受控的剥落。尽管这些方法的发展多年来一直在进行，但是上述技术中没有一个彻底解决Ge衬底再利用。

为了改善晶片再利用处理的吞吐量，通过多孔释放层方法证明了另一种成本降低的可能性。此过程可利用嵌入式较低密度层的形成，该嵌入式较低密度层可替代地被称为外延Ge/PGe界面处的空隙层，这与在高温退火下的多孔层的重组相关联。因此，通过施加外部应力，可以成功地从其母衬底去除Ge纳米膜(Ge nanomembrane，Ge NM)。

这样的技术可以用于开发用于Ge衬底再利用的弱多孔释放层。例如，可分析改变孔率和退火步骤对空腔形成和重组PGe表面质量的影响，并可揭示在氢气氛中退火后PGe表面粗糙度(从0.31nm至7.85nm)的显著增加。然而，这样的高粗糙度可能不利地影响Ge的同质外延生长。诸如退火时间、温度和PGe层厚度之类的处理参数可能对PGe的形态变换和结晶度具有影响。在长退火时间期间可能存在PGe形态的显著演变。此外，通过拉曼分析，研究可以显示高温(约650℃)可能潜在地将原始孔化的Ge的不良晶体质量转化为准单晶Ge。然而，表面粗糙度可被认为是高的，对烧结的PGe上的外延生长施加了挑战。关于太阳能电池器件，可在重组的圆柱形孔上生长薄单晶Ge NM，这使得能够生长和转移GaAs太阳能电池。这种方法可能涉及基于昂贵工具(深UV光刻和反应离子蚀刻)的组合来仔细且仍然复杂的制造以获得均匀孔的规则阵列，并且可能被认为太昂贵而不能应用于较低成本的太阳能电池应用。

从可扩展性和处理成本的观点来看，电化学成孔可能是以可观的复杂度水平用于剥离和衬底再利用的最吸引人的途径之一。在以下讨论中，三个事实可能是特别令人感兴趣的：(i)通过分子束外延(Molecular Beam Epitaxy，MBE)在PGe上展示高质量的4英寸单晶Ge；(ii)外延Ge层的详细微结构研究；以及(iii)Ge(NM)的机械、形态和结构特性的评估。

图9示出了其中可在这样的逻辑的上下文中用于获得Ge NM的一系列步骤的示例实施例。

第一步骤是在4英寸Ge衬底上形成单个多孔层，具有40％-45％的孔率。在化学清洗之后，在低温下进行退火，随后进行低温Ge沉积，以创建用于Ge外延的模板。第三步是在高温下退火以使多孔结构重组以获得分离层或弱层。该退火之后是在高温下的Ge外延生长。最后一步是通过拉离测试对结构进行分离。

所使用的锗衬底(由提供)为180um厚、P掺杂(Ga掺杂)和具有6°截止的(001)取向。它们用Biological/>发生器以及用定制的4英寸电化学电池通过双极电化学蚀刻(Bipolar Electrochemical Etching，BEE)进行阳极多孔化。在蚀刻之前，将晶片在乙醇中清洗5分钟并且在HF中清洗5分钟。所使用的电解质是HF：乙醇(4：1)溶液。在阳极化步骤(0.5mA/cm^-2-1s脉冲)和钝化步骤(1mA/cm^-2-1s脉冲)之前施加30s初始化(2.5mA/cm^-2)。

表面制备采用HBr(49％)脱氧：乙醇溶液，IPA冲洗，随后低温退火。在超高真空(～10^-6托)下以及在300℃下在30分钟期间进行该退火。

使用带有液氮低温板的用于III-V族材料的VG Semicon V90F 4英寸CBE(Chemical Beam Epitaxy，化学束外延)反应器，在多孔Ge衬底上生长Ge外延结构。为了生长的目的，将CBE反应器改造成在MBE(Molecular Beam Epitaxy，分子束外延)条件下工作。所使用的Ge源是Ge凯尔(Kell)(在1250℃下加热)并且该腔室内的压力是约5x 10^-6托。生长速率约为300nm/h。在200℃下进行Ge缓冲体沉积并且在475℃下进行外延生长。

使用扫描电子显微镜(LEO 1540)进行横截面图像以在重组之后观察多孔结构。使用20keV的加速张力。通过轻敲模式下的Veeco Dimension/>原子力显微镜(Atomic Force Microscopy，AFM)以0.3Hz的扫描速率估算多孔层以及外延层的表面粗糙度。通过使用配备有单色化Cu-K_α1源(λ＝0.15406nm)的X射线衍射仪(SMARTLAB，Rigaku)评估Ge外延层的晶体质量。还通过拉曼光谱法研究了外延层的结晶相，拉曼光谱法使用配备有CCD检测器和激发波长为632nm的激光器的拉曼光谱仪在室温下分析外延层。为了分析晶体质量，HR-TEM(Talos/>)。外延层的粘附力由使用TAXT机执行的拉离测试测量确定。

图10(a)中的照片呈现了在3IT-Sherbrooke大学制造的4英寸Ge外延层的视觉检查并且示出了镜面状表面。为了揭示表面质量，已经进行了AFM表面分析。图10(b)示出了具有0.48nm的低均方根(Root Mean Square，RMS)的粗糙度的光滑表面(其与Ge衬底(RMS约0.2nm)可比)。

图10(c)和图10(d)分别示出了多孔Ge(PGe)形态和在PGe/Ge块上生长的外延Ge层的横截面视图。清楚地看到，所获得的多孔层具有海绵状形态，具有约200nm的厚度、约40％的孔率以及约2nm的RMS。由于这些特性，PGe可以用作Ge层的外延生长的优异模板。根据图10(d)，Ge膜的厚度为约700nm，其由在LT下沉积Ge缓冲层(200nm厚)随后生长HT外延层(500nm厚)组成。如图10(d)所示，在外延生长期间(即：在原位退火步骤之后)，PGe的形态发生显著变化。实际上，孔趋于聚结在PGe的顶表面上，并且在PGe/Ge衬底的界面处出现几个大的空隙，其形成所谓的分开层。该重组现象基于奥斯特瓦尔德熟化和瑞利现象。实际上，对于诸如PSi、多孔InP和多孔GaN的若干多孔结构，主要观察到PGe向空隙区域的形状转变。图10(d)的顶部上的插图描绘了对由白色矩形标记的空白区域面积的放大。分开层的厚度是约～40nm，通过机械上较弱的纳米桥来连接衬底和外延层，从而使得能够将Ge NM从可再利用衬底剥离。

为了进一步理解弱层的形成，开发了数值模型。孔结构的重组是通过动力学蒙特-卡罗(Kinetic Monte-Carlo)模型确认的，该模型在我们的团队中开发并且随后改进。(REF)该模型基于Ge原子扩散和迁移到空的相邻位点的概率。为了计算速度的目的，标度已经被修改。在正常情况下，如果1个像素对应于Ge原子，则1个像素对应于0.25nm。在我们的模拟中，1个像素对应于1.25nm。退火时间对应于给定数量的原子迁移，并且在模拟的情况下，存在1.5*10¹⁰个原子跃变。图11示出了在多孔结构上沉积低温缓冲层后高温(600℃)退火的模拟，所述多孔结构的孔率为40％至45％且厚度为180nm。

图11示出了在高温退火期间在多孔转化的不同步骤下的多孔结构的图示。如图10(b)和图10(c)中所示，退火将引起通过奥斯特瓦尔德熟化现象描述的形态学重组。通过退火，孔径变化以形成具有由柱分开的大空腔的弱层(见图11(c))。在模拟中，柱的尺寸是约60nm x 24nm，并且在SEM图像中，柱的平均尺寸是约60nm x 35nm。模拟值接近生长后获得的值。而且，在Ge LT缓冲体的表面处，在退火之后，可以观察到一些岛。

图11(b)示出了在Ge缓冲体上的分开层的形成和表面粗糙度。通过模拟，分开层的高度接近70nm。该值接近于在SEM图像上观察到的值(60nm)。柱的宽度在模拟中为约24nm，而在SEM图像中为35nm(平均)。

为了研究外延层的晶向，进行X射线衍射(X-Ray Diffraction，XRD)测量。图12(a)示出了在烧结的PGe/Ge块上生长的700nm厚的Ge薄膜的2θ-ω扫描的XRD结果。为了比较的目的，Ge粉末和Ge块状衬底的标准XRD峰及其相应的晶面(JCPDS卡编号04-0545)也描绘在图12(a)中。在2θ≈31.58°和2θ≈65.98°附近观察到的衍射峰分别被分配给Ge的(002)和(004)反射。该衍射图案与Ge立方结构完全匹配，表明相对于参考块衬底的沿着[001]的强生长取向。此外，在长范围扫描中没有看到其他晶向，从而反驳了任何多晶或非晶域的存在并且由此证明了生长的Ge层的高(001)取向的单晶性质。令人感兴趣地注意到，与多晶Ge结构相比，所获得的p型单晶Ge(mc-Ge)的晶体性质对于太阳能电池应用是独特相关的。图12(a)的插图显示了外延Ge和Ge衬底的Ge(004)反射的面外X射线摇摆曲线(X-ray RockingCurve，XRC)。外延Ge的XRC表现出窄的对称形状，这是高结构质量的良好指示。

(004)峰的半峰全宽(Full Width at Half-Maximum，FWHM)估计为约0.0045°(16.2弧秒)，这几乎与在相同条件下测量的Ge块状衬底预期的0.0041°(14.8弧秒)的值一致。应当进一步指出的是，观察到的最窄的RC FWHM可以被认为对于同质外延Ge是优异的。例如，Bosi等人报道，对于在(001)取向的Ge块(6°止)上生长的MOVPE-Ge，当将生长温度从500℃增加至700℃时，马赛克扩散(mosaic spread)从21弧秒减少至18弧秒，揭示退火对外延的改善。然而，在类似的工作中，与精确取向的(001)Ge相比，它们报告了在6°截止衬底上生长的外延Ge的最差晶体质量。尽管如此，值得强调的是，由于在同质外延Ge的主题上非常稀缺的文献，在此简单地基于报道的外延层Ge仅在Ge块状衬底上生长的位置来进行RCFWHM的比较。据我们最大所知，还没有关于通过在多孔Ge模板上生长的外延Ge的HRXRD进行的晶体质量评估的报道。

为了阐明是否保留了外延Ge的6°截止，我们通过HRXRD进行进一步的分析。为此，基于(i)使样品绕χ轴(相对于入射光束旋转的样品的平面)倾斜，采用初始方法。在从4°至7°的宽角度范围内，以覆盖所研究的截止角值(6°)的方式，并且(ii)系统地从ω-2θ曲线(未示出)确定在每个倾斜角度下的主峰Ge(004)的FWHM和强度。图12(b)描绘了晶体参数变化，如：作为χ角的函数的Ge(004)反射的FWHM和强度。可以看出，它们都对倾斜角度敏感。当χ从4°增加至6°时，观察到两个相反的、但是仍然一致的趋势。事实上，当χ从4°增加至6°时，发现FWHM_Ge(004)从0.023°显著下降几乎4.5倍以达到0.005°的最小值。另一方面，强度_Ge(004)示出相反的趋势并显著增加超过两个数量级(从1.6×10⁴至2.2×10⁶计数)。这可以通过窄窗口的存在来解释，该窄窗口为衍射的晶面(004)的集合提供最佳条件(即6°倾斜)。最终，当χ进一步增加至7°时，发现FWHM_Ge(004)从0.005°变宽至0.015°，而强度_Ge(004)逐渐降低至2.2×10⁴计数的值。随着χ进一步增加至7，强度_Ge(004)的显著降低和FWHM_Ge(004)的突然增加是不出人意料的，因为在测量期间使样品倾斜超过其截止角值(χ＞6°)将必然阻碍衍射(004)反射的收集。相应地，所有这些上述结果指出χ＝6°作为产生最窄FWHM和最高峰强度的最佳倾斜角度。这导致我们得出结论，在Ge的整个生长过程(即：成孔步骤、原位退火和外延生长)期间维持6°截止。此外，值得回顾的是，外延Ge生长膜的实现(呈现具有高取向度的给定单晶相)以及保留的6°截止可以与单域III-V族化合物半导体(即，GaAs)的后续生长相关。

另一方面，由于先前的HRXRD研究允许我们在面外方向(平行于表面的晶面)上研究外延Ge的质量，所以进行面内掠入射衍射(In-Plane Grazing Incidence Diffraction，IPGID)测量以评估面内方向(垂直于表面的晶面)上的结构质量。在IPGID实验中，X射线穿透深度(L)由入射角(α)确定，从而允许精确研究不同深度处的晶体结构。用IPGID计算L可以在别处找到。实际上，通过以掠入射扫描2θχ和角(/>对应于样品本身上的旋转，而2θχ是晶面与检测之间的样品面内角)，可以评估马赛克扩散。这个/>面内配置对应于平行于该表面的晶面的2θ/ω配置。图13(a)示出了在不同α_i下执行的Ge外延层的(220)面的IP-GID研究的结果，在从0.5°至2°的大范围内变化并且对应于从100nm至500nm的探测厚度。Ge块位置由虚线表示。作为第一观察，可以清楚地看到，无论L如何，衍射图案峰值强度保持几乎不变。图5b总结了作为α_i的函数的Ge(220)反射的峰位置和FWHM变化。人们可以注意到，FWHM的值几乎恒定，并且(220)峰的位置相对于Ge块没有显著偏移。有趣的是，通过查看对应于入射角α_i的探测厚度，我们发现α_i.＝2°对应于L为约500nm，其完美地与H.T Ge/L.T缓冲层Ge界面区一致。此外，由于FWHM和峰位置在整个探测厚度上似乎没有变化，因此可以得出结论，H.T Ge在L.T上的生长具有良好质量，几乎没有识别的界面。最终，这是高质量烧结的PGe(即，良好重组、光滑表面)的证据，其有效地用作用于外延生长的良好模板。

通过微拉曼分析进一步研究在PGe/Ge衬底上生长的外延Ge层的晶体质量和应变状态(如果有的话)。图5(c)比较了在室温下从Ge块状衬底(黑色)和外延Ge层(蓝色)记录的代表性拉曼光谱。这两个光谱实际上是相同的。来自外延Ge膜的光谱特征为相对于Ge块声子模式(ω_Ge块≈300.82cm^-1)略微偏移至更低波数ω_Ge≈300.66cm^-1处的尖锐峰以及在约571.30cm^-1处的隆起峰。这两种模式归因于晶体Ge的众所周知的拉曼活性一阶和二阶横向光学(Transverse Optical，TO)声子模式。外延Ge的主拉曼峰通过洛伦兹函数拟合并且表现出3.20cm^-1的FWHM，其类似于针对Ge块获得的FWHM(3.10cm^-1)，从而表明高度有序的薄膜。另一方面，外延Ge的拉曼分析未揭示对于氧化锗(即：212cm^-1、约261cm^-1和约440cm^-1)或非晶相(在278cm^-1处的TO模式)的另外的模式特征的存在的任何证据，与已揭示高质量单晶Ge的XRD结果一致。

根据公式：Δω＝-bε_||，相对于块状Ge，从Ge-Ge声子振动模式的光谱偏移(Δω)来估计由ε_||表示的Ge外延层中的平面内双轴应变。b参数取决于所研究材料的声子常数和弹性常数。使用Ge的所报告的文献值b＝415cm^-1，针对观察到的拉曼位移在PGe/Ge上Ge外延层中推导出ε_||＝0.03％的拉伸应变。因此，我们相信Ge外延层几乎无应力。

为了获得对同质外延层晶体质量的更多了解，通过高分辨率透射电子显微术(High-Resolution Transmission Electron Microscopy，HRTEM)检查Ge外延层。图14(a)示出所研究的结构的横截面。该多层结构被清楚地区分为三个区域：外延层(HT+LT缓冲体Ge)、分开层和Ge块状衬底。如所预期的，TEM分析(图14(a))揭示了外延层Ge的非常好的结构质量。HT与LT-Ge缓冲层之间的界面是连续的并且基本上没有缺陷。这些观察结果符合通过IPGID获得的结果，在H.T/L.T Ge区域没有显示出明显的界面(在α_i＝2°，约500nm探测深度)。

从通过对HR-TEM图像应用快速傅里叶变换(Fast Fourier Transform，FFT)获得的选区电子衍射(Selected-Area Electron Diffraction，SAED)图案(插图a1)中可以看到外延层的优异晶体质量的进一步证据。实际上，插入在图14(a₁)内的外延Ge的SAED图案仅仅表现出多点衍射。此外，与衬底衍射图案(插图b₁)没有可辨别的差异，表明从Ge衬底到Ge外延层中已经发生晶体学信息的转移。这些发现证实了基于XRD测量的以上结论，因此无疑义地指示了Ge的单晶性质。

执行傅里叶掩模滤波工具和快速傅里叶逆变换(Inverse Fast FourierTransform，IFFT)以确定相互关联的距离。图14(a₂)和图14(b₂)分别示出了外延Ge和Ge块产生的晶格条纹。在这些图中，(220)面的晶格条纹由两条平行线表示。晶格间距是约0.20±0.001nm，与Ge块的晶格间距相同(图14-b₂)。该值与Ge的金刚石立方结构的d₂₂₀(JCPDS-04-0545)一致。因此，HRTEM观察结合HRXRD结果(面外扫描和面内扫描)共同证明了单晶Ge以完美的立方对立方取向关系以6°截止在PGe/Ge衬底上的成功生长。

非常重要的是强调由于多孔Ge层的优化(即：表面处理和原位退火)，实现这种非常高的结晶度是可能的。这突出了由烧结的PGe发挥的主要作用成为用于外延生长的良好模板，同时能够确保通过重新组织的PGe区域(空隙层)的有效剥离。

为了证实我们的用于有效剥离的方法的可行性，使外延Ge层经受拉离粘附力测试。第一次实验性地确定了将Ge NM与衬底连接的弱层的粘附特性，并且已经彻底地评估了Ge NM的质量。首先，在释放之前，将样品通过环氧树脂粘合在用作机械支撑的不锈钢上。然后，施加外力并且拉离该层。因此，Ge NM成功地从母衬底分离并且经受进一步的表征。图15(a)描绘了拉离测试测量。插图示出用于测量粘附力的实验设定。事实上，所获得的曲线可以分成两种状态，第一种状态对应于弹性状态，其为线性部分，然后是断开区域。粘附力估计为约XX N，其对应于柱(纳米桥)断开所需的力。

图15(b)中的顶视图SEM示出了Ge NM的平滑形态、均匀和完整的表面，暗示剥离方法保持了膜的表面质量。插图示出了剩余柱的均匀分布。AFM图像(图15(c))提供了表面质量的进一步视觉验证，并且揭示了约6nm的RMS。令人感兴趣的是，注意到Ge NM的表面可以通过适当的化学处理容易地平滑以用于随后的外延生长。

通过XRD(2θ扫描)评估Ge NM的结晶度。图15(d)示出了Ge NM和不锈钢的XRD图案，该不锈钢在此被认为是主衬底。与分离之前的Ge外延层类似地，独立式Ge NM的观察到的图案与(002)晶面和(004)晶面相关联，有说服力地证明了在分离之后Ge NM的晶体结构被保留。此外，出现在43.77°处的峰对应于不锈钢(304L)的面心立方结构的(111)晶面。这因此指示Ge NM在外来衬底上的成功转移。总体上，在此获得的形态特性和结构特性两者强烈地表明Ge NM的高质量。因此，证明了我们用于有效剥离的方法的潜力。

如可以理解的，上述和所展示的示例仅旨在是示范性的。例如，涵盖的是，这些光电器件可以针对太阳能电池应用或激光应用。范围由所附权利要求书指示。

Claims

1.一种制作部件的方法，所述方法包括以下步骤：

在第一温度下，在单晶锗(Ge)衬底的多孔层上沉积单晶Ge的第一非多孔层；

在第二温度下，在所述第一非多孔层上沉积单晶Ge的第二非多孔层，所述第二温度高于所述第一温度；以及

将所述第一非多孔层连同所述第二非多孔层一起从所述单晶Ge衬底分离。

2.根据权利要求1所述的方法，其中，所述第一温度低于400℃，优选地在150℃至300℃之间。

3.根据权利要求1或2所述的方法，其中，所述第一非多孔层是使用低温前驱体沉积的，所述低温前驱体优选地是二锗烷或锗烷。

4.根据权利要求1至3中任一项所述的方法，其中，所述第一非多孔层是以10nm至100nm之间的厚度沉积的。

5.根据权利要求1至4中任一项所述的方法，其中，所述第二温度高于400℃。

6.根据权利要求1至5中任一项所述的方法，其中，所述第二非多孔层是使用高温前驱体沉积的，所述高温前驱体优选地是四氯化锗(GeCl₄)。

7.根据权利要求1至6中任一项所述的方法，其中，所述第一非多孔层和所述第二非多孔层具有在1μm至600μm之间的组合厚度。

8.根据权利要求1至6中任一项所述的方法，其中，所述第二非多孔层具有比所述第一非多孔层的厚度大至少一个数量级的厚度。

9.根据权利要求1至8中任一项所述的方法，其中，所述第一非多孔层和所述第二非多孔层是使用不同的前驱体沉积的。

10.根据权利要求1至9中任一项所述的方法，还包括在所述第二非多孔层上沉积至少一个附加层的步骤。

11.根据权利要求10所述的方法，其中，所述至少一个附加层包括III-V族半导体晶体材料的一个或多个层，并且所述部件是光电器件的部件。

12.根据权利要求1至11中任一项所述的方法，还包括在沉积所述第二非多孔层之前，在高于400℃的温度下对所述第一非多孔层和所述衬底进行退火的步骤。

13.根据权利要求1至12中任一项所述的方法，其中，所述第一非多孔层和/或所述第二非多孔层是通过分子束外延(MBE)或MOCVD或CVD沉积的。

14.根据权利要求1至13中任一项所述的方法，还包括在沉积所述第一非多孔层之前，在单晶锗的非多孔衬底中形成单晶锗(Ge)的多孔外层的步骤。

15.根据权利要求1至14中任一项所述的方法，其中，通过将所述第一层连同所述第二层一起从所述衬底拉离，包括使所述多孔层屈服于由所述拉离赋予的机械应力，将所述第一非多孔层连同所述第二非多孔层一起从所述单晶Ge衬底的所述多孔层分离。

16.根据权利要求15所述的方法，其中，所述多孔层的所述屈服包括断开在所述第一层与所述单晶Ge衬底的非多孔部分之间延伸的多个柱，多个突起包括在所述分离之后保留在所述第一层的暴露表面上的所述多个柱的一部分。

17.根据权利要求1至16中任一项所述的方法，还包括在沉积所述第一非多孔层之前化学清洗所述多孔层的暴露面的步骤。

18.根据权利要求17所述的方法，其中，所述化学清洗包括用卤素表面终止来替换所述暴露表面上的氧化。

19.根据权利要求17或18所述的方法，其中，所述化学清洗包括向所述暴露表面施加卤素溶剂溶液。

20.根据权利要求19所述的方法，其中，所述卤素溶剂溶液具有溴化氢。

21.根据权利要求17至20中任一项所述的方法，还包括在所述化学清洗之后并且在沉积所述第一非多孔层之前执行所述单晶Ge衬底的低温退火，所述低温退火在100℃至400℃之间、优选地在200℃至300℃之间的温度下进行。

22.根据权利要求21所述的方法，包括在所述低温退火之前将所述衬底移动到烘箱中，并且在执行所述第一非多孔层的沉积和执行所述第二非多孔层的沉积的步骤期间将所述衬底维持在所述烘箱中。

23.根据权利要求1至22中任一项所述的方法，还包括，在所述分离之后，在所述Ge衬底的暴露面处形成新的多孔层并且重复在所述新的多孔层上沉积所述第一非多孔层和所述第二非多孔层的所述步骤。

24.根据权利要求23所述的方法，其中，所述方法还包括在所述分离和所述形成新的多孔层之间抛光所述Ge衬底的暴露面的步骤。

25.一种锗晶片，其通过根据权利要求1至24中任一项所述的方法获得。

26.根据权利要求25所述的锗晶片，其中所述第一非多孔层和所述第二非多孔层具有约175μm的厚度，并且其中所述晶片具有约4”的直径；或者，其中所述第二非多孔层具有约225μm的厚度，并且其中所述晶片具有约6”的直径；或者，其中所述第二非多孔层具有约450μm的厚度，并且其中所述晶片具有约8”的直径。

27.一种锗晶片，包括在第一面与第二面之间具有1μm至600μm之间的单晶GE层，所述第二面被暴露并且具有从所述第一面突出的多个突起，所述突起不规则地分布在所述第二面上并且具有在10nm至50nm之间的垂直于所述第二面的深度以及在从20nm至500nm范围内的直径。

28.根据权利要求27所述的锗晶片，其中，所述直径在从50nm至200nm的范围内。

29.根据权利要求27所述的锗晶片，其中，所述突起是截断的柱。

30.一种光电器件，包括：单晶GE层，其在第一面与第二面之间具有1μm至600μm之间的厚度；一个或多个III-V族半导体晶体材料层，其层压到所述第一面上；所述第二面被暴露并且具有从所述第一面突出的多个突起，所述突起不规则地分布在所述第二面上并且具有在10nm至50nm之间的垂直于所述第二面的深度以及在从20nm至500nm范围内的直径。

31.根据权利要求30所述的光电器件，其中，所述直径在从50nm至200nm的范围内。

32.根据权利要求30或31所述的光电器件，其中，所述突起是截断的柱。

33.一种制造光电器件的方法，所述方法包括：

使用第一蚀刻条件蚀刻单晶锗晶片，所述蚀刻形成包含于所述单晶锗内的给定密度的孔，其中所述孔中的至少一些孔在所述晶片的表面处暴露；

在所述晶片的所述表面上沉积给定晶体材料的衬底层，所述衬底层封闭所述孔中的暴露的孔；

在给定的环境内将所述晶片和所述衬底层加热至第一温度持续第一时间段，所述加热将所述孔转变成在所述晶片内彼此互连的空腔穿插的柱；

制作与所述衬底层成一体的半导体部件，包括共同形成所述光电器件；以及

断开所述晶片的所述空腔穿插的柱，从而从所述晶片的剩余晶片部分释放所述光电器件。

34.根据权利要求33所述的方法，其中，所述剩余晶片部分能够用作用于制造另一光电器件的单晶锗晶片，所述方法还包括使用所述剩余晶片部分重复所述蚀刻、沉积、加热、制作和断开。

35.根据权利要求33所述的方法，其中，所述衬底层具有外延生长准备层，其中，所述制作与所述衬底层成一体的所述半导体部件包括在所述外延生长准备层上生长所述半导体部件。

36.根据权利要求33所述的方法，其中，所述孔的所述给定密度在约35％至65％范围内。

37.根据权利要求33所述的方法，其中，所述孔的所述给定密度为约50％。

38.根据权利要求33所述的方法，其中，所述给定晶体材料是单晶锗。

39.根据权利要求33所述的方法，其中，所述沉积所述衬底层包括利用晶体前驱体电镀所述晶片的所述表面。

40.根据权利要求39所述的方法，其中，所述前驱体选自由GeCl₄和GeF₄组成的组。

41.根据权利要求33所述的方法，其中，所述制作所述半导体部件包括在所述晶片的所述表面上沉积一个或多个III-V族半导体晶体材料层。

42.根据权利要求33所述的方法，还包括去除由所述断开导致的空腔穿插的柱部分。

43.根据权利要求33所述的方法，其中，所述蚀刻和所述加热导致具有在从约20nm至约500nm范围内的尺寸的空腔穿插的柱。

44.根据权利要求38所述的方法，其中，在所述沉积衬底层之前，对所述单晶锗晶片执行化学清洗；还包括，在所述加热之后并且在所述制作之前；在高温下在所述衬底层上执行锗的外延生长。

45.一种光电器件，包括：衬底层，其由一种或多种晶体材料制成，所述衬底层具有第一表面和与所述第一表面相对的第二表面；半导体部件，其与所述衬底层的所述第一表面制作成一体；所述衬底层的所述第二表面具有由单晶锗材料制成并且从所述衬底层的所述第二表面突出的多个断开的空腔穿插的柱部分，其中，所述断开的空腔穿插的柱部分具有从约20nm至约500nm范围内的尺寸。

46.根据权利要求45所述的光电器件，其中，所述衬底层由单晶锗制成。

47.根据权利要求45所述的光电器件，其中，所述衬底层的所述一种或多种晶体材料选自由GeCl₄和GeF₄组成的组。

48.根据权利要求45所述的光电器件，其中，所述衬底层具有约50nm至2um范围内的厚度。