JP2024076048A - 時間検出回路 - Google Patents

Abstract

【課題】被検出時間の検出誤差を低減する。【解決手段】時間検出回路１５Ａは、スイッチング素子の電圧Ｖｄｓをレベルシフトした電圧を出力する電圧調整部２４と、反転入力端子に互いに同一の閾値電圧Ｖｔｈ＿Ｈが入力されるコンパレータ２５Ｈ、２５Ｌと、コンパレータ２５Ｈ、２５Ｌの各出力信号に基づいて被検出時間を検出する検出部２６とを備える。コンパレータ２５Ｈの非反転入力端子には、電圧Ｖｄｓに対応する分圧電圧ＶＤＩＶが入力され、コンパレータ２５Ｌの非反転入力端子には、電圧調整部２４の出力電圧が入力される。電圧Ｖｄｓが第１リファレンス電圧に達する第１時点においてコンパレータ２５Ｌの出力信号が反転するとともに、電圧Ｖｄｓが第２リファレンス電圧に達する第２時点においてコンパレータ２５Ｈの出力信号が反転するように、閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌの値および電圧調整部２４におけるレベルシフト量が設定されている。【選択図】図４

Description

本発明は、スイッチング素子の主端子電圧が第１リファレンス電圧に達する第１時点から主端子電圧が第２リファレンス電圧に達する第２時点までの時間である被検出時間を検出する時間検出回路に関する。

従来、ＩＧＢＴ、ＭＯＳＦＥＴなどのスイッチング素子のゲートを駆動するゲート駆動回路において、スイッチング時に発生するサージを抑制する技術、スイッチング素子の主端子電圧の単位時間当たりの変化率であるｄＶ／ｄｔを制御する技術などが求められている。非特許文献１には、スイッチング素子のドレイン・ソース間電圧Ｖｄｓの観測結果に基づいて２種類のゲート抵抗のうち一方をオンするタイミングを操作することによりｄＶ／ｄｔを所望する値に制御する技術が開示されている。なお、以下では、このような技術のことを従来技術とも称することとする。

従来技術では、スイッチング素子のｄＶ／ｄｔ、つまりスルーレートを検出するための時間検出回路が設けられる。この場合、時間検出回路は、電圧Ｖｄｓを分圧回路などにより降圧した電圧をコンパレータで比較することにより、電圧Ｖｄｓの変動時間を求め、その変動時間をアナログ電圧に変換する構成となっている。具体的には、時間検出回路は、電圧Ｖｄｓを降圧するための一対の容量からなる分圧回路と、その分圧回路の出力電圧と閾値電圧とを比較する２つのコンパレータと、を備えた構成となっている。

"A 4.5V/ns Active Slew-Rate-Controlling Gate Driver with Robust Discrete-Time Feedback Technique for 600V Superjunction MOSFETs", 2019 IEEE International Solid-State Circuits Conference ,SESSION 15 POWER FOR 5G, WIRELESS POWER, AND GAN CONVERTERS 15.8

上記した電圧Ｖｄｓの変動時間、つまり電圧Ｖｄｓの遷移時間は、電圧Ｖｄｓが第１リファレンス電圧に達する第１時点から電圧Ｖｄｓが第１リファレンス電圧とは異なる第２リファレンス電圧に達する第２時点までの時間となっている。そのため、従来技術では、２つのコンパレータのうち一方の閾値電圧は、第１リファレンス電圧に対応した電圧となっており、２つのコンパレータのうち他方の閾値電圧は、第２リファレンス電圧に対応した電圧となっている。つまり、従来技術では、２つのコンパレータには、互いに異なる閾値電圧が入力されている。

従来技術では、スイッチング素子を比較的速い速度でスイッチングする場合、つまり高速スイッチングする場合、電圧Ｖｄｓの遷移時間が例えば数ｎｓといった非常に短い時間となるため、２つのコンパレータにおいて、閾値電圧の違いに起因した遅延時間の差が無視できない程度に大きくなり、その結果、電圧Ｖｄｓの遷移時間の検出に誤差が生じるおそれがある。電圧Ｖｄｓの遷移時間の検出誤差が生じると、その遷移時間と第１リファレンス電圧および第２リファレンス電圧とに基づいて求められるｄＶ／ｄｔの値にも誤差が生じてしまい、スイッチング時におけるサージまたはｄＶ／ｄｔを所望する値に制御することができなくなってしまう。

本発明は上記事情に鑑みてなされたものであり、その目的は、被検出時間の検出誤差を低減することができる時間検出回路を提供することにある。

請求項１に記載の時間検出回路は、スイッチング素子（５、５Ａ、５Ｂ）の主端子の電圧である主端子電圧が第１リファレンス電圧に達する第１時点から前記主端子電圧が前記第１リファレンス電圧とは異なる第２リファレンス電圧に達する第２時点までの時間である被検出時間を検出する回路である。前記時間検出回路は、前記主端子電圧に対応する電圧をレベルシフトまたは分圧した電圧を出力する電圧調整部（２４、３２、８２）と、第１入力端子および第２入力端子を備えた構成であり且つ前記第１入力端子に互いに同一の閾値電圧が入力される２つのコンパレータ（２５Ｈ、２５Ｌ）と、前記２つのコンパレータの各出力信号に基づいて前記被検出時間を検出する検出部（２６、６２）と、を備える。

前記２つのコンパレータのうちいずれか一方の前記第２入力端子には、前記主端子電圧に対応する電圧が入力される。前記２つのコンパレータのうちいずれか他方の前記第２入力端子には、前記電圧調整部の出力電圧が入力される。上記構成において、前記主端子電圧が前記第１リファレンス電圧に達する第１時点において前記２つのコンパレータのうちいずれか一方の出力信号が反転するとともに、前記主端子電圧が前記第２リファレンス電圧に達する前記第２時点において前記２つのコンパレータのうちいずれか他方の出力信号が反転するように、前記閾値電圧の値および前記電圧調整部におけるレベルシフト量または分圧比が設定されている。

このような構成によれば、主端子電圧が第１リファレンス電圧に達する第１時点から主端子電圧が第２リファレンス電圧に達する第２時点までの被検出時間、つまり主端子電圧の遷移時間を検出することができる。また、上記構成では、このような検出に用いる２つのコンパレータのそれぞれに対して同一の閾値電圧を入力するようになっている。そのため、上記構成では、２つのコンパレータが同じ閾値電圧で動作することになり、２つのコンパレータにおける遅延時間の差が無視できる程度に小さくなり、その結果、主端子電圧の遷移時間、つまり被検出時間の検出誤差を低減することができるという優れた効果が得られる。

第１実施形態に係るゲート駆動装置およびハーフブリッジ回路の概略構成を模式的に示す図 第１実施形態に係る負荷電流とスイッチング素子に関連する電流および電圧の波形とを模式的に示す図 第１実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第１実施形態に係る時間検出回路の具体的な第１構成例を模式的に示す図 第１実施形態に係る時間検出回路の具体的な第２構成例を模式的に示す図 第１実施形態に係る電圧調整部の具体的な構成例を模式的に示す図 第１実施形態に係る時間検出回路による具体的な動作のタイミングを説明するためのタイミングチャート 比較例に係る時間検出回路の構成を模式的に示す図 比較例に係る時間検出回路による具体的な動作のタイミングを説明するためのタイミングチャート 第２実施形態に係る時間検出回路の具体的な構成例を模式的に示す図 第３実施形態に係る時間検出回路の具体的な構成例を模式的に示す図 第３実施形態に係る時間検出回路による具体的な動作のタイミングを説明するためのタイミングチャート 第４実施形態に係るゲート駆動装置の具体的な構成例を模式的に示す図 第４実施形態に係る電源電圧が互いに異なる２つの場合における電圧Ｖｄｓの波形を模式的に示す図 第５実施形態に係る時間検出回路の具体的な構成例を模式的に示す図 第５実施形態に係る時間検出回路による具体的な動作のタイミングを説明するためのタイミングチャート

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図９を参照して説明する。

＜ゲート駆動装置の概略構成＞
図１に示すように、本実施形態のゲート駆動装置１Ａは、一対の直流電源線２、３の間に接続されたハーフブリッジ回路４の上アームを構成するスイッチング素子５Ａを駆動する。また、本実施形態のゲート駆動装置１Ｂは、ハーフブリッジ回路４の下アームを構成するスイッチング素子５Ｂを駆動する。この場合、ゲート駆動装置１Ａ、１Ｂは同様の構成であり、スイッチング素子５Ａ、５Ｂは同様の構成である。そのため、本明細書では、ゲート駆動装置１Ａ、１Ｂおよびスイッチング素子５Ａ、５Ｂのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。

ハーフブリッジ回路４は、図示しないモータを駆動するインバータに含まれるものである。ハーフブリッジ回路４には、例えば電池などの図示しない直流電源から直流電源線２、３を介して電源電圧Ｖａが供給されている。スイッチング素子５は、パワー素子であり、この場合、Ｎチャネル型のＭＯＳＦＥＴと、そのＭＯＳＦＥＴのドレイン・ソース間にソース側をアノードとして接続された、つまりＭＯＳＦＥＴに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、ＭＯＳＦＥＴとは別の素子として還流用のダイオードが設けられているが、ＭＯＳＦＥＴのボディダイオードを還流用のダイオードとして利用してもよい。

スイッチング素子５Ａの一方の主端子であるドレインは、高電位側の直流電源線２に接続されている。スイッチング素子５Ａの他方の主端子であるソースは、スイッチング素子５Ｂの一方の主端子であるドレインに接続されている。スイッチング素子５Ｂの他方の主端子であるソースは、低電位側の直流電源線３に接続されている。スイッチング素子５Ａおよびスイッチング素子５Ｂの相互接続ノードであるノードＮ１は、上記した図示しないモータに接続されている。これにより、ハーフブリッジ回路４の出力電流である負荷電流ＩＬがモータに供給される。コントローラ６は、インバータを構成するハーフブリッジ回路４の動作を制御することによりモータの駆動を制御する。

コントローラ６には、図示しない電流検出部から出力される負荷電流ＩＬの検出値を表す検出信号Ｓｃが与えられている。コントローラ６は、検出信号Ｓｃに基づいて負荷電流ＩＬが所望の目標電流に一致するように、ゲート駆動装置１Ａの動作を指令する指令信号Ｓａおよびゲート駆動装置１Ｂの動作を指令する指令信号Ｓｂを生成して出力する。ゲート駆動装置１Ａは、コントローラ６から与えられる指令信号Ｓａに基づいてスイッチング素子５Ａの駆動をＰＷＭ制御する。また、ゲート駆動装置１Ｂは、コントローラ６から与えられる指令信号Ｓｂに基づいてスイッチング素子５Ｂの駆動をＰＷＭ制御する。なお、ＰＷＭは、Pulse Width Modulationの略称である。

この場合、スイッチング素子５Ａおよびスイッチング素子５Ｂは、相補的にオンオフされる。したがって、スイッチング素子５Ａがオンされる期間にはスイッチング素子５Ｂはオフされており、また、スイッチング素子５Ｂがオンされる期間にはスイッチング素子５Ａはオフされている。上記構成では、負荷電流ＩＬがノードＮ１からモータへと流れる期間、スイッチング素子５Ａがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、スイッチング素子５Ｂがソースからドレインに向けて逆方向に電流を流すように駆動される。また、上記構成では、負荷電流ＩＬがモータからノードＮ１へと流れる期間、スイッチング素子５Ｂがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、スイッチング素子５Ａがソースからドレインに向けて逆方向に電流を流すように駆動される。

スイッチング素子５のターンオフ時の各部の波形は、図２に示すような波形となる。なお、図２では、スイッチング素子５Ｂに対応した各部の波形を例示しているが、スイッチング素子５Ａについても同様の波形となる。図２において、Ｉｄはスイッチング素子５Ｂのドレイン電流を表し、Ｖｄｓはスイッチング素子５Ｂのドレイン・ソース間電圧を表し、Ｖｇｓはスイッチング素子５Ｂのゲート・ソース間電圧を表している。スイッチング素子５Ｂがオフのときのドレイン・ソース間電圧Ｖｄｓであるオフ電圧Ｖｄｓ＿ｏｆｆは、電源電圧Ｖａに概ね等しい電圧となる。

この場合、スイッチング素子５Ｂのドレイン・ソース間電圧Ｖｄｓが主端子電圧に相当し、ドレイン・ソース間電圧Ｖｄｓの変動の傾きは、主端子電圧の変化率に相当する。なお、本明細書では、ドレイン・ソース間電圧Ｖｄｓのことを、単に電圧Ｖｄｓと称することがある。また、本明細書では、電圧Ｖｄｓの変動の傾きのことをｄＶ／ｄｔと称することがある。この場合、ターンオフ時における電圧Ｖｄｓのピーク値Ｖｄｓ＿ｐであるピーク電圧とオフ電圧Ｖｄｓ＿ｏｆｆとの差であるΔＶｄｓが、スイッチング素子５Ｂに重畳するサージ電圧に相当する。

＜ゲート駆動装置の具体的構成＞
ゲート駆動装置１の具体的な構成としては、例えば図３に示すような構成例を採用することができる。この場合、ゲート駆動装置１が例えば自動車などの車両に搭載される車載用途を想定しており、スイッチング素子５に印加される電源電圧Ｖａは、例えば数百Ｖといった比較的高い電圧となっている。なお、図３では、スイッチング素子５Ｂを駆動するゲート駆動装置１Ｂを例にしてゲート駆動装置１の具体的な構成を示しているが、スイッチング素子５Ａを駆動するゲート駆動装置１Ａについても同様の構成を採用することができる。

この場合、ゲート駆動装置１は、半導体装置、つまりＩＣとして構成されており、検出回路１１、電流演算部１２、ゲート駆動回路１３などを備えている。なお、ゲート駆動装置１は、必ずしもＩＣとして構成されている必要はなく、その一部の構成をＩＣの外部に設けることが可能である。検出回路１１には、ノードＮ１の電圧、つまりスイッチング素子５Ｂのドレイン電圧が入力されている。検出回路１１は、スイッチング素子５Ｂのソースの電位を基準とした場合におけるスイッチング素子５Ｂのドレイン電圧、つまり電圧Ｖｄｓを入力し、その電圧Ｖｄｓに基づいて、スイッチング素子５Ｂの電圧Ｖｄｓの変化率であるｄＶ／ｄｔを検出する。検出回路１１は、変化率ｄＶ／ｄｔの検出値を表す信号Ｓｄを出力する。

検出回路１１は、分圧回路１４、時間検出回路１５および変化率演算部１６を備えている。分圧回路１４は、２つのキャパシタＣ１、Ｃ２を備えている。キャパシタＣ１、Ｃ２は、ＩＣに内蔵することも可能であるし、ＩＣの外部に設けること、つまりＩＣの外部に設けられる外付け部品であるセラミックコンデンサなどを使用することも可能である。キャパシタＣ１の一方の端子はノードＮ１に接続され、その他方の端子はキャパシタＣ２を介して電源線１７に接続されている。電源線１７は、回路の基準電位であるグランドが与えられるものであり、スイッチング素子５Ｂのソースが接続される直流電源線３と同電位となっている。このように、分圧回路１４は、直列接続されたキャパシタＣ１、Ｃ２を備えた構成となっている。

この場合、キャパシタＣ１、Ｃ２は、一対の分圧容量として機能するものであり、ノードＮ１に発生する比較的高い電圧が印加されても故障することがないような高い耐圧を有する構成となっている。上記構成により、分圧回路１４は、キャパシタＣ１、Ｃ２によりスイッチング素子５Ｂの主端子電圧である電圧Ｖｄｓを分圧して出力する。具体的には、分圧回路１４は、電圧ＶｄｓをキャパシタＣ１、Ｃ２の容量比で分圧し、キャパシタＣ１、Ｃ２の相互接続ノードであるノードＮ２から出力する。この場合、分圧回路１４から出力される分圧電圧ＶＤＩＶは、スイッチング素子５の主端子電圧に対応する電圧に相当する。

時間検出回路１５は、分圧電圧ＶＤＩＶに基づいて、電圧Ｖｄｓの変動時間である被検出時間を検出する。具体的には、被検出時間は、スイッチング素子５のターンオフ時において、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点から電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点までの時間となっている。第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２は、いずれも予め設定された電圧である。

また、第２リファレンス電圧Ｖｒ２は、第１リファレンス電圧Ｖｒ１とは異なる電圧である。具体的には、第１リファレンス電圧Ｖｒ１は、０Ｖより高く且つ第２リファレンス電圧Ｖｒ２より低い所定の電圧に設定されており、第２リファレンス電圧Ｖｒ２は、第１リファレンス電圧Ｖｒ１より高く且つオフ電圧Ｖｄｓ＿ｏｆｆより低い所定の電圧に設定されている。時間検出回路１５は、電圧Ｖｄｓの変動時間の検出値を表す信号Ｓｅを出力する。

変化率演算部１６には、時間検出回路１５から出力される信号Ｓｅおよびコントローラ６から出力される指令信号Ｓｂが入力されている。また、図示は省略しているが、変化率演算部１６には、第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２の各電圧値を表す信号が入力されている。変化率演算部１６は、信号Ｓｅと、指令信号Ｓｂと、第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２の各電圧値と、に基づいて、スイッチング素子５のターンオフ時における変化率ｄＶ／ｄｔを演算する。変化率演算部１６は、このような演算の結果を表す信号として、前述した信号Ｓｄを出力する。

電流演算部１２には、変化率演算部１６から出力される信号Ｓｄが入力されている。電流演算部１２は、スイッチング素子５のターンオフ時における変化率ｄＶ／ｄｔを目標変化率ｄＶ／ｄｔ＊に制御するために次のような演算を行う。すなわち、電流演算部１２は、信号Ｓｄが表す変化率ｄＶ／ｄｔの検出値および目標変化率ｄＶ／ｄｔ＊に基づいて、ターンオフ時における電圧Ｖｄｓの変化率ｄＶ／ｄｔが目標変化率ｄＶ／ｄｔ＊に等しくなるようなゲート電流Ｉｇ＿ｏｆｆの電流値を演算する。ゲート電流Ｉｇ＿ｏｆｆは、スイッチング素子５のゲートをターンオフさせるゲート電流である。電流演算部１２は、このような演算の結果により得られるゲート電流Ｉｇ＿ｏｆｆの電流値を表す信号Ｓｆを出力する。

ゲート駆動回路１３は、スイッチング素子５のゲートを定電流駆動する構成となっている。すなわち、ゲート駆動回路１３は、電流源１８、１９、スイッチ２０、２１およびロジック回路２２を備えている。電流源１８の上流側端子は、電源電圧Ｖｂが供給される電源線２３に接続され、その下流側端子は、スイッチ２０を介してスイッチング素子５Ｂのゲートに接続されている。電源電圧Ｖｂは、スイッチング素子５Ｂのソースに接続される電源線１７の電位を基準とした電圧であり、スイッチング素子５Ｂのゲート閾値電圧よりも十分に高い電圧となっている。

電流源１８は、ターンオン時にスイッチング素子５のゲートに供給するための一定の電流、つまりスイッチング素子５のゲートをターンオンさせるゲート電流Ｉｇ＿ｏｎを生成する定電流回路である。なお、ゲート駆動回路１３におけるターンオン側の構成として、電流源１８に代えて一定の抵抗値を有する抵抗を設けてもよい。つまり、ゲート駆動回路１３は、ターンオン側については、定電流駆動する構成でなくともよい。スイッチ２０は、例えばＰチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子を含む構成であり、電流源１８とスイッチング素子５Ｂのゲートとの間を開閉する。

電流源１９の下流側端子は、電源線１７に接続され、その上流側端子は、スイッチ２１を介してスイッチング素子５Ｂのゲートに接続されている。電流源１９は、ターンオフ時にスイッチング素子５Ｂのゲートから引き抜くための一定の電流、つまりスイッチング素子５Ｂのゲートをターンオフさせるためのゲート電流Ｉｇ＿ｏｆｆを生成する定電流回路である。この場合、電流源１９は、電流演算部１２から出力される信号Ｓｆに基づいて、その電流値を変更することができる構成となっている。スイッチ２１は、例えばＮチャネル型ＭＯＳトランジスタなどの半導体スイッチング素子を含む構成であり、スイッチング素子５Ｂのゲートと電流源１９との間を開閉する。

ロジック回路２２は、指令信号Ｓｂに基づいてスイッチ２０、２１を相補的にオンオフする。ただし、この場合、スイッチ２０、２１の双方がオフする期間、いわゆるデッドタイムが設けられる。上記構成によれば、スイッチ２０がオンされることによりスイッチング素子５Ｂがターンオンされるとともに、スイッチ２１がオンされることによりスイッチング素子５Ｂがターンオフされる。また、上記構成では、信号Ｓｆに応じて電流源１９の電流値、つまりスイッチング素子５Ｂのターンオフ時におけるゲート電流Ｉｇ＿ｏｆｆが変更される。この場合、前回のスイッチング時における各検出値に基づいて演算されたゲート電流Ｉｇ＿ｏｆｆの電流値が、次回のスイッチング時に適用されるようになっており、それにより次回のスイッチング時のターンオフ時におけるゲート駆動速度が変更される。

＜時間検出回路の具体的な構成＞
時間検出回路１５の具体的な構成としては、例えば図４に示すような第１構成例または図５に示すような第２構成例を採用することができる。
［１］第１構成例
図４に示すように、第１構成例の時間検出回路１５Ａは、電圧調整部２４、コンパレータ２５Ｈ、２５Ｌ、検出部２６などを備えている。電圧調整部２４は、分圧電圧ＶＤＩＶをレベルシフトした電圧を出力するものであり、分圧電圧ＶＤＩＶをレベルシフトするレベルシフト回路として構成されている。２つのコンパレータ２５Ｈ、２５Ｌは、いずれも第１入力端子に相当する反転入力端子および第２入力端子に相当する非反転入力端子を備えた構成である。

コンパレータ２５Ｈ、２５Ｌの各反転入力端子には、互いに同一の閾値電圧Ｖｔｈ＿Ｈが入力される。閾値電圧Ｖｔｈ＿Ｈは、第２リファレンス電圧Ｖｒ２に対応する電圧であり、具体的には、第２リファレンス電圧Ｖｒ２を分圧回路１４のキャパシタＣ１、Ｃ２の容量比、つまり分圧回路１４の分圧比で分圧した電圧に相当する。２つのコンパレータ２５Ｈ、２５Ｌのうちいずれか一方であるコンパレータ２５Ｈの非反転入力端子には、分圧電圧ＶＤＩＶが入力される。２つのコンパレータ２５Ｈ、２５Ｌのうちいずれか他方であるコンパレータ２５Ｌの非反転入力端子には、電圧調整部２４の出力電圧が入力される。

コンパレータ２５Ｈは、分圧電圧ＶＤＩＶおよび閾値電圧Ｖｔｈ＿Ｈの比較結果を表す出力信号ＯＵＴ＿Ｈを出力する。コンパレータ２５Ｌは、電圧調整部２４の出力電圧および閾値電圧Ｖｔｈ＿Ｈの比較結果を表す出力信号ＯＵＴ＿Ｌを出力する。出力信号ＯＵＴ＿ＨおよびＯＵＴ＿Ｌは、いずれも２値の信号となっている。以下の説明では、２値の信号について、相対的に低いレベルのことをロウレベルと称するとともに、相対的に高いレベルのことをハイレベルと称することとする。

この場合、電圧調整部２４は、分圧電圧ＶＤＩＶをレベルアップする構成となっており、そのレベルシフト量ＬＳ１は、下記（１）式により表される。ただし、閾値電圧Ｖｔｈ＿Ｌは、第１リファレンス電圧Ｖｒ１に対応する電圧であり、具体的には、第１リファレンス電圧Ｖｒ１を分圧回路１４の分圧比で分圧した電圧に相当する。
ＬＳ１＝Ｖｔｈ＿Ｈ－Ｖｔｈ＿Ｌ …（１）

上記構成によれば、図７に示すように、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する時点ｔ１においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じる。また、上記構成によれば、図７に示すように、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｈに達する時点ｔ２においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。時点ｔ１は、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点に相当する。時点ｔ２は、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点に相当する。

このように、上記構成では、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌが反転するとともに、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが反転するように、閾値電圧Ｖｔｈ＿Ｌ、Ｖｔｈ＿Ｈの各値および電圧調整部２４におけるレベルシフト量ＬＳ１が設定されている。

検出部２６は、２つのコンパレータ２５Ｈ、２５Ｌの各出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌに基づいて被検出時間を検出するものであり、ＥＸ－ＯＲ回路２７、電流源２８、スイッチ２９および容量３０を備えている。ＥＸ－ＯＲ回路２７の一方の入力端子には出力信号ＯＵＴ＿Ｈが入力され、その他方の入力端子には出力信号ＯＵＴ＿Ｌが入力される。ＥＸ－ＯＲ回路２７は、これら入力される各出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌの排他的論理和を演算し、その演算結果を表す信号Ｓｇを出力する。

上記構成によれば、信号Ｓｇは、図７に示すように、出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌの双方がハイレベルまたはロウレベルである期間にはロウレベルとなり、出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌの一方だけがハイレベルである期間にはハイレベルとなる。電流源２８は、一定の電流を出力する定電流回路として構成されている。電流源２８の上流側端子は、電源電圧Ｖｃが供給される電源線３１に接続され、その下流側端子は、スイッチ２９を介してノードＮ３に接続されている。

容量３０は、ノードＮ３と回路の基準電位が与えられる電源線１７との間に接続されている。スイッチ２９は、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇに応じてオンオフされる。具体的には、スイッチ２９は、信号Ｓｇがハイレベルである期間にオンされるとともに、信号Ｓｇがロウレベルである期間にオフされる。このような構成によれば、容量３０は、信号Ｓｇがハイレベルである期間に電流源２８の電流により充電される。

言い換えると、容量３０は、出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌの一方だけがハイレベルである期間、つまり時点ｔ１から時点ｔ２までの期間に電流源２８の電流により充電される。このような充電後の容量３０の端子電圧、つまりノードＮ３の電圧Ｖｄは、被検出時間である電圧Ｖｄｓの変動時間に応じた電圧となる。すなわち、時間検出回路１５Ａは、時間－電圧変換回路として構成されている。上記構成では、このような電圧Ｖｄが電圧Ｖｄｓの変動時間の検出値を表す電圧信号である信号Ｓｅとして出力される。

［２］第２構成例
図５に示すように、第２構成例の時間検出回路１５Ｂは、第１構成例の時間検出回路１５Ａに対し、電圧調整部２４に代えて電圧調整部３２を備えている点、コンパレータ２５Ｈ、２５Ｌに入力される閾値電圧が変更されている点などが異なっている。電圧調整部３２は、電圧調整部２４と同様、分圧電圧ＶＤＩＶをレベルシフトした電圧を出力するものであり、分圧電圧ＶＤＩＶをレベルシフトするレベルシフト回路として構成されている。

この場合、コンパレータ２５Ｈ、２５Ｌの各反転入力端子には、互いに同一の閾値電圧Ｖｔｈ＿Ｌが入力される。２つのコンパレータ２５Ｈ、２５Ｌのうちいずれか一方であるコンパレータ２５Ｌの非反転入力端子には、分圧電圧ＶＤＩＶが入力される。２つのコンパレータ２５Ｈ、２５Ｌのうちいずれか他方であるコンパレータ２５Ｈの非反転入力端子には、電圧調整部３２の出力電圧が入力される。

コンパレータ２５Ｌは、分圧電圧ＶＤＩＶおよび閾値電圧Ｖｔｈ＿Ｌの比較結果を表す出力信号ＯＵＴ＿Ｌを出力する。コンパレータ２５Ｈは、電圧調整部３２の出力電圧および閾値電圧Ｖｔｈ＿Ｌの比較結果を表す出力信号ＯＵＴ＿Ｈを出力する。この場合、電圧調整部３２は、分圧電圧ＶＤＩＶをレベルダウンする構成となっており、そのレベルシフト量ＬＳ１は、電圧調整部２４と同様、上記（１）式により表される。

上記構成によっても、第１構成例の時間検出回路１５Ａと同様、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する時点ｔ１においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じるとともに、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｈに達する時点ｔ２においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。

このように、上記構成によっても、第１構成例の時間検出回路１５Ａと同様、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌが反転するとともに、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが反転するように、閾値電圧Ｖｔｈ＿Ｌ、Ｖｔｈ＿Ｈの各値および電圧調整部３２におけるレベルシフト量ＬＳ１が設定されている。

＜電圧調整部の具体的な構成＞
電圧調整部２４の具体的な構成としては、例えば図６に示すような構成例を採用することができる。なお、図６では、第１構成例の時間検出回路１５Ａが備える電圧調整部２４の具体的な構成を示しているが、第２構成例の時間検出回路１５Ｂが備える電圧調整部３２についても同様の構成を採用することができる。図６に示すように、電圧調整部２４は、スイッチ３３、３４、３５および容量３６を備えた容量レベルシフト回路として構成されている。

スイッチ３３～３５は、例えばＭＯＳトランジスタなどの半導体スイッチング素子により構成されている。容量３６の一方の端子は、スイッチ３３を介して分圧電圧ＶＤＩＶが与えられるノードＮ４に接続されている。また、容量３６の一方の端子は、スイッチ３４を介して閾値電圧Ｖｔｈ＿Ｈが与えられる電圧線３７に接続されている。容量３６の他方の端子は、スイッチ３５を介して閾値電圧Ｖｔｈ＿Ｌが与えられる電圧線３８に接続されている。また、容量３６の他方の端子は、コンパレータ２５Ｌの非反転入力端子に接続されている。

上記構成において、スイッチ３４、３５は、同一のタイミングでオンオフされる。また、上記構成において、スイッチ３３と、スイッチ３４、３５とは、相補的にオンオフされる。この場合、まず、スイッチ３４、３５がオンされる。これにより、容量３６の２つの端子間に「Ｖｔｈ＿Ｈ－Ｖｔｈ＿Ｌ」の電圧に相当する電荷、つまり電圧調整部２４におけるレベルシフト量ＬＳ１に相当する電荷が充電される。次に、スイッチ３３がオンされる。これにより、分圧電圧ＶＤＩＶが「Ｖｔｈ＿Ｈ－Ｖｔｈ＿Ｌ」分だけ、つまりレベルシフト量ＬＳ１だけ持ち上げられた電圧がコンパレータ２５Ｌの非反転入力端子に入力される。

このような構成によれば、分圧電圧ＶＤＩＶの電圧が閾値電圧Ｖｔｈ＿Ｌに達した時点ｔ１において、コンパレータ２５Ｌの非反転入力端子に入力される電圧が閾値電圧Ｖｔｈ＿Ｈに達することになる。したがって、上記構成によれば、コンパレータ２５Ｌは、分圧電圧ＶＤＩＶと閾値電圧Ｖｔｈ＿Ｌとを比較する従来の構成と同様に機能することができる。このように、図６に示す電圧調整部２４は、容量３６の２つの端子間にレベルシフト量ＬＳ１に対応する電圧を印加して充電し、その充電された容量３６の一方の端子に主端子電圧に対応する分圧電圧ＶＤＩＶを印加することにより容量３６の他方の端子から分圧電圧ＶＤＩＶをレベルシフトした電圧を出力するようになっている。

次に、上記構成による具体的な動作のタイミングについて、図７を参照して説明する。なお、ここでは、時間検出回路１５の具体的な構成として図４に示した第１構成例を採用するとともに、電圧調整部２４の具体的な構成として図６に示した構成例を採用した場合を例に説明を行う。図７および以下の説明では、指令信号Ｓｂについて、スイッチング素子５のオンを指令する状態を「ＯＮ指令」と表し、スイッチング素子５のオフを指令する状態を「ＯＦＦ指令」と表す。

図７および以下の説明では、スイッチ３３～３５の状態について、オンされた状態を「ＯＮ」と表し、オフされた状態を「ＯＦＦ」と表す。図７および以下の説明では、コンパレータ２５Ｈ、２５Ｌの非反転入力端子の電圧を「電圧ＶＩＮ＋」と表す。図７では、２値の信号のレベルについて、ハイレベルを「Ｈ」と表し、ロウレベルを「Ｌ」と表す。この場合、図示は省略しているが、時点ｔａ以前の期間には、「指令信号Ｓｂ＝ＯＦＦ指令、スイッチ３４、３５＝ＯＦＦ、スイッチ３３＝ＯＮ」になっているものとする。

時点ｔａにおいて、指令信号ＳｂがＯＦＦ指令からＯＮ指令に転じる。すると、スイッチ３４、３５がＯＦＦからＯＮに転じるとともに、スイッチ３３がＯＮからＯＦＦに転じる。これにより、コンパレータ２５Ｌの電圧ＶＩＮ＋がゼロから上昇し、やがて電圧調整部２４のレベルシフト量ＬＳ１に相当する電圧「Ｖｔｈ＿Ｈ－Ｖｔｈ＿Ｌ」に達する。時点ｔａから所定時間が経過した時点ｔｂにおいて、スイッチ３４、３５がＯＮからＯＦＦに転じるとともに、スイッチ３３がＯＦＦからＯＮに転じる。

その後、時点ｔｃにおいて、指令信号ＳｂがＯＮ指令からＯＦＦ指令に転じる。すると、ゲート駆動回路１３によりスイッチング素子５Ｂがオフ駆動される。時点ｔｃから所定の遅延時間が経過した後、電圧Ｖｄｓ、ひいては分圧電圧ＶＤＩＶがゼロから上昇し始める。その後、時点ｔ１において、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する、つまり、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する。

このとき、コンパレータ２５Ｌの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈに達することにより、コンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じる。そのため、時点ｔ１において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがロウレベルからハイレベルに転じる。すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅがゼロから上昇し始める。

その後、時点ｔ２において、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する、つまり分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｈに達する。このとき、コンパレータ２５Ｈの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈに達することにより、コンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。そのため、時点ｔ２において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがハイレベルからロウレベルに転じる。すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅは、その上昇が停止され、その後は、時点ｔ２における電圧値に保持される。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態の時間検出回路１５は、電圧Ｖｄｓに対応する分圧電圧ＶＤＩＶをレベルシフトした電圧を出力する電圧調整部２４または３２と、２つのコンパレータ２５Ｈ、２５Ｌと、２つのコンパレータ２５Ｈ、２５Ｌの各出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌに基づいて被検出時間である電圧Ｖｄｓの変動時間を検出する検出部２６と、を備えている。２つのコンパレータ２５Ｈ、２５Ｌの各反転入力端子には、互いに同一の閾値電圧が入力される。コンパレータ２５Ｈ、２５Ｌのうち一方の非反転入力端子には、分圧電圧ＶＤＩＶが入力される。コンパレータ２５Ｈ、２５Ｌのうち他方の非反転入力端子には、電圧調整部２４または３２の出力電圧が入力される。

上記構成において、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌが反転するとともに、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが反転するように、閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌの値および電圧調整部２４または３２におけるレベルシフト量ＬＳ１が設定されている。

このような構成によれば、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点から電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点までの被検出時間、つまり電圧Ｖｄｓの遷移時間を検出することができる。また、上記構成では、このような検出に用いる２つのコンパレータ２５Ｈ、２５Ｌのそれぞれに対して同一の閾値電圧を入力するようになっている。そのため、上記構成では、２つのコンパレータ２５Ｈ、２５Ｌが同じ閾値電圧で動作することになり、２つのコンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が無視できる程度に小さくなり、その結果、電圧Ｖｄｓの遷移時間、つまり被検出時間の検出誤差を低減することができるという優れた効果が得られる。

なお、このような本実施形態により得られる効果は、従来技術に相当する比較例との比較により一層明らかなものとなる。すなわち、図８に示すように、比較例の時間検出回路４１は、図４および図６に示した本実施形態の時間検出回路１５Ａに対し、電圧調整部２４が省かれている点、コンパレータ２５Ｌの各入力端子に入力される電圧が変更されている点などが異なる。この場合、コンパレータ２５Ｌの非反転入力端子には、分圧電圧ＶＤＩＶが入力され、その反転入力端子には、閾値電圧Ｖｔｈ＿Ｌが入力されている。

図９に示すように、比較例の構成では、コンパレータ２５Ｈ、２５Ｌが互いに異なる閾値電圧で動作することが原因で、コンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が大きくなる。具体的には、コンパレータ２５Ｌの遅延時間ｔｄＬがコンパレータ２５Ｈの遅延時間よりも長いものとなる。なお、この場合、説明を分かり易くするため、遅延時間ｔｄＨは略ゼロとしている。そのため、比較例では、出力信号ＯＵＴ＿Ｌの立ち上がりタイミングが遅れてしまい、その結果、ＥＸ－ＯＲ回路２７から出力される信号ｇがハイレベルである期間、つまり容量３０を充電する期間が本来あるべき時間よりも上記した遅延時間の差だけ短くなる。

したがって、比較例では、図９に破線で示すように、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅの電圧値が、図９に実線で示す真値よりも小さい値を示すものとなってしまい、電圧Ｖｄｓの変動時間の検出誤差が生じる。このような比較例において生じる検出誤差は、スイッチング素子５を比較的速い速度でスイッチングする場合、つまり高速スイッチングする場合に一層顕著に表れることになる。これに対し、本実施形態によれば、コンパレータ２５Ｈ、２５Ｌが互いに同一の閾値電圧で動作するようになっているため、コンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が小さく抑えられ、その結果、たとえスイッチング素子５を高速スイッチングする場合であっても、電圧Ｖｄｓの変動時間の検出誤差を低減することができる。

本実施形態では、電圧調整部２４、３２は、図６に示したように、スイッチ３３～３５および容量３６を備えた容量レベルシフト回路として構成されている。電圧調整部２４は、容量レベルシフト回路に限らず、抵抗分圧、ダイオード、バッファなどによるレベルシフト回路として構成することも可能である。ただし、このような別の構成例では、抵抗成分が寄生容量に対する充電時間を長引かせることになり、被検出時間の検出に関する過渡応答性が低下するおそれがある。これに対し、容量レベルシフト回路として構成された本実施形態の電圧調整部２４、３２によれば、上記した別の構成例に対し、抵抗成分が格段に少ないことから、被検出時間の検出に関する過渡応答性を向上することができる。

（第２実施形態）
以下、第２実施形態について図１０を参照して説明する。
本実施形態では、時間検出回路の具体的な構成が第１実施形態と異なっている。図１０に示すように、本実施形態の時間検出回路５１は、図６に示した第１実施形態の時間検出回路１５Ａに対し、電圧調整部５２が追加されている点、２つのコンパレータ２５Ｈ、２５Ｌのうちいずれか一方であるコンパレータ２５Ｈの非反転入力端子に分圧電圧ＶＤＩＶに代えて電圧調整部５２の出力電圧が入力されている点などが異なる。

この場合、電圧調整部２４が第１電圧調整部として機能するとともに、電圧調整部５２が第２電圧調整部として機能する。電圧調整部５２は、電圧調整部２４と同様のレベルシフト回路、つまりスイッチ３３、３４、３５および容量３６を備えた容量レベルシフト回路として構成されている。ただし、この場合、スイッチ３４は、ノードＮ４と容量３６の一方の端子との間、つまりスイッチ３３の両端子間に接続されている。また、この場合、スイッチ３５は、ノードＮ４とコンパレータ２５Ｈの非反転入力端子との間に接続されている。

このような構成によれば、電圧調整部５２のレベルシフト量ＬＳ２は０Ｖとなる。つまり、電圧調整部５２は、分圧電圧ＶＤＩＶを０Ｖだけレベルシフトした電圧を出力する構成となっている。したがって、電圧調整部５２の出力電圧の電圧値は、分圧電圧ＶＤＩＶの電圧値と略同一の値となる。

このようなことから、上記構成では、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌが反転するとともに、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが反転するように、閾値電圧Ｖｔｈ＿Ｌ、Ｖｔｈ＿Ｈの各値および電圧調整部２４におけるレベルシフト量ＬＳ１および電圧調整部５２によるレベルシフト量ＬＳ２が設定されている。

以上説明した本実施形態の構成によっても、第１実施形態と同様に電圧Ｖｄｓの遷移時間を検出することができる。また、本実施形態の構成によっても、第１実施形態と同様、２つのコンパレータ２５Ｈ、２５Ｌが同じ閾値電圧で動作することになり、２つのコンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が無視できる程度に小さくなり、その結果、被検出時間の検出誤差を低減することができるという優れた効果が得られる。さらに、本実施形態によれば、次のような効果が得られる。

すなわち、第１実施形態の各構成例では、２つのコンパレータ２５Ｈ、２５Ｌのうち片方の非反転入力端子に至る経路にだけ、容量レベルシフト回路として構成された電圧調整部２４または３２が設けられていたため、２つのコンパレータ２５Ｈ、２５Ｌ間において寄生容量アンバランスが生じるおそれがあった。なお、寄生容量アンバランスは、スイッチ３３～３５を構成するＭＯＳトランジスタの寄生容量、スイッチ３３～３５および容量３６などを接続するための配線の寄生容量などが原因となって生じる。

２つのコンパレータ２５Ｈ、２５Ｌ間において寄生容量アンバランスが生じると、２つのコンパレータ２５Ｈ、２５Ｌ間における遅延時間に差が生じてしまい、その結果、被検出時間の検出に誤差が発生する可能性がある。これに対し、本実施形態の構成では、２つのコンパレータ２５Ｈ、２５Ｌの両方の非反転入力端子に至る経路に互いに同じ容量レベルシフト回路として構成された電圧調整部２４、５２を設けるようにした。そのため、本実施形態の構成によれば、２つのコンパレータ２５Ｈ、２５Ｌにおける寄生アンバランスが低減されて遅延時間の差が一層小さく抑えられ、その結果、被検出時間の検出誤差を一層低減することができる。

（第３実施形態）
以下、第３実施形態について図１１および図１２を参照して説明する。
本実施形態では、時間検出回路の具体的な構成が第１実施形態と異なっている。図１１に示すように、本実施形態の時間検出回路６１は、図４に示した第１実施形態の時間検出回路１５Ａに対し、検出部２６に代えて検出部６２を備えている点などが異なる。検出部６２は、検出部２６が備える各構成に加え、２つのラッチ６３、６４を備えている。

２つのラッチ６３、６４は、２つのコンパレータ２５Ｈ、２５Ｌの各出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌをそれぞれ入力する。２つのラッチ６３、６４の各出力信号ＬＯＵＴ＿Ｈ、ＬＯＵＴ＿Ｌは、ＥＸ－ＯＲ回路２７の各入力端子に入力されている。ラッチ６３、６４は、リセット信号ＲＥＳＥＴによりリセットされる。このような構成によれば、検出部６２は、コンパレータ２５Ｈ、２５Ｌの各出力信号ＯＵＴ＿Ｈ、ＯＵＴ＿Ｌをラッチした後の出力信号ＬＯＵＴ＿Ｈ、ＬＯＵＴ＿Ｌに基づいて被検出時間を検出する。

次に、上記構成による具体的な動作のタイミングについて、図１２を参照して説明する。なお、図１２では、指令信号Ｓｂの図示を省略しているが、指令信号Ｓｂについては図７と同様になっているものとする。時点ｔｃにおいて、指令信号ＳｂがＯＮ指令からＯＦＦ指令に転じると、ゲート駆動回路１３によりスイッチング素子５Ｂがオフ駆動される。時点ｔｃから所定の遅延時間が経過した後、電圧Ｖｄｓ、ひいては分圧電圧ＶＤＩＶがゼロから上昇し始める。その後、時点ｔ１において、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する、つまり、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する。

このとき、コンパレータ２５Ｌの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈに達することにより、コンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じる。すると、ラッチ６４の出力信号ＬＯＵＴ＿Ｌもロウレベルからハイレベルに転じる。そのため、時点ｔ１において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがロウレベルからハイレベルに転じる。すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅがゼロから上昇し始める。

その後、時点ｔ２において、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する、つまり分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｈに達する。このとき、コンパレータ２５Ｈの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈに達することにより、コンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。すると、ラッチ６３の出力信号ＬＯＵＴ＿Ｈもロウレベルからハイレベルに転じる。そのため、時点ｔ２において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがハイレベルからロウレベルに転じる。

すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅは、その上昇が停止され、その後は、時点ｔ２における電圧値に保持される。その後、期間Ｔａにおいて、ターンオフ時のリンギングに起因してコンパレータ２５Ｈの電圧ＩＮ＋が閾値電圧Ｖｔｈ＿Ｈを境に上昇および下降を繰り返す。そのため、期間Ｔａでは、コンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが誤ってロウレベルに転じた後に再びハイレベルに転じる、といった状態が繰り返されている。

つまり、期間Ｔａでは、リンギングによるコンパレータ２５Ｈの誤反応が生じている。ただし、このようなコンパレータ２５Ｈの誤反応にかかわらず、期間Ｔａにおいてもラッチ６３の出力信号ＬＯＵＴ＿Ｈは、ハイレベルに維持されたままとなっている。そのため、図１２に実線で示すように、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇもロウレベルに維持されたままとなり、信号Ｓｅの電圧値が時点ｔ２における電圧値に正しく保持されたままとなる。

以上説明した本実施形態の構成によっても、第１実施形態と同様に電圧Ｖｄｓの遷移時間を検出することができる。また、本実施形態の構成によっても、第１実施形態と同様、２つのコンパレータ２５Ｈ、２５Ｌが同じ閾値電圧で動作することになり、２つのコンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が無視できる程度に小さくなり、その結果、被検出時間の検出誤差を低減することができるという優れた効果が得られる。さらに、本実施形態によれば、次のような効果が得られる。

すなわち、第１実施形態の構成では、ターンオフ時のリンギングなどに起因してコンパレータ２５Ｈ、２５Ｌの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌを跨ぐように変化すると、コンパレータ２５Ｈ、２５Ｌが誤反応し、被検出時間の検出値に誤差が生じるおそれがある。具体的には、第１実施形態の構成では、図１２に破線で示すように、リンギングによりコンパレータ２５Ｈが誤反応した場合、出力信号ＯＵＴ＿Ｈが誤ってロウレベルに転じた期間、つまり信号Ｓｇが誤ってハイレベルに転じた期間の分だけ信号Ｓｅの電圧値が余分に上昇してしまい、被検出時間の検出値が実際の値よりも高くなってしまうおそれがある。

これに対し、本実施形態の構成では、ターンオフ時のリンギングなどに起因してコンパレータ２５Ｈ、２５Ｌの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌを跨ぐように変化したとしても、ラッチ６３、６４の出力信号ＬＯＵＴ＿Ｈ、ＬＯＵＴ＿Ｌのレベルが誤ったレベルに変化することはない。したがって、本実施形態の構成によれば、リンギングによるコンパレータ２５Ｈ、２５Ｌの誤反応が生じた場合でも、信号Ｓｅの電圧値は時点ｔ２における電圧値に正しく保持されたままとなるため、被検出時間の検出誤差が発生する可能性を抑制することができる。

（第４実施形態）
以下、第４実施形態について図１３および図１４を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第１実施形態と異なっている。図１３に示すように、本実施形態のゲート駆動装置７１は、図３に示した第１実施形態のゲート駆動装置１Ｂに対し、時間検出回路１５に代えて時間検出回路７２を備えている点などが異なる。

時間検出回路７２は、時間検出回路１５と同様の構成に加え、電圧検出部７３および閾値変動部７４を備えている。なお、図１３では、時間検出回路７２において、時間検出回路１５と同様の構成を時間検出部７５として表している。電圧検出部７３には、分圧回路１４から出力される分圧電圧ＶＤＩＶが入力されている。電圧検出部７３は、分圧電圧ＶＤＩＶに基づいて、スイッチング素子５Ｂの主端子であるドレインに印加される電源電圧Ｖａを検出する。

電圧検出部７３は、アンプ７６、７７、スイッチ７８、容量７９などを備えている。アンプ７６の非反転入力端子には、分圧電圧ＶＤＩＶが入力されている。また、アンプ７６は、反転入力端子と出力端子とが接続されている。このように、アンプ７６は、ボルテージフォロワとして構成されており、分圧電圧ＶＤＩＶを入力して出力するバッファとして機能する。アンプ７６の出力端子は、スイッチ７８を介してノードＮ５に接続されている。容量７９は、ノードＮ５および回路の基準電位が与えられる電源線１７の間に接続されている。

スイッチ７８は、変化率演算部１６から出力される信号Ｓｈに応じてオンオフされる。変化率演算部１６は、指令信号Ｓｂに基づいて信号Ｓｈを生成する。信号Ｓｈは、指令信号Ｓｂがロウレベルである期間、つまりスイッチング素子５をターンオフする期間にハイレベルになるとともに、その他の期間にロウレベルとなる。スイッチ７８は、信号Ｓｈがハイレベルである期間にオンするとともに、信号Ｓｈがロウレベルである期間にオフする。このような構成によれば、容量７９は、信号Ｓｈがハイレベルである期間にアンプ７６の出力電圧により充電される。これにより、容量７９には、オフ電圧Ｖｄｓ＿ｏｆｆ、つまり電源電圧Ｖａに対応した分圧電圧ＶＤＩＶに相当する電荷が保持される。

アンプ７７の非反転入力端子には、ノードＮ５の電圧、つまり容量７９によって保持された電圧Ｖｅが入力されている。また、アンプ７７は、反転入力端子と出力端子とが接続されている。このように、アンプ７７は、ボルテージフォロワとして構成されており、電圧Ｖｅを入力して出力するバッファとして機能する。上記構成によれば、アンプ７７から出力される電圧Ｖｆが、電源電圧Ｖａの検出値を表す電圧となる。閾値変動部７４は、電圧検出部７３により検出された電源電圧Ｖａの値に応じて閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌを変動させるものであり、抵抗Ｒ１、Ｒ２、Ｒ３などを備えている。

抵抗Ｒ１、Ｒ２、Ｒ３は、アンプ７７の出力端子と電源線１７との間に、この順番で直列に接続されており、抵抗分圧回路を構成している。この場合、抵抗Ｒ１と抵抗Ｒ２との相互接続ノードであるノードＮ６の電圧が閾値電圧Ｖｔｈ＿Ｈとなり、抵抗Ｒ２と抵抗Ｒ３との相互接続ノードであるノードＮ７の電圧が閾値電圧Ｖｔｈ＿Ｌとなる。抵抗Ｒ１～Ｒ３の各抵抗値は、上記した抵抗分圧回路により生成される閾値電圧Ｖｔｈ＿Ｌおよび閾値電圧Ｖｔｈ＿Ｈが、それぞれ第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２に対応する電圧となるような値に設定されている。

詳細は後述するが、第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２は、オフ電圧Ｖｄｓ＿ｏｆｆ、つまり電源電圧Ｖａの電圧値に応じて、それらの最適な電圧値が変化することになる。上記構成では、電源電圧Ｖａが変動した場合、その変動に応じて、閾値電圧Ｖｔｈ＿Ｌが最適な第１リファレンス電圧Ｖｒ１に対応するような電圧値となり、閾値電圧Ｖｔｈ＿Ｈが最適な第２リファレンス電圧Ｖｒ２に対応するような電圧となるように構成されている。

閾値変動部７４から出力される閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌは、時間検出部７５に加え、変化率演算部１６に入力されている。また、電圧検出部７３のアンプ７７から出力される電源電圧Ｖａの検出値を表す電圧Ｖｆは、変化率演算部１６に入力されている。この場合、変化率演算部１６は、信号Ｓｅと、指令信号Ｓｂと、電圧Ｖｆが表す電源電圧Ｖａの電圧値と、閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌと、に基づいて、スイッチング素子５のターンオフ時における変化率ｄＶ／ｄｔを演算する。

以上説明した本実施形態の構成によっても、第１実施形態と同様に電圧Ｖｄｓの遷移時間を検出することができる。また、本実施形態の構成によっても、第１実施形態と同様、２つのコンパレータ２５Ｈ、２５Ｌが同じ閾値電圧で動作することになり、２つのコンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が無視できる程度に小さくなり、その結果、被検出時間の検出誤差を低減することができるという優れた効果が得られる。さらに、本実施形態によれば、次のような効果が得られる。

すなわち、スイッチング素子５のオフ電圧Ｖｄｓ＿ｏｆｆ、つまりスイッチング素子５に印加される電源電圧Ｖａの電圧値は、必ずしも一定ではなく、様々な要因により変動する可能性がある。第１実施形態の構成のように、閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌを一定の電圧値とした場合、電源電圧Ｖａの電圧値が変動すると被検出時間を用いて検出される変化率ｄＶ／ｄｔの検出に誤差が発生する可能性があった。変化率ｄＶ／ｄｔを精度良く検出するためには、被検出時間である電圧Ｖｄｓの変動時間としては、ターンオフ時における電圧Ｖｄｓの立ち上がりの傾きが一定の直線状となる波形部分の時間とすることが望ましい。

例えば、図１４に実線の波形で示すように、電源電圧Ｖａが比較的高い電圧値である場合、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する時点から電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する時点までの期間、電圧Ｖｄｓは傾きが一定の直線状の波形となっている。このような期間を被検出時間として検出した場合、変化率ｄＶ／ｄｔを精度良く検出することができる。したがって、このようなケースにおける第１リファレンス電圧Ｖｒ１および第２リファレンス電圧Ｖｒ２は、検出精度を良好にすることができる最適な電圧値であると言える。

これに対し、図１４に破線の波形で示すように、電源電圧Ｖａが比較的低い電圧値である場合、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する時点から電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する時点までの期間、電圧Ｖｄｓは傾きが途中で変化するような波形となっている。このような期間を被検出時間として検出した場合、変化率ｄＶ／ｄｔの検出に誤差が生じるおそれがある。

そこで、本実施形態の時間検出回路７２は、電源電圧Ｖａを検出する電圧検出部７３と、電圧検出部７３により検出された電源電圧Ｖａの値に応じて閾値電圧Ｖｔｈ＿Ｈ、Ｖｔｈ＿Ｌを変動させる閾値変動部７４と、を備えた構成となっている。このような構成によれば、電源電圧Ｖａが変動した場合、その変動に応じて、閾値電圧Ｖｔｈ＿Ｌを最適な第１リファレンス電圧Ｖｒ１に対応するような電圧値にするとともに、閾値電圧Ｖｔｈ＿Ｈを最適な第２リファレンス電圧Ｖｒ２に対応するような電圧とすることができる。したがって、本実施形態の構成によれば、電源電圧Ｖａの変動にかかわらず、被検出時間の検出精度、ひいては変化率ｄＶ／ｄｔの検出精度を良好に維持することができる。

（第５実施形態）
以下、第５実施形態について図１５および図１６を参照して説明する。
本実施形態では、時間検出回路の具体的な構成が第１実施形態と異なっている。図１５に示すように、本実施形態の時間検出回路８１は、図５に示した第１実施形態の時間検出回路１５Ｂに対し、電圧調整部３２に代えて電圧調整部８２を備えている点などが異なる。電圧調整部８２は、分圧電圧ＶＤＩＶを分圧した電圧を出力するものであり、分圧電圧ＶＤＩＶを分圧する分圧回路として構成されている。

この場合、電圧調整部８２は、キャパシタＣ３、Ｃ４を備えている。キャパシタＣ３の一方の端子はノードＮ２に接続され、その他方の端子はキャパシタＣ４を介して電源線１７に接続されている。この場合、キャパシタＣ３、Ｃ４は、一対の分圧容量として機能する。上記構成により、電圧調整部８２は、キャパシタＣ３、Ｃ４により分圧電圧ＶＤＩＶを分圧して出力する。具体的には、電圧調整部８２は、電圧ＶＤＩＶをキャパシタＣ３、Ｃ４の容量比で分圧し、キャパシタＣ３、Ｃ４の相互接続ノードであるノードＮ８から出力する。このような電圧調整部８２から出力される電圧、つまりノードＮ８の電圧は、コンパレータ２５Ｈの非反転入力端子に入力される。

上記構成によれば、図１６に示すように、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する時点ｔ１においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じる。また、上記構成によれば、図１６に示すように、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｈに達する時点ｔ２においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。時点ｔ１は、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点に相当する。時点ｔ２は、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点に相当する。

このように、上記構成では、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する第１時点においてコンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌが反転するとともに、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する第２時点においてコンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈが反転するように、閾値電圧Ｖｔｈ＿Ｌ、Ｖｔｈ＿Ｈの各値および電圧調整部８２における分圧比が設定されている。

次に、上記構成による具体的な動作のタイミングについて、図１６を参照して説明する。なお、図１６では、指令信号Ｓｂの図示を省略しているが、指令信号Ｓｂについては図７と同様になっているものとする。時点ｔｃにおいて、指令信号ＳｂがＯＮ指令からＯＦＦ指令に転じると、ゲート駆動回路１３によりスイッチング素子５Ｂがオフ駆動される。時点ｔｃから所定の遅延時間が経過した後、電圧Ｖｄｓ、ひいては分圧電圧ＶＤＩＶがゼロから上昇し始める。その後、時点ｔ１において、電圧Ｖｄｓが第１リファレンス電圧Ｖｒ１に達する、つまり、分圧電圧ＶＤＩＶが閾値電圧Ｖｔｈ＿Ｌに達する。

このとき、コンパレータ２５Ｌの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｌに達することにより、コンパレータ２５Ｌの出力信号ＯＵＴ＿Ｌがロウレベルからハイレベルに転じる。そのため、時点ｔ１において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがロウレベルからハイレベルに転じる。すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅがゼロから上昇し始める。

その後、時点ｔ２において、電圧Ｖｄｓが第２リファレンス電圧Ｖｒ２に達する。このとき、図１６に破線で示すように、分圧電圧ＶＤＩＶが電圧調整部８２により分圧された電圧であるコンパレータ２５Ｈの電圧ＶＩＮ＋が閾値電圧Ｖｔｈ＿Ｌに達することにより、コンパレータ２５Ｈの出力信号ＯＵＴ＿Ｈがロウレベルからハイレベルに転じる。そのため、時点ｔ２において、ＥＸ－ＯＲ回路２７から出力される信号Ｓｇがハイレベルからロウレベルに転じる。すると、電圧Ｖｄｓの変動時間の検出値を表す電圧Ｖｄである信号Ｓｅは、その上昇が停止され、その後は、時点ｔ２における電圧値に保持される。

以上説明した本実施形態の構成によっても、第１実施形態と同様に電圧Ｖｄｓの遷移時間を検出することができる。また、本実施形態の構成によっても、第１実施形態と同様、２つのコンパレータ２５Ｈ、２５Ｌが同じ閾値電圧で動作することになり、２つのコンパレータ２５Ｈ、２５Ｌにおける遅延時間の差が無視できる程度に小さくなり、その結果、被検出時間の検出誤差を低減することができるという優れた効果が得られる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

上記各実施形態におけるゲート駆動装置は、Ｎチャネル型のＭＯＳＦＥＴに限らず、Ｐチャネル型のＭＯＳＦＥＴ、ＩＧＢＴなど、各種のスイッチング素子を駆動対象とすることができる。
本発明は、モータを駆動するインバータに含まれるハーフブリッジ回路４を構成するスイッチング素子５のゲートを駆動するゲート駆動装置に限らず、例えば電源回路などのコンバータに含まれるスイッチング素子のゲートを駆動するゲート駆動装置など、スイッチング素子のゲートを駆動するゲート駆動装置全般に適用することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１、１Ａ、１Ｂ、７１…ゲート駆動装置、５、５Ａ、５Ｂ…スイッチング素子、１５、１５Ａ、１５Ｂ、５１、６１、７２、８１…時間検出回路、２４、３２、８２…電圧調整部、２５Ｈ、２５Ｌ…コンパレータ、２６…検出部、３６…容量、５２…電圧調整部、６２…検出部、６３、６４…ラッチ、７３…電圧検出部、７４…閾値変動部。

Claims (7)

1. スイッチング素子（５、５Ａ、５Ｂ）の主端子の電圧である主端子電圧が第１リファレンス電圧に達する第１時点から前記主端子電圧が前記第１リファレンス電圧とは異なる第２リファレンス電圧に達する第２時点までの時間である被検出時間を検出する時間検出回路であって、
   前記主端子電圧に対応する電圧をレベルシフトまたは分圧した電圧を出力する電圧調整部（２４、３２、８２）と、
   第１入力端子および第２入力端子を備えた構成であり且つ前記第１入力端子に互いに同一の閾値電圧が入力される２つのコンパレータ（２５Ｈ、２５Ｌ）と、
   前記２つのコンパレータの各出力信号に基づいて前記被検出時間を検出する検出部（２６、６２）と、
   を備え、
   前記２つのコンパレータのうちいずれか一方の前記第２入力端子には、前記主端子電圧に対応する電圧が入力され、
   前記２つのコンパレータのうちいずれか他方の前記第２入力端子には、前記電圧調整部の出力電圧が入力され、
   前記主端子電圧が前記第１リファレンス電圧に達する第１時点において前記２つのコンパレータのうちいずれか一方の出力信号が反転するとともに、前記主端子電圧が前記第２リファレンス電圧に達する前記第２時点において前記２つのコンパレータのうちいずれか他方の出力信号が反転するように、前記閾値電圧の値および前記電圧調整部におけるレベルシフト量または分圧比が設定されている時間検出回路。
2. 前記電圧調整部（２４、３２）は、前記主端子電圧に対応する電圧をレベルシフトするレベルシフト回路として構成されている請求項１に記載の時間検出回路。
3. 前記電圧調整部は、
   容量（３６）を備え、
   前記容量の２つの端子間にレベルシフト量に対応する電圧を印加して充電し、その充電された前記容量の一方の端子に前記主端子電圧に対応する電圧を印加することにより前記容量の他方の端子から前記主端子電圧に対応する電圧をレベルシフトした電圧を出力するようになっている請求項２に記載の時間検出回路。
4. 前記電圧調整部（２４）を第１電圧調整部とすると、
   さらに、前記第１電圧調整部と同様の前記レベルシフト回路として構成されている第２電圧調整部（５２）を備え、
   前記２つのコンパレータのうちいずれか一方の前記第２入力端子には、前記主端子電圧に対応する電圧に代えて、前記第２電圧調整部の出力電圧が入力され、
   前記主端子電圧が前記第１リファレンス電圧に達する第１時点において前記２つのコンパレータのうちいずれか一方の出力信号が反転するとともに、前記主端子電圧が前記第２リファレンス電圧に達する前記第２時点において前記２つのコンパレータのうちいずれか他方の出力信号が反転するように、前記閾値電圧の値、前記第１電圧調整部におけるレベルシフト量および前記第２電圧調整部におけるレベルシフト量が設定されている請求項３に記載の時間検出回路。
5. 前記電圧調整部（８２）は、前記主端子電圧に対応する電圧を分圧する分圧回路として構成されている請求項１に記載の時間検出回路。
6. 前記検出部（６２）は、
   前記２つのコンパレータの各出力信号をそれぞれ入力する２つのラッチ（６３、６４）を備え、
   前記２つのラッチの各出力信号に基づいて前記被検出時間を検出する請求項１から５のいずれか一項に記載の時間検出回路。
7. さらに、
   前記スイッチング素子の主端子に印加される電源電圧を検出する電圧検出部（７３）と、
   前記電圧検出部により検出された前記電源電圧の値に応じて前記閾値電圧を変動させる閾値変動部（７４）と、
   を備える請求項１から５のいずれか一項に記載の時間検出回路。

Images