JP2024066860A - 縦型半導体装置 - Google Patents

Abstract

【課題】アバランシェ耐量を向上できる縦型半導体装置を提供する。【解決手段】半導体素子が形成されたセル領域１と、セル領域１を囲む外周領域２とを有する半導体基板１０を備え、不純物層１４が形成されている領域をセル領域１とし、トレンチゲート構造は、セル領域１から外周領域２まで延設されており、ベース層１３は、セル領域１から外周領域２まで延設され、コンタクトホール２０ａは、セル領域１から外周領域２まで延設され、上部電極２１は、外周領域２でもコンタクトホール２０ａを通じてベース層１３と接続されるようにする。【選択図】図３

Description

本発明は、トレンチゲート構造を有する縦型半導体装置に関するものである。

従来より、トレンチゲート構造を有する縦型半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この縦型半導体装置は、ＭＯＳＦＥＴ（metal 0xide semiconductor field effect transistorの略）素子が形成されて構成されている。より詳しくは、縦型半導体装置は、ｎ^＋型のドレイン領域上にｎ^－型のドリフト層が形成され、ドリフト層上にｐ型のベース層が形成されている。ベース層の表層部には、ｎ^＋型のソース層が形成されており、トレンチゲート構造は、ソース層およびベース層を貫通してドリフト層に達するように形成されている。

特開２０１３－８４９０５号公報

このような縦型半導体層は、通常、ＭＯＳＦＥＴ素子が形成されるセル領域と、セル領域を囲むように配置される外周領域とを備えている。そして、トレンチゲート構造は、外周領域での電界緩和を図ることができるように、セル領域から外周領域に延設されることがある。

しかしながら、上記のような縦型半導体装置では、ドリフト層、ベース層、ソース層によって寄生バイポーラトランジスタが構成される。そして、本発明者らの検討によれば、外周領域までトレンチゲート構造を延設している場合、外周領域に配置されているトレンチゲート構造の周囲で寄生バイポーラトランジスタが作動し易いことが確認された。このため、寄生バイポーラが作動し難くなるように、アバランシェ耐量を向上させることが望まれている。

本発明は上記点に鑑み、アバランシェ耐量を向上できる縦型半導体装置を提供することを目的とする。

上記目的を達成するための請求項１では、トレンチゲート構造を有する半導体素子が形成された縦型半導体装置であって、半導体素子が形成されたセル領域（１）と、セル領域を囲む外周領域（２）とを有する半導体基板（１０）を備え、セル領域は、第１導電型のドリフト層（１２）と、ドリフト層上に形成された第２導電型のベース層（１３）と、ベース層の表層部に形成され、ドリフト層より高不純物濃度とされた第１導電型の不純物層（１４）と、不純物層およびベース層を貫通してドリフト層に達し、半導体基板の面方向に沿って延設されたトレンチ（１６）内に、ゲート絶縁膜（１７）を介して、ゲート電極（１８）が配置されたトレンチゲート構造と、ドリフト層を挟んでベース層と反対側に形成され、ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、半導体基板の一面（１０ａ）上に形成され、ベース層および不純物層を露出させるコンタクトホール（２０ａ）が形成された層間絶縁膜（２０）と、コンタクトホールを通じて不純物層およびベース層と電気的に接続される第１電極（２１）と、高濃度層と電気的に接続される第２電極（２２）と、を有し、不純物層が形成されている領域がセル領域とされ、トレンチゲート構造は、セル領域から外周領域まで延設されており、ベース層は、セル領域から外周領域まで延設され、コンタクトホールは、セル領域から外周領域まで延設され、第１電極は、外周領域でもコンタクトホールを通じてベース層と接続されている。

これによれば、縦型半導体装置がアバランシェ動作する際、外周領域のベース層を通じて第１電極からキャリア（例えば、正孔）が引き抜かれ易くなる。したがって、アバランシェ耐量の向上を図ることができ、寄生バイポーラトランジスタが作動することを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における縦型半導体装置の平面図である。 図１中のII－II線に沿った断面図である。 図１中のIII－III線に沿った断面図である。 図１に示す縦型半導体装置の回路構成を示す模式図である。 調整距離とアバランシェ耐量との関係を示す図である。 第２実施形態における縦型半導体装置の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の縦型半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。

本実施形態の縦型半導体装置は、図１に示されるように、セル領域１および外周領域２を有している。なお、具体的には後述するが、本実施形態の縦型半導体装置は、半導体素子として、ソース層１４を有するｎチャネル型のＭＯＳＦＥＴ素子が形成されて構成されている。そして、本実施形態では、セル領域１と外周領域２とは、ソース層１４が形成されているか否かによって区画され、ソース層１４が形成されている部分がセル領域１とされている。言い換えると、実際にＭＯＳＦＥＴ素子として機能する部分がセル領域１とされ、ＭＯＳＦＥＴ素子として機能しない部分が外周領域２とされている。なお、図１では、後述する層間絶縁膜２０および上部電極２１を省略して示している。また、図１は、断面図ではないが、理解をし易くするため、後述するゲート絶縁膜１７およびゲート電極１８にハッチングを施してある。

本実施形態の縦型半導体装置は、図２および図３に示されるように、不純物濃度が高濃度とされたｎ^＋型のシリコン基板等で構成される基板１１を有する半導体基板１０を用いて形成されている。基板１１の表面上には、基板１１よりも不純物濃度が低濃度とされたｎ^－型のドリフト層１２が形成されている。なお、本実施形態では、基板１１がドレイン領域として機能し、高濃度層に相当する。

ドリフト層１２の表層部には、比較的不純物濃度が低く設定されたｐ型のベース層１３が形成されている。ベース層１３は、例えば、ドリフト層１２に対してｐ型不純物をイオン注入すること等によって形成され、チャネル領域を形成するチャネル層として機能する。本実施形態では、ベース層１３は、ドリフト層１２側に位置するベース領域１３ａと、ベース領域１３ａよりも高不純物濃度とされ、ベース領域１３ａ上に形成されたベースコンタクト領域１３ｂとを含んで構成されている。そして、本実施形態のベース層１３は、セル領域１から外周領域２に渡って形成されている。

また、ベース層１３の表層部には、ドリフト層１２よりも不純物濃度が高濃度とされたｎ^＋型のソース層１４が形成されている。ソース層１４は、後述する複数のトレンチ１６の間において、トレンチ１６の側面に接するように形成されている。また、ベースコンタクト領域１３ｂは、ソース層１４を挟んで後述するトレンチ１６と反対側に位置するように形成されている。

そして、本実施形態では、ソース層１４が形成されている領域がセル領域１とされている。なお、ベースコンタクト領域１３ｂは、後述するトレンチ１６の長手方向（すなわち、延設方向）において、ソース層１４と一致するように形成されていてもよいし、セル領域１から外周領域２に少しだけ突き出すように形成されていてもよい。そして、本実施形態では、ソース層１４が不純物層に相当する。また、半導体基板１０は、基板１１側が他面１０ｂとされ、ベース層１３およびソース層１４層側が一面１０ａとされている。

半導体基板１０には、一面１０ａ側からベース層１３やソース層１４を貫通してドリフト層１２に達するように複数のトレンチ１６が形成されている。複数のトレンチ１６は、半導体基板１０の面方向における一方向を長手方向とし、当該一方向と交差する方向に沿って配列されるように形成されている。より詳しくは、複数のトレンチ１６は、等間隔に平行に並べられることでストライプ状のレイアウトとされている。なお、図１中では、トレンチ１６は紙面左右方向を長手方向として延設され、紙面上下方向に配列されている。また、各トレンチ１６は、長手方向の両端部がセル領域１から外周領域２に突き出すように形成されている。

トレンチ１６の内壁面は、ゲート絶縁膜１７によって覆われている。トレンチ１６内には、ゲート絶縁膜１７を介してドープトポリシリコンによって構成されたゲート電極１８が配置されている。

半導体基板１０の一面１０ａ側には、ゲート電極１８を覆うように酸化膜等で構成された層間絶縁膜２０が形成されている。そして、層間絶縁膜２０には、ソース層１４やベース層１３を露出させるコンタクトホール２０ａが形成されている。

ここで、本実施形態のコンタクトホール２０ａは、トレンチ１６の長手方向において、ソース層１４よりも突き出すように形成されている。言い換えると、コンタクトホール２０ａは、外周領域２に位置するベース層１３も露出させるように形成されている。但し、コンタクトホール２０ａは、トレンチ１６の長手方向における端部よりもセル領域１側で終端するように形成されている。なお、図１では、コンタクトホール２０ａを点線で示している。つまり、図１では、点線で囲まれる領域が層間絶縁膜２０から露出する領域となる。

そして、層間絶縁膜２０上には、ソース電極に相当する上部電極２１が形成されている。具体的には、上部電極２１は、セル領域１において、コンタクトホール２０ａを通じてソース層１４およびベースコンタクト領域１３ｂ（すなわち、ベース層１３）と接続されるように形成されている。また、上部電極２１は、外周領域２において、コンタクトホール２０ａを通じてベース層１３と接続されるように形成されている。なお、本実施形態では、上部電極２１が第１電極に相当する。

基板１１のうちの他面１０ｂ側には、ドレイン電極に相当する下部電極２２が形成されている。なお、本実施形態では、下部電極２２が第２電極に相当している。

以上が本実施形態における縦型半導体装置の構成である。なお、本実施形態では、ｎ^－型、ｎ型、ｎ^＋型が第１導電型に相当し、ｐ型、ｐ^＋型が第２導電型に相当している。また、本実施形態では、上記のように、基板１１、ドリフト層１２、ベース層１３、ソース層１４等を含んで半導体基板１０が構成されている。

次に、上記縦型半導体装置における作動および効果について説明する。まず、上記のような縦型半導体装置は、ゲート電極１８に絶縁ゲート構造における閾値電圧以上の電圧が印加されることにより、ベース層１３のうちのトレンチ１６と接する部分にチャネル領域が形成され、ソース－ドレイン間に電流が流れることでオン状態となる。また、ゲート電極１８に印加されている電圧が閾値電圧未満となると、ベース層１３に形成されていたチャネル領域が消滅し、電流が遮断されることでオフ状態となる。

そして、上記のような縦型半導体装置は、図４に示されるような回路構成となる。すなわち、本実施形態における縦型半導体装置は、ＭＯＳトランジスタＭＴｒ、ドリフト層１２、ベース層１３、ソース層１４による寄生バイポーラトランジスタＰＴｒ、空乏容量ＤＣ、ベース層１３の内部抵抗Ｒを含む回路構成となる。そして、上記のような縦型半導体装置では、オン状態からオフ状態とする際、アバランシェ破壊が発生してソース－ドレイン間に過大な電流が流れる可能性がある。

したがって、本実施形態では、コンタクトホール２０ａが外周領域２まで延設され、外周領域２において、ベース層１３が上部電極２１と電気的に接続されるようにしている。これにより、縦型半導体装置がアバランシェ動作する際、外周領域２のベース層１３を通じて上部電極２１から正孔が引き抜かれ易くなる。つまり、ベース層１３の内部抵抗Ｒが小さくなる領域が増加する。したがって、アバランシェ耐量を向上でき、寄生バイポーラトランジスタＰＴｒが作動することを抑制できる。

ここで、図４に示されるように、セル領域１から外周領域２に突き出すコンタクトホール２０ａの長さを調整距離ｄとする。つまり、ソース層１４から外周領域２側に突き出すコンタクトホール２０ａの長さを調整距離ｄとする。言い換えると、外周領域２にて上部電極２１と接続されるベース層１３のトレンチ１６の長手方向に沿った長さを調整距離ｄとする。この場合、調整距離ｄを長くするほど正孔を上部電極２１から引き抜き易くできる。但し、本発明者らの検討によれば、図５に示されるように、アバランシェ耐量は、調整距離ｄが０．１μｍ以上になるとほぼ変化しないことが確認された。したがって、本実施形態では、調整距離ｄが０．１μｍ以上とされている。

なお、図５は、各不純物濃度において、基板１１を１×１０^１８～１×１０^２０ｃｍ^－３、ドリフト層１２を１×１０^１６～１×１０^１８ｃｍ^－３、ベース領域１３ａを１×１０^１３ｃｍ^－３、ベースコンタクト領域１３ｂを１×１０^１５～１×１０^１６ｃｍ^－３程度、ソース層１４を１×１０^１３ｃｍ^－３程度とした結果を示している。

以上説明したように、本実施形態では、コンタクトホール２０ａがセル領域１から外周領域２に延設され、外周領域２でも上部電極２１がベース層１３と接続される。このため、縦型半導体装置がアバランシェ動作する際、外周領域２のベース層１３を通じて上部電極２１から正孔が引き抜かれ易くなる。したがって、アバランシェ耐量の向上を図ることができ、寄生バイポーラトランジスタＰＴｒが作動することを抑制できる。

（１）本実施形態では、調整距離が０．１μｍ以上とされている。このため、アバランシェ耐量を十分に高くできる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、トレンチコンタクトを形成したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図６に示されるように、半導体基板１０には、層間絶縁膜２０に形成されたコンタクトホール２０ａと連通するようにコンタクトトレンチ２３が形成されている。より詳しくは、コンタクトトレンチ２３は、半導体基板１０の一面１０ａに対する法線方向において、コンタクトホール２０ａと一致するように形成されている。つまり、コンタクトトレンチ２３は、コンタクトホール２０ａと同様に、セル領域１からの調整距離ｄが０．１μｍ以上とされている。

そして、本実施形態のソース層１４は、ゲート絶縁膜１７側に位置するソース領域１４ａと、ソース層１４よりも高不純物濃度とされ、コンタクトトレンチ２３の側面と接するように形成されたソースコンタクト領域１４ｂとを有する構成とされている。また、ベースコンタクト領域１３ｂは、コンタクトトレンチ２３の底面と接するように形成されている。

以上説明した本実施形態によれば、コンタクトホール２０ａがセル領域１から外周領域２に延設され、外周領域２でも上部電極２１がベース層１３と接続される。このため、上記第１実施形態と同様の効果を得ることができる。

ここで、例えば、コンタクトホール２０ａおよびコンタクトトレンチ２３を外周領域２まで延設せず、外周領域２に別のコンタクトホールを形成して上部電極２１を外周領域２のベース層１３と接続する構成とすることも考えられる。しかしながら、この構成では、コンタクトトレンチ２３およびコンタクトホール２０ａを形成する工程と、別のコンタクトホールを形成する工程とを別々に行う必要があり、製造工程が増加する。つまり、本実施形態の縦型半導体装置では、製造工程が増加することを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、半導体基板１０にコンタクトトレンチ２３が形成され、ソースコンタクト領域１４ｂおよびベースコンタクト領域１３ｂがコンタクトトレンチ２３と接するように形成されている。このため、上部電極２１との接続面積を確保し易くでき、隣合うトレンチ１６間の長さを短くできる。したがって、オン抵抗の低減を図ると共に縦型半導体装置の小型化を図ることができる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

例えば、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明した。しかしながら、縦型半導体装置は、例えばｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴが形成されて構成されていてもよい。さらに、縦型半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記各実施形態におけるｎ^＋型の基板１１をｐ^＋型のコレクタ層に変更する以外は、上記第１実施形態で説明した縦型ＭＯＳＦＥＴと同様である。

また、上記各実施形態では、半導体基板１０がシリコン基板で構成される例について説明した。しかしながら、半導体基板１０は、炭化珪素基板であってもよいし、窒化ガリウム基板であってもよい。

そして、上記各実施形態において、ベースコンタクト領域１３ｂが形成されておらず、ベース層１３がそのまま上部電極２１と接続されていてもよい。また、上記第１実施形態では、上部電極２１と接続されるようにソースコンタクト領域１４ｂが形成されていてもよいし、上記第２実施形態では、ソースコンタクト領域１４ｂが形成されていなくてもよい。

１ セル領域
２ 外周領域
１０ａ 一面
１１ 基板（高濃度層）
１２ ドリフト層
１３ ベース層
１４ ソース層（不純物層）
１６ トレンチ
１７ ゲート絶縁膜
１８ ゲート電極
２０ 層間絶縁膜
２０ａ コンタクトホール
２１ 上部電極（第１電極）
２２ 下部電極（第２電極）

Claims (3)

1. トレンチゲート構造を有する半導体素子が形成された縦型半導体装置であって、
   前記半導体素子が形成されたセル領域（１）と、前記セル領域を囲む外周領域（２）とを有する半導体基板（１０）を備え、
   前記セル領域は、
   第１導電型のドリフト層（１２）と、
   前記ドリフト層上に形成された第２導電型のベース層（１３）と、
   前記ベース層の表層部に形成され、前記ドリフト層より高不純物濃度とされた第１導電型の不純物層（１４）と、
   前記不純物層および前記ベース層を貫通して前記ドリフト層に達し、前記半導体基板の面方向に沿って延設されたトレンチ（１６）内に、ゲート絶縁膜（１７）を介して、ゲート電極（１８）が配置された前記トレンチゲート構造と、
   前記ドリフト層を挟んで前記ベース層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、
   前記半導体基板の一面（１０ａ）上に形成され、前記ベース層および前記不純物層を露出させるコンタクトホール（２０ａ）が形成された層間絶縁膜（２０）と、
   前記コンタクトホールを通じて前記不純物層および前記ベース層と電気的に接続される第１電極（２１）と、
   前記高濃度層と電気的に接続される第２電極（２２）と、を有し、
   前記不純物層が形成されている領域が前記セル領域とされ、
   前記トレンチゲート構造は、前記セル領域から前記外周領域まで延設されており、
   前記ベース層は、前記セル領域から前記外周領域まで延設され、
   前記コンタクトホールは、前記セル領域から前記外周領域まで延設され、
   前記第１電極は、前記外周領域でも前記コンタクトホールを通じて前記ベース層と接続されている縦型半導体装置。
2. 前記コンタクトホールは、前記外周領域における前記トレンチの延設方向に沿った長さを調整距離（ｄ）とすると、前記調整距離が０．１μｍ以上とされている請求項１に記載の縦型半導体装置。
3. 前記半導体基板には、前記コンタクトホールと連通するコンタクトトレンチ（２３）が形成されており、
   前記不純物層は、前記コンタクトトレンチの側面と接する状態で形成され、
   前記ベース層は、前記コンタクトトレンチの底面と接する状態で形成されている請求項１または２に記載の縦型半導体装置。

Images