JP2024056634A - 歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ - Google Patents

歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ Download PDF

Info

Publication number
JP2024056634A
JP2024056634A JP2023170364A JP2023170364A JP2024056634A JP 2024056634 A JP2024056634 A JP 2024056634A JP 2023170364 A JP2023170364 A JP 2023170364A JP 2023170364 A JP2023170364 A JP 2023170364A JP 2024056634 A JP2024056634 A JP 2024056634A
Authority
JP
Japan
Prior art keywords
layer
gan
wafer
self
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023170364A
Other languages
English (en)
Inventor
敦 西川
アレクサンダー レージング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allos Semiconductors GmbH
Original Assignee
Allos Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allos Semiconductors GmbH filed Critical Allos Semiconductors GmbH
Publication of JP2024056634A publication Critical patent/JP2024056634A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】ＩＩＩ－Ｖ族窒化物材料系の光電子デバイスまたは電子デバイスを産業規模で高い効率で製造するのに適したＧａＮ－ｏｎ－Ｓｉエピウェハを提供するる。【解決手段】ＧａＮ－ｏｎ－Ｓｉエピウェハ１００は、部分的にシリコンによって形成されている基板表面を有する基板１０２と、自己組織化テンプレート層１１０を歪み切り離し層として形成し、自己組織化テンプレート層がピットを含み、これらのピットが１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度を有する。歪み調整サブスタック１１８は、自己組織化テンプレート層上に配置されており、かつ、少なくとも１つのＧａＮ層及び少なくとも１つのＡｌｘＧａ１－ｘＮ中間層（ｘ≧０．５）を備える、ＧａＮ層が０．５μｍ～４．０μｍの厚さを有し、ＡｌｘＧａ１－ｘＮ中間層が５ｎｍ～２５ｎｍの厚さを有し、ＧａＮ－ｏｎ－Ｓｉエピウェハが室温において最大で１００μｍの反りを有する。【選択図】図１

Description

本発明は、ＧａＮ－ｏｎ－Ｓｉエピウェハ、特に、ＩＩＩ－Ｖ族窒化物系のマイクロ発光ダイオード（ＬＥＤ）技術および／またはＩＩＩ－Ｖ族窒化物系のパワーエレクトロニクスにおいて使用するのに適したＧａＮ－ｏｎ－Ｓｉエピウェハに関する。さらに、本発明は、ＧａＮ－ｏｎ－Ｓｉエピウェハを製造する方法に関する。本発明はさらに、例えばディスプレイにおいて使用するためのマイクロＬＥＤ構造に関する。
ＧａＮ、ＩｎＮ、ＡｌＮなどのＩＩＩ－Ｖ族窒化物化合物半導体は、様々な電子用途および光電子用途での使用に関心が寄せられている。商業用途のためのＩＩＩ－Ｖ族窒化物電子デバイスおよび光電子デバイスを製造するためには、高い結晶品質を有するＩＩＩ－Ｖ族窒化物活性層がしばしば必要とされる。同時に、半導体産業では、高い歩留まりでウェハあたりのダイ数を多くするという点で、高い経済効率を追求している。これを達成するためには、一般に、デバイス性能の高い均一性が要求される。例えば、大きなエピウェハから製造されるＩＩＩ－Ｖ族窒化物マイクロＬＥＤデバイスは、高い歩留まりを達成するために高い均一性の発光波長を有する必要がある。
したがって、大きな直径の業界標準のシリコンウェハ上に高い結晶品質のＩＩＩ－Ｖ族窒化物層を成長させるために、多くの開発努力が行われてきた。これは、ＩＩＩ－Ｖ族窒化物材料の優れた電子的機能および光電子的機能を、例えば相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはバイポーラＣＭＯＳ（ＢｉＣＭＯＳ）の製造ラインにおける確立されたＳｉ加工技術に統合することを目的とする。
特許文献１には、シリコン表面を有する基板と、基板のシリコン表面上のアルミニウム含有窒化物核形成層と、アルミニウム含有窒化物核形成層上のアルミニウム含有窒化物バッファ層と、アルミニウム含有窒化物バッファ層上の窒化ケイ素のマスキング層と、窒化ケイ素のマスキング層上の第１のガリウム含有窒化物半導体層と、を備える窒化物半導体部品が開示されている。第１のガリウム含有窒化物半導体層は、合体した結晶成長島（ｃｏａｌｅｓｃｅｄ ｃｒｙｓｔａｌｌｉｔｅ ｇｒｏｗｔｈ ｉｓｌａｎｄｓ）の構造を有する。窒化ケイ素のマスキング層から少なくとも６００ｎｍの距離より上の層平面は、少なくとも０．１６μｍ２の結晶成長島あたりの平均表面積を示す。第１のガリウム含有窒化物半導体層に隣接して、８ｎｍ～１５ｎｍの範囲の厚さを有するアルミニウム含有窒化物中間層と、アルミニウム含有窒化物中間層上の第２のガリウム含有窒化物半導体層とによって形成される積層体が存在する。
国際公開第２００７／０９６４０５号
本発明は、ＩＩＩ－Ｖ族窒化物材料系の光電子デバイスまたは電子デバイスを産業規模で高い効率で製造するのに適したＧａＮ－ｏｎ－Ｓｉエピウェハを提供することを目的とする。本発明はさらに、そのようなＧａＮ－ｏｎ－Ｓｉエピウェハを製造する方法を提供することを目的とする。
本発明によれば、ＧａＮ－ｏｎ－Ｓｉエピウェハであって、ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向に沿って、基板と、歪み切り離しサブスタック（ｓｔｒａｉｎ－ｄｅｃｏｕｐｌｉｎｇ ｓｕｂ－ｓｔａｃｋ）と、歪み調整サブスタック（ｓｔｒａｉｎ－ｅｎｇｉｎｅｅｒｉｎｇ ｓｕｂ－ｓｔａｃｋ）とを備える層スタックを形成しているＧａＮ－ｏｎ－Ｓｉエピウェハ、を提案する。基板は、積層方向に垂直である少なくとも一方向に１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍ、特に１５０ｍｍ、２００ｍｍ、または３００ｍｍのいずれかの横方向の広がりを有し、少なくとも部分的にシリコンによって形成されている、積層方向に沿って面する基板表面を有する。歪み切り離しサブスタックは、基板上に直接配置された自己組織化テンプレート層であって、自己組織化テンプレート層がピットを含み、これらのピットが、１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２、好ましくは１ｘ１０８ｃｍ－２～１ｘ１０１０ｃｍ－２、または１ｘ１０８ｃｍ－２～３ｘ１０９ｃｍ－２、特に１ｘ１０９ｃｍ－２～３ｘ１０９ｃｍ－２のピット密度を有する、自己組織化テンプレート層と、自己組織化テンプレート層上に直接配置されておりＧａＮを含む表面回復層であって、 積層方向に沿って指す実質的に平滑な表面を有する、表面回復層と、を備える。歪み調整サブスタックは、表面回復層上に配置されており、少なくとも１つのＧａＮ層と少なくとも１つのＡｌｘＧａ１－ｘＮ中間層（ｘ≧０．５）とを備え、ＧａＮ層は、０．５μｍ～４．０μｍ、好ましくは０．５μｍ～２．０μｍの厚さを有し、ＡｌｘＧａ１－ｘＮ中間層は、５ｎｍ～２５ｎｍ、好ましくは１０ｎｍ～１５ｎｍの厚さを有する。
本発明による提案するＧａＮ－ｏｎ－Ｓｉエピウェハの特徴は、室温において最大で１００μｍ、好ましくは最大で５０μｍの反り（ｂｏｗ）である。
本発明は、経済的な製造と、絶対数および相対数における高いデバイス歩留まりを達成することを可能にする、１５０ｍｍを超える大きな直径を有するＧａＮ－ｏｎ－Ｓｉエピウェハの需要が着実に増加していることを認識する。本発明は、高い製造効率を達成するためには、エピウェハの高い均一性および室温における極めて小さな反りの両方が必要であるという認識を含む。高い均一性は、均一な電子的特性および光電子的特性を有する多数の効率的な電子デバイスおよび光電子デバイスをエピウェハから製造できるようにするために必要である。室温におけるエピウェハの極めて小さな反りは、エピウェハ上で標準的な処理技術を適用してエピウェハ上に電子デバイスおよび光電子デバイスを製造できるようにするうえで必要である。
本発明は、Ｓｉを含む基板上に、高い結晶品質、優れた均一性、および小さい反りを有するＩＩＩ－Ｖ族窒化物層をエピタキシャル成長させるためには、Ｓｉの結晶格子とＩＩＩ－Ｖ族窒化物の結晶格子との間の格子不整合に起因して、効率的な歪みの調整を達成する必要があるというさらなる認識を含む。特に、Ｓｉを含む基板上に堆積される高い結晶品質のＩＩＩ－Ｖ族窒化物層を得るためには、実質的に歪みがない表面上にＩＩＩ－Ｖ族窒化物層を成長させることが有利である。本明細書において「実質的に歪みがない」とは、それぞれの層に圧縮歪みまたは引張歪みが実質的に存在しないことを意味する。そのような歪みのない表面上にＩＩＩ－Ｖ族窒化物層を成長させる利点として、ＩＩＩ－Ｖ族窒化物層の比較的低い結晶品質につながる歪みが、基板材料によってＩＩＩ－Ｖ族窒化物層に誘発されない。しかし、低い結晶品質は、一般的には電子的性能および光電子的性能が低下することを意味する。
本発明によるＧａＮ－ｏｎ－Ｓｉエピウェハでは、１５０ｍｍを超える直径を有するＳｉを含む大口径基板上に、高い結晶品質のＩＩＩ－Ｖ族窒化物層をエピタキシャル成長させることが可能である。本ＧａＮ－ｏｎ－Ｓｉエピウェハにおいてこれが達成されるのは、ＧａＮ－ｏｎ－Ｓｉエピウェハの層の特定の相互作用の結果として、層スタック内の歪みの発生が制御されるためである。特に、ＧａＮ－ｏｎ－Ｓｉエピウェハの層スタック内の歪みの発生が制御されることにより、実質的に歪みのない平滑な表面上に高い結晶品質のＩＩＩ－Ｖ族窒化物層を配置することが可能になる。
前述した相互作用には、Ｓｉ含有基板と、基板上に堆積されるＩＩＩ－Ｖ族窒化物層との間の格子不整合から通常では生じる歪みの効率的な切り離しが含まれる。特に、歪みの切り離しは、基板上に直接配置される自己組織化テンプレート層と、自己組織化テンプレート層上に直接配置される表面回復層とを備える、歪み切り離しサブスタックの特異な構造によって達成される。
歪み切り離しサブスタックの特徴は、その自己組織化テンプレート層が、積層方向に沿って面する、すなわち表面回復層の方に面する自己組織化テンプレート層の表面上に分布するピットの１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２という比較的高いピット密度を有することである。自己組織化テンプレート層は、比較的高いピット密度のために、結晶品質が比較的低いように考えられるが、ピット密度がかなり高いため、自己組織化テンプレート層の上にさらなる層を成長させるための自己組織化テンプレートを形成する。自己組織化テンプレート層の作製中、ピットが形成される位置は、例えばマスクによって予め定義されていないため、ピットは自己組織的に形成される。すなわち、自己組織化テンプレート層の作製中、ピットは、成長条件によって有利なランダムな位置に形成される。言い換えれば、自己組織化テンプレート層のピットは、自己組織化テンプレート層の構造的な処理なしに、自己組織的に形成される。自己組織化テンプレート層は、高いピット密度を有し、したがって結晶品質が低いにもかかわらず、自己組織化テンプレート層は、優勢な結晶構造、例えばウルツ鉱型、好ましくはウルツ鉱型ＡｌＮを有する結晶層であることが好ましい。
自己組織化テンプレート層における比較的高いピット密度は、自己組織化テンプレート層の材料と基板の材料との間の格子不整合に起因する歪みを表面回復層において効率的に緩和することに寄与する。表面回復層における効率的な歪みの緩和は、歪み調整サブスタックに歪みが伝搬することを防止し、歪み調整サブスタックおよび歪み調整サブスタック上の追加の層（以下にさらに詳細に説明する活性層構造など）をさらに成長させるための、実質的に歪みのない平滑な表面を提供することに寄与する。
特に、表面にピットが分布している自己組織化テンプレート層上に表面回復層を成長させることにより、表面回復層を実質的に歪みなしに作製することができる。これが達成されるのは、ピットによって、表面回復層の初期のピラミッド型の成長が可能になり、ピラミッド型構造が自己組織化テンプレート層の表面のピット間に形成されるためである。ピラミッド型構造は、ピラミッド形状の側面ファセットにおいて体積が増加する。これにより、ピラミッド型構造がピットの上に成長し、表面回復層を形成する。本明細書では、このピラミッド型構造の初期成長を「ピラミッド型成長モード」と呼ぶ。ピラミッド型成長モードは、転位がピラミッド形状の側面ファセットに向かって曲がり、伝搬を停止する、または積層方向に沿った伝搬を停止するという特別な利点を有し、その結果、高い結晶品質を有し歪みのない表面回復層が得られる。
表面回復層はまた、積層方向に沿って面する実質的に平滑な表面を有する。表面回復層の実質的に平滑な表面は、特に、ピラミッド型成長モードから、本明細書において「レイヤーバイレイヤー成長モード（ｌａｙｅｒ－ｂｙ－ｌａｙｅｒ ｇｒｏｗｔｈ ｍｏｄｅ）」と呼ばれる成長モードに変更することによって達成される。レイヤーバイレイヤー成長モードでは、表面回復層は、著しく減少した転位密度で、積層方向に沿ってエピタキシャル成長する。これにより、表面回復層は、歪み調整サブスタックを成長させるための実質的に平滑な表面を提供する。表面回復層は、その平滑な表面において、例えば、自己組織化テンプレート層と表面回復層との間の界面を形成している反対側の表面と比較して、転位密度が低減された比較的高い結晶品質を有する。したがって歪み調整サブスタックを、高い結晶品質を有する実質的に平滑な表面上に、実質的に歪みのない状態で成長させることができる。
自己組織化テンプレート層上に表面回復層を成長させるとき、表面回復層の材料はピットを充填せず、ピットを覆うのみとすることができる。あるいは、自己組織化テンプレート層上に表面回復層を成長させるとき、表面回復層の材料はピットを少なくとも部分的に充填し、さらにピットを覆うこともできる。このように、自己組織化テンプレート層上に表面回復層を成長させた後、ピットは、表面回復層の材料で少なくとも部分的に充填されているか、または表面回復層の材料で充填されていないかのいずれかであり得る。
さらに、歪み調整サブスタックは実質的に平滑で歪みのない土台の上に配置されているため、歪み調整サブスタックにおいて、高い均一性を有する特に精密な歪み調整が可能である。このように、自己組織化テンプレート層および表面回復層が存在することで、歪み調整サブスタック内のＡｌｘＧａ１－ｘＮ中間層による正確な歪み調整の能力がさらに促進される。ＡｌｘＧａ１－ｘＮ中間層を使用することで、ＧａＮに対する圧縮歪み成分で引張歪みを補正することが可能であり得る。正確かつ精密に制御された歪み調整により、厚い層スタックおよび高い結晶品質のＧａＮを達成することができる。
通常であれば基板によって誘発される歪みから歪み調整サブスタックを切り離すことのさらなる利点として、ＧａＮ－ｏｎ－Ｓｉエピウェハの製造中のその曲率をさらに容易に正確にすることができる。製造中にＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を正確に制御することにより、室温において最大で１００μｍというＧａＮ－ｏｎ－Ｓｉエピウェハの特に小さい反りを達成することができ、ＧａＮ－ｏｎ－Ｓｉエピウェハに活性層構造が追加される場合、同時に優れた発光波長均一性を達成することができる。活性層構造の優れた発光波長均一性を達成できるのは、ＧａＮ－ｏｎ－Ｓｉエピウェハの製造中にＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御することにより、ＧａＮ－ｏｎ－Ｓｉエピウェハ上に活性層構造を堆積させている間、製造中にＧａＮ－ｏｎ－Ｓｉエピウェハの表面温度の均一な分布を確立することができるためである。ＧａＮ－ｏｎ－Ｓｉエピウェハの均一な温度分布は、均一な材料分布で活性層構造を成長させるうえで有利であり、ひいては優れた発光波長均一性のために有利である。例えば、活性層構造がＩｎＧａＮ量子井戸を備える場合、ＧａＮ－ｏｎ－Ｓｉエピウェハの均一な温度分布は、ＩｎＧａＮ量子井戸内のインジウムの均一な分布に有利である。
ＧａＮ－ｏｎ－Ｓｉエピウェハの層の前述した相互作用の結果として、本ＧａＮ－ｏｎ－Ｓｉエピウェハは、マイクロＬＥＤ技術およびハイパワーエレクトロニクスにおける様々な用途に、商業的に魅力的な技術基盤を提供する。ここで、「エピウェハ」は、基板と、この基板上にエピタキシャル成長させた１つ以上の層とを備える。
基板自体は、必ずしもエピタキシを使用して製造される必要はない。ここで、「ウェハ」および「基板」という用語は、その上にエピタキシャル層を成長させるために使用可能な表面を有する半導体ボディを指すという意味で、同義に使用される。本明細書の様々なセクションに記載されているような任意の適切な基板を使用することができるが、本発明の方法は、半導体産業で使用される直径１５０ｍｍ以上のシリコンウェハ上にＧａＮ－ｏｎ－Ｓｉエピウェハを製造するのに特に適している。このようなウェハは、一般には、表面の結晶方向およびドーピングを示すため、および製造中のウェハの位置合わせのために、１つ以上のフラットカットエッジ部分（ｆｌａｔ ｃｕｔ ｅｄｇｅ ｐｏｒｔｉｏｎｓ）またはノッチを有する円形形状を有する。
したがって、本ＧａＮ－ｏｎ－Ｓｉエピウェハでは、ピットは、自己組織化テンプレート層と表面回復層との間の界面から自己組織化テンプレート層内に延びている。個々のピットは、自己組織化テンプレート層の表面に凹部を形成する。ピットは、少なくとも７ｎｍの深さを有し、自己組織化テンプレート層の中に最大で５０ｎｍ、あるいはそれ以上延びることができる。自己組織化テンプレート層のピットの一部は、自己組織化テンプレート層の厚さに沿って自己組織化テンプレート層を完全に貫通させることができ、すなわち自己組織化テンプレート層と表面回復層との間の界面から、自己組織化テンプレート層と基板との間の界面まで達し得る。しかしながら、このことは、所与の個々のリアクタにおける成長パラメータ設定の結果として生じ得るものであり、本発明の本質的な特徴を形成するものではない。特許請求の範囲に記載されている方法は、自己組織化テンプレート層を基板まで完全に貫通しないピットのみを有する自己組織化テンプレート層を作製することを含むことができる。
「ピット密度」とは、例えば自己組織化テンプレート層の表面または（特に成長後の断面画像から密度を評価するときに）界面に分布するピットの密度を指す。ピット密度は、事前定義された表面の単位面積内に存在するピットの数によって定義される。
「反り」とは、クランプされていない自由なウェハの中央面の中心点の、基準面からの偏差であり、基準面は正三角形の３つの角によって定義される。ウェハの「反り」は、規格ＡＳＴＭ Ｆ５３４－９７に定義されている「シリコンウェハの反りの試験方法（Ｔｅｓｔ Ｍｅｔｈｏｄ ｆｏｒ Ｂｏｗ ｏｆ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓ）」に従って測定することができる。
「室温」とは、日常的な環境における温度を指し、一般には２０℃～３０℃の範囲である。
表面回復層の平滑な表面の平滑性は、基板の基板表面の平滑性に匹敵し得る。平滑な表面は、例えば、３５％を上回る、例えば３５％～５０％、好ましくは４０％～４５％の反射率によって特徴付けることができる。反射率は、例えばＭＯＣＶＤ成長中にｉｎ－ｓｉｔｕモニタリング法を使用して測定することができる。反射率は特に、反射光と入射光の比率を指し得る。これに加えて、またはこれに代えて、平滑な表面は、１ｎｍ以下、例えば０．５ｎｍ以下の表面粗さ（例えば二乗平均平方根粗さ）によって特徴付けることができる。
Ｓｉ含有基板は、完全にＳｉから構成された基板とすることができる。あるいは、Ｓｉ含有基板は、少なくとも積層方向に沿って面する基板表面において、Ｓｉの結晶構造および／またはＳｉのバルク格子定数を有する基板であってもよい。例えば、Ｓｉ含有基板は、ＳｉＯＮ基板、またはＳｉ（１１１）基板表面を有する加工基板（ｅｎｇｉｎｅｅｒｅｄ ｓｕｂｓｔｒａｔｅ）とすることができる。あるいは、Ｓｉ含有基板は、シリコンオンインシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板であってもよい。
以下では、本発明のＧａＮ－ｏｎ－Ｓｉエピウェハの好ましい実施形態について説明する。
有利なことに、基板からの歪み調整サブスタックの歪み切り離しにより、歪み調整サブスタックのＡｌｘＧａ１－ｘＮ中間層は、ＧａＮ－ｏｎ－Ｓｉエピウェハの製造中の歪み調整サブスタックにおける再現可能な歪み調整を可能にする。室温におけるＧａＮ－ｏｎ－Ｓｉエピウェハの小さい反りを達成するために、ＡｌｘＧａ１－ｘＮ中間層中のアルミニウム含有量は、好ましくは５０％以上である。ＡｌｘＧａ１－ｘＮ中間層の厚さは、５ｎｍ～２５ｎｍであることが好ましい。
基板は、少なくとも１ミリメートル、好ましくは１．２ｍｍ～１．６ｍｍの厚さを有することができる。比較的厚い基板、特にＳｉ含有基板を使用することにより、厚い窒化物層スタックを成長させるときのＳｉ含有基板の塑性変形を防止することができ、したがって、歪み調整サブスタックにおけるＧａＮの良好な結晶品質を達成することができる。
比較的厚いＧａＮ－ｏｎ－Ｓｉエピウェハは、例えば、標準的な半導体処理ラインによってさらに使用し、受け入れられるように、基板の裏面からＳＥＭＩ規格の厚さまで薄化することができる。「ＳＥＭＩ規格の厚さ」は、標準的なウェハ直径に従って定義されており、１５０ｍｍウェハの場合にはＳＥＭＩ規格の厚さは６７５±２０μｍまたは６２５±１５μｍ、２００ｍｍウェハの場合にはＳＥＭＩ規格の厚さは７２５±２０μｍ、３００ｍｍウェハの場合にはＳＥＭＩ規格の厚さは７７５±２０μｍである。
ＧａＮ－ｏｎ－Ｓｉエピウェハは、歪み調整サブスタック上に配置された活性層構造をさらに備えることが好ましい。活性層構造は、好ましくは、ＩｎＧａＮあるいはＧａＮなどのＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を備え、多重量子井戸構造は、動作電圧の印加下または光励起下で光を放出するように構成されている。これに加えて、またはこれに代えて、活性層構造は、レーザ放射を放出するように構成されたレーザ発振構造（ｌａｓｉｎｇ ｓｔｒｕｃｔｕｒｅ）を備えることができる。これに加えて、またはこれに代えて、活性層構造は、トランジスタ構造を備えることができる。トランジスタ構造は、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）構造とすることができる。トランジスタ構造は、ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向に沿って層が積層された垂直トランジスタ構造、例えば垂直ＨＥＭＴ構造とすることができる。あるいは、トランジスタ構造は、ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向に平行に、横方向に層が配置された横型トランジスタ構造、例えば横型ＨＥＭＴ構造とすることができる。活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハは、マイクロＬＥＤを製造するために使用することができる。ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造は、ｐ型ドープＩＩＩ－Ｖ族窒化物材料層およびｎ型ドープＩＩＩ－Ｖ族窒化物材料層と、ｐｎ接合を実現するいくつかの量子井戸を含む活性領域とを備えることができる。動作電圧を印加すると、電子と正孔が再結合し、光子が放出される。
特に、活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハは、動作電圧の印加下、または例えばＵＶレーザによる光励起下で、多重量子井戸構造が±３ｎｍ以下または±１ｎｍ以下の発光波長均一性を示すように構成することができる。±３ｎｍ以下または±１ｎｍ以下の発光波長均一性は、活性層構造を成長させる間、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を精密に制御して、ＧａＮ－ｏｎ－Ｓｉエピウェハの表面上の均一な熱分布を確立することによって達成することができる。
さらに、歪み切り離しサブスタックによってもたらされる歪みの切り離しにより、ＧａＮ－ｏｎ－Ｓｉエピウェハの歪み調整サブスタック内のＧａＮは、比較的高い結晶品質を有することができる。さらに、効率的な歪み切り離しにより、ＧａＮ－ｏｎ－Ｓｉエピウェハは、ＧａＮ－ｏｎ－Ｓｉエピウェハを薄化した後も、室温において最大で１００μｍという平坦な反りを有する。さらに、エピウェハの平坦性と高い発光均一性はトレードオフの関係にあるにもかかわらず、歪み切り離しおよび歪み調整は、±３ｎｍ以下または±１ｎｍの発光波長均一性の達成に寄与している。±３ｎｍ以下、または±１ｎｍ以下の波長均一性は、ＧａＮ－ｏｎ－Ｓｉエピウェハの活性層構造の少なくとも８０％、さらには少なくとも９０％からの光の放出を指す。このような活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハに基づき、例えばディスプレイ技術で使用するためのマイクロＬＥＤを高い歩留まりで製造することができる。
したがって、本ＧａＮ－ｏｎ－Ｓｉエピウェハの特に有利な点は、薄化の後でも、ＧａＮ－ｏｎ－Ｓｉエピウェハが室温において最大で１００μｍ、例えば５０μｍ未満の反りを有することである。歪み調整サブスタックのＧａＮの品質が高く、ＧａＮ－ｏｎ－Ｓｉエピウェハの薄化の後でも反りが最大で１００μｍであるため、本ＧａＮ－ｏｎ－Ｓｉエピウェハを使用して、高い効率のマイクロＬＥＤまたは高電子移動度トランジスタ（ＨＥＭＴ）を製造することができる。本ＧａＮ－ｏｎ－Ｓｉエピウェハから製造されたマイクロＬＥＤは、比較的高い外部量子効率（ＥＱＥ：ｅｘｔｅｒｎａｌ ｑｕａｎｔｕｍ ｅｆｆｉｃｉｅｎｃｙ）と、例えば±１ｎｍの範囲内の均一な発光波長を有することができる。
自己組織化テンプレート層は、５０ｎｍ～３００ｎｍ、好ましくは１００ｎｍ～２００ｎｍの厚さを有することが好ましい。５０ｎｍ～３００ｎｍの厚さでは、歪み調整サブスタック中のＧａＮが比較的高い結晶品質を有するように、Ｓｉ含有基板と歪み調整サブスタックとの間の歪みの十分な切り離しを確保することができる。ここで、「高い結晶品質」という用語は、転位密度が５ｘ１０８ｃｍ－２以下であることを意味する。５０ｎｍ～３００ｎｍの厚さを有する自己組織化テンプレート層は、積層方向を向いたテンプレート表面におけるピット密度が１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２で作製することができる。特に、５０ｎｍ～３００ｎｍの厚さを有する自己組織化テンプレート層は、例えばピット密度および／またはピットサイズの点で不十分なピット形成による影響が少ないことが予想される。好ましくは、自己組織化テンプレート層はＡｌ含有窒化物層であり、さらに好ましくはＡｌＮ層である。しかし、Ａｌ含有窒化物層である自己組織化テンプレート層が、Ａｌに隣接するさらなる元素、例えばＧａなどのさらなるＩＩＩ族元素を含むことも可能である。ＡｌＮは、その柱状成長モードによって基板と歪み調整サブスタックとの間での十分な歪みの切り離しをもたらすため、好ましい。ＡｌＮ層である自己組織化テンプレート層によってもたらされるもう１つの利点は、メルトバックエッチング、すなわちＧａと基板のＳｉとの間で起こる劣化性の化学反応が防止されることである。しかし、メルトバックエッチングがある程度許容されるのであれば、自己組織化テンプレート層はＡｌＧａＮ層であってもよい。
自己組織化テンプレート層のピットは、１ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍ、特に１０ｎｍ～３０ｎｍのピットサイズを有することが好ましい。ピットサイズとは、ピット、例えば基板とは反対側の自己組織化テンプレート層のテンプレート表面における開口部の、積層方向に垂直な横方向の広がりを意味する。ピラミッド型成長モードにおいてオーバーグロー（ｏｖｅｒｇｒｏｗ）され得るピットを含む自己組織化テンプレートを提供するためには、１ｎｍ～１００ｎｍのピットサイズが好ましい。
自己組織化テンプレート層のピットは、例えば、自己組織化テンプレート層の材料（例えばＡｌＮ）の柱状成長に起因して形成され得る。自己組織化テンプレート層の柱状成長は、自己組織化テンプレート層の成長中に適用される成長条件を調整することによって制御することができる。自己組織化テンプレート層の柱状成長は、自己組織化テンプレート層がＡｌ含有窒化物層、特にＡｌＮ層である場合に特に良好に機能することが判明した。これは、Ｇａ原子に比べてＡｌ原子の表面移動が比較的小さいためである。したがって、特に自己組織化テンプレート層中のＡｌ原子の存在が、自己組織化テンプレート層の柱状成長と、１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度を有するピットの形成とを促進する。柱状成長は、構造化（例えばマスキング）に関与することなく自己組織化され、したがって柱状成長中にピットも自己組織的に形成される。
自己組織化テンプレート層のピットは、２００ｎｍ～２０００ｎｍの範囲内、好ましくは２００ｎｍ～１０００ｎｍの範囲内、例えば、２００ｎｍ、５００ｎｍ、１０００ｎｍ、または２０００ｎｍの、隣接するピット間の平均ピット距離を有することが好ましい。特に、隣接するピット間のピット距離は、あるピットの中心から、直接隣接するピットの中心までの距離を測定することによって求めることができる。隣接するピット間の平均ピット距離は、隣接するピット間の個々の距離を求め、収集した距離の平均を取ることによって計算することができる。隣接するピット間の平均ピット距離が２００ｎｍ～２０００ｎｍの範囲内であれば、エピタキシャル成長させる表面回復層によってピットがオーバーグローされ得る自己組織化テンプレート層が得られるので好ましい。
ＧａＮ－ｏｎ－Ｓｉエピウェハの製造中、自己組織化テンプレート層のピット密度は、以下に説明するように制御することができる。
場合によっては、積層方向に沿って面するＳｉ含有基板表面を有する基板が、自然酸化物によって覆われていることがある。一般に、Ｓｉ含有基板表面上の自然酸化物の形成は、特定の時間後に飽和し、均一な厚さになる。Ｓｉ含有基板表面が自然酸化物で覆われている場合、最初に、必要に応じて、以下のステップを実施することにより、Ｓｉ含有基板表面を準備することができる。
－ 積層方向に面するＳｉ含有基板表面を有し、１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径を有する基板であって、基板表面が自然酸化物で覆われている、基板を提供するステップと、
－ 自然酸化物を少なくとも部分的に除去するために、少なくとも１つの成長パラメータを適合させるステップ。
自然酸化物を除去するために適合させることのできる成長パラメータは、基板温度、リアクタ圧力、および／またはリアクタ雰囲気であり得る。さらに、自然酸化物を除去するために成長パラメータを適合させる時間スパンを選択することができる。例えば、基板温度、リアクタ圧力、および／または雰囲気を、Ｓｉ含有基板表面を覆う自然酸化物が少なくとも部分的に除去される範囲内に調整することができる。
酸化物の除去中、基板は、基板の裏面と前面との間の温度差に起因する凹状の反りを示し、ここで前面とは、基板上に後続の層を成長させるために使用される基板表面である。したがって、特に酸化物の除去中に基板が凹状の反りを示す場合、基板の前面における均一な温度分布を達成するためには、一般に、より慎重なパラメータ調整が必要であり得る。
酸化物の除去が実施される時間およびリアクタ条件は、好ましくは、自然酸化物が大幅に除去されるように選択する。これは、自然酸化物が完全に除去されることを含み得る。しかしながら、自然酸化物は部分的にのみ除去されてもよく、以前に覆われていた表面の一部は依然として自然酸化物によって覆われており、以前に覆われていた表面の別の部分はもはや自然酸化物によって覆われてない。自然酸化物を部分的にのみ除去することは有利なことがあり、なぜならそれにより、酸化物除去のための選択される時間が長すぎて、酸化物の除去後に基板表面へのエッチングに起因してＳｉ含有基板表面が粗くなることが回避されるためである。Ｓｉ含有基板の表面が部分的に自然酸化物で覆われていること、すなわち酸化物除去が不完全である状態は、その後に成長させる自己組織化テンプレート層におけるピットの形成にとっても有利であり得る。
少なくとも部分的に自然酸化物が除去されたＳｉ含有基板表面を有するとき、その上に自己組織化テンプレート層を成長させることができ、それによって例えば以下の方法においてピットの形成を制御することができる。
－ 任意選択で、ウェハを保持するためのウェハキャリアを提供する。ウェハキャリアは、ウェハを収容するための少なくとも１つのキャリアポケットを有するウェハキャリアボディを含み、キャリアポケットは、底面と、底面から事前定義された垂直距離に位置する支持面とを有し、支持面は、ウェハを支持するように構成されており、底面は、凸形状を有する、または断面視において見たときに上方に湾曲している凸形状の底面部分を備える。
－ 任意選択で、ウェハキャリアのキャリアポケットの支持面上に、積層方向に面するＳｉ含有基板表面を有し、１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径を有する基板を提供する。この基板表面は、自然酸化物を含まない、または部分的にのみ自然酸化物によって覆われている。
－ 自己組織化テンプレート層を成長させるための少なくとも１つの成長パラメータを適合させる。
前述したように、自己組織化テンプレート層は、好ましくは、Ａｌ含有層（例えばＡｌ層）である第１の副層を備える。したがって、自己組織化テンプレート層を成長させるために、自己組織化テンプレート層の成分を含むガスを、ガス注入口を介して反応チャンバに導入する。自己組織化テンプレート層を成長させるために適合させることのできる成長パラメータは、基板温度、リアクタ圧力、およびリアクタガス流量である。特に、基板温度、リアクタ圧力などの成長パラメータは、自己組織化テンプレート層にピットが形成される範囲内に調整することができる。自己組織化テンプレート層は、５０ｎｍ～３００ｎｍの厚さ、例えば１００ｎｍ～２００ｎｍの厚さまで成長させることが好ましい。５０ｎｍ未満の層厚を使用してもよい。
成長パラメータを適宜選択することにより、自己組織化テンプレート層を柱状モードで成長させることができ、柱状モードは、自己組織化テンプレート層の核形成が妨げられる部分が基板表面上に存在することを含み得る。自己組織化テンプレート層の核形成が妨げられる基板表面の部分は、酸化物層の残りの部分および／または結晶欠陥もしくは他の欠陥を含み得る。柱状成長は、自己組織化テンプレート層にＡｌＮを使用するときに特に効率的である。本発明は、比較的高い基板温度が、結晶性の自己組織化テンプレート層の一部としてピットを形成するために有利であるというさらなる認識を含む。さらに、自己組織化テンプレート層を結晶層として成長させることができるため、比較的高い基板温度が好ましい。これに対して先行技術では、一般に、Ｓｉ含有基板上に低温のＡｌＮを成長させることを試みる。
本発明は、自己組織化テンプレート層上に成長する層（例えば表面回復層）のための自己組織化テンプレートを、ピットを使用して形成することができるというさらなる認識を含む。自己組織化テンプレート層では、１つ以上のピットがテンプレート表面から自己組織化テンプレート層全体を貫いて基板の基板表面まで延びていることが可能である。したがって、自己組織化テンプレート層のテンプレート表面は、自身の穴がオーバーグローされ得るマスクに類似するテンプレートを実現する。これにより、ピットは、後続の層をオーバーグローさせることによって覆われる。ピラミッド型成長モードにより、後続の表面回復層を、実質的に歪みなしに、すなわち圧縮歪みも引張歪みもなしに成長させることができる。後続の層を実質的に歪みなしに成長させることができるため、基板と歪み調整サブスタックとの間での歪みの切り離しを達成することができる。したがって、本ＧａＮ－ｏｎ－Ｓｉエピウェハでは、自己組織化テンプレートを提供するために、自己組織化テンプレート層に比較的多数のピット、すなわち比較的高いピット密度を有することが好ましい。したがって、比較的多数のピットを有する自己組織化テンプレート層を有することにより、先行技術で使用されていた追加のマスキング層が不要になる。
有利なことに、自己組織化テンプレート層上に表面回復層を成長させることにより、基板と、積層方向に沿って表面回復層に続く歪み調整サブスタックとの間での歪みの効率的な切り離しがもたらされる。本明細書で説明するアプローチは、先行技術において一般的に目指している、自己組織化テンプレート層（例えばＡｌ含有層）における結晶品質を向上させて、高い結晶品質を有する後続のＩＩＩ－Ｖ族窒化物層を達成することとは相反する。
本ＧａＮ－ｏｎ－Ｓｉエピウェハの自己組織化テンプレート層は、比較的高いピット密度に加えて、積層方向に沿った自己組織化テンプレート層の厚さ全体にわたって、１０９ｃｍ－２以上の全転位密度を有することが好ましい。全転位密度とは、結晶性固体中の特定の界面におけるすべての線欠陥の量として定義される。本ＧａＮ－ｏｎ－Ｓｉエピウェハの自己組織化テンプレート層において、全転位密度は、自己組織化テンプレート層の厚さ全体にわたって１０９ｃｍ－２以上であり、すなわち、自己組織化テンプレート層は、その体積全体内に１０９ｃｍ－２以上の全転位密度を有する。自己組織化テンプレート層は、１０９ｃｍ－２～１０１１ｃｍ－２の全転位密度を有することが好ましい。自己組織化テンプレート層における比較的高い転位密度は、歪み調整サブスタックと基板との間の歪みの切り離しに寄与する。その結果、Ｓｉ含有基板とＧａＮ－ｏｎ－Ｓｉエピウェハのさらなる層、特に歪み調整サブスタックのＧａＮの歪みに関して、少なくとも部分的な切り離しを達成することができる。さらに、自己組織化テンプレート層に存在する一部の転位は、表面回復層内に継続し得る。表面回復層では、これらの転位は、表面回復層を成長させるときのピラミッド型構造の形成により曲がる、および／または消滅し得る。これにより、歪み調整サブスタックを作製するための土台を形成する表面回復層の平滑な表面まで、これらの転位が伝播することが防止される。
ＧａＮ－ｏｎ－Ｓｉエピウェハを製造する際に、比較的結晶品質の低い、すなわち全転位密度が高く、好ましくはピット密度も高い自己組織化テンプレート層を有することは、先行技術において一般的に目指していることとは対照的である。先行技術によれば、可能な限り最高の結晶品質を有する自己組織化テンプレート層を成長させることを試みる。したがって、本明細書で説明するＧａＮ－ｏｎ－Ｓｉエピウェハ内に存在するような、比較的結晶品質の低い自己組織化テンプレート層を有することは、パラダイムの転換を意味する。
自己組織化テンプレート層は、少なくとも５０％、または少なくとも７０％、または少なくとも９０％が積層方向に対して０°～２０°、好ましくは実質的に０°、または０°～２°の範囲の角度を有する線欠陥を含むことが好ましい。積層方向と実質的に同じ方向に延びる線欠陥を有することにより、効率的な歪み緩和、したがって基板と歪み調整サブスタックの歪み切り離しが可能になる。特に、積層方向と実質的に平行に延びる転位が表面回復層内に侵入するため、効率的な歪み緩和が達成される。表面回復層では、これらの転位が曲がる、および／または消滅し、したがって表面回復層における転位密度が積層方向に沿って減少する。表面回復層が、自己組織化テンプレート層と表面回復層との間に形成される界面に対して１５°～４５°の角度で曲がる転位を含むことが特に好ましい。したがって、自己組織化テンプレート層では、線欠陥が積層方向に沿って延びることは有利であると考えられ、これは、一般に目標とされること、すなわち、最先端のＧａＮ－ｏｎ－Ｓｉエピウェハの対応する層における結晶品質を向上させることとは対照的である。
歪み調整サブスタックは、単一のＧａＮ層および単一のＡｌｘＧａ１－ｘＮ中間層のみを備え、ＧａＮ層またはＡｌｘＧａ１－ｘＮ中間層のいずれかから開始することができる。しかしながら、歪み調整サブスタックが、ＧａＮ層とＡｌｘＧａ１－ｘＮ中間層の層列、またはＡｌｘＧａ１－ｘＮ中間層とＧａＮ層の層列（ｘ≧０．５）の少なくとも２回の繰り返しを含むならば有利であり得る。繰り返しの数を増やすことにより、歪み調整サブスタックにおける歪みをより正確かつ個別に制御することができる。例えば、歪み調整サブスタックに存在するＡｌｘＧａ１－ｘＮ中間層の各々は、歪み調整サブスタックのＧａＮ層における効率的な歪みのバランス調整を確保するために、異なる厚さおよび／またはＡｌ含有量を有することができる。これにより、歪み調整サブスタックのＧａＮ層の結晶品質をさらに向上させることができる。さらに、繰り返しごとに結晶品質がさらに向上することを期待することができる。これにより、歪み調整サブスタックのＧａＮ層が、特定の用途において十分な結晶品質を有するまで、成長を継続することができる。また、それぞれの繰り返しのＧａＮ層の結晶品質がそれ以上変化しなくなるまで、さらなる繰り返しを成長させることも可能である。その後、ＧａＮ－ｏｎ－Ｓｉエピウェハを、要求される結晶品質を示すＧａＮ－ｏｎ－ＳｉエピウェハのＧａＮ層まで、さらなる使用のために裏面から薄化することができる。
自己組織化テンプレート層は、ＡｌＮ層である第１の副層と、第１の副層の上に直接配置されている、ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）を含む第２の副層とを備えることが好ましい。特に、自己組織化テンプレート層は、Ｇａ含有窒化物層である第２の副層を備えることができる。しかしながら、第２の副層は、ＡｌＮ層、ＧａＮ層、またはＡｌＧａＮ層であってもよい。第２の副層を使用することで、基板と歪み調整サブスタックとの間のさらに改善された切り離しを達成することができる。特に、第２の副層を使用することで、自己組織化テンプレート層に生成されるピットのサイズおよび密度を微調整することが可能である。これにより、ピットの均一性を向上させることができる。その結果、表面回復層を成長させるための改善されたテンプレート表面を提供することができる。
したがって、存在する場合、第２の副層はまた、１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２、好ましくは１ｘ１０８ｃｍ－２～１ｘ１０１０ｃｍ－２、または１ｘ１０８ｃｍ－２～３ｘ１０９ｃｍ－２、特に、１ｘ１０９ｃｍ－２～３ｘ１０９ｃｍ－２のピット密度、および／または、２００ｎｍ～２０００ｎｍの範囲内、好ましくは２００ｎｍ～１０００ｎｍの範囲内、例えば２００ｎｍ、５００ｎｍ、１０００ｎｍ、または２０００ｎｍの隣接するピット間の平均ピット距離、および／または、１ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍ、特に１０ｎｍ～３０ｎｍのピットサイズ、を示す。したがって、存在する場合、第２の副層は、表面回復層を成長させるための自己組織化テンプレート層のテンプレート表面を、基板とは反対側の自身の表面に提供する。第２の副層が存在する場合、第２の副層はすでにピットを有する第１の副層上に成長し、第２の副層自体が、その上に表面回復層を成長させるためのテンプレート表面を提供する。
特に、第１の副層がＡｌＮからなる場合、第２の副層がＡｌＧａＮからなるならば有利であり得、なぜならＡｌＧａＮの格子定数が表面回復層のＧａＮに近いためである。したがって第２の副層は、第１の副層のＡｌＮの格子定数から表面回復層のＧａＮへの橋渡しの役割を果たすと考えることができる。これにより、表面回復層の結晶品質を向上させることができ、結果として、積層方向を向いた表面回復層の平滑な表面の平滑性を向上させることができる。
第２の副層は、５０ｎｍ～１５０ｎｍの総厚を有することができる。表面回復層はＧａＮのみからなることができる。しかしながら、表面回復層は、ＡｌまたはＩｎなどの他のＩＩＩ族金属を含んでいてもよく、三元合金または四元合金などであってもよい。ただし、表面回復層の格子定数は、３００Ｋにおいてａ＝３．１８９Åおよびｃ＝５．１７８ÅであるバルクＧａＮの格子定数から、５％以下、例えば３％以下または１％以下の逸脱であることが好ましい。
ＧａＮ－ｏｎ－Ｓｉエピウェハの製造方法を対象とする上述した目的に関して、以下のステップを含むＧａＮ－ｏｎ－Ｓｉエピウェハの製造方法を提案する。
－ ウェハを保持するためのウェハキャリアを提供するステップであって、ウェハキャリアが、ウェハを収容するための少なくとも１つのキャリアポケットを有するウェハキャリアボディを備え、キャリアポケットが、底面と、底面から事前定義された垂直距離に位置する支持面とを有し、支持面が、ウェハを支持するように構成されており、底面が、凸形状を有する、または断面視において見たときに上方に湾曲した凸形状の底面部分を備える、ステップと、
－ 積層方向に垂直である少なくとも１つの方向において１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径、特に１５０ｍｍ、２００ｍｍ、３００ｍｍ、４５０ｍｍ、または５００ｍｍのいずれかの直径を有し、少なくとも部分的にシリコンによって形成されている積層方向に沿って面する基板表面を有する基板を、ウェハキャリアのキャリアポケットの支持面上に配置するステップと、
－ 自己組織化テンプレート層が、１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２、好ましくは１ｘ１０８ｃｍ－２～１ｘ１０１０ｃｍ－２、または１ｘ１０８ｃｍ－２～３ｘ１０９ｃｍ－２、特に１ｘ１０９ｃｍ－２～３ｘ１０９ｃｍ－２のピット密度でピットを有するように、基板の上に自己組織化テンプレート層を直接エピタキシャル成長させ、自己組織化テンプレート層上に、ＧａＮを含む表面回復層を直接エピタキシャル成長させることによって、歪み切り離しサブスタックを作製するステップであって、したがって表面回復層が、積層方向に沿って面する実質的に平滑な表面を有する、ステップと、
－ 表面回復層の上に、少なくとも歪み調整サブスタックを使用してエピタキシャル成長させることによって、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御するステップであって、歪み調整サブスタックが、少なくとも１つのＧａＮ層と少なくとも１つのＡｌｘＧａ１－ｘＮ中間層とを備え（ｘ≧０．５）、ＧａＮ層が、０．５μｍ～４．０μｍ、好ましくは０．５μｍ～２．０μｍの厚さを有し、ＡｌｘＧａ１－ｘＮ中間層が、５ｎｍ～２５ｎｍ、好ましくは１０ｎｍ～１５ｎｍの厚さを有する、ステップと、
－ ＧａＮ－ｏｎ－Ｓｉエピウェハを室温まで冷却させるステップ。
本発明による方法を使用することで、本発明による上述したＧａＮ－ｏｎ－Ｓｉエピウェハを製造することができる。
本発明による方法は、例えば、分子線エピタキシ（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）装置または有機金属気相エピタキシ（ＭＯＶＰＥ：ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｕｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）装置、または他の適切な結晶成長装置、例えば化学気相成長（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）装置を使用して実施することができる。
底面から支持面までの事前定義された垂直距離は、０．０５ｍｍ～１ｍｍの間、例えば１ｍｍ～０．２５ｍｍとすることができる。
表面回復層の成長は、例えば、印加圧力、ガス流量比、および成長温度の異なる成長パラメータ値によって特徴付けられる異なる成長モードを含むことができる。これらの成長モードは、ピラミッド型成長モード、レイヤーバイレイヤー成長モード、およびピラミッド型成長モードからレイヤーバイレイヤー成長モードに変更するように成長パラメータを変更するときに生じる過渡的成長モードを含むことができる。ただし、過渡的成長モード自体は、必要であれば、事前定義された時間スパンにわたり適用することができる。しかしながら、過渡的成長は、表面回復層の成長が実質的にピラミッド型成長モードおよびレイヤーバイレイヤー成長モードのみを含むように、短くてもよい。
一般に、自己組織化テンプレート層の上には、最初にピラミッド型成長モードで表面回復層を成長させることが好ましく、ピラミッド型成長モードでは、自己組織化テンプレート層のテンプレート表面にピラミッド型構造が形成され、ピラミッド型構造は、その側面ファセットにおける成長によりサイズが増大する。これにより、ピットがオーバーグローされる。実際、ピットを含む自己組織化テンプレート層は、ピラミッド型成長モードにおけるピラミッド型構造の形成と、その側面ファセットにおける成長を特に促進する。ピラミッド形状構造の形成は、成長方向に沿って伝播する、表面回復層のＧａＮにおける転位によって促進され得る。このピラミッド型成長により、転位はピラミッド型構造の側面ファセットに向かって曲がる、および／または、積層方向に沿った伝搬を停止する。実際、ピラミッド型成長モードでは、転位が曲がって、存在する別の転位に遭遇したときに消滅することがある。これにより、積層方向を向いた実質的に歪みのない表面回復層の実質的に平滑な表面を形成することができる。
表面回復層の成長ではピラミッド型成長が起こるが、レイヤーバイレイヤー成長モードでは、表面回復層は特に積層方向に沿って成長する。ピラミッド型成長モードとレイヤーバイレイヤー成長モードとの間に、特定の時間スパンにわたり過渡的成長モードを適用することができる。過渡的成長モードでは、表面回復層は、水平方向と、積層方向に沿った両方向に成長し、すなわち、水平方向の成長成分と垂直方向の成長成分とが存在する。レイヤーバイレイヤー成長モードでは、表面回復層は実質的に積層方向に沿って成長し、これにより表面回復層の実質的に平滑な表面が形成される。表面回復層を作製する際にピラミッド型成長モードおよびレイヤーバイレイヤー成長モードを適用するとき、表面回復層は、実質的に歪みなしとすることができる。したがって、基板によって誘発される歪みから切り離された表面回復層の上に歪み調整サブスタックを作製することができる。
本方法では、例えば、自己組織化テンプレート層を成長させるときに、成長パラメータを適宜適合させることにより、Ｓｉ含有基板からの歪み調整サブスタックの歪みの切り離しの程度を適合させることによって、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御することができる。本方法では、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率が、凸状であるかまたは凸状の底面部分を備える底面の形状に実質的に対応することが特に好ましい。それにより、歪み調整サブスタックの成長中、および特に歪み調整サブスタックの上に成長させる活性層構造の成長中に、ＧａＮ－ｏｎ－Ｓｉエピウェハとキャリアポケットの底面との間の実質的に一定の距離を維持することが可能である。歪み調整サブスタック、および特に活性層構造を成長させている間、ＧａＮ－ｏｎ－Ｓｉエピウェハとキャリアポケットの底面との間の実質的に一定の距離を確立することは、歪み調整サブスタックおよび活性層構造をＧａＮ－ｏｎ－Ｓｉエピウェハに沿って実質的に均一な成長温度で成長させることができるため、有利である。ひいては、均一な成長温度は、ＧａＮ－ｏｎ－Ｓｉエピウェハの均一な電子特性および／または光電子特性を得るために有利であり得る。
ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率は、例えば、ＡｌｘＧａ１－ｘＮ中間層中のＡｌの量および／またはＡｌｘＧａ１－ｘＮ中間層の厚さを適合させることによって、制御することができる。それにより、ＧａＮに対する圧縮歪み成分で補正する引張歪みの量を調整することができ、引張歪みの量はＧａＮ－ｏｎ－Ｓｉエピウェハの曲率に影響を与える。したがって、本方法では、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率は、歪み調整サブスタック内の歪み調整によって制御される。歪みを調整するために、ＡｌｘＧａ１－ｘＮ中間層のＡｌ含有量、またはＡｌｘＧａ１－ｘＮ中間層の厚さ、または成長温度を調整することができる。Ａｌ含有量または厚さまたは成長温度は、インラインプロセス制御を行うことによって調整することができる。また、歪み調整サブスタックのＡｌｘＧａ１－ｘＮ中間層を実際に成長させる前に、プログラムされたプロセスフローにおける計画された調整の一部として、Ａｌ含有量または厚さまたは成長温度を制御することもできる。
したがって、本方法において、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御することは、キャリアポケットの底面とＧａＮ－ｏｎ－Ｓｉエピウェハとの間の法線方向（すなわち垂直方向）距離がウェハ直径にわたって実質的に一定である凸状の曲率を達成するために、上述したＡｌ含有量などの成長パラメータを調整することをさらに含むことができる。キャリアポケットの底面とＧａＮ－ｏｎ－Ｓｉエピウェハとの間の実質的に一定の距離は、特に活性層構造を成長させている間、成長温度において達成されることが好ましい。
キャリアポケットの底面までの距離が実質的に一定になるようにＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御する結果、特に活性層構造の成長中のＧａＮ－ｏｎ－Ｓｉエピウェハの反りが、キャリアポケットの底面の曲率に実質的に対応することができる。これにより、ＧａＮ－ｏｎ－Ｓｉエピウェハとキャリアポケットとの間に均一な温度分布を確立することが可能である。この均一な温度分布は、ＧａＮ－ｏｎ－Ｓｉエピウェハの結晶層が、均一な成長条件下で作製されるという利点を有する。このような均一な成長条件は、温度変化の影響を受けやすい活性層構造の作製において特に望ましい。
さらに、ＧａＮ－ｏｎ－Ｓｉエピウェハ内の温度差によって引き起こされ得るＧａＮ－ｏｎ－Ｓｉエピウェハ内の熱応力を低減することができる。これにより、キャリアポケットの底面とＧａＮ－ｏｎ－Ｓｉエピウェハとの間の熱分布が比較的均一な状態で、歪み調整サブスタックの上に活性層構造を成長させることができる。このことは、活性層構造を比較的均一に成長させることができるという利点を有する。例えば、活性層構造が、発光を目的とする１つ以上のＩｎＧａＮ量子井戸を備える場合、特に熱分布の点で比較的均一な成長条件により、ＩｎＧａＮ量子井戸内にＩｎを比較的均一に組み込むことができる。特に、適切に成長させたＧａＮ－ｏｎ－Ｓｉエピウェハは、±３ｎｍ以下、または±１ｎｍ以下の優れた発光波長均一性を有するマイクロＬＥＤの製造に適している。自己組織化テンプレート層は、Ａｌ含有層である第１の副層を有するように成長させることが好ましい。歪み切り離し層は、第１の副層のみによって形成されていることが可能である。しかしながら、任意選択で、本方法は、歪み切り離し層上に表面回復層および歪み調整サブスタックを成長させる前に、第１の副層の上に、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）からなる第２の副層をエピタキシャル成長させるステップを含むことができる。この場合、歪み切り離し層は、第１の副層および第２の副層を含む。第２の副層を使用することで、基板と歪み調整サブスタックの間でのさらに改善された歪みの切り離しを達成することができる。また、第２の副層を使用することで、自己組織化テンプレート層を成長させることによって生成されるピットの均一性を向上させることも可能である。
第２の副層を自己組織化テンプレート層の一部として成長させる場合、本方法では、第１の副層のピットを自己組織化テンプレートとして使用することにより、第２の副層を積層方向に沿って第１の副層の上面に成長させることがさらに好ましい。第２の副層自体は、第１の副層のピットと同程度のピット密度を有するピットを含む。この場合、第２の副層のピットも同様に、自己組織化テンプレート層の上に表面回復層を成長させるための自己組織化テンプレートとして使用することができる。
好ましくは、本方法では、周囲室温まで冷却した後、ＧａＮ－ｏｎ－Ｓｉエピウェハは、周囲室温において最大で１００μｍの反りを有する。周囲室温において最大で１００μｍの反りを達成するためには、歪み調整サブスタックのＧａＮ層にＡｌｘＧａ１－ｘＮ中間層によって十分な圧縮歪みを加え、引張歪みを補正することが有利である。これは特に、５ｎｍ～２５ｎｍの厚さを有するＡｌｘＧａ１－ｘＮ中間層（ｘ≧０．５）によって可能である。例えば、ＡｌｘＧａ１－ｘＮ中間層のＡｌ含有量および厚さは、ＧａＮとＳｉの熱膨張の不一致を考慮して選択することができる。この目的のためには、ＧａＮ層と基板のそれぞれの総厚を考慮することが特に有利である。例えば、歪み調整サブスタックのＧａＮ層は、歪み調整サブスタックの高い結晶品質のＧａＮ層を達成するために、成長中の熱膨張を補正するための歪みバランス調整を可能にする厚さで成長させることができる。適切な厚さは、５００ｎｍから数マイクロメートル（例えば２μｍまたは３μｍ）の範囲とすることができる。
本方法は、ＧａＮ－ｏｎ－Ｓｉエピウェハを、所与のウェハ直径に対してＳＥＭＩ規格によって規定された厚さまで、基板の裏面から開始して薄化するステップをさらに含むことができる。ＳＥＭＩ規格の厚さまで薄化することが特に可能であるのは、歪み調整サブスタックが、基板の上に成長するエピ層に対する格子不整合に起因して基板によって誘発される歪みから切り離されるためである。切り離しの特に有利な点として、ＳＥＭＩ規格の厚さまで薄くした後でも、周囲室温において最大で１００μｍの反りを維持することができる。その結果、ＳＥＭＩ規格の厚さを有する活性層構造のみから構成することのできる薄化されたＧａＮ－ｏｎ－Ｓｉエピウェハは、標準的な半導体処理ラインにおけるマイクロＬＥＤまたはトランジスタなどのさらなる処理に適している。
好ましくは、本方法は、事前定義された成長温度で、歪み調整サブスタックの上に活性層構造をエピタキシャル成長させるステップをさらに含み、この活性層構造は、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を含み、動作電圧の印加下または光励起下で発光するように構成されている。多重量子井戸構造の下のｎ型ドープＧａＮ層は、例えば活性層構造の一部として、歪み調整サブスタック上に成長させることが好ましい。
活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハから、本方法の一部としてマイクロＬＥＤ構造を製造することができる。これは、ＧａＮ－ｏｎ－Ｓｉエピウェハを、基板から開始して、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造の下のｎ型ドープＧａＮ層まで薄化することを含み得る。例えば、ＧａＮ－ｏｎ－Ｓｉエピウェハを、ＳＥＭＩ規格の厚さまで薄化することができる。薄化は、ＧａＮ－ｏｎ－Ｓｉエピウェハが機械的支持体の上に載置されている状態で行うことができる。
本発明はさらに、動作電圧の印加下または光励起下で発光するように構成された、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を含む活性層構造を備えたマイクロＬＥＤ構造であって、動作電圧の印加下または光励起下で、多重量子井戸構造が±３ｎｍ以下、または±１ｎｍ以下の発光波長均一性を示す、マイクロＬＥＤ構造に関する。
したがって、マイクロＬＥＤ構造は、前述したように歪み調整サブスタックの上に活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハを作製し、ＧａＮ－ｏｎ－Ｓｉエピウェハを基板裏面から開始して、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造の下のｎ型ドープＧａＮ層まで薄化し、薄化されたＧａＮ－ｏｎ－ＳｉエピウェハからマイクロＬＥＤ構造を切断またはエッチングすることによって、製造することができる。
上述した態様、具体的には請求項１のＧａＮ－ｏｎ－Ｓｉエピウェハ、および請求項１１の方法は、特に従属請求項に定義されているように、類似および／または同一の好ましい実施形態を有することを理解されたい。
本発明の好ましい実施形態は、従属請求項または上記の実施形態と、それぞれの独立請求項との任意の組合せとすることもできることをさらに理解されたい。
本発明の上記の態様および他の態様は、以下に説明する実施形態を図面を参照しながら読み進めることにより明らかになり、解明されるであろう。
マイクロＬＥＤ構造またはパワーエレクトロニクス構造を製造するために使用することのできるＧａＮ－ｏｎ－Ｓｉエピウェハを示している。 ＡｌＮからなる自己組織化テンプレート層を示している。 活性層構造を有するＧａＮ－ｏｎ－Ｓｉエピウェハを示している。 図３のＧａＮ－ｏｎ－Ｓｉエピウェハと類似しているが、表面回復層とＡｌＧａＮ中間層との間にＧａＮ層が配置されているＧａＮ－ｏｎ－Ｓｉエピウェハを示している。 歪み切り離しサブスタックを概略断面図において示している。 ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向に沿った自己組織化テンプレート層の外側表面の原子間力顕微鏡（ＡＦＭ：ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｙ）像を示している。 ＧａＮ－ｏｎ－Ｓｉエピウェハを製造するときのａ）反射率の変化、およびｂ）曲率の変化を示している。 ＧａＮ－ｏｎ－Ｓｉエピウェハを断面図において示している。 表面回復層の成長を開始するときに自己組織化テンプレート上に形成されるピラミッド形状のＧａＮ構造を概略的かつ例示的に示している。 ＧａＮ－ｏｎ－Ｓｉエピウェハを製造する方法を表すフロー図を示している。 ウェハキャリアを側断面図において概略的に示しており、ウェハキャリアは、凸形状を有する底面を有するキャリアポケットを有する。 ウェハキャリアを側断面図において概略的に示しており、ウェハキャリアは、実質的に平面状の平坦部を示す底面を有するキャリアポケットを有する。 ウェハキャリアを側断面図において概略的に示しており、ウェハキャリアは、Ｍ字型の底面を有するキャリアポケットを有する。 ウェハキャリアを上面図において概略的に示しており、ウェハキャリアは、底面を取り囲む外縁部によって形成されている支持面を有するキャリアポケットを有する。 ウェハキャリアを上面図において概略的に示しており、ウェハキャリアは、支持面のそれぞれの部分を備える三角形状の支持ポストを有するキャリアポケットを有する。 ウェハキャリアを上面図において概略的に示しており、ウェハキャリアは、支持面のそれぞれの部分を備える矩形状の支持ポストを有するキャリアポケットを有する。
図１は、マイクロＬＥＤ構造、またはＨＥＭＴなどのパワーエレクトロニクス構造を製造するために使用することのできるＧａＮ－ｏｎ－Ｓｉエピウェハ１００を示している。ＧａＮ－ｏｎ－Ｓｉエピウェハ１００は、シリコンからなる基板１０２を備える。基板１０２は、３００ｍｍの直径を有する円形の底面領域を有する。しかし、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００の代替実施形態では、基板１０２は、１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径を有することもでき、ここで、基板１０２は、１５０ｍｍ、２００ｍｍ、３００ｍｍ、または４５０ｍｍである半導体技術の標準直径を有することが好ましい。いくつかの実施形態では、基板１０２は、円形の底面領域を有さず、二次曲線または多角形の底面領域を有してもよい。
基板１０２が完全にシリコンから形成されている必要はないが、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００の積層方向１０８に沿った少なくとも基板表面１０６が、少なくとも部分的にシリコンによって形成されていることが好ましい。例えば、基板表面１０６のうちシリコンによって形成されていない部分は、ＳｉＯ、ＳｉＯＮ、またはＳｉＯ２によって形成されていることができる。
基板１０２は、積層方向１０８に沿った厚さが１ｍｍである。しかし、１ｍｍよりもさらに厚い基板、例えば１．２ｍｍ～１．６ｍｍの基板を使用することが有利であり得る。１ｍｍ以上の比較的厚い基板を使用することによって、基板１０２の上に層を成長させるときに、基板１０２の塑性変形を防止することが可能であり得る。
基板１０２の基板表面１０６には、自己組織化テンプレート層１１０および表面回復層１１４を備える歪み切り離しサブスタック１１１が配置されている。自己組織化テンプレート層１１０はＡｌＮからなり、複数のピットおよび転位を含む。特に、自己組織化テンプレート層１１０は、そのテンプレート表面１１２において１ｘ１０８ｃｍ－２の密度を有するピットと、１ｘ１０１０ｃｍ－２の全転位密度を有する転位とを有する。転位は、自己組織化テンプレート層１１０の体積全体内に分布している。比較的高いピット密度および比較的高い全転位密度により、自己組織化テンプレート層１１０は、比較的低い結晶品質を有する。この低い結晶品質は、表面回復層１１４との組合せにおいて、シリコン基板１０２と、積層方向１０８に沿って歪み切り離しサブスタック１１１の上に堆積される結晶層との間の格子不整合から生じる歪みの切り離しを意図しており、これをもたらす。シリコン基板１０２によって誘発される歪みは、自己組織化テンプレート層１１０におけるピットおよび転位の存在によって実質的に歪みのない表面回復層１１４において緩和される。歪みの十分な切り離しを得るためには、高いピット密度を有するだけでも可能である。しかし、これに加えて、高い全転位密度を有することにより、歪みの切り離しをさらに改善することが可能である。
自己組織化テンプレート層１１０のピットは、積層方向１０８に沿って自己組織化テンプレート層１１０に続く次の結晶層を成長させるための自己組織化テンプレート１１２を提供する。自己組織化テンプレート１１２の上に層を成長させるとき、積層方向１０８に沿って向いた自己組織化テンプレート層の表面に形成されたピットを、ピットが覆われるようにオーバーグローすることができる。ピットをオーバーグローすることにより、表面回復層１１４において効率的な歪み緩和が達成され、それにより、積層方向１０８に沿った後続の結晶層が、基板１０２によって誘発される歪みから切り離される。
前述したように、自己組織化テンプレート層１１０の上には、表面回復層１１４が配置されている。表面回復層１１４は、自己組織化テンプレート層１１０によって提供された自己組織化テンプレート１１２のピットをオーバーグローすることによって、自己組織化テンプレート層１１０の上に堆積された。自己組織化テンプレート層１１０のピットに起因して、表面回復層は最初にピラミッド型成長モードにおいてピラミッド型構造を形成することによって成長するため、表面回復層はピットをオーバーグローし、それにより転位をピラミッドの側面ファセットの方に曲げる。このメカニズムは、表面回復層１１４が実質的に無歪みであり、後続の結晶層を成長させるための平滑な表面を提供するような、効率的な歪み緩和を可能にする。特に、積層方向１０８に沿って向いた表面回復層の平滑な表面１１６には、実質的にピットが存在しない。転位の曲がりおよび消滅を促進するピラミッド形状ＧａＮ構造の形成を含むピラミッド型成長モードを最初に適用し、次いで、実質的に平滑な表面１１６を形成するためのレイヤーバイレイヤー成長モードを適用することによって、例えば、３５％を上回る、例えば４０％以上の反射率を有する実質的に平滑な表面１１６を達成することができる。
表面回復層１１４の上、したがって実質的に平滑な表面１１６の上に、３μｍの厚さを有するＧａＮ層１２０と、１０ｎｍの厚さを有するＡｌ０．６Ｇａ０．４Ｎ中間層１２２とを備える歪み調整サブスタック１１８が堆積される。Ａｌ０．６Ｇａ０．４Ｎ中間層１２２のアルミニウム含有量は、６０％とは異なっていてもよく、代わりに５０％以上であってもよい。さらに、１０ｎｍの厚さは、より小さくまたはより大きく、特に５ｎｍ～２５ｎｍの間で選択することもできる。Ａｌ０．６Ｇａ０．４Ｎ中間層１２２のアルミニウム含有量および／または厚さを変えることにより、歪み調整サブスタック１１８内の歪みを調整することが可能である。すなわち、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２を使用することで、歪み調整サブスタック１１８内の歪みを低減することが可能であり、それにより、積層方向に沿って５００ｎｍまたは例えば数マイクロメートル、例えば最大２μｍまたは最大５μｍの厚さを有する高い結晶品質のＧａＮ層１２０を成長させることができる。特に、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２を使用することで、ＧａＮ層１２０に対する圧縮歪み成分によって、ＧａＮとＳｉとの間の熱膨張不整合に起因する引張歪みを補正することが可能である。これにより、ＧａＮ層１２０の結晶品質を向上させることができる。
歪み調整サブスタック１１８では、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２は、表面回復層１１４の平滑な表面１１６の上に直接堆積される。ＧａＮ層１２０は、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００の積層方向１０８に沿って、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２に続いている。しかしながら、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２が積層方向１０８に沿ってＧａＮ層１２０の上に堆積されるように、歪み調整サブスタック１１８がＧａＮ層１２０から開始することも可能である。
歪み調整サブスタック１１８は、Ａｌ０．６Ｇａ０．４Ｎ中間層１２２およびＧａＮ層１２０のさらなる繰り返しを備えることができる。Ａｌ０．６Ｇａ０．４Ｎ中間層１２２およびＧａＮ層１２０のさらなる繰り返しを有することは、繰り返しごとにそれぞれのＧａＮ層の結晶品質が向上する可能性があるため、有利であり得る。したがって、繰り返しの数は、積層方向１０８に沿った最も上のＧａＮ層が所望の結晶品質を有するように選択することができる。これらのさらなる繰り返しにおいて、中間層のＡｌ含有量および厚さは、繰り返しごとに変化してもよい。さらなる繰り返しを含むことは、その後の各繰り返しごとに、一般に比較的厚いＧａＮ層となるため、有利であり得る。ＧａＮ層が厚いほど、一般にその結晶品質も良好である。したがって、向上した結晶品質を達成するために、比較的厚いＧａＮ層を成長させることがしばしば望まれる。繰り返しのＧａＮの典型的な厚さは、０．５μｍ～５μｍである。
歪み調整サブスタック１１８は、実質的に歪みのない表面回復層１１４によって提供される実質的に平滑な表面１１６上に成長させることができるため、中間層１２２による特に正確な歪み調整が可能である。したがって、自己組織化テンプレート層１１０における比較的高いピット密度によって歪みの切り離しを提供する歪み切り離しサブスタック１１１と、自己組織化テンプレート層１１０の自己組織化テンプレート１１２をオーバーグローすることによって形成される表面回復層１１４におけるそれに続く歪みの緩和が、歪み調整サブスタック１１８における効率的かつ正確な歪みバランス調整を促進する。歪み調整サブスタック１１８における歪みバランス調整は、中間層１２２によってＧａＮ層に圧縮歪みを誘発させて、歪み調整サブスタック１１８における比較的高い結晶品質のＧａＮ層の成長を可能にすることを含むことができる。
さらに、基板からの歪みの切り離しによって歪み調整を正確に行うことができるため、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００が室温において１００μｍ未満、例えば室温において８０μｍ未満、さらには５０μｍ未満の反りを有することが可能である。室温において最大で１００μｍという平坦な反りにより、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００は、±３ｎｍ以下、さらには±１ｎｍ以下の発光波長均一性を有するマイクロＬＥＤを製造するために適したＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を作製するのに特に適している。直径が３００ｍｍ、さらには最大４５０ｎｍまたは５００ｍｍと比較的大きいため、ＧａＮ－ｏｎ－Ｓｉエピウェハ１００を使用して、高い発光波長均一性を有するマイクロＬＥＤ構造を比較的高い経済効率で製造することが可能である。
図２は、ＡｌＮからなる自己組織化テンプレート層２００を示している。自己組織化テンプレート層２００は、図１を参照しながら説明したＧａＮ－ｏｎ－Ｓｉエピウェハにおける自己組織化テンプレート層を形成することができる。
自己組織化テンプレート層２００は、そのテンプレート表面２１０において１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度を有するピット２０８を有する。ピット２０８は、ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向２０６に垂直な方向に、１ｎｍ～１００ｎｍ、特に１０ｎｍ～５０ｎｍの横方向の広がりを有する。特に、自己組織化テンプレート層２００のピットは、積層方向２０６に垂直な方向において２００ｎｍ～２０００ｎｍの平均距離を有し、これは自己組織化テンプレートを提供するのに特に有利である。ピット２０８によって、積層方向２０６に沿って向いた自己組織化テンプレート層２００のテンプレート表面２１０により自己組織化テンプレートが提供される。表面回復層のピラミッド型成長モードにおいてピット２０８をピラミッド型構造でオーバーグローするとき、ピットは材料で充填されずに覆われることができる。あるいは、ピット２０８は、オーバーグローされるときに、少なくとも部分的に充填され、覆われてもよい。これにより、表面回復層は、歪みなしに、また後続の結晶アイル（ｃｒｙｓｔａｌ ａｙｌｅｔ）をさらに成長させるための平滑な表面を有するように、成長させることができる。
ピット２０８に加えて、自己組織化テンプレート層２００は、１０９ｃｍ－２以上の全転位密度を有する複数の転位２１２を含む。転位２１２は、少なくとも７０％が積層方向２０６に対して０度～５度の角度を有する線欠陥を含む。転位２１０は自己組織化テンプレート層２００の体積全体内に分布しているのに対し、ピット２０８はテンプレート表面２１０から自己組織化テンプレート層２００の体積内に延びている。
図３は、多重量子井戸構造またはハイパワーエレクトロニクス構造を備えるＬＥＤ構造とすることができる活性層構造３０２を有するＧａＮ－ｏｎ－Ｓｉエピウェハ３００を示している。
ＧａＮ－ｏｎ－Ｓｉエピウェハ３００の積層方向３０４に沿って、ＧａＮ－ｏｎ－Ｓｉエピウェハ３００は、厚さ１．２ｍｍおよび直径１５０ｍｍを有するシリコン基板３０６を備えており、ただしシリコン基板３０６は、１ｍｍ～１．６ｍｍの厚さと、１５０ｍｍ以上、例えば２００ｍｍもしくは３００ｍｍまたは４５０ｍｍの直径を有してもよい。シリコン基板３０６の上には、複数のピット３１０を含むＡｌ含有層である自己組織化テンプレート層３０８と、表面回復層３１２とを備える歪み切り離しサブスタック３１１が存在する。ピット３１０を有する自己組織化テンプレート層３０８は、シリコン基板３０６と、歪み切り離しサブスタック３１１の上に堆積されるさらなる窒化物層との間の格子不整合から生じる歪みを切り離す役割を果たす。自己組織化テンプレート層３０８のピット３１０は、ＧａＮからなる表面回復層３１２を成長させるために、積層方向３０４に沿って面するテンプレート表面に自己組織化テンプレートを形成する。表面回復層３１２を使用することで、積層方向に沿って転位およびピットの数を大幅に減少させることが可能であり、それにより、表面回復層３１２の上に歪み調整サブスタック３１６を成長させるための成長面として使用される実質的に平滑な表面３１４を提供する。
歪み調整サブスタック３１６は、ＧａＮ－ｏｎ－Ｓｉエピウェハ３００全体にわたり±３ｎｍ以下の比較的高い発光波長均一性を有するマイクロＬＥＤ構造の製造に使用することができる高品質ＧａＮ層３１８を提供する。また、高品質ＧａＮ層３１８は、ＨＥＭＴ構造などのハイパワーエレクトロニクス構造の製造にも使用することができる。高品質ＧａＮ層３１８を得るために、表面回復層３１２の上にＡｌＧａＮ中間層３２０が堆積される。中間層３２０のＡｌ含有量および／または厚さを調整することにより、ＧａＮ層３１８の結晶品質を向上させるために、歪み調整サブスタック３１６内の歪みを調整することが可能である。また、表面回復層３１２の上に直接ＧａＮ層３１８を成長させ、ＧａＮ層３１８の上に中間層３２０を成長させることも可能である。この場合、さらなるＧａＮ層が中間層３２０の上に堆積され、活性層構造３０２の作製に使用されることが好ましい。
図４は、表面回復層４０６とＡｌＧａＮ中間層４０８との間に配置されたＧａＮ層４０４を有するＧａＮ－ｏｎ－Ｓｉエピウェハ４００を示している。図４に示したＧａＮ－ｏｎ－Ｓｉエピウェハ４００は、ＧａＮ－ｏｎ－Ｓｉエピウェハ４００の積層方向４０２に沿って、図３を参照しながら説明したＧａＮ－ｏｎ－Ｓｉエピウェハ３００の基板３０６に従って構成することのできるシリコン基板４０３を備える。
ＧａＮ－ｏｎ－Ｓｉエピウェハ３００の歪み切り離しサブスタック３１１として、歪み切り離しサブスタック４１１は、歪みを切り離すための自己組織化テンプレート層４１０および表面回復層４１２を備える。自己組織化テンプレート層４１０は、基板４０３によって誘発される歪みから歪み調整サブスタック４１４を切り離すことに寄与するピット４１５を含む。自己組織化テンプレート層４１０は、自己組織化テンプレート層４１０の上に表面回復層４１２を成長させるための自己組織化テンプレート４０６を提供する。
前述したように、表面回復層４１２によって提供される実質的に平滑な表面４１３の上に、第１の高結晶品質ＧａＮ層４０４が提供される。第１の高結晶品質ＧａＮ層４０４は、ＡｌＧａＮ中間層４０８および第２の高結晶品質ＧａＮ層４１６をさらに含む歪み調整サブスタック４１４の一部である。表面回復層４０６の上、かつＡｌＧａＮ中間層４０８の下に第１のＧａＮ層４０４を堆積させることにより、ＡｌＧａＮ中間層４０８のＡｌ含有量および厚さを適宜選択することによって達成される正確な歪み調整によって、第２のＧａＮ層４１６の結晶品質をさらに向上させることが可能である。第２の高結晶品質ＧａＮ層４１６の上には、例えば、さらに改善された発光波長均一性を有するマイクロＬＥＤ構造、あるいはＨＥＭＴ構造などのハイパワーエレクトロニクス構造を実現する活性層構造４１８が存在する。
図５は、歪み切り離しサブスタック５００を概略断面図において示しており、歪み切り離しサブスタック５００は、シリコン基板５０６上に配置されたＡｌＮからなる自己組織化テンプレート層５０４を備える。自己組織化テンプレート層５０４の上には、ＧａＮからなる表面回復層５０８が配置されている。
自己組織化テンプレート層５０４には、ピット５１０が存在する。さらに、自己組織化テンプレート層５０４には、自己組織化テンプレート層５０４内を実質的に垂直に延び、表面回復層５０８内に侵入する転位５１２が高い転位密度で存在する。表面回復層５０８では、全転位密度は自己組織化テンプレート層５０４に比べて著しく減少する。実際には、表面回復層５０８では、転位５０２が曲がって消失する、すなわち転位が消滅する。その結果、表面回復層５０８では、自己組織化テンプレート層５０４全体にわたる比較的低い結晶品質に比べて、結晶品質が著しく改善される。
表面回復層５０８はＧａＮからなることができる。表面回復層５０８は、実質的に歪みがなく、歪み調整サブスタックを作製するための平滑な表面５０６を提供する。歪み調整サブスタックは、自己組織化テンプレート層５０４の積層方向５０８に沿って、第１のＡｌＧａＮ中間層と、それに続く第１のＧａＮ層と、それに続く第２のＡｌＧａＮ中間層と、第２のＧａＮ層と、第３のＡｌＧａＮ中間層と、第３のＧａＮ層とを備えることができる。第１、第２、および第３の中間層は、５ｎｍ～２５ｎｍの異なる厚さと、少なくとも５０％の異なるアルミニウム含有量を有することができる。第１、第２、および第３のＧａＮ層の厚さは、積層方向に沿って増大することができる。同様に、第１、第２、および第３のＧａＮ層の結晶品質は、積層方向５０８に沿って高まり得る。
図６は、ＧａＮ－ｏｎ－Ｓｉエピウェハの積層方向に沿って向いた、自己組織化テンプレート層６０２のテンプレート表面の原子間力顕微鏡（ＡＦＭ）像６００を示している。自己組織化テンプレート層６０２は、ＡｌＮからなる。ＡＦＭ像６００から分かるように、自己組織化テンプレート層のテンプレート表面上に複数のピット６０４が分布している。ピット６０４は、自己組織化テンプレート層６０２内への少なくとも７ｎｍの深さを有する穴によって形成されている。ＡＦＭ像６００において、ピット６０４は、１０ｎｍ～１００ｎｍの直径を有する比較的暗いスポットによって表されている。自己組織化テンプレート層６０２のＡＦＭ像６００では、ピット６０４は、約１０９ｃｍ－２のピット密度を有する．ピット密度は、単位面積当たりのピットをカウントすることによって得ることができる。ピット間の平均距離は、約５００ｎｍであり、隣接するピット間の距離を求め、求めた距離の平均を取ることによって導くことができる。本例では、抜粋部６００に重ねられた白丸６１０によって示されているように、平均距離は約５００ｎｍである。いくつかのピット６０８が自己組織化テンプレート層６０２のテンプレート表面で結合されていることもある。
ピットの分布およびサイズは、基板のＳｉ含有表面を覆っている自然酸化物を除去するためのリアクタにおける酸化物除去条件を調整すること、および、自己組織化テンプレート層を成長させる間の成長条件を調整することによって、制御することができる。特に、酸化物除去条件を比較的均一であるように調整することで、基板のＳｉ含有表面の表面状態も比較的均一になる。次に、自己組織化テンプレート層を、柱状成長によって基板のＳｉ含有表面上に成長させる。これにより、自己組織化テンプレート層を成長させるための成長条件を、成長が均一に行われるように制御して、自己組織化テンプレート層内のピットも比較的均一に分布するように形成することができる。
酸化物除去は、Ｈ２雰囲気中で特に良好に機能することが示されている。自然酸化物を除去するための条件は、数分間にわたり適用することができる。例えば、選択する処理時間が短すぎると、自然酸化物が十分に除去されず、基板上への成長が妨げられることがある。しかし、選択する処理時間が長すぎると、酸化物が除去された後にＳｉ含有表面にＨ２エッチングが作用することにより、基板表面が粗くなることがある。
高いピット密度を有する自己組織化テンプレート層を成長させるためには、酸化物が完全に除去されず、基板の表面に自然酸化物が依然として部分的に存在することが有利であることが示されている。これにより、自己組織化テンプレート層のピットの形成を、特に柱状成長によって達成することができる。
自己組織化テンプレート層は、５０ｎｍ～３００ｎｍ、例えば１００ｎｍ～２００ｎｍの厚さを有するように成長させることが好ましい。ＡｌＮの自己組織化テンプレート層の柱状成長は、基板表面上の部分的にのみ除去された自然酸化物によって、および、核形成を妨げる欠陥によって促進され得る。例えば、自然酸化物および欠陥が自己組織化テンプレート層のＡｌＮによって完全にオーバーグローされないことがあり、したがって自己組織化テンプレート層にピットが形成される。いま説明した成長条件の特に有利な点として、自己組織化テンプレート層が実際には非晶質ではなく結晶性であり、１０００℃を超える比較的高い基板温度で製造することができる。
図７は、上部の図７ａ）に、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００を製造するときの反射率の変化を示しており、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００の一部は図８に概略的に示されている。さらに図７は、下部の図７ｂ）に、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００を製造する間の曲率の変化を示している。
図７ａ）から分かるように、基板７００の反射率は４０％を上回る。その後、自己組織化テンプレート層７０２では反射率が約１０％まで低下し、これは、複数のピットおよび欠陥を含む自己組織化テンプレート層７０２の低い結晶品質に起因すると考えられる。自己組織化テンプレート層７０２によって達成される、基板７００からの歪みの切り離しによって、部分７０１から分かるように、最終的に基板７００の表面と同等の表面品質を有する実質的に平滑な表面を有する表面回復層７０４における良好な結晶品質の回復が可能になる。表面回復層７０４は、ピラミッド型成長モードにおいて成長するピラミッド型形成ＧａＮ層７０６を備える。ピラミッド型成長モードでは、表面回復層７０４の成長は、図９に示したようなピラミッド形状ＧａＮ構造９００の形成によって開始される。これらのピラミッド形状ＧａＮ構造９００は、自己組織化テンプレート層７０２のピットによって提供される自己組織化テンプレート上に形成される。ピラミッド型成長モードでは、ピラミッド型形成ＧａＮ層７０６のピラミッド形状ＧａＮ構造９００は、自己組織化テンプレートのピットをオーバーグローする。表面回復層７０４の第１のＧａＮ ７０６のピラミッド型成長モードは、ピラミッド形状ＧａＮ構造９００の傾斜したファセット９０４に向かう転位９０２の曲がりを促進する。その結果、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００の積層方向７１１に沿って表面回復層７０４において転位密度を著しく低減することができる。結果として、表面回復層７０４のレイヤーバイレイヤー成長モードにおいて成長したレイヤーバイレイヤー形成ＧａＮ層７０８では、ピット密度が著しく低減され、赤丸７０１で示したように、回復した平滑な表面が提供される。ピラミッド型成長モードからレイヤーバイレイヤー成長モードに変更するには、レイヤーバイレイヤー成長に適合するように成長パラメータを適宜制御する。
いま説明したように、表面回復層７０４のピラミッド型形成ＧａＮ層７０６を成長させた後、表面回復層７０４のレイヤーバイレイヤー形成ＧａＮ層７０８を、レイヤーバイレイヤー成長モードにおいて成長させる。レイヤーバイレイヤー形成ＧａＮ層７０８を成長させることにより、破線７０９によって示したように平滑な表面が著しく回復し、表面回復層７０４において、赤丸７０１で示したように４０％を超える反射率を有する実質的に平滑な表面が回復する。
表面回復層７０４の平滑な表面上には、ＡｌＧａＮからなる中間層７１０が堆積され、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００の歪み調整サブスタックの一部であるＧａＮ層７１２に圧縮歪みを誘発させるために使用される。
図７ｂ）から推測できるように、表面回復層７０４の成長中には、水平の破線７１４で示したように、圧縮歪みは誘発されない。しかし、破線７１６で示したように、ＧａＮ層７１２には圧縮歪みが誘発される。ＧａＮ層７１２に圧縮歪みを誘発させることにより、ＧａＮ－ｏｎ－Ｓｉエピウェハの歪み調整サブスタックの上に活性層構造を成長させている間、比較的大きな反りを達成することが可能である。活性層構造の成長中、大きな反りは、基板を保持するキャリアポケットの底面と基板との間の均一な温度分布を実現できるという利点を有する。この目的のために、キャリアポケットは、凸形状の底面を有するか、または断面視において見たときに上方に湾曲した凸形状の底面部分を備えた底面を有することが好ましい。それにより、キャリアポケットの底面と、大きな反りを有するＧａＮ－ｏｎ－Ｓｉエピウェハとの間に実質的に一定の距離を確立することができる。均一な温度分布は、例えば、ＩｎＧａＮなどのＩＩＩ－Ｖ族窒化物材料からなる量子井戸を備える高品質の活性層構造を成長させるために有利である。特に、ＩｎＧａＮは、ＧａＮよりも温度変化に敏感である。したがって、均一な温度分布を確立することにより、優れた性能を有する、ＩＩＩ－Ｖ族窒化物材料からなる均一な量子井戸を作製することができる。
さらなる利点として、本ＧａＮ－ｏｎ－Ｓｉエピウェハは、活性層構造の成長中には比較的大きな反りを有するにもかかわらず、冷却後には、ＧａＮ－ｏｎ－Ｓｉエピウェハを薄化した後でも、特に歪みの切り離しにより、室温において最大で１００μｍという比較的小さい反りを有する。したがって、ＧａＮ－ｏｎ－ＳｉエピウェハをＳＥＭＩ規格の厚さまで薄化し、均一な電子特性および／または光電子特性を有する活性層構造から、電子デバイスまたは光電子デバイスをさらに加工することが可能である。特に、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００の薄化後でも室温において比較的平坦な反りのため、ＧａＮ－ｏｎ－Ｓｉエピウェハ８００は、標準的な半導体処理ラインでさらに処理するための、±３ｎｍ以下の比較的良好な発光波長均一性を有する光を放出するマイクロＬＥＤ構造を実現する活性層構造を提供するのに特に適している。
図１０は、ＧａＮ－ｏｎ－Ｓｉエピウェハを製造する方法を表すフロー図を示している。以下に説明する方法を実施することにより、例えば、図１を参照しながら説明したようなＧａＮ－ｏｎ－Ｓｉエピウェハを得ることができる。
本方法では、ウェハを保持するように構成されたウェハキャリアを提供する（ステップＳ１）。ウェハキャリアはリアクタチャンバ内に提供される。ウェハキャリアは、ウェハを収容するように構成された少なくとも１つのキャリアポケットを有するウェハキャリアボディを備える。キャリアポケットは、ウェハを保持するための支持面と、ウェハの下方にあり、凸形状を有するかまたは凸形状の底面部分を備える底面とを有する。特に、底面は、少なくとも部分的に、支持面によって支持されるウェハに向かって上方に湾曲している。
キャリアポケットの支持面上に、直径３００ｍｍの円形の底面領域を有する基板を配置する（ステップＳ２）。あるいは、キャリアポケットは、１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径を有する基板を保持するように設計されていてもよい。ウェハの底面領域は必ずしも円形である必要はない。キャリアポケットは、円形以外の底面領域を有する基板、例えば二次曲線または六角形の底面領域を有する基板を収容するように設計されていてもよい。
基板の上に、歪み切り離しサブスタックを作製し、このステップは、エピタキシによって自己組織化テンプレート層を成長させるステップを含む（ステップＳ３）。自己組織化テンプレート層はＡｌＮからなり、１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度のピットを有するように成長させる。自己組織化テンプレート層は、特に、基板によって誘発される歪みを切り離すとともに、ピットによって自己組織化テンプレートを提供する役割を果たす。基板上に自己組織化テンプレート層を成長させる前に、基板の表面から自然酸化物を少なくとも部分的に除去することができる。自己組織化テンプレート層は、５０ｎｍ～３００ｎｍ、さらに好ましくは１００ｎｍ～２００ｎｍの厚さまで成長させることが好ましい。
自己組織化テンプレート層のピットによって提供される自己組織化テンプレートの上に、歪み切り離しサブスタックの一部として、表面回復層をエピタキシによって成長させる（ステップＳ４）。最初にピラミッド型成長モードを採用することにより、表面回復層のピラミッド型ＧａＮ層を成長させる。したがってピラミッド型成長モードは、自己組織化テンプレート層の自己組織化テンプレート上に表面回復層を最初に成長させるために特に適用される。ピラミッド型成長モードでは、表面回復層は、ピラミッド形状の構造を形成することによって開始され、ピラミッド形状の構造は寸法が大きくなり、それによって自己組織化テンプレート層のピットを充填する、または充填することなくピットをオーバーグローする。これにより、ピラミッド形状ＧａＮ構造中に存在する転位は、傾斜したファセットに向かって曲がり、消滅する。転位の曲がりおよび消滅の結果として、表面回復層の全転位密度は、１０９ｃｍ－２以上のオーダーである自己組織化テンプレート層の全転位密度に比べて著しく減少する。その後、成長パラメータを適宜制御することによって、ピラミッド型成長モードを過渡的成長モードに変更し、過渡的成長モードでは、表面回復層が水平方向および垂直方向に成長する。その後、再び成長パラメータを適宜制御することによって、表面回復層の成長をレイヤーバイレイヤー成長モードに変更する。これにより、表面回復が達成され、例えば基板の反射率に匹敵する反射率によって特徴付けられる、表面回復層の実質的に平滑な表面が得られる。
したがって、高いピット密度を有する自己組織化テンプレート層を提供することによって、最初にピットをピラミッド型構造でオーバーグローすることが可能である。ピラミッド型構造によってオーバーグローすることにより、転位が曲がる、かつ／または、転位が積層方向に沿ってさらに伝播することが阻止される。その結果、レイヤーバイレイヤー成長モードを使用して、表面回復層の表面を回復させて、歪み調整サブスタックを成長させるための平滑かつ実質的に歪みのない表面を提供することができる。このように、ピットを形成すること、ピットをオーバーグローすること、転位を側方に曲げることの相互作用によって、基板によって誘発される歪みから切り離されたさらなる結晶層を成長させることができる平滑かつ歪みのない表面を提供することが可能になる。
その後、表面回復層の実質的に平滑かつ歪みのない表面の上に、エピタキシによって歪み調整サブスタックを成長させる（ステップＳ５）。歪み調整サブスタックは、１．５μｍ～４．０μｍの厚さを有するＧａＮ層と、５ｎｍ～２５ｎｍの厚さを有するＡｌｘＧａ１－ｘＮ中間層（ｘ≧０．５）とを備える。中間層のＡｌ含有量および厚さを調整することによって、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御することが可能である。ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率の制御は、歪み調整サブスタックのＧａＮ層に誘発される圧縮歪みの量に影響を与える中間層のＡｌ含有量および厚さを調整することによって特に可能である。
ＧａＮ－ｏｎ－ＳｉエピウェハからマイクロＬＥＤ構造を製造するために、最初に、歪み調整サブスタックの上に活性層構造を成長させることができる（任意選択のステップＳ６）。活性層構造を作製するために、ＧａＮ－ｏｎ－Ｓｉエピウェハの比較的大きな反りをもたらすように成長パラメータを制御する。この大きな反りによって、均一かつ高品質の活性層構造を作製することが可能になる。活性層構造は、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を備えていることが好ましく、動作電圧の印加下で発光するように構成される。
歪み調整サブスタックを成長させた後、ＧａＮ－ｏｎ－Ｓｉエピウェハを周囲温度まで冷却する（ステップＳ７）。こうして得られたＧａＮ－ｏｎ－Ｓｉエピウェハは、最大で１００μｍの平坦な反りを有し、動作電圧の印加下で発光するように構成されたＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を備えるマイクロＬＥＤ構造を作製するのに適している。特に、適切に作製されたマイクロＬＥＤ構造は、±３ｎｍ以下の発光波長均一性を有することができる。
さらに、活性層構造を有するＧａＮ－ｏｎ－ＳｉエピウェハからマイクロＬＥＤ構造を作製するために、ＧａＮ－ｏｎ－Ｓｉエピウェハを、基板裏面から開始して活性層構造の下のｎ型ドープＧａＮ層まで薄化する（任意選択のステップＳ８）。歪みの切り離しにより、ＧａＮ－ｏｎ－Ｓｉエピウェハは、薄化後でも最大で１００μｍの平坦な反りを維持するため、電子デバイスおよび／または光電子デバイスを製造するための標準的な半導体処理ラインで使用することができる。
図１１は、ウェハキャリア１１００を側断面図において概略的に示している。ウェハキャリア１１００は、キャリアポケット１１０２を有する。キャリアポケット１１０２は、３００ｍｍの直径を有するウェハを収容するように構成されている。あるいは、キャリアポケット１１０２は、１５０ｍｍ以上、例えば１５０ｍｍ～４５０ｍｍ、特に１５０ｍｍ、２００ｍｍ、３００ｍｍ、または４５０ｍｍのいずれかの直径を有するウェハを収容するように構成されていてもよい。キャリアポケット１１０２は、１ｍｍ以上、例えば１ｍｍ～１．５ｍｍの厚さを有するウェハを収容するように構成されている。この目的のために、キャリアポケット１１０２は、ウェハを支持するための支持面１１０８を備えている。キャリアポケット１１０２は、側断面図に見られるように、支持面１１０８に向かって上方に湾曲している、凸形状を有する底面１１０４を有する。
ウェハキャリア１１００は、動作中、すなわちキャリアポケット１１０２内にＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６が配置された状態で示されている。ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６は、支持面１１０８上に配置されている。ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６は、図１を参照しながら説明したように構成されており、現在の成長段階では、歪み調整サブスタックの上に配置される活性層構造を有していない。図１１に例示的に示した成長段階では、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６は、凸状の反りを有する。底面１１０４は、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の事前定義された反りにおいて、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６とキャリアポケット１１０２の底面１１０４との間の距離１１１２が実質的に一定となるように構成された凸形状を有する。言い換えれば、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の事前定義された反りにおいて、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の曲率は、底面１１０４の凸形状に実質的に対応する。このことは有利であり、なぜならＧａＮ－ｏｎ－Ｓｉエピウェハの下方の熱分布が均一な状態で、歪み調整サブスタックの上に活性層構造を成長させることができるためである。特に、歪み調整サブスタックの上に活性層構造を成長させる間、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の事前定義された反りが維持されるように成長条件を制御する。ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６が事前定義された反りを有する場合、底面から支持面までの垂直距離は、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の直径に沿って０．０５ｍｍ～１ｍｍ、例えば１ｍｍ～０．２５ｍｍであることが好ましい。
それによって、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の直径に沿って、少なくとも類似する成長条件を確立することが可能であり、これにより、均一な活性層構造、例えば図３または図４を参照しながら説明したような活性層構造を成長させることが可能になる。ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の下方の熱分布が均一な状態で成長した活性層構造は、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６の直径に沿って実質的に均一な電子的特性および／または光電子的特性を有することができる。このような活性層構造からは、マイクロＬＥＤなどの電子デバイスまたは光電子デバイスを高い歩留まりで製造することができる。例えば、ＧａＮ－ｏｎ－Ｓｉエピウェハ１１０６から、±３ｎｍ以下、または±１ｎｍ以下の優れた発光波長均一性を示すマイクロＬＥＤを製造することができる。
図１２は、ウェハキャリア１２００を側断面図において概略的に示している。ウェハキャリア１２００は、キャリアポケット１２０２を有する。ウェハキャリア１２００は、キャリアポケット１２０２の底面１２０４を除いて、図１１を参照しながら説明したウェハキャリア１１００と同様に構成されている。キャリアポケット１２０２の底面１２０４は、キャリアポケット１１０２の底面１１０４のように一定に湾曲しているのではなく、底面１２０４の中央に位置する実質的に平面状の平坦部１２１６を取り囲む凸状に湾曲した外縁部１２１４を有する。実質的に平面状の平坦部１２１６は、キャリアポケット１２０２の支持面１２０８と平行である。
このようなウェハキャリア１２００は、ＧａＮ－ｏｎ－Ｓｉエピウェハ１２０６の中央に位置する実質的に平面状の平坦部１２２０を取り囲む凸状に湾曲した外縁部１２１８を同様に示すＧａＮ－ｏｎ－Ｓｉエピウェハ１２０６の歪み調整サブスタックの上に、活性層構造を成長させるのに有用であり得る。図１２には、対応する状況を例示的に示してあり、この場合、ウェハキャリア１２００が、キャリアポケットの支持面１２０８上に配置されており、ＧａＮ－ｏｎ－Ｓｉエピウェハ１２０６の歪み調整サブスタックの上に活性層構造を成長させるために採用される。図１２から分かるように、ＧａＮ－ｏｎ－Ｓｉエピウェハ１２０６とキャリアポケット１２０２の底面１２０４との間の距離１２１２が実質的に一定であるように成長条件を制御する。
図１３は、ウェハキャリア１３００を側断面図において概略的に示している。ウェハキャリア１３００は、Ｍ字形の底面１３０４を有するキャリアポケット１３０２を有する。したがって、Ｍ字形の底面１３０４は、底面１３０４の凹形状の中央部分１３１６を取り囲む凸形状の縁部１３１４を備える。
図１１のウェハキャリア１１００および図１２のウェハキャリア１２００と同様に、ウェハキャリア１３００も、動作中、すなわちキャリアポケット１３０２の支持面１３０８上にＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６が配置された状態で示されている。ＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６も、凹形状の中央部分１３２０を取り囲む外側の凸形状の縁部１３１８を有するＭ字形の曲率を有するように、成長条件を制御する。このようなＭ形状は、特に、例えば３００ｍｍ以上の大きな直径を有するＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６を使用するときに、重力に起因して成長中に生じることがある。ＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６の歪み調整サブスタックの上に活性層構造を成長させる間、ＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６とキャリアポケット１３０２の底面１３０４との間の距離１３１２が、ＧａＮ－ｏｎ－Ｓｉエピウェハ１３０６の直径に沿って実質的に一定であるように、成長条件を制御することができる。
それぞれ図１１、図１２、および図１３を参照して説明したウェハキャリア１１００、１２００、１３００は、ＧａＮ－ｏｎ－Ｓｉエピウェハを製造するための、図１０を参照しながら説明した方法において使用することができる。
図１４、図１５、および図１６は、それぞれウェハキャリア１４００、１５５０、および１６００を上面図において概略的に示している。ウェハキャリア１４００は、底面１４０４を取り囲む外縁部によって形成されている支持面１４０８を有するキャリアポケット１４０２を有する。ウェハキャリア１５００は、底面１５０４を取り囲む支持面のそれぞれの部分を備える三角形状の支持ポスト１５０８を有するキャリアポケットを有する。三角形状の支持ポスト１５０８の数は、本例におけるように４つとすることができるが、一般的には３つ以上とすることができる。ウェハキャリア１６００は、底面１６０４を取り囲む支持面のそれぞれの部分を備える矩形状の支持ポスト１６０８を有するキャリアポケット１６０２を有する。矩形状の支持ポスト１６０８の数は、本例におけるように４つとすることができるが、一般的には３つ以上とすることができる。ウェハキャリア１４００のように外縁部１４０８として、またはウェハキャリア１５００のように三角形状の支持ポスト１５０８として、またはウェハキャリア１６００のように矩形状の支持ポスト１６０８として実施された支持面は、ウェハキャリア１１００、１２００、および１３００の各々において、それぞれ支持面１１０８、１２０８、および１３０８を実施するために使用することができる。
当業者であれば、特許請求された発明を実施する際に、図面、開示内容、および添付の特許請求の範囲を検討することにより、開示された実施形態に対する他の変形形態を理解して実施することができる。
特許請求の範囲において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を排除するものではない。
特許請求の範囲における参照符号は、本発明の範囲を限定するものとして解釈されるべきではない。

Claims (15)

  1. 積層方向に沿って以下を備える層スタックを形成しているＧａＮ－ｏｎ－Ｓｉエピウェハであって、
    － 前記積層方向に垂直である少なくとも一方向において１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径と、少なくとも部分的にシリコンによって形成されている前記積層方向に沿った基板表面と、を有する基板と、
    － 歪み切り離しサブスタックであって、
    － 前記基板上に直接配置された自己組織化テンプレート層であって、前記自己組織化テンプレート層がピットを含み、前記ピットが１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度を有する、自己組織化テンプレート層と、
    － 前記自己組織化テンプレート層上に直接配置されており、かつＧａＮを含む表面回復層であって、前記表面回復層が、前記積層方向に沿って向いた実質的に平滑な表面を有する、表面回復層と、
    を備える、歪み切り離しサブスタックと、
    － 前記表面回復層上に配置されており、かつ少なくとも１つのＧａＮ層および少なくとも１つのＡｌｘＧａ１－ｘＮ中間層を備える歪み調整サブスタックであって、ｘ≧０．５であり、前記ＧａＮ層が０．５μｍ～４．０μｍの厚さを有し、前記ＡｌｘＧａ１－ｘＮ中間層が５ｎｍ～２５ｎｍの厚さを有する、歪み調整サブスタックと、
    を備えており、
    － 前記ＧａＮ－ｏｎ－Ｓｉエピウェハが室温において最大で１００μｍの反りを有する、
    ＧａＮ－ｏｎ－Ｓｉエピウェハ。
  2. 前記歪み調整サブスタック上に配置された活性層構造をさらに備え、前記活性層構造が、動作電圧の印加下または光励起下で光を放出するように構成された、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を備える、かつ／または、レーザ放射を放出するように構成されたレーザ発振構造を備える、かつ／または、トランジスタ構造を備える、請求項１に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  3. 動作電圧の印加下または光励起下において、前記多重量子井戸構造が、±３ｎｍ以下、または±１ｎｍ以下の発光波長均一性を示す、請求項２に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  4. 前記自己組織化テンプレート層が、前記自己組織化テンプレート層の厚さ全体にわたり１０９ｃｍ－２以上の全転位密度を有する、請求項１から請求項３の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  5. 前記自己組織化テンプレート層が、少なくとも５０％、または少なくとも７０％、または少なくとも９０％が前記積層方向に対して０°～２０°、または０°～２°の範囲の角度を有する線欠陥、を含む、請求項１から請求項４の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  6. 前記歪み調整サブスタックが、前記ＧａＮ層と前記ＡｌｘＧａ１－ｘＮ中間層、または前記ＡｌｘＧａ１－ｘＮ中間層とＧａＮ層の層列の少なくとも２回の繰り返しを備え、ｘ≧０．５である、請求項１から請求項５の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  7. 前記表面回復層の前記平滑な表面が、３５％以上の反射率を有する、請求項１から請求項６の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  8. 前記表面回復層が、前記自己組織化テンプレート層と前記表面回復層との間に形成される界面に対して１５°～４５°の角度で曲がる転位を含む、請求項１から請求項７の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  9. 前記自己組織化テンプレート層のピットが、１ｎｍ～１００ｎｍのピットサイズを有する、請求項１から請求項８の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  10. 前記自己組織化テンプレート層の前記ピットが、２００ｎｍ～２０００ｎｍの範囲内の、隣接するピット間の平均ピット距離を有する、請求項１から請求項９の少なくとも１項に記載のＧａＮ－ｏｎ－Ｓｉエピウェハ。
  11. ＧａＮ－ｏｎ－Ｓｉエピウェハを製造する方法であって、前記方法が以下のステップ、すなわち、
    － 基板を保持するためのウェハキャリアを提供するステップであって、前記ウェハキャリアが、基板を収容するための少なくとも１つのキャリアポケットを有するウェハキャリアボディを備え、前記キャリアポケットが、
    － 底面と
    － 前記底面から事前定義された垂直距離に位置する支持面であって、前記基板を支持するように構成されている、支持面と、
    を有し、
    前記底面が、凸形状を有するか、または断面視において見たときに上方に湾曲した凸形状の底面部分を備える、
    ステップと、
    － 前記積層方向に垂直である少なくとも一方向において１５０ｍｍ以上、好ましくは１５０ｍｍ～４５０ｍｍの直径と、少なくとも部分的にシリコンによって形成されている前記積層方向に沿った基板表面と、を有する基板を、前記ウェハキャリアのキャリアポケットの前記支持面上に配置するステップと、
    － 歪み切り離しサブスタックを作製するステップであって、
    － 自己組織化テンプレート層を、前記自己組織化テンプレート層が１ｘ１０７ｃｍ－２～１ｘ１０１１ｃｍ－２のピット密度を有するように、前記基板の上に直接エピタキシャル成長させるステップと、
    － ＧａＮを含む表面回復層を、前記表面回復層が前記積層方向に沿って向いた実質的に平滑な表面を有するまで前記自己組織化テンプレート層上にエピタキシャル成長させるステップと、
    を含む、ステップと、
    － 少なくとも１つの事前定義された成長温度を使用して、前記表面回復層の上に歪み調整サブスタックをエピタキシャル成長させることによって、ＧａＮ－ｏｎ－Ｓｉエピウェハの曲率を制御するステップであって、前記歪み調整サブスタックが、少なくとも１つのＧａＮ層および少なくとも１つのＡｌｘＧａ１－ｘＮ中間層を備え、ｘ≧０．５であり、前記ＧａＮ層が０．５μｍ～４．０μｍの厚さを有し、前記ＡｌｘＧａ１－ｘＮ中間層が５ｎｍ～２５ｎｍの厚さを有する、ステップと、
    － 前記ＧａＮ－ｏｎ－Ｓｉエピウェハを周囲室温まで冷却するステップと、
    を含む、方法。
  12. 前記ＧａＮ－ｏｎ－Ｓｉエピウェハの前記曲率を制御するステップが、前記キャリアポケットの前記底面と前記ＧａＮ－ｏｎ－Ｓｉエピウェハとの間の法線距離が成長温度において前記エピウェハ直径にわたって実質的に一定である凸状の曲率が達成されるように、前記ＡｌｘＧａ１－ｘＮ中間層のＡｌ含有量または厚さを調整するステップ、をさらに含む、請求項１１に記載の方法。
  13. 前記歪み調整サブスタックの上に活性層構造をエピタキシャル成長させるステップであって、前記活性層構造が、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を含み、動作電圧の印加下または光励起下で光を放出するように構成されている、ステップ、をさらに含む、請求項１１および請求項１２に記載の方法。
  14. 前記活性層構造を成長させるステップが、ｎ型ドープＧａＮ層を成長させ、前記ｎ型ドープＧａＮ層の上に前記多重量子井戸構造を成長させるステップを含み、前記ＧａＮ－ｏｎ－ＳｉエピウェハからマイクロＬＥＤ構造を作製することが、前記基板の裏面から開始して前記多重量子井戸構造の下の前記ｎ型ドープＧａＮ層まで前記ＧａＮ－ｏｎ－Ｓｉエピウェハを薄化することを含む、請求項１３に記載の方法。
  15. 動作電圧の印加下または光励起下で光を放出するように構成された、ＩＩＩ－Ｖ族窒化物材料の多重量子井戸構造を含む活性層構造を備えるマイクロＬＥＤ構造であって、動作電圧の印加下または光励起下で、前記多重量子井戸構造が、±３ｎｍ以下、または±１ｎｍ以下の発光波長均一性を示す、マイクロＬＥＤ構造。
JP2023170364A 2022-09-30 2023-09-29 歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ Pending JP2024056634A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22199219 2022-09-30
EP22199219.1A EP4345922A1 (en) 2022-09-30 2022-09-30 Gan-on-si epiwafer comprising a strain-decoupling sub-stack

Publications (1)

Publication Number Publication Date
JP2024056634A true JP2024056634A (ja) 2024-04-23

Family

ID=83546918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023170364A Pending JP2024056634A (ja) 2022-09-30 2023-09-29 歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ

Country Status (5)

Country Link
US (1) US20240113256A1 (ja)
EP (1) EP4345922A1 (ja)
JP (1) JP2024056634A (ja)
KR (1) KR20240046413A (ja)
CN (1) CN117810321A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007096405A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US20120126201A1 (en) * 2010-11-23 2012-05-24 Heng Liu Gallium nitride led devices with pitted layers and methods for making thereof
JP2013014450A (ja) * 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
US9190270B2 (en) * 2013-06-04 2015-11-17 Samsung Electronics Co., Ltd. Low-defect semiconductor device and method of manufacturing the same
WO2019156121A1 (ja) * 2018-02-08 2019-08-15 住友化学株式会社 半導体ウエハー

Also Published As

Publication number Publication date
KR20240046413A (ko) 2024-04-09
US20240113256A1 (en) 2024-04-04
CN117810321A (zh) 2024-04-02
EP4345922A1 (en) 2024-04-03

Similar Documents

Publication Publication Date Title
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
US10347794B2 (en) Gallium nitride wafer substrate for solid state lighting devices and associated systems
AU2011269874B2 (en) Substrate with buffer layer for oriented nanowire growth
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US9741560B2 (en) Method of growing nitride semiconductor layer
CN101651092B (zh) 电路结构的制造方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2004524250A (ja) 窒化ガリウム材料および方法
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
TWI523264B (zh) 用於製造光電半導體晶片之方法及此類之半導體晶片
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
JP2024056634A (ja) 歪み切り離しサブスタックを備えたＧａＮ－ｏｎ－Ｓｉエピウェハ
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP4320378B2 (ja) 半導体基板の製造方法
KR20090128802A (ko) 반도체 소자와 이의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240129