JP2024052966A - 充放電制御回路及びこれを備えたバッテリ装置 - Google Patents

Abstract

【課題】二次電池を電源とする外部のコントローラからの制御信号によりパワーダウン状態に移行する際に、確実にパワーダウン状態に移行することが可能な充放電制御回路を提供する。【解決手段】外部のコントローラ１４からの制御信号によって制御可能な充放電制御回路１１であって、パワーダウン状態に移行するパワーダウン制御信号がコントローラ１４から入力されると、パワーダウン制御信号をラッチするとともに、二次電池ＳＣからコントローラ１４への放電経路を遮断する制御回路１１２を有する充放電制御回路１１である。【選択図】図１

Description

本発明は、充放電制御回路及びこれを備えたバッテリ装置に関する。

一般に、バッテリ装置は、二次電池を保護するために、過放電、過充電などを検出し、二次電池の充放電を制御する充放電制御回路を備えている。この充放電制御回路は、過放電を検出した場合には二次電池から負荷への放電経路を遮断し、過充電を検出した場合には充電器から二次電池への充電経路を遮断する。

この充放電制御回路には、バッテリ装置が接続された製品を出荷してから動作させるまでに二次電池が放電しないように、当該回路内部の消費電流を低減するパワーダウン機能を有するものがある（例えば、特許文献１参照）。さらに、このような充放電制御回路にコントローラを接続することにより、充放電制御回路を充放電可能な「通常状態」から、内部回路などを停止させて消費電流を低減する「パワーダウン状態」に外部から移行させるものがある。

図４は、充放電制御回路とコントローラとを有する従来のバッテリ装置のブロック図である。
従来のバッテリ装置５０は、二次電池ＳＣと、二次電池ＳＣに接続された充放電制御回路５１と、放電制御ＦＥＴ５２と、充電制御ＦＥＴ５３と、パワーダウン状態に移行する信号を充放電制御回路５１に出力可能なコントローラ５４と、抵抗５５，５６と、コンデンサ５７と、外部正極端子ＥＢ＋と、外部負極端子ＥＢ－とを有する。負荷ＬＤは、外部正極端子ＥＢ＋及び外部負極端子ＥＢ－の間に接続されている。
このコントローラ５４は、二次電池ＳＣを電源としており、パワーダウン状態に移行する信号を充放電制御回路５１に出力すると、制御回路５１２を介して放電制御ＦＥＴ５２がオフになるため、二次電池ＳＣからの放電経路を自ら遮断する。

充放電制御回路５１は、充放電監視回路５１１と、制御回路５１２と、検出器５１３と、スイッチ５１４，５１５と、正極電源端子ＶＤＤと、負極電源端子ＶＳＳと、放電制御端子ＤＯと、充電制御端子ＣＯと、外部負電圧入力端子ＶＭと、制御信号入力端子ＣＴＬとを備えている。
各回路及び各端子は、図４のように接続されている。

バッテリ装置５０は、コントローラ５４がパワーダウン状態に移行するパワーダウン制御信号を制御信号入力端子ＣＴＬに出力すると、パワーダウン制御信号を検出器５１３が検出し、制御回路５１２が放電制御端子ＤＯを介して放電制御ＦＥＴ５２をオフにする。すると、二次電池ＳＣから負荷ＬＤ及びコントローラ５４への放電経路を遮断するとともに、外部負電圧入力端子ＶＭが負荷ＬＤ及び抵抗５６を通じてプルアップし、外部正極端子ＥＢ＋、即ち二次電池ＳＣの正極端子の電圧近くまで上昇する。充放電監視回路５１１は、外部負電圧入力端子ＶＭがプルアップしたことを判定する所定の電圧（以下、「パワーダウンしきい値電圧」と称する。）を超えたことを検出すると、制御回路５１２にプルアップ信号を出力する。プルアップ信号を入力された制御回路５１２は、スイッチ５１４，５１５をオフにして、二次電池ＳＣから充放電監視回路５１１及び検出器５１３への放電経路も遮断する。

このように、従来のバッテリ装置５０は、コントローラ５４がパワーダウン制御信号を制御信号入力端子ＣＴＬに出力すると、負荷ＬＤ、コントローラ５４、充放電監視回路５１１及び検出器５１３への放電経路を遮断して消費電流を低減したパワーダウン状態に移行することができる。

特開２０１２－２５７４０７号公報

しかしながら、図４に示したバッテリ装置５０においては、以下のような問題が発生する場合がある。
コントローラ５４がパワーダウン制御信号を制御信号入力端子ＣＴＬに出力して、放電制御ＦＥＴ５２をオフにすると、負荷ＬＤだけでなくコントローラ５４への放電経路が遮断される。このとき、コントローラ５４の負極端子は、外部負極端子ＥＢ－に接続されていることから、負荷ＬＤを通じて二次電池ＳＣの正極端子の電位にプルアップされる。すると、コントローラ５４は、自身の電源を十分確保できなくなり、最低動作電圧以下になると動作が不安定になるため、通常状態に移行する通常制御信号を誤って出力してしまうおそれがある。特に、コントローラ５４と並列に接続されている負荷ＬＤの容量が大きいとその容量の放電時間が長くなる。このため、コントローラ５４は、最低動作電圧以下の状態が長く続くことになり、動作が不安定な時間が長くなる場合がある。すると、意図せず通常状態に移行したバッテリ装置５０では、製品を出荷してから初めて動作させるまでに二次電池が放電してしまうという問題が発生する場合がある。

本発明は、上記課題に鑑みてなされたものであり、本発明の一つの側面では、二次電池を電源とする外部のコントローラからの制御信号によりパワーダウン状態に移行する際に、確実にパワーダウン状態に移行することが可能な充放電制御回路を提供することを目的とする。

上記課題を解決するために、本発明の一実施形態における充放電制御回路は、
外部のコントローラからの制御信号によって制御可能な充放電制御回路であって、
パワーダウン状態に移行するパワーダウン制御信号が前記コントローラから入力されると、前記パワーダウン制御信号をラッチするとともに、前記二次電池から前記コントローラの放電経路を遮断する制御回路を有する。

本発明の一つの側面では、二次電池を電源とする外部のコントローラからの制御信号によりパワーダウン状態に移行する際に、確実にパワーダウン状態に移行することが可能な充放電制御回路を提供することができる。

本発明の一実施形態におけるバッテリ装置を示すブロック図である。 本実施形態におけるラッチ部を示すブロック図である。 本実施形態におけるバッテリ装置の変形例を示すブロック図である。 充放電制御回路とコントローラとを有する従来のバッテリ装置のブロック図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態におけるバッテリ装置を示すブロック図である。
本実施形態のバッテリ装置１０は、二次電池ＳＣと、二次電池ＳＣに接続された充放電制御回路１１と、放電制御ＦＥＴ１２と、充電制御ＦＥＴ１３と、制御信号を出力可能なコントローラ１４と、抵抗１５，１６と、コンデンサ１７と、外部正極端子ＥＢ＋と、外部負極端子ＥＢ－とを有する。外部正極端子ＥＢ＋及び外部負極端子ＥＢ－の間には、バッテリ装置１０が接続された製品を動作させるための負荷ＬＤが接続されている。また、充放電制御回路１１及びコントローラ１４は、負荷ＬＤと同様に、二次電池ＳＣを電源として動作する。
なお、二次電池ＳＣを充電する場合には、充電器は、負荷ＬＤの代わりに又は負荷ＬＤと並列に、外部正極端子ＥＢ＋及び外部負極端子ＥＢ－の間に接続される。

充放電制御回路１１は、充放電監視回路１１１と、制御回路１１２と、検出器１１３と、スイッチ１１４，１１５と、ＶＭ検出器１１６と、正極電源端子ＶＤＤと、負極電源端子ＶＳＳと、放電制御端子ＤＯと、充電制御端子ＣＯと、外部負電圧入力端子ＶＭと、制御信号入力端子ＣＴＬとを備えている。

正極電源端子ＶＤＤは、静電破壊の発生及び電源変動を抑制するための抵抗１５を介して、二次電池ＳＣの正極及び外部正極端子ＥＢ＋に接続されている。負極電源端子ＶＳＳは、二次電池ＳＣの負極及びグランド電位に接続されている。

正極電源端子ＶＤＤ及び負極電源端子ＶＳＳの間には、充放電監視回路１１１、制御回路１１２及び検出器１１３が並列に接続されている。充放電監視回路１１１、制御回路１１２及び検出器１１３を動作させるために、ＶＤＤ－ＶＳＳ間の電圧がそれぞれ印加される。これらのうち、充放電監視回路１１１及び検出器１１３は、制御回路１１２によりオンオフ制御可能なスイッチ１１４，１１５を介して、ＶＤＤ－ＶＳＳ間の電圧がそれぞれ印加される。このスイッチ１１４，１１５は、通常状態からパワーダウン状態に移行する際にオンからオフにされ、パワーダウン状態から通常状態に移行する際にオフからオンにされる。

ここで、バッテリ装置１０において、「通常状態」とは、二次電池ＳＣが充放電可能な状態であって、充放電監視回路１１１、制御回路１１２、検出器１１３及びＶＭ検出器１１６を動作させている状態をいう。「パワーダウン状態」とは、二次電池ＳＣの放電経路を遮断するとともに、スイッチ１１４，１１５により充放電監視回路１１１及び検出器１１３の動作を停止させて消費電流を低減させている状態をいう。

なお、コンデンサ１７は、ＶＤＤ－ＶＳＳ間の電圧変動を抑制するために、一端が正極電源端子ＶＤＤに接続され、他端が負極電源端子ＶＳＳに接続されている。

充放電監視回路１１１は、二次電池ＳＣの過充電を検出して制御回路１１２に過充電検出信号を出力する。また、充放電監視回路１１１は、二次電池ＳＣの過放電を検出して制御回路１１２に過放電検出信号を出力する。

制御信号入力端子ＣＴＬは、コントローラ１４からのパワーダウン制御信号が入力される端子であり、検出器１１３と接続している。

検出器１１３は、コントローラ１４から入力されたパワーダウン制御信号をラッチ部１１２ａに出力する。この検出器１１３は、例えば、シュミットトリガを用いたバッファとすると、入力されるパワーダウン制御信号の電圧レベルがノイズなどで揺らいでも、より確実にパワーダウン制御信号をラッチ部１１２ａに出力することができる。

外部負電圧入力端子ＶＭは、外部負極端子ＥＢ－の電圧を検出するための端子であり、静電破壊の発生及び充電器を逆に接続したときのダメージを抑制するための抵抗１６を介して、外部負極端子ＥＢ－に接続されている。

ＶＭ検出器１１６は、所定の電圧値（「パワーダウン検出しきい値」と称することがある。）を基準として外部負電圧入力端子ＶＭの電圧を検出することにより、外部負電圧入力端子ＶＭがプルアップしたか否かを検出する。ＶＭ検出器１１６は、外部負電圧入力端子ＶＭがプルアップしたことを検出すると、制御回路１１２のラッチ部１１２ａにプルアップ信号（本実施形態ではＬレベルの非リセット信号）を出力する。また、ＶＭ検出器１１６は、外部負電圧入力端子ＶＭに充電器が接続され、外部負電圧入力端子ＶＭが別の所定の電圧値（「パワーダウン解除しきい値」と称することがある。）以下になりプルアップしていないことを検出すると、制御回路１１２のラッチ部１１２ａにプルアップ解除信号（本実施形態ではＨレベルのリセット信号）を出力する。ＶＭ検出器１１６としては、検出器１１３と同様に、例えば、シュミットトリガを用いたバッファとすると、入力されるプルアップ信号又はプルアップ解除信号の電圧レベルがノイズなどで揺らいでも、各信号をラッチ部１１２ａに出力することができる。

このように、充放電監視回路１１１、検出器１１３及びＶＭ検出器１１６は、それぞれ出力した信号を制御回路１１２に入力する。

制御回路１１２は、充放電監視回路１１１から過充電検出信号が入力されると、充電制御ＦＥＴ１３をオフにして充電を禁止する充電禁止信号を充電制御端子ＣＯに出力する。また、制御回路１１２は、二次電池ＳＣの充電を許可する場合には、充電制御ＦＥＴ１３をオンにして充電を許可する充電許可信号を充電制御端子ＣＯに出力する。

制御回路１１２は、充放電監視回路１１１から過放電検出信号が入力されると、放電制御ＦＥＴ１２をオフにして放電を禁止する放電禁止信号を放電制御端子ＤＯに出力する。また、制御回路１１２は、二次電池ＳＣの放電を許可する場合には、放電制御ＦＥＴ１２をオンにして放電を許可する放電許可信号を放電制御端子ＤＯに出力する。

このように、制御回路１１２は、充放電監視回路１１１からの信号に基づき、放電制御ＦＥＴ１２及び充電制御ＦＥＴ１３を用いて、二次電池ＳＣの充放電を制御することができる。

この制御回路１１２は、検出器１１３からパワーダウン制御信号を入力された後、最低動作電圧以下になったコントローラ１４の誤動作によりパワーダウン制御信号以外の信号を入力されてもパワーダウン状態に移行することができるように、ラッチ部１１２ａと、ドライバ１１２ｂとを備えている。

ラッチ部１１２ａは、検出器１１３からパワーダウン制御信号が入力されると、パワーダウン制御信号をラッチする。これにより、制御回路１１２は、パワーダウン状態に移行する途中で誤動作したコントローラ１４から検出器１１３を介してパワーダウン制御信号以外の信号がラッチ部１１２ａに入力されても、信号を受けつけず、より確実にパワーダウン状態に移行することができる。

特に、コントローラ１４と並列に接続されている負荷ＬＤの容量が大きい場合、二次電池ＳＣの放電経路を遮断してからコントローラ１４への放電時間が長くなるため、コントローラ１４は、最低動作電圧以下の状態が長く続き、動作が不安定な時間が長くなる場合がある。このような場合であっても、制御回路１１２は、より確実にパワーダウン状態に移行することができる。

また、ラッチ部１１２ａは、パワーダウン制御信号をラッチするとともに、パワーダウン制御信号に応じたラッチ信号をドライバ１１２ｂに出力する。

ドライバ１１２ｂは、ラッチ部１１２ａから入力されたラッチ信号に応じて、放電制御端子ＤＯ及び充電制御端子ＣＯをそれぞれオンオフ制御する。ドライバ１１２ｂは、パワーダウン制御信号に応じたラッチ信号をラッチ部１１２ａから入力されると、放電制御ＦＥＴ１２をオフにする放電禁止信号を出力する。

放電制御ＦＥＴ１２がオフになり放電経路を遮断すると、ラッチ部１１２ａは、外部負電圧入力端子ＶＭがプルアップしたと判定したＶＭ検出器１１６からプルアップ信号を入力される。すると、制御回路１１２は、スイッチ１１４，１１５をオフにするスイッチオフ信号をスイッチ１１４，１１５にそれぞれ出力する。これにより、充放電制御回路１１は、充放電監視回路１１１及び検出器１１３での消費電流を低減するパワーダウン状態に移行することができる。

パワーダウン状態に移行したバッテリ装置１０は、充電器が接続されると、外部負電圧入力端子ＶＭがプルアップしていないと判定したＶＭ検出器１１６がラッチ部１１２ａにプルアップ解除信号を出力して、パワーダウン状態から充放電が可能な通常状態に移行することができる。

放電制御ＦＥＴ１２は、一端が充電制御ＦＥＴ１３に接続され、他端が二次電池ＳＣの負極に接続されている。放電制御ＦＥＴ１２は、ゲートが放電制御端子ＤＯに接続されており、ドライバ１１２ｂから出力される放電制御信号によりオンオフ制御される。放電制御信号には、放電禁止信号及び放電許可信号の２種がある。

充電制御ＦＥＴ１３は、一端が外部負極端子ＥＢ－に接続され、他端が放電制御ＦＥＴ１２の一端に接続されている。充電制御ＦＥＴ１３は、ゲートが充電制御端子ＣＯに接続されており、ドライバ１１２ｂから出力される充電制御信号によりオンオフ制御される。充電制御信号には、充電禁止信号及び充電許可信号の２種がある。

コントローラ１４は、パワーダウン制御信号及び通常制御信号を出力することができる。このコントローラ１４は、本実施形態では、充放電制御回路１１にパワーダウン制御信号を出力すると、充放電制御回路１１により二次電池ＳＣからの放電経路を遮断されるため、外部負電圧入力端子ＶＭがプルアップされる。これにより、コントローラ１４は、自身の電源を十分確保できなくなり、最低動作電圧以下に低下した際に動作が不定になると、誤動作により通常制御信号を出力してしまうおそれがあるものとする。

図２は、本実施形態におけるラッチ部を示すブロック図である。
ラッチ部１１２ａは、２つのＯＲゲートＡ，Ｂと、２つのＳＲラッチ回路Ｃ，Ｄとを備えている。２つのＳＲラッチ回路Ｃ，Ｄは、遅延回路をそれぞれ備えているため、遅延付きラッチ回路と称する場合もある。

ＯＲゲートＡは、図１で示した検出器１１３の出力端子及びＳＲラッチ回路ＣのＱ端子が入力端子にそれぞれ接続されている。ＯＲゲートＡの出力端子は、ＳＲラッチ回路ＣのＳ端子に接続されている。

ＳＲラッチ回路Ｃは、Ｒ端子がＳＲラッチ回路ＤのＱ端子と接続されており、また前述のとおり、Ｓ端子がＯＲゲートＡの出力端子と接続されている。ＳＲラッチ回路ＣのＱ端子は、ＯＲゲートＡの入力端子、ＯＲゲートＢの入力端子及びＳＲラッチ回路ＤのＳ端子に接続されている。

ＳＲラッチ回路Ｄは、Ｒ端子が図１で示したＶＭ検出器１１６の出力端子と接続されており、また前述のとおり、Ｓ端子がＳＲラッチ回路ＣのＱ端子と接続されている。ＳＲラッチ回路ＤのＱ端子は、ＯＲゲートＢの入力端子と接続されており、また前述のとおり、ＳＲラッチ回路ＣのＲ端子にも接続されている。

ＯＲゲートＢは、前述のとおり、ＳＲラッチ回路ＣのＱ端子及びＳＲラッチ回路ＤのＱ端子が入力端子にそれぞれ接続されている。ＯＲゲートＢの出力端子は、図１で示したドライバ１１２ｂの入力端子に接続されている。

次に、通常状態からパワーダウン状態に移行する際のバッテリ装置１０の動作について、図１及び図２を参照しながら説明する。
ここでは、製品出荷時において、外部正極端子ＥＢ＋と外部負極端子ＥＢ－との間に負荷ＬＤが接続されている状態で、コントローラ１４からパワーダウン制御信号を出力して、バッテリ装置１０を通常状態からパワーダウン状態にする動作について説明する。
なお、二次電池ＳＣは、過充電電圧を超えない程度の電圧に充電され、放電制御ＦＥＴ１２と充電制御ＦＥＴ１３の両方をオンにしているものとする。

充放電制御回路１１は、コントローラ１４から制御信号入力端子ＣＴＬに出力されたパワーダウン制御信号を、検出器１１３を通じて制御回路１１２で受ける。制御回路１１２は、ラッチ部１１２ａにより、パワーダウン制御信号をラッチするとともにドライバ１１２ｂにパワーダウン制御信号に応じたラッチ信号を出力する。ドライバ１１２ｂは、ラッチ信号に応じて、放電制御端子ＤＯを介して放電制御ＦＥＴ１２をオフにする。

次に、このときのラッチ部１１２ａの動作について図２を参照しながら詳細に説明する。
ラッチ部１１２ａのＳＲラッチ回路Ｃは、図１で示した検出器１１３からのパワーダウン制御信号を、ＯＲゲートＡを介してＳ端子で受けると、ＯＲゲートＡの入力端子に戻してラッチする。さらに、ＳＲラッチ回路Ｃは、ＯＲゲートＢを介して放電制御ＦＥＴ１２をオフにする信号（Ｈレベル）をドライバ１１２ｂに出力するとともに、ＳＲラッチ回路ＤのＳ端子にも出力する。

ＳＲラッチ回路Ｄは、ＳＲラッチ回路Ｃからの信号（Ｈレベル）をＳ端子で受け、図１で示したＶＭ検出器１１６からのプルアップ信号（Ｌレベルの非リセット信号）を受ける。すると、ＳＲラッチ回路Ｄは、セット信号（Ｈレベル）を出力する。このセット信号は、引き続き放電制御ＦＥＴ１２をオフにする信号（Ｈレベル）であり、ＯＲゲートＢを介してドライバ１１２ｂに出力されると共に、ＳＲラッチ回路ＣのＲ端子にも入力される。これにより、ＳＲラッチ回路ＣのＱ端子は、リセットされる（Ｌレベル）。

図１に戻り、放電制御ＦＥＴ１２がオフになると、二次電池ＳＣから負荷ＬＤ及びコントローラ１４への放電経路が遮断される。このとき、外部負電圧入力端子ＶＭの電圧が二次電池ＳＣの正極端子の電圧近くまで上昇すると、コントローラ１４への印加電圧が最低動作電圧以下に低下して動作が不定になり、パワーダウン制御信号を出力した後に通常制御信号を出力してしまう場合がある。特に負荷ＬＤの容量が大きいと、二次電池ＳＣの放電経路を遮断してからコントローラ１４への放電時間が長くなるため、コントローラ１４は、最低動作電圧以下の状態が長く続き、動作が不安定な時間が長くなる場合がある。このような場合であっても、本実施形態のバッテリ装置１０は、ラッチ部１１２ａによりパワーダウン制御信号をラッチするため、より確実にパワーダウン状態に移行することができる。

また、二次電池ＳＣからの放電経路が遮断されると、外部負電圧入力端子ＶＭは、負荷ＬＤ及び抵抗１６を通じて二次電池ＳＣの正極端子の電圧近くまでプルアップする。ＶＭ検出器１１６は、外部負電圧入力端子ＶＭの電圧が所定の電圧値を超えたことを検出すると、制御回路１１２にプルアップ信号を出力する。制御回路１１２は、プルアップ信号が入力されると、スイッチ１１４，１１５をオフにして、充放電監視回路１１１及び検出器１１３をパワーダウン状態にする。

なお、バッテリ装置１０に充電器が接続され、パワーダウン状態から通常状態に移行する際には、図２で示したＳＲラッチ回路Ｄは、ＶＭ検出器１１６からプルアップ解除信号を受けると、ラッチを解除する信号（Ｌレベル）をＳＲラッチ回路ＣのＲ端子及びＯＲゲートＢにそれぞれ出力して放電制御ＦＥＴ１２をオンにする。これとともに、制御回路１１２は、スイッチ１１４、１１５をオンにして充放電監視回路１１１及び検出器１１３を動作させることで通常状態へ移行する。

以上のように、本実施形態の充放電制御回路１１によれば、コントローラ１４からパワーダウン制御信号を入力されると、パワーダウン制御信号をラッチするとともに、二次電池ＳＣからコントローラ１４への放電経路を遮断する制御回路１１２を有する。これにより、充放電制御回路１１は、放電経路を遮断されて最低動作電圧以下に低下したコントローラ１４の誤動作により通常制御信号が入力されても、確実にパワーダウン状態に移行することができる。

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能であることは言うまでもない。

本実施形態では、放電制御ＦＥＴ１２及び充電制御ＦＥＴ１３を二次電池ＳＣの負極側に接続したが、例えば、図３に示す変形例のように、二次電池ＳＣの正極側に接続するようにしてもよい。また、放電制御ＦＥＴ１２及び充電制御ＦＥＴ１３をＮｃｈとしたが、これに限ることなく、Ｐｃｈとしてもよい。

１０ バッテリ装置
１１ 充放電制御回路
１１１ 充放電監視回路
１１２ 制御回路
１１２ａ ラッチ部
１１２ｂ ドライバ
１１３ 検出器（バッファ）
１１４，１１５ スイッチ
１１６ ＶＭ検出器
１２ 放電制御ＦＥＴ
１３ 充電制御ＦＥＴ
ＶＤＤ 正極電源端子
ＶＳＳ 負極電源端子
ＤＯ 放電制御端子
ＣＯ 充電制御端子
ＶＭ 外部負電圧入力端子
ＣＴＬ 制御信号入力端子
ＥＢ＋ 外部正極端子
ＥＢ－ 外部負極端子
ＳＣ 二次電池
ＬＤ 負荷

Claims (4)

1. 二次電池及び容量を含む負荷がそれぞれ並列に接続されている外部のコントローラからの制御信号によって制御可能な充放電制御回路であって、
   パワーダウン状態に移行するパワーダウン制御信号が前記コントローラから入力されると、前記パワーダウン制御信号をラッチするとともに、前記二次電池と前記負荷及び前記コントローラとの共通の放電経路を遮断する制御回路を有することを特徴とする充放電制御回路。
2. 前記制御回路は、前記二次電池と前記コントローラとの間に接続されている放電制御ＦＥＴをオフにする放電禁止信号を出力し、前記放電経路を遮断する請求項１に記載の充放電制御回路。
3. 前記制御回路は、
   前記コントローラから入力された前記パワーダウン制御信号をラッチするとともに、ラッチした前記パワーダウン制御信号に応じたラッチ信号を出力するラッチ部と、
   前記ラッチ部から前記ラッチ信号を入力されると、前記放電禁止信号を出力するドライバと、
   を備える請求項２に記載の充放電制御回路。
4. 二次電池と、
   前記二次電池に接続されている、容量を含む負荷と、
   前記二次電池と接続され、パワーダウン状態に移行するパワーダウン制御信号を出力するコントローラと、
   前記二次電池及び前記コントローラの間において、前記二次電池と前記負荷及び前記コントローラとの共通の放電経路に接続されている放電制御ＦＥＴと、
   前記二次電池に対して前記コントローラと並列に接続されている請求項１から３のいずれかに記載の充放電制御回路と、
   を有することを特徴とするバッテリ装置。
   
   

Images