JP2024052010A - 電圧生成回路及び音声出力回路 - Google Patents
電圧生成回路及び音声出力回路 Download PDFInfo
- Publication number
- JP2024052010A JP2024052010A JP2022158437A JP2022158437A JP2024052010A JP 2024052010 A JP2024052010 A JP 2024052010A JP 2022158437 A JP2022158437 A JP 2022158437A JP 2022158437 A JP2022158437 A JP 2022158437A JP 2024052010 A JP2024052010 A JP 2024052010A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- output
- electrically connected
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 20
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】入力電圧に重畳された変動成分を低減して電圧を生成できる電圧生成回路を提供する。【解決手段】電圧生成回路は、入力電圧が入力される電圧入力端子と、出力電圧が出力される電圧出力端子と、第1端子が電圧入力端子に電気的に接続される第1抵抗素子と、第3端子が第2端子に電気的に接続され、第4端子が接地電位に電気的に接続される第2抵抗素子と、第1容量端子が電圧入力端子に電気的に接続される第1容量素子と、第5端子が第2容量端子に電気的に接続される第3抵抗素子と、第7端子が第6端子に電気的に接続される第4抵抗素子と、第1反転入力端子が第6端子に電気的に接続され、第1非反転入力端子が第2端子に電気的に接続され、第1出力端子が電圧出力端子及び第8端子に電気的に接続される第1オペアンプと、を備える。【選択図】図2
Description
本開示は、電圧生成回路及び音声出力回路に関する。
従来、所定の電圧を生成する電圧生成回路として、増幅及びレベルシフトを行う前置増幅器が知られている。この前置増幅器は、一対の入力端子から入力される入力信号をオペアンプで増幅して出力する前置増幅器であって、一対の入力端子のうちの負入力端子を、負側入力抵抗を介してオペアンプの反転入力端子に接続すると共に、オペアンプの反転入力端子と出力とを帰還抵抗で接続し、正入力端子を、正側入力抵抗を介してオペアンプの非反転入力端子に接続すると共に、正の基準電圧を抵抗分圧した分圧点をオペアンプの非反転入力端子に接続する(特許文献1参照)。
従来の電圧生成回路は、入力電圧に重畳された変動成分の低減が不十分な状態で電圧を生成することがあり、さらなる改善が求められている。
本開示は、入力電圧に重畳された変動成分を低減して電圧を生成できる電圧生成回路及び音声出力回路を提供する。
本開示の一態様は、入力電圧が入力される電圧入力端子と、出力電圧が出力される電圧出力端子と、第1端子と第2端子とを有し、前記第1端子が前記電圧入力端子に電気的に接続される第1抵抗素子と、第3端子と第4端子とを有し、前記第3端子が前記第2端子に電気的に接続され、前記第4端子が接地電位に電気的に接続される第2抵抗素子と、第1容量端子と第2容量端子とを有し、前記第1容量端子が前記電圧入力端子に電気的に接続される第1容量素子と、第5端子と第6端子とを有し、前記第5端子が前記第2容量端子に電気的に接続される第3抵抗素子と、第7端子と第8端子とを有し、前記第7端子が前記第6端子に電気的に接続される第4抵抗素子と、第1反転入力端子、第1非反転入力端子、および第1出力端子を有し、前記第1反転入力端子が前記第6端子に電気的に接続され、前記第1非反転入力端子が前記第2端子に電気的に接続され、前記第1出力端子が前記電圧出力端子及び前記第8端子に電気的に接続される第1オペアンプと、を備える電圧生成回路である。
本開示の一態様は、上記の電圧生成回路と、第4オペアンプと、を備え、前記第4オペアンプは、第1入力端子、第2入力端子、及び第4出力端子を有し、前記第1入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、前記第2入力端子に音声入力信号を入力し、前記音声入力信号に基づいた音声出力信号を前記第4出力端子から出力する、音声出力回路である。
本開示によれば、入力電圧に重畳された変動成分を低減して電圧を生成できる。
(本開示の基礎となった知見)
従来の電圧生成回路は、バイアス電圧を出力するバイアス回路として動作し得る。このバイアス回路は、入力された入力電圧に基づいてバイアス電圧を出力するが、入力電圧が変動すると、その変動成分を含んだままバイアス電圧が出力されてしまう。この変動成分を除去するために、バイアス回路にコンデンサのような素子が付加されることで、変動成分を吸収させる方法が考えられる。しかし、この場合、コンデンサの静電容量を大きくする必要があるため、コンデンサが大型化し、バイアス回路を含む装置の大型化につながる。そのため、装置が大型化することを抑制しつつ変動成分を低減する技術が求められている。
従来の電圧生成回路は、バイアス電圧を出力するバイアス回路として動作し得る。このバイアス回路は、入力された入力電圧に基づいてバイアス電圧を出力するが、入力電圧が変動すると、その変動成分を含んだままバイアス電圧が出力されてしまう。この変動成分を除去するために、バイアス回路にコンデンサのような素子が付加されることで、変動成分を吸収させる方法が考えられる。しかし、この場合、コンデンサの静電容量を大きくする必要があるため、コンデンサが大型化し、バイアス回路を含む装置の大型化につながる。そのため、装置が大型化することを抑制しつつ変動成分を低減する技術が求められている。
以下、図面を参照しながら、本開示に係る電圧生成回路及び音声出力回路の実施形態について説明する。
[第1の実施形態]
(音声出力回路の構成)
(音声出力回路の構成)
図1は、第1の実施形態に係る音声出力回路100の一例を示す回路図である。音声出力回路100は、音声信号の増幅回路である。音声出力回路100は、音声入力端子Viと、音声出力端子Voと、オペアンプOP10と、電圧生成回路10と、を含む。
オペアンプOP10は、反転入力端子op10-と、非反転入力端子op10+と、出力端子Vop10と、を含む。反転入力端子op10-は、直列に接続された容量素子C11と抵抗素子R13とを介して、音声入力端子Viに電気的に接続される。また、反転入力端子op10-は、並列に接続された容量素子C12と抵抗素子R14とを介して、出力端子Vop10に電気的に接続される。非反転入力端子op10+は、電圧生成回路10の電圧出力端子(図1では不図示)に接続される。非反転入力端子op10+には、電圧生成回路10により生成されたバイアス電圧が入力される。出力端子Vop10は、容量素子C13を介して音声出力端子Voに電気的に接続される。容量素子C11、容量素子C12および容量素子C13は、いずれも、例えばコンデンサである。
音声出力回路100は、電源電圧と、接地電位つまりグランドと、に電気的に接続される、単電源の増幅回路である。音声出力回路100は、例えば、音声入力信号の振幅を2倍に増幅して、音声出力信号として出力する。音声出力回路100は、例えばカーオーディオにおいて使用可能である。
図1において、グラフg1は、音声入力端子Viにおける音声入力信号の電圧振幅波形を示す。グラフg1では、実線が、音声入力信号の振幅が最大である場合の波形を示し、破線が、音声入力信号の振幅が最大よりも小さい場合の波形の例を示している。ここで、最大である場合の音声入力信号の振幅とは、オペアンプOP10が、音声入力信号を歪ませずに音声出力できる最大の振幅である。実線で示される波形と破線で示される波形との関係については、グラフg2、グラフg3、グラフg4についても同様である。
グラフg2は、容量素子C11と抵抗素子R13の間における入力信号の電圧振幅波形を示す図である。グラフg2では、いずれの波形においても、音声入力端子Viからの信号にバイアス電圧が付加されている。バイアス電圧は、電圧生成回路10により生成され出力される電圧であり、例えば電源電圧の半分(1/2)の電圧である。
グラフg3は、オペアンプOP10の出力端子Vop10における出力信号の電圧振幅波形を示す図である。グラフg3に示される波形は、グラフg2に示される波形の位相が反転し、かつ、所定の増幅率で振幅が増幅されたものとなる。増幅率は、例えば2倍である。
グラフg4は、音声出力端子Voにおける音声出力信号の電圧振幅波形を示す図である。グラフg4に示される音声出力信号では、容量素子C13の作用により、バイアス電圧が除去されている。
したがって、電圧生成回路から出力された出力電圧としてのバイアス電圧にノイズ成分が重畳されている場合には、オペアンプOP10はノイズ成分を付加して入力信号を増幅する。そのため、バイアス電圧として、ノイズ成分を含まない、一定の電圧が得られることが好ましい。これにより、ノイズ成分が重畳されることなく、オペアンプOP10が入力信号を増幅して出力することができる。この場合、オペアンプOP10の増幅処理により、大きな振幅の信号を確保できる。ノイズ成分とは、電圧の直流成分以外の交流成分であり、電圧の変動成分である。
なお、バイアス電圧は、電源電圧の半分の値でなくてもよい。例えば、バイアス電圧は、オペアンプOP10を構成するICに依存して、電源電圧の半分の値以外の電圧に調整されてもよい。
電圧生成回路10は、様々な回路構成を有することが可能である。以下、電圧生成回路10の回路構成を、実施形態毎に説明する。第1の実施形態の電圧生成回路10は、電圧生成回路10Aである。第2の実施形態の電圧生成回路10は、電圧生成回路10Bである。第3の実施形態の電圧生成回路10は、電圧生成回路10Cである。第4の実施形態の電圧生成回路10は、電圧生成回路10Dである。第5の実施形態の電圧生成回路10は、電圧生成回路10Eである。なお、音声出力回路100の構成は、各実施形態において同じである。
(電圧生成回路の構成)
図2は、電圧生成回路10Aの一例を示す回路図である。電圧生成回路10Aは、電圧入力端子Vinと、電圧出力端子Voutと、抵抗素子R1と、抵抗素子R2と、抵抗素子R6と、抵抗素子R7と、容量素子C1と、オペアンプOP1と、を備える。
図2は、電圧生成回路10Aの一例を示す回路図である。電圧生成回路10Aは、電圧入力端子Vinと、電圧出力端子Voutと、抵抗素子R1と、抵抗素子R2と、抵抗素子R6と、抵抗素子R7と、容量素子C1と、オペアンプOP1と、を備える。
電圧入力端子Vinには、入力電圧が入力される。電圧出力端子Voutから、出力電圧が出力される。抵抗素子R6は、端子tr1と端子tr2を有する。端子tr1は、電圧入力端子Vinに電気的に接続される。ここで、「電気的に接続される」とは、2つの素子が直接接続される場合と、間に他の導電性素子を挟んで電流が一方から他方へ流入可能に接続される場合と、を含む。抵抗素子R7は、端子tr3と端子tr4とを有する。端子tr3は、端子tr2に電気的に接続される。端子tr4は、接地電位つまりグランドに電気的に接続される。容量素子C1は、容量端子tc1と容量端子tc2とを有する。以下、容量素子が有する端子のことを、容量端子と呼ぶことがある。容量端子tc1は、電圧入力端子Vin及び端子tr1に電気的に接続される。抵抗素子R1は、端子tr5と端子tr6とを有する。端子tr5は容量端子tc2に電気的に接続される。端子tr5は、容量端子tc2に直接接続されてもよい。抵抗素子R2は、端子tr7と端子tr8とを有する。端子tr7は、端子tr6に電気的に接続される。
オペアンプOP1は、反転入力端子op1-と、非反転入力端子op1+と、出力端子Vop1と、を有する。反転入力端子op1-は、端子tr6及び端子tr7に電気的に接続される。非反転入力端子op1+は、端子tr2及び端子tr3に電気的に接続される。出力端子Vop1は、電圧出力端子Vout及び端子tr8に電気的に接続される。オペアンプOP1は、正側の電源端子と負側の電源端子と、も有する。正側の電源端子が電源電位に電気的に接続され、負側の電源端子が接地電位に電気的に接続される。つまり、電圧生成回路10Aは、単電源の回路である。正側の電源端子には、例えば、電圧入力端子Vinに入力される入力電圧と同じ電圧が入力される。正側の電源端子に入力される電圧は、電圧入力端子Vinに入力される入力電圧と異なっていてもよい。
抵抗素子R6の抵抗値は、例えば10kΩである。抵抗素子R7の抵抗値は、例えば10kΩである。容量素子C1の容量値は、例えば1μFである。抵抗素子R1の抵抗値は、例えば30kΩである。抵抗素子R2の抵抗値は、例えば30kΩである。各素子の容量値は、例えば静電容量の値である。
電圧入力端子Vinから入力された入力電圧は、抵抗素子R6及び抵抗素子R7によって分圧され、非反転入力端子op1+に入力される。入力電圧は、本来の入力電圧である直流成分と、ノイズである変動成分と、を含み得る。本実施形態において、抵抗素子R6の抵抗値と抵抗素子R7の抵抗値とは等しい。したがって、入力電圧は、およそ半分の大きさの電圧として非反転入力端子op1+に入力される。このとき、入力電圧に含まれる直流成分と変動成分とは、いずれもおよそ半分の大きさになって非反転入力端子op1+に入力される。非反転入力端子op1+に入力された変動成分は、振幅が(1+(抵抗素子R2の抵抗値)/(抵抗素子R1の抵抗値))倍されて、出力端子Vop1に出力される。このとき、非反転入力端子op1+に入力された変動成分と、出力端子Vop1に出力される変動成分とで、位相は反転しない。本実施形態において、抵抗素子R1の抵抗値と、抵抗素子R2の抵抗値とは等しい。したがって、非反転入力端子op1+に入力された変動成分は、位相は変わらず、振幅は2倍で、出力端子Vop1に出力される。つまり、入力電圧に含まれる変動成分と同じ大きさの振幅の変動成分が、出力端子Vop1に出力される。また、電圧入力端子Vinから入力された入力電圧は、容量素子C1及び抵抗素子R1を介して、反転入力端子op1-に入力される。容量素子C1は、入力電圧の直流成分を遮断することで、入力電圧から変動成分を抽出する。抵抗素子R1に入力された変動成分は、位相が反転し、かつ、振幅が(抵抗素子R2の抵抗値)/(抵抗素子R1の抵抗値)倍されて、出力端子Vop1に出力される。本実施形態において、抵抗素子R1の抵抗値と、抵抗素子R2の抵抗値とは等しい。したがって、抵抗素子R1に入力された変動成分は、位相が反転し、振幅は1倍で、出力端子Vop1に出力される。これにより、電圧生成回路10Aは、非反転入力端子op1+に入力された変動成分を相殺できるため、電圧出力端子Voutから出力される出力電圧に含まれる変動成分を低減できる。
なお、変動成分としてのノイズとしては、例えば以下のノイズが考えられる。ノイズは、電圧入力端子Vinに電気的に接続されたマイコン、DSP、又はその他のデバイスが発生するノイズを含んでよい。ノイズは、電圧生成回路10や音声出力回路100が搭載される車両の駆動系が発生する電気的なノイズを含んでよい。例えば、ノイズは、車両のオルタネータ、モータ、又はイグニッションノイズ等のノイズを含んでよい。また、ノイズは、車両の外部に由来する電気的なノイズを含んでもよい。また、ノイズは、音声出力回路100が発生するノイズも含み得る。
このような電圧生成回路10によれば、電圧入力端子Vinに入力される入力電圧に含まれ得る変動成分を容量素子C1により抽出し、反転入力端子op1-へ印加し、オペアンプOP1から出力された信号をフィードバックする。これにより、電圧生成回路10は、変動成分を打ち消すことができ、入力電圧に変動があっても一定の電圧を出力できる。また、電圧生成回路10は、変動成分をフィルタにより抑圧する場合と比較して、小型の部品により、変動成分を除去できる。また、電圧生成回路10は、ツェナーダイオードなどのダイオードを使用して変動成分を除去していない。したがって、例えばダイオード等を用いた場合に起こり得る、電圧生成回路10内の素子によるノイズの発生も抑制できる。また、抵抗素子R6の抵抗値と、抵抗素子R7の抵抗値との比は、抵抗素子R1の抵抗値と、抵抗素子R2の抵抗値との比と等しい。これにより、オペアンプOP1の出力電圧が変動しにくくなる。
また、電圧生成回路10Aは、後述する第2の実施形態の電圧生成回路10Bが容量素子C2を備える場合と比較して、広範囲の周波数帯域で変動成分を除去できる。
また、このような電圧生成回路10を備える音声出力回路100は、変動成分が抑制された一定の電圧をバイアス電圧として利用できる。これにより、変動成分が重畳されることなく、音声出力回路100は音声入力信号を増幅して出力することができる。したがって、音声出力回路100は、ノイズが抑制された音声出力信号を出力できる。
[第2の実施形態]
(電圧生成回路の構成)
図3は、第2の実施形態に係る電圧生成回路10Bの一例を示す回路図である。電圧生成回路10Bは、容量素子C2を備える点で電圧生成回路10Aと異なる。電圧生成回路10Bについて、第1の実施形態に係る電圧生成回路10Aと同様の構成や動作については、その説明を省略又は簡略化する。
(電圧生成回路の構成)
図3は、第2の実施形態に係る電圧生成回路10Bの一例を示す回路図である。電圧生成回路10Bは、容量素子C2を備える点で電圧生成回路10Aと異なる。電圧生成回路10Bについて、第1の実施形態に係る電圧生成回路10Aと同様の構成や動作については、その説明を省略又は簡略化する。
電圧生成回路10Bは、電圧生成回路10Aの構成に加え、容量素子C2を備える。容量素子C2は、容量端子tc3と容量端子tc4とを有する。容量端子tc3は端子tr7に電気的に接続される。容量端子tc3は、端子tr7に直接接続されてもよい。容量端子tc4は端子tr8及びオペアンプOP1の出力端子Vop1に電気的に接続される。容量端子tc4は端子tr8および出力端子Vop1に直接接続されてもよい。容量素子C2は、抵抗素子R2と並列に接続される。
容量素子C2の容量値は、例えば0.47pFである。
容量素子C2は、容量素子C2を通過する高周波成分の位相を調整する。そのため、容量素子C2は、出力端子Vop1から反転入力端子op1-にフィードバックされるフィードバック回路での位相遅れを改善できるため、高周波数帯域でのオペアンプOP10の発振の抑制に寄与する。
(入力電圧と出力電圧との関係)
次に、電圧入力端子Vinから入力される入力電圧と、電圧出力端子Voutから出力される出力電圧と、の関係について説明する。
次に、電圧入力端子Vinから入力される入力電圧と、電圧出力端子Voutから出力される出力電圧と、の関係について説明する。
なお、以下の説明では、各抵抗素子(R1、R2、…)の抵抗値について、抵抗素子に付された符号と同じ符号を用いて説明することがある。同様に、各容量素子(C1、C2、…)の容量値についても、容量素子に付された符号と同じ符号を用いて説明することがある。また、電圧入力端子Vinから入力される入力電圧の値についても、電圧入力端子Vinと同じ符号を用いて説明することがある。同様に、電圧出力端子Voutから出力される出力電圧の値についても、電圧出力端子Voutと同じ符号を用いて説明することがある。
図3に示すように、直列に接続された容量素子C1と抵抗素子R1とは、インピーダンスZ1を形成する。また、並列に接続された容量素子C2と抵抗素子R2とは、インピーダンスZ2を形成する。以下、各インピーダンス(Z1、Z2)のインピーダンス値についても、インピーダンスに付された符号と同じ符号を用いて説明することがある。
まず、点p1における電圧V1は、以下の式(1)及び式(2)で表せる。なお、「・」は乗算符号を示す。点p1は、端子tr6、反転入力端子op1-、および端子tr7が接続されるノードである。電圧V1は、反転入力端子op1-に入力される電圧を表す。
V1=Vin-I1・Z1 ・・・(1)
V1=Vout+I2・Z2 ・・・(2)
なお、I1は、抵抗素子R1から点p1に流れる電流である。I2は、点p1から抵抗素子R2及び容量素子C2へ流れる電流である。
V1=Vin-I1・Z1 ・・・(1)
V1=Vout+I2・Z2 ・・・(2)
なお、I1は、抵抗素子R1から点p1に流れる電流である。I2は、点p1から抵抗素子R2及び容量素子C2へ流れる電流である。
また、点p2における電圧V2は、以下の式で表せる。点p2は、端子tr2、端子tr3および非反転入力端子op1+が接続されるノードである。電圧V2は、非反転入力端子op1+に入力される電圧を表す。
ここで、オペアンプOP1は、電圧V1と電圧V2とが同じ電圧になるよう動作する。そのため、以下の関係式が成り立つ。
V1=V2 ・・・(4)
V1=V2 ・・・(4)
式(1)と式(4)とを基に、電流I1について解くと、以下の関係式が成り立つ。
また、キルヒホッフの法則より、点p1に流れる電流は、以下となる。
I1=I2+I3
なお、I3は、点p1から反転入力端子op1-に流れる電流である。
I1=I2+I3
なお、I3は、点p1から反転入力端子op1-に流れる電流である。
反転入力端子op1-の入力インピーダンスは非常に高い。そのため、電流I3はほぼ無視できる電流量である。そのため、以下の関係式が成り立つ。
I1=I2 ・・・(6)
I1=I2 ・・・(6)
式(2)、式(3)、式(4)、式(5)及び式(6)を基に出力電圧Voutについて解くと、以下となる。
次に、入力電圧の直流成分と変動成分に対する動作について説明する。
まず、上記の式(7)を簡易的な式とするために、R6=R7とし、式(7)を変形し、式(8)とする。
インピーダンスZ1とインピーダンスZ2とを複素数で表現する。
インピーダンスZ1は、容量素子C1と抵抗素子R1の直列合成抵抗なので、以下の関係式が成り立つ。
インピーダンスZ1は、容量素子C1と抵抗素子R1の直列合成抵抗なので、以下の関係式が成り立つ。
ここで、ω=2πfを代入し変形すると、以下の関係式が成り立つ。周波数fは、入力電圧に含まれる変動成分の周波数である。
ここで、式(9)の実部と虚部が等しくなる周波数fをカットオフ周波数flowとすると、以下の関係式が成り立つ。
周波数fがカットオフ周波数flowより低い場合、インピーダンスZ1が高くなる。f=0、即ち入力電圧が直流成分のみを含む場合においては、インピーダンスZ1は無限大Ωとなる。入力電圧Vinに含まれる直流成分は、式(8)のインピーダンスZ1に無限大数を代入すると、以下の関係式が成り立つ。
このように、出力電圧Voutは、入力電圧Vinの1/2の値となる。
また、インピーダンスZ2は、容量素子C2と抵抗素子R2の並列合成抵抗なので、以下の関係式が成り立つ。
さらに、ω=2πfを代入し変形すると、以下の関係式が成り立つ。
周波数fがカットオフ周波数fhighより高い場合、インピーダンスZ2の逆数(1/Z2)の値(アドミッタンス)が高くなる。即ちf=無限大の場合、インピーダンスZ2は0Ωとなる。入力電圧Vinに含まれる高周波成分は、式(9)のインピーダンスZ2に0を代入すると、以下の関係式が成り立つ。
このように、出力電圧Voutは、入力電圧Vinの1/2の値となる。
一方、周波数fがカットオフ周波数flowとカットオフ周波数fhighとの間、かつZ1=Z2となる場合、式(8)の括弧内が「0」となり、出力電圧Voutが0となる。つまり、この場合、入力電圧Vinの変動成分は出力電圧Voutに出力されず、除去されることになる。
このZ1=Z2となる周波数fを求めると、式(9)と式(10)とを基に、以下の関係式が成り立つ。
式(11)を変形すると、以下の関係式が成り立つ。
ここで、R2=R1、C1>>C2とすると、左辺第1項は「1」、第4項は「0」として近似できる。従って式(12)は、以下となる。
式(13)を周波数fについて解くと、以下の関係式が成り立つ。
式(14)が示す周波数fの場合、電圧生成回路10Bが変動成分を除去する効果が一番高くなる。
なお、上記のカットオフ周波数flowは、例えば5Hz以上10Hz以下であり、カットオフ周波数fhighは、例えば500kHz以上10MHz以下であってもよく、10MHz以上であってもよい。この場合、電圧生成回路10Bは、20Hz~20kHzの周波数範囲や20Hz~100kHzの周波数範囲において、入力電圧の変動成分を好適に除去可能である。
図4は、比較例に係る電圧生成回路10Xを示す回路図である。電圧生成回路10Xは、抵抗素子R8Xと、抵抗素子R9Xと、容量素子C5Xと、オペアンプOPXと、電圧入力端子VinXと、電圧出力端子VoutXと、を備える。
抵抗素子R8Xは、一端が電圧入力端子VinXに電気的に接続される。抵抗素子R9Xは、一端が、抵抗素子R8Xの他端に電気的に接続され、他端が、接地電位に電気的に接続される。容量素子C5Xは、一端が、抵抗素子R8Xの他端と抵抗素子R9Xの一端とに電気的に接続され、他端が、接地電位に電気的に接続される。
オペアンプOPXは、その反転入力端子opX-が、その出力端子に電気的に接続される。オペアンプOPXは、その非反転入力端子opX+が、抵抗素子R8Xの他端と抵抗素子R9Xの一端と容量素子C5Xの一端とに電気的に接続される。オペアンプOPXは、その出力端子VopXが、その反転入力端子opX-と電圧出力端子VoutXとに電気的に接続される。
抵抗素子R8Xの抵抗値は、例えば10kΩである。抵抗素子R9Xの抵抗値は、例えば10kΩである。容量素子C5Xの容量値は、例えば1μFである。
図5は、第2の実施形態及び比較例に係るノイズ成分としての変動成分の入出力特性を示す図である。具体的には、図5は、電圧入力端子に、変動成分として正弦波を印加し、正弦波を20Hz~20kHzの範囲でスイープしたときに、電圧出力端子Voutに現れる変動成分の大きさの変化を示す。20Hz~20kHzは、一般的な可聴周波数範囲に相当する。図5では、本実施形態の変動成分を示すノイズ信号SG1が実線で、比較例の変動成分を示すノイズ信号SGXが破線で示されている。図5では、ノイズ信号SG1及びノイズ信号SGXが、入力に対する出力を示す相対値(dB)、つまり入力電圧に含まれる変動成分に対する、出力電圧に含まれる変動成分を示す相対値で示されている。
可聴周波数範囲において本実施形態のノイズ信号SG1と比較例のノイズ信号SGXとを比較すると、可聴周波数範囲の全体にわたってノイズ信号SG1がノイズ信号SGXよりも小さくなっており、ノイズがより低減されていることが理解できる。例えば20Hz付近では、本実施形態の方が比較例よりも10dB程度さらにノイズを低減できている。したがって、本実施形態の方が比較例よりも、入力側のノイズが出力側に伝達され難いことが理解できる。さらに、本実施形態では、入力ノイズが大きく低減される周波数(例えばおよそ8kHz)が存在することが理解できる。この周波数は、上述した式(14)で導出される周波数fに相当する。本実施形態では、容量素子C1により定まる低い周波数と、オペアンプOP1の動作性能に依存する高い周波数と、の間の変動成分を低減可能である。
なお、電圧生成回路10Bは、容量値C1および抵抗値R1が調整されることで、図5に示されるグラフの傾きを調整可能である。したがって、電圧生成回路10Bにおいて、変動成分の低減機能つまりノイズキャンセル機能の強度や周波数範囲を調整できる。
なお、第1の実施形態では変動成分の入出力特性を特にグラフで図示していないが、第1の実施形態でも同様である。
[第2の実施形態の第1変形例]
第2の実施形態では、抵抗値R1と抵抗値R2とが等しく、抵抗値R6と抵抗値R7とが等しい形態を例示したが、これに限られない。第1変形例では、抵抗値R6:抵抗値R7=抵抗値R1:抵抗値R2を満たせばよく、抵抗値R1と抵抗値R2とが異なり、抵抗値R6と抵抗値R7とが異なってもよい。この場合、出力電圧Voutは、以下の関係式を満たす。
第2の実施形態では、抵抗値R1と抵抗値R2とが等しく、抵抗値R6と抵抗値R7とが等しい形態を例示したが、これに限られない。第1変形例では、抵抗値R6:抵抗値R7=抵抗値R1:抵抗値R2を満たせばよく、抵抗値R1と抵抗値R2とが異なり、抵抗値R6と抵抗値R7とが異なってもよい。この場合、出力電圧Voutは、以下の関係式を満たす。
電圧生成回路10Bは、この関係式を満たすことで、電圧出力端子Voutから出力される出力電圧を任意に変更可能である。この場合でも、電圧生成回路10Bは、ノイズ成分としての変動成分を低減可能である。なお、本変形例では、一例として、抵抗素子R6の抵抗値は16.667kΩであり、抵抗素子R7の抵抗値は10kΩである。また、一例として、抵抗素子R1の抵抗値は30kΩであり、抵抗素子R2の抵抗値は18kΩである。
ここで、出力電圧Voutを任意の電圧にすることについて考察する。
電圧生成回路10において、出力電圧Voutの直流成分を入力電圧Vinの直流成分の1/2ではなく、任意の値とすることは、抵抗素子R6と抵抗素子R7との抵抗値の比率を変えることで実現できる。この場合、カットオフ周波数flow~fhighの間の交流成分を除去するために、抵抗値R1と抵抗値R2とを調整する必要がある。
入力電圧Vinが直流成分のみの場合、インピーダンスZ1が無限大Ωになるので、式(7)にインピーダンスZ1=無限大を代入すると、抵抗値R6と抵抗値R7とにおいて、以下の関係式が成り立つ。
式(15)を用いることで、抵抗値R7と出力電圧Voutを決定すれば抵抗値R6を決定することができる。
この時、式(7)の括弧内が「0」となるようにインピーダンスZ1及びインピーダンスZ2の定数を決めれば、カットオフ周波数flow~fhighの間の交流成分は出力電圧Voutに出力されず除去できる。すなわち、式(7)の括弧内が「0」となる抵抗値R6、抵抗値R7、インピーダンスZ1、及びインピーダンスZ2の関係を求めればよい。具体的には、以下の式(16)の関係とすればよい。
また、容量値C1と容量値C2は小さいので、無視することができる。そのため、式(17)の関係とすることで近似できる。
このように、電圧生成回路10Bにおいて、各抵抗素子の抵抗値を調整することで、生成されるバイアス電圧を任意の値に調整できる。また、電圧生成回路10Bにおいて、抵抗値R6:抵抗値R7=抵抗値R1:抵抗値R2とすることで、ノイズキャンセル能力を維持したまま、オペアンプOP1が動作可能である範囲内で、任意の出力電圧を出力できる。
[第2の実施形態の第2変形例]
第2の実施形態では、電圧生成回路10Bでは、オペアンプOP1が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。電圧生成回路10Bは、両電源のオペアンプOP1を備えても動作可能である。一例として、オペアンプOP1の正側の電源端子(Vin)には、直流成分8Vと変動成分との合計が印加され得る。また、オペアンプOP1の負側の電源端子(-V)には、直流成分-8Vが印加され得る。
第2の実施形態では、電圧生成回路10Bでは、オペアンプOP1が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。電圧生成回路10Bは、両電源のオペアンプOP1を備えても動作可能である。一例として、オペアンプOP1の正側の電源端子(Vin)には、直流成分8Vと変動成分との合計が印加され得る。また、オペアンプOP1の負側の電源端子(-V)には、直流成分-8Vが印加され得る。
[第2の実施形態の第3変形例]
第2の実施形態では、電圧生成回路10Bでは、オペアンプOP1が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。オペアンプOP1の、正側の電源端子が接地電位に接続され、負側の電源端子が所定の電位に接続されてもよい。つまり、電圧生成回路10Bは、プラス単電源のオペアンプOP1を備えても動作可能であり、マイナス単電源のオペアンプOP1を備えても動作可能である。
第2の実施形態では、電圧生成回路10Bでは、オペアンプOP1が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。オペアンプOP1の、正側の電源端子が接地電位に接続され、負側の電源端子が所定の電位に接続されてもよい。つまり、電圧生成回路10Bは、プラス単電源のオペアンプOP1を備えても動作可能であり、マイナス単電源のオペアンプOP1を備えても動作可能である。
第2の実施形態の電圧生成回路10Bは、第1の実施形態と比較して、容量素子C2を備えることで、オペアンプOP1の発振を抑制できる。この点以外の効果は、第1の実施形態と同様である。したがって、上記で考察した入力電圧と出力電圧との関係や、図5の比較結果は、第1の実施形態でも同様に言える。
[第3の実施形態]
図6は、第3の実施形態に係る電圧生成回路10Cの一例を示す回路図である。電圧生成回路10Cは、容量素子C3を備える点で電圧生成回路10Bと異なる。電圧生成回路10Cについて、第1の実施形態に係る電圧生成回路10A又は第2の実施形態に係る電圧生成回路10Bと同様の構成については、その説明を省略又は簡略化する。
図6は、第3の実施形態に係る電圧生成回路10Cの一例を示す回路図である。電圧生成回路10Cは、容量素子C3を備える点で電圧生成回路10Bと異なる。電圧生成回路10Cについて、第1の実施形態に係る電圧生成回路10A又は第2の実施形態に係る電圧生成回路10Bと同様の構成については、その説明を省略又は簡略化する。
電圧生成回路10Cは、電圧生成回路10Bの構成に加え、容量素子C3を備える。容量素子C3は、容量端子tc5と容量端子tc6とを有する。容量端子tc5は、出力端子Vop1及び電圧出力端子Voutに電気的に接続される。容量端子tc5は、出力端子Vop1及び電圧出力端子Voutに直接接続されてもよい。容量端子tc6は、接地電位に電気的に接続される。抵抗素子R3が容量端子tc6に直列に接続されていてもよい。抵抗素子R3は、例えば、容量素子C3の等価直列抵抗である。抵抗素子R3の抵抗値の大きさは、容量素子C3の特性に基づいて適宜設定することができる。
容量素子C3の容量値は、例えば1μFである。抵抗素子R3の抵抗値は、例えば1Ωである。
容量素子C3は、出力端子Vop1から出力された信号の高周波数帯域の変動成分を通過させることができるが、直流成分を通過させない。よって、容量素子C3は、電圧生成回路10Cの出力段においてノイズフィルタとして動作する。よって、電圧出力端子Voutから出力される出力電圧は、高周波数帯域の変動成分が低減されたものとなる。このように、電圧生成回路10Cは、電圧出力端子Voutの前段に容量素子C3を備えることで、高周波帯域の出力特性を改善可能である。電圧生成回路10Cは、例えば周波数100kHz以上の帯域での変動成分を低減できる。これにより、電圧生成回路10Cを備える音声出力回路100を、国際的な規格であるEMC(Electromagnetic Compatibility)に準拠させやすくなる。
[第4の実施形態]
図7は、第4の実施形態に係る電圧生成回路10Dの一例を示す回路図である。電圧生成回路10Cについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、又は第3の実施形態に係る電圧生成回路10Cと同様の構成については、その説明を省略又は簡略化する。
図7は、第4の実施形態に係る電圧生成回路10Dの一例を示す回路図である。電圧生成回路10Cについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、又は第3の実施形態に係る電圧生成回路10Cと同様の構成については、その説明を省略又は簡略化する。
電圧生成回路10Dは、電圧生成回路10Bの構成に加え、ボルテージフォロア回路K1と、RC型LPF(Low Pass Filter)回路であるLPF回路K2と、を備える。ボルテージフォロア回路K1は、オペアンプOP2を含む。LPF回路K2は、抵抗素子R4と容量素子C4とを含む。
抵抗素子R4は、端子tr9及び端子tr10を有する。端子tr9は、出力端子Vop1に電気的に接続される。容量素子C4は、容量端子tc7及び容量端子tc8を有する。容量端子tc7は、抵抗素子R4の端子tr10に電気的に接続される。容量端子tc8は、接地電位に電気的に接続される。
オペアンプOP2は、反転入力端子op2-、非反転入力端子op2+、及び出力端子Vop2を有する。反転入力端子op2-は、出力端子Vop2に電気的に接続される。非反転入力端子op2+は、端子tr10及び容量端子tc7に電気的に接続される。出力端子Vop2は、電圧出力端子Voutに電気的に接続される。
抵抗素子R4の抵抗値は、例えば10kΩである。容量素子C4の容量値は、例えば10μFである。
本実施形態の電圧生成回路10Dは、第3の実施形態の電圧生成回路10Cよりも、ノイズキャンセル能力が高い。一例として、抵抗素子R4の抵抗値が10kΩであり、容量素子C4の容量値が10μFである場合について説明する。LPF回路K2に流れ込む出力電圧のうち、カットオフ周波数よりも高い周波数の変動成分は、容量素子C4を通過してグランドに流れる。本実施形態において、カットオフ周波数は1.59Hzと算出される。したがって、オペアンプOP1から出力され、LPF回路K2に入力される出力電圧のうち、1.59Hz以下の直流成分及び変動成分は、ボルテージフォロア回路K1に出力され、1.59Hzよりも高い周波数の交流成分は、ボルテージフォロア回路K1に出力されない。
負荷変動が発生すると、抵抗素子R4に流れる電流が変動し、それに由来するノイズが発生し得る。
例えば、回路の出力インピーダンスが大きい場合、負荷変動が発生して出力電流が変化すると、電圧降下が発生して出力電圧が変動し得る。一方、オペアンプOP2は、仮に負荷変動が発生しても、フィードバックにより出力端子Vop2の電圧を一定に維持することができる。それにより、オペアンプOP2は、出力インピーダンスが小さいときと同じように動作できる。例えば、抵抗素子R4に電流が流れることによって負荷変動が発生した場合であっても、出力端子Vop2の電圧を一定に維持することができる。よって、出力端子Vop2に電気的に接続された電圧出力端子Voutの電圧も一定に維持される。したがって、ボルテージフォロア回路K1は、電圧生成回路10Dの出力インピーダンスを下げることができる。電圧生成回路10Dがボルテージフォロア回路K1を備えない場合、抵抗素子R4の抵抗値が電圧生成回路10Dの出力インピーダンスに相当する。例えば、ボルテージフォロア回路K1を備えない場合、電圧生成回路10Dの出力インピーダンスは10kΩになる。一方、図7に示されるようにボルテージフォロア回路K1を備える場合、電圧生成回路10Dの出力インピーダンスは数mΩ~1Ω程度まで低下する。
このように、本実施形態の電圧生成回路10Dは、オペアンプOP1の後段にボルテージフォロア回路K1とLPF回路K2とを備えることで、電圧生成回路10Dの出力電圧に含まれる高周波数帯の成分を低減でき、バイアス電圧の生成性能を改善できる。
[第5の実施形態]
図8は、第5の実施形態に係る電圧生成回路10Eの一例を示す回路図である。電圧生成回路10Dは、ボルテージフォロア回路K3を備える点で電圧生成回路10Bと異なる。図8の電圧生成回路10Dについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、又は第4の実施形態に係る電圧生成回路10Dと同様の構成については、その説明を省略又は簡略化する。
図8は、第5の実施形態に係る電圧生成回路10Eの一例を示す回路図である。電圧生成回路10Dは、ボルテージフォロア回路K3を備える点で電圧生成回路10Bと異なる。図8の電圧生成回路10Dについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、又は第4の実施形態に係る電圧生成回路10Dと同様の構成については、その説明を省略又は簡略化する。
電圧生成回路10Eは、電圧生成回路10Bの構成に加え、ボルテージフォロア回路K3を備える。ボルテージフォロア回路K3は、オペアンプOP3を含む。
オペアンプOP3は、反転入力端子op3-、非反転入力端子op3+、及び出力端子Vop3を有する。反転入力端子op3-は、出力端子Vop3に電気的に接続される。非反転入力端子op3+は、端子tr2及び端子tr3に電気的に接続される。出力端子Vop3は、反転入力端子op3-及び非反転入力端子op1+に電気的に接続される。
このように構成されることにより、抵抗素子R6及び抵抗素子R7の接続点とオペアンプOP1との間のインピーダンスの影響を低減できる。例えば、抵抗素子R6及び抵抗素子R7の接続点とオペアンプOP1との間の距離が所定距離以上である場合や、抵抗素子R6及び抵抗素子R7の接続点とオペアンプOP1との間の近傍に所定のノイズ源が存在する場合などを想定する。この場合、抵抗素子R6及び抵抗素子R7の接続点と非反転入力端子op1+とを結ぶ経路上に、ノイズが入ると、非反転入力端子op1+に入力される電圧が変動する。所定のノイズ源として、例えば、電圧生成回路10Eの近傍に設置されるDCDC回路が想定される。なお、ノイズ源が電圧生成回路10Eにおける任意の箇所に物理的に接続されていなくても、ノイズ源と電圧生成回路10Eとが電気的に干渉する場合には、電圧生成回路10Eの近傍に設置されることで、電圧生成回路10Eはノイズ源から電気的な影響を受け得る。
これに対し、電圧生成回路10Eにおいて、非反転入力端子op1+の前段にボルテージフォロア回路K3が配置されることで、オペアンプOP1の動作を安定化できるため、ノイズキャンセル能力を維持できる。
なお、上述した各実施形態の電圧生成回路10の構成の少なくとも2つを組み合わせた構成とすることが可能である。例えば、第3の実施形態、第4の実施形態、及び第5の実施形態の少なくとも2つを組み合わせ、電圧生成回路10を構成してもよい。また、第3の実施形態、第4の実施形態、及び第5の実施形態においても、第1の実施形態と同様に、電圧生成回路10が容量素子C2を備えなくてもよい。
なお、上述した各実施形態では、電圧生成回路10により生成されたバイアス電圧を利用する増幅回路は、音声出力回路100に限られず、他の回路であってもよい。例えば、このような増幅回路として、一定の電圧を用いて増幅を行う回路に広く適用可能であり、モータの駆動回路であってもよい。
[第6の実施形態]
図9は、第6の実施形態に係る電圧生成回路10Fの一例を示す回路図である。電圧生成回路10Fは、ダイオード素子D1及び抵抗素子R5を備える点で電圧生成回路10Bと異なる。図9の電圧生成回路10Fについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、第4の実施形態に係る電圧生成回路10D、又は第5の実施形態に係る電圧生成回路10Eと同様の構成については、その説明を省略又は簡略化する。
図9は、第6の実施形態に係る電圧生成回路10Fの一例を示す回路図である。電圧生成回路10Fは、ダイオード素子D1及び抵抗素子R5を備える点で電圧生成回路10Bと異なる。図9の電圧生成回路10Fについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、第4の実施形態に係る電圧生成回路10D、又は第5の実施形態に係る電圧生成回路10Eと同様の構成については、その説明を省略又は簡略化する。
電圧生成回路10Fは、電圧生成回路10Bの構成に加え、ダイオード素子D1及び抵抗素子R5を備える。
ダイオード素子D1は、ダイオード端子td1及びダイオード端子td2を有する。以下、ダイオード素子が有する端子のことを、ダイオード端子と呼ぶことがある。ダイオード端子td1は、容量端子tc2と端子tr5とに電気的に接続される。ダイオード素子D1は、整流用のダイオード素子でも、ショットキーダイオードでもよい。
抵抗素子R5は、端子tr11及び端子tr12を有する。端子tr11は、ダイオード端子td2に電気的に接続される。端子tr12は、容量端子tc4と、端子tr8と、出力端子Vop1と、電圧出力端子Voutとに電気的に接続される。抵抗素子R5は、ダイオード素子D1に流れる電流を制限する。
なお、電圧生成回路10Fは、抵抗素子R5を備えなくてもよい。例えば、ダイオード素子D1に流れる電流が小さい場合、つまりダイオード素子D1に流れる電流が所定電流未満である場合、抵抗素子R5の設置が省略されてもよい。
次に、電圧生成回路10Fの回路動作について説明する。
電圧生成回路10Fは、電源が立ち上がると、つまり入力電圧Vinが印加されると、容量素子C1と抵抗素子R1との間にある点noise1での電圧が、電源電圧つまり入力電圧Vinになる。容量素子C1は、定常時には直流成分を通過させないが、電源立ち上がり時である0Vから8Vへの変化時には、交流成分として通過させる。電源が立ち上がってからの時間に応じて、容量素子C1を通過する電流量は変化する。点noise1での電圧は、実際には電源電圧より小さい。
オペアンプOP1は、反転入力端子op1-に入力される電圧が、非反転入力端子op1+に入力される点Vhalfでの電圧との電位差をなくすように、出力電圧Vop1を制御する。具体的には、オペアンプOP1は、反転入力端子op1-の電圧が4Vより高いので、4Vから、反転入力端子op1-の電位(約8V)と非反転入力端子op1+(4V)の電位との差分の量を小さくした電圧を、出力端子Vop1から出力する。ここでの例では、4V-4V=0Vが出力される。そのため、電圧生成回路10Fの出力電圧Voutとしては、出力電圧Vop1と等しい0Vが出力される。なお、出力電圧Vop1は、出力端子Vop1の電圧である。
出力電圧Voutが0Vである状態では、ダイオード素子D1に順方向に順方向電圧Vf以上の電位差が生じる。そのため、ダイオード素子D1がONして、電流が流れる。順方向電圧Vfは、例えば0.7Vである。
点noise1の電圧は、容量素子C1の電荷QC1により発生し、この電荷は後に補充されることはない。したがって、ダイオード素子D1を経由して電荷QC1が電圧出力端子Voutへ流れ、その結果、点noise1の電圧が小さくなる。また、点noise1の電圧が下がった分、反転入力端子op1-に入力される電圧が小さくなり、オペアンプOP1の出力端子Vop1の電圧が大きくなる。
点noise1の電圧と出力電圧Voutとの電位差が0.7V未満になった時点で、ダイオード素子D1がOFFになり、容量素子C1に蓄積された電荷QC1の移動が停止する。よって、電圧生成回路10Fは、出力電圧Voutが(点Vhalfでの電圧-0.7V)になるまで、迅速に出力電圧Voutを大きくできる。また、抵抗素子R5の抵抗値を小さくすることで、より迅速に電荷QC1を流すことができる。よって、電圧生成回路10Fは、一層迅速に出力電圧Voutを大きくできる。
なお、ダイオード素子D1として、順方向電圧Vfが低いショットキーバリアダイオードを用いてもよい。この場合、電圧生成回路10Fは、通常のダイオード素子D1を用いる場合と比較すると、出力電圧Voutを迅速に大きくでき、つまり迅速に立ち上げできる。ショットキーバリアダイオードは、順方向電圧Vfが例えば0.4V又は0.5V程度である。
次に、電圧生成回路10Fが満たすべき特性について説明する。
抵抗素子R5の定数である抵抗値は、例えば、容量素子C1に蓄積された電荷QC1を放電することに要する時間と、オペアンプOP1の動作電流の上限と、の少なくとも1つを基に定められる。例えば、抵抗素子R5の抵抗値が小さい程、出力電圧Voutの立ち上がり時間が早くなるが、オペアンプOP1の動作電流が多くなる。そのため、オペアンプOP1の最大動作電流を考慮し、出力電圧Voutの立ち上がり時間が設定される。例えば、抵抗素子R5の抵抗値が小さい場合には、電流が早く流れるので、電荷QC1が早く流れ、早く放電される。
電圧生成回路10Fの各定数を基に、以下の式(19)により係数Aが算出される。
式(19)の各定数について、一例として、抵抗素子R1の抵抗値は30(kΩ)であり、抵抗素子R2の抵抗値は30(kΩ)であり、抵抗素子R5の抵抗値は400(Ω)である。この場合、係数Aは、0.00503である。
係数Aを用いて、オペアンプOP1の動作電流が算出される。オペアンプOP1の最大動作電流は、図9に示す点noise1での電流I10の最大値と等しい。つまり、以下の式(20)で表せる。
式(20)の各定数について、一例として、点noise1での電圧Vcが8Vであり、端子tr2と端子tr3との接続点での電圧Vpが4Vであり、ダイオード素子D1の順方向電圧Vfが0.7Vである。この場合、電流I10は、18.38(mA)である。なお、電圧Vpは点Vhalfの電圧であり、所望の出力電圧Voutの基準になっている。
電流I10の一部は、オペアンプOP1に流れる。そのため、電流Iは、オペアンプOP1の許容電流以下である必要がある。電流I10がオペアンプOP1の最大電流として許容される場合、時定数が算出される。出力電圧Voutの値が出力電圧Voutの設定値の63.2%となる時間を時定数τ(s)とすると、時定数τは以下の式(21)で算出される。なお、この設定値は、例えば4Vである。
式(21)の各定数について、一例として、容量素子C1の容量値が10(μF)である。この場合、時定数τは、2.18(ms)である。
なお、本実施形態のダイオード素子D1及び抵抗素子R5が挿入されていない第2の実施形態の電圧生成回路10Bでは、時定数τ’は、以下の式(22)で算出される。
τ’=C1・R1 ・・・(22)
τ’=C1・R1 ・・・(22)
式(22)の各定数について、一例として、本実施形態の容量値C1、抵抗値R1と同じ値とすると、時定数τ’は、300(ms)である。
したがって、電圧生成回路10Fは、電圧生成回路10Bよりも、およそ137倍早く立ち上がる。
なお、電圧Vcは、0Vから電圧Vcの上限値までの間で変化する。電圧Vcの上限値の最大値は、入力電圧Vinである。出力電圧Voutの立ち上がり時間が遅くなる程、電圧Vcの上限値が小さくなる。また、ダイオード素子D1の順方向電圧Vfは、実際には、ダイオード素子D1に流れる電流により、時間経過とともに変化し得る。本例では、順方向電圧Vfが一定値であると仮定して、各式が計算される。
次に、ダイオード素子D1の順方向許容電流について説明する。
ダイオード素子D1の順方向許容電流とは、ダイオード素子D1の順方向に流れる電流として許容される上限値である。ダイオード素子D1は、例えば、抵抗素子R5に流れる電流値がダイオード素子D1の順方向許容電流以下であることと、順方向電圧Vfが入力電圧Vinと出力電圧Voutとの電位差よりも小さいことと、逆方向電流が小さいことと、の少なくとも1つを加味されて選定される。
ダイオード素子D1と抵抗素子R5とに流れる最大の電流I13が、下記の式(23)により算出される。そして、この算出結果が、ダイオード素子D1の順方向許容電流と比較される。
つまり、容量素子C1を通過してきた電圧Vcと出力電圧Voutとして出力予定の電圧Vpとを基に、電流I13が算出されている。式(23)の各定数について、一例として、点noise1での電圧Vcが8Vであり、出力電圧Voutが4Vであり、ダイオード素子D1の順方向電圧Vfが0.7Vであり、抵抗素子R1の抵抗値は30(kΩ)であり、抵抗素子R2の抵抗値は30(kΩ)であり、抵抗素子R5の抵抗値は400(Ω)であり、容量素子C1の容量値が10(μF)である。この場合、最大の電流I13は、18.25(mA)である。したがって、ダイオード素子D1として、順方向許容電流が18.25(mA)より大きいダイオードが選定される。
ダイオード素子D1として、ダイオード素子D1の順方向電圧Vfが(Vc-Vout)の電位差よりも小さいダイオードが選定される。また、ダイオード素子D1の順方向電圧Vfが小さい程、出力電圧Voutの立ち上がり時間を早くすることができる。例えば、シリコン半導体によるPN接合ダイオードは、その順方向電圧Vfが約0.7Vである。これに対し、ショットキーバリアダイオードは、その順方向電圧Vfが約0.5Vであるので、シリコン半導体によるPN接合ダイオードよりも順方向電圧Vfを小さくでき、出力電圧Voutの立ち上がり時間を早めることができる。なお、ダイオード素子D1として、シリコン半導体ではなく、ゲルマニウム半導体を用いたPN接合ダイオードやその他のダイオードが用いられてもよい。このような順方向電圧Vfが、ダイオード素子D1の選定に加味されてよい。
ダイオード素子D1には、逆方向に電流が流れる現象がある。これを逆方向電流といい、逆方向電流の値が大きい場合には、ダイオード素子D1及び抵抗素子R5によるノイズ除去性能が悪化し得る。例えば、シリコン半導体によるPN接合ダイオードは、逆方向電流が約140nA程度であり、ノイズ除去性能はほぼ悪化しない。ノイズ除去性能は、例えばPSRR(Power Supply Rejection Ratio)特性である。一方、ショットキーバリアダイオード等は、逆方向電流が50uA程度であり、ノイズ除去性能が悪化することがある。このような逆方向電流が、ダイオード素子D1の選定に加味されてよい。
図10は、第2の実施形態における電圧生成回路10Bの出力電圧Voutと、本実施形態における電圧生成回路10Fの出力電圧Voutと、の一例を示す図である。また、図10では、電圧生成回路10Bにおける点noiseでの電圧と、電圧生成回路10Fにおける点noise1での電圧と、の一例も示されている。図10では、点noiseでの電圧が単に「noise」として示され、点noise1での電圧が単に「noise1」として示されている。
電圧生成回路において、容量素子C1の容量値や抵抗素子R1の値を大きくすると、ノイズ除去能力が向上するが、出力電圧Voutの立ち上がりにかかる時間が長くなる傾向がある。抵抗素子R1の抵抗値は、抵抗素子R2の抵抗値と等しい。
例えば、容量素子C1の定数を大きくすると音声帯域のノイズ除去能力は上がるが、出力電圧Voutの立ち上がりにかかる時間が長くなる。そのため、音声出力回路100の起動にかかる時間も長くなる。これに対し、本実施形態の電圧生成回路10Fは、出力電圧Voutの立ち上がりにかかる時間を短くすることができる。
図10を参照すると、電圧生成回路10Fの点noise1での電圧が、0Vから入力電圧Vin付近に急激に立ち上がり、入力電圧Vin付近から(4+0.7V)付近に急激に立ち下がり、その後に滑らかに4V付近に収束していることが理解できる。滑らかに収束する期間は、ダイオード素子D1及び抵抗素子R5が不在である場合と同様の振る舞いである。また、点noise1での電圧に対応して、電圧生成回路10Fの出力電圧Voutが0Vから急激に立ち上がり、4V付近に収束していることが理解できる。電圧生成回路10Bの点noiseでの電圧や出力電圧Voutでも同様である。ただし、電圧生成回路10Fの出力電圧Voutの立ち上がり時間つまり時定数τが0.022秒であり、電圧生成回路10Bの出力電圧Voutの立ち上がり時間つまり時定数τが0.907秒である。ここでの電圧生成回路10Fでは、抵抗素子R5の抵抗値が一例として200Ωである。この場合でも、電圧生成回路10Fは、電圧生成回路10Bよりも立ち上がり時間を大幅に短縮できる。
(第6の実施形態の変形例1)
電圧生成回路10Fは、ダイオード素子D1の代わりに、トランジスタを備えてもよい。このトランジスタは、バイポーラトランジスタであり、ベース端子、コレクタ端子、及びエミッタ端子を有する。このベース端子及びコレクタ端子は、容量端子tc2と端子tr5とに電気的に接続される。このトランジスタのエミッタ端子は、端子tr11に電気的に接続される。このような電圧生成回路10Fがダイオード素子D1の代わりにトランジスタを備える構成であっても、電圧生成回路10Fがダイオード素子D1を備える場合と同様の効果が得られる。
電圧生成回路10Fは、ダイオード素子D1の代わりに、トランジスタを備えてもよい。このトランジスタは、バイポーラトランジスタであり、ベース端子、コレクタ端子、及びエミッタ端子を有する。このベース端子及びコレクタ端子は、容量端子tc2と端子tr5とに電気的に接続される。このトランジスタのエミッタ端子は、端子tr11に電気的に接続される。このような電圧生成回路10Fがダイオード素子D1の代わりにトランジスタを備える構成であっても、電圧生成回路10Fがダイオード素子D1を備える場合と同様の効果が得られる。
(第6の実施形態の変形例2)
図11は、電圧生成回路10Fの変形例である電圧生成回路10F1の一例を示す回路図である。電圧生成回路10F1は、電圧生成回路10Fと比較すると、以下の点が異なる。具体的には、オペアンプOP1が、プラス単電源のオペアンプではなく、マイナス単電源のオペアンプである。また、電圧生成回路10F1のダイオード素子D1の向きが、電圧生成回路10Fのダイオード素子D1の向きと逆である。つまり、ダイオード素子D1の順方向が、ダイオード素子D1から抵抗素子R5へ向かう方向ではなく、抵抗素子R5からダイオード素子D1へ向かう方向である。このような電圧生成回路10F1の構成であっても、電圧生成回路10Fと同様の効果が得られる。
図11は、電圧生成回路10Fの変形例である電圧生成回路10F1の一例を示す回路図である。電圧生成回路10F1は、電圧生成回路10Fと比較すると、以下の点が異なる。具体的には、オペアンプOP1が、プラス単電源のオペアンプではなく、マイナス単電源のオペアンプである。また、電圧生成回路10F1のダイオード素子D1の向きが、電圧生成回路10Fのダイオード素子D1の向きと逆である。つまり、ダイオード素子D1の順方向が、ダイオード素子D1から抵抗素子R5へ向かう方向ではなく、抵抗素子R5からダイオード素子D1へ向かう方向である。このような電圧生成回路10F1の構成であっても、電圧生成回路10Fと同様の効果が得られる。
なお、本実施形態の変形例1と変形例2とを組み合わせてもよい。
なお、本実施形態では、電圧生成回路10Fは、電圧生成回路10Bにダイオード素子D1及び抵抗素子R5を追加した構成を有することを例示したが、これに限られない。例えば、電圧生成回路10Fは、第1の実施形態の電圧生成回路10A、第3の実施形態の電圧生成回路10C、第4の実施形態の電圧生成回路10D、又は第5の実施形態の電圧生成回路10Eに、ダイオード素子D1及び抵抗素子R5を追加した構成を有してもよい。このような構成でも、電圧生成回路10Fと同様の効果が得られる。
(第7の実施形態)
図12は、第7の実施形態に係る電圧生成回路10Gの一例を示す回路図である。電圧生成回路10Gは、追加回路50を備える点で電圧生成回路10Aと異なる。図12の電圧生成回路10Gについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、第4の実施形態に係る電圧生成回路10D、および第5の実施形態に係る電圧生成回路10Eと同様の構成については、その説明を省略又は簡略化する。
図12は、第7の実施形態に係る電圧生成回路10Gの一例を示す回路図である。電圧生成回路10Gは、追加回路50を備える点で電圧生成回路10Aと異なる。図12の電圧生成回路10Gについて、第1の実施形態に係る電圧生成回路10A、第2の実施形態に係る電圧生成回路10B、第3の実施形態に係る電圧生成回路10C、第4の実施形態に係る電圧生成回路10D、および第5の実施形態に係る電圧生成回路10Eと同様の構成については、その説明を省略又は簡略化する。
電圧生成回路10Gは、電圧生成回路10Aの構成に加え、追加回路50を備える。追加回路50は、トランジスタQ1と、容量素子C5と、抵抗素子R11と、抵抗素子R12と、を含む。容量素子C5は、容量端子tc9及び容量端子tc10を有する。抵抗素子R11は、端子tr13及び端子tr14を有する。抵抗素子R12は、端子tr15及び端子tr16を有する。
トランジスタQ1は、バイポーラトランジスタであり、ベース端子q1bと、コレクタ端子q1cと、エミッタ端子q1eと、を有する。ベース端子q1bは、端子tr14と容量端子tc10とに電気的に接続される。コレクタ端子q1cは、容量端子tc2と端子tr5と容量端子tc9とに電気的に接続される。エミッタ端子q1eは、端子tr15に電気的に接続される。
抵抗素子R11では、端子tr13は、端子tr2と、端子tr3と、非反転入力端子op1+と、に電気的に接続される。抵抗素子R12では、端子tr16は、端子tr8と、出力端子Vop1と、電圧出力端子Voutと、に電気的に接続される。
容量素子C5は、オペアンプOP1の発振止めに用いられる。容量素子C5の容量値は、例えば1pF~100pFのいずれかの値でよいが、オペアンプOP1が発振しない程度の最も小さな容量値が好ましい。なお、電圧生成回路10Gは、容量素子C5を備えなくてもよい。抵抗素子R11は、トランジスタQ1のベース電流の大きさを制限する。なお、電圧生成回路10Gは、抵抗素子R11を備えてなくてもよい。
また、抵抗素子R6、抵抗素子R7、抵抗素子R11、及び抵抗素子R12の抵抗値の組み合わせは、電圧生成回路10Gの定常時の出力電圧Voutが所定の値となるように選定される。出力電圧Voutは、例えば4Vである。例えば、抵抗素子R6の抵抗値が10kΩとされ、抵抗素子R7の抵抗値が10kΩとされ、抵抗素子R11の抵抗値が0Ωとされ、抵抗素子R6の抵抗値が20Ωとされる。また、トランジスタQ1の増幅率に応じて、各抵抗素子の抵抗値が定められてもよい。
次に、電圧生成回路10Gの回路動作について説明する。
電圧生成回路10Gは、電源が立ち上がると、つまり入力電圧Vinが印加されると、容量素子C1と抵抗素子R1との間にある点noise2での電圧が、電源電圧つまり入力電圧Vinになる。容量素子C1は、定常時には直流成分を通過させないが、電源立ち上がり時である0Vから8Vへの変化時には、交流成分として通過させる。変化時間により、容量素子C1を通過する電流量は変わり、点noise2での電圧は、実際には電源電圧より小さい。
オペアンプOP1は、反転入力端子op1-に入力される電圧が、非反転入力端子op1+に入力される点Vhalf2の電圧との電位差をなくすように、出力電圧Vop1の電圧を制御する。そのため、出力電圧Vop1の電圧と等しい電圧生成回路10Gの出力電圧Voutは、0Vを出力する。具体的には、点Vhalf2からトランジスタQ1に流れる電流に起因して、点Vhalf2の電圧は、入力電圧Vinを抵抗素子R3と抵抗素子R4とで分圧した電圧より低くなる。そのため、点Vhalf2の電圧は、出力電圧Voutの設定値である4Vに対して2V程度になり、出力電圧Voutは0Vより低い電圧を出力することになる。しかし、オペアンプOP1の電源端子のマイナス側が0Vに電気的に接続されているので、実際の出力電圧Voutは、0Vである。
出力電圧Voutが0Vである状態では、点noise2に接続されているトランジスタQ1は、点Vhalf2から電流が供給されている。そのため、ベース電流に電流増幅率hfeを乗算した電流が、点noise2から抵抗素子R12を経由して、電圧出力端子Voutに流れる。
点noise2の電圧は、容量素子C1の電荷QC1により発生し、この電荷は後に補充されない。したがって、トランジスタQ1を経由して電荷QC1が電圧出力端子Voutへ流れ、その結果、点noise2の電圧が小さくなる。また、点noise2の電圧が下がった分、オペアンプOP1の反転入力端子op1-に入力される電圧が小さくなり、出力端子Vop1の電圧が大きくなる。
点noise2の電圧が出力電圧Voutの設定値である4Vになった時に、反転入力端子op1-と非反転入力端子op1+との電圧が逆転し、電圧出力端子Voutの電圧がプラス方向つまり正の値の電圧として出力される。つまり、点noise2の電圧が下がることにより、点noise2の電圧と出力電圧Voutとが、抵抗素子R1と抵抗素子R2とで分圧されて2V付近の電圧になる。そして、点noise2の電圧が4Vを下回った瞬間、反転入力端子op1-の電圧が、点Vhalf2の電圧である2Vより小さくなる。それにより、電圧出力端子Voutの電圧が正の値の電圧となる。
電圧出力端子Voutの電圧が上がってくると、トランジスタQ1のエミッタ電流が減ることでベース電流が減少し、点Vhalf2の電圧が上がり、電圧出力端子Voutの電圧が更に上昇する。
点noise2の電圧と出力電圧Voutとが同じになると、トランジスタQ1のエミッタ電流が流れなくなる。よって、容量素子C1の電荷QC1は、トランジスタQ1を経由して電圧出力端子Voutへ流れなくなる。したがって、点noise2の電圧は下がらなくなり、同時に点Vhalf2の電圧は入力電圧Vinを抵抗素子R3と抵抗素子R4とで分圧した電圧である4Vとなり、電圧出力端子Voutの出力電圧は、4Vとなる。
図13は、第6の実施形態における電圧生成回路10Fの出力電圧Voutと、本実施形態における電圧生成回路10Gの出力電圧Voutと、の一例を示す図である。
電圧生成回路において、容量素子C1の容量値や抵抗素子R1の抵抗値や抵抗素子R2の抵抗値を大きくすると、ノイズ除去能力が向上するが、出力電圧Voutの立ち上がり時間が延びる傾向がある。
電圧生成回路10F及び電圧生成回路10Gはいずれも、迅速に出力電圧Voutの立ち上げ時間を短縮できる。また、電圧生成回路10Gは、1kHz未満の低域でのノイズ除去性能を向上させることができる。また、図13に示すように、電圧生成回路10Gによる出力電圧Voutの立ち上がり時間は0.001(ms)であり、電圧生成回路10Fによる出力電圧Voutの立ち上がり時間は0.023(ms)である。つまり、電圧生成回路10Gは、電圧生成回路10Fよりも一層迅速に出力電圧Voutの立ち上げ時間を短縮できる。一方、電圧生成回路10Fによれば、トランジスタを用いずにダイオード素子D1を用いる場合、電圧生成回路10Fは、トランジスタの電流増幅率hfeの製造ばらつきが発生しない。そのため、電圧生成回路10Fは、ダイオード素子D1の個体に依存せずに、出力電圧Voutの立ち上げ時間を短縮できる。また、電圧生成回路10Fは、1kHz未満の低域及び1kHz以上の中高域でのノイズ除去性能を向上させることができる。
なお、本実施形態では、電圧生成回路10Gは、電圧生成回路10Aに追加回路50を追加した構成を有することを例示したが、これに限られない。例えば、電圧生成回路10Fは、第2の実施形態の電圧生成回路10B、第3の実施形態の電圧生成回路10C、第4の実施形態の電圧生成回路10D、又は第5の実施形態の電圧生成回路10Eに、追加回路50を追加した構成を有してもよい。このような構成でも、電圧生成回路10Fと同様の効果が得られる。ただし、電圧生成回路10Gは、オペアンプOP1をマイナス単電源とすることには適用されない。
[付記]
以上の実施形態の記載により、下記の技術が開示される。
以上の実施形態の記載により、下記の技術が開示される。
(技術1)
入力電圧が入力される電圧入力端子と、
出力電圧が出力される電圧出力端子と、
第1端子と第2端子とを有し、前記第1端子が前記電圧入力端子に電気的に接続される第1抵抗素子と、
第3端子と第4端子とを有し、前記第3端子が前記第2端子に電気的に接続され、前記第4端子が接地電位に電気的に接続される第2抵抗素子と、
第1容量端子と第2容量端子とを有し、前記第1容量端子が前記電圧入力端子に電気的に接続される第1容量素子と、
第5端子と第6端子とを有し、前記第5端子が前記第2容量端子に電気的に接続される第3抵抗素子と、
第7端子と第8端子とを有し、前記第7端子が前記第6端子に電気的に接続される第4抵抗素子と、
第1反転入力端子、第1非反転入力端子、および第1出力端子を有し、前記第1反転入力端子が前記第6端子に電気的に接続され、前記第1非反転入力端子が前記第2端子に電気的に接続され、前記第1出力端子が前記電圧出力端子及び前記第8端子に電気的に接続される第1オペアンプと、
を備える電圧生成回路。
入力電圧が入力される電圧入力端子と、
出力電圧が出力される電圧出力端子と、
第1端子と第2端子とを有し、前記第1端子が前記電圧入力端子に電気的に接続される第1抵抗素子と、
第3端子と第4端子とを有し、前記第3端子が前記第2端子に電気的に接続され、前記第4端子が接地電位に電気的に接続される第2抵抗素子と、
第1容量端子と第2容量端子とを有し、前記第1容量端子が前記電圧入力端子に電気的に接続される第1容量素子と、
第5端子と第6端子とを有し、前記第5端子が前記第2容量端子に電気的に接続される第3抵抗素子と、
第7端子と第8端子とを有し、前記第7端子が前記第6端子に電気的に接続される第4抵抗素子と、
第1反転入力端子、第1非反転入力端子、および第1出力端子を有し、前記第1反転入力端子が前記第6端子に電気的に接続され、前記第1非反転入力端子が前記第2端子に電気的に接続され、前記第1出力端子が前記電圧出力端子及び前記第8端子に電気的に接続される第1オペアンプと、
を備える電圧生成回路。
電圧生成回路は、電圧入力端子は、例えば電圧入力端子Vinである。電圧出力端子は、例えば電圧出力端子Voutである。第1端子は、例えば端子tr1である。第2端子は、例えば端子tr2である。第1抵抗素子は、例えば抵抗素子R6である。第3端子は、例えば端子tr3である。第4端子は、例えば端子tr4である。第2抵抗素子は、例えば抵抗素子R7である。第1容量端子は、例えば容量端子tc1である。第2容量端子は、例えば容量端子tc2である。第1容量素子は、例えば容量素子C1である。第5端子は、例えば端子tr5である。第6端子は、例えば端子tr6である。第3抵抗素子は、例えば抵抗素子R1である。第7端子は、例えば端子tr7である。第8端子は、例えば端子tr8である。第4抵抗素子は、例えば抵抗素子R2である。第1出力端子は、例えば出力端子Vop1である。第1オペアンプは、例えばオペアンプOP1である。
この構成により、電圧生成回路は、電圧入力端子から入力される入力電圧の電源変動成分を第1容量素子により抽出し、第1オペアンプの反転入力端子へ印加し、第1オペアンプOPから出力された信号をフィードバックする。これにより、電圧生成回路は、第1抵抗素子及び第2抵抗素子で分圧された点の変動成分を打ち消すことができる。また、電圧生成回路は、ノイズを除去するために大型の容量素子を設けることが不要である。したがって、電圧生成回路は、電圧生成回路を含む装置の大型化を抑制でき、入力電圧の変動成分が出力電圧に電圧されることを抑制できる。よって、ノイズをキャンセルして中点バイアス電圧を生成する電圧生成回路が改善可能である。
(技術2)
前記第1抵抗素子が有する抵抗値である第1抵抗値と、前記第2抵抗素子が有する抵抗値である第2抵抗値との比は、前記第3抵抗素子が有する抵抗値である第3抵抗値と、前記第4抵抗素子が有する抵抗値である第4抵抗値との比と等しい、
技術1に記載の電圧生成回路。
前記第1抵抗素子が有する抵抗値である第1抵抗値と、前記第2抵抗素子が有する抵抗値である第2抵抗値との比は、前記第3抵抗素子が有する抵抗値である第3抵抗値と、前記第4抵抗素子が有する抵抗値である第4抵抗値との比と等しい、
技術1に記載の電圧生成回路。
この構成により、電圧生成回路は、第1抵抗素子と第2抵抗素子とで分圧した電圧の比率を維持し、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。また、電圧生成回路は、上記の電圧の比率によりバイアス電圧を調整できる。
(技術3)
前記第1抵抗値と前記第2抵抗値とは等しく、
前記第3抵抗値と前記第4抵抗値とは等しい、
技術2に記載の電圧生成回路。
前記第1抵抗値と前記第2抵抗値とは等しく、
前記第3抵抗値と前記第4抵抗値とは等しい、
技術2に記載の電圧生成回路。
この構成により、電圧生成回路は、第1抵抗素子と第2抵抗素子とで分圧することで、電圧生成回路への入力電圧の半分の電圧を得て、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。
(技術4)
前記第1抵抗値と前記第2抵抗値とは異なり、
前記第3抵抗値と前記第4抵抗値とは異なる、
技術2に記載の電圧生成回路。
前記第1抵抗値と前記第2抵抗値とは異なり、
前記第3抵抗値と前記第4抵抗値とは異なる、
技術2に記載の電圧生成回路。
この構成により、電圧生成回路は、第1抵抗素子と第2抵抗素子とで分圧することで、電圧生成回路への入力電圧の半分から所定値ずらした電圧を得て、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。
(技術5)
前記第3抵抗値は前記第1抵抗値よりも大きく、
前記第4抵抗値は前記第2抵抗値よりも大きい、
技術1から技術4のいずれか1つに記載の電圧生成回路。
前記第3抵抗値は前記第1抵抗値よりも大きく、
前記第4抵抗値は前記第2抵抗値よりも大きい、
技術1から技術4のいずれか1つに記載の電圧生成回路。
(技術6)
第3容量端子と第4容量端子とを有し、前記第3容量端子が前記第7端子に電気的に接続され、前記第4容量端子が前記第1出力端子に電気的に接続される第2容量素子、を更に備える。
技術1から技術5のいずれか1つに記載の電圧生成回路。
第3容量端子と第4容量端子とを有し、前記第3容量端子が前記第7端子に電気的に接続され、前記第4容量端子が前記第1出力端子に電気的に接続される第2容量素子、を更に備える。
技術1から技術5のいずれか1つに記載の電圧生成回路。
第3容量端子は、例えば容量端子tc3である。第4容量端子は、例えば容量端子tc4である。第2容量素子は、例えば容量素子C2である。
この構成により、電圧生成回路は、第1オペアンプが高周波数帯域において発振することを抑制でき、ノイズキャンセル能力を安定して維持できる。
(技術7)
前記第1容量素子が有する容量値である第1容量値は、前記第2容量素子が有する容量値である第2容量値よりも大きい、
技術6に記載の電圧生成回路。
前記第1容量素子が有する容量値である第1容量値は、前記第2容量素子が有する容量値である第2容量値よりも大きい、
技術6に記載の電圧生成回路。
(技術8)
第5容量端子及び第6容量端子を有し、前記第5容量端子が前記第1オペアンプの前記第1出力端子及び前記電圧出力端子に電気的に接続され、前記第6容量端子が接地電位に電気的に接続される第3容量素子、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第5容量端子及び第6容量端子を有し、前記第5容量端子が前記第1オペアンプの前記第1出力端子及び前記電圧出力端子に電気的に接続され、前記第6容量端子が接地電位に電気的に接続される第3容量素子、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第5容量端子は、例えば容量端子tc5である。第5容量端子は、例えば容量端子tc5である。第3容量素子は、例えば容量素子C3である。
この構成により、第3容量素子は、第1オペアンプの第1出力端子から出力された信号の高周波数帯域の交流成分を通過させることができ、直流成分を通過させない。よって、電圧生成回路は、高周波数帯域の交流成分を低減できるので、出力電圧の高周波数帯域に重畳されるノイズ成分を低減できる。
(技術9)
第9端子及び第10端子を有し、前記第9端子が前記第1オペアンプの前記第1出力端子に接続される第5抵抗素子と、
第7容量端子及び第8容量端子を有し、前記第7容量端子が前記第10端子に接続され、前記第8容量端子が接地電位に電気的に接続される第4容量素子と、
第2反転入力端子、第2非反転入力端子、および第2出力端子を有し、前記第2反転入力端子が前記第2出力端子に電気的に接続され、前記第2非反転入力端子が前記第10端子に電気的に接続され、前記第2出力端子が前記電圧出力端子に電気的に接続される第2オペアンプと、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第9端子及び第10端子を有し、前記第9端子が前記第1オペアンプの前記第1出力端子に接続される第5抵抗素子と、
第7容量端子及び第8容量端子を有し、前記第7容量端子が前記第10端子に接続され、前記第8容量端子が接地電位に電気的に接続される第4容量素子と、
第2反転入力端子、第2非反転入力端子、および第2出力端子を有し、前記第2反転入力端子が前記第2出力端子に電気的に接続され、前記第2非反転入力端子が前記第10端子に電気的に接続され、前記第2出力端子が前記電圧出力端子に電気的に接続される第2オペアンプと、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第9端子は、例えば端子tr9である。第10端子は、例えば端子tr10である。第5抵抗素子は、例えば抵抗素子R4である。第7容量端子は、例えば容量端子tc7である。第8容量端子は、例えば容量端子tc8である。第4容量素子は、例えば容量素子C4である。第2出力端子は、例えば出力端子Vop2である。第2オペアンプは、例えばオペアンプOP2である。
この構成により、電圧生成回路は、第2オペアンプがボルテージフォロア回路として動作し、第5抵抗素子及び第4容量素子がRC型LPF回路として動作する。よって、電圧生成回路は、出力電圧に含まれる高周波数帯の成分を一層低減できる。また、電圧生成回路は、出力インピーダンスを低減できるので、電圧生成回路が接続される装置の負荷に依存せずに、一定の出力電圧を出力可能である。
(技術10)
第3反転入力端子、第3非反転入力端子、および第3出力端子を有し、前記第3反転入力端子が前記第3出力端子に電気的に接続され、前記第3非反転入力端子が前記第2端子に電気的に接続され、前記第3出力端子が前記第1オペアンプの前記第1非反転入力端子に電気的に接続される第3オペアンプと、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第3反転入力端子、第3非反転入力端子、および第3出力端子を有し、前記第3反転入力端子が前記第3出力端子に電気的に接続され、前記第3非反転入力端子が前記第2端子に電気的に接続され、前記第3出力端子が前記第1オペアンプの前記第1非反転入力端子に電気的に接続される第3オペアンプと、を更に備える、
技術1から技術7のいずれか1つに記載の電圧生成回路。
第3出力端子は、例えば出力端子Vop3である。第3オペアンプは、例えばオペアンプOP3である。
この構成により、電圧生成回路は、第1オペアンプの前段に配置された第3オペアンプがボルテージフォロア回路として動作する。よって、電圧生成回路は、第1オペアンプの非反転入力端子に入力される電圧を一定に維持できる。よって、電圧生成回路は、オペアンプOP1の動作を安定化でき、ノイズキャンセル能力を維持してバイアス電圧を生成できる。
(技術11)
第1ダイオード端子及び第2ダイオード端子を有し、前記第1ダイオード端子が前記第2容量端子に電気的に接続され、前記第2ダイオード端子が前記第1出力端子に電気的に接続されるダイオード素子、を更に備える、
技術1から技術10のいずれか1つに記載の電圧生成回路。
第1ダイオード端子及び第2ダイオード端子を有し、前記第1ダイオード端子が前記第2容量端子に電気的に接続され、前記第2ダイオード端子が前記第1出力端子に電気的に接続されるダイオード素子、を更に備える、
技術1から技術10のいずれか1つに記載の電圧生成回路。
第1ダイオード端子は、例えばダイオード端子td1である。第2ダイオード端子は、例えばダイオード端子td2である。
この構成により、電圧生成回路は、音声帯域の全域でのノイズ除去能力を維持しつつ、出力電圧の立ち上がり時間を短縮できる。ここでの音声帯域の全域は、例えば20Hz~20kHzである。
(技術12)
第11端子及び第12端子を有し、前記第11端子が前記第2ダイオード端子に電気的に接続され、前記第12端子が前記第1出力端子に電気的に接続される第6抵抗素子、を更に備える、
技術11に記載の電圧生成回路。
第11端子及び第12端子を有し、前記第11端子が前記第2ダイオード端子に電気的に接続され、前記第12端子が前記第1出力端子に電気的に接続される第6抵抗素子、を更に備える、
技術11に記載の電圧生成回路。
第11端子は、例えば端子tr11である。第12端子は、例えば端子tr12である。第6抵抗素子は、例えば抵抗素子R5である。
この構成により、電圧生成回路は、ダイオード素子に過大な電流が流れることを抑制できる。
(技術13)
ベース端子とコレクタ端子とエミッタ端子とを有し、前記ベース端子が前記第2端子に電気的に接続され、前記コレクタ端子が前記第2容量端子に電気的に接続されるトランジスタと、
第13端子及び第14端子を有し、前記第13端子が前記エミッタ端子に電気的に接続され、前記第14端子が前記第1出力端子に電気的に接続される第7抵抗素子と、を更に備える、
技術1から10のいずれか1つに記載の電圧生成回路。
ベース端子とコレクタ端子とエミッタ端子とを有し、前記ベース端子が前記第2端子に電気的に接続され、前記コレクタ端子が前記第2容量端子に電気的に接続されるトランジスタと、
第13端子及び第14端子を有し、前記第13端子が前記エミッタ端子に電気的に接続され、前記第14端子が前記第1出力端子に電気的に接続される第7抵抗素子と、を更に備える、
技術1から10のいずれか1つに記載の電圧生成回路。
ベース端子は、例えばベース端子q1bである。コレクタ端子は、例えばコレクタ端子q1cである。エミッタ端子は、例えばエミッタ端子q1eである。トランジスタは、例えばトランジスタQ1である。第13端子は、例えば端子tr15である。第14端子は、例えば端子tr16である。第7抵抗素子は、例えば抵抗素子R12である。
この構成により、電圧生成回路は、音声帯域の低域でのノイズ除去性能を維持しつつ、出力電圧の立ち上がり時間を大幅に短縮できる。ここでの音声帯域の低域は、例えば1kHz未満である。
(技術14)
第9容量端子と第10容量端子とを有し、前記第9容量端子が前記コレクタ端子と第2容量端子とに電気的に接続され、前記第10容量端子が前記ベース端子と前記第2端子とに電気的に接続される第5容量素子、を更に備える、
技術13に記載の電圧生成回路。
第9容量端子と第10容量端子とを有し、前記第9容量端子が前記コレクタ端子と第2容量端子とに電気的に接続され、前記第10容量端子が前記ベース端子と前記第2端子とに電気的に接続される第5容量素子、を更に備える、
技術13に記載の電圧生成回路。
第9容量端子は、例えば容量端子tc9である。第10容量端子は、例えば容量端子tc10である。第5容量素子は、例えば容量素子C5である。
この構成により、電圧生成回路は、トランジスタを備える場合でも、第1オペアンプが高周波数帯域において発振することを抑制でき、ノイズ除去性能を安定して維持できる。
(技術15)
第15端子及び第16端子を有し、前記第15端子が前記第2端子に電気的に接続され、第16端子が前記ベース端子と前記第10容量端子とに電気的に接続される第8抵抗素子と、を更に備える、
技術13に記載の電圧生成回路。
第15端子及び第16端子を有し、前記第15端子が前記第2端子に電気的に接続され、第16端子が前記ベース端子と前記第10容量端子とに電気的に接続される第8抵抗素子と、を更に備える、
技術13に記載の電圧生成回路。
第15端子は、例えば端子tr13である。第16端子は、例えば端子tr14である。第8抵抗素子は、例えば抵抗素子R11である。
この構成により、電圧生成回路は、トランジスタに過大なベース電流が流入することを抑制できる。
(技術16)
技術1から技術15のいずれか1つに記載の電圧生成回路と、
第4オペアンプと、を備え、
前記第4オペアンプは、
第1入力端子、第2入力端子、及び第4出力端子を有し、
前記第1入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、
前記第2入力端子に音声入力信号を入力し、
前記音声入力信号に基づいた音声出力信号を前記第4出力端子から出力する、
音声出力回路。
技術1から技術15のいずれか1つに記載の電圧生成回路と、
第4オペアンプと、を備え、
前記第4オペアンプは、
第1入力端子、第2入力端子、及び第4出力端子を有し、
前記第1入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、
前記第2入力端子に音声入力信号を入力し、
前記音声入力信号に基づいた音声出力信号を前記第4出力端子から出力する、
音声出力回路。
第4オペアンプは、例えばオペアンプOP10である。第1入力端子は、例えば第4オペアンプの反転入力端子である。第2入力端子は、例えば第4オペアンプの非反転入力端子である。第4出力端子は、出力端子Vop10である。音声出力回路は、例えば音声出力回路100である。
この構成により、音声出力回路は、電圧生成回路により生成された出力電圧を第4オペアンプに入力し、バイアス電圧として利用可能である。したがって、音声出力回路は、音声入力信号が増幅されても、第4オペアンプが処理可能な範囲に信号の電圧を収めることが可能であり、音声信号の増幅処理を好適に実施できる。
以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。
本開示は、入力電圧に重畳された変動成分を低減して電圧を生成できる電圧生成回路及び音声出力回路等に有用である。
10,10A,10B,10C,10D,10E,10F,10F1,10G 電圧生成回路
100 音声出力回路
C1,C2,C3,C4 容量素子
OP1,OP2,OP3,OP10 オペアンプ
R1,R2,R3,R4,R5,R6,R7,R11,R12 抵抗素子
tc1,tc2,tc3,tc4,tc5,tc6,tc7,tc8,tc9,tc10 容量端子
tr1,tr2,tr3,tr4,tr5,tr6,tr7,tr8,tr9,tr10,tr11,tr12,tr13,tr14,tr15,tr16 端子
Vin 電圧入力端子
Vout 電圧出力端子
Vop1,Vop2,Vop3,Vop10 出力端子
100 音声出力回路
C1,C2,C3,C4 容量素子
OP1,OP2,OP3,OP10 オペアンプ
R1,R2,R3,R4,R5,R6,R7,R11,R12 抵抗素子
tc1,tc2,tc3,tc4,tc5,tc6,tc7,tc8,tc9,tc10 容量端子
tr1,tr2,tr3,tr4,tr5,tr6,tr7,tr8,tr9,tr10,tr11,tr12,tr13,tr14,tr15,tr16 端子
Vin 電圧入力端子
Vout 電圧出力端子
Vop1,Vop2,Vop3,Vop10 出力端子
Claims (16)
- 入力電圧が入力される電圧入力端子と、
出力電圧が出力される電圧出力端子と、
第1端子と第2端子とを有し、前記第1端子が前記電圧入力端子に電気的に接続される第1抵抗素子と、
第3端子と第4端子とを有し、前記第3端子が前記第2端子に電気的に接続され、前記第4端子が接地電位に電気的に接続される第2抵抗素子と、
第1容量端子と第2容量端子とを有し、前記第1容量端子が前記電圧入力端子に電気的に接続される第1容量素子と、
第5端子と第6端子とを有し、前記第5端子が前記第2容量端子に電気的に接続される第3抵抗素子と、
第7端子と第8端子とを有し、前記第7端子が前記第6端子に電気的に接続される第4抵抗素子と、
第1反転入力端子、第1非反転入力端子、および第1出力端子を有し、前記第1反転入力端子が前記第6端子に電気的に接続され、前記第1非反転入力端子が前記第2端子に電気的に接続され、前記第1出力端子が前記電圧出力端子及び前記第8端子に電気的に接続される第1オペアンプと、
を備える電圧生成回路。 - 前記第1抵抗素子が有する抵抗値である第1抵抗値と、前記第2抵抗素子が有する抵抗値である第2抵抗値との比は、前記第3抵抗素子が有する抵抗値である第3抵抗値と、前記第4抵抗素子が有する抵抗値である第4抵抗値との比と等しい、
請求項1に記載の電圧生成回路。 - 前記第1抵抗値と前記第2抵抗値とは等しく、
前記第3抵抗値と前記第4抵抗値とは等しい、
請求項2に記載の電圧生成回路。 - 前記第1抵抗値と前記第2抵抗値とは異なり、
前記第3抵抗値と前記第4抵抗値とは異なる、
請求項2に記載の電圧生成回路。 - 前記第3抵抗値は前記第1抵抗値よりも大きく、
前記第4抵抗値は前記第2抵抗値よりも大きい、
請求項2に記載の電圧生成回路。 - 第3容量端子と第4容量端子とを有し、前記第3容量端子が前記第7端子に電気的に接続され、前記第4容量端子が前記第1出力端子に電気的に接続される第2容量素子、を更に備える、
請求項1に記載の電圧生成回路。 - 前記第1容量素子が有する容量値である第1容量値は、前記第2容量素子が有する容量値である第2容量値よりも大きい、
請求項6に記載の電圧生成回路。 - 第5容量端子及び第6容量端子を有し、前記第5容量端子が前記第1オペアンプの前記第1出力端子及び前記電圧出力端子に接続され、前記第6容量端子が接地電位に電気的に接続される第3容量素子、を更に備える、
請求項1又は6に記載の電圧生成回路。 - 第9端子及び第10端子を有し、前記第9端子が前記第1オペアンプの前記第1出力端子に接続される第5抵抗素子と、
第7容量端子及び第8容量端子を有し、前記第7容量端子が前記第10端子に接続され、前記第8容量端子が接地電位に電気的に接続される第4容量素子と、
第2反転入力端子、第2非反転入力端子、および第2出力端子を有し、前記第2反転入力端子が前記第2出力端子に電気的に接続され、前記第2非反転入力端子が前記第10端子に電気的に接続され、前記第2出力端子が前記電圧出力端子に電気的に接続される第2オペアンプと、を更に備える、
請求項1又は6に記載の電圧生成回路。 - 第3反転入力端子、第3非反転入力端子、および第3出力端子を有し、前記第3反転入力端子が前記第3出力端子に電気的に接続され、前記第3非反転入力端子が前記第2端子に電気的に接続され、前記第3出力端子が前記電圧出力端子に電気的に接続される第3オペアンプと、を更に備える、
請求項1又は6に記載の電圧生成回路。 - 第1ダイオード端子及び第2ダイオード端子を有し、前記第1ダイオード端子が前記第2容量端子に電気的に接続され、前記第2ダイオード端子が前記第1出力端子に電気的に接続されるダイオード素子、を更に備える、
請求項1又は6に記載の電圧生成回路。 - 第11端子及び第12端子を有し、前記第11端子が前記第2ダイオード端子に電気的に接続され、前記第12端子が前記第1出力端子に電気的に接続される第6抵抗素子、を更に備える、
請求項11に記載の電圧生成回路。 - ベース端子とコレクタ端子とエミッタ端子とを有し、前記ベース端子が前記第2端子に電気的に接続され、前記コレクタ端子が前記第2容量端子に電気的に接続されるトランジスタと、
第13端子及び第14端子を有し、前記第13端子が前記エミッタ端子に電気的に接続され、前記第14端子が前記第1出力端子に電気的に接続される第7抵抗素子と、を更に備える、
請求項1又は6に記載の電圧生成回路。 - 第9容量端子と第10容量端子とを有し、前記第9容量端子が前記コレクタ端子と第2容量端子とに電気的に接続され、前記第10容量端子が前記ベース端子と前記第2端子とに電気的に接続される第5容量素子、を更に備える、
請求項13に記載の電圧生成回路。 - 第15端子及び第16端子を有し、前記第15端子が前記第2端子に電気的に接続され、第16端子が前記ベース端子と前記第10容量端子とに電気的に接続される第8抵抗素子と、を更に備える、
請求項14に記載の電圧生成回路。 - 請求項1又は6に記載の電圧生成回路と、
第4オペアンプと、を備え、
前記第4オペアンプは、
第1入力端子、第2入力端子、及び第4出力端子を有し、
前記第1入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、
前記第2入力端子に音声入力信号を入力し、
前記音声入力信号に基づいた音声出力信号を前記第4出力端子から出力する、
音声出力回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022158437A JP2024052010A (ja) | 2022-09-30 | 2022-09-30 | 電圧生成回路及び音声出力回路 |
PCT/JP2023/016985 WO2024070030A1 (ja) | 2022-09-30 | 2023-04-28 | 電圧生成回路及び音声出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022158437A JP2024052010A (ja) | 2022-09-30 | 2022-09-30 | 電圧生成回路及び音声出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024052010A true JP2024052010A (ja) | 2024-04-11 |
Family
ID=90476834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022158437A Pending JP2024052010A (ja) | 2022-09-30 | 2022-09-30 | 電圧生成回路及び音声出力回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2024052010A (ja) |
WO (1) | WO2024070030A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6474811A (en) * | 1987-09-16 | 1989-03-20 | Nippon Electric Ic Microcomput | Reference power source circuit |
JP5578048B2 (ja) * | 2010-11-29 | 2014-08-27 | ミツミ電機株式会社 | 映像信号出力回路 |
US9800214B2 (en) * | 2015-03-30 | 2017-10-24 | Qualcomm Incorporated | Power supply rejection rate through noise cancellation in an audio amplifier loop |
JP2017050664A (ja) * | 2015-09-01 | 2017-03-09 | セイコーエプソン株式会社 | アナログ基準電圧生成回路、回路装置、物理量センサー、電子機器及び移動体 |
-
2022
- 2022-09-30 JP JP2022158437A patent/JP2024052010A/ja active Pending
-
2023
- 2023-04-28 WO PCT/JP2023/016985 patent/WO2024070030A1/ja unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024070030A1 (ja) | 2024-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5852359A (en) | Voltage regulator with load pole stabilization | |
US8737646B2 (en) | Temperature compensated voltage pump | |
JP2003015750A (ja) | 低静止電流増幅器のための動的入力段バイアス | |
CN107015593A (zh) | 调节器用半导体集成电路 | |
TW201033780A (en) | Low dropout (LDO) voltage regulator and method therefor | |
CN108334149B (zh) | 一种低静态电流高psrr低压差线性稳压器电路 | |
KR101407924B1 (ko) | Ldo 전압 레귤레이터 | |
US7352161B2 (en) | Burst-mode switching voltage regulator with ESR compensation | |
US5650746A (en) | Circuit arrangement for capacitance amplification | |
JP3625918B2 (ja) | 電圧発生回路 | |
WO2024070030A1 (ja) | 電圧生成回路及び音声出力回路 | |
JP2005533421A (ja) | 容量性フィードバック回路 | |
JPH0519731B2 (ja) | ||
US6617931B2 (en) | Two-stage amplifier | |
JP4811148B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
TW202220353A (zh) | 電磁干擾抑制電路及相關的感測電路 | |
KR20070068469A (ko) | 반도체 장치 | |
RU2313819C1 (ru) | Стабилизатор постоянного напряжения | |
EP1510897A1 (en) | Noise filter circuit | |
CN107797595B (zh) | 具有消除噪声的电压稳压电路 | |
TW201032452A (en) | Error amplifier with fast transient response and related voltage converter | |
JP2003157118A (ja) | バンドギャップ基準電圧回路 | |
TWI811974B (zh) | 具有雙向電流調整的低壓差穩壓器 | |
JP2014050055A (ja) | 増幅器および制御方法 | |
CN113141163B (zh) | D类功率放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20240308 |