WO2024070030A1 - 電圧生成回路及び音声出力回路 - Google Patents

Abstract

電圧生成回路は、電圧入力端子と、電圧出力端子と、第１端子が電圧入力端子に接続される第１抵抗素子と、第３端子が第２端子に接続され第４端子が接地電位に接続される第２抵抗素子と、第１容量端子が電圧入力端子に接続される第１容量素子と、第５端子が第２容量端子に接続される第３抵抗素子と、第７端子が第６端子に接続される第４抵抗素子と、第１反転入力端子が第６端子に接続され、第１非反転入力端子が第２端子に接続され、第１出力端子が電圧出力端子及び第８端子に接続される第１オペアンプと、を備える。

Description

電圧生成回路及び音声出力回路

　本開示は、電圧生成回路及び音声出力回路に関する。

　従来、所定の電圧を生成する電圧生成回路として、増幅及びレベルシフトを行う前置増幅器が知られている。この前置増幅器は、一対の入力端子から入力される入力信号をオペアンプで増幅して出力する前置増幅器であって、一対の入力端子のうちの負入力端子を、負側入力抵抗を介してオペアンプの反転入力端子に接続すると共に、オペアンプの反転入力端子と出力とを帰還抵抗で接続し、正入力端子を、正側入力抵抗を介してオペアンプの非反転入力端子に接続すると共に、正の基準電圧を抵抗分圧した分圧点をオペアンプの非反転入力端子に接続する（特許文献１参照）。

日本国特開平１１－１６８３３０号公報

　従来の電圧生成回路は、入力電圧に重畳された変動成分の低減が不十分な状態で電圧を生成することがあり、さらなる改善が求められている。

　本開示は、入力電圧に重畳された変動成分を低減して電圧を生成できる電圧生成回路及び音声出力回路を提供する。

　本開示の一態様は、入力電圧が入力される電圧入力端子と、出力電圧が出力される電圧出力端子と、第１端子と第２端子とを有し、前記第１端子が前記電圧入力端子に電気的に接続される第１抵抗素子と、第３端子と第４端子とを有し、前記第３端子が前記第２端子に電気的に接続され、前記第４端子が接地電位に電気的に接続される第２抵抗素子と、第１容量端子と第２容量端子とを有し、前記第１容量端子が前記電圧入力端子に電気的に接続される第１容量素子と、第５端子と第６端子とを有し、前記第５端子が前記第２容量端子に電気的に接続される第３抵抗素子と、第７端子と第８端子とを有し、前記第７端子が前記第６端子に電気的に接続される第４抵抗素子と、第１反転入力端子、第１非反転入力端子、および第１出力端子を有し、前記第１反転入力端子が前記第６端子に電気的に接続され、前記第１非反転入力端子が前記第２端子に電気的に接続され、前記第１出力端子が前記電圧出力端子及び前記第８端子に電気的に接続される第１オペアンプと、を備える電圧生成回路である。

　本開示の一態様は、上記の電圧生成回路と、第４オペアンプと、を備え、前記第４オペアンプは、第１入力端子、第２入力端子、及び第４出力端子を有し、前記第１入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、前記第２入力端子に音声入力信号を入力し、前記音声入力信号に基づいた音声出力信号を前記第４出力端子から出力する、音声出力回路である。

　本開示によれば、入力電圧に重畳された変動成分を低減して電圧を生成できる。

第１の実施形態に係る音声出力回路の一例を示す回路図 第１の実施形態に係る電圧生成回路の一例を示す回路図 第２の実施形態に係る電圧生成回路の一例を示す回路図 比較例に係る電圧生成回路を示す回路図 第２の実施形態及び比較例に係る変動成分の入出力特性を示す図 第３の実施形態に係る電圧生成回路の一例を示す回路図 第４の実施形態に係る電圧生成回路の一例を示す回路図 第５の実施形態に係る電圧生成回路の一例を示す回路図 第６の実施形態に係る電圧生成回路の一例を示す回路図 第２の実施形態における電圧生成回路の出力電圧と、本実施形態における電圧生成回路の出力電圧と、の一例を示す図 第６の実施形態の変形例に係る電圧生成回路を示す回路図 第７の実施形態に係る電圧生成回路の一例を示す回路図 第６の実施形態における電圧生成回路の出力電圧と、本実施形態における電圧生成回路の出力電圧と、の一例を示す図

（本開示の基礎となった知見）
　従来の電圧生成回路は、バイアス電圧を出力するバイアス回路として動作し得る。このバイアス回路は、入力された入力電圧に基づいてバイアス電圧を出力するが、入力電圧が変動すると、その変動成分を含んだままバイアス電圧が出力されてしまう。この変動成分を除去するために、バイアス回路にコンデンサのような素子が付加されることで、変動成分を吸収させる方法が考えられる。しかし、この場合、コンデンサの静電容量を大きくする必要があるため、コンデンサが大型化し、バイアス回路を含む装置の大型化につながる。そのため、装置が大型化することを抑制しつつ変動成分を低減する技術が求められている。

　以下、図面を参照しながら、本開示に係る電圧生成回路及び音声出力回路の実施形態について説明する。

［第１の実施形態］
（音声出力回路の構成）

　図１は、第１の実施形態に係る音声出力回路１００の一例を示す回路図である。音声出力回路１００は、音声信号の増幅回路である。音声出力回路１００は、音声入力端子Ｖｉと、音声出力端子Ｖｏと、オペアンプＯＰ１０と、電圧生成回路１０と、を含む。

　オペアンプＯＰ１０は、反転入力端子ｏｐ１０－と、非反転入力端子ｏｐ１０＋と、出力端子Ｖｏｐ１０と、を含む。反転入力端子ｏｐ１０－は、直列に接続された容量素子Ｃ１１と抵抗素子Ｒ１３とを介して、音声入力端子Ｖｉに電気的に接続される。また、反転入力端子ｏｐ１０－は、並列に接続された容量素子Ｃ１２と抵抗素子Ｒ１４とを介して、出力端子Ｖｏｐ１０に電気的に接続される。非反転入力端子ｏｐ１０＋は、電圧生成回路１０の電圧出力端子（図１では不図示）に接続される。非反転入力端子ｏｐ１０＋には、電圧生成回路１０により生成されたバイアス電圧が入力される。出力端子Ｖｏｐ１０は、容量素子Ｃ１３を介して音声出力端子Ｖｏに電気的に接続される。容量素子Ｃ１１、容量素子Ｃ１２および容量素子Ｃ１３は、いずれも、例えばコンデンサである。

　音声出力回路１００は、電源電圧と、接地電位つまりグランドと、に電気的に接続される、単電源の増幅回路である。音声出力回路１００は、例えば、音声入力信号の振幅を２倍に増幅して、音声出力信号として出力する。音声出力回路１００は、例えばカーオーディオにおいて使用可能である。

　図１において、グラフｇ１は、音声入力端子Ｖｉにおける音声入力信号の電圧振幅波形を示す。グラフｇ１では、実線が、音声入力信号の振幅が最大である場合の波形を示し、破線が、音声入力信号の振幅が最大よりも小さい場合の波形の例を示している。ここで、最大である場合の音声入力信号の振幅とは、オペアンプＯＰ１０が、音声入力信号を歪ませずに音声出力できる最大の振幅である。実線で示される波形と破線で示される波形との関係については、グラフｇ２、グラフｇ３、グラフｇ４についても同様である。

　グラフｇ２は、容量素子Ｃ１１と抵抗素子Ｒ１３の間における入力信号の電圧振幅波形を示す図である。グラフｇ２では、いずれの波形においても、音声入力端子Ｖｉからの信号にバイアス電圧が付加されている。バイアス電圧は、電圧生成回路１０により生成され出力される電圧であり、例えば電源電圧の半分（１／２）の電圧である。

　グラフｇ３は、オペアンプＯＰ１０の出力端子Ｖｏｐ１０における出力信号の電圧振幅波形を示す図である。グラフｇ３に示される波形は、グラフｇ２に示される波形の位相が反転し、かつ、所定の増幅率で振幅が増幅されたものとなる。増幅率は、例えば２倍である。

　グラフｇ４は、音声出力端子Ｖｏにおける音声出力信号の電圧振幅波形を示す図である。グラフｇ４に示される音声出力信号では、容量素子Ｃ１３の作用により、バイアス電圧が除去されている。

　したがって、電圧生成回路から出力された出力電圧としてのバイアス電圧にノイズ成分が重畳されている場合には、オペアンプＯＰ１０はノイズ成分を付加して入力信号を増幅する。そのため、バイアス電圧として、ノイズ成分を含まない、一定の電圧が得られることが好ましい。これにより、ノイズ成分が重畳されることなく、オペアンプＯＰ１０が入力信号を増幅して出力することができる。この場合、オペアンプＯＰ１０の増幅処理により、大きな振幅の信号を確保できる。ノイズ成分とは、電圧の直流成分以外の交流成分であり、電圧の変動成分である。

　なお、バイアス電圧は、電源電圧の半分の値でなくてもよい。例えば、バイアス電圧は、オペアンプＯＰ１０を構成するＩＣに依存して、電源電圧の半分の値以外の電圧に調整されてもよい。

　電圧生成回路１０は、様々な回路構成を有することが可能である。以下、電圧生成回路１０の回路構成を、実施形態毎に説明する。第１の実施形態の電圧生成回路１０は、電圧生成回路１０Ａである。第２の実施形態の電圧生成回路１０は、電圧生成回路１０Ｂである。第３の実施形態の電圧生成回路１０は、電圧生成回路１０Ｃである。第４の実施形態の電圧生成回路１０は、電圧生成回路１０Ｄである。第５の実施形態の電圧生成回路１０は、電圧生成回路１０Ｅである。なお、音声出力回路１００の構成は、各実施形態において同じである。

（電圧生成回路の構成）
　図２は、電圧生成回路１０Ａの一例を示す回路図である。電圧生成回路１０Ａは、電圧入力端子Ｖｉｎと、電圧出力端子Ｖｏｕｔと、抵抗素子Ｒ１と、抵抗素子Ｒ２と、抵抗素子Ｒ６と、抵抗素子Ｒ７と、容量素子Ｃ１と、オペアンプＯＰ１と、を備える。

　電圧入力端子Ｖｉｎには、入力電圧が入力される。電圧出力端子Ｖｏｕｔから、出力電圧が出力される。抵抗素子Ｒ６は、端子ｔｒ１と端子ｔｒ２を有する。端子ｔｒ１は、電圧入力端子Ｖｉｎに電気的に接続される。ここで、「電気的に接続される」とは、２つの素子が直接接続される場合と、間に他の導電性素子を挟んで電流が一方から他方へ流入可能に接続される場合と、を含む。抵抗素子Ｒ７は、端子ｔｒ３と端子ｔｒ４とを有する。端子ｔｒ３は、端子ｔｒ２に電気的に接続される。端子ｔｒ４は、接地電位つまりグランドに電気的に接続される。容量素子Ｃ１は、容量端子ｔｃ１と容量端子ｔｃ２とを有する。以下、容量素子が有する端子のことを、容量端子と呼ぶことがある。容量端子ｔｃ１は、電圧入力端子Ｖｉｎ及び端子ｔｒ１に電気的に接続される。抵抗素子Ｒ１は、端子ｔｒ５と端子ｔｒ６とを有する。端子ｔｒ５は容量端子ｔｃ２に電気的に接続される。端子ｔｒ５は、容量端子ｔｃ２に直接接続されてもよい。抵抗素子Ｒ２は、端子ｔｒ７と端子ｔｒ８とを有する。端子ｔｒ７は、端子ｔｒ６に電気的に接続される。

　オペアンプＯＰ１は、反転入力端子ｏｐ１－と、非反転入力端子ｏｐ１＋と、出力端子Ｖｏｐ１と、を有する。反転入力端子ｏｐ１－は、端子ｔｒ６及び端子ｔｒ７に電気的に接続される。非反転入力端子ｏｐ１＋は、端子ｔｒ２及び端子ｔｒ３に電気的に接続される。出力端子Ｖｏｐ１は、電圧出力端子Ｖｏｕｔ及び端子ｔｒ８に電気的に接続される。オペアンプＯＰ１は、正側の電源端子と負側の電源端子と、も有する。正側の電源端子が電源電位に電気的に接続され、負側の電源端子が接地電位に電気的に接続される。つまり、電圧生成回路１０Ａは、単電源の回路である。正側の電源端子には、例えば、電圧入力端子Ｖｉｎに入力される入力電圧と同じ電圧が入力される。正側の電源端子に入力される電圧は、電圧入力端子Ｖｉｎに入力される入力電圧と異なっていてもよい。

　抵抗素子Ｒ６の抵抗値は、例えば１０ｋΩである。抵抗素子Ｒ７の抵抗値は、例えば１０ｋΩである。容量素子Ｃ１の容量値は、例えば１μＦである。抵抗素子Ｒ１の抵抗値は、例えば３０ｋΩである。抵抗素子Ｒ２の抵抗値は、例えば３０ｋΩである。各素子の容量値は、例えば静電容量の値である。

　電圧入力端子Ｖｉｎから入力された入力電圧は、抵抗素子Ｒ６及び抵抗素子Ｒ７によって分圧され、非反転入力端子ｏｐ１＋に入力される。入力電圧は、本来の入力電圧である直流成分と、ノイズである変動成分と、を含み得る。本実施形態において、抵抗素子Ｒ６の抵抗値と抵抗素子Ｒ７の抵抗値とは等しい。したがって、入力電圧は、およそ半分の大きさの電圧として非反転入力端子ｏｐ１＋に入力される。このとき、入力電圧に含まれる直流成分と変動成分とは、いずれもおよそ半分の大きさになって非反転入力端子ｏｐ１＋に入力される。非反転入力端子ｏｐ１＋に入力された変動成分は、振幅が（１＋（抵抗素子Ｒ２の抵抗値）／（抵抗素子Ｒ１の抵抗値））倍されて、出力端子Ｖｏｐ１に出力される。このとき、非反転入力端子ｏｐ１＋に入力された変動成分と、出力端子Ｖｏｐ１に出力される変動成分とで、位相は反転しない。本実施形態において、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ２の抵抗値とは等しい。したがって、非反転入力端子ｏｐ１＋に入力された変動成分は、位相は変わらず、振幅は２倍で、出力端子Ｖｏｐ１に出力される。つまり、入力電圧に含まれる変動成分と同じ大きさの振幅の変動成分が、出力端子Ｖｏｐ１に出力される。また、電圧入力端子Ｖｉｎから入力された入力電圧は、容量素子Ｃ１及び抵抗素子Ｒ１を介して、反転入力端子ｏｐ１－に入力される。容量素子Ｃ１は、入力電圧の直流成分を遮断することで、入力電圧から変動成分を抽出する。抵抗素子Ｒ１に入力された変動成分は、位相が反転し、かつ、振幅が（抵抗素子Ｒ２の抵抗値）／（抵抗素子Ｒ１の抵抗値）倍されて、出力端子Ｖｏｐ１に出力される。本実施形態において、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ２の抵抗値とは等しい。したがって、抵抗素子Ｒ１に入力された変動成分は、位相が反転し、振幅は１倍で、出力端子Ｖｏｐ１に出力される。これにより、電圧生成回路１０Ａは、非反転入力端子ｏｐ１＋に入力された変動成分を相殺できるため、電圧出力端子Ｖｏｕｔから出力される出力電圧に含まれる変動成分を低減できる。

　なお、変動成分としてのノイズとしては、例えば以下のノイズが考えられる。ノイズは、電圧入力端子Ｖｉｎに電気的に接続されたマイコン、ＤＳＰ、又はその他のデバイスが発生するノイズを含んでよい。ノイズは、電圧生成回路１０や音声出力回路１００が搭載される車両の駆動系が発生する電気的なノイズを含んでよい。例えば、ノイズは、車両のオルタネータ、モータ、又はイグニッションノイズ等のノイズを含んでよい。また、ノイズは、車両の外部に由来する電気的なノイズを含んでもよい。また、ノイズは、音声出力回路１００が発生するノイズも含み得る。

　このような電圧生成回路１０によれば、電圧入力端子Ｖｉｎに入力される入力電圧に含まれ得る変動成分を容量素子Ｃ１により抽出し、反転入力端子ｏｐ１－へ印加し、オペアンプＯＰ１から出力された信号をフィードバックする。これにより、電圧生成回路１０は、変動成分を打ち消すことができ、入力電圧に変動があっても一定の電圧を出力できる。また、電圧生成回路１０は、変動成分をフィルタにより抑圧する場合と比較して、小型の部品により、変動成分を除去できる。また、電圧生成回路１０は、ツェナーダイオードなどのダイオードを使用して変動成分を除去していない。したがって、例えばダイオード等を用いた場合に起こり得る、電圧生成回路１０内の素子によるノイズの発生も抑制できる。また、抵抗素子Ｒ６の抵抗値と、抵抗素子Ｒ７の抵抗値との比は、抵抗素子Ｒ１の抵抗値と、抵抗素子Ｒ２の抵抗値との比と等しい。これにより、オペアンプＯＰ１の出力電圧が変動しにくくなる。

　また、電圧生成回路１０Ａは、後述する第２の実施形態の電圧生成回路１０Ｂが容量素子Ｃ２を備える場合と比較して、広範囲の周波数帯域で変動成分を除去できる。

　また、このような電圧生成回路１０を備える音声出力回路１００は、変動成分が抑制された一定の電圧をバイアス電圧として利用できる。これにより、変動成分が重畳されることなく、音声出力回路１００は音声入力信号を増幅して出力することができる。したがって、音声出力回路１００は、ノイズが抑制された音声出力信号を出力できる。

［第２の実施形態］
（電圧生成回路の構成）
　図３は、第２の実施形態に係る電圧生成回路１０Ｂの一例を示す回路図である。電圧生成回路１０Ｂは、容量素子Ｃ２を備える点で電圧生成回路１０Ａと異なる。電圧生成回路１０Ｂについて、第１の実施形態に係る電圧生成回路１０Ａと同様の構成や動作については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｂは、電圧生成回路１０Ａの構成に加え、容量素子Ｃ２を備える。容量素子Ｃ２は、容量端子ｔｃ３と容量端子ｔｃ４とを有する。容量端子ｔｃ３は端子ｔｒ７に電気的に接続される。容量端子ｔｃ３は、端子ｔｒ７に直接接続されてもよい。容量端子ｔｃ４は端子ｔｒ８及びオペアンプＯＰ１の出力端子Ｖｏｐ１に電気的に接続される。容量端子ｔｃ４は端子ｔｒ８および出力端子Ｖｏｐ１に直接接続されてもよい。容量素子Ｃ２は、抵抗素子Ｒ２と並列に接続される。

　容量素子Ｃ２の容量値は、例えば０．４７ｐＦである。

　容量素子Ｃ２は、容量素子Ｃ２を通過する高周波成分の位相を調整する。そのため、容量素子Ｃ２は、出力端子Ｖｏｐ１から反転入力端子ｏｐ１－にフィードバックされるフィードバック回路での位相遅れを改善できるため、高周波数帯域でのオペアンプＯＰ１０の発振の抑制に寄与する。

（入力電圧と出力電圧との関係）
　次に、電圧入力端子Ｖｉｎから入力される入力電圧と、電圧出力端子Ｖｏｕｔから出力される出力電圧と、の関係について説明する。

　なお、以下の説明では、各抵抗素子（Ｒ１、Ｒ２、…）の抵抗値について、抵抗素子に付された符号と同じ符号を用いて説明することがある。同様に、各容量素子（Ｃ１、Ｃ２、…）の容量値についても、容量素子に付された符号と同じ符号を用いて説明することがある。また、電圧入力端子Ｖｉｎから入力される入力電圧の値についても、電圧入力端子Ｖｉｎと同じ符号を用いて説明することがある。同様に、電圧出力端子Ｖｏｕｔから出力される出力電圧の値についても、電圧出力端子Ｖｏｕｔと同じ符号を用いて説明することがある。

　図３に示すように、直列に接続された容量素子Ｃ１と抵抗素子Ｒ１とは、インピーダンスＺ１を形成する。また、並列に接続された容量素子Ｃ２と抵抗素子Ｒ２とは、インピーダンスＺ２を形成する。以下、各インピーダンス（Ｚ１、Ｚ２）のインピーダンス値についても、インピーダンスに付された符号と同じ符号を用いて説明することがある。

　まず、点ｐ１における電圧Ｖ１は、以下の式（１）及び式（２）で表せる。なお、「・」は乗算符号を示す。点ｐ１は、端子ｔｒ６、反転入力端子ｏｐ１－、および端子ｔｒ７が接続されるノードである。電圧Ｖ１は、反転入力端子ｏｐ１－に入力される電圧を表す。
　Ｖ１＝Ｖｉｎ－Ｉ１・Ｚ１　　・・・（１）
　Ｖ１＝Ｖｏｕｔ＋Ｉ２・Ｚ２　・・・（２）
　なお、Ｉ１は、抵抗素子Ｒ１から点ｐ１に流れる電流である。Ｉ２は、点ｐ１から抵抗素子Ｒ２及び容量素子Ｃ２へ流れる電流である。

　また、点ｐ２における電圧Ｖ２は、以下の式で表せる。点ｐ２は、端子ｔｒ２、端子ｔｒ３および非反転入力端子ｏｐ１＋が接続されるノードである。電圧Ｖ２は、非反転入力端子ｏｐ１＋に入力される電圧を表す。

　ここで、オペアンプＯＰ１は、電圧Ｖ１と電圧Ｖ２とが同じ電圧になるよう動作する。そのため、以下の関係式が成り立つ。
　Ｖ１＝Ｖ２　・・・（４）

　式（１）と式（４）とを基に、電流Ｉ1について解くと、以下の関係式が成り立つ。

　また、キルヒホッフの法則より、点ｐ１に流れる電流は、以下となる。
　Ｉ１＝Ｉ２＋Ｉ３
　なお、Ｉ３は、点ｐ１から反転入力端子ｏｐ１－に流れる電流である。

　反転入力端子ｏｐ１－の入力インピーダンスは非常に高い。そのため、電流Ｉ３はほぼ無視できる電流量である。そのため、以下の関係式が成り立つ。
　Ｉ１＝Ｉ２　・・・（６）

　式（２）、式（３）、式（４）、式（５）及び式（６）を基に出力電圧Ｖｏｕｔについて解くと、以下となる。

　次に、入力電圧の直流成分と変動成分に対する動作について説明する。

　まず、上記の式（７）を簡易的な式とするために、Ｒ６＝Ｒ７とし、式（７）を変形し、式（８）とする。

　インピーダンスＺ１とインピーダンスＺ２とを複素数で表現する。
　インピーダンスＺ１は、容量素子Ｃ1と抵抗素子Ｒ１の直列合成抵抗なので、以下の関係式が成り立つ。

　ここで、ω＝２πｆを代入し変形すると、以下の関係式が成り立つ。周波数ｆは、入力電圧に含まれる変動成分の周波数である。

　ここで、式（９）の実部と虚部が等しくなる周波数ｆをカットオフ周波数ｆ_ｌｏｗとすると、以下の関係式が成り立つ。

　周波数ｆがカットオフ周波数ｆ_ｌｏｗより低い場合、インピーダンスＺ１が高くなる。ｆ＝０、即ち入力電圧が直流成分のみを含む場合においては、インピーダンスＺ１は無限大Ωとなる。入力電圧Ｖｉｎに含まれる直流成分は、式（８）のインピーダンスＺ１に無限大数を代入すると、以下の関係式が成り立つ。

　このように、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎの１／２の値となる。

　また、インピーダンスＺ２は、容量素子Ｃ２と抵抗素子Ｒ２の並列合成抵抗なので、以下の関係式が成り立つ。

　さらに、ω＝２πｆを代入し変形すると、以下の関係式が成り立つ。

　式（１０）の実部と虚部が等しくなる周波数ｆをカットオフ周波数ｆ_ｈｉｇｈとすると、以下の関係式が成り立つ。

　周波数ｆがカットオフ周波数ｆ_ｈｉｇｈより高い場合、インピーダンスＺ２の逆数（１／Ｚ２）の値（アドミッタンス）が高くなる。即ちｆ＝無限大の場合、インピーダンスＺ２は０Ωとなる。入力電圧Ｖｉｎに含まれる高周波成分は、式（９）のインピーダンスＺ２に０を代入すると、以下の関係式が成り立つ。

　このように、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎの１／２の値となる。

　一方、周波数ｆがカットオフ周波数ｆ_ｌｏｗとカットオフ周波数ｆ_ｈｉｇｈとの間、かつＺ１＝Ｚ２となる場合、式（８）の括弧内が「０」となり、出力電圧Ｖｏｕｔが０となる。つまり、この場合、入力電圧Ｖｉｎの変動成分は出力電圧Ｖｏｕｔに出力されず、除去されることになる。

　このＺ１＝Ｚ２となる周波数ｆを求めると、式（９）と式（１０）とを基に、以下の関係式が成り立つ。

　式（１１）を変形すると、以下の関係式が成り立つ。

　ここで、Ｒ２＝Ｒ１、Ｃ１＞＞Ｃ２とすると、左辺第１項は「１」、第４項は「０」として近似できる。従って式（１２）は、以下となる。

　式（１３）を周波数fについて解くと、以下の関係式が成り立つ。

　式（１４）が示す周波数ｆの場合、電圧生成回路１０Ｂが変動成分を除去する効果が一番高くなる。

　なお、上記のカットオフ周波数ｆ_ｌｏｗは、例えば５Ｈｚ以上１０Ｈｚ以下であり、カットオフ周波数ｆ_ｈｉｇｈは、例えば５００ｋＨｚ以上１０ＭＨｚ以下であってもよく、１０ＭＨｚ以上であってもよい。この場合、電圧生成回路１０Ｂは、２０Ｈｚ～２０ｋＨｚの周波数範囲や２０Ｈｚ～１００ｋＨｚの周波数範囲において、入力電圧の変動成分を好適に除去可能である。

　図４は、比較例に係る電圧生成回路１０Ｘを示す回路図である。電圧生成回路１０Ｘは、抵抗素子Ｒ８Ｘと、抵抗素子Ｒ９Ｘと、容量素子Ｃ５Ｘと、オペアンプＯＰＸと、電圧入力端子ＶｉｎＸと、電圧出力端子ＶｏｕｔＸと、を備える。

　抵抗素子Ｒ８Ｘは、一端が電圧入力端子ＶｉｎＸに電気的に接続される。抵抗素子Ｒ９Ｘは、一端が、抵抗素子Ｒ８Ｘの他端に電気的に接続され、他端が、接地電位に電気的に接続される。容量素子Ｃ５Ｘは、一端が、抵抗素子Ｒ８Ｘの他端と抵抗素子Ｒ９Ｘの一端とに電気的に接続され、他端が、接地電位に電気的に接続される。

　オペアンプＯＰＸは、その反転入力端子ｏｐＸ－が、その出力端子に電気的に接続される。オペアンプＯＰＸは、その非反転入力端子ｏｐＸ＋が、抵抗素子Ｒ８Ｘの他端と抵抗素子Ｒ９Ｘの一端と容量素子Ｃ５Ｘの一端とに電気的に接続される。オペアンプＯＰＸは、その出力端子ＶｏｐＸが、その反転入力端子ｏｐＸ－と電圧出力端子ＶｏｕｔＸとに電気的に接続される。

　抵抗素子Ｒ８Ｘの抵抗値は、例えば１０ｋΩである。抵抗素子Ｒ９Ｘの抵抗値は、例えば１０ｋΩである。容量素子Ｃ５Ｘの容量値は、例えば１μＦである。

　図５は、第２の実施形態及び比較例に係るノイズ成分としての変動成分の入出力特性を示す図である。具体的には、図５は、電圧入力端子に、変動成分として正弦波を印加し、正弦波を２０Ｈｚ～２０ｋＨｚの範囲でスイープしたときに、電圧出力端子Ｖｏｕｔに現れる変動成分の大きさの変化を示す。２０Ｈｚ～２０ｋＨｚは、一般的な可聴周波数範囲に相当する。図５では、本実施形態の変動成分を示すノイズ信号ＳＧ１が実線で、比較例の変動成分を示すノイズ信号ＳＧＸが破線で示されている。図５では、ノイズ信号ＳＧ１及びノイズ信号ＳＧＸが、入力に対する出力を示す相対値（ｄＢ）、つまり入力電圧に含まれる変動成分に対する、出力電圧に含まれる変動成分を示す相対値で示されている。

　可聴周波数範囲において本実施形態のノイズ信号ＳＧ１と比較例のノイズ信号ＳＧＸとを比較すると、可聴周波数範囲の全体にわたってノイズ信号ＳＧ１がノイズ信号ＳＧＸよりも小さくなっており、ノイズがより低減されていることが理解できる。例えば２０Ｈｚ付近では、本実施形態の方が比較例よりも１０ｄＢ程度さらにノイズを低減できている。
したがって、本実施形態の方が比較例よりも、入力側のノイズが出力側に伝達され難いことが理解できる。さらに、本実施形態では、入力ノイズが大きく低減される周波数（例えばおよそ８ｋＨｚ）が存在することが理解できる。この周波数は、上述した式（１４）で導出される周波数ｆに相当する。本実施形態では、容量素子Ｃ１により定まる低い周波数と、オペアンプＯＰ１の動作性能に依存する高い周波数と、の間の変動成分を低減可能である。

　なお、電圧生成回路１０Ｂは、容量値Ｃ１および抵抗値Ｒ１が調整されることで、図５に示されるグラフの傾きを調整可能である。したがって、電圧生成回路１０Ｂにおいて、変動成分の低減機能つまりノイズキャンセル機能の強度や周波数範囲を調整できる。

　なお、第１の実施形態では変動成分の入出力特性を特にグラフで図示していないが、第１の実施形態でも同様である。

［第２の実施形態の第１変形例］
　第２の実施形態では、抵抗値Ｒ１と抵抗値Ｒ２とが等しく、抵抗値Ｒ６と抵抗値Ｒ７とが等しい形態を例示したが、これに限られない。第１変形例では、抵抗値Ｒ６：抵抗値Ｒ７＝抵抗値Ｒ１：抵抗値Ｒ２を満たせばよく、抵抗値Ｒ１と抵抗値Ｒ２とが異なり、抵抗値Ｒ６と抵抗値Ｒ７とが異なってもよい。この場合、出力電圧Ｖｏｕｔは、以下の関係式を満たす。

　電圧生成回路１０Ｂは、この関係式を満たすことで、電圧出力端子Ｖｏｕｔから出力される出力電圧を任意に変更可能である。この場合でも、電圧生成回路１０Ｂは、ノイズ成分としての変動成分を低減可能である。なお、本変形例では、一例として、抵抗素子Ｒ６の抵抗値は１６．６６７ｋΩであり、抵抗素子Ｒ７の抵抗値は１０ｋΩである。また、一例として、抵抗素子Ｒ１の抵抗値は３０ｋΩであり、抵抗素子Ｒ２の抵抗値は１８ｋΩである。

　ここで、出力電圧Ｖｏｕｔを任意の電圧にすることについて考察する。

　電圧生成回路１０において、出力電圧Ｖｏｕｔの直流成分を入力電圧Ｖｉｎの直流成分の１／２ではなく、任意の値とすることは、抵抗素子Ｒ６と抵抗素子Ｒ７との抵抗値の比率を変えることで実現できる。この場合、カットオフ周波数ｆ_ｌｏｗ～ｆ_ｈｉｇｈの間の交流成分を除去するために、抵抗値Ｒ１と抵抗値Ｒ２とを調整する必要がある。

　入力電圧Ｖｉｎが直流成分のみの場合、インピーダンスＺ１が無限大Ωになるので、式（７）にインピーダンスＺ１＝無限大を代入すると、抵抗値Ｒ６と抵抗値Ｒ７とにおいて、以下の関係式が成り立つ。

　式（１５）を用いることで、抵抗値Ｒ７と出力電圧Ｖｏｕｔを決定すれば抵抗値Ｒ６を決定することができる。

　この時、式（７）の括弧内が「０」となるようにインピーダンスＺ１及びインピーダンスＺ２の定数を決めれば、カットオフ周波数ｆ_ｌｏｗ～ｆ_ｈｉｇｈの間の交流成分は出力電圧Ｖｏｕｔに出力されず除去できる。すなわち、式（７）の括弧内が「０」となる抵抗値Ｒ６、抵抗値Ｒ７、インピーダンスＺ１、及びインピーダンスＺ２の関係を求めればよい。具体的には、以下の式（１６）の関係とすればよい。

　また、容量値Ｃ１と容量値Ｃ２は小さいので、無視することができる。そのため、式（１７）の関係とすることで近似できる。

　このように、電圧生成回路１０Ｂにおいて、各抵抗素子の抵抗値を調整することで、生成されるバイアス電圧を任意の値に調整できる。また、電圧生成回路１０Ｂにおいて、抵抗値Ｒ６：抵抗値Ｒ７＝抵抗値Ｒ１：抵抗値Ｒ２とすることで、ノイズキャンセル能力を維持したまま、オペアンプＯＰ１が動作可能である範囲内で、任意の出力電圧を出力できる。

［第２の実施形態の第２変形例］
　第２の実施形態では、電圧生成回路１０Ｂでは、オペアンプＯＰ１が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。電圧生成回路１０Ｂは、両電源のオペアンプＯＰ１を備えても動作可能である。一例として、オペアンプＯＰ１の正側の電源端子（Ｖｉｎ）には、直流成分８Ｖと変動成分との合計が印加され得る。また、オペアンプＯＰ１の負側の電源端子（－Ｖ）には、直流成分－８Ｖが印加され得る。

［第２の実施形態の第３変形例］
　第２の実施形態では、電圧生成回路１０Ｂでは、オペアンプＯＰ１が単電源であり、負側の電源端子が接地電位に接続されていることを主に例示したが、これに限られない。オペアンプＯＰ１の、正側の電源端子が接地電位に接続され、負側の電源端子が所定の電位に接続されてもよい。つまり、電圧生成回路１０Ｂは、プラス単電源のオペアンプＯＰ１を備えても動作可能であり、マイナス単電源のオペアンプＯＰ１を備えても動作可能である。

　第２の実施形態の電圧生成回路１０Ｂは、第１の実施形態と比較して、容量素子Ｃ２を備えることで、オペアンプＯＰ１の発振を抑制できる。この点以外の効果は、第１の実施形態と同様である。したがって、上記で考察した入力電圧と出力電圧との関係や、図５の比較結果は、第１の実施形態でも同様に言える。

［第３の実施形態］
　図６は、第３の実施形態に係る電圧生成回路１０Ｃの一例を示す回路図である。電圧生成回路１０Ｃは、容量素子Ｃ３を備える点で電圧生成回路１０Ｂと異なる。電圧生成回路１０Ｃについて、第１の実施形態に係る電圧生成回路１０Ａ又は第２の実施形態に係る電圧生成回路１０Ｂと同様の構成については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｃは、電圧生成回路１０Ｂの構成に加え、容量素子Ｃ３を備える。容量素子Ｃ３は、容量端子ｔｃ５と容量端子ｔｃ６とを有する。容量端子ｔｃ５は、出力端子Ｖｏｐ１及び電圧出力端子Ｖｏｕｔに電気的に接続される。容量端子ｔｃ５は、出力端子Ｖｏｐ１及び電圧出力端子Ｖｏｕｔに直接接続されてもよい。容量端子ｔｃ６は、接地電位に電気的に接続される。抵抗素子Ｒ３が容量端子ｔｃ６に直列に接続されていてもよい。抵抗素子Ｒ３は、例えば、容量素子Ｃ３の等価直列抵抗である。抵抗素子Ｒ３の抵抗値の大きさは、容量素子Ｃ３の特性に基づいて適宜設定することができる。

　容量素子Ｃ３の容量値は、例えば１μＦである。抵抗素子Ｒ３の抵抗値は、例えば１Ωである。

　容量素子Ｃ３は、出力端子Ｖｏｐ１から出力された信号の高周波数帯域の変動成分を通過させることができるが、直流成分を通過させない。よって、容量素子Ｃ３は、電圧生成回路１０Ｃの出力段においてノイズフィルタとして動作する。よって、電圧出力端子Ｖｏｕｔから出力される出力電圧は、高周波数帯域の変動成分が低減されたものとなる。このように、電圧生成回路１０Ｃは、電圧出力端子Ｖｏｕｔの前段に容量素子Ｃ３を備えることで、高周波帯域の出力特性を改善可能である。電圧生成回路１０Ｃは、例えば周波数１００ｋＨｚ以上の帯域での変動成分を低減できる。これにより、電圧生成回路１０Ｃを備える音声出力回路１００を、国際的な規格であるＥＭＣ（Electromagnetic Compatibility）に準拠させやすくなる。

［第４の実施形態］
　図７は、第４の実施形態に係る電圧生成回路１０Ｄの一例を示す回路図である。電圧生成回路１０Ｃについて、第１の実施形態に係る電圧生成回路１０Ａ、第２の実施形態に係る電圧生成回路１０Ｂ、又は第３の実施形態に係る電圧生成回路１０Ｃと同様の構成については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｄは、電圧生成回路１０Ｂの構成に加え、ボルテージフォロア回路Ｋ１と、ＲＣ型ＬＰＦ（Low Pass Filter）回路であるＬＰＦ回路Ｋ２と、を備える。ボルテージフォロア回路Ｋ１は、オペアンプＯＰ２を含む。ＬＰＦ回路Ｋ２は、抵抗素子Ｒ４と容量素子Ｃ４とを含む。

　抵抗素子Ｒ４は、端子ｔｒ９及び端子ｔｒ１０を有する。端子ｔｒ９は、出力端子Ｖｏｐ１に電気的に接続される。容量素子Ｃ４は、容量端子ｔｃ７及び容量端子ｔｃ８を有する。容量端子ｔｃ７は、抵抗素子Ｒ４の端子ｔｒ１０に電気的に接続される。容量端子ｔｃ８は、接地電位に電気的に接続される。

　オペアンプＯＰ２は、反転入力端子ｏｐ２－、非反転入力端子ｏｐ２＋、及び出力端子Ｖｏｐ２を有する。反転入力端子ｏｐ２－は、出力端子Ｖｏｐ２に電気的に接続される。非反転入力端子ｏｐ２＋は、端子ｔｒ１０及び容量端子ｔｃ７に電気的に接続される。出力端子Ｖｏｐ２は、電圧出力端子Ｖｏｕｔに電気的に接続される。

　抵抗素子Ｒ４の抵抗値は、例えば１０ｋΩである。容量素子Ｃ４の容量値は、例えば１０μＦである。

　本実施形態の電圧生成回路１０Ｄは、第３の実施形態の電圧生成回路１０Ｃよりも、ノイズキャンセル能力が高い。一例として、抵抗素子Ｒ４の抵抗値が１０ｋΩであり、容量素子Ｃ４の容量値が１０μＦである場合について説明する。ＬＰＦ回路Ｋ２に流れ込む出力電圧のうち、カットオフ周波数よりも高い周波数の変動成分は、容量素子Ｃ４を通過してグランドに流れる。本実施形態において、カットオフ周波数は１．５９Ｈｚと算出される。したがって、オペアンプＯＰ１から出力され、ＬＰＦ回路Ｋ２に入力される出力電圧のうち、１．５９Ｈｚ以下の直流成分及び変動成分は、ボルテージフォロア回路Ｋ１に出力され、１．５９Ｈｚよりも高い周波数の交流成分は、ボルテージフォロア回路Ｋ１に出力されない。

　負荷変動が発生すると、抵抗素子Ｒ４に流れる電流が変動し、それに由来するノイズが発生し得る。

　例えば、回路の出力インピーダンスが大きい場合、負荷変動が発生して出力電流が変化すると、電圧降下が発生して出力電圧が変動し得る。一方、オペアンプＯＰ２は、仮に負荷変動が発生しても、フィードバックにより出力端子Ｖｏｐ２の電圧を一定に維持することができる。それにより、オペアンプＯＰ２は、出力インピーダンスが小さいときと同じように動作できる。例えば、抵抗素子Ｒ４に電流が流れることによって負荷変動が発生した場合であっても、出力端子Ｖｏｐ２の電圧を一定に維持することができる。よって、出力端子Ｖｏｐ２に電気的に接続された電圧出力端子Ｖｏｕｔの電圧も一定に維持される。したがって、ボルテージフォロア回路Ｋ１は、電圧生成回路１０Ｄの出力インピーダンスを下げることができる。電圧生成回路１０Ｄがボルテージフォロア回路Ｋ１を備えない場合、抵抗素子Ｒ４の抵抗値が電圧生成回路１０Ｄの出力インピーダンスに相当する。例えば、ボルテージフォロア回路Ｋ１を備えない場合、電圧生成回路１０Ｄの出力インピーダンスは１０ｋΩになる。一方、図７に示されるようにボルテージフォロア回路Ｋ１を備える場合、電圧生成回路１０Ｄの出力インピーダンスは数ｍΩ～１Ω程度まで低下する。

　このように、本実施形態の電圧生成回路１０Ｄは、オペアンプＯＰ１の後段にボルテージフォロア回路Ｋ１とＬＰＦ回路Ｋ２とを備えることで、電圧生成回路１０Ｄの出力電圧に含まれる高周波数帯の成分を低減でき、バイアス電圧の生成性能を改善できる。

［第５の実施形態］
　図８は、第５の実施形態に係る電圧生成回路１０Ｅの一例を示す回路図である。電圧生成回路１０Ｄは、ボルテージフォロア回路Ｋ３を備える点で電圧生成回路１０Ｂと異なる。図８の電圧生成回路１０Ｄについて、第１の実施形態に係る電圧生成回路１０Ａ、第２の実施形態に係る電圧生成回路１０Ｂ、第３の実施形態に係る電圧生成回路１０Ｃ、又は第４の実施形態に係る電圧生成回路１０Ｄと同様の構成については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｅは、電圧生成回路１０Ｂの構成に加え、ボルテージフォロア回路Ｋ３を備える。ボルテージフォロア回路Ｋ３は、オペアンプＯＰ３を含む。

　オペアンプＯＰ３は、反転入力端子ｏｐ３－、非反転入力端子ｏｐ３＋、及び出力端子Ｖｏｐ３を有する。反転入力端子ｏｐ３－は、出力端子Ｖｏｐ３に電気的に接続される。非反転入力端子ｏｐ３＋は、端子ｔｒ２及び端子ｔｒ３に電気的に接続される。出力端子Ｖｏｐ３は、反転入力端子ｏｐ３－及び非反転入力端子ｏｐ１＋に電気的に接続される。

　このように構成されることにより、抵抗素子Ｒ６及び抵抗素子Ｒ７の接続点とオペアンプＯＰ１との間のインピーダンスの影響を低減できる。例えば、抵抗素子Ｒ６及び抵抗素子Ｒ７の接続点とオペアンプＯＰ１との間の距離が所定距離以上である場合や、抵抗素子Ｒ６及び抵抗素子Ｒ７の接続点とオペアンプＯＰ１との間の近傍に所定のノイズ源が存在する場合などを想定する。この場合、抵抗素子Ｒ６及び抵抗素子Ｒ７の接続点と非反転入力端子ｏｐ１＋とを結ぶ経路上に、ノイズが入ると、非反転入力端子ｏｐ１＋に入力される電圧が変動する。所定のノイズ源として、例えば、電圧生成回路１０Ｅの近傍に設置されるＤＣＤＣ回路が想定される。なお、ノイズ源が電圧生成回路１０Ｅにおける任意の箇所に物理的に接続されていなくても、ノイズ源と電圧生成回路１０Ｅとが電気的に干渉する場合には、電圧生成回路１０Ｅの近傍に設置されることで、電圧生成回路１０Ｅはノイズ源から電気的な影響を受け得る。

　これに対し、電圧生成回路１０Ｅにおいて、非反転入力端子ｏｐ１＋の前段にボルテージフォロア回路Ｋ３が配置されることで、オペアンプＯＰ１の動作を安定化できるため、ノイズキャンセル能力を維持できる。

　なお、上述した各実施形態の電圧生成回路１０の構成の少なくとも２つを組み合わせた構成とすることが可能である。例えば、第３の実施形態、第４の実施形態、及び第５の実施形態の少なくとも２つを組み合わせ、電圧生成回路１０を構成してもよい。また、第３の実施形態、第４の実施形態、及び第５の実施形態においても、第１の実施形態と同様に、電圧生成回路１０が容量素子Ｃ２を備えなくてもよい。

　なお、上述した各実施形態では、電圧生成回路１０により生成されたバイアス電圧を利用する増幅回路は、音声出力回路１００に限られず、他の回路であってもよい。例えば、このような増幅回路として、一定の電圧を用いて増幅を行う回路に広く適用可能であり、モータの駆動回路であってもよい。

［第６の実施形態］
　図９は、第６の実施形態に係る電圧生成回路１０Ｆの一例を示す回路図である。電圧生成回路１０Ｆは、ダイオード素子Ｄ１及び抵抗素子Ｒ５を備える点で電圧生成回路１０Ｂと異なる。図９の電圧生成回路１０Ｆについて、第１の実施形態に係る電圧生成回路１０Ａ、第２の実施形態に係る電圧生成回路１０Ｂ、第３の実施形態に係る電圧生成回路１０Ｃ、第４の実施形態に係る電圧生成回路１０Ｄ、又は第５の実施形態に係る電圧生成回路１０Ｅと同様の構成については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｆは、電圧生成回路１０Ｂの構成に加え、ダイオード素子Ｄ１及び抵抗素子Ｒ５を備える。

　ダイオード素子Ｄ１は、ダイオード端子ｔｄ１及びダイオード端子ｔｄ２を有する。以下、ダイオード素子が有する端子のことを、ダイオード端子と呼ぶことがある。ダイオード端子ｔｄ１は、容量端子ｔｃ２と端子ｔｒ５とに電気的に接続される。ダイオード素子Ｄ１は、整流用のダイオード素子でも、ショットキーダイオードでもよい。

　抵抗素子Ｒ５は、端子ｔｒ１１及び端子ｔｒ１２を有する。端子ｔｒ１１は、ダイオード端子ｔｄ２に電気的に接続される。端子ｔｒ１２は、容量端子ｔｃ４と、端子ｔｒ８と、出力端子Ｖｏｐ１と、電圧出力端子Ｖｏｕｔとに電気的に接続される。抵抗素子Ｒ５は、ダイオード素子Ｄ１に流れる電流を制限する。

　なお、電圧生成回路１０Ｆは、抵抗素子Ｒ５を備えなくてもよい。例えば、ダイオード素子Ｄ１に流れる電流が小さい場合、つまりダイオード素子Ｄ１に流れる電流が所定電流未満である場合、抵抗素子Ｒ５の設置が省略されてもよい。

　次に、電圧生成回路１０Ｆの回路動作について説明する。

　電圧生成回路１０Ｆは、電源が立ち上がると、つまり入力電圧Ｖｉｎが印加されると、容量素子Ｃ１と抵抗素子Ｒ１との間にある点ｎｏｉｓｅ１での電圧が、電源電圧つまり入力電圧Ｖｉｎになる。容量素子Ｃ１は、定常時には直流成分を通過させないが、電源立ち上がり時である０Ｖから８Ｖへの変化時には、交流成分として通過させる。電源が立ち上がってからの時間に応じて、容量素子Ｃ１を通過する電流量は変化する。点ｎｏｉｓｅ１での電圧は、実際には電源電圧より小さい。

　オペアンプＯＰ１は、反転入力端子ｏｐ１－に入力される電圧が、非反転入力端子ｏｐ１＋に入力される点Ｖｈａｌｆでの電圧との電位差をなくすように、出力電圧Ｖｏｐ１を制御する。具体的には、オペアンプＯＰ１は、反転入力端子ｏｐ１－の電圧が４Ｖより高いので、４Ｖから、反転入力端子ｏｐ１－の電位（約８Ｖ）と非反転入力端子ｏｐ１＋（４Ｖ）の電位との差分の量を小さくした電圧を、出力端子Ｖｏｐ１から出力する。ここでの例では、４Ｖ－４Ｖ＝０Ｖが出力される。そのため、電圧生成回路１０Ｆの出力電圧Ｖｏｕｔとしては、出力電圧Ｖｏｐ１と等しい０Ｖが出力される。なお、出力電圧Ｖｏｐ１は、出力端子Ｖｏｐ１の電圧である。

　出力電圧Ｖｏｕｔが０Ｖである状態では、ダイオード素子Ｄ１に順方向に順方向電圧Ｖｆ以上の電位差が生じる。そのため、ダイオード素子Ｄ１がＯＮして、電流が流れる。順方向電圧Ｖｆは、例えば０．７Ｖである。

　点ｎｏｉｓｅ１の電圧は、容量素子Ｃ１の電荷ＱＣ１により発生し、この電荷は後に補充されることはない。したがって、ダイオード素子Ｄ１を経由して電荷ＱＣ１が電圧出力端子Ｖｏｕｔへ流れ、その結果、点ｎｏｉｓｅ１の電圧が小さくなる。また、点ｎｏｉｓｅ１の電圧が下がった分、反転入力端子ｏｐ１－に入力される電圧が小さくなり、オペアンプＯＰ１の出力端子Ｖｏｐ１の電圧が大きくなる。

　点ｎｏｉｓｅ１の電圧と出力電圧Ｖｏｕｔとの電位差が０．７Ｖ未満になった時点で、ダイオード素子Ｄ１がＯＦＦになり、容量素子Ｃ１に蓄積された電荷ＱＣ１の移動が停止する。よって、電圧生成回路１０Ｆは、出力電圧Ｖｏｕｔが（点Ｖｈａｌｆでの電圧－０．７Ｖ）になるまで、迅速に出力電圧Ｖｏｕｔを大きくできる。また、抵抗素子Ｒ５の抵抗値を小さくすることで、より迅速に電荷ＱＣ１を流すことができる。よって、電圧生成回路１０Ｆは、一層迅速に出力電圧Ｖｏｕｔを大きくできる。

　なお、ダイオード素子Ｄ１として、順方向電圧Ｖｆが低いショットキーバリアダイオードを用いてもよい。この場合、電圧生成回路１０Ｆは、通常のダイオード素子Ｄ１を用いる場合と比較すると、出力電圧Ｖｏｕｔを迅速に大きくでき、つまり迅速に立ち上げできる。ショットキーバリアダイオードは、順方向電圧Ｖｆが例えば０．４Ｖ又は０．５Ｖ程度である。

　次に、電圧生成回路１０Ｆが満たすべき特性について説明する。

　抵抗素子Ｒ５の定数である抵抗値は、例えば、容量素子Ｃ１に蓄積された電荷ＱＣ１を放電することに要する時間と、オペアンプＯＰ１の動作電流の上限と、の少なくとも１つを基に定められる。例えば、抵抗素子Ｒ５の抵抗値が小さい程、出力電圧Ｖｏｕｔの立ち上がり時間が早くなるが、オペアンプＯＰ１の動作電流が多くなる。そのため、オペアンプＯＰ１の最大動作電流を考慮し、出力電圧Ｖｏｕｔの立ち上がり時間が設定される。例えば、抵抗素子Ｒ５の抵抗値が小さい場合には、電流が早く流れるので、電荷ＱＣ１が早く流れ、早く放電される。

　電圧生成回路１０Ｆの各定数を基に、以下の式（１９）により係数Ａが算出される。

　式（１９）の各定数について、一例として、抵抗素子Ｒ１の抵抗値は３０（ｋΩ）であり、抵抗素子Ｒ２の抵抗値は３０（ｋΩ）であり、抵抗素子Ｒ５の抵抗値は４００（Ω）である。この場合、係数Ａは、０．００５０３である。

　係数Ａを用いて、オペアンプＯＰ１の動作電流が算出される。オペアンプＯＰ１の最大動作電流は、図９に示す点ｎｏｉｓｅ１での電流Ｉ１０の最大値と等しい。つまり、以下の式（２０）で表せる。

　式（２０）の各定数について、一例として、点ｎｏｉｓｅ１での電圧Ｖｃが８Ｖであり、端子ｔｒ２と端子ｔｒ３との接続点での電圧Ｖｐが４Ｖであり、ダイオード素子Ｄ１の順方向電圧Ｖｆが０．７Ｖである。この場合、電流Ｉ１０は、１８．３８（ｍＡ）である。なお、電圧Ｖｐは点Ｖｈａｌｆの電圧であり、所望の出力電圧Ｖｏｕｔの基準になっている。

　電流Ｉ１０の一部は、オペアンプＯＰ１に流れる。そのため、電流Ｉは、オペアンプＯＰ１の許容電流以下である必要がある。電流Ｉ１０がオペアンプＯＰ１の最大電流として許容される場合、時定数が算出される。出力電圧Ｖｏｕｔの値が出力電圧Ｖｏｕｔの設定値の６３．２％となる時間を時定数τ（ｓ）とすると、時定数τは以下の式（２１）で算出される。なお、この設定値は、例えば４Ｖである。

　式（２１）の各定数について、一例として、容量素子Ｃ１の容量値が１０（μＦ）である。この場合、時定数τは、２．１８（ｍｓ）である。

　なお、本実施形態のダイオード素子Ｄ１及び抵抗素子Ｒ５が挿入されていない第２の実施形態の電圧生成回路１０Ｂでは、時定数τ’は、以下の式（２２）で算出される。
　τ’＝Ｃ１・Ｒ１　　　・・・（２２）

　式（２２）の各定数について、一例として、本実施形態の容量値Ｃ１、抵抗値Ｒ１と同じ値とすると、時定数τ’は、３００（ｍｓ）である。

　したがって、電圧生成回路１０Ｆは、電圧生成回路１０Ｂよりも、およそ１３７倍早く立ち上がる。

　なお、電圧Ｖｃは、０Ｖから電圧Ｖｃの上限値までの間で変化する。電圧Ｖｃの上限値の最大値は、入力電圧Ｖｉｎである。出力電圧Ｖｏｕｔの立ち上がり時間が遅くなる程、電圧Ｖｃの上限値が小さくなる。また、ダイオード素子Ｄ１の順方向電圧Ｖｆは、実際には、ダイオード素子Ｄ１に流れる電流により、時間経過とともに変化し得る。本例では、順方向電圧Ｖｆが一定値であると仮定して、各式が計算される。

　次に、ダイオード素子Ｄ１の順方向許容電流について説明する。

　ダイオード素子Ｄ１の順方向許容電流とは、ダイオード素子Ｄ１の順方向に流れる電流として許容される上限値である。ダイオード素子Ｄ１は、例えば、抵抗素子Ｒ５に流れる電流値がダイオード素子Ｄ１の順方向許容電流以下であることと、順方向電圧Ｖｆが入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差よりも小さいことと、逆方向電流が小さいことと、の少なくとも１つを加味されて選定される。

　ダイオード素子Ｄ１と抵抗素子Ｒ５とに流れる最大の電流Ｉ１３が、下記の式（２３）により算出される。そして、この算出結果が、ダイオード素子Ｄ１の順方向許容電流と比較される。

　つまり、容量素子Ｃ１を通過してきた電圧Ｖｃと出力電圧Ｖｏｕｔとして出力予定の電圧Ｖｐとを基に、電流Ｉ１３が算出されている。式（２３）の各定数について、一例として、点ｎｏｉｓｅ１での電圧Ｖｃが８Ｖであり、出力電圧Ｖｏｕｔが４Ｖであり、ダイオード素子Ｄ１の順方向電圧Ｖｆが０．７Ｖであり、抵抗素子Ｒ１の抵抗値は３０（ｋΩ）であり、抵抗素子Ｒ２の抵抗値は３０（ｋΩ）であり、抵抗素子Ｒ５の抵抗値は４００（Ω）であり、容量素子Ｃ１の容量値が１０（μＦ）である。この場合、最大の電流Ｉ１３は、１８．２５（ｍＡ）である。したがって、ダイオード素子Ｄ１として、順方向許容電流が１８．２５（ｍＡ）より大きいダイオードが選定される。

　ダイオード素子Ｄ１として、ダイオード素子Ｄ１の順方向電圧Ｖｆが（Ｖｃ－Ｖｏｕｔ）の電位差よりも小さいダイオードが選定される。また、ダイオード素子Ｄ１の順方向電圧Ｖｆが小さい程、出力電圧Ｖｏｕｔの立ち上がり時間を早くすることができる。例えば、シリコン半導体によるＰＮ接合ダイオードは、その順方向電圧Ｖｆが約０．７Ｖである。これに対し、ショットキーバリアダイオードは、その順方向電圧Ｖｆが約０．５Ｖであるので、シリコン半導体によるＰＮ接合ダイオードよりも順方向電圧Ｖｆを小さくでき、出力電圧Ｖｏｕｔの立ち上がり時間を早めることができる。なお、ダイオード素子Ｄ１として、シリコン半導体ではなく、ゲルマニウム半導体を用いたＰＮ接合ダイオードやその他のダイオードが用いられてもよい。このような順方向電圧Ｖｆが、ダイオード素子Ｄ１の選定に加味されてよい。

　ダイオード素子Ｄ１には、逆方向に電流が流れる現象がある。これを逆方向電流といい、逆方向電流の値が大きい場合には、ダイオード素子Ｄ１及び抵抗素子Ｒ５によるノイズ除去性能が悪化し得る。例えば、シリコン半導体によるＰＮ接合ダイオードは、逆方向電流が約１４０ｎＡ程度であり、ノイズ除去性能はほぼ悪化しない。ノイズ除去性能は、例えばＰＳＲＲ（Power Supply Rejection Ratio）特性である。一方、ショットキーバリアダイオード等は、逆方向電流が５０ｕＡ程度であり、ノイズ除去性能が悪化することがある。このような逆方向電流が、ダイオード素子Ｄ１の選定に加味されてよい。

　図１０は、第２の実施形態における電圧生成回路１０Ｂの出力電圧Ｖｏｕｔと、本実施形態における電圧生成回路１０Ｆの出力電圧Ｖｏｕｔと、の一例を示す図である。また、図１０では、電圧生成回路１０Ｂにおける点ｎｏｉｓｅでの電圧と、電圧生成回路１０Ｆにおける点ｎｏｉｓｅ１での電圧と、の一例も示されている。図１０では、点ｎｏｉｓｅでの電圧が単に「ｎｏｉｓｅ」として示され、点ｎｏｉｓｅ１での電圧が単に「ｎｏｉｓｅ１」として示されている。

　電圧生成回路において、容量素子Ｃ１の容量値や抵抗素子Ｒ１の値を大きくすると、ノイズ除去能力が向上するが、出力電圧Ｖｏｕｔの立ち上がりにかかる時間が長くなる傾向がある。抵抗素子Ｒ１の抵抗値は、抵抗素子Ｒ２の抵抗値と等しい。

　例えば、容量素子Ｃ１の定数を大きくすると音声帯域のノイズ除去能力は上がるが、出力電圧Ｖｏｕｔの立ち上がりにかかる時間が長くなる。そのため、音声出力回路１００の起動にかかる時間も長くなる。これに対し、本実施形態の電圧生成回路１０Ｆは、出力電圧Ｖｏｕｔの立ち上がりにかかる時間を短くすることができる。

　図１０を参照すると、電圧生成回路１０Ｆの点ｎｏｉｓｅ１での電圧が、０Ｖから入力電圧Ｖｉｎ付近に急激に立ち上がり、入力電圧Ｖｉｎ付近から（４＋０．７Ｖ）付近に急激に立ち下がり、その後に滑らかに４Ｖ付近に収束していることが理解できる。滑らかに収束する期間は、ダイオード素子Ｄ１及び抵抗素子Ｒ５が不在である場合と同様の振る舞いである。また、点ｎｏｉｓｅ１での電圧に対応して、電圧生成回路１０Ｆの出力電圧Ｖｏｕｔが０Ｖから急激に立ち上がり、４Ｖ付近に収束していることが理解できる。電圧生成回路１０Ｂの点ｎｏｉｓｅでの電圧や出力電圧Ｖｏｕｔでも同様である。ただし、電圧生成回路１０Ｆの出力電圧Ｖｏｕｔの立ち上がり時間つまり時定数τが０．０２２秒であり、電圧生成回路１０Ｂの出力電圧Ｖｏｕｔの立ち上がり時間つまり時定数τが０．９０７秒である。ここでの電圧生成回路１０Ｆでは、抵抗素子Ｒ５の抵抗値が一例として２００Ωである。この場合でも、電圧生成回路１０Ｆは、電圧生成回路１０Ｂよりも立ち上がり時間を大幅に短縮できる。

（第６の実施形態の変形例１）
　電圧生成回路１０Ｆは、ダイオード素子Ｄ１の代わりに、トランジスタを備えてもよい。このトランジスタは、バイポーラトランジスタであり、ベース端子、コレクタ端子、及びエミッタ端子を有する。このベース端子及びコレクタ端子は、容量端子ｔｃ２と端子ｔｒ５とに電気的に接続される。このトランジスタのエミッタ端子は、端子ｔｒ１１に電気的に接続される。このような電圧生成回路１０Ｆがダイオード素子Ｄ１の代わりにトランジスタを備える構成であっても、電圧生成回路１０Ｆがダイオード素子Ｄ１を備える場合と同様の効果が得られる。

（第６の実施形態の変形例２）
　図１１は、電圧生成回路１０Ｆの変形例である電圧生成回路１０Ｆ１の一例を示す回路図である。電圧生成回路１０Ｆ１は、電圧生成回路１０Ｆと比較すると、以下の点が異なる。具体的には、オペアンプＯＰ１が、プラス単電源のオペアンプではなく、マイナス単電源のオペアンプである。また、電圧生成回路１０Ｆ１のダイオード素子Ｄ１の向きが、電圧生成回路１０Ｆのダイオード素子Ｄ１の向きと逆である。つまり、ダイオード素子Ｄ１の順方向が、ダイオード素子Ｄ１から抵抗素子Ｒ５へ向かう方向ではなく、抵抗素子Ｒ５からダイオード素子Ｄ１へ向かう方向である。このような電圧生成回路１０Ｆ１の構成であっても、電圧生成回路１０Ｆと同様の効果が得られる。

　なお、本実施形態の変形例１と変形例２とを組み合わせてもよい。

　なお、本実施形態では、電圧生成回路１０Ｆは、電圧生成回路１０Ｂにダイオード素子Ｄ１及び抵抗素子Ｒ５を追加した構成を有することを例示したが、これに限られない。例えば、電圧生成回路１０Ｆは、第１の実施形態の電圧生成回路１０Ａ、第３の実施形態の電圧生成回路１０Ｃ、第４の実施形態の電圧生成回路１０Ｄ、又は第５の実施形態の電圧生成回路１０Ｅに、ダイオード素子Ｄ１及び抵抗素子Ｒ５を追加した構成を有してもよい。このような構成でも、電圧生成回路１０Ｆと同様の効果が得られる。

（第７の実施形態）
　図１２は、第７の実施形態に係る電圧生成回路１０Ｇの一例を示す回路図である。電圧生成回路１０Ｇは、追加回路５０を備える点で電圧生成回路１０Ａと異なる。図１２の電圧生成回路１０Ｇについて、第１の実施形態に係る電圧生成回路１０Ａ、第２の実施形態に係る電圧生成回路１０Ｂ、第３の実施形態に係る電圧生成回路１０Ｃ、第４の実施形態に係る電圧生成回路１０Ｄ、および第５の実施形態に係る電圧生成回路１０Ｅと同様の構成については、その説明を省略又は簡略化する。

　電圧生成回路１０Ｇは、電圧生成回路１０Ａの構成に加え、追加回路５０を備える。追加回路５０は、トランジスタＱ１と、容量素子Ｃ５と、抵抗素子Ｒ１１と、抵抗素子Ｒ１２と、を含む。容量素子Ｃ５は、容量端子ｔｃ９及び容量端子ｔｃ１０を有する。抵抗素子Ｒ１１は、端子ｔｒ１３及び端子ｔｒ１４を有する。抵抗素子Ｒ１２は、端子ｔｒ１５及び端子ｔｒ１６を有する。

　トランジスタＱ１は、バイポーラトランジスタであり、ベース端子ｑ１ｂと、コレクタ端子ｑ１ｃと、エミッタ端子ｑ１ｅと、を有する。ベース端子ｑ１ｂは、端子ｔｒ１４と容量端子ｔｃ１０とに電気的に接続される。コレクタ端子ｑ１ｃは、容量端子ｔｃ２と端子ｔｒ５と容量端子ｔｃ９とに電気的に接続される。エミッタ端子ｑ１ｅは、端子ｔｒ１５に電気的に接続される。

　抵抗素子Ｒ１１では、端子ｔｒ１３は、端子ｔｒ２と、端子ｔｒ３と、非反転入力端子ｏｐ１＋と、に電気的に接続される。抵抗素子Ｒ１２では、端子ｔｒ１６は、端子ｔｒ８と、出力端子Ｖｏｐ１と、電圧出力端子Ｖｏｕｔと、に電気的に接続される。

　容量素子Ｃ５は、オペアンプＯＰ１の発振止めに用いられる。容量素子Ｃ５の容量値は、例えば１ｐＦ～１００ｐＦのいずれかの値でよいが、オペアンプＯＰ１が発振しない程度の最も小さな容量値が好ましい。なお、電圧生成回路１０Ｇは、容量素子Ｃ５を備えなくてもよい。抵抗素子Ｒ１１は、トランジスタＱ１のベース電流の大きさを制限する。なお、電圧生成回路１０Ｇは、抵抗素子Ｒ１１を備えてなくてもよい。

　また、抵抗素子Ｒ６、抵抗素子Ｒ７、抵抗素子Ｒ１１、及び抵抗素子Ｒ１２の抵抗値の組み合わせは、電圧生成回路１０Ｇの定常時の出力電圧Ｖｏｕｔが所定の値となるように選定される。出力電圧Ｖｏｕｔは、例えば４Ｖである。例えば、抵抗素子Ｒ６の抵抗値が１０ｋΩとされ、抵抗素子Ｒ７の抵抗値が１０ｋΩとされ、抵抗素子Ｒ１１の抵抗値が０Ωとされ、抵抗素子Ｒ６の抵抗値が２０Ωとされる。また、トランジスタＱ１の増幅率に応じて、各抵抗素子の抵抗値が定められてもよい。

　次に、電圧生成回路１０Ｇの回路動作について説明する。

　電圧生成回路１０Ｇは、電源が立ち上がると、つまり入力電圧Ｖｉｎが印加されると、容量素子Ｃ１と抵抗素子Ｒ１との間にある点ｎｏｉｓｅ２での電圧が、電源電圧つまり入力電圧Ｖｉｎになる。容量素子Ｃ１は、定常時には直流成分を通過させないが、電源立ち上がり時である０Ｖから８Ｖへの変化時には、交流成分として通過させる。変化時間により、容量素子Ｃ１を通過する電流量は変わり、点ｎｏｉｓｅ２での電圧は、実際には電源電圧より小さい。

　オペアンプＯＰ１は、反転入力端子ｏｐ１－に入力される電圧が、非反転入力端子ｏｐ１＋に入力される点Ｖｈａｌｆ２の電圧との電位差をなくすように、出力電圧Ｖｏｐ１の電圧を制御する。そのため、出力電圧Ｖｏｐ１の電圧と等しい電圧生成回路１０Ｇの出力電圧Ｖｏｕｔは、０Ｖを出力する。具体的には、点Ｖｈａｌｆ２からトランジスタＱ１に流れる電流に起因して、点Ｖｈａｌｆ２の電圧は、入力電圧Ｖｉｎを抵抗素子Ｒ３と抵抗素子Ｒ４とで分圧した電圧より低くなる。そのため、点Ｖｈａｌｆ２の電圧は、出力電圧Ｖｏｕｔの設定値である４Ｖに対して２Ｖ程度になり、出力電圧Ｖｏｕｔは０Ｖより低い電圧を出力することになる。しかし、オペアンプＯＰ１の電源端子のマイナス側が０Ｖに電気的に接続されているので、実際の出力電圧Ｖｏｕｔは、０Ｖである。

　出力電圧Ｖｏｕｔが０Ｖである状態では、点ｎｏｉｓｅ２に接続されているトランジスタＱ１は、点Ｖｈａｌｆ２から電流が供給されている。そのため、ベース電流に電流増幅率ｈｆｅを乗算した電流が、点ｎｏｉｓｅ２から抵抗素子Ｒ１２を経由して、電圧出力端子Ｖｏｕｔに流れる。

　点ｎｏｉｓｅ２の電圧は、容量素子Ｃ１の電荷ＱＣ１により発生し、この電荷は後に補充されない。したがって、トランジスタＱ１を経由して電荷ＱＣ１が電圧出力端子Ｖｏｕｔへ流れ、その結果、点ｎｏｉｓｅ２の電圧が小さくなる。また、点ｎｏｉｓｅ２の電圧が下がった分、オペアンプＯＰ１の反転入力端子ｏｐ１－に入力される電圧が小さくなり、出力端子Ｖｏｐ１の電圧が大きくなる。

　点ｎｏｉｓｅ２の電圧が出力電圧Ｖｏｕｔの設定値である４Ｖになった時に、反転入力端子ｏｐ１－と非反転入力端子ｏｐ１＋との電圧が逆転し、電圧出力端子Ｖｏｕｔの電圧がプラス方向つまり正の値の電圧として出力される。つまり、点ｎｏｉｓｅ２の電圧が下がることにより、点ｎｏｉｓｅ２の電圧と出力電圧Ｖｏｕｔとが、抵抗素子Ｒ１と抵抗素子Ｒ２とで分圧されて２Ｖ付近の電圧になる。そして、点ｎｏｉｓｅ２の電圧が４Ｖを下回った瞬間、反転入力端子ｏｐ１－の電圧が、点Ｖｈａｌｆ２の電圧である２Ｖより小さくなる。それにより、電圧出力端子Ｖｏｕｔの電圧が正の値の電圧となる。

　電圧出力端子Ｖｏｕｔの電圧が上がってくると、トランジスタＱ１のエミッタ電流が減ることでベース電流が減少し、点Ｖｈａｌｆ２の電圧が上がり、電圧出力端子Ｖｏｕｔの電圧が更に上昇する。

　点ｎｏｉｓｅ２の電圧と出力電圧Ｖｏｕｔとが同じになると、トランジスタＱ１のエミッタ電流が流れなくなる。よって、容量素子Ｃ１の電荷ＱＣ１は、トランジスタＱ１を経由して電圧出力端子Ｖｏｕｔへ流れなくなる。したがって、点ｎｏｉｓｅ２の電圧は下がらなくなり、同時に点Ｖｈａｌｆ２の電圧は入力電圧Ｖｉｎを抵抗素子Ｒ３と抵抗素子Ｒ４とで分圧した電圧である４Ｖとなり、電圧出力端子Ｖｏｕｔの出力電圧は、４Ｖとなる。

　図１３は、第６の実施形態における電圧生成回路１０Ｆの出力電圧Ｖｏｕｔと、本実施形態における電圧生成回路１０Ｇの出力電圧Ｖｏｕｔと、の一例を示す図である。

　電圧生成回路において、容量素子Ｃ１の容量値や抵抗素子Ｒ１の抵抗値や抵抗素子Ｒ２の抵抗値を大きくすると、ノイズ除去能力が向上するが、出力電圧Ｖｏｕｔの立ち上がり時間が延びる傾向がある。

　電圧生成回路１０Ｆ及び電圧生成回路１０Ｇはいずれも、迅速に出力電圧Ｖｏｕｔの立ち上げ時間を短縮できる。また、電圧生成回路１０Ｇは、１ｋＨｚ未満の低域でのノイズ除去性能を向上させることができる。また、図１３に示すように、電圧生成回路１０Ｇによる出力電圧Ｖｏｕｔの立ち上がり時間は０．００１（ｍｓ）であり、電圧生成回路１０Ｆによる出力電圧Ｖｏｕｔの立ち上がり時間は０．０２３（ｍｓ）である。つまり、電圧生成回路１０Ｇは、電圧生成回路１０Ｆよりも一層迅速に出力電圧Ｖｏｕｔの立ち上げ時間を短縮できる。一方、電圧生成回路１０Ｆによれば、トランジスタを用いずにダイオード素子Ｄ１を用いる場合、電圧生成回路１０Ｆは、トランジスタの電流増幅率ｈｆｅの製造ばらつきが発生しない。そのため、電圧生成回路１０Ｆは、ダイオード素子Ｄ１の個体に依存せずに、出力電圧Ｖｏｕｔの立ち上げ時間を短縮できる。また、電圧生成回路１０Ｆは、１ｋＨｚ未満の低域及び１ｋＨｚ以上の中高域でのノイズ除去性能を向上させることができる。

　なお、本実施形態では、電圧生成回路１０Ｇは、電圧生成回路１０Ａに追加回路５０を追加した構成を有することを例示したが、これに限られない。例えば、電圧生成回路１０Ｆは、第２の実施形態の電圧生成回路１０Ｂ、第３の実施形態の電圧生成回路１０Ｃ、第４の実施形態の電圧生成回路１０Ｄ、又は第５の実施形態の電圧生成回路１０Ｅに、追加回路５０を追加した構成を有してもよい。このような構成でも、電圧生成回路１０Ｆと同様の効果が得られる。ただし、電圧生成回路１０Ｇは、オペアンプＯＰ１をマイナス単電源とすることには適用されない。

［付記］
　以上の実施形態の記載により、下記の技術が開示される。

（技術１）
　入力電圧が入力される電圧入力端子と、
　出力電圧が出力される電圧出力端子と、
　第１端子と第２端子とを有し、前記第１端子が前記電圧入力端子に電気的に接続される第１抵抗素子と、
　第３端子と第４端子とを有し、前記第３端子が前記第２端子に電気的に接続され、前記第４端子が接地電位に電気的に接続される第２抵抗素子と、
　第１容量端子と第２容量端子とを有し、前記第１容量端子が前記電圧入力端子に電気的に接続される第１容量素子と、
　第５端子と第６端子とを有し、前記第５端子が前記第２容量端子に電気的に接続される第３抵抗素子と、
　第７端子と第８端子とを有し、前記第７端子が前記第６端子に電気的に接続される第４抵抗素子と、
　第１反転入力端子、第１非反転入力端子、および第１出力端子を有し、前記第１反転入力端子が前記第６端子に電気的に接続され、前記第１非反転入力端子が前記第２端子に電気的に接続され、前記第１出力端子が前記電圧出力端子及び前記第８端子に電気的に接続される第１オペアンプと、
　を備える電圧生成回路。

　電圧生成回路は、例えば電圧生成回路１０である。電圧入力端子は、例えば電圧入力端子Ｖｉｎである。電圧出力端子は、例えば電圧出力端子Ｖｏｕｔである。第１端子は、例えば端子ｔｒ１である。第２端子は、例えば端子ｔｒ２である。第１抵抗素子は、例えば抵抗素子Ｒ６である。第３端子は、例えば端子ｔｒ３である。第４端子は、例えば端子ｔｒ４である。第２抵抗素子は、例えば抵抗素子Ｒ７である。第１容量端子は、例えば容量端子ｔｃ１である。第２容量端子は、例えば容量端子ｔｃ２である。第１容量素子は、例えば容量素子Ｃ１である。第５端子は、例えば端子ｔｒ５である。第６端子は、例えば端子ｔｒ６である。第３抵抗素子は、例えば抵抗素子Ｒ１である。第７端子は、例えば端子ｔｒ７である。第８端子は、例えば端子ｔｒ８である。第４抵抗素子は、例えば抵抗素子Ｒ２である。第１出力端子は、例えば出力端子Ｖｏｐ１である。第１オペアンプは、例えばオペアンプＯＰ１である。

　この構成により、電圧生成回路は、電圧入力端子から入力される入力電圧の電源変動成分を第１容量素子により抽出し、第１オペアンプの反転入力端子へ印加し、第１オペアンプＯＰから出力された信号をフィードバックする。これにより、電圧生成回路は、第１抵抗素子及び第２抵抗素子で分圧された点の変動成分を打ち消すことができる。また、電圧生成回路は、ノイズを除去するために大型の容量素子を設けることが不要である。したがって、電圧生成回路は、電圧生成回路を含む装置の大型化を抑制でき、入力電圧の変動成分が出力電圧に電圧されることを抑制できる。よって、ノイズをキャンセルして中点バイアス電圧を生成する電圧生成回路が改善可能である。

（技術２）
　前記第１抵抗素子が有する抵抗値である第１抵抗値と、前記第２抵抗素子が有する抵抗値である第２抵抗値との比は、前記第３抵抗素子が有する抵抗値である第３抵抗値と、前記第４抵抗素子が有する抵抗値である第４抵抗値との比と等しい、
　技術１に記載の電圧生成回路。

　この構成により、電圧生成回路は、第１抵抗素子と第２抵抗素子とで分圧した電圧の比率を維持し、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。また、電圧生成回路は、上記の電圧の比率によりバイアス電圧を調整できる。

（技術３）
　前記第１抵抗値と前記第２抵抗値とは等しく、
　前記第３抵抗値と前記第４抵抗値とは等しい、
　技術２に記載の電圧生成回路。

　この構成により、電圧生成回路は、第１抵抗素子と第２抵抗素子とで分圧することで、電圧生成回路への入力電圧の半分の電圧を得て、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。

（技術４）
　前記第１抵抗値と前記第２抵抗値とは異なり、
　前記第３抵抗値と前記第４抵抗値とは異なる、
　技術２に記載の電圧生成回路。

　この構成により、電圧生成回路は、第１抵抗素子と第２抵抗素子とで分圧することで、電圧生成回路への入力電圧の半分から所定値ずらした電圧を得て、ノイズキャンセル能力を維持して、電圧生成回路から出力される出力電圧を生成できる。

（技術５）
　前記第３抵抗値は前記第１抵抗値よりも大きく、
　前記第４抵抗値は前記第２抵抗値よりも大きい、
　技術１から技術４のいずれか１つに記載の電圧生成回路。

（技術６）
　第３容量端子と第４容量端子とを有し、前記第３容量端子が前記第７端子に電気的に接続され、前記第４容量端子が前記第１出力端子に電気的に接続される第２容量素子、を更に備える。
　技術１から技術５のいずれか１つに記載の電圧生成回路。

　第３容量端子は、例えば容量端子ｔｃ３である。第４容量端子は、例えば容量端子ｔｃ４である。第２容量素子は、例えば容量素子Ｃ２である。

　この構成により、電圧生成回路は、第１オペアンプが高周波数帯域において発振することを抑制でき、ノイズキャンセル能力を安定して維持できる。

（技術７）
　前記第１容量素子が有する容量値である第１容量値は、前記第２容量素子が有する容量値である第２容量値よりも大きい、
　技術６に記載の電圧生成回路。

（技術８）
　第５容量端子及び第６容量端子を有し、前記第５容量端子が前記第１オペアンプの前記第１出力端子及び前記電圧出力端子に電気的に接続され、前記第６容量端子が接地電位に電気的に接続される第３容量素子、を更に備える、
　技術１から技術７のいずれか１つに記載の電圧生成回路。

　第５容量端子は、例えば容量端子ｔｃ５である。第５容量端子は、例えば容量端子ｔｃ５である。第３容量素子は、例えば容量素子Ｃ３である。

　この構成により、第３容量素子は、第１オペアンプの第１出力端子から出力された信号の高周波数帯域の交流成分を通過させることができ、直流成分を通過させない。よって、電圧生成回路は、高周波数帯域の交流成分を低減できるので、出力電圧の高周波数帯域に重畳されるノイズ成分を低減できる。

（技術９）
　第９端子及び第１０端子を有し、前記第９端子が前記第１オペアンプの前記第１出力端子に接続される第５抵抗素子と、
　第７容量端子及び第８容量端子を有し、前記第７容量端子が前記第１０端子に接続され、前記第８容量端子が接地電位に電気的に接続される第４容量素子と、
　第２反転入力端子、第２非反転入力端子、および第２出力端子を有し、前記第２反転入力端子が前記第２出力端子に電気的に接続され、前記第２非反転入力端子が前記第１０端子に電気的に接続され、前記第２出力端子が前記電圧出力端子に電気的に接続される第２オペアンプと、を更に備える、
　技術１から技術７のいずれか１つに記載の電圧生成回路。

　第９端子は、例えば端子ｔｒ９である。第１０端子は、例えば端子ｔｒ１０である。第５抵抗素子は、例えば抵抗素子Ｒ４である。第７容量端子は、例えば容量端子ｔｃ７である。第８容量端子は、例えば容量端子ｔｃ８である。第４容量素子は、例えば容量素子Ｃ４である。第２出力端子は、例えば出力端子Ｖｏｐ２である。第２オペアンプは、例えばオペアンプＯＰ２である。

　この構成により、電圧生成回路は、第２オペアンプがボルテージフォロア回路として動作し、第５抵抗素子及び第４容量素子がＲＣ型ＬＰＦ回路として動作する。よって、電圧生成回路は、出力電圧に含まれる高周波数帯の成分を一層低減できる。また、電圧生成回路は、出力インピーダンスを低減できるので、電圧生成回路が接続される装置の負荷に依存せずに、一定の出力電圧を出力可能である。

（技術１０）
　第３反転入力端子、第３非反転入力端子、および第３出力端子を有し、前記第３反転入力端子が前記第３出力端子に電気的に接続され、前記第３非反転入力端子が前記第２端子に電気的に接続され、前記第３出力端子が前記第１オペアンプの前記第１非反転入力端子に電気的に接続される第３オペアンプと、を更に備える、
　技術１から技術７のいずれか１つに記載の電圧生成回路。

　第３出力端子は、例えば出力端子Ｖｏｐ３である。第３オペアンプは、例えばオペアンプＯＰ３である。

　この構成により、電圧生成回路は、第１オペアンプの前段に配置された第３オペアンプがボルテージフォロア回路として動作する。よって、電圧生成回路は、第１オペアンプの非反転入力端子に入力される電圧を一定に維持できる。よって、電圧生成回路は、オペアンプＯＰ１の動作を安定化でき、ノイズキャンセル能力を維持してバイアス電圧を生成できる。

（技術１１）
　第１ダイオード端子及び第２ダイオード端子を有し、前記第１ダイオード端子が前記第２容量端子に電気的に接続され、前記第２ダイオード端子が前記第１出力端子に電気的に接続されるダイオード素子、を更に備える、
　技術１から技術１０のいずれか１つに記載の電圧生成回路。

　第１ダイオード端子は、例えばダイオード端子ｔｄ１である。第２ダイオード端子は、例えばダイオード端子ｔｄ２である。

　この構成により、電圧生成回路は、音声帯域の全域でのノイズ除去能力を維持しつつ、出力電圧の立ち上がり時間を短縮できる。ここでの音声帯域の全域は、例えば２０Ｈｚ～２０ｋＨｚである。

（技術１２）
　第１１端子及び第１２端子を有し、前記第１１端子が前記第２ダイオード端子に電気的に接続され、前記第１２端子が前記第１出力端子に電気的に接続される第６抵抗素子、を更に備える、
　技術１１に記載の電圧生成回路。

　第１１端子は、例えば端子ｔｒ１１である。第１２端子は、例えば端子ｔｒ１２である。第６抵抗素子は、例えば抵抗素子Ｒ５である。

　この構成により、電圧生成回路は、ダイオード素子に過大な電流が流れることを抑制できる。

（技術１３）
　ベース端子とコレクタ端子とエミッタ端子とを有し、前記ベース端子が前記第２端子に電気的に接続され、前記コレクタ端子が前記第２容量端子に電気的に接続されるトランジスタと、
　第１３端子及び第１４端子を有し、前記第１３端子が前記エミッタ端子に電気的に接続され、前記第１４端子が前記第１出力端子に電気的に接続される第７抵抗素子と、を更に備える、
　技術１から１０のいずれか１つに記載の電圧生成回路。

　ベース端子は、例えばベース端子ｑ１ｂである。コレクタ端子は、例えばコレクタ端子ｑ１ｃである。エミッタ端子は、例えばエミッタ端子ｑ１ｅである。トランジスタは、例えばトランジスタＱ１である。第１３端子は、例えば端子ｔｒ１５である。第１４端子は、例えば端子ｔｒ１６である。第７抵抗素子は、例えば抵抗素子Ｒ１２である。

　この構成により、電圧生成回路は、音声帯域の低域でのノイズ除去性能を維持しつつ、出力電圧の立ち上がり時間を大幅に短縮できる。ここでの音声帯域の低域は、例えば１ｋＨｚ未満である。

（技術１４）
　第９容量端子と第１０容量端子とを有し、前記第９容量端子が前記コレクタ端子と第２容量端子とに電気的に接続され、前記第１０容量端子が前記ベース端子と前記第２端子とに電気的に接続される第５容量素子、を更に備える、
　技術１３に記載の電圧生成回路。

　第９容量端子は、例えば容量端子ｔｃ９である。第１０容量端子は、例えば容量端子ｔｃ１０である。第５容量素子は、例えば容量素子Ｃ５である。

　この構成により、電圧生成回路は、トランジスタを備える場合でも、第１オペアンプが高周波数帯域において発振することを抑制でき、ノイズ除去性能を安定して維持できる。

（技術１５）
　第１５端子及び第１６端子を有し、前記第１５端子が前記第２端子に電気的に接続され、第１６端子が前記ベース端子と前記第１０容量端子とに電気的に接続される第８抵抗素子と、を更に備える、
　技術１３に記載の電圧生成回路。

　第１５端子は、例えば端子ｔｒ１３である。第１６端子は、例えば端子ｔｒ１４である。第８抵抗素子は、例えば抵抗素子Ｒ１１である。

　この構成により、電圧生成回路は、トランジスタに過大なベース電流が流入することを抑制できる。

（技術１６）
　技術１から技術１５のいずれか１つに記載の電圧生成回路と、
　第４オペアンプと、を備え、
　前記第４オペアンプは、
　第１入力端子、第２入力端子、及び第４出力端子を有し、
　前記第１入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、
　前記第２入力端子に音声入力信号を入力し、
　前記音声入力信号に基づいた音声出力信号を前記第４出力端子から出力する、
　音声出力回路。

　第４オペアンプは、例えばオペアンプＯＰ１０である。第１入力端子は、例えば第４オペアンプの反転入力端子である。第２入力端子は、例えば第４オペアンプの非反転入力端子である。第４出力端子は、出力端子Ｖｏｐ１０である。音声出力回路は、例えば音声出力回路１００である。

　この構成により、音声出力回路は、電圧生成回路により生成された出力電圧を第４オペアンプに入力し、バイアス電圧として利用可能である。したがって、音声出力回路は、音声入力信号が増幅されても、第４オペアンプが処理可能な範囲に信号の電圧を収めることが可能であり、音声信号の増幅処理を好適に実施できる。

　以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。

　なお、本開示は、２０２２年９月３０日出願の日本特許出願（特願２０２２－１５８４３７）に基づくものであり、その内容は本開示の中に参照として援用される。

　本開示は、入力電圧に重畳された変動成分を低減して電圧を生成できる電圧生成回路及び音声出力回路等に有用である。

１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｆ１，１０Ｇ　電圧生成回路
１００　音声出力回路
Ｃ１，Ｃ２，Ｃ３，Ｃ４　容量素子
ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ１０　オペアンプ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ１１，Ｒ１２　抵抗素子
ｔｃ１，ｔｃ２，ｔｃ３，ｔｃ４，ｔｃ５，ｔｃ６，ｔｃ７，ｔｃ８，ｔｃ９，ｔｃ１０　容量端子
ｔｒ１，ｔｒ２，ｔｒ３，ｔｒ４，ｔｒ５，ｔｒ６，ｔｒ７，ｔｒ８，ｔｒ９，ｔｒ１０，ｔｒ１１，ｔｒ１２，ｔｒ１３，ｔｒ１４，ｔｒ１５，ｔｒ１６　端子
Ｖｉｎ　電圧入力端子
Ｖｏｕｔ　電圧出力端子
Ｖｏｐ１，Ｖｏｐ２，Ｖｏｐ３，Ｖｏｐ１０　出力端子

Claims (16)

1. 　入力電圧が入力される電圧入力端子と、
   　出力電圧が出力される電圧出力端子と、
   　第１端子と第２端子とを有し、前記第１端子が前記電圧入力端子に電気的に接続される第１抵抗素子と、
   　第３端子と第４端子とを有し、前記第３端子が前記第２端子に電気的に接続され、前記第４端子が接地電位に電気的に接続される第２抵抗素子と、
   　第１容量端子と第２容量端子とを有し、前記第１容量端子が前記電圧入力端子に電気的に接続される第１容量素子と、
   　第５端子と第６端子とを有し、前記第５端子が前記第２容量端子に電気的に接続される第３抵抗素子と、
   　第７端子と第８端子とを有し、前記第７端子が前記第６端子に電気的に接続される第４抵抗素子と、
   　第１反転入力端子、第１非反転入力端子、および第１出力端子を有し、前記第１反転入力端子が前記第６端子に電気的に接続され、前記第１非反転入力端子が前記第２端子に電気的に接続され、前記第１出力端子が前記電圧出力端子及び前記第８端子に電気的に接続される第１オペアンプと、
   　を備える電圧生成回路。
2. 　前記第１抵抗素子が有する抵抗値である第１抵抗値と、前記第２抵抗素子が有する抵抗値である第２抵抗値との比は、前記第３抵抗素子が有する抵抗値である第３抵抗値と、前記第４抵抗素子が有する抵抗値である第４抵抗値との比と等しい、
   　請求項１に記載の電圧生成回路。
3. 　前記第１抵抗値と前記第２抵抗値とは等しく、
   　前記第３抵抗値と前記第４抵抗値とは等しい、
   　請求項２に記載の電圧生成回路。
4. 　前記第１抵抗値と前記第２抵抗値とは異なり、
   　前記第３抵抗値と前記第４抵抗値とは異なる、
   　請求項２に記載の電圧生成回路。
5. 　前記第３抵抗値は前記第１抵抗値よりも大きく、
   　前記第４抵抗値は前記第２抵抗値よりも大きい、
   　請求項２に記載の電圧生成回路。
6. 　第３容量端子と第４容量端子とを有し、前記第３容量端子が前記第７端子に電気的に接続され、前記第４容量端子が前記第１出力端子に電気的に接続される第２容量素子、を更に備える、
   　請求項１に記載の電圧生成回路。
7. 　前記第１容量素子が有する容量値である第１容量値は、前記第２容量素子が有する容量値である第２容量値よりも大きい、
   　請求項６に記載の電圧生成回路。
8. 　第５容量端子及び第６容量端子を有し、前記第５容量端子が前記第１オペアンプの前記第１出力端子及び前記電圧出力端子に接続され、前記第６容量端子が接地電位に電気的に接続される第３容量素子、を更に備える、
   　請求項１又は６に記載の電圧生成回路。
9. 　第９端子及び第１０端子を有し、前記第９端子が前記第１オペアンプの前記第１出力端子に接続される第５抵抗素子と、
   　第７容量端子及び第８容量端子を有し、前記第７容量端子が前記第１０端子に接続され、前記第８容量端子が接地電位に電気的に接続される第４容量素子と、
   　第２反転入力端子、第２非反転入力端子、および第２出力端子を有し、前記第２反転入力端子が前記第２出力端子に電気的に接続され、前記第２非反転入力端子が前記第１０端子に電気的に接続され、前記第２出力端子が前記電圧出力端子に電気的に接続される第２オペアンプと、を更に備える、
   　請求項１又は６に記載の電圧生成回路。
10. 　第３反転入力端子、第３非反転入力端子、および第３出力端子を有し、前記第３反転入力端子が前記第３出力端子に電気的に接続され、前記第３非反転入力端子が前記第２端子に電気的に接続され、前記第３出力端子が前記電圧出力端子に電気的に接続される第３オペアンプと、を更に備える、
    　請求項１又は６に記載の電圧生成回路。
11. 　第１ダイオード端子及び第２ダイオード端子を有し、前記第１ダイオード端子が前記第２容量端子に電気的に接続され、前記第２ダイオード端子が前記第１出力端子に電気的に接続されるダイオード素子、を更に備える、
    　請求項１又は６に記載の電圧生成回路。
12. 　第１１端子及び第１２端子を有し、前記第１１端子が前記第２ダイオード端子に電気的に接続され、前記第１２端子が前記第１出力端子に電気的に接続される第６抵抗素子、を更に備える、
    　請求項１１に記載の電圧生成回路。
13. 　ベース端子とコレクタ端子とエミッタ端子とを有し、前記ベース端子が前記第２端子に電気的に接続され、前記コレクタ端子が前記第２容量端子に電気的に接続されるトランジスタと、
    　第１３端子及び第１４端子を有し、前記第１３端子が前記エミッタ端子に電気的に接続され、前記第１４端子が前記第１出力端子に電気的に接続される第７抵抗素子と、を更に備える、
    　請求項１又は６に記載の電圧生成回路。
14. 　第９容量端子と第１０容量端子とを有し、前記第９容量端子が前記コレクタ端子と第２容量端子とに電気的に接続され、前記第１０容量端子が前記ベース端子と前記第２端子とに電気的に接続される第５容量素子、を更に備える、
    　請求項１３に記載の電圧生成回路。
15. 　第１５端子及び第１６端子を有し、前記第１５端子が前記第２端子に電気的に接続され、第１６端子が前記ベース端子と前記第１０容量端子とに電気的に接続される第８抵抗素子と、を更に備える、
    　請求項１４に記載の電圧生成回路。
16. 　請求項１又は６に記載の電圧生成回路と、
    　第４オペアンプと、を備え、
    　前記第４オペアンプは、
    　第１入力端子、第２入力端子、及び第４出力端子を有し、
    　前記第１入力端子に前記電圧生成回路により出力された前記出力電圧を入力し、
    　前記第２入力端子に音声入力信号を入力し、
    　前記音声入力信号に基づいた音声出力信号を前記第４出力端子から出力する、
    　音声出力回路。

Images