JP2024051712A - ガラス基板、多層配線基板、ガラス基板の製造方法 - Google Patents

ガラス基板、多層配線基板、ガラス基板の製造方法 Download PDF

Info

Publication number
JP2024051712A
JP2024051712A JP2022158018A JP2022158018A JP2024051712A JP 2024051712 A JP2024051712 A JP 2024051712A JP 2022158018 A JP2022158018 A JP 2022158018A JP 2022158018 A JP2022158018 A JP 2022158018A JP 2024051712 A JP2024051712 A JP 2024051712A
Authority
JP
Japan
Prior art keywords
glass substrate
hole
multilayer wiring
laser
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022158018A
Other languages
English (en)
Inventor
将士 澤田石
Masashi Sawadaishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Holdings Inc
Original Assignee
Toppan Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Holdings Inc filed Critical Toppan Holdings Inc
Priority to JP2022158018A priority Critical patent/JP2024051712A/ja
Priority to PCT/JP2023/029925 priority patent/WO2024070322A1/ja
Publication of JP2024051712A publication Critical patent/JP2024051712A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00Surface treatment of glass, not in the form of fibres or filaments, by etching
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/06Surface treatment of glass, not in the form of fibres or filaments, by coating with metals
    • C03C17/10Surface treatment of glass, not in the form of fibres or filaments, by coating with metals by deposition from the liquid phase
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00Other surface treatment of glass not in the form of fibres or filaments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Treatment Of Glass (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明では、良好な密着性を備えた貫通電極を形成することが可能なガラス基板を提供することを目的とする。【解決手段】本発明の一実施形態によると、第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、前記ガラス基板の厚さ方向における貫通孔の裁断面における側面形状の分散粗さが1,500nm以上、かつ凹凸巾が1,500nm以上であることを特徴とする。【選択図】図1

Description

本発明は、ガラス基板、多層配線基板、ガラス基板の製造方法に関する。
近年、回路基板を積層した三次元実装技術が用いられている。このような実装技術においては、回路基板に貫通電極を形成することが行われる。貫通電極は、絶縁体で構成された基板に貫通孔を形成し、この貫通孔に導電体を配置することによって形成される。回路基板の高集積化に伴い、貫通孔についても更なる微細化が必要となる。
例えば、特許文献1には、穿孔によって基板に複数の精密孔を形成する方法として、基板の面に犠牲カバー層100を付着するステップと、基板に対して予め決められた場所に、および複数の精密孔のうちの1つの所望の場所に一致させて、レーザービームを位置決めするステップと、予め決められた場所にレーザービームをパルス状にして繰り返し送ることによって、犠牲カバー層に貫通孔を形成するステップと、犠牲カバー層に形成された貫通孔にレーザービームをパルス状にして送るステップとを含む、穿孔によって基板に複数の精密孔を形成する方法が開示されている。
また、特許文献2には、孔を備えたガラス系基板を含む物品、孔を備えた物品を含む半導体パッケージ、及び基板に孔を製作する方法が開示されている。その中で、物品は、第1の表面、第2の表面、及び上記第1の表面から延在する少なくとも1つの孔を有する、ガラス系基板を含む。上記少なくとも1つの孔は、1μm以下の表面粗度Raを有する内壁を有する。上記少なくとも1つの孔は、上記第1の表面に存在する第1の直径を有する第1の開口を有する。第1の平面は、上記ガラス系基板の平均厚さに基づいて、上記ガラス系基板の上記第1の表面によって画定される。上記少なくとも1つの孔の上記第1の直径に対する陥没深さの比は、0.007以下である。
特開2019-030909号公報 特表2019-530629号公報
しかしながら、特許文献1、2に開示された技術によれば、貫通孔の側面の粗さと導電材料の密着性の関係については、検討されていない。
このため、特許文献1、2に記載された貫通孔の側面は、導電体層とガラス界面での密着性が低下し、貫通電極内にて、導電体層とガラスが剥離する要因となっている。この結果、半導体搭載後の駆動時の熱応力、並びに駆動時の温度変化による導電体とガラスの線膨張係数差による応力によって導体層とガラス界面で剥離を防ぐことが難しい。
そこで、本発明では、良好な密着性を備えた貫通電極を形成することが可能なガラス基板およびそのようなガラス基板を備えた多層配線基板を提供することを目的とする。
上記の課題を解決するため、代表的な本発明のガラス基板の一つは、第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、前記ガラス基板の厚さ方向における貫通孔の裁断面における側面形状の分散粗さが1,500nm以上、かつ凹凸巾が1,500nm以上であることを特徴とする。
本発明の実施形態によれば、良好な密着性を備えた貫通電極を形成することが可能なガラス基板およびそのようなガラス基板を備えた多層配線基板を提供できる。
上記した以外の課題、構成および効果は、以下の発明を実施するための形態における説明により明らかにされる。
図1は、X形状の貫通孔の断面および傾斜角度の測定方法を示す図である。 図2は、円錐台形状の貫通孔の断面および傾斜角度の測定方法を示す図である。 図3は、貫通孔の側面粗さの測定方法を示す図である。 図4は、第二実施形態における実施例1の貫通孔の傾斜角度の測定結果を示す図である。 図5は、第二実施形態における実施例2の貫通孔の傾斜角度の測定結果を示す図である。 図6は、第二実施形態における実施例3の貫通孔の傾斜角度の測定結果を示す図である。 図7は、第一実施形態における比較例1の貫通孔の断面形状を示す図である。 図8は、第一実施形態における比較例1の貫通孔の傾斜角度の測定結果を示す図である。 図9は、第一実施形態における比較例2の貫通孔の断面形状を示す図である。 図10は、第一実施形態における比較例2の貫通孔の傾斜角度の測定結果を示す図である。 図11は、第一実施形態における比較例3の貫通孔の断面形状を示す図である。 図12は、第一実施形態における比較例3の貫通孔の傾斜角度の測定結果を示す図である。 図13は、第二実施形態における実施例および各比較例の貫通孔の断面のSEM画像を示す図である。 図14は、第二実施形態における多層配線基板の構成の一例を示す図である。 図15は、第二実施形態における多層配線基板の構成の他の例を示す図である。 図16は、ガラス基板を準備する工程を示す図である。 図17は、レーザ改質部を形成する工程を示す図である。 図18は、貫通孔を形成する工程を示す図である。 図19は、貫通孔に貫通電極を形成する工程を示す図である。 図20は、第一配線層および第二配線層を形成する工程を示す図である。 図21は、半導体装置と基板のインターポーザ基板として、多層配線基板を用いる場合を示す図である。 図22は、図21の場合の断面を示す図である。 図23は、通信用の電子デバイスに多層配線基板および半導体装置が用いられる場合を示す図である。 図24は、図23の場合の断面を示す図である。
以下、本発明の各実施形態に係る貫通電極付ガラス多層配線基板について、図面を参照しながら説明する。なお、以下に示す各実施形態及び実施例は本発明の実施形態の一例であって、本発明はこれらの実施形態や実施例に限定して解釈されるものではない。なお、本発明の実施形態で参照する図面において、同一部の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率の説明は都合上実際の比率と異なったり、構成の一部から省略されたりする場合がある。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第一面」、「第二面」と称することもある。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「貫通孔の側面」とは、物体と開口との間の境界面を意味する。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸プラス方向」、「Z軸マイナス方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
さらに、Z軸方向の距離を「高さ」と称し、X軸方向とY軸方向で規定されるXY平面上の距離を「幅」と称する。また、層状の物体に対して高さを言う場合、「厚み」とも称する。
また、「ガラス基板に設けた貫通電極」とは、ガラス基板を多層配線基板の一部として用いる場合に、ガラス基板の第一面及び第二面を電気的に導通するために設けた導電経路を意味し、必ずしも、ガラス基板を単一の導電材料で完全に貫通している必要はない。第一面からの導電通路と第二面からの導電通路が接続されていれば、貫通電極に含まれる。さらに、貫通電極の形態は、貫通孔(有底のものも、完全な貫通のものも、いずれの形態をも含む)を導電材料で埋め込んだフィルド型でもよいし、貫通孔の側壁部分のみを導電材料で覆ったコンフォーマルのいずれをも含む。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
<実施例>
本発明の第一実施形態、第二実施形態に係る多層配線基板の実施例を説明するために、貫通孔12の傾斜角度の測定方法、側面粗さの測定方法を以下に示す。
(貫通孔の傾斜角度の測定方法(X形状))
まず、図1を参照して、本発明の第一実施形態で得られる貫通孔12の形状における傾斜角度の測定方法について説明する。
図1は、高さ方向の中央部がくびれた砂時計形状(以下、「X形状」ともいう。)の貫通孔12の断面および傾斜角度の測定方法を示す図である。図1に示される貫通孔12の断面は、貫通孔12を第一面101側からスクライブにて割断して断面を表出させ、SEM(Scanning Electoron Microscope:走査電子顕微鏡)によって観察されたSEM画像を画像解析したものである。
貫通孔12の断面は、貫通孔12を第一面101側より、ガラス基板の厚さ方向においてスクライブにて割断(裁断)して断面(裁断面)を出し、貫通孔12の断面を表出させる。割断の方法としては、例えば3点曲げを適用することができる。その後、表出した断面についてSEM(Scanning Electoron Microscope:走査電子顕微鏡)によって観察されたSEM画像を画像解析ソフトを使用して解析したものである。断面のSEM画像を画像解析することによって、貫通孔12の角度測定を行うことができる。
図1は、貫通孔12の中心を通過する面で断面とした様子を示しており、パターン模様で示した箇所がガラス基板10を示している。また、図1に示される目盛り5%、10%、・・・95%は、ガラス基板10の第一面101から第二面102までの長さを割合で示している。
図1に示す貫通孔12の形状は、目盛り50%の位置でほぼ上下対称の構造を持つ。貫通孔12の側面の傾斜角度の測定方法について、第一面101からの距離が5%から50%までの区間に関しては、図1に示されるように、ガラス基板10の第一面101側の開口部の中心部に、第一面101と垂直になるように中心線TCを引く。
次に、中心線TCを貫通孔12の両側に向かって平行移動させ、貫通孔12の径が極小値をとる点と接触させ、接触した点を基準点RPとする。そして、基準点RPから5%から50%のそれぞれの目盛りの位置の高さの断面の位置を結ぶ直線である接線ssを引き、接線ssの傾斜角度を測定し、その傾斜角度を、5%から50%のそれぞれの断面の位置における傾斜角度であるとする。傾斜角度は、貫通孔12の径が上方または下方に向けて広がる方向を正とする。
同様に、第一面101からの距離が50%から95%までの区間に関しては、ガラス基板10の第二面102側の開口部において、開口部の中心部に第二面102と垂直になるように中心線TCを引く。次に、中心線TCを貫通孔12の両側のいずれか一方に向かって平行移動させ、貫通孔12の径が極小値を取る点と接触させ、接触した点を基準点RPとする。そして、基準点RPから50%から95%それぞれの目盛りの位置の高さの断面の位置に接線ssを引き、接線ssの傾斜角度を測定する。
(貫通孔の傾斜角度の測定方法(円錐台形状))
続いて、図2を参照して、本発明の第二実施形態で得られる貫通孔12の形状を説明する。図2は、円錐台形状の貫通孔12の断面および傾斜角度の測定方法を示す図である。図2に示される貫通孔12の断面は、貫通孔12を第一面101側より、ガラス基板の厚さ方向においてスクライブにて割断(裁断)して断面(裁断面)を出し、貫通孔12の断面を表出させる。割断の方法としては、例えば3点曲げを適用することができる。その後、表出した断面についてSEM(Scanning Electoron Microscope:走査電子顕微鏡)によって観察されたSEM画像を画像解析ソフトを使用して解析したものである。断面のSEM画像を画像解析することによって、貫通孔12の角度測定を行うことができる。
図2に示す貫通孔12の形状は円錐台形状をしており、貫通孔12は第二面102側に貫通孔の径が極小となる極小値を持つ。なお、図2に示される目盛り5%、10%、・・・95%は、ガラス基板10の第一面101から第二面102までの長さを割合で示している。
ガラス基板10の第二面102側の開口部の中心部に、第二面102と垂直になるように中心線TCを引く。次に、矢印に示されるように中心線TCを貫通孔12のいずれか一方向かって平行移動させ、平行移動させた中心線TCが貫通孔12の径が極小値を取る点と接触させ、接触させた点を基準点RPとする。そして、基準点RPから5%から95%のそれぞれの目盛り位置の高さの断面の位置に接線ssを引き、接線ssの傾斜角度を測定し、その傾斜角度を、5%から95%のそれぞれの断面の位置における傾斜角度であるとする。なお、傾斜角度は、貫通孔12の径が上方に向けて広がる方向を正とする。
上述のように、第一実施形態及び第二実施形態においては、傾斜角度の測定方法は、(1)貫通孔12の中心線を作成する、(2)中心線を極小値に水平移動し基準点を作成する、(3)基準点から各位置に接線を引き角度を測定する、という手順(1)から(3)を含む。特に(2)基準点を作成する手順を採用することによって、貫通孔全体を俯瞰するようなスケールでかつ側壁の微細な凹凸の影響を受けないスケールを満足しつつ信頼性の高い測定を行うことができる。
(側面粗さの計測方法)
続いて、第一実施形態及び第二実施形態における貫通孔12の側面粗さの測定方法について説明する。貫通孔12の側面粗さに測定については、側面角度の測定と同様に貫通孔12の断面をSEMによって観察し、観察されたSEM画像を画像解析ソフトを使用して解析する。貫通孔の側面粗さを計測するためには、通常は、貫通孔の第一面101から第二面102に至る範囲を測定範囲とする。ただし、仮に、貫通孔に凹凸が存在している場合には、当該凹凸部を除いた範囲を2つ以上の測定範囲として設定し、それらの測定範囲の結果を平均して側面粗さとする。また、側面粗さの算出に当たっては、同じ条件で作成した貫通孔5つ(サンプル数n=5)について、同様の測定を行い、これらの平均値を当該条件で作成した貫通孔の側面粗さとして規定する。
図3は、第二実施形態の円錐台形状の例を用いて貫通孔の側面粗さの測定方法を示す図である。図3(a)は、貫通孔12の断面のSEM画像を示す。図3(b)は、貫通孔12の断面を観察したSEM画像より、貫通孔12の側面の輪郭を抽出した図を示す。抽出された輪郭データより平均分散粗さおよび凹凸巾の測定を実施する。図3(c)は、平均分散粗さの計算式および凹凸巾を模式的に示す図である。
図3(b)において抽出された輪郭データに関し、第一面101を基準として設定した設定領域Lにおいて、輪郭の粗さを示す粗さ曲線f(x)を測定する。平均分散粗さ(以下、単に「分散粗さ」ともいう。)Raは、式(1)に示されるように、粗さ曲線f(x)の絶対値を2乗したものを、設定領域Lにわたって積分したうえで設定領域Lの長さで割ったものである。
また、ラフネス幅(以下、「凹凸巾」ともいう。)aは、粗さ曲線f(x)のうち、粗さの最大値を示すピーク部と粗さの最小値を示すボトム部との差である。
なお、一つ貫通孔において、複数の粗さ曲線f(x)が設定された場合には、それらから算出された粗さの値の平均値によって当該貫通孔の平均粗さを算出することとなる。
このような側面粗さの測定方法は、X形状の場合であっても同様である。
<第二実施形態に係る実施例及び比較例>
次に、図2を用いて、第二実施形態における貫通孔12の製造方法について説明する。第二実施形態では、後述する図18に示されるように、レーザ改質部65が形成されたガラス基板10に対して、第一面101および第二面102の両面からエッチングを行う。このため、形成された貫通孔12は、第一面101と第二面102の間のほぼ中間にある位置に径が最も小さくなる極小点を有しており、上下対象な構造を持つようになる。貫通孔12の側面の傾斜角度は、ガラス基板10に対するレーザ加工条件、エッチング条件よって変化する。各実施例では、表1に示すパルス幅およびショット数の照射条件でレーザ加工し、エッチングで貫通孔12を形成している。
本発明の各実施例では、表1に示すパルス幅およびショット数の照射条件によってガラス基板にレーザ加工を行い、その後のエッチングにより貫通孔12を形成している。第二実施形態における実施例1においてはパルス幅が30psかつショット数が1、実施例2においてはパルス幅が30nsかつショット数が100、実施例3においてはパルス幅が50μsかつショット数が10である。
また、比較例は、第二実施形態に示した製造方法とレーザ加工方法を変更して作成した貫通孔である。つまり、比較例1においてはパルス幅が5psかつショット数が1、比較例2においてはパルス幅が15psかつショット数が1、比較例3においてはパルス幅が15psかつショット数が1であるものを用いている。
各実施例および各比較例のいずれについても、ガラス基板10の第二面102側の開口径は平均80μmであり、この場合、計測値の平均値に標準偏差の3倍を加えた値である3σは4.5μm以下であった。また、形成されたレーザ改質部65の第二面102における開口径について、開口径の最大値φMaxと最小値φMinの差は10μm以下であった。
Figure 2024051712000002
(貫通孔の傾斜角度)
以下、図4から図12を参照して、第一実施形態及び第二実施形態における各実施例、比較例の貫通孔の形状、特性形状を説明する。
図4は、第二実施形態における実施例1の貫通孔の傾斜角度の測定結果を示す図である。
図5は、第二実施形態における実施例2の貫通孔の傾斜角度の測定結果を示す図である。
図6は、第二実施形態における実施例3の貫通孔の傾斜角度の測定結果を示す図である。
図7は、第一実施形態における比較例1の貫通孔の断面形状を示す図である。
図8は、第一実施形態における比較例1の貫通孔の傾斜角度の測定結果を示す図である。
図9は、第一実施形態における比較例2の貫通孔の断面形状を示す図である。
図10は、第一実施形態における比較例2の貫通孔の傾斜角度の測定結果を示す図である。
図11は、第一実施形態における比較例3の貫通孔の断面形状を示す図である。
図12は、第一実施形態における比較例3の貫通孔の傾斜角度の測定結果を示す図である。
(傾斜角度)
表2は、第一実施形態における各実施例および各比較例における貫通孔12の側面の傾斜角度を測定した結果を表形式に取りまとめたものである。第一実施形態に係る各実施例では、貫通孔12の側面傾斜角度がランダムに変化していることわかる。各比較例では、第一面101からの距離50%の位置で上下反転した形状となり、傾斜角度バラつきが小さくなる。各比較例では、傾斜角度がランダムに変化させることで、貫通孔12の側面を安定的に粗くすることが可能となる。
Figure 2024051712000003
(平均分散粗さおよび凹凸巾)
次に、表3を用いて第一実施形態における各実施例および各比較例に関し貫通孔12の側面の平均分散粗さおよび凹凸巾について説明する。表3に示されるように、第一実施形態の各実施例では、分散粗さが1,500nm以上かつ凹凸巾が1,500nm以上、2,000nm以下となる。各比較例では、分散粗さが30nm以上、1,000nm以下かつ凹凸巾が1,300nm以下となり、貫通孔側面の粗さに差があることが確認できる。
Figure 2024051712000004
(断面形状)
次に、貫通孔12の側面形状について説明する。図13は、第二実施形態の実施例および各比較例の貫通孔の断面のSEM画像を示す図である。第二実施形態における実施例1から実施例3及び比較例1から比較例3については、第一実施形態の実施例1から実施例3及び比較例1から比較例3と同様のレーザ加工やエッチング条件を採用したものである。
なお、第一実施形態においても、断面形状がX形状であるか円錐台形状であるかの相違はあるが、レーザ加工やエッチング条件が同じであれば、断面の状態は、第二実施形態の場合と同様である。
SEM画像は、ガラス基板の厚さ方向における貫通孔の裁断面を撮影したものである。図13に示されるSEM画像は、倍率は1000倍である(スケールの1目盛りは5μmである)。
SEM画像において、コントラストが高く白色に見える箇所は、試料表面の傾斜面が切り替わり、傾斜面の稜線となっている領域である。このため、白線で見える箇所は、試料表面の粗さのピークまたはボトムを示す箇所であり、これらの貫通孔の側面に形成されている稜線の配置によって、貫通電極の密着性に影響を与える貫通孔の側面の粗さを把握することができる。
これにより、貫通孔の側面に、第一面との傾斜角の絶対値が45°以上である稜線を有すると、貫通電極の良好な密着性を得ることができる。
さらに、図13に示す第二実施形態の各実施例では、ガラス基板10の第一面101と斜方向、並びに垂直方向に微小な凹凸が形成されており、鱗状の領域が形成されている。
ここで、鱗状とは、稜線で囲まれた複数視認できる閉領域を示す。当該閉領域は、1本の稜線で囲まれた領域であってもよい。例えば、複数の稜線が重なり合う閉領域であってもよいし、閉領域の内部に異なる閉領域、稜線があってもよい。閉領域は、例えば、縦方向が6μm以上かつ横方向が4μm以上である。
そして、実施例1から実施例3においては、いずれも第一面101と斜方向、並びに垂直方向に発生する微小な凹凸によって、貫通孔12の側面に20μm以上の凹み部が形成されている。上記凹み部によって、貫通電極11を形成した際に導電体層に対して、アンカー効果を生み出し、導電体層とガラス面の密着性を向上させることが可能となる。
また、貫通孔12の側面の微小な凹凸については、断面SEM画像より、画像処理ソフトを使用し、微小凹凸の発生方向、微小凹凸の面積を測定している。
(貫通電極でのビアプル試験結果)
次に、表4を用いて各実施例および各比較例に関し、貫通孔12の側面の平均強度について説明する。
表4に示されるように、平均強度はビアプル試験で測定する。ここで、ビアプル試験とは、ビアを引っ張ることでビアの引っ張り強度を測定する試験であり、試験条件は以下の通りである。
・試験装置:DAGE Series 4000
・ロードセル:溶融プル試験HBP
・試験速度:5μm/sec
ビアプル試験では、まず、貫通孔12の強度を測定するために貫通電極内にフラックス、はんだを充填し、強度測定用のピンを立てる。次に、測定用のピンをロードセルで引っ張りを実施し、ガラス基板10の強度測定をする。
なお、フラックス、はんだ、ピンについては、貫通孔12の径に合わせ、適宜材料を選択して構わない。
表4に示されるように、各実施例では、平均強度が60gf以上80gf以下となる。各比較例では、平均強度が10gf以上30gf以下となり、貫通孔側面の平均強度に差があることが確認されている。
Figure 2024051712000005
<第一実施形態に係る多層配線基板の構成>
図14は、第一実施形態における多層配線基板1の構成の一例を示す図である。また、図15は、第一実施形態における多層配線基板1の構成の他の例を示す図である。
多層配線基板1は、ガラス基板10、第一配線層21、および第二配線層22を含む。ガラス基板10の第一面101側には第一配線層21、ガラス基板10の第二面102側には第二配線層22が配置されている。ガラス基板10は、第一面101側から第二面102側まで貫通する貫通孔12を備える。貫通電極11は、貫通孔12の側面に沿って形成された導電体によって構成される。貫通電極11は第一配線層21の一部と第二配線層22の一部とを電気的に接続する。第一配線層21および第二配線層22は絶縁樹脂層25を含んでいる。
また、第一配線層21および第二配線層22は複数の層が積層された構成でもよく、その層数は必要に応じて設定してよい。貫通電極11は、第一配線層21と第二配線層22の間に電気的な接続を確立するための電極である。導通電極31は、多層配線基板1において基板の厚さ方向に導通を確保するための電極である。また、半導体素子用接合パッド50は、多層配線基板1に搭載する半導体回路を接続するための部材である。基板用接合パッド54は、多層配線基板1と他の基板または他の半導体素子とを接合するための部材である。
なお、貫通電極は、ガラス基板10の第一面101側から第二面102側を電気的に接続が可能であれば、図14に示すように貫通孔12の側面のみに導電体を配置してもよいし、図15示すように貫通孔12に導電体を埋め込んでも構わない。
なお、図14および図15において、貫通孔12の形状は詳細を省略して示している。後述する図18から図20においても同様に省略してある。貫通孔12の具体的な形状については、図13を用いて説明し、貫通孔の側面の粗さについては実施例を用いて説明する。
また、多層配線基板1の厚みは、例えば、100μm以上かつ400μm以下の範囲である。
<第一実施形態における多層配線基板の製造方法>
続いて、多層配線基板1の製造方法について、図16から図20を用いて説明する。まず、ガラス基板10に貫通孔12を形成する工程について説明する。
[ガラス基板]
図16は、ガラス基板10を準備する工程を示す図である。ガラス基板10の厚みは、貫通孔を形成するためのエッチング工程の後のガラス基板10の厚みを考慮したうえで、用途に応じて適宜設定することができる。
ガラス基板10としては、例えばSiO比率が55質量%以上かつ81質量%以下の範囲である無アルカリガラスを用いることができる。ガラス基板10のSiO比率が81質量%より大きい場合、エッチングの加工速度が低下し、貫通孔12の側面の角度の平坦性が低下し、後述する貫通電極11の形成時に付き回り不良が発生してしまうことがある。また、SiO比率が55質量%より小さい場合、ガラス中にアルカリ金属が含まれる可能性が高くなり、電子デバイス搭載後の多層配線基板の信頼性に影響する。
[レーザ改質工程]
続いて、図17は、レーザ改質部を形成する工程(第1の工程)を示す図である。ガラス基板10の貫通孔形成予定部にレーザを照射することによって、ガラス基板10にレーザ改質部65が形成される。レーザ改質部65は、ガラス基板10に対しΦ5~60μmの形状で形成されており、ガラス基板10の厚み方向に連続的に形成される。この時、レーザ改質部65の周辺には、10μm以上のマイクロクラックが発生すると、エッチング加工後の貫通孔12の側面の分散粗さが1,500nm以上となり、凹凸巾も1,500nm以上となる。この結果、粗い側面の貫通孔12を得ることができる。
また、10μm以上のマイクロクラックが発生した場合、後述するように、エッチング後の貫通孔12の側面では、SEM画像において、ガラス基板10の第一面101平行な方向に延びる稜線以外にも、第一面101と垂直な方向に延びる稜線および、第一面101に平行な方向と第一面101と垂直な方向の間の方向に延びる稜線を視認可能になる。
レーザ改質部65の加工については、例えば、ピコ秒からμ秒レーザを用い、且つレーザ発振波長は1064nmまたは532nm、または355nmを使用するのが好ましい。レーザのパルス幅が25ピコ秒以上ではレーザ改質部65の周辺に10μm以上のマイクロクラックが発生し易くなることから、レーザパルス幅は25ピコ秒以上であることが望ましい。また、複数回のパルス照射による加工を行うとマイクロクラックが発生し易くなる。
[エッチング工程]
続いて、図18は、貫通孔を形成する工程(第2の工程)を示す図である。レーザ改質部65が形成されたガラス基板10に対し、所定のエッチング液でエッチング処理を施すことで貫通孔12が形成される。また、同時に、ガラス基板10の第一面及び第二面もエッチングされ、ガラス基板10の厚さが減少することとなる。エッチングを、ガラス基板10の第一面101および第二面102の両方から行なうと、第一実施形態の貫通孔12は、ほぼ上下対称の形状に加工される。
[エッチング液]
エッチング液は、フッ酸を0.2質量%以上20.0質量%以下の範囲とし、硝酸を4.0質量%以上25.0質量%以下の範囲とし、フッ酸および硝酸以外の無機酸を0.5質量%以上11.0質量%以下の範囲として含有するものが用いられる。フッ酸および硝酸以外の無機酸としては、例えば、塩酸、硫酸、リン酸、スルファミン酸等が挙げられ、ガラス基板10中に含まれるケイ素以外の成分の種類に応じて、少なくとも1つの無機酸を含有させる。望ましくは、塩酸および硫酸を含有させたエッチング液であり、ガラス基板10に対するエッチングレートとしては、0.1μm/分以上10μm/分以下の範囲になるように適宜調整される。ガラス基板10に対するエッチングレートは、望ましくは0.25μm/分以上4μm/分以下の範囲であり、より望ましくは0.25μm/分以上0.5μm/分以下の範囲である。エッチング温度としては、特に限定されず、適宜調整することができるが、例えば10℃以上30℃以下の範囲となる。
[貫通電極の形成]
続いて、図19は、貫通孔12に貫通電極11を形成する工程を示す図である。
貫通孔12が形成されたガラス基板10に対し、第一面101および第二面102から、電解めっき処理のための金属層を形成する。金属層については、電解めっき処理のシード層として機能する金属であればよく、例えば、Cu、Ti、Cr、W、Ni等を含む金属である。金属層には上記金属のうち少なくとも1つが用いられ、また金属層の最表面にCu層が形成されていることが望ましい。Ti、Cr、W、Niについては、Cu層の下部のガラス基板10との密着層として使用されることが望ましい。金属層の厚みは、貫通孔12の側面を覆うことができる範囲に適宜設定される。形成方法としては、例えばスパッタリングを用いた蒸着による形成方法を採用することが可能である。
続いて、上記金属層をシード層として用いる電解めっき処理によって、貫通電極11を形成する。貫通孔12内を選択的に成長させるために、ガラス基板10の第一面101および第二面102のうち貫通孔12以外の部分にレジスト等の絶縁体でマスクを形成しておき、電解めっき処理を行う。電解めっき処理に用いる材料については、例えばCuを用いることが可能であり、他の金属としては、Au、Ag、Pt、Ni、Sn等を含む金属を用いることも可能である。多層配線基板の用途に応じて、上記金属の導電体で貫通孔12内が充填されるように電解めっき処理を行っても構わない。
電解めっき処理後は、レジスト等の絶縁体を除去し、またガラス基板10の第一面101および第二面102に形成された金属膜を除去し、ガラス基板10に形成された複数の貫通電極11それぞれを電気的に独立させる。
[第一配線層および第二配線層の形成]
続いて、図20を参照して、ガラス基板10に形成される第一配線層21および第二配線層22の形成について説明する。図20は、第一配線層21および第二配線層22を形成する工程を示す図である。貫通電極11が形成されたガラス基板10に対し、第一面101に第一配線層21を形成し、第二面102に第二配線層22を形成する。第一配線層21および第二配線層22の形成工程において、最初に、感光性のレジストまたはドライフィルムレジストによってパターンを有するマスクを形成した後に、電解めっき処理によって配線を形成する。その後、物理密着処理、もしくは、化学的な密着処理を施した後に、絶縁樹脂層25を積層する。導通電極31については、レーザ加工等によって絶縁樹脂層25に孔を形成した後に、無電解めっき、もしくは、スパッタリングによる蒸着処理によって金属皮膜を形成する。上記金属皮膜にレジストを用いてパターンを有するマスクを形成し、電解めっきによって形成した孔に導電体を充填する。その後、マスクおよび余分の金属皮膜を除去する。上記工程は必要な層数に応じて複数回繰り返すことで、第一配線層21および第二配線層22が形成される。なお、第一配線層21および第二配線層22は多層配線基板1の反りを抑制するために、同じ層数であることが望ましい。第一配線層21および第二配線層22の層厚が異なる場合は、第一配線層21と第二配線層22に層数を変えても構わない。層配線基板の用途に応じて、第一配線層21の層数および第二配線層22の層数は適宜設定してよい。
[絶縁樹脂層の形成]
絶縁樹脂層25は熱硬化性樹脂によって構成される。その材料は、例えば、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂の少なくとも一つを含み、かつシリカSiOフィラーを含む材料であり、液状、もしくはフィルム状の材料である。液状樹脂の場合はスピンコート法、フィルム状樹脂の場合は真空ラミネーターそれぞれを用い、いずれの場合においても真空下で加熱・加圧を行って形成することができる。絶縁樹脂層25の材料は、必要に応じて適宜選択することができる。ただし、感光性絶縁樹脂材料を用いる場合は、フォトリソグラフィ性を確保するためにシリカSiOフィラーの充填が困難となるため、感光性絶縁樹脂材料も使用可能であるが、熱硬化性樹脂を用いる方がより好ましい。
<作用・効果>
以上、本実施形態によれば、貫通孔12の側面を安定的に粗く形成することが可能であり、貫通孔12の側面が接触する面に対して摩擦力が大きくなる。これにより、良好な密着性を備えた貫通電極を備えたガラス基板の提供が可能となる。
<第三実施形態>
図21は、半導体素子100とBGA(Ball Grid Array:ボールグリッドアレイ)基板90のインターポーザ基板として、多層配線基板1を用いる場合を示す図である。図22は、図21の場合の断面を示す図である。また、図23は、通信用の電子デバイスに多層配線基板1および半導体素子100が用いられる場合を示す図である。図24は、図23の場合の断面を示す図である。電子デバイスとしては、層厚が800μm以下のものが用いられる。例えば、電子デバイスは、HBM(High Bandwidth Memory)対応のメモリが実装されたインターポーザ基板である。
上記電子デバイスは、貫通電極の伝送特性の影響によって、適応用途が限られており、本発明の貫通電極付ガラス多層配線基板を使用することで電子デバイスの高周波数帯領域での適応が可能となる。
<作用・効果>
以上、本実施形態によれば、貫通孔12の側面を安定的に粗く形成することが可能であり、貫通孔12の側面が接触する面に対して摩擦力が大きくなる。これにより、貫通電極の密着性を既存技術に対し向上させることが可能となる。本発明を使用することで、高周波帯で良好な密着性を備えた貫通電極付ガラス多層配線基板の提供が可能となる。
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
さらに、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含むものである。
また、本発明は以下のような態様をとることもできる。
(態様1)
第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、
前記ガラス基板の厚さ方向における貫通孔の断面における側面形状の分散粗さが1,500nm以上かつ、凹凸巾が1,500nm以上である
ことを特徴とするガラス基板。
(態様2)
第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、
前記ガラス基板の厚さ方向における貫通孔の断面の1,000倍SEM画像において、前記貫通孔の側面内に、稜線で囲まれた20μmの閉領域が複数視認できるガラス基板。
(態様3)
態様2に記載のガラス基板であって、前記稜線で囲まれた閉領域は、縦方向が6μm以上かつ横方向が4μm以上であるガラス基板。
(態様4)
態様1ないし3のいずれかに1つに記載のガラス基板であって、
前記貫通孔の側面は、前記第一面との傾斜角の絶対値が45°以上である稜線を有する
ことを特徴とするガラス基板。
(態様5)
態様1ないし4のいずれかに1つに記載のガラス基板であって、
前記ガラス基板のSiO比率は55質量%以上かつ81質量%以下の範囲となる、ことを特徴とするガラス基板。
(態様6)
態様1ないし5のいずれかに1つに記載のガラス基板を含む多層配線基板であって、
前記多層配線基板に搭載される電子デバイスの層厚は800μm以下であり、
前記多層配線基板の厚みは100μm以上かつ400μm以下となる、ことを特徴とする多層配線基板。
(態様7)
第一面と第二面を有するガラス基板に、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板の製造方法であって、
ガラス基板に対して、貫通孔形成予定部にレーザを照射し、レーザを照射した周辺部に10μm以下の範囲のマイクロクラックを発生させる第1の工程、
レーザを照射された前記ガラス基板をエッチングし、貫通孔を形成する第2の工程
を有するガラス基板の製造方法。
(態様8)
前記第1の工程において、照射されるレーザは、レーザ発振波長が1064nm以上または、534nmまたは、355nmのいずれか一つでありかつパルス幅が30ピコ秒以上である、
態様7に記載のガラス基板の製造方法。
1:多層配線基板
10:ガラス基板
11:貫通電極
12:貫通孔
21:第一配線層
22:第二配線層
25:絶縁樹脂層
31:導通電極
50:半導体素子用接合パッド
54:基板用接合パッド
65:レーザ改質部
90:BGA基板
100:半導体素子
101:ガラス基板10の第一面
102:ガラス基板10の第二面
TC:貫通孔の中心線
ss:貫通孔の側面との接線

Claims (8)

  1. 第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、
    前記ガラス基板の厚さ方向における貫通孔の断面における側面形状の分散粗さが1,500nm以上かつ、凹凸巾が1,500nm以上である
    ことを特徴とするガラス基板。
  2. 第一面と第二面を有し、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板であって、
    前記ガラス基板の厚さ方向における貫通孔の断面の1,000倍SEM画像において、前記貫通孔の側面内に、稜線で囲まれた20μmの閉領域が複数視認できるガラス基板。
  3. 請求項2に記載のガラス基板であって、前記稜線で囲まれた閉領域は、縦方向が6μm以上かつ横方向が4μm以上であるガラス基板。
  4. 請求項1に記載のガラス基板であって、
    前記貫通孔の側面は、前記第一面との傾斜角の絶対値が45°以上である稜線を有する
    ことを特徴とするガラス基板。
  5. 請求項1に記載のガラス基板であって、
    前記ガラス基板のSiO比率は55質量%以上かつ81質量%以下の範囲となる、ことを特徴とするガラス基板。
  6. 請求項1に記載のガラス基板を含む多層配線基板であって、
    前記多層配線基板に搭載される電子デバイスの層厚は800μm以下であり、
    前記多層配線基板の厚みは100μm以上かつ400μm以下となる、ことを特徴とする多層配線基板。
  7. 第一面と第二面を有するガラス基板に、前記第一面から前記第二面まで貫通する少なくとも1つの貫通孔を備えるガラス基板の製造方法であって、
    ガラス基板に対して、貫通孔形成予定部にレーザを照射し、レーザを照射した周辺部に10μm以下の範囲のマイクロクラックを発生させる第1の工程、
    レーザを照射された前記ガラス基板をエッチングし、貫通孔を形成する第2の工程
    を有するガラス基板の製造方法。
  8. 前記第1の工程において、照射されるレーザは、レーザ発振波長が1064nm以上または、534nmまたは、355nmのいずれか一つでありかつパルス幅が30ピコ秒以上である、
    請求項7に記載のガラス基板の製造方法。
JP2022158018A 2022-09-30 2022-09-30 ガラス基板、多層配線基板、ガラス基板の製造方法 Pending JP2024051712A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022158018A JP2024051712A (ja) 2022-09-30 2022-09-30 ガラス基板、多層配線基板、ガラス基板の製造方法
PCT/JP2023/029925 WO2024070322A1 (ja) 2022-09-30 2023-08-21 ガラス基板、多層配線基板、ガラス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022158018A JP2024051712A (ja) 2022-09-30 2022-09-30 ガラス基板、多層配線基板、ガラス基板の製造方法

Publications (1)

Publication Number Publication Date
JP2024051712A true JP2024051712A (ja) 2024-04-11

Family

ID=90477231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022158018A Pending JP2024051712A (ja) 2022-09-30 2022-09-30 ガラス基板、多層配線基板、ガラス基板の製造方法

Country Status (2)

Country Link
JP (1) JP2024051712A (ja)
WO (1) WO2024070322A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672689B2 (ja) * 2006-02-22 2011-04-20 日本板硝子株式会社 レーザを用いたガラスの加工方法および加工装置
US9517963B2 (en) * 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
WO2016129254A1 (ja) * 2015-02-10 2016-08-18 日本板硝子株式会社 レーザ加工用ガラス及びそれを用いた孔付きガラスの製造方法
WO2020184026A1 (ja) * 2019-03-14 2020-09-17 日本板硝子株式会社 微細構造付ガラス基板を製造する方法及びガラス基板
WO2020241805A1 (ja) * 2019-05-30 2020-12-03 日本板硝子株式会社 微細構造付ガラス基板、導電層付ガラス基板、及び微細構造付ガラス基板を製造する方法

Also Published As

Publication number Publication date
WO2024070322A1 (ja) 2024-04-04

Similar Documents

Publication Publication Date Title
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
CN110709987B (zh) 包含具有几何属性的过孔的制品及其制造方法
US7378342B2 (en) Methods for forming vias varying lateral dimensions
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
EP1847834B1 (en) Interposer, probe card and method for manufacturing interposer
TWI525769B (zh) 封裝基板及其製法
KR20000064001A (ko) 프로브 및 프로브 카드
CN106664795B (zh) 结构体及其制造方法
JP2017143140A (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
US6407570B1 (en) Interconnect for testing semiconductor components having support members for preventing component flexure
WO2019188843A1 (ja) 配線基板、および配線基板を製造する方法
JP2012198194A (ja) プローブカード及びその製造方法
WO2024070322A1 (ja) ガラス基板、多層配線基板、ガラス基板の製造方法
JP2001015882A (ja) 歪みゲージ内蔵回路基板およびその製造方法
KR100455499B1 (ko) 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법
WO2024070319A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
TW202430486A (zh) 玻璃基板、多層配線基板、玻璃基板之製造方法
JP2024051679A (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
WO2024070320A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
WO2024070321A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
TWI679424B (zh) 檢測裝置及其製法
JP6369653B1 (ja) 貫通電極基板および半導体装置
TW202432484A (zh) 玻璃基板、多層配線基板及玻璃基板的製造方法
JP2018174343A (ja) 貫通電極基板および半導体装置
WO2024062808A1 (ja) 配線基板