JP2024048697A - 信号入出力装置 - Google Patents
信号入出力装置 Download PDFInfo
- Publication number
- JP2024048697A JP2024048697A JP2022154762A JP2022154762A JP2024048697A JP 2024048697 A JP2024048697 A JP 2024048697A JP 2022154762 A JP2022154762 A JP 2022154762A JP 2022154762 A JP2022154762 A JP 2022154762A JP 2024048697 A JP2024048697 A JP 2024048697A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output
- section
- state
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101000994667 Homo sapiens Potassium voltage-gated channel subfamily KQT member 2 Proteins 0.000 description 17
- 102100034354 Potassium voltage-gated channel subfamily KQT member 2 Human genes 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】マルチプレクサを含む信号入出力装置において、バッファアンプから出力される電位と、これに接続されたオペアンプから出力される電位との差を小さくする。
【解決手段】マルチプレクサ11が複数のオペアンプ12に個別の、複数のメイン入力部21、および、複数のダミー入力部22と、出力部23とを有する。各オペアンプ12は、別々のRCフィルタ31、32を介して対応するメイン入力部21およびダミー入力部22と接続されている。出力部23はバッファアンプ13と接続されている。出力部23が第1オペアンプ12aに対応するメイン入力部21と接続された状態から、出力部23が第2オペアンプ12bに対応するダミー入力部22と接続された状態に切り換え、その後、出力部23が第2オペアンプ12bに対応するメイン入力部21に接続された状態に切り換える。
【選択図】図2
【解決手段】マルチプレクサ11が複数のオペアンプ12に個別の、複数のメイン入力部21、および、複数のダミー入力部22と、出力部23とを有する。各オペアンプ12は、別々のRCフィルタ31、32を介して対応するメイン入力部21およびダミー入力部22と接続されている。出力部23はバッファアンプ13と接続されている。出力部23が第1オペアンプ12aに対応するメイン入力部21と接続された状態から、出力部23が第2オペアンプ12bに対応するダミー入力部22と接続された状態に切り換え、その後、出力部23が第2オペアンプ12bに対応するメイン入力部21に接続された状態に切り換える。
【選択図】図2
Description
本発明は、マルチプレクサを含む信号入出力装置に関する。
特許文献1に記載の入力信号処理装置では、マルチプレクサと複数のオペアンプとが接続されている。マルチプレクサの出力は、複数のオペアンプのいずれから入力された信号を出力する。また、各オペアンプとマルチプレクサとの間にはRCフィルタ(ローパスフィルタ)が接続されている。また、特許文献1の入力信号処理装置では、マルチプレクサの出力があるオペアンプに接続された状態から別のオペアンプに接続された状態に切り換える前に、マルチプレクサの出力を、グランド電位に保持されたchm端子に接続させることによって、出力側のキャパシタに充電された電荷を急速に強制放電させている。
ここで、特許文献1の入力信号処理装置では、オペアンプとマルチプレクサとの間のローパスフィルタはコンデンサ(キャパシタ)を含む。そして、このコンデンサは、オペアンプから出力される電位によって充電されている。そして、マルチプレクサの出力をオペアンプに接続させたときには、このコンデンサに充電された電荷と、出力側のキャパシタ(パターン容量)に充電された電荷との影響により、マルチプレクサの出力電位と、このオペアンプから出力される電位とにずれが生じてしまう。また、この電位のずれは、マルチプレクサの出力のオペアンプに接続される直前の状態での電位と、このオペアンプから出力される電位との差が大きいときほど大きなものとなる。
一方、特許文献1のように、マルチプレクサの出力をグランド電位に保持されたchm端子に接続させてからオペアンプに接続させる場合、その後にマルチプレクサの出力と接続されるオペアンプから出力される電位が高電位の場合、chm端子の電位(グランド電位)と、このオペアンプから出力される電位との差が大きい。そのため、この場合には、マルチプレクサの出力のオペアンプに接続される直前の状態での電位と、このオペアンプから出力される電位との差も大きくなる。その結果、特許文献1の場合には、マルチプレクサの出力にオペアンプが接続されたときの、マルチプレクサの出力の電位と、このオペアンプから出力される電位とのずれが大きくなってしまう。
本発明の目的は、マルチプレクサの出力がオペアンプに接続されたときのマルチプレクサの出力の電位と、このオペアンプから出力される電位とのずれを極力抑えることが可能な信号入出力装置を提供することである。
第1の発明に係る信号入出力装置は、複数のオペアンプと、マルチプレクサと、前記マルチプレクサと、前記マルチプレクサを制御する制御部と、を備え、前記マルチプレクサは、前記複数のオペアンプの各々に対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された複数のメイン入力部と、前記複数のオペアンプの少なくとも1つに対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された少なくとも1つのダミー入力部と、前記複数のメイン入力部および前記少なくとも1つのダミー入力部のいずれかと選択的に接続された出力部と、を有し、前記複数のオペアンプは、第1オペアンプと、前記第1オペアンプとは別の、前記ダミー入力部と接続された第2オペアンプと、を含み、前記制御部は、前記出力部が前記第1オペアンプに対応する前記メイン入力部に接続された状態から、前記出力部が前記第2オペアンプに対応する前記ダミー入力部に接続された状態に切り換え、その後に、前記出力部が前記第2オペアンプに対応する前記メイン入力部に接続された状態に切り換えるように、前記マルチプレクサを制御する。
ここで、本発明と異なり、出力部が第1オペアンプに対応するメイン入力部に接続された状態から、直接、出力部が第2オペアンプに対応するメイン入力部に接続された状態に切り換えるようにマルチプレクサを制御する場合を考える。このように切り換えを行うと、オペアンプとこれに対応するメイン入力部との間に接続されたRCフィルタを構成するコンデンサに充電された電荷と、出力部におけるパターン容量に充電された電荷との影響により、出力部が第2オペアンプに対応するメイン入力部に接続されたときに、出力部から出力される電位と、第2オペアンプから出力される電位との差が大きくなってしまうことがある。
これに対して、本発明のように出力部の接続先の切り換えを行えば、出力部が第2オペアンプに対応するメイン入力部に接続された状態で、出力部から出力される電位と、第2オペアンプから出力される電位との差を小さくすることができる。なお、本発明において、第1オペアンプは、ダミー入力部と接続されたオペアンプであってもよいし、ダミー出力部と接続されていないオペアンプであってもよい。
第2の発明に係る信号入出力装置は、複数のオペアンプと、マルチプレクサと、前記マルチプレクサと、前記マルチプレクサを制御する制御部と、を備え、前記マルチプレクサは、前記複数のオペアンプの各々に対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された複数のメイン入力部と、前記複数のオペアンプの少なくとも1つに対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された少なくとも1つのダミー入力部と、前記複数のメイン入力部および前記少なくとも1つのダミー入力部のいずれかと選択的に接続された出力部と、を有し、前記複数のオペアンプは、第3オペアンプと、前記第3オペアンプとは別の第4オペアンプと、前記第3オペアンプとは別の、前記ダミー入力部と接続された第5オペアンプと、を含み、前記第5オペアンプが出力する電位と、前記第4オペアンプが出力する電位との差が、前記第3オペアンプが出力する電位と、前記第4オペアンプが出力する電位との差よりも小さく、前記制御部は、前記出力部が前記第3オペアンプに対応する前記メイン入力部に接続された状態から、前記出力部が前記第5オペアンプに対応する前記ダミー入力部に接続された状態に切り換え、その後に、前記出力部が前記第4オペアンプに対応する前記メイン入力部に接続された状態に切り換えるように、前記マルチプレクサを制御する。
ここで、本発明と異なり、出力部が第3オペアンプに対応する前記メイン入力部に接続された状態から、直接、出力部が第4オペアンプに対応するメイン入力部に接続された状態に切り換えるようにマルチプレクサを制御する場合を考える。この場合には、出力部が第4オペアンプに対応するメイン入力部に接続されたときに、出力部から出力される電位と、第4オペアンプから出力される電位との差が大きくなってしまうことがある。
これに対して、本発明のように出力部の接続先の切り換えを行えば、出力部が第4オペアンプに対応するメイン入力部に接続された状態で、出力部から出力される電位と、第4オペアンプから出力される電位との差を小さくすることができる。
第3の発明に係る信号入出力装置は、第2の発明に係る信号入出回路であって、複数の前記ダミー入力部の各々と個別に接続された前記オペアンプを複数備え、前記ダミー入力部と接続された複数の前記オペアンプのうち、前記第5オペアンプが出力する電位は、前記第4オペアンプが出力する電位との差が最も小さい。
本発明によると、出力部が第4オペアンプに対応するメイン入力部に接続されたときの、出力部から出力される電位と、第4オペアンプから出力される電位との差を特に小さくすることができる。
本発明では、マルチプレクサの出力部がオペアンプに対応するメイン入力部に接続されたときの、出力部から出力される電位と、このオペアンプから出力される電位との差を小さくすることができる。
[第1実施形態]
本発明の好適な第1実施形態について図1を用いて説明する。
本発明の好適な第1実施形態について図1を用いて説明する。
<信号入出力装置の構成>
第1実施形態の信号入出力装置1は、マルチプレクサ11と、4個のオペアンプ12と、バッファアンプ13と、制御部14と、を備えている。
第1実施形態の信号入出力装置1は、マルチプレクサ11と、4個のオペアンプ12と、バッファアンプ13と、制御部14と、を備えている。
マルチプレクサ11は、4個のメイン入力部21と4個のダミー入力部22と出力部23とを有する。
4個のメイン入力部21は、4個のオペアンプ12に個別のものである。各メイン入力部21は、対応するオペアンプ12とRCフィルタ31を介して接続されている。4個のダミー入力部22は、4個のオペアンプ12に個別のものである。各ダミー入力部22は、対応するオペアンプ12とRCフィルタ32を介して接続されている。RCフィルタ31、32は、いずれも抵抗33とコンデンサ34とを有し、対応するメイン入力部21またはダミー入力部22に入力されるノイズ(高周波成分)を抑える。
ここで、オペアンプ12とこれに対応するメイン入力部21およびダミー入力部22との距離Dが長い(例えば10cm以上)場合、オペアンプ12とこれに対応するメイン入力部21およびダミー入力部22とを接続する配線を介してメイン入力部21およびダミー入力部22にノイズが入りやすい。そこで、第1実施形態では、上述したように、オペアンプ12とこれに対応するメイン入力部21との間にRCフィルタ31を接続してメイン入力部21に入力されるノイズを抑えている。また、オペアンプ12とこれに対応するダミー入力部22との間にRCフィルタ32を接続して、ダミー入力部22に入力されるノイズを抑えている。
なお、ここでは、各オペアンプ12とこれに対応するメイン入力部21との距離、および、各オペアンプ12とこれに対応するダミー入力部22との距離が同じであるとして説明しているが、各オペアンプ12とこれに対応するメイン入力部21との距離と、各オペアンプ12とこれに対応するダミー入力部22との距離とは異なっていてもよい。
出力部23は、バッファアンプ13と接続されている。出力部23は、4個のメイン入力部21および4個のダミー入力部22のいずれかと選択的に接続可能となっている。バッファアンプ13は、出力部23から出力された電位を図示しないA/D変換回路等に伝送するためのものである。
また、図1の抵抗19は、出力部23とグランドとの間の抵抗であり、出力部23がいずれの入力部21、22とも接続されず、バッファアンプ13(オペアンプ)の入力がオープン状態に至る(その結果、オペアンプの出力電圧が不定となる)のを回避する機能を担う。抵抗19により出力部23がいずれの入力部21、22とも接続されない場合、オペアンプの出力電圧は0Vとなる。また、図1のコンデンサ18は、出力部23とグランドとの間のパターン容量(寄生容量)を図示したものであり、コンデンサ34と比較して容量が十分に小さい。例えば、コンデンサ18の容量は、コンデンサ34の容量の1000分の1程度である。
制御部14は、マルチプレクサ11に切換信号Sを出力することにより、マルチプレクサ11に、出力部23を、4個のメイン入力部21および4個のダミー入力部22のいずれかと選択的に接続させる。
そして、信号入出力装置1では、4個のオペアンプ12が、図1の上側に位置するものから順に、V_1、V_2、V_3、V_4の電位を出力する。また、マルチプレクサ11において、出力部23が4個のメイン入力部21および4個のダミー入力部22のいずれかと選択的に接続される。これにより、出力部23に接続されたオペアンプ12から出力される電位に応じた電位が出力部23から出力される。
<マルチプレクサにおける接続の切り換え>
次に、マルチプレクサ11における接続の切り換えについて図2(a)~(c)を用いて説明する。
次に、マルチプレクサ11における接続の切り換えについて図2(a)~(c)を用いて説明する。
ここで、図2(a)~(c)においてINm_M、INm_M+1で示すメイン入力部21は、図1にINm_1~INm_4で示す4個のメイン入力部21のいずれかである。より詳細には、INm_MがINm_1である場合、INm_M+1がINm_2である。INm_MがINm_2である場合、INm_M+1がINm_3である。INm_MがINm_3である場合、INm_M+1がINm_4である。INm_MがINm_4である場合、INm_M+1がINm_1である。
また、図2(a)~(c)においてINd_M、INd_M+1で示すダミー入力部22は、図1にINd_1~INd_4で示す4個のダミー入力部22のいずれかである。より詳細には、INd_MがINd_1である場合、INd_M+1がINd_2である。INd_MがINd_2である場合、INd_M+1がINd_3である。INd_MがINd_3である場合、INd_M+1がINd_4である。INd_MがINd_4である場合、INd_M+1がINd_1である。
第1実施形態では、制御部14からマルチプレクサ11に切換信号Sが出力されることによって、あるタイミングで、マルチプレクサ11において、図2(a)に示すように出力部23が4個のオペアンプ12のうちのいずれかである第1オペアンプ12aに対応するメイン入力部21(INm_M)に接続されている。この状態では、第1オペアンプ12aから出力される電位V_Mに応じた電位が、出力部23から出力される。ここで、INm_MがINm_1の場合、V_MはV_1である。INm_MがINm_2の場合、V_MはV_2である。INm_MがINm_3の場合、V_MはV_3である。INm_MがINm_4の場合、V_MはV_4である。
制御部14は、この状態から、図2(b)に示すように、出力部23が4個のオペアンプ12のうち第1オペアンプ12aとは別の第2オペアンプ12bに対応するダミー入力部22(INd_M+1)に接続された状態に切り換えるように、マルチプレクサ11に切換信号を出力する。
その後、制御部14は、図2(c)に示すように、出力部23が第2オペアンプ12bに対応するメイン入力部21(INm_M+1)に接続された状態に切り換えるように、マルチプレクサ11に切換信号を出力する。この状態では、第2オペアンプ12bから出力される電位V_M+1に応じた電位が、出力部23から出力される。ここで、INm_M+1がINm_1の場合、V_M+1はV_1である。また、INm_M+1がINm_2の場合、V_M+1はV_2である。INm_M+1がINm_3の場合、V_M+1はV_3である。INm_M+1がINm_4の場合、V_M+1はV_4である。
ここで、マルチプレクサ11において出力部23と接続される入力部21、22が切り換えられたときに、出力部23から出力される電位について説明する。マルチプレクサ11において出力部23がいずれかの入力部21、22に接続されている状態で出力部23から出力される電位をVO1とすると、この状態におけるコンデンサ18の静電エネルギーQ1は、コンデンサ18の容量をCBとして下記のように表すことができる。
この状態から、出力部23が別の入力部21、22に接続された状態に切り換えたときに、切換後の入力部21、22に対応するオペアンプ12から出力される電位をVINとすると、切換後の入力部21、22に対応するコンデンサ34の静電エネルギーQ2は、コンデンサ34の容量をCAとして下記の式で表すことができる。
上述したようにCBはCAに対して十分に小さいため、上記(4)の式から、VO2はVINに近い電位であるが、VINからずれた電位となることがわかる。また、(VO1
2-VIN
2)が大きいときほどVO2とVINとの差が大きくなることがわかる。すなわち、VO1とVINとの差が大きいほど、VO2とVINとの差が大きくなることがわかる。
一方で、図3(a)、(b)に示すように、マルチプレクサ11がダミー入力部22を有していない構成(比較例1)を考える。そして、この構成において、図3(a)に示すように出力部23が第1オペアンプ12aに対応するメイン入力部21(IN_M)に接続された状態から、図4(b)に示すように出力部23が第2オペアンプ12bに対応するメイン入力部21(IN_M+1)に接続された状態に切り換える場合を考える。この場合には、図3(b)の状態に切り換えられたときの上記(4)の式におけるVO1が、第1オペアンプ12aから出力される電位V_Mに近い電位である。そのため、第1オペアンプ12aから出力される電位V_Mと第2オペアンプ12bから出力される電位V_M+1との差が大きい場合には、VO1(V_Mに近い電位)とVIN(V_M+1)との差が大きくなってしまう。その結果、出力部23から出力される電位VO2と第2オペアンプ12bから出力される電位VINとの差が大きくなってしまう。
また、図3(c)に示すように、マルチプレクサ11がグランド電位に保持され、出力部23と接続可能なグランド端子40を有し、図3(a)の状態から、図3(c)に示すように出力部23がグランド端子40に接続された状態に切り換えた後に、図3(b)の状態に切り換える場合を考える(比較例2、特許文献1に記載の従来技術に相当)。この場合には、図3(b)の状態に切り換えられときの上記(4)の式におけるVO1が0Vとなる。そのため、VIN(V_M+1)が高電位の場合に、VO1(0V)とVIN(V_M+1)との差が大きくなってしまう。その結果、出力部23から出力される電位VO2と第2オペアンプ12bから出力される電位VINとの差が大きくなってしまう。
これに対して、本発明の第1実施形態にかかる信号入出力装置1によれば、図2(b)の状態のときには、出力部23から出力される電位は、V_M+1との差が大きくなる可能性はあるが、そもそもダミー入力部22との接続であることからダミー入力部22接続時における出力信号(出力部23から出力される電位)を使用しなければよい。そして、その後、図2(c)の状態に切り換えられたときに、上記(4)の式において、VO1がV_M+1に近い電位となり、VINがV_M+1であることにより、VO1(V_M+1に近い電位)とVIN(V_M+1)との差が小さくなる。これにより、出力部23から出力される電位VO2と、第2オペアンプ12bから出力される電位VINとの差を小さくすることができる。
<効果>
以上に説明した第1実施形態によると、出力部23が第1オペアンプ12aに対応するメイン入力部21に接続された状態から、出力部23が第2オペアンプ12bに対応するダミー入力部22と接続された状態に切り換え、その後に、出力部23が第2オペアンプ12bに対応するメイン入力部21に接続された状態に切り換える。これにより、上述したように、出力部23がメイン入力部21に接続された状態で出力部23から出力される電位と、対応するオペアンプ12から出力される電位との差を小さくすることができる。したがって、出力部23がメイン入力部21に接続されているタイミングに出力部23(バッファアンプ13)から出力される電位を取得するようにすれば、取得される電位を、接続されたオペアンプ12から出力される電位との差が小さいものとすることができる。
以上に説明した第1実施形態によると、出力部23が第1オペアンプ12aに対応するメイン入力部21に接続された状態から、出力部23が第2オペアンプ12bに対応するダミー入力部22と接続された状態に切り換え、その後に、出力部23が第2オペアンプ12bに対応するメイン入力部21に接続された状態に切り換える。これにより、上述したように、出力部23がメイン入力部21に接続された状態で出力部23から出力される電位と、対応するオペアンプ12から出力される電位との差を小さくすることができる。したがって、出力部23がメイン入力部21に接続されているタイミングに出力部23(バッファアンプ13)から出力される電位を取得するようにすれば、取得される電位を、接続されたオペアンプ12から出力される電位との差が小さいものとすることができる。
[第2実施形態]
次に、本発明の好適な第2実施形態について図4を用いて説明する。図4に示すように、第2実施形態の信号入出力装置100は、第1実施形態と同様に4個のオペアンプ12を有しているのに対して、マルチプレクサ111が4個のメイン入力部21と3個のダミー入力部22を有する。そして、第1実施形態と同様、4個のオペアンプ12はいずれも対応するメイン入力部21と接続されている。一方で、第1実施形態とは異なり、4個のオペアンプ12のうち図中上側3個のオペアンプ12は対応するダミー入力部22と接続されているが、図中最も下のオペアンプ12はダミー入力部22と接続されていない。
次に、本発明の好適な第2実施形態について図4を用いて説明する。図4に示すように、第2実施形態の信号入出力装置100は、第1実施形態と同様に4個のオペアンプ12を有しているのに対して、マルチプレクサ111が4個のメイン入力部21と3個のダミー入力部22を有する。そして、第1実施形態と同様、4個のオペアンプ12はいずれも対応するメイン入力部21と接続されている。一方で、第1実施形態とは異なり、4個のオペアンプ12のうち図中上側3個のオペアンプ12は対応するダミー入力部22と接続されているが、図中最も下のオペアンプ12はダミー入力部22と接続されていない。
また、第2実施形態では、V_2とV_4との差、および、V_1とV_4との差が、V_3とV_4との差よりも小さい。また、V_2とV_4との差が、V_1とV_4との差よりも小さい。
第2実施形態では、制御部14は、図5(a)に示すように、出力部23が、図4の図中上から3番目のオペアンプ12(本発明の「第3オペアンプ」)に対応するメイン入力部21(INm_3)に接続された状態から、図5(b)に示すように、出力部23が、図4の図中上から2番目のオペアンプ12(本発明の「第5オペアンプ」)に対応するダミー入力部22(INd_2)が出力部23と接続された状態に切り換える。そして、その後に、図5(c)に示すように、出力部23が、図4の図中最も下側のオペアンプ12(本発明の「第4オペアンプ」)に対応するメイン入力部21(INm_4)に接続された状態に切り換える。なお、これ以外のメイン入力部21およびダミー入力部22の接続の切り換えの手順は、第1実施形態で説明したのと同様である。
このように、図5(a)の状態から、図5(b)の状態に切り換え、その後に図5(c)の状態に切り換えるようにする場合、図5(b)の状態において出力部23から出力される電位がV_2に近い電位となる。そのため、その後、図5(c)の状態に切り換えたときの、上記(4)の式のVO1がV_2に近いものとなる。一方で、本実施形態(第2実施形態)と異なり、図5(a)の状態から直接図5(c)の状態に切り換える場合には、図5(c)の状態に切り換えたときの上記(4)の式のVO1がV_3に近いものなる。また、上述したように、電位V_2と電位V_4との差は電位V_3よりも電位V_4との差よりも小さい。
以上のことから、第2実施形態のように図5(a)の状態から図5(b)の状態に切り換え、その後に図5(c)の状態に切り換える場合には、図5(a)の状態から直接図5(c)の状態に切り換える場合よりも、図5(c)の状態に切り換えたときの上記(4)の式のVO1をV_4に近い電位とすることができる。これにより、図5(c)の状態で出力部23から出力される電位と、出力部23に接続されたオペアンプ12から出力される電位との差を小さくすることができる。
<効果>
第2実施形態では、信号入出力装置を構成する複数のオペアンプ12が、ダミー入力部22と接続されていないオペアンプ12を含む場合に、出力部が当該オペアンプ12のメイン入力部21と接続された状態に切り換える際に、上述した手順で切り換えを行う。これにより、出力部23が、ダミー入力部22と接続されていないオペアンプ12に対応するメイン入力部21に接続された状態に切り換わったときに、出力部23から出力される電位と、当該オペアンプ12から出力される電位との差を小さくすることができる。
第2実施形態では、信号入出力装置を構成する複数のオペアンプ12が、ダミー入力部22と接続されていないオペアンプ12を含む場合に、出力部が当該オペアンプ12のメイン入力部21と接続された状態に切り換える際に、上述した手順で切り換えを行う。これにより、出力部23が、ダミー入力部22と接続されていないオペアンプ12に対応するメイン入力部21に接続された状態に切り換わったときに、出力部23から出力される電位と、当該オペアンプ12から出力される電位との差を小さくすることができる。
また、第2実施形態では、V_2とV_4との差およびV_1とV_4との差が、V_3とV_4との差よりも小さく、かつ、V_2とV_4との差が、V_1とV_4との差よりも小さい。このような場合に、第2実施形態では、図5(a)の状態から、図5(b)の状態に切り換え、その後に図5(c)の状態に切り換えるようにする。すなわち、第2実施形態では、ダミー入力部22と接続された複数のオペアンプ12のうち、上記第5オペアンプが出力する電位が、上記第4オペアンプが出力する電位V_4との差が最も小さい。これにより、図5(c)の状態に切り換えたときの、出力部23から出力される電位と、上記第4オペアンプ12から出力される電位V_4との差を特に小さくすることができる。
なお、第2実施形態では、図4の上から3番目のオペアンプ12を第3オペアンプであり、図4の上から4番目のオペアンプ12を第4オペアンプであり、図4の上から4番目のオペアンプ12を第5オペアンプである場合を例として説明を行ったが、第3~第5オペアンプとなるオペアンプ12は、これとは異なっていてもよい。
[第3実施形態]
次に、本発明の好適な第3実施形態について図6を用いて説明する。第3実施形態の信号入出力装置200では、マルチプレクサ211が、2個のIC201、202によって構成されている。
次に、本発明の好適な第3実施形態について図6を用いて説明する。第3実施形態の信号入出力装置200では、マルチプレクサ211が、2個のIC201、202によって構成されている。
IC201、202は、それぞれ、2個のメイン入力部221と2個のダミー入力部222と、出力部223とを有する。IC201の2個のメイン入力部221は、図1の4個のメイン入力部21のうち、上側2個のメイン入力部21と同様のものである。IC202の2個のメイン入力部221は、図1の4個のメイン入力部21のうち、下側2個のメイン入力部21と同様のものである。IC201の2個のダミー入力部222は、図1の4個のダミー入力部22のうち、上側2個のダミー入力部22と同様のものである。IC202の2個のダミー入力部222は、図1の4個のダミー入力部22のうち、下側2個のダミー入力部22と同様のものである。
IC201の出力部223は、バッファアンプ13と接続されているとともに、IC201の2個のメイン入力部221および2個のダミー入力部222のいずれかと選択的に接続される。IC202の出力部223は、バッファアンプ13と接続されているとともに、IC202の2個のメイン入力部221および2個のダミー入力部222のいずれかと選択的に接続される。
また、第3実施形態では、制御部14が、IC201、202に切換信号Sを送信する。切換信号Sは、IC201、202において、出力部223を2つのメイン入力部221および2つのダミー入力部222のいずれに接続するかを指示する信号である。
また、第3実施形態では、制御部14が、IC201にイネーブル信号ENB1を送信する。イネーブル信号ENB1は、IC201において、出力部223が切換信号Sに基づいて2個のメイン入力部221および2個のダミー入力部222のいずれかと選択的に接続されることを許可するか否かを切り換える信号である。イネーブル信号ENB1がハイレベル(H)のときには、IC201において、切換信号Sに基づいて、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれかと選択的に接続される。イネーブル信号ENB1がローレベル(L)のときには、IC201において、切換信号Sによらず、出力部223は、2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない。
また、第3実施形態では、制御部14が、IC202にイネーブル信号ENB2を送信する。イネーブル信号ENB2は、IC202において、出力部223が切換信号Sに基づいて2個のメイン入力部221および2個のダミー入力部222のいずれかと選択的に接続されることを許可するか否かを切り換える信号である。イネーブル信号ENB2の値がハイレベル(H)のときには、IC202において、切換信号Sに基づいて、出力部223が2個のメイン入力部221および2個のダミー入力部222のうちいずれかと選択的に接続される。イネーブル信号ENB2がローレベル(L)のときには、IC202において、切換信号Sによらず、出力部223は、2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない。
次に、第3実施形態における、切換信号Sおよびイネーブル信号ENB1、ENB2による、マルチプレクサ211における接続の切り換えについて図7を用いて説明する。
図7のINd_1、INm_1、INd_2、INm_2は、切換信号Sが、IC201、202の出力部223を、2個のメイン入力部221および2個のダミー入力部222のいずれに接続することを指示するものであるかを示している。INd_1、INm_1、INd_2、INm_2は、各時刻において、そのうちの1つがハイレベル(H)となり、残り3個がローレベル(L)となる。
より詳細には、切換信号Sが、IC201、202において出力部223を2個のダミー入力部222のうち図6の上側のダミー入力部(INd_1)に接続することを指示しているときに、図7においてINd_1がハイレベルとなり、INm_1、INd_2、INm_2がローレベルとなる。切換信号Sが、IC201、202において出力部223を2個のメイン入力部221のうち図6の下側のメイン入力部(INm_1)に接続することを指示しているときに、図7においてINm_1がハイレベルとなり、INd_1、INd_2、INm_2がローレベルとなる。切換信号Sが、IC201、202において出力部223を2個のダミー入力部222のうち図6の下側のダミー入力部(INd_2)に接続することを指示しているときに、図7においてINd_2がハイレベルとなり、INd_1、INm_1、INm_2がローレベルとなる。 切換信号Sが、IC201、202において出力部223を2個のメイン入力部221のうち図6の下側のメイン入力部(INm_2)に接続することを指示しているときに、図7においてINm_2がハイレベルとなり、INd_1、INm_1、INd_2がローレベルとなる。
図7のENB1、ENB2は、それぞれ、イネーブル信号ENB1、ENB2の変化を示している。
図7の各信号の時間変化について説明する。例えば、時刻T0において、INm_1がハイレベルであり、INd_1、INd_2、INm_2がローレベルであり、ENB1がハイレベルであり、ENB2がローレベルである。これにより、IC201において、出力部223が図6の上側のメイン入力部(Nm_1)に接続され、IC202において、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されていない状態となる。
その後、時刻T1までこの状態が継続し、時刻T1にINm_1がローレベルに切り換わり、INd_2がハイレベルに切り換わる。これにより、IC201において、出力部223が図6の下側のダミー入力部222(INd_2)に接続された状態に切り換わる。IC202においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されていない状態が継続する。
その後、時刻T2までこの状態が継続し、時刻T2にINd_2がローレベルに切り換わり、INm_2がハイレベルに切り換わる。これにより、IC201において、出力部223が図6の下側のメイン入力部221(INm_2)に接続された状態に切り換わる。IC202においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されていない状態が継続する。
その後、時刻T3までこの状態が継続し、時刻T3にENB1がローレベルに切り換わる。また、その直後の時刻T4にINm_2がローレベルに切り換わり、INd_1がハイレベルに切り換わる。また、その直後の時刻T5にENB2がハイレベルに切り換わる。ここで、時刻T3から時刻T4までの期間の長さ、および、時刻T4から時刻T5までの期間の長さは、それぞれ、例えば100μ秒程度である。
これにより、時刻T3~T5の期間は、IC201、202において、出力部223が、2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態が継続する。時刻T5に、IC202において、出力部223が図6の上側の示すダミー入力部222(INd_1)に接続された状態に切り換わる。IC201においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態が継続する。
その後、時刻T6までこの状態が継続し、時刻T6にINd_1がローレベルに切り換わり、INm_1がハイレベルに切り換わる。これにより、IC202において、出力部223が図6の上側のメイン入力部221(INm_1)に接続された状態に切り換わる。IC201においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態が継続する。
その後、時刻T7までこの状態が継続し、時刻T7にINm_1がローレベルに切り換わり、INd_2がハイレベルに切り換わる。これにより、IC202において、出力部223が図6の下側のダミー入力部222(INd_2)に接続された状態に切り換わる。IC201においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態が継続する。
その後、時刻T8までこの状態が継続し、時刻T8にINd_2がローレベルに切り換わり、INm_2がハイレベルに切り換わる。これにより、IC202において、出力部223が図6の下側のメイン入力部221(INm_2)に接続された状態に切り換わる。IC201においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態が継続する。
その後の時刻T9までこの状態が継続し、時刻T9にENB2がローレベルに切り換わる。また、その直後の時刻T10にINm_2がローレベルに切り換わり、INd_1がハイレベルに切り換わる。また、その直後の時刻T11にENB1がハイレベルに切り換わる。ここで、時刻T9から時刻T10までの期間の長さ、および、時刻T10から時刻T11までの期間の長さは、それぞれ、例えば100μ秒程度である。
これにより、時刻T9~T11の期間は、IC201、202において、出力部223が、2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されない状態となり、時刻T11に、IC201において、出力部223が図6の上側のダミー入力部222(INd_1)に接続され、IC202において、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されていない状態に切り換わる。
この後の時刻T12までこの状態が継続し、時刻T12にINd_1がローレベルに切り換わり、INm_1がハイレベルに切り換わる。これにより、IC201において、出力部223が図6の上側のメイン入力部221(INm_1)に接続された状態に切り換わる。IC202においては、出力部223が2個のメイン入力部221および2個のダミー入力部222のいずれとも接続されていない状態が継続する。この状態は、時刻T0のときと同じ状態であり、以降、上述したのと同様に、IC201、202における出力部23の接続先が繰り返し切り換わる。
<効果>
第3実施形態では、マルチプレクサ211において、出力部223があるオペアンプ12に対応するメイン入力部221に接続された状態から、出力部223が別のオペアンプ12に対応するダミー入力部222に接続された状態に切り換える。そして、その後に、出力部223が当該別のオペアンプ12に対応するメイン入力部221に接続された状態に切り換える。これにより、第1実施形態で説明したのと同様、出力部223がメイン入力部221に接続された状態で、出力部23から出力される電位と、接続されたオペアンプ12から出力される電位との差を小さくすることができる。
第3実施形態では、マルチプレクサ211において、出力部223があるオペアンプ12に対応するメイン入力部221に接続された状態から、出力部223が別のオペアンプ12に対応するダミー入力部222に接続された状態に切り換える。そして、その後に、出力部223が当該別のオペアンプ12に対応するメイン入力部221に接続された状態に切り換える。これにより、第1実施形態で説明したのと同様、出力部223がメイン入力部221に接続された状態で、出力部23から出力される電位と、接続されたオペアンプ12から出力される電位との差を小さくすることができる。
ここで、本実施形態(第3実施形態)と異なり、時刻T4に、ENB1がローレベルに切り換わり、ENB2をハイレベルに切り換わるように制御する場合を考える。このように、ENB1とENB2とが同じタイミングで切り換わるように制御しても、実際にENB1がローレベルに切り換わるタイミングと、ENB2がハイレベルに切り換わるタイミングとには多少のずれが生じることがある。そして、このずれにより、ENB1とENB2の両方が一時的にハイレベルとなってしまい、IC201の出力部223とIC202の出力部223とを介して、IC201のダミー入力部222とIC202のダミー入力部222とがショートしてしまう。同様に、第3実施形態と異なり、時刻T10にENB1がハイレベルに切り換わり、ENB2がローレベルに切り換わるように制御する場合には、IC201の出力部223とIC202の出力部223とを介して、IC201のメイン入力部221とIC202のメイン入力部221とがショートしてしまう。
そこで、第3実施形態では、時刻T3にENB1がローレベルに切り換わり、その後の時刻T4にINm_2がローレベルに切り換わり、INd_1がハイレベルに切り換わり、その後の時刻T5にENB2がハイレベルに切り換わるように制御する。また、時刻T9にENB2がローレベルに切り換わり、その後の時刻T10にINm_2がローレベルに切り換わり、INd_1がハイレベルに切り換わり、その後の時刻T11にENB2がハイレベルに切り換わるように制御する。これにより、ENB1とENB2とが同時にハイレベルになることがなく、マルチプレクサ11において、メイン入力部221同士あるいはダミー入力部222同士がショートしないようにすることができる。
[変形例]
以上、本発明の好適な第1~第3実施形態について説明したが、本発明は上述の第1~第3実施形態には限られず、特許請求の範囲に記載の限りにおいて様々な変更が可能である。
以上、本発明の好適な第1~第3実施形態について説明したが、本発明は上述の第1~第3実施形態には限られず、特許請求の範囲に記載の限りにおいて様々な変更が可能である。
第1実施形態では、信号入出力装置1が4個のオペアンプ12を有し、これに対応して、マルチプレクサ11が4個のメイン入力部21と4個のダミー入力部22とを有していたが、これには限られない。第1実施形態において、信号入出力装置1が2個、3個または5個以上のオペアンプ12を有し、これに対応して、マルチプレクサ11がオペアンプ12と同じ数のメイン入力部21とダミー入力部22とを有していてもよい。
第2実施形態では、V_2とV_4との差およびV_1とV_4との差が、V_3とV_4との差よりも小さく、かつ、V_2とV_4との差が、V_1とV_4との差よりも小さいのに対して、図5(a)の状態から、図5(b)の状態に切り換え、その後に図5(c)の状態に切り換えたが、これには限られない。このような場合に、図5(a)の状態から、出力部23が図4の最も上側のダミー入力部22に接続された状態に切り換え、その後に図5(c)の状態に切り換えてもよい。この場合には、図4の最も上側のオペアンプ12が本発明の「第5オペアンプ」に相当する。すなわち、ダミー入力部22と接続されるオペアンプ12であり、かつ、出力する電位と第4オペアンプが出力する電位との差が、第3オペアンプが出力する電位と第4オペアンプが出力する電位との差よりも小さいオペアンプ12が複数ある場合に、第5オペアンプは、これら複数のオペアンプ12のうち、第4オペアンプが出力する電位との差が最も小さいオペアンプ12以外のオペアンプ12であってもよい。
また、ダミー入力部22と接続されるオペアンプ12であり、かつ、出力する電位と第4オペアンプが出力する電位との差が、第3オペアンプが出力する電位と第4オペアンプが出力する電位との差よりも小さいオペアンプ12が1つしかない場合に、第5オペアンプがこのオペアンプ12であってもよい。
また、第2実施形態では、信号入出力装置100が4個のオペアンプ12を有し、マルチプレクサ111が、4個のオペアンプ12に個別の4個のメイン入力部21と、4個のオペアンプ12のうち3個のオペアンプ12に個別の3個のダミー入力部22とを有していたが、これには限られない。第2実施形態において、信号入出力装置100が3個または5個以上のオペアンプ12を有し、マルチプレクサ111が、オペアンプ12と同じ数のメイン入力部21を有していてもよい。また、信号入出力装置100が4個以上のオペアンプ12を有する場合に、2個以上の一部のオペアンプ12が、ダミー入力部22と接続されていなくてもよい。
また、第3実施形態では、マルチプレクサ211が2個のIC201、202によって構成されていたが、これには限られない。マルチプレクサ211が3個以上のICによって構成されていてもよい。
1:信号入出力装置
11:マルチプレクサ
12:オペアンプ
12a:第1オペアンプ
12b:第2オペアンプ
14:制御部
21:メイン入力部
22:ダミー入力部
32:RCフィルタ
100:信号入出力装置
111:マルチプレクサ
200:信号入出力装置
201、202:IC
11:マルチプレクサ
12:オペアンプ
12a:第1オペアンプ
12b:第2オペアンプ
14:制御部
21:メイン入力部
22:ダミー入力部
32:RCフィルタ
100:信号入出力装置
111:マルチプレクサ
200:信号入出力装置
201、202:IC
Claims (3)
- 複数のオペアンプと、
マルチプレクサと、
前記マルチプレクサを制御する制御部と、を備え、
前記マルチプレクサは、
前記複数のオペアンプの各々に対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された複数のメイン入力部と、
前記複数のオペアンプの少なくとも1つに対して個別に設けられ、RCフィルタを介して対応する前記オペアンプと接続された少なくとも1つのダミー入力部と、
前記複数のメイン入力部および前記少なくとも1つのダミー入力部のいずれかと選択的に接続される出力部と、を有し、
前記複数のオペアンプは、
第1オペアンプと、
前記第1オペアンプとは別の、前記ダミー入力部と接続された第2オペアンプと、を含み、
前記制御部は、
前記出力部が前記第1オペアンプに対応する前記メイン入力部に接続された状態から、前記出力部が前記第2オペアンプに対応する前記ダミー入力部に接続された状態に切り換え、その後に、前記出力部が前記第2オペアンプに対応する前記メイン入力部に接続された状態に切り換えるように、前記マルチプレクサを制御することを特徴とする信号入出力装置。 - 複数のオペアンプと、
マルチプレクサと、
前記マルチプレクサを制御する制御部と、を備え、
前記マルチプレクサは、
前記複数のオペアンプの各々に対して個別に設けられ、フィルタを介して対応する前記オペアンプと接続された複数のメイン入力部と、
前記複数のオペアンプの少なくとも1つに対して個別に設けられ、フィルタを介して対応する前記オペアンプと接続された少なくとも1つのダミー入力部と、
前記複数のメイン入力部および前記少なくとも1つのダミー入力部のいずれかと選択的に接続される出力部と、を有し、
前記複数のオペアンプは、
第3オペアンプと、
前記第3オペアンプとは別の第4オペアンプと、
前記第3オペアンプとは別の、前記ダミー入力部と接続された第5オペアンプと、を含み、
前記第5オペアンプが出力する電位と前記第4オペアンプが出力する電位との差が、前記第3オペアンプが出力する電位と前記第4オペアンプが出力する電位との差よりも小さく、
前記制御部は、
前記出力部が前記第3オペアンプに対応する前記メイン入力部に接続された状態から、前記出力部が前記第5オペアンプに対応する前記ダミー入力部に接続された状態に切り換え、その後に、前記出力部が前記第4オペアンプに対応する前記メイン入力部に接続された状態に切り換えるように、前記マルチプレクサを制御することを特徴とする信号入出力装置。 - 複数の前記ダミー入力部の各々と個別に接続された前記オペアンプを複数備え、
前記ダミー入力部と接続された複数の前記オペアンプのうち、前記第5オペアンプが出力する電位は、前記第4オペアンプが出力する電位との差が最も小さいことを特徴とする請求項2に記載の信号入出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022154762A JP2024048697A (ja) | 2022-09-28 | 2022-09-28 | 信号入出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022154762A JP2024048697A (ja) | 2022-09-28 | 2022-09-28 | 信号入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024048697A true JP2024048697A (ja) | 2024-04-09 |
Family
ID=90609490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022154762A Pending JP2024048697A (ja) | 2022-09-28 | 2022-09-28 | 信号入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024048697A (ja) |
-
2022
- 2022-09-28 JP JP2022154762A patent/JP2024048697A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880538B2 (en) | Switched-capacitor amplifier arrangement and method | |
JP5114293B2 (ja) | 波形等化回路 | |
US10274544B2 (en) | Route switching circuit and voltage detection device | |
KR20060028119A (ko) | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 | |
JPH08273388A (ja) | サンプル・ホールド回路 | |
KR100285933B1 (ko) | 전차동형아날로그회로 | |
KR102611221B1 (ko) | 표시 장치 화소의 전류 감지 시스템 및 방법 | |
KR102482009B1 (ko) | 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치 | |
TW201310898A (zh) | 擬差動切換電容電路 | |
US20080012634A1 (en) | Programmable gain amplifier | |
CN105978830B (zh) | 用于通过传输线路传输差分和单端信号的发送与接收电路 | |
US8963638B2 (en) | Operational amplifier circuit | |
EP0139499A2 (en) | improvements in or relating to sample-and-hold circuits | |
US4609877A (en) | Buffer circuit with differential structure for measurement of capacitive charges | |
JP2024048697A (ja) | 信号入出力装置 | |
EP0735669B1 (en) | Switched capacitor differential circuits | |
JPH03179920A (ja) | サンプルホールド回路装置 | |
US4903241A (en) | Read circuit having a limited-bandwidth amplifier for holding the output of a delay circuit | |
EP0329793B1 (en) | High-speed electronic circuit having a cascode configuration | |
JP2019149762A (ja) | 逐次比較型ad変換器およびセンサ装置 | |
JP3710730B2 (ja) | タッチ検出信号発生回路、座標入力装置およびタッチ検出信号発生方法 | |
US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
EP0872961B1 (en) | Attenuation equalizer for transmission lines | |
US7710184B2 (en) | ISI reduction technique | |
JP2020165846A (ja) | 半導体装置及び電池電圧の測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240712 |