JP2024048578A - 光電変換装置、制御方法、及びコンピュータプログラム - Google Patents

Abstract

【課題】アバランシェフォトダイオードを有すると共に、画質劣化を抑制可能な光電変換装置を提供する【解決手段】光電変換装置において、光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、前記光電変換素子の第１の特性情報を取得する取得手段と、前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理手段と、を有し、前記補正処理手段において、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせる。【選択図】 図９

Description

本発明は、アバランシェフォトダイオードを有する光電変換装置、制御方法、及びコンピュータプログラムに関するものである。

近年、アバランシェフォトダイオード（ＡＰＤ）に到来する光子の数をデジタル的に計数し、計数値を光電変換されたデジタル信号として画素から出力する光電変換装置が提案されている。

ＡＰＤを有する光電変換装置においては、アバランシェ発光という現象が生じることが知られている（例えば非特許文献１）。アバランシェ発光が生じた場合、発生した２次電子が隣接する画素に入射することで、隣接する画素値のカウント数が増加し、誤カウントが発生してしまう。

Ｉ．Ｒｅｃｈ ｅｔ ａｌ．，"Ｏｐｔｉｃａｌ ｃｒｏｓｓｔａｌｋ ｉｎ ｓｉｎｇｌｅ ｐｈｏｔｏｎ ａｖａｌａｎｃｈｅ ｄｉｏｄｅ ａｒｒａｙｓ：ａ ｎｅｗ ｃｏｍｐｌｅｔｅ ｍｏｄｅｌ"，ＯｐＥｘ １６（１２），２００８

そこで、本発明では、アバランシェフォトダイオードを有すると共に、画質劣化を抑制可能な光電変換装置を提供することを目的とする。

本発明の１側面の光電変換装置は、
光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、
前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、
前記光電変換素子の第１の特性情報を取得する取得手段と、
前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理手段と、を有し、
前記補正処理手段において、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせることを特徴とする。

本発明によれば、アバランシェフォトダイオードを有すると共に、画質劣化を抑制可能な光電変換装置を提供することができる。

実施形態１の光電変換素子の構成例を示す図である。 センサ基板１１の構成例を示す図である。 回路基板２１の構成例を示す図である。 図２及び図３のうち、画素１０１及び、画素１０１に対応した信号処理回路１０３の等価回路を示した図である。 ＡＰＤ２０１の動作と出力信号の関係を模式的に示した図である。 実施形態１に係る光電変換装置３００の機能ブロック図である。 光電変換素子１００の隣接画素間での誤カウントが発生する確率分布を第１の配列データとして示した図である。 実施形態１に係る光電変換装置の第１の補正処理に関するフローチャートである。 実施形態１に係る第１の補正処理を説明する図である。 複数のキズ画素が近接している場合における実施形態１に係る第１の補正処理を説明するための図である。 実施形態２に係る光電変換素子の画素に対応した等価回路図である。 実施形態２に係る光電変換素子の駆動タイミングチャートである。 実施形態２に係る光電変換装置の信号処理のフローチャートである。 実施形態２に係る第１の補正処理を説明する図である。 実施形態３に係る光電変換装置の信号処理のフローチャートである。 実施形態１～４の光電変換装置を用いた実施形態４に係る光電変換システムの機能ブロック図である。

以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、各図において、同一の部材または要素については同一の参照番号を付し、重複する説明は省略または簡略化する。

＜実施形態１＞
図１は、実施形態１の光電変換素子の構成例を示す図である。以下では、光電変換素子１００が、センサ基板１１と、回路基板２１の２枚の基板が積層され、且つ電気的に接続されることにより構成される、所謂積層構造である光電変換装置を例にとって説明する。しかしながら、センサ基板に含まれる構成と回路基板に含まれる構成が共通の半導体層に配された、所謂非積層構造であっても良い。センサ基板１１は、画素領域１２を含む。回路基板２１は、画素領域１２で検出された信号を処理する回路領域２２を含む。

図２は、センサ基板１１の構成例を示す図である。センサ基板１１の画素領域１２は、複数行及び列方向に渡って二次元状に複数配置された画素１０１を含む。画素１０１は、アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換部１０２を備える。尚、画素領域１２を成す画素アレイの行数及び列数は、特に限定されるものではない。

図３は、回路基板２１の構成例を示す図である。回路基板２１は、図２の各光電変換部１０２で光電変換された電荷を処理する信号処理回路１０３、読み出し回路１１２、制御パルス生成部１１５、水平走査回路１１１、垂直信号線１１３、垂直走査回路１１０、出力回路１１４を有している。

垂直走査回路１１０は、制御パルス生成部１１５から供給された制御パルスを受け、行方向に配列された複数の画素に、順次的に制御パルスを供給する。垂直走査回路１１０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

各画素の光電変換部１０２から出力された信号は、各信号処理回路１０３で処理される。信号処理回路１０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。水平走査回路１１１は、デジタル信号が保持された各画素のメモリから信号を読みだすために、各列を順次選択する制御パルスを信号処理回路１０３に入力する。

垂直信号線１１３には、垂直走査回路１１０により選択された行の画素の信号処理回路１０３から信号が出力される。垂直信号線１１３に出力された信号は、読み出し回路１１２、出力回路１１４を介して、光電変換素子１００の外部に出力される。

図２及び図３に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理回路１０３が配される。そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路１１０、水平走査回路１１１、読み出し回路１１２、出力回路１１４、制御パルス生成部１１５が配される。

言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有する。そして、平面視で非画素領域に重なる領域に、垂直走査回路１１０、水平走査回路１１１、読み出し回路１１２、出力回路１１４、制御パルス生成部１１５が配される。

尚、垂直信号線１１３の配置、読み出し回路１１２、出力回路１１４の配置は図３に示した例に限定されない。例えば、垂直信号線１１３が行方向に延びて配されており、読み出し回路１１２を垂直信号線１１３が延びる先に配しても良い。又、信号処理回路１０３は、必ずしもすべての光電変換部に１つずつ設けられる必要はなく、複数の光電変換部に対して１つの信号処理部が共有され、順次信号処理を行う構成となっていても良い。

図４は、図２及び図３における画素１０１と、画素１０１に対応した信号処理回路１０３の等価回路を示した図である。

光電変換部１０２に含まれるＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ２０１の２つのノードのうちの一方のノードは、駆動電圧ＶＬ（第１電圧）が供給される電源線と接続されている。又、ＡＰＤ２０１の２つのノードのうちの他方のノードは、電圧ＶＬよりも高い駆動電圧ＶＨ（第２電圧）が供給される電源線と接続されている。

図４では、ＡＰＤ２０１の一方のノードはアノードであり、ＡＰＤの他方のノードはカソードである。ＡＰＤ２０１のアノードとカソードには、ＡＰＤ２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

尚、逆バイアスの電圧が供給される場合において、アノード及びカソードの電圧差が降伏電圧より大きな電圧差で動作させるガイガーモードと、アノード及びカソードの電圧差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。ＳＰＡＤの場合、例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。

信号処理回路１０３は、クエンチ素子２０２、波形整形部２１０、カウンタ回路２１１、選択回路２１２を有する。クエンチ素子２０２は、駆動電圧ＶＨが供給される電源線とＡＰＤ２０１のアノード及びカソードのうちの一方のノードに接続される。

クエンチ素子２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。又、クエンチ素子２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ２０１に供給する電圧を駆動電圧ＶＨへと戻す働きを持つ（リチャージ動作）。

図４では、信号処理回路１０３は、クエンチ素子２０２の他に波形整形部２１０、カウンタ回路２１１、及び選択回路２１２を有する例を示した。しかし、信号処理回路１０３は、クエンチ素子２０２の他に波形整形部２１０、カウンタ回路２１１、選択回路２１２の少なくともいずれか１つを有していれば良い。

波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電圧変化を整形して、パルス信号を出力する。波形整形部２１０としては、例えば、インバータ回路が用いられる。図４では、波形整形部２１０としてインバータを１つ用いた例を示したが、複数のインバータを直列接続した回路を用いても良いし、波形整形効果があるその他の回路を用いても良い。

カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウントし、カウント値を保持する。又、駆動線２１３を介して制御パルスＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。

選択回路２１２には、図３の垂直走査回路１１０から、図４の駆動線２１４（図３では不図示）を介して制御パルスＳＥＬが供給され、カウンタ回路２１１と垂直信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含み、画素のカウンタ回路２１１からの出力信号を垂直信号線１１３に出力する。

尚、クエンチ素子２０２とＡＰＤ２０１との間や、光電変換部１０２と信号処理回路１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えても良い。同様に、光電変換部１０２に供給される電圧ＶＨ又は電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えても良い。

図５は、ＡＰＤ２０１の動作と出力信号の関係を模式的に示した図である。波形整形部２１０の入力側をｎｏｄｅＡ、出力側をｎｏｄｅＢとしている。時刻ｔ０から時刻ｔ１の間において、ＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍が生じ、クエンチ素子２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。

電圧降下量が更に大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ２０１のアバランシェ増倍が停止し、ｎｏｄｅＡの電圧レベルはある一定値以下には降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅＡには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。このとき、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢでパルス信号として出力される。

以下に、実施形態１の光電変換装置３００について説明する。図６は実施形態１に係る光電変換装置３００の機能ブロック図である。尚、図６に示される機能ブロックの一部は、光電変換装置３００に含まれる不図示のコンピュータに、不図示の記憶媒体としてのメモリに記憶されたコンピュータプログラムを実行させることによって実現されている。

しかし、それらの一部又は全部をハードウェアで実現するようにしても構わない。ハードウェアとしては、専用回路（ＡＳＩＣ）やプロセッサ（リコンフィギュラブルプロセッサ、ＤＳＰ）などを用いることができる。又、図６に示される夫々の機能ブロックは、同じ筐体に内蔵されていなくても良く、互いに信号路を介して接続された別々の装置により構成しても良い。尚、図６に関する上記の説明は、図１６についても同様に当てはまる。

光電変換装置３００は、図１～図５で説明した光電変換素子１００、結像光学系３０１、光電変換素子１００で取得された像信号を処理する信号処理部３０２を有する。光電変換素子１００は、光学像を光電変換するためのアバランシェフォトダイオードで構成されている。尚、実施形態１では、光電変換素子１００の各画素がカラーフィルタを有さない、所謂モノクロセンサである場合を説明する。

信号処理部３０２は、光電変換部で取得した信号から第１の画像を生成する画像生成部３０３と、補正処理部３０４と、光電変換素子１００の第１の特性情報に関する第１の配列データを記憶する記憶手段としての記憶部３０５を有する。

尚、上記の第１の特性情報は、光電変換素子１００のアバランシェ発光現象によって生じる画素間のクロストーク特性に関する情報である。尚、記憶部３０５は外部のサーバ等から第１の特性情報（第１の配列データ等）をダウンロードして一時的に保存するものであっても良い。

補正処理部では、光電変換素子１００の第１の特性に基づく第１の配列データ、即ち、光電変換素子のアバランシェ発光現象によって生じる画素間のクロストーク特性に関する第１の特性情報を用いて第１の補正処理を行う。尚、本実施形態の光電変換素子では、第１の画像における画素信号の大きさの情報に基づき、画素毎に第１の補正処理の重みづけを変更している。尚、第１の特性情報は、配列データでも良いし関数でも良い。

図７は、光電変換素子１００の隣接画素間での誤カウントが発生する確率分布を第１の配列データとして示した図であり、光電変換素子１００の第１の特性情報に対応した第１の配列データの例を示している。図７に示すような第１の配列データ（第１の特性情報）が記憶部３０５に記憶されており、この第１の配列データ（第１の特性情報）を用いて補正処理手段としての補正処理部３０４で第１の補正処理を行う。

非特許文献１に示すように、画素がアバランシェフォトダイオードである場合においては、アバランシェ発光現象に起因して隣接画素での誤カウント、即ち隣接画素間でのクロストーク（以下、発光クロストークと呼ぶ）が発生する。

１つの画素に入射した光子が、隣接画素に与える影響は、発光クロストークの発生する確率で決まる。そして、発光クロストークの発生確率は、光電変換素子の画素構造によって決定されるため、発光クロストークの発生確率は、光電変換素子の画素構造によって予測することができる。従って、実施形態１に係る光電変換装置３００では、発光クロストークの発生確率の情報を用いて、誤カウントの影響を抑制する信号処理を行うことで、画像の品質を向上させている。

特に、本実施形態の光電変換素子では、第１の画像における画素信号が周囲の画素よりも大きいキズ画素と、キズ画素以外の画素で、第１の配列データにかける重みづけ（係数）を変える。即ち、第１の画像における画素信号の大きさによって、第１の補正処理の重みづけ（係数）を異ならせることによって、第１の補正処理の重みづけを変更する。これにより、誤カウントによる画質の劣化を抑制することが出来る。以下で、実施形態１に係る信号処理のフローチャート及びその効果について説明を行う。

図８は、実施形態１に係る光電変換装置の第１の補正処理に関するフローチャートである。尚、光電変換装置３００内のコンピュータがメモリに記憶されたコンピュータプログラムを実行することによって図８のフローチャートにより示される光電変換装置の制御方法の各ステップの動作が行われる。

図８に示すフローによって、補正処理部３０４では、キズ画素に対する補正を実施する。前述したように、画素がアバランシェフォトダイオードである場合においては、発光クロストークによって、キズ画素の影響が、周囲の画素にまで伝搬する。このようなキズをクラスターキズと呼ぶ。補正処理部３０４では、発光クロストークの発生確率の情報を用いて、クラスターキズによる誤カウントの影響を抑制する信号処理を行うことで、画像の品質を向上させている。

先ず、ステップＳ４０１（画像生成ステップ）において、光電変換部１０２で取得された信号に基づき、画像生成手段としての画像生成部３０３で第１の画像を生成する。次に、ステップＳ４０２において、画像生成部３０３で生成した第１の画像に対して、周囲の画素よりも出力レベルが高い画素をキズ画素として抽出する。

キズ画素の位置及びレベルは、予めダーク画像を取得しておき、所定の閾値以上の出力の画素の位置及び出力レベルを、アドレスデータとして記憶部３０５などのメモリに記憶しておき、それを用いれば良い。

続いて、ステップＳ４０３において、第１の配列データを取得する。このときステップＳ４０３は光電変換素子の第１の特性情報を取得する取得ステップ（取得手段）として機能している。又、ステップＳ４０３において、第１の画像に対して、第１の配列データを用いた補正処理を行い、第２の画像を生成する。

この時、キズ画素の補正処理の重みづけを、キズ画素以外の補正処理の重みづけよりも軽くする。具体的には、第１の補正処理において、第１の画像に対して、第１の配列データ（第１の特性情報）に重みづけ係数Ｋをかけたものを畳み込み演算する。このとき、キズ画素の重みづけ係数Ｋ１を、キズ画素以外の重みづけ係数Ｋ２よりも小さくする。

その後、ステップＳ４０４において、第１の画像から第２の画像を減算し、第３の画像を生成する。前述したように、第２の画像は発光クロストークによって発生した誤カウントを表す信号になっているため、第３の画像は、発光クロストークによる誤カウントが発生しなかった場合に得られる信号を復元した画像となっている。

ここで、ステップＳ４０３、Ｓ４０４は、第１の配列データ等の第１の特性情報を用いて第１の画像に対して第１の補正処理を行う補正処理ステップ（補正処理手段）として機能している。更に又、第１の補正処理においては、第１の画像における画素信号の大きさによって、第１の補正処理の重みづけを異ならせており、キズのクロストークによって発生する誤カウントの影響を低減することができる。

図９は実施形態１に係る第１の補正処理を説明する図であり、（Ａ）は第１の画像、（Ｂ）はキズ画素、（Ｃ）は第１の配列データ、（Ｄ）はキズ画素に対する畳み込み演算結果を示している。又、（Ｅ）はキズ画素以外の画素の畳み込み演算結果、（Ｆ）は第３の画像を示している。第３の画像である（Ｆ）は、第１の画像である（Ａ）から第２の画像である（Ｄ）、（Ｅ）を減算した結果となる。

尚、図９の例においては、第１の画像である（Ａ）の下半分の５×５の領域は、本来は黒い画面であるが、白キズによって（Ａ）に示すようにクロストークが発生している。しかし、第１の補正処理を経て得られる第３の画像である（Ｆ）においては、本来の黒い画面に復元されていることが分かる。

尚、ステップＳ４０３において第１の配列データに対して重みづけ係数Ｋ１をかけて畳み込み演算するのは、ステップＳ４０２において抽出された（Ｂ）のキズ画素のみであり、キズ画素以外の周囲や近傍の画素は重みづけ係数Ｋ２をかけて畳み込み演算をする。

尚、図７に示すように、第１の特性情報としての第１の配列データは、２以上のデータを含むものであれば１次元でも２次元でも良いが、２次元の配列データであることが好ましい。更に、クロストーク確率の対称性を考慮すると、行、列ともに奇数の行列であって、中央を中心に上下左右が対称であることが好ましい。クロストーク確率は、当該画素に近いほど値が大きくなるため、クロストーク行列は、中央にピーク値を有し、周辺に向かって単調変化する分布を有する。

具体的には、２次元配列データであるクロストーク行列の１行分或いは１列分を１次元データとして取り出すと、中央のピーク値から、両方のデータ端に向かって単調減少する分布を有する。即ち、２次元配列データの少なくとも１行分又は１列分に対応する１次元データは、中央にピーク値を有する。そして、取り出した１次元データのピーク値を共有し、１次元データに交差する方向に配列された他の１次元データも、ピーク値からデータ端に向かって単調減少する分布を有する。

尚、図８では、ステップＳ４０４において、予めメモリに記憶されたアドレスデータを用いてキズを抽出する例を示したが、第１の画像から、キズ画素及びその出力レベルを抽出しても良い。具体的には、第１の画像に対して、メディアンフィルタをかけた第２の画像を生成する。そして、第１の画像と第２の画像の差分が第１の閾値以上の出力の画素を、キズ画素として抽出し、第１の画像と第２の画像の差分をキズ画素の出力レベルとすれば良い。即ち、第１の画像の各画素と周囲の画素の出力を比較することでキズ画素を抽出すれば良い。

第１の画像から、キズ画素及びその出力レベルを抽出したほうが、アドレスデータを用いるよりも、キズアドレスを記憶するためのメモリを必要としないため、光電変換装置３００の構成が簡素化し、好ましい。

一方、第１の画像からメディアンフィルタを用いてキズ画素を抽出する場合、輝点のような被写体を撮影した場合には、キズ画素を誤検出してしまう可能性があるため、キズ画素を正確に抽出するためには、アドレスデータを使用したほうが好ましい。尚、以上ではメディアンフィルタを用いる場合を示したが、当該画素の出力値と、周囲の画素の平均の出力値を比較することで、キズ画素を抽出しても良い。

続いて、本実施形態の効果について、キズ画素とそれ以外の画素に対して同じ重みづけ係数で第１の補正処理を行った場合と比較して説明を行う。

前述したように、発光クロストークの発生確率は、光電変換素子の画素構造によって予測できる。しかし、製造ばらつきの影響などにより、発光クロストークの発生確率は必ずしもすべての画素で同じ確率にはならない。

例えば周囲の画素に対して出力レベルの差が小さい画素の場合、畳み込み演算時に当該画素が周囲の画素に与える影響と、周囲の画素が当該画素に与える影響は同程度であるため、製造ばらつきによる影響は限定的である。

一方、周囲の画素に対して出力レベルが高い画素、即ちクラスターキズの原因となるようなキズ画素では、畳み込み演算時に周囲の画素に与える影響が大きいため、製造ばらつきによる影響が大きい。

即ち、発光クロストークの発生確率が低い画素では、実際に発生している発光クロストークよりも、畳み込み演算時に使用している発光クロストークの確率が高いため、クラスターキズの周囲の画素において黒沈みが発生する。一方、発光クロストークの発生確率が高い画素では、実際に発生している発光クロストークよりも、畳み込み演算時に使用している発光クロストークの確率が低いため、クラスターキズの周囲の画素においてキズ残りが発生する。

特に黒沈みが発生すると、キズ画素の周囲のみが黒く沈み込んでいるため、人間の視覚に違和感を覚える。そこで、本実施形態の光電変換装置では、キズ画素に畳み込む第１の配列データは重みづけ係数Ｋ１を相対的に小さくする。即ち、キズ画素のほうが、それ以外の画素よりも、第１の補正処理の重みづけ係数が小さくなるようにして黒沈みが発生しないようにする。

一方で、キズ画素以外に畳み込む第１の配列データついては、重みづけ係数Ｋ２を相対的に大きくして、キズ画素の発光クロストークによる誤カウントを抑制している。具体的には、キズ画素の重みづけ係数Ｋ１は、キズ画素以外の重みづけ係数Ｋ２の０．４倍～０．８倍程度にすれば良い。

尚、キズ画素に対する畳み込み演算は、製造ばらつきを考慮して、発光クロストークの発生確率が低い画素に合わせた配列データを使用しても良い。ここで発生確率が低いとは、例えば、キズ画素毎に発生確率のヒストグラムを生成した場合、発生確率が低い方から数えて例えば１０％の発生確率を意味する。一方、キズ画素以外に対する畳み込み演算は、発光クロストークの発生確率が平均的な画素に合わせた配列データを使用しても良い。

尚、図１０は、複数のキズ画素が近接している場合における実施形態１に係る第１の補正処理を説明するための図である。第１の画像である（Ａ）は、本来は全面が黒画面であるが、上半分の中央の白キズと下半分の中央の白キズによって（Ａ）のような画像になっている。

複数のキズ画素の近傍の画素に対して、複数のキズ画素（Ｂ１）、（Ｂ２）に対する畳み込み演算の結果を夫々減算すると、引きすぎによる黒沈みが発生する可能性がある。そのため、図１０に示すように、複数のキズ画素の近傍の画素に対しては、複数のキズ画素（Ｂ１）、（Ｂ２）に対する畳み込み演算を同じ重みづけ係数Ｋ１で行った結果を比較する。

そして、大きいほうの畳み込み演算結果を、上半分と下半分の夫々の畳み込み演算結果として共通に使用し、夫々の畳み込み演算結果である（Ｄ）、（Ｅ）を、第１の画像である（Ａ）から夫々減算する。即ち、複数の前記キズ画素に対する畳み込み演算の演算結果のうち、大きいほうの前記演算結果を共通に使用する。それによって、本来の黒画面である（Ｆ）を得ることができる。

以上では、キズ画素かそれ以外かに応じて第１の補正処理の重みづけ係数を異ならせる例を説明したが、重みづけ係数をもっと細かく変えても良い。即ち、キズ画素のレベルが大きいほど、周囲の画素に与える影響が大きいため、周囲の画素に対する画素信号の差異が大きいキズ画素ほど、第１の補正処理の重みづけ係数を小さくしても良い。

又、アドレスデータを用いてキズを抽出する場合は、キズのアドレスのほかに周囲の画素に対する画素信号の差異（キズのレベル）を記憶しておき、キズのレベルに応じた重みづけ係数を使用すれば良い。

一方、第１の画像からキズ画素及びその出力レベルを抽出する場合には、抽出した出力レベルに応じた重みづけ係数を使用すれば良い。その場合には、キズ画素もキズ画素以外も含めて、周囲の画素に対する出力レベルの差異が大きいほど、重みづけ係数を小さくしても良い。

周囲の画素に対する出力レベルの差異は、例えば、第１の画像に対してメディアンフィルタをかけて生成した第２の画像を、第１の画像から減算して求めれば良い。即ち、第１の画像と第２の画像の差異が大きい画素ほど、重みづけ係数を小さくすれば良い。

尚、光電変換素子１００はオンチップカラーフィルタを有さないモノクロセンサであっても良いし、分光特性の異なる２種類以上の画素を有するカラーセンサであっても良い。カラーセンサの場合、色毎に補正処理を変更することが望ましい。

カラーセンサの場合、色間でクロストーク確率の差異はないが、被写体の色によって異なる色画素毎で信号レベルが変わるため、クロストークによる誤カウントの影響を受けやすい色が存在する場合がある。

例えば、光電変換素子が例えばＲＧＢのカラーフィルタを画素毎に配列したカラーセンサの場合、一般的な被写体では、Ｂ画素の輝度が最も小さく、Ｇ画素の輝度が最も大きい。従って、Ｂ画素が最もクロストークによる誤カウントの影響を受けやすく、Ｇ画素が最も影響を受けにくい。

畳み込み演算に使用する配列データ（第１の特性情報）のサイズが大きいほど、クロストークによる誤カウントの影響を低減することが出来るが、クラスターキズや製造ばらつきによる発光クロストーク確率の差異による影響を受けやすくなる。そのため、第１の配列データは、クロストークによる誤カウントの影響が抑えられる最小のサイズとするのが望ましい。そのため、光電変換素子がＲＧＢのベイヤー配列型などのカラーセンサの場合、Ｂ画素に対してはＧ画素よりもステップＳ５０２で使用する配列データ（第１の特性情報）のサイズを大きくすることが望ましい。

尚、カラーセンサの場合、分光特性の異なる画素毎に、第１の特性情報としての第１の配列データのサイズを変更するだけではなく、キズ画素かそれ以外かで畳み込み演算に使用する配列データのサイズも変更することが望ましい。前述したように、キズ画素の周囲では、黒沈みが発生することを抑制するために、第１の補正処理の重みづけ係数を小さくすることが望ましい。

そのため、キズ画素の周囲では、色のクロストーク補正が不十分になってしまう可能性がある。そこでキズ画素では重みづけ係数を小さくするとともに、配列データ（第１の特性情報）のサイズを大きくすることで、キズ画素の周囲の黒沈みを抑制しつつ、色のクロストーク補正の精度を向上することが出来る。即ち、周囲の画素に対する画素信号の差異が大きい画素ほど、第１の配列データ（第１の特性情報）のサイズを大きくすることが望ましい。

＜実施形態２＞
実施形態２に係る光電変換装置は、実施形態１に係る光電変換装置に対して、光電変換素子の駆動方法が異なる。図１１は、実施形態２に係る光電変換素子の画素に対応した等価回路図である。

図１１に示すように、クエンチ素子２０２がＭＯＳトランジスタにより構成されており、ＭＯＳトランジスタのゲートに接続されている制御信号ＣＬＫによってクエンチ素子２０２（ＭＯＳトランジスタ）のオンとオフが制御される。クエンチ素子の動作を制御するための制御信号ＣＬＫは、信号生成手段としての制御パルス生成部１１５から供給される。

図１２は、実施形態２に係る光電変換素子の駆動タイミングチャートである。図１１に示す光電変換素子における、クエンチ素子２０２の制御信号ＣＬＫ、ノードｎｏｄｅＡの電圧、ノードｎｏｄｅＢの電圧、選択回路２１２の出力信号ＯＵＴの関係を示している。

実施形態２の光電変換素子では、制御信号ＣＬＫがハイレベル（例えば１Ｖ）の場合にＡＰＤへと駆動電圧ＶＨが供給されにくい状態となり、制御信号ＣＬＫがローレベル（例えば０Ｖ）の場合にＡＰＤへと駆動電圧ＶＨが供給される状態となる。制御信号ＣＬＫがハイレベルの場合にクエンチ素子２０２はオフとなり、制御信号ＣＬＫがローレベルの場合にクエンチ素子２０２はオンとなる。

制御信号ＣＬＫがハイレベルの場合におけるクエンチ素子２０２の抵抗値は、制御信号ＣＬＫがローレベルの場合におけるクエンチ素子２０２の抵抗値よりも高くなる。従って、制御信号ＣＬＫがハイレベルの場合は、ＡＰＤでアバランシェ増倍が生じてもリチャージ動作が行われにくいため、ＡＰＤへと供給される電圧がＡＰＤの降伏電圧以下の電圧となる。従って、ＡＰＤでのアバランシェ増倍動作が停止する。

時刻ｔ１において、制御信号ＣＬＫはハイレベルからローレベルへと変化して、クエンチ素子２０２がオンとなり、ＡＰＤのリチャージ動作が開始される。これにより、ＡＰＤのカソードの電圧がハイレベルへと遷移する。そして、ＡＰＤのアノードとカソードへと印加される電圧の電圧差がアバランシェ増倍可能な状態となる。

カソードの電圧はノードｎｏｄｅＡと同じである。従って、カソードの電圧がローレベルからハイレベルへと遷移するときに、時刻ｔ２でノードｎｏｄｅＡの電圧は判定閾値以上となる。このとき、ノードｎｏｄｅＢから出力されるパルス信号は反転して、ハイレベルからローレベルとなる。

リチャージが完了すると、ＡＰＤ２０１には、駆動電圧ＶＨ－駆動電圧ＶＬの電圧差が印加される状態となる。その後、制御信号ＣＬＫがハイレベルとなり、クエンチ素子２０２はオフとなる。

次に、時刻ｔ３において、光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍が生じ、クエンチ素子２０２にアバランシェ増倍電流が流れ、カソードの電圧は降下する。つまり、ノードｎｏｄｅＡの電圧は降下する。ノードｎｏｄｅＡの電圧が降下する途中でｎｏｄｅＡの電圧が判定閾値よりも低くなると、ノードｎｏｄｅＢの電圧はローレベルからハイレベルとなる。

つまり、ノードｎｏｄｅＡにおいて出力波形が判定閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢでパルス信号として出力される。そして、カウンタ回路でカウントされ、カウンタ回路から出力されるカウンタ信号のカウント値が１ＬＳＢ分増加する。

時刻ｔ３と時刻ｔ４の間にＡＰＤに光子が入射しているが、クエンチ素子２０２がオフの状態であり、ＡＰＤ２０１への印加電圧がアバランシェ増倍可能な電圧差となっていないため、ノードｎｏｄｅＡの電圧レベルは判定閾値を超えない。

時刻ｔ４において、制御信号ＣＬＫがハイレベルからローレベルに変わり、クエンチ素子２０２がオンとなる。これに伴い、ノードｎｏｄｅＡには駆動電圧ＶＬから電圧降下分を補う電流が流れ、ノードｎｏｄｅＡの電圧は元の電圧レベルへと遷移する。このとき、時刻ｔ５でノードｎｏｄｅＡの電圧が判定閾値以上となるため、ノードｎｏｄｅＢのパルス信号は反転し、ハイレベルからローレベルになる。

時刻ｔ６において、ノードｎｏｄｅＡは元の電圧レベルに静定し、制御信号ＣＬＫはローレベルからハイレベルになる。以降においても、時刻ｔ１から時刻ｔ６で説明したように制御信号ＣＬＫや光子の入射に応じて各ノードや信号線などの電圧が変化する。

このように、クエンチ素子２０２に制御信号ＣＬＫを印加してクエンチ素子２０２のオンとオフを所定の周期で切り替えることにより、ＡＰＤのリチャージ頻度を制御することができる。

制御信号ＣＬＫを用いなかった場合には、高輝度時に入射光の輝度に対応する計数値よりも実際のカウント値が小さくなってしまうという問題がある。しかし、クエンチ素子２０２に制御信号ＣＬＫを印加してクエンチ素子２０２のオンとオフを周期的に切り替えることにより、この問題を解決することが出来る。

但し、制御信号ＣＬＫにより、ＡＰＤのリチャージ頻度を制御する場合、入力信号数に対する出力信号数の関係が非線形であるが、発光クロストークによる影響を無視した場合、入力信号数に対する出力信号数の関係は理論的に導くことが出来る。具体的には、入力信号数をＮｐｈ、出力信号数をＮｃｔ、制御信号ＣＬＫの周波数（単位時間当たりのＣＬＫ数の逆数）をｆ、露光期間の長さをＴとしたとき、以下の式１を満たす。

実施形態２に係る光電変換装置では、制御信号ＣＬＫによって発生する非線形応答の影響、クロストークによって発生する誤カウントの影響を同時に低減することができるような補正処理を実施する。以下で説明を行う。

図１３は、実施形態２に係る光電変換装置の信号処理のフローチャートである。尚、光電変換装置３００内のコンピュータがメモリに記憶されたコンピュータプログラムを実行することによって図１３のフローチャートの各ステップの動作が行われる。

以下、図８のフローチャートと異なる部分を中心に説明する。先ず、ステップＳ５０１において、ステップＳ４０１と同様に、画像生成部３０３で第１の画像を生成し、ステップＳ４０２と同様に、ステップＳ５０２において、キズ画素を抽出する。

次に、ステップＳ５０３において、ステップＳ４０３と同様に、第１の画像に対して、第１の配列データを畳み込み演算して、第２の画像を生成する。この時、キズ画素の畳み込み演算の重みづけを、キズ画素以外の畳み込み演算の重みづけよりも軽くする。

第２の実施形態の光電変換装置では、ステップＳ５０１の後で、ステップＳ５０２、５０３と分岐して、ステップＳ５０４の信号処理（第２の補正処理）を実施する。ステップＳ５０４では、第１の画像に対して、制御信号ＣＬＫによって発生する非線形応答を線形に戻す（非線形性の補正をする）ための非線形性補正処理を行い、第３の画像を生成する。具体的には、以下の式２を満たすように、出力信号数Ｎｃｔから入力信号数Ｎｐｈを求める。

その後、ステップＳ５０５において、第３の画像から第２の画像を減算し、第４の画像を生成する。即ち、第１の補正処理においては、第１の画像に対して非線形性補正処理を行って生成した第３の画像から、第１の画像に対して第１の配列データを畳み込んで生成した第２の画像を減算して、第４の画像を生成する。

前述したように、第２の画像は発光クロストークによって発生した誤カウントを表す信号になっているため、第４の画像は、発光クロストークによる誤カウントが発生しなかった場合に得られる信号を復元した画像となっている。

このように、ステップＳ５０３～Ｓ５０５の処理によって、制御信号ＣＬＫにより発生する非線形応答の影響と、クロストークによって発生する誤カウントの影響を同時に低減できる。

図１４は、実施形態２に係る第１の補正処理を説明する図であり、（Ａ）は第１の画像を、（Ｂ）はキズ画素を、（Ｃ）は第１の配列データを、（Ｄ）はキズ画素に対する畳み込み演算結果を示している。又、（Ｅ）は第１の画像の上半分の画素に対する畳み込み演算結果を、（Ｆ）は第３の画像を、（Ｇ）は第４の画像を示している。

＜実施形態３＞
実施形態３に係る光電変換装置は、実施形態２に係る光電変換装置に対して、信号処理部３０２が、第１の画像に対してゲインをかけるゲイン調整手段としての不図示のゲイン調整部を備えている点が異なる。一般に、画像を取得する光電変換装置では、被写体の明るさによって、露光時間や結像光学系のＦ値や信号処理回路のゲイン（以下、信号ゲインと呼ぶ。）を変更し、被写体の輝度が適正になるように撮影を行う。

実施形態３に係る光電変換装置では、明るさを調整するために信号ゲインの値を変更した場合にそれに応じて第１の補正処理と第２の補正処理のパラメータを変更している。

図１５は実施形態３に係る光電変換装置の信号処理のフローチャートである。尚、光電変換装置３００内のコンピュータがメモリに記憶されたコンピュータプログラムを実行することによって図１５のフローチャートの各ステップの動作が行われる。

以下では、図１４のフローチャートと異なる部分を中心に説明する。ステップＳ６０１において、画像生成部３０３で第１の画像を生成し、ステップＳ６０２において、キズ画素を抽出する。

次に、ステップＳ６０３において、第１の画像に対して、不図示のゲイン調整部によって信号ゲインをかけたのち、第１の画像に対して、第１の配列データを用いた補正処理（畳み込み演算）を行い、第２の画像を生成する。

発光クロストーク確率に基づいて生成する、第１の配列データはしばしば小数値を有する。画像の出力は一般的に整数であるため、畳み込み演算の際に第１の画像にゲイン調整をすることで、量子化誤差の影響を抑制し、補正精度を高めることが出来る。尚、ステップＳ６０３でかけたものと同じ信号ゲイン（以下、第１のゲインと呼ぶ）はステップＳ６０４でも使用する。

ステップＳ６０４において、第１の画像に対して同様に第１のゲインをかけると共に、制御信号ＣＬＫによって発生する非線形応答を線形に戻す非線形性補正処理を行い、第３の画像を生成する。式２は対数を含む演算であるため、小数の精度を必要とする。そのため、実施形態３では非線形応答を線形に戻す非線形性補正処理を行う際に、画像に第１のゲインをかけることで、量子化誤差の影響を抑制し、補正精度を高めることが出来る。

尚、ステップＳ６０４では、式２を計算する処理回路を実装して、出力信号数Ｎｃｔから入力信号数Ｎｐｈを求めても良いし、式２の特性を有するルックアップテーブルを用いても良い。ルックアップテーブルを用いる場合、第１のゲインと線形に戻す処理を合体したルックアップテーブルを用いると、量子化誤差を低減できるため、好ましい。その後、ステップＳ６０５において、第３の画像から第２の画像を減算し、第４の画像を生成する。

このように、信号ゲインを調整するゲイン調整部を有する光電変換装置の場合、信号ゲインの値によって、第１の補正処理等のパラメータも変更することが望ましい。制御信号ＣＬＫによって応答に非線形性がある場合、出力信号数Ｎｃｔが小さいほど、クロストークによる影響が大きくなる。

そのため、被写体の明るさが暗く、明るさを調整するためにかける信号ゲインの値が高いほど、畳み込み演算に用いる第１の配列データ（第１の特性情報）のサイズを大きくしたり、畳み込み演算の重みづけ係数を大きくしたりする方が好ましい。言い換えると、ゲイン調整部においてかける信号ゲインの値が高いほど、補正処理の重みづけ係数を大きくすることが望ましい。

又、信号ゲインの値に応じて、制御信号ＣＬＫの周波数ｆの値も変えても良い。式１からわかるように、Ｎｃｔの飽和レベルはｆ×Ｔに比例するため、露光時間の長さＴが同じであれば、制御信号ＣＬＫの周波数ｆとＮｃｔの飽和レベルは比例する。従って、制御信号ＣＬＫの周波数ｆが低いほど、信号ゲインの値を大きく、明るさを明るくすることが望ましい。

式２は、制御信号ＣＬＫの周波数ｆに依存するため、ステップＳ６０４における非線形性補正処理も、周波数ｆによって変更することが望ましい。式２の特性を有するルックアップテーブルを用いる場合、制御信号ＣＬＫの周波数ｆによって異なるルックアップテーブルを用いれば良い。

式１からわかるように、露光時間の長さＴが同じであれば、制御信号ＣＬＫの周波数ｆが小さいほど、応答がより非線形になるため、クロストークによる影響が大きくなる。そのため、周波数ｆが低いほど、畳み込み演算に用いる第１の配列データのサイズを大きくしたり、畳み込み演算の重みづけ係数を大きくしたりする方が好ましい。即ち、制御信号の周波数ｆが低いほど、第１の補正処理の重みづけ係数を大きくすることが望ましい。

＜実施形態４＞
図１６は、実施形態１～３の光電変換装置を用いた実施形態４に係る光電変換システムの機能ブロック図である。光電変換システム８００は、光電変換素子１００を有する光電変換装置３００、制御部８０１、記憶部８０２、通信部８０３を含む。

光電変換素子１００では、結像光学系３０１によって形成される光学像を撮像する。光電変換素子１００から読みだした信号は、信号処理部３０２において画像生成、補正処理に加えて、黒レベル補正や、ガンマカーブ調整、ノイズリダクション、データ圧縮等の処理がなされ、最終的な画像が生成される。光電変換素子１００がＲＧＢのオンチップカラーフィルタを有する場合、ホワイトバランス補正、色変換などの処理を行うと更に好ましい。

尚、制御部８０１にはコンピュータとしてのＣＰＵが内蔵されており、記憶媒体としてのメモリに記憶されたコンピュータプログラムに基づき光電変換システム８００全体の各部の動作を制御する制御手段として機能する。又、制御部８０１は、光電変換素子１００の制御パルス生成部を介して、光電変換素子１００の各フレームの露光期間の長さや、制御信号ＣＬＫのタイミングの制御などを行う。

記憶部８０２は、例えば、メモリカード、ハードディスク等の記録媒体を含む。通信部８０３は無線や有線のインターフェースを備え、生成した画像を光電変換システム８００の外部に出力すると共に外部からの信号を受信する。

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。尚、本実施形態は、以下の組み合わせを含む。

（構成１）光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、前記光電変換素子の第１の特性情報を取得する取得手段と、前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理手段と、を有し、前記補正処理手段において、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせることを特徴とする光電変換装置。

（構成２）前記第１の特性情報は、２次元の配列データであり、前記２次元の配列データの少なくとも１行分又は１列分に対応する１次元データは、中央にピーク値を有することを特徴とする構成１に記載の光電変換装置。

（構成３）前記１次元データは、前記ピーク値からデータ端に向かって単調減少する分布を有することを特徴とする構成２に記載の光電変換装置。

（構成４）前記１次元データの前記ピーク値を共有し、前記１次元データに交差する方向に配列された他の１次元データは、前記他の１次元データの前記ピーク値からデータ端に向かって単調減少する分布を有することを特徴とする構成２又は３に記載の光電変換装置。

（構成５）前記２次元の配列データは、行、列ともに奇数の配列データであって、中央を中心に上下左右が対称であることを特徴とする構成２～４のいずれか１つに記載の光電変換装置。

（構成６）前記第１の補正処理が、前記第１の画像におけるキズ画素を抽出する処理を含み、前記キズ画素と、それ以外の画素で、前記第１の補正処理の重みづけ係数を変更することを特徴とする構成１～５のいずれか１つに記載の光電変換装置。

（構成７）前記キズ画素のほうが、それ以外の画素よりも、前記第１の補正処理の前記重みづけ係数が小さいことを特徴とする構成６に記載の光電変換装置。

（構成８）周囲の画素に対する画素信号の差異が大きい前記キズ画素ほど、前記第１の補正処理の前記重みづけ係数を小さくすることを特徴とする構成７に記載の光電変換装置。

（構成９）前記キズ画素を抽出する処理は、予め記憶されたアドレスデータに基づいて行われることを特徴とする構成６～８のいずれか１つに記載の光電変換装置。

（構成１０）前記キズ画素を抽出する処理は、前記第１の画像の各画素と周囲の画素の出力を比較することで前記キズ画素を抽出することを特徴とする構成６～９のいずれか１つに記載の光電変換装置。

（構成１１）前記第１の補正処理が、前記第１の画像に対し、前記第１の特性情報に重みづけ係数をかけたものを畳み込み演算する処理を含むことを特徴とする構成１～１０のいずれか１つに記載の光電変換装置。

（構成１２）前記第１の特性情報にかける重みづけ係数を変えることによって、前記第１の補正処理の重みづけを異ならせることを特徴とする構成１１に記載の光電変換装置。

（構成１３）前記第１の補正処理が、前記第１の画像において、画素信号が周囲の画素よりも大きいキズ画素を抽出する処理を含み、複数の前記キズ画素に対する畳み込み演算の演算結果のうち、大きいほうの前記演算結果を共通に使用することを特徴とする構成１１又は１２に記載の光電変換装置。

（構成１４）前記光電変換素子は、分光特性の異なる複数の画素を有することを特徴とする構成１～１３のいずれか１つに記載の光電変換装置。

（構成１５）前記分光特性の異なる画素毎に、前記第１の特性情報のサイズを変更することを特徴とする構成１４に記載の光電変換装置。

（構成１６）周囲の画素に対する画素信号の差異が大きい画素ほど、前記第１の特性情報の前記サイズを大きくすることを特徴とする構成１５に記載の光電変換装置。

（構成１７）前記光電変換素子は、前記アバランシェフォトダイオードのアノードとカソードのうちの一方のノードと電源線とに接続されたクエンチ素子と、前記クエンチ素子の動作を制御するための制御信号を供給する信号生成手段を有することを特徴とする構成１～１６のいずれか１つに記載の光電変換装置。

（構成１８）前記第１の補正処理が、前記制御信号の周波数をｆ、露光時間の長さをＴ、入力信号数をＮｐｈ、出力信号数をＮｃｔとしたときに以下の式
を満たすように非線形性の補正をすることを特徴とする構成１７に記載の光電変換装置。

（構成１９）前記第１の補正処理が、前記第１の画像に対して非線形性補正処理を行う処理を含むことを特徴とする構成１８に記載の光電変換装置。

（構成２０）前記第１の画像に対してゲインをかけるゲイン調整手段を有することを特徴とする構成１～１９のいずれか１つに記載の光電変換装置。

（構成２１）ゲイン調整部においてかける信号ゲインの値が高いほど、前記第１の補正処理の重みづけ係数を大きくすることを特徴とする構成２０に記載の光電変換装置。

（構成２２）前記光電変換素子が、前記アバランシェフォトダイオードのアノードとカソードのうちの一方のノードと電源線に接続されたクエンチ素子と、前記クエンチ素子の動作を制御するための制御信号を供給する信号生成手段を有し、前記制御信号の周波数が低いほど、前記ゲイン調整手段においてかける前記ゲインの値を大きくすることを特徴とする構成２１に記載の光電変換装置。

（構成２３）前記制御信号の周波数が低いほど、前記第１の補正処理の重みづけを大きくすることを特徴とする構成２２に記載の光電変換装置。

（構成２４）前記第１の特性情報はアバランシェ発光現象によって生じる画素間のクロストーク特性に関するものであることを特徴とする構成１～２３のいずれか１つに記載の光電変換装置。

（構成２５）光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、前記光電変換素子のアバランシェ発光現象によって生じる画素間のクロストーク特性に関する第１の特性情報を取得する取得手段と、前記第１の画像に対して前記第１の特性情報に重みづけ係数をかけて所定の演算をすることによって得た第２の画像を、前記第１の画像から減算する第１の補正処理を行う補正処理手段と、を有し、前記補正処理手段において、前記第１の画像におけるキズ画素と前記キズ画素以外の画素とで、前記重みづけ係数を異ならせることを特徴とする光電変換装置。

（方法）光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子を有する光電変換装置を制御する制御方法であって、前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成ステップと、前記光電変換素子の第１の特性情報を取得する取得ステップと、前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理ステップと、を有し、前記補正処理ステップにおいて、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせることを特徴とする制御方法。

（プログラム）構成１～２５のいずれか１つに記載の光電変換装置の各手段をコンピュータにより制御するためのコンピュータプログラム。

尚、本実施例における制御の一部又は全部を上述した実施形態の機能を実現するコンピュータプログラムをネットワーク又は各種記憶媒体を介して光電変換装置に供給するようにしても良い。そしてその光電変換装置におけるコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行するようにしても良い。その場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することとなる。

１００：光電変換素子
１１：センサ基板
１２：画素領域
２１：回路基板
２２：回路領域
１０１：画素
１０２：光電変換部
１０３：信号処理回路
１１０：垂直走査回路
１１１：水平走査回路
１１２：読み出し回路
１１３：垂直信号線
１１４：出力回路
１１５：制御パルス生成部
２０１：アバランシェフォトダイオード
２０２：クエンチ素子
２１０：波形整形部
２１１：カウンタ回路
２１２：選択回路
２１３：駆動線
３００：光電変換装置
３０１：結像光学系
３０２：信号処理部
３０３：画像生成部
３０４：補正処理部
３０５：記憶部
８００：光電変換システム
８０１：制御部
８０２：記憶部
８０３：通信部

Claims (27)

1. 光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、
   前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、
   前記光電変換素子の第１の特性情報を取得する取得手段と、
   前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理手段と、を有し、
   前記補正処理手段において、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせることを特徴とする光電変換装置。
2. 前記第１の特性情報は、２次元の配列データであり、前記２次元の配列データの少なくとも１行分又は１列分に対応する１次元データは、中央にピーク値を有することを特徴とする請求項１に記載の光電変換装置。
3. 前記１次元データは、前記ピーク値からデータ端に向かって単調減少する分布を有することを特徴とする請求項２に記載の光電変換装置。
4. 前記１次元データの前記ピーク値を共有し、前記１次元データに交差する方向に配列された他の１次元データは、前記他の１次元データの前記ピーク値からデータ端に向かって単調減少する分布を有することを特徴とする請求項２に記載の光電変換装置。
5. 前記２次元の配列データは、行、列ともに奇数の配列データであって、中央を中心に上下左右が対称であることを特徴とする請求項２に記載の光電変換装置。
6. 前記第１の補正処理が、前記第１の画像におけるキズ画素を抽出する処理を含み、前記キズ画素と、それ以外の画素で、前記第１の補正処理の重みづけ係数を変更することを特徴とする請求項１に記載の光電変換装置。
7. 前記キズ画素のほうが、それ以外の画素よりも、前記第１の補正処理の前記重みづけ係数が小さいことを特徴とする請求項６に記載の光電変換装置。
8. 周囲の画素に対する画素信号の差異が大きい前記キズ画素ほど、前記第１の補正処理の前記重みづけ係数を小さくすることを特徴とする請求項７に記載の光電変換装置。
9. 前記キズ画素を抽出する処理は、予め記憶されたアドレスデータに基づいて行われることを特徴とする請求項６に記載の光電変換装置。
10. 前記キズ画素を抽出する処理は、前記第１の画像の各画素と周囲の画素の出力を比較することで前記キズ画素を抽出することを特徴とする請求項６に記載の光電変換装置。
11. 前記第１の補正処理が、前記第１の画像に対し、前記第１の特性情報に重みづけ係数をかけたものを畳み込み演算する処理を含むことを特徴とする請求項１に記載の光電変換装置。
12. 前記第１の特性情報にかける重みづけ係数を変えることによって、前記第１の補正処理の重みづけを異ならせることを特徴とする請求項１１に記載の光電変換装置。
13. 前記第１の補正処理が、前記第１の画像において、画素信号が周囲の画素よりも大きいキズ画素を抽出する処理を含み、複数の前記キズ画素に対する畳み込み演算の演算結果のうち、大きいほうの前記演算結果を共通に使用することを特徴とする請求項１１に記載の光電変換装置。
14. 前記光電変換素子は、分光特性の異なる複数の画素を有することを特徴とする請求項１に記載の光電変換装置。
15. 前記分光特性の異なる画素毎に、前記第１の特性情報のサイズを変更することを特徴とする請求項１４に記載の光電変換装置。
16. 周囲の画素に対する画素信号の差異が大きい画素ほど、前記第１の特性情報の前記サイズを大きくすることを特徴とする請求項１５に記載の光電変換装置。
17. 前記光電変換素子は、前記アバランシェフォトダイオードのアノードとカソードのうちの一方のノードと電源線とに接続されたクエンチ素子と、前記クエンチ素子の動作を制御するための制御信号を供給する信号生成手段を有することを特徴とする請求項１に記載の光電変換装置。
18. 前記第１の補正処理が、前記制御信号の周波数をｆ、露光時間の長さをＴ、入力信号数をＮｐｈ、出力信号数をＮｃｔとしたときに以下の式
    を満たすように非線形性の補正をすることを特徴とする請求項１７に記載の光電変換装置。
19. 前記第１の補正処理が、前記第１の画像に対して非線形性補正処理を行う処理を含むことを特徴とする請求項１８に記載の光電変換装置。
20. 前記第１の画像に対してゲインをかけるゲイン調整手段を有することを特徴とする請求項１に記載の光電変換装置。
21. ゲイン調整部においてかける信号ゲインの値が高いほど、前記第１の補正処理の重みづけ係数を大きくすることを特徴とする請求項２０に記載の光電変換装置。
22. 前記光電変換素子が、前記アバランシェフォトダイオードのアノードとカソードのうちの一方のノードと電源線に接続されたクエンチ素子と、前記クエンチ素子の動作を制御するための制御信号を供給する信号生成手段を有し、前記制御信号の周波数が低いほど、前記ゲイン調整手段においてかける前記ゲインの値を大きくすることを特徴とする請求項２１に記載の光電変換装置。
23. 前記制御信号の周波数が低いほど、前記第１の補正処理の重みづけを大きくすることを特徴とする請求項２２に記載の光電変換装置。
24. 前記第１の特性情報はアバランシェ発光現象によって生じる画素間のクロストーク特性に関するものであることを特徴とする請求項１に記載の光電変換装置。
25. 光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子と、
    前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成手段と、
    前記光電変換素子のアバランシェ発光現象によって生じる画素間のクロストーク特性に関する第１の特性情報を取得する取得手段と、
    前記第１の画像に対して前記第１の特性情報に重みづけ係数をかけて所定の演算をすることによって得た第２の画像を、前記第１の画像から減算する第１の補正処理を行う補正処理手段と、を有し、
    前記補正処理手段において、前記第１の画像におけるキズ画素と前記キズ画素以外の画素とで、前記重みづけ係数を異ならせることを特徴とする光電変換装置。
26. 光学像を光電変換するためのアバランシェフォトダイオードで構成された光電変換素子を有する光電変換装置を制御する制御方法であって、
    前記光電変換素子で取得された信号に基づき第１の画像を生成する画像生成ステップと、
    前記光電変換素子の第１の特性情報を取得する取得ステップと、
    前記第１の特性情報を用いて前記第１の画像に対して第１の補正処理を行う補正処理ステップと、を有し、
    前記補正処理ステップにおいて、前記第１の画像における画素信号の大きさによって、前記第１の補正処理の重みづけを異ならせることを特徴とする制御方法。
27. 請求項１～２５のいずれか１項に記載の光電変換装置の各手段をコンピュータにより制御するためのコンピュータプログラム。
    

Images