JP2024047400A - クロック発生装置および駆動装置 - Google Patents

Abstract

【課題】発振器の起動開始に応じてより安定したクロックを発生するクロック発生装置及びタイマにクロックを供給する駆動装置を提供する。【解決手段】クロック発生装置１は、入力される制御電圧Ｖｏｕｔに応じたクロックＦｏｕｔを出力する電圧制御発振器と、クロックの周波数と目標周波数との差に応じた制御電圧を発生する制御電圧発生器と、電圧制御発振器の起動期間に電圧制御発振器に供給する起動電圧Ｖｓｔａｒｔを発生する起動電圧発生器と、電圧制御発振器の起動開始から起動期間の間、制御電圧を起動電圧に設定する起動回路と、を備える。【選択図】図１

Description

本発明は、クロック発生装置および駆動装置に関する。

特許文献１には、「前記リングオシレータの発振周波数の変動を検出する周波数検知回路であって、一方の信号電極が電源に接続され、駆動電極に前記リングオシレータの出力信号が印加されるトランジスタと、前記トランジスタの他方の信号電極と接地との間に設けられる抵抗素子と、前記抵抗素子に並列に接続されるコンデンサ回路であって直列に接続した複数のコンデンサからなり各接続端から電圧レベル値を示す分圧信号を出力するコンデンサ回路とを備える周波数検知回路と」を備え（請求項１）、分圧信号の電圧レベルに応じてリングオシレータの発振経路内に介在させる遅延回路を選択する発振周波数補正回路が記載されている（請求項１）。

特許文献２には、「リングオシレータ２は、供給される電圧が上昇すると発振周波数が低下する特性を持つ。そこで、実施の形態１では、リングオシレータ２が正の温度特性を持つ場合、このリングオシレータ２に供給する電源電圧Ｖｄにも正の温度特性を持たせることによって、温度に対する発振周波数の変化を抑制する補正を行う」と記載されている（段落００１７）。

特許文献３には、「前記複数のインバータがリング状に接続されたリングオシレータと、前記複数のインバータのうち、所望の少なくとも１つのインバータの出力端子に選択的に接続された少なくとも１つのキャパシタと、前記複数のインバータのうち、前記キャパシタが出力端子に接続された前記インバータの電源端子に選択的に接続され、前記インバータを動作させる動作電流を調整する少なくとも１つの電流調整用トランジスタと」を備える発振回路が記載されている（請求項１）。

非特許文献１には、「周波数同期ループ技術に基づき温度依存性が小さいクロックパルスを生成する」参照クロック源回路が記載されている（第２頁左欄２．参照）。参照クロック源回路は、「正の温度依存性を持つ低抵抗ポリシリコンＲ_Ｐと、負の温度依存性を持つ高抵抗ポリシリコンＲ_Ｎと」を用いたバイアス電流生成回路を有する（第２頁左欄２．１．１参照）。

特許文献４には、「次に、イネーブル信号ＥＮがハイレベルに遷移して、非活性の状態に移行するとする」（段落００７１）、「この時、スイッチ部は導通（ＯＮ）して、フローティング状態となっている制御部７１に代わって、電位発生回路２１により制御線ＶＲの電圧レベルが所定電圧ＶＲ２となる。ここで、所定電圧ＶＲ２としては発振周波数制御信号ＶＲと同等の電圧レベルであることが好ましい」（段落００７２）、および「イネーブル信号ＥＮが再度ローレベルに遷移して活性状態に移行すると、スイッチ部１１が非道通（ＯＦＦ）となって電位発生回路２１が制御線ＶＲから切り離されると共に、制御部７１および発振部８１０が共に活性化する」（段落００７３）と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００４－５６５６１号公報
［特許文献２］ 特開２０２１－１７０７１６号公報
［特許文献３］ 特開２００８－９９０９３号公報
［特許文献４］ 特開２００３－３３２８９１号公報
［非特許文献］
［非特許文献１］ 上野 憲一、浅井 哲也、雨宮 好二、「周波数同期技術を用いたオンチップCMOS参照クロック源回路」、電子情報通信学会、電子情報通信学会技術研究報告（信学技報）１０９（２１４）、第１５９～１６４頁、２００９年１０月

発振器の起動開始に応じてより安定したクロックを発生するクロック発生装置を実現することが望ましい。

本発明の第１の態様においては、入力される制御電圧に応じたクロックを出力する電圧制御発振器と、クロックの周波数と目標周波数との差に応じた制御電圧を発生する制御電圧発生器と、電圧制御発振器の起動期間に電圧制御発振器に供給する起動電圧を発生する起動電圧発生器と、電圧制御発振器の起動開始から起動期間の間、制御電圧を起動電圧に設定する起動回路とを備えるクロック発生装置を提供する。

上記のクロック発生装置において、起動期間は、クロックの１周期以上の期間であってよい。

上記のいずれかのクロック発生装置において、起動期間は、電圧制御発振器の起動開始後、電圧制御発振器が予め定められた数のクロックパルスを出力するまでの期間であってよい。

上記のいずれかのクロック発生装置において、起動電圧発生器は、温度変動に応じた電圧制御発振器の周波数変動を抑える起動電圧を発生してよい。

上記のいずれかのクロック発生装置において、起動電圧発生器は、電圧制御発振器の起動中に制御電圧の電圧値を記憶する記憶部を有し、電圧制御発振器が一旦停止された後再起動する場合の起動期間に記憶部に記憶された電圧値に応じた起動電圧を発生してよい。

上記のいずれかのクロック発生装置において、記憶部は、不揮発性メモリであってよい。

上記のいずれかのクロック発生装置において、制御電圧発生器は、目標周波数に応じたバイアス電流を発生するバイアス電流源と、クロックの周波数に応じたフィードバック電流を出力する第1変換器と、バイアス電流とフィードバック電流との差に応じた制御電圧を出力する第２変換器とを有してよい。

本発明の第２の態様においては、スイッチング素子を駆動する駆動装置であって、入力される制御信号に応じてスイッチング素子のオンオフを制御する駆動回路と、上記のいずれかクロック発生装置とを備え、クロック発生装置は、駆動装置内において計時に用いられるタイマにクロックを供給する駆動装置を提供する。

上記の駆動装置において、電圧制御発振器は、スイッチング素子のオンを指示する制御信号に応じて起動され、スイッチング素子のオフを指示する制御信号に応じて停止されてよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１実施形態に係るクロック発生装置１の構成を示す。 第１実施形態に係る電圧制御発振器５０および制御電圧発生器６０の回路構成の一例を示す。 第１実施形態に係る起動電圧発生器７０および８０の回路構成の一例を示す。 図３に示した遅延回路８１の動作タイミングを示す。 クロック発生装置１の比較例における動作タイミングを示す。 クロック発生装置１の動作タイミングを示す。 第１実施形態の変形例に係る起動電圧発生器７００の構成を示す。 第２実施形態に係る装置５の構成を示す。 第２実施形態に係る温度検出回路１３０の構成を示す。 第２実施形態に係る温度検出回路１３０の入出力を示す。 第２実施形態に係る電流検出回路１４０の構成を示す。 第２実施形態に係る電圧出力回路１６０の入出力を示す。 第２実施形態に係るスイッチング回路１７０の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１実施形態に係るクロック発生装置１の構成を示す。クロック発生装置１は、予め定められた周波数（「目標周波数」とも示す。）のクロックＦｏｕｔを出力する。クロックＦｏｕｔは、１／目標周波数の周期毎にクロックパルスを有する信号である。ここで、クロック発生装置１は、クロック出力をイネーブルとするかディセーブルとするかの切り替えを指示する信号であるクロックイネーブルｃｌｋｅｎに応じて、クロックＦｏｕｔを出力するか否かを切り替える機能を有する。

クロック発生装置１は、電圧制御発振器５０と、制御電圧発生器６０と、起動電圧発生器７０と、起動回路８０とを備える。電圧制御発振器５０は、入力される制御電圧Ｖｏｕｔに応じたクロックＦｏｕｔを出力する。本実施形態において、電圧制御発振器５０は、クロックイネーブルｃｌｋｅｎを入力し、クロックイネーブルｃｌｋｅｎがクロックのディセーブルを指示する値である期間の間はクロックＦｏｕｔの出力を停止する（すなわちクロックパルスを出力しない）。クロックイネーブルｃｌｋｅｎがクロックのイネーブルを指示する値に変化すると、電圧制御発振器５０は起動されて、クロックＦｏｕｔの出力を開始する（すなわちクロックパルスの出力を開始する）。

制御電圧発生器６０は、電圧制御発振器５０のクロックＦｏｕｔを入力し、クロックＦｏｕｔの周波数と目標周波数との差に応じた制御電圧Ｖｏｕｔを発生する。制御電圧発生器６０は、電圧制御発振器５０が出力するクロックＦｏｕｔを入力し、クロックＦｏｕｔの周波数を目標周波数に近付けるような制御電圧Ｖｏｕｔを発生して電圧制御発振器５０へと供給することにより、電圧制御発振器５０をフィードバック制御する。本実施形態の制御電圧発生器６０は、バイアス電流源６１と、第１変換器６２と、第２変換器６３とを有する。

バイアス電流源６１は、電圧制御発振器５０が出力すべきクロックの目標周波数に応じたバイアス電流Ｉｂｉａｓを発生する。すなわち、電圧制御発振器５０は、バイアス電流源６１が発生するバイアス電流Ｉｂｉａｓの大きさに応じて周波数が異なるクロックＦｏｕｔを出力するので、バイアス電流源６１が発生するバイアス電流Ｉｂｉａｓの大きさは、電圧制御発振器５０が出力するクロックＦｏｕｔの目標周波数を定めるパラメータとなる。バイアス電流源６１は、大きさが固定のバイアス電流Ｉｂｉａｓを出力してよく、外部からの設定された大きさのバイアス電流Ｉｂｉａｓを出力してもよく、工場出荷時等にトリミングにより調整された大きさのバイアス電流Ｉｂｉａｓを出力してもよい。また、バイアス電流源６１は、バイアス電流Ｉｂｉａｓの大きさをデジタル値で設定するための設定レジスタを有してもよい。

第１変換器６２は、クロックＦｏｕｔを入力してクロックＦｏｕｔを電流に変換する。これにより、第１変換器６２は、クロックＦｏｕｔの周波数に応じたフィードバック電流Ｉｏｕｔを出力する。本図の例において、第１変換器６２は、クロックＦｏｕｔの周波数が高いほど大きなフィードバック電流Ｉｏｕｔを出力する。

第２変換器６３は、バイアス電流源６１からバイアス電流Ｉｂｉａｓを入力し、第１変換器６２からフィードバック電流Ｉｏｕｔを入力する。第２変換器６３は、バイアス電流Ｉｂｉａｓとフィードバック電流Ｉｏｕｔとの差に応じた制御電圧Ｖｏｕｔを出力する。ここで、第２変換器６３は、バイアス電流Ｉｂｉａｓとフィードバック電流Ｉｏｕｔとの差が０に近付くように制御電圧Ｖｏｕｔを調整する。これにより、第２変換器６３は、フィードバック電流Ｉｏｕｔの大きさがバイアス電流Ｉｂｉａｓの大きさと等しくなるような周波数のクロックＦｏｕｔを出力するように電圧制御発振器５０の制御電圧Ｖｏｕｔを調整することができる。

以上に示したように、本実施形態においては、クロック発生装置１は、クロックＦｏｕｔの周波数に応じたフィードバック電流Ｉｏｕｔを目標周波数に応じたバイアス電流Ｉｂｉａｓに近付けるように制御電圧Ｖｏｕｔを出力する電流フィードバック型の構成をとる。これに代えて、クロック発生装置１は、クロックＦｏｕｔの周波数に応じたフィードバック電圧を目標周波数に応じたバイアス電圧に近付けるように制御電圧Ｖｏｕｔを出力する電圧フィードバック型の構成をとってもよい。

起動電圧発生器７０は、電圧制御発振器５０の起動期間に電圧制御発振器５０に供給する起動電圧Ｖｓｔａｒｔを発生する。ここで、電圧制御発振器５０の「起動期間」とは、クロックイネーブルｃｌｋｅｎがクロックＦｏｕｔの停止を指示している値（ディセーブル）からクロックの出力を指示する値（イネーブル）へと変化したことに応じて、電圧制御発振器５０がクロックＦｏｕｔの出力停止状態からクロックＦｏｕｔの出力状態へと切り替わった後（起動開始した後）、電圧制御発振器５０がクロックＦｏｕｔの周波数フィードバックに応じた制御電圧Ｖｏｕｔを用いて通常動作を始めるまでの期間（長さが０でない期間）を意味する。

起動電圧発生器７０は、大きさが固定の起動電圧Ｖｓｔａｒｔを出力してよく、外部からの設定された大きさの起動電圧Ｖｓｔａｒｔを出力してもよく、工場出荷時等にトリミングにより調整された大きさの起動電圧Ｖｓｔａｒｔを出力してもよい。また、起動電圧発生器７０は、起動電圧Ｖｓｔａｒｔの大きさをデジタル値で設定するための設定レジスタを有してもよい。

また、起動電圧発生器７０は、破線で示したように、クロックイネーブルｃｌｋｅｎおよび制御電圧Ｖｏｕｔを入力し、電圧制御発振器５０が周波数フィードバックにより通常動作している間の制御電圧Ｖｏｕｔを取得して、起動電圧Ｖｓｔａｒｔとして出力してもよい。このような起動電圧発生器７０の変形例については、図７を用いて後述する。

起動回路８０は、起動電圧発生器７０に接続される。起動回路８０は、クロックイネーブルｃｌｋｅｎを入力し、クロックイネーブルｃｌｋｅｎに応じて電圧制御発振器５０の起動開始から起動期間の間、制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定する。本図の例において、起動回路８０は、電圧制御発振器５０に入力される制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔにプルアップする。これに代えて、起動回路８０は、制御電圧発生器６０からの制御電圧Ｖｏｕｔと起動電圧発生器７０からのＶｓｔａｒｔとを入力し、電圧制御発振器５０の起動開始から起動期間の間は起動電圧Ｖｓｔａｒｔを選択して電圧制御発振器５０に供給し、電圧制御発振器５０の通常動作の間は制御電圧発生器６０からの制御電圧Ｖｏｕｔを選択して電圧制御発振器５０に供給する構成をとってもよい。

図２は、第１実施形態に係る電圧制御発振器５０および制御電圧発生器６０の回路構成の一例を示す。本図は、非特許文献１の図１に記載のクロック源回路を図１の電圧制御発振器５０および制御電圧発生器６０に流用した場合における電圧制御発振器５０および制御電圧発生器６０の回路構成を示す。図２においては、非特許文献１のクロック源回路に対し、クロックイネーブルｃｌｋｅｎによりクロックＦｏｕｔをイネーブルまたはディセーブルする機能と、制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔにプルアップする機能とを付加している。

本図の例において、電圧制御発振器５０は、リングオシレータ５１と、増幅器５２と、交互クロック発生回路５３とを有する。リングオシレータ５１は、リング接続された奇数段のインバータを含む。本図の例において、偶数段目（例えば２段目）のインバータは、クロックイネーブルｃｌｋｅｎが論理Ｈ（論理ハイ）である場合（イネーブルの場合）に入力の論理反転値を出力し、クロックイネーブルｃｌｋｅｎが論理Ｌ（論理ロー）である場合（ディセーブルの場合）に出力を強制的に論理Ｈとする回路が付加されている。本図の例において、このようなインバータは、ＮＡＮＤゲートで実現される。クロックイネーブルｃｌｋｅｎが論理Ｌである場合、２段目のインバータが出力する論理Ｈの信号は、残り奇数段のインバータを経て論理Ｌの信号となり、増幅器５２を経て常時ＬのクロックＦｏｕｔとして出力される。なお、リングオシレータ５１は、他の回路構成により、クロックイネーブルｃｌｋｅｎがディセーブルを指示する場合にリング接続された複数のインバータの発振を抑制してもよい。

リングオシレータ５１は、制御電圧Ｖｏｕｔに応じた電流Ｉｂを各インバータに供給するカレントミラー回路を含む。このカレントミラー回路は、各インバータの電源側のＰＭＯＳＦＥＴのゲートに制御電圧Ｖｏｕｔを入力し、各インバータのグランド側のＮＭＯＳＦＥＴのゲートに、電流Ｉｂを流すＮＭＯＳＦＥＴと同電圧のゲート電圧を入力することにより、各インバータに電流Ｉｂを供給する。本図の例においては、制御電圧Ｖｏｕｔが上昇するほどＰＭＯＳＦＥＴに流れる電流Ｉｂが低下する結果、各インバータの遅延量が大きくなってリングオシレータ５１の発振周波数が低下する。

増幅器５２は、リングオシレータ５１からのクロックを２段の反転増幅回路によって増幅してクロックＦｏｕｔとして出力する。交互クロック発生回路５３は、増幅器５２における反転および非反転のクロックＦｏｕｔを入力して、オン期間が互いに重ならない（オーバーラップしない）２つのクロックである交互クロックを発生する。交互クロックの２つのクロックは、それぞれクロックＦｏｕｔと同じ周波数を有する。

制御電圧発生器６０は、バイアス電流源６１と、第１変換器６２と、第２変換器６３とを有する。バイアス電流源６１は、抵抗（Ｒｐ＋Ｒｎ）にバイアス電圧Ｖｂｉａｓを印加することにより、バイアス電流Ｉｂｉａｓ（＝Ｖｂｉａｓ／（Ｒｐ＋Ｒｎ））を発生する。バイアス電流源６１は、発生したバイアス電流Ｉｂｉａｓを、カレントミラー回路によって第２変換器６３に供給する。

なお、抵抗Ｒｐは、正の温度依存性を有する低抵抗ポリシリコンを用いた抵抗であり、抵抗Ｒｎは、負の温度依存性を有する高抵抗ポリシリコンを用いた抵抗である。これにより、抵抗ＲｐおよびＲｎの組としての抵抗（Ｒｐ＋Ｒｎ）は、温度依存性が相殺されて、温度によらず抵抗値をほぼ一定に保つことができる。このような抵抗（Ｒｐ＋Ｒｎ）を用いてバイアス電流Ｉｂｉａｓを発生するクロック発生装置１は、クロックＦｏｕｔの周波数の温度特性を改善し、温度変化に伴うクロックＦｏｕｔの周波数変化を抑制することができる。

第１変換器６２は、交互クロック発生回路５３からの交互クロックによって動作するスイッチトキャパシタ回路を含む。スイッチトキャパシタ回路は、（Ｃｓ・Ｆｏｕｔ）^－１の抵抗値を持つ抵抗として動作する。これにより、第１変換器６２は、電圧制御発振器５０の発振周波数に比例したフィードバック電流Ｉｏｕｔ（＝Ｆｏｕｔ・Ｃｓ・Ｖｂｉａｓ）を発生する。第１変換器６２は、発生したフィードバック電流Ｉｏｕｔを、カレントミラー回路によって第２変換器６３に供給する。

第２変換器６３は、電源側に接続されてフィードバック電流Ｉｏｕｔを流すＰＭＯＳＦＥＴとグランド側に接続されてバイアス電流Ｉｂｉａｓを流すＮＭＯＳＦＥＴとが直列に接続された構成をとる。第２変換器６３は、これらのＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴの間の電圧を制御電圧Ｖｏｕｔとして出力する。第２変換器６３においては、Ｉｂｉａｓ＞Ｉｏｕｔである場合に制御電圧Ｖｏｕｔを出力するノードの電位が低下することにより、制御電圧Ｖｏｕｔが低下する。この結果、電圧制御発振器５０は、クロックＦｏｕｔの周波数を上昇させることによりフィードバック電流Ｉｏｕｔを上昇させる。また、第２変換器６３においては、Ｉｂｉａｓ＜Ｉｏｕｔである場合に制御電圧Ｖｏｕｔを出力するノードの電位が上昇することにより、制御電圧Ｖｏｕｔが上昇する。この結果、電圧制御発振器５０は、クロックＦｏｕｔの周波数を低下させることによりフィードバック電流Ｉｏｕｔを低下させる。このようにして、第２変換器６３は、フィードバック電流Ｉｏｕｔをバイアス電流Ｉｂｉａｓに近付けるように制御電圧Ｖｏｕｔを調整する。

第２変換器６３からの制御電圧Ｖｏｕｔを電圧制御発振器５０へと供給する配線は、起動電圧発生器７０からの起動電圧Ｖｓｔａｒｔを起動回路８０を介して受け取る。起動回路８０から起動電圧Ｖｓｔａｒｔが供給されると、制御電圧Ｖｏｕｔは、強制的に起動電圧Ｖｓｔａｒｔに設定される。

図３は、第１実施形態に係る起動電圧発生器７０および８０の回路構成の一例を示す。本図の例において、起動電圧発生器７０は、直列に接続された抵抗Ｒ１およびＲ２を含み、電源電圧を抵抗Ｒ１およびＲ２により分圧して起動電圧Ｖｓｔａｒｔとして出力する。

起動回路８０は、クロックイネーブルｃｌｋｅｎを遅延させる遅延回路８１を含む。遅延回路８１は、クロックイネーブルｃｌｋｅｎを遅延させることにより、クロックイネーブルｃｌｋｅｎが論理Ｈとなってから起動期間の間は起動中を示す論理値（論理Ｈ）をとり、起動期間の後に起動済であることを示す論理値（論理Ｌ）をとる起動信号Ｉｎｉｔを出力する。また、起動回路８０は、遅延回路８１が出力する起動信号Ｉｎｉｔが論理Ｈである間にオンとなって起動電圧Ｖｓｔａｒｔを制御電圧Ｖｏｕｔとして出力し、起動信号Ｉｎｉｔが論理Ｌである場合にオフとなって起動電圧Ｖｓｔａｒｔを電圧制御発振器５０に供給しないようにするスイッチ（本図の例においてはＭＯＳＦＥＴ）を含む。

図４は、図３に示した遅延回路８１の動作タイミングを示す。遅延回路８１は、クロックイネーブルｃｌｋｅｎが論理Ｌから論理Ｈに変化する起動開始のタイミング（図中「起動タイミング」）から長さＴｄの起動期間（Ｔｄ＞０）の間、起動信号Ｉｎｉｔを論理Ｈとし、起動タイミングから起動期間が経過した後に起動信号Ｉｎｉｔを論理Ｌとする。これにより、起動回路８０は、起動期間の間は制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定し、起動期間が経過した後は第２変換器６３からの制御電圧Ｖｏｕｔを電圧制御発振器５０に供給させる。

なお、本図の例においては、遅延回路８１は、クロックイネーブルｃｌｋｅｎが論理Ｈから論理Ｌへと変化したことに応じて起動信号Ｉｎｉｔを論理Ｌから論理Ｈへと切り替える。これにより、遅延回路８１は、電圧制御発振器５０の起動開始前である停止中、および電圧制御発振器５０の起動開始から起動期間が経過するまでの間、制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定する。

図５は、クロック発生装置１の比較例における動作タイミングを示す。本比較例においては、クロック発生装置１は、起動電圧発生器７０および起動回路８０を有さず、電圧制御発振器５０の起動期間の間に制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定しない。

クロックイネーブルｃｌｋｅｎが論理Ｌの間、電圧制御発振器５０は、クロックＦｏｕｔを論理Ｌのまま維持する。電圧制御発振器５０内の交互クロック発生回路５３は、スイッチｓｗ１をオン、スイッチｓｗ２をオフとする。この結果、第１変換器６２は、電流Ｉｏｕｔを０とする。第２変換器６３は、電流Ｉｏｕｔが０［Ａ］となったことに応じて、制御電圧Ｖｏｕｔを０［Ｖ］とする。

クロックイネーブルｃｌｋｅｎが論理Ｌから論理Ｈへと変化し電圧制御発振器５０が起動開始されると、電圧制御発振器５０内のリングオシレータ５１は、発振を開始する。電圧制御発振器５０の起動開始直後は制御電圧Ｖｏｕｔが０近くであるからリングオシレータ５１の各インバータには最大に近い電源電流Ｉｂが供給される。したがって、電圧制御発振器５０は、起動開始直後には目標周波数よりもかなり高い周波数で発振する。

第１変換器６２のキャパシタＣｂは、クロックイネーブルｃｌｋｅｎが論理Ｌの間に端子間電圧がバイアス電圧Ｖｂｉａｓと同じになるまで充電されている。電圧制御発振器５０が起動開始されると、第１変換器６２のスイッチｓｗ１およびｓｗ２は、目標周波数よりも高い周波数で交互にオンオフされ、キャパシタＣｓは、目標周波数よりも高い周波数で充放電を繰り返す。この結果、第１変換器６２は、起動開始後の高い周波数に比例する大きなフィードバック電流Ｉｏｕｔを第２変換器６３に供給する。

第２変換器６３は、Ｉｏｕｔ＞Ｉｂｉａｓであるフィードバック電流Ｉｏｕｔの供給を受けて、制御電圧Ｖｏｕｔを上昇させていく。これにより、電圧制御発振器５０は、クロックＦｏｕｔの周波数を徐々に低下させる。バイアス電流Ｉｂｉａｓとフィードバック電流Ｉｏｕｔとがほぼ等しくなると、電圧制御発振器５０が出力するクロックＦｏｕｔの周波数は安定化する。起動電圧発生器７０および起動回路８０を有しないクロック発生装置１においては、本図に示したように、電圧制御発振器５０の起動開始からクロックＦｏｕｔの周波数が安定化するまでに時間を要してしまう。

図６は、クロック発生装置１の動作タイミングを示す。本図の例においては、クロック発生装置１は、起動電圧発生器７０および起動回路８０を有し、電圧制御発振器５０の起動期間の間に制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定する。

本図の例においては、図３に示した起動回路８０は、クロックイネーブルｃｌｋｅｎが論理Ｌの間、図４に示したように起動信号Ｉｎｉｔを論理Ｈとして、制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定する。クロックイネーブルｃｌｋｅｎが論理Ｌから論理Ｈへと変化し電圧制御発振器５０が起動開始されると、電圧制御発振器５０内のリングオシレータ５１は、発振を開始する。

起動回路８０は、電圧制御発振器５０の起動開始から起動期間の間、制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定する。本実施形態においては、起動電圧Ｖｓｔａｒｔは、クロックＦｏｕｔの周波数が目標周波数である場合に電圧制御発振器５０に供給されるべき制御電圧Ｖｏｕｔと同じまたは近い電圧となるように予め設定されている。したがって、電圧制御発振器５０は、起動期間の間においても、目標周波数に近い周波数のクロックＦｏｕｔを出力することができる。

電圧制御発振器５０の起動期間の後、制御電圧発生器６０は、クロックＦｏｕｔの周波数を目標周波数に近付けるように制御電圧Ｖｏｕｔを調整する。ここで、起動電圧ＶｓｔａｒｔはクロックＦｏｕｔの周波数が目標周波数である場合の制御電圧Ｖｏｕｔに近い電圧に予め設定されているから、制御電圧発生器６０は、電圧制御発振器５０の起動期間終了の後、制御電圧Ｖｏｕｔを微調整する程度でクロックＦｏｕｔの周波数を目標周波数に調整することができる。

以上に示したクロック発生装置１によれば、電圧制御発振器５０の起動開始から起動期間の間は制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定することにより、クロックＦｏｕｔの周波数を電圧制御発振器５０の起動開始直後から安定化させることができる。また、クロック発生装置１は、電圧制御発振器５０の起動開始から起動期間の間は制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに維持することで、周波数フィードバックにより制御電圧Ｖｏｕｔを制御する構成において電圧制御発振器５０の起動開始直後に起動電圧Ｖｓｔａｒｔに代えて制御電圧発生器６０からの制御電圧Ｖｏｕｔを電圧制御発振器５０に供給した場合にリングオシレータ５１の周波数ループに発生する可能性がある過渡的な現象を確実に抑制することができる。

なお、起動電圧Ｖｓｔａｒｔは、クロックＦｏｕｔの周波数が０である場合に制御電圧発生器６０が出力する制御電圧Ｖｏｕｔよりも、クロックＦｏｕｔの周波数が目標周波数である場合に制御電圧発生器６０が出力する制御電圧Ｖｏｕｔに近い電圧値を有してよい。また、クロック発生装置１の製造者または調整者は、クロック発生装置１の試作品またはサンプル品を実際に動作させ、あるいはクロック発生装置１の工場出荷時または工場出荷後の調整時等にクロック発生装置１を実際に動作させてクロックＦｏｕｔの周波数が目標周波数となったときの制御電圧Ｖｏｕｔの電圧値を測定し、測定した電圧値の起動電圧Ｖｓｔａｒｔを出力するようにクロック発生装置１の起動電圧発生器７０を調整してもよい。

起動電圧発生器７０は、温度変動に応じた電圧制御発振器５０の周波数変動を抑える起動電圧Ｖｓｔａｒｔを発生してもよい。すなわち、電圧制御発振器５０の発振周波数が温度依存性を有する場合、起動電圧発生器７０は、温度変動に応じた電圧制御発振器５０の周波数変動をキャンセルする温度依存性を有するように設計されてよい。例えば、温度上昇に伴って電圧制御発振器５０の周波数が上昇する場合には、起動電圧発生器７０は、温度上昇に伴って起動電圧Ｖｓｔａｒｔを低下させることにより、温度上昇に伴う電圧制御発振器５０の周波数上昇を抑制してよい。

起動期間の長さＴｄは、一例として図５に示したような、電圧制御発振器５０の起動開始後に制御電圧Ｖｏｕｔを起動電圧Ｖｓｔａｒｔに設定しない場合に生じる、クロックＦｏｕｔの周波数が不安定となる期間よりも長くなるように予め設定されてよい。クロック発生装置１の製造者または調整者は、クロック発生装置１の試作品またはサンプル品を実際に動作させ、あるいはクロック発生装置１の工場出荷時または工場出荷後の調整時等にクロック発生装置１を実際に動作させて、クロックＦｏｕｔの周波数が不安定となるこのような期間の長さを測定して、起動期間の長さＴｄを設定してよい。

起動期間は、クロックの１周期以上の期間であってよい。これにより、制御電圧発生器６０は、起動期間終了前の少なくとも１周期の間、制御電圧Ｖｏｕｔとして起動電圧Ｖｓｔａｒｔを入力して、安定した電源電流が各インバータに供給された状態で電圧制御発振器５０が出力するクロックＦｏｕｔに応じて制御電圧Ｖｏｕｔを予め調整しておくことができる。

起動期間は、電圧制御発振器５０の起動開始後、電圧制御発振器５０が予め定められた数のクロックパルスを出力するまでの期間であってもよい。この場合、起動回路８０は、図３の破線で示したようにクロックＦｏｕｔを入力し、電圧制御発振器５０の起動開始後に入力されるクロックパルスをカウントして、予め定められた数（例えば１または２以上の数）のクロックパルスが入力されたことに応じて起動信号Ｉｎｉｔを論理Ｌとして起動期間を終了させてよい。これにより、起動回路８０は、過渡的なクロック周波数の変動に依存せず、クロックパルスが予め定められた回数リングオシレータ５１内を循環したことに応じて起動期間を終了させることができる。

図７は、第１実施形態の変形例に係る起動電圧発生器７００の構成を示す。クロック発生装置１は、図３に示した起動電圧発生器７０に代えて、起動電圧発生器７００を備えてもよい。起動電圧発生器７００は、ＡＤ変換器７１０と、否定論理素子７２０と、フリップフロップ（ＦＦ）７３０と、ＤＡ変換器７４０とを有する。

ＡＤ変換器７１０は、制御電圧発生器６０に接続され、電圧制御発振器５０に供給される制御電圧Ｖｏｕｔを入力する。図１には、起動電圧発生器７０として起動電圧発生器７００を用いる場合に起動電圧発生器７００が制御電圧発生器６０から制御電圧Ｖｏｕｔを入力する経路を、破線矢印により図示している。ＡＤ変換器７１０は、入力した制御電圧Ｖｏｕｔの電圧をデジタル値に変換する。否定論理素子７２０は、クロックイネーブルｃｌｋｅｎの論理値を反転する。

ＦＦ７３０は、ＡＤ変換器７１０および否定論理素子７２０に接続される。ＦＦ７３０は、電圧制御発振器５０の起動中に制御電圧Ｖｏｕｔの電圧値を記憶する記憶部の一例である。本図の例において、ＦＦ７３０は、クロックイネーブルｃｌｋｅｎの論理反転値の立ち上がりタイミング、すなわちクロックイネーブルｃｌｋｅｎの立ち下がりタイミングにおけるデジタルの制御電圧Ｖｏｕｔの値をラッチして、クロックイネーブルｃｌｋｅｎの次の立ち下がりタイミングまでホールドする。これにより、ＦＦ７３０は、電圧制御発振器５０の起動中かつ停止直前における制御電圧Ｖｏｕｔの電圧値を記憶することができる。

ＤＡ変換器７４０は、ＦＦ７３０に接続される。ＤＡ変換器７４０は、ＦＦ７３０に記憶されたデジタルの電圧値をアナログの電圧に変換する。これにより、起動電圧発生器７００は、電圧制御発振器５０が一旦停止された後再起動する場合の起動期間に、ＦＦ７３０等の記憶部に記憶された電圧値に応じた起動電圧Ｖｓｔａｒｔを発生することができる。

以上に示した起動電圧発生器７００によれば、電圧制御発振器５０の直前の起動期間において電圧制御発振器５０に供給された制御電圧Ｖｏｕｔと等しい起動電圧Ｖｓｔａｒｔを発生することができるので、起動電圧Ｖｓｔａｒｔをより適切に調整するできる。

以上に示した起動電圧発生器７００においては、ＦＦ７３０は、クロック発生装置１への電力供給が停止すると記憶した値が失われる揮発性の記憶装置である。起動電圧発生器７００は、記憶装置として、ＦＦ７３０に代えて、クロック発生装置１への電力供給が停止しても記憶した値が失われない不揮発性メモリを用いてもよい。これにより、クロック発生装置１は、電力供給停止後の起動時においても、不揮発性メモリに記憶された電圧値に応じた起動電圧Ｖｓｔａｒｔを用いることができる。

以上に示した起動電圧発生器７００は、電圧制御発振器５０の起動中における制御電圧Ｖｏｕｔを一旦デジタル値に変換する。これに代えて、起動電圧発生器７００は、電圧制御発振器５０の起動中における制御電圧Ｖｏｕｔを用いてキャパシタを充電して制御電圧Ｖｏｕｔをキャパシタに記憶させる等により、制御電圧Ｖｏｕｔをアナログ値のまま記憶してもよい。

図８は、第２実施形態に係る装置５の構成を示す。装置５は、駆動素子１０と、駆動装置１００とを備える。

駆動素子１０は、スイッチング素子１５と、温度センサ４０とを有する。スイッチング素子１５は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）またはＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）等の半導体スイッチ素子である。スイッチング素子１５は、より高速にスイッチング可能なＳｉＣ－ＩＧＢＴまたはＳｉＣ－ＭＯＳＦＥＴであってよい。スイッチング素子１５は、第１主端子および第２主端子と、第１主端子および第２主端子の間の接続状態を制御する制御端子とを有する。スイッチング素子１５は、第１主端子および第２主端子としてコレクタ（図中「Ｃ」）およびエミッタ（図中「Ｅ」）を有し、制御端子としてゲート（図中「Ｇ」）を有する。スイッチング素子１５がＭＯＳＦＥＴである場合、スイッチング素子１５は、第１主端子および第２主端子としてドレインおよびソースを有し、制御端子としてゲートを有する。本実施形態においては、説明の便宜上、スイッチング素子１５がＩＧＢＴである場合について示す。

スイッチング素子１５は、主電流を流すメインセルとしての主スイッチング素子２０と、センス電流を流す電流センスセルとしてのセンススイッチング素子３０とを含み、コレクタ－エミッタ間にメインセルが接続され、コレクタ－センスエミッタ間に電流センスセルが接続され、スイッチング素子１５のゲートがメインセルおよび電流センスセルの両方のゲートに接続された構成をとる。電流センスセルは、メインセルに対して１／１０００未満等の面積比に設定され、定常状態において主電流に対して面積比に応じた比率（例えば１／１０００）のセンス電流を流す。

温度センサ４０は、スイッチング素子１５の近傍に配置され、スイッチング素子１５の温度を検出する。本実施形態においては、温度センサ４０は、一例としてサーマル・ダイオードを用いる。これに代えて、温度センサ４０は、他の種類の温度センサであってよい。

駆動装置１００は、駆動素子１０のスイッチング素子１５を駆動する。駆動装置１００は、電源１１０と、入力バッファ１２０と、温度検出回路１３０と、電流検出回路１４０と、駆動回路１５０とを有する。電源１１０は、例えば電圧レギュレータである。電源１１０は、外部から入力される電源電圧ＶＣＣを、駆動装置１００の内部で使用する電源電圧ＶＤＤに変換する。

入力バッファ１２０は、外部から入力される制御信号ＩＮを増幅して、制御信号ＯＵＴＯＦＦとして出力する。制御信号ＯＵＴＯＦＦは、論理Ｈ（ハイ）の場合にスイッチング素子１５を切断状態とし、論理Ｌ（ロー）の場合にスイッチング素子１５を接続状態とすることを指示する信号である。

温度検出回路１３０は、駆動素子１０内の温度センサ４０に接続される。温度検出回路１３０は、温度センサ４０の検出値ＯＴを入力して、スイッチング素子１５の温度に応じた温度検出信号（例えば図中のＴＬ／ＴＭ／ＴＨ）を出力する。

電流検出回路１４０は、スイッチング素子１５のセンス端子ＳＥ（センススイッチング素子３０のエミッタ端子）および入力バッファ１２０に接続される。電流検出回路１４０は、スイッチング素子１５のセンス端子ＳＥに流れる電流に応じた検出値ＯＣを入力して、スイッチング素子１５に流れる電流に応じた電流検出信号（例えば図中のＩＬＯＷ）を出力する。本実施形態に係る電流検出回路１４０は、スイッチング素子１５のオン期間中のタイミングにおいて、スイッチング素子１５に流れる電流に応じた電流検出信号をサンプリングして、スイッチング素子１５のオン期間の終了のタイミングでサンプリングした結果を出力する。

駆動回路１５０は、入力バッファ１２０、温度検出回路１３０、および電流検出回路１４０に接続される。駆動回路１５０は、制御信号ＯＵＴＯＦＦに応じてスイッチング素子１５の制御端子Ｇ（ゲート）を駆動することにより、スイッチング素子１５のオンオフを制御する。ここで、駆動回路１５０は、スイッチング素子１５の制御端子Ｇに供給する駆動電流を、温度検出信号および電流検出信号に応じて調整することにより、スイッチング素子１５のスイッチング速度を変更可能である。

駆動回路１５０は、電圧出力回路１６０と、スイッチング回路１７０とを含む。電圧出力回路１６０は、温度検出回路１３０および電流検出回路１４０に接続される。電圧出力回路１６０は、温度検出回路１３０からの温度検出信号ＴＬ／ＴＭ／ＴＨおよび電流検出回路１４０からの電流検出信号ＩＬＯＷに応じた制御電圧ＩＤＲＥＦを出力する。

スイッチング回路１７０は、入力バッファ１２０および電圧出力回路１６０に接続される。スイッチング回路１７０は、入力バッファ１２０からの制御信号ＯＵＴＯＦＦに応じた駆動信号ＯＵＴをスイッチング素子１５へと出力することにより、スイッチング素子１５の制御端子Ｇを駆動する。スイッチング回路１７０は、制御端子Ｇの駆動時に制御端子Ｇに供給する駆動電流を、制御電圧ＩＤＲＥＦに応じて調整する。

駆動装置１００は、クロック発生装置１８０を更に有する。クロック発生装置１８０は、図１から６に示した第１実施形態に係るクロック発生装置１、または図７等に示した変形例に係るクロック発生装置１等のクロックを発生するクロック発生装置であってよい。クロック発生装置１８０は、温度検出回路１３０、電流検出回路１４０、および駆動回路１５０等の駆動装置１００内の各回路にクロックＦｏｕｔを供給する。これにより、クロック発生装置１８０は、駆動装置１００内の様々な回路において計時に用いられるタイマにクロックを供給する。

本実施形態において、クロック発生装置１８０は、装置５の外部から入力される制御信号ＩＮを増幅した制御信号ＯＵＴＯＦＦを入力バッファ１２０から入力する。クロック発生装置１８０は、制御信号ＯＵＴＯＦＦの反転値をクロックイネーブルｃｌｋｅｎとして使用する。これにより、クロック発生装置１８０内の電圧制御発振器５０は、スイッチング素子１５のオンを指示する制御信号（制御信号ＯＵＴＯＦＦ＝論理Ｌ、クロックイネーブルｃｌｋｅｎ＝論理Ｈ）に応じて起動され、スイッチング素子１５のオフを指示する制御信号（制御信号ＯＵＴＯＦＦ＝論理Ｈ、クロックイネーブルｃｌｋｅｎ＝論理Ｌ）に応じて停止される。

本図に示した装置５によれば、図１から６に示した第１実施形態に係るクロック発生装置１、または図７等に示した変形例に係るクロック発生装置１をクロック発生装置１８０として用いることにより、スイッチング素子１５をオフしている間はクロックＦｏｕｔの発生を停止し、スイッチング素子１５をオフからオンに切り換えるタイミングで電圧制御発振器５０を起動してクロックＦｏｕｔの発生を開始させることができる。そして、クロック発生装置１８０は、クロックＦｏｕｔの周波数を電圧制御発振器５０の起動開始直後から安定化させることができるので、装置５は、スイッチング素子１５のターンオンからの経過時間等を測定する各種のタイマを用いてより正確な計時を行うことができる。なお、入力バッファ１２０内にもタイマを設ける場合には、クロック発生装置１８０は、入力バッファ１２０にもクロックＦｏｕｔを供給してもよい。

図９は、本実施形態に係る温度検出回路１３０の構成を示す。温度検出回路１３０は、１または複数のコンパレータ２００－１～２（「コンパレータ２００」とも示す。）、１または複数のタイマ２１０－１～２（「タイマ２１０」とも示す。）、デコーダ２２０、およびその他の回路素子を含む。電源電圧ＶＣＣと温度センサ４０（図中の「検出値ＯＴ」）との間に接続された定電流源は、温度センサ４０に定電流を流す。これにより、温度センサ４０は、スイッチング素子１５の温度に応じた電圧を検出値ＯＴとして発生させる。ＲＣ積分回路等の平滑化フィルタは、検出値ＯＴを平滑化する。

１または複数のコンパレータ２００は、検出値ＯＴを、複数の電圧範囲に分類する。本図の例において、コンパレータ２００－１～２は、検出値ＯＴを、電圧閾値ＶＲＯＴＨ以下（温度≧Ｔ２）、電圧閾値ＶＲＯＴＨを超え電圧閾値ＶＲＯＴＭ以下（Ｔ１≦温度＜Ｔ２）、電圧閾値ＶＲＯＴＭ超過（温度＜Ｔ１）に分類し、分類結果を示す信号ＯＴＨＥＮおよびＯＴＭＥＮを出力する。タイマ２１０－１～２は、コンパレータ２００－１～２が出力する信号ＯＴＨＥＮおよびＯＴＭＥＮを予め定められた時間遅延させて、デコーダ２２０へと出力する。ここで、タイマ２１０－１～２は、信号ＯＴＨＥＮおよびＯＴＭＥＮが予め定めれた時間の間同じ値に維持されたことに応じて、その値をデコーダ２２０へと出力する。タイマ２１０－１～２は、クロック発生装置１８０からのクロックＦｏｕｔのクロックパルスの数をカウントすることにより、信号ＯＴＨＥＮおよびＯＴＭＥＮの値が変化してからの経過時間を計測してよい。デコーダ２２０は、信号ＯＴＨＥＮおよびＯＴＭＥＮをデコードして、スイッチング素子１５の温度を複数の温度範囲に分類した温度検出信号ＴＬ／ＴＭ／ＴＨとして出力する。

図１０は、本実施形態に係る温度検出回路１３０の入出力を示す。コンパレータ２００－１は、検出値ＯＴが電圧閾値ＶＲＴＯＨ以下（温度≧Ｔ２）の場合に論理１、電圧閾値ＶＲＴＯＨを超える（温度＜Ｔ２）場合に論理０となる信号ＯＴＨＥＮを出力する。コンパレータ２００－２は、検出値ＯＴが電圧閾値ＶＲＴＯＭ以下（温度≧Ｔ１）の場合に論理１、電圧閾値ＶＲＴＯＭを超える（温度＜Ｔ１）場合に論理０となる信号ＯＴＭＥＮを出力する。デコーダ２２０は、このような信号ＯＴＨＥＮおよびＯＴＭＥＮをデコードして、温度＜Ｔ１の場合に温度検出信号ＴＬを論理１、Ｔ１≦温度＜Ｔ２の場合に温度検出信号ＴＭを論理１、Ｔ２≦温度の場合に温度検出信号ＴＨを論理１とする。

図１１は、本実施形態に係る電流検出回路１４０の構成を示す。電流検出回路１４０は、センス抵抗Ｒｓｅｎｓと、コンパレータ５００と、フリップフロップ５１０とを含む。センス抵抗Ｒｓｅｎｓは、スイッチング素子１５のセンス端子と基準電位（本図の例においては接地電位）との間に接続され、スイッチング素子１５に流れる電流に比例するセンス電流を流す。これにより、検出値ＯＣは、スイッチング素子１５に流れる電流に応じた電圧値となる。

コンパレータ５００は、検出値ＯＣと閾値電圧ＶＤＶＤＴとを比較する。コンパレータ５００は、検出値ＯＣが閾値電圧ＶＤＶＤＴ未満の場合（スイッチング素子１５に流れる電流＜Ｉ1）ＩＬＯＷに論理１を出力し、検出値ＯＣが閾値電圧ＶＤＶＤＴ以上の場合（スイッチング素子１５に流れる電流≧Ｉ１）に論理０を出力する。コンパレータ５００が出力する信号は、スイッチング素子１５に流れる電流に応じた電流検出信号の一例である。

フリップフロップ５１０は、スイッチング素子１５のオン期間中のタイミングにおいて、スイッチング素子１５に流れる電流に応じた電流検出信号をサンプリングする。本図において、フリップフロップ５１０は、制御信号ＯＵＴＯＦＦが立ち上がるタイミングで電流検出信号をラッチする。これにより、フリップフロップ５１０は、スイッチング素子１５がオンである定常状態の末尾のタイミングで、スイッチング素子１５に流れる電流に応じた電流検出信号をサンプリングすることができる。フリップフロップ５１０は、サンプリングした電流検出信号をＩＬＯＷとして出力する。

電流検出回路１４０は、タイマ５２０を含んでよい。タイマ５２０は、制御信号ＯＵＴＯＦＦが予め定められた最大オン時間の間論理Ｌであった場合に、フリップフロップ５１０に供給する制御信号ＯＵＴＯＦＦを強制的に立ち上げる。駆動装置１００内に設ける各タイマにこような機能を持たせることにより、駆動装置１００は、駆動装置１００の外部の装置または入力バッファ１２０の故障等によって制御信号ＩＮまたはＯＵＴＯＦＦが論理Ｌのまま固定となった場合においても、スイッチング素子１５のオン時間が最大オン時間を超えると駆動装置１００内の制御信号ＯＵＴＯＦＦを強制的に論理Ｈとしてスイッチング素子１５を強制的に遮断するとともに、スイッチング素子１５の遮断に伴う各種の動作を行うことができる。

図１２は、本実施形態に係る電圧出力回路１６０の入出力を示す。電圧出力回路１６０は、温度検出信号ＴＨ＝１（論理１）の場合（温度≧Ｔ２の場合）に、電圧Ｖ１を制御電圧ＩＤＲＥＦとして出力する。電圧出力回路１６０は、温度検出信号ＴＭ＝１（Ｔ１≦温度＜Ｔ２の場合）の場合に、電圧Ｖ２（＜Ｖ１）を制御電圧ＩＤＲＥＦとして出力する。

電圧出力回路１６０は、温度検出信号ＴＬ＝１かつ電流検出信号ＩＬＯＷ＝０（温度＜Ｔ１かつ電流検出信号ＩＬＯＷが示す電流≧Ｉ１の場合）の場合に、抵抗Ｒ３およびＲ４の間の電圧Ｖ３（＜Ｖ２）を制御電圧ＩＤＲＥＦとして出力する。電圧出力回路１６０は、温度検出信号ＴＬ＝１かつ電流検出信号ＩＬＯＷ＝１の場合（温度＜Ｔ１かつ電流検出信号ＩＬＯＷが示す電流＜Ｉ１の場合）に、電圧出力回路１６０は、抵抗Ｒ４およびＲ５の間の電圧Ｖ４（＜Ｖ３）を制御電圧ＩＤＲＥＦとして出力する。

図１３は、本実施形態に係るスイッチング回路１７０の構成を示す。スイッチング回路１７０は、ＭＯＳＦＥＴ８００と、ＭＯＳＦＥＴ８１０と、ＭＯＳＦＥＴ８２０と、ＭＯＳＦＥＴ８３０と、抵抗８４０と、差動増幅回路８５０と、ＭＯＳＦＥＴ８６０とを含む。ＭＯＳＦＥＴ８００およびＭＯＳＦＥＴ８１０は、ＭＯＳＦＥＴ８００に供給される電流ｉ１（ＭＯＳＦＥＴ８００のＤＳ間電流）をａ倍に増幅した駆動電流ｉ１×ａをスイッチング素子１５の制御端子Ｇへと出力するカレントミラー回路として機能する。ＭＯＳＦＥＴ８００は、ソースが電源電圧ＶＣＣに接続され、ゲートおよびドレイン間が接続される。ＭＯＳＦＥＴ８１０は、ソースが電源電圧ＶＣＣに接続され、ゲートがＭＯＳＦＥＴ８００のゲートに接続され、ドレインがスイッチング回路１７０の出力としてスイッチング素子１５の制御端子Ｇに接続される。

ＭＯＳＦＥＴ８２０は、電源電圧ＶＣＣおよび基準電位ＰＧＮＤ（スイッチング素子１５のエミッタ電位）の間にＭＯＳＦＥＴ８１０と直列に接続され、ゲートに入力バッファ１２０からの制御信号ＯＵＴＯＦＦを入力する。ＭＯＳＦＥＴ８２０は、制御信号ＯＵＴＯＦＦが０である場合にオフとなる。この場合、ＭＯＳＦＥＴ８１０は、駆動電流をスイッチング素子１５の制御端子Ｇへと出力する。ＭＯＳＦＥＴ８２０は、制御信号ＯＵＴＯＦＦが１である場合にオンとなり、スイッチング素子１５の制御端子Ｇを基準電位ＰＧＮＤへと接続してスイッチング素子１５をオフとする。

ＭＯＳＦＥＴ８３０、抵抗８４０、および差動増幅回路８５０は、電圧出力回路１６０からの制御電圧ＩＤＲＥＦに応じた電流を、ＭＯＳＦＥＴ８００およびＭＯＳＦＥＴ８１０によるカレントミラー回路に供給する電流制御回路である。ＭＯＳＦＥＴ８３０および抵抗８４０は、ＭＯＳＦＥＴ８００のドレインおよび基準電位ＰＧＮＤの間に直列に接続される。差動増幅回路８５０は、正側端子に制御電圧ＩＤＲＥＦを入力し、負側端子にＭＯＳＦＥＴ８３０および抵抗８４０の間の電圧を入力する。差動増幅回路８５０の出力端子は、ＭＯＳＦＥＴ８３０のゲートに接続される。差動増幅回路８５０は、制御信号ＯＵＴＯＦＦが０である場合に、ＭＯＳＦＥＴ８３０および抵抗８４０の間の電位が制御電圧ＩＤＲＥＦの電位となるようにＭＯＳＦＥＴ８３０を制御する。これにより、抵抗８４０は、制御信号ＯＵＴＯＦＦが０である場合に、制御電圧ＩＤＲＥＦを抵抗８４０の抵抗値で割った電流値となる電流ｉ１をＭＯＳＦＥＴ８００、ＭＯＳＦＥＴ８３０、および抵抗８４０の経路に流す。

ＭＯＳＦＥＴ８６０は、ＭＯＳＦＥＴ８３０のゲートおよび基準電位ＰＧＮＤ間に接続され、制御信号ＯＵＴＯＦＦをゲートに入力する。ＭＯＳＦＥＴ８６０は、制御信号ＯＵＴＯＦＦが０の場合にオフとなる。ＭＯＳＦＥＴ８６０は、制御信号ＯＵＴＯＦＦが１の場合にオンとなり、ＭＯＳＦＥＴ８３０を強制的にオフとしてＭＯＳＦＥＴ８００に電流を流さないようにする（電流ｉ１＝０）。

以上に示したスイッチング回路１７０は、制御電圧ＯＵＴＯＦＦが０である場合に、制御電圧ＩＤＲＥＦに応じた電流をカレントミラー回路により増幅した駆動電流をスイッチング素子１５に供給してスイッチング素子１５をオンとすることができる。また、制御電圧ＯＵＴＯＦＦが１である場合に、スイッチング素子１５の制御端子Ｇを基準電位ＰＧＮＤとすることにより、スイッチング素子１５をオフとすることができる。

スイッチング回路１７０は、タイマ８７０を含んでよい。タイマ８７０は、制御信号ＯＵＴＯＦＦが予め定められた最大オン時間の間論理Ｌであった場合に、ＭＯＳＦＥＴ８２０およびＭＯＳＦＥＴ８６０に供給する制御信号ＯＵＴＯＦＦを強制的に立ち上げる。これにより、駆動装置１００は、駆動装置１００の外部の装置または入力バッファ１２０の故障等によって制御信号ＩＮまたはＯＵＴＯＦＦが論理Ｌのまま固定となった場合においても、スイッチング素子１５のオン時間が最大オン時間を超えると駆動装置１００内の制御信号ＯＵＴＯＦＦを強制的に論理Ｈとしてスイッチング素子１５を強制的に遮断することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ クロック発生装置
５ 装置
１０ 駆動素子
１５ スイッチング素子
２０ 主スイッチング素子
３０ センススイッチング素子
４０ 温度センサ
５０ 電圧制御発振器
５１ リングオシレータ
５２ 増幅器
５３ 交互クロック発生回路
６０ 制御電圧発生器
６１ バイアス電流源
６２ 第１変換器
６３ 第２変換器
７０ 起動電圧発生器
８０ 起動回路
８１ 遅延回路
１００ 駆動装置
１１０ 電源
１２０ 入力バッファ
１３０ 温度検出回路
１４０ 電流検出回路
１５０ 駆動回路
１６０ 電圧出力回路
１７０ スイッチング回路
１８０ クロック発生装置
２００－１～２ コンパレータ
２１０－１～２ タイマ
２２０ デコーダ
５００ コンパレータ
５１０ フリップフロップ
５２０ タイマ
７００ 起動電圧発生器
７１０ ＡＤ変換器
７２０ 否定論理素子
７３０ ＦＦ
７４０ ＤＡ変換器
８００ ＭＯＳＦＥＴ
８１０－１～４ ＭＯＳＦＥＴ
８２０ ＭＯＳＦＥＴ
８３０ ＭＯＳＦＥＴ
８４０ 抵抗
８５０ 差動増幅回路
８６０ ＭＯＳＦＥＴ
８７０ タイマ

Claims (9)

1. 入力される制御電圧に応じたクロックを出力する電圧制御発振器と、
   前記クロックの周波数と目標周波数との差に応じた前記制御電圧を発生する制御電圧発生器と、
   前記電圧制御発振器の起動期間に前記電圧制御発振器に供給する起動電圧を発生する起動電圧発生器と、
   前記電圧制御発振器の起動開始から前記起動期間の間、前記制御電圧を前記起動電圧に設定する起動回路と
   を備えるクロック発生装置。
2. 前記起動期間は、前記クロックの１周期以上の期間である請求項１に記載のクロック発生装置。
3. 前記起動期間は、前記電圧制御発振器の起動開始後、前記電圧制御発振器が予め定められた数のクロックパルスを出力するまでの期間である請求項１に記載のクロック発生装置。
4. 前記起動電圧発生器は、温度変動に応じた前記電圧制御発振器の周波数変動を抑える前記起動電圧を発生する請求項１に記載のクロック発生装置。
5. 前記起動電圧発生器は、
   前記電圧制御発振器の起動中に前記制御電圧の電圧値を記憶する記憶部を有し、
   前記電圧制御発振器が一旦停止された後再起動する場合の前記起動期間に前記記憶部に記憶された前記電圧値に応じた前記起動電圧を発生する
   請求項１に記載のクロック発生装置。
6. 前記記憶部は、不揮発性メモリである請求項５に記載のクロック発生装置。
7. 前記制御電圧発生器は、
   前記目標周波数に応じたバイアス電流を発生するバイアス電流源と、
   前記クロックの周波数に応じたフィードバック電流を出力する第1変換器と、
   前記バイアス電流と前記フィードバック電流との差に応じた前記制御電圧を出力する第２変換器と
   を有する請求項１に記載のクロック発生装置。
8. スイッチング素子を駆動する駆動装置であって、
   入力される制御信号に応じて前記スイッチング素子のオンオフを制御する駆動回路と、
   請求項１から７のいずれか一項に記載のクロック発生装置と
   を備え、
   前記クロック発生装置は、前記駆動装置内において計時に用いられるタイマに前記クロックを供給する
   駆動装置。
9. 前記電圧制御発振器は、前記スイッチング素子のオンを指示する前記制御信号に応じて起動され、前記スイッチング素子のオフを指示する前記制御信号に応じて停止される請求項８に記載の駆動装置。

Images