JP2024046657A - 半導体基板接合体及びその製造方法 - Google Patents
半導体基板接合体及びその製造方法 Download PDFInfo
- Publication number
- JP2024046657A JP2024046657A JP2024005694A JP2024005694A JP2024046657A JP 2024046657 A JP2024046657 A JP 2024046657A JP 2024005694 A JP2024005694 A JP 2024005694A JP 2024005694 A JP2024005694 A JP 2024005694A JP 2024046657 A JP2024046657 A JP 2024046657A
- Authority
- JP
- Japan
- Prior art keywords
- metal region
- substrate
- signal transmission
- ground
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 280
- 239000004065 semiconductor Substances 0.000 title description 13
- 238000004519 manufacturing process Methods 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 430
- 239000002184 metal Substances 0.000 claims abstract description 430
- 230000008054 signal transmission Effects 0.000 claims abstract description 175
- 238000005304 joining Methods 0.000 description 43
- 239000007769 metal material Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 21
- 238000001994 activation Methods 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 16
- 239000012212 insulator Substances 0.000 description 15
- 239000002245 particle Substances 0.000 description 15
- 230000004913 activation Effects 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 11
- 238000011282 treatment Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910052755 nonmetal Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000013011 mating Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 2
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000036571 hydration Effects 0.000 description 1
- 238000006703 hydration reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- -1 vapor Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;を備える接合構造又は接合体が提供される。
いくつかの実施形態では、前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合されている。
いくつかの実施形態では、前記第一グランド金属領域と前記第二グランド金属領域とは接合されている。
本明細書で使用される「基板」という用語は、一般に、半導体又は絶縁体の平板の材料をさす。しかしながら、この用語は限定的に解釈すべきでない。基板は、1つまたは複数の材料、または1つまたは複数の材料の層がその上に堆積され得る構造を指すように広く解釈されるべきである。基板は、その上に堆積された材料の1つまたは複数の層を含み得る。基板は、例えば、これらに限定されないが、材料の1つまたは複数の層を含むウェハ又はチップを含み得る。その上に誘電体層、金属層などが堆積されている。基板は、2次元の面方向に実質的に一定の厚さを有する平板形状を有していてもよい。しかしながら、基板の形状は平板に限られない。基板は、3次元形状を有していてもよい。
第二信号伝送金属領域の面積より大きくてもよい。
図1を参照して、一つの実施形態について説明する。図1Aに、接合される2つの基板110,120を模式的に示す。
いくつかの実施形態では、基板の絶縁面は、接合プロセスの前、最中又は後に接触するように構成されていてもよく、又は接合されてもよい。図2を参照して、一つの実施形態について説明する。図2Aに、接合される2つの基板210,220を模式的に示す。
いくつかの実施形態では、3つ以上の基板を接合してもよい。
図3を参照して、一つの実施形態について説明する。図3に示す基板接合体300は、上基板310、下基板330とそれらに挟まれた中間基板320とを備えている。ここで、各基板は、実施形態1に示したように、金属領域は各接合面において絶縁面から突出している。中間基板320は、例えば非限定的に、インターポーザ基板であってもよい。
図4を参照して、一つの実施形態について説明する。図4に示す基板接合体400は、上基板410、下基板430とそれらに挟まれた中間基板420とを備えている。ここで、各基板は、実施形態2に示したように、金属領域は各接合面において絶縁面と実質的に面一に形成されている。実施形態3と同様に、中間基板420は、例えば非限定的に、インターポーザ基板であってもよい。
図5に、非限定的な一実施例として、インターポーザとして使用し得る基板510の構造を示す。図5は、基板510の斜視図であり、その中心部の絶縁体又は半導体の部分は、内部の構造を示すために省略されている。
図6に、一実施例として、アナログ信号伝送領域610とデジタル信号伝送領域650とを備える接合面600の構成を示す。図6は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよい。
低ノイズ増幅器(LNA)のゲート電圧(LNA_VDD)、グランド(LNA_GND)、IN(LNA_IN)及びNIN(LNA_NIN);
リングインジケータ(RI)のゲート電圧(RI_VDD)及びグランド(RI_GND);
トランスミッション回路(TX)のゲート電圧(TX_VDD)、グランド(TX_GND)、出力の差動ペアOUT(TX_OUT)及びNOUT(TX_NOUT);
スイッチ(SW)のVdd(SW_VDD)、グランド(SW_GND),コントロールの差動ペア(SW_CTL,NSW_CTL);
テストリフレッシュ(RF)信号(RF_TST);
テストグランド(TEST_GND);
クロック信号(TCLK_IN);
など。図6及び上記に示したアナログ信号伝送領域613の種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
デジタルデバイス(D)信号伝送領域661:デジタルデバイスゲート電圧(D_VDD)及びグランド(D_GND);
制御信号伝送領域663:(REQ(Request to Send)、AQ(Acquire to Send)、ENABLE(Enable for signal));
高速バス信号伝送領域665:(Q/NQ(Output Signal/Negative output signal)、D/ND(Input Signal/ Negative input signal));
近接するボールリッドアレイへの信号伝送領域667;
クロック信号伝送領域669(データクロック(DCLK),タイミング回路(TADJ),TX_VALID(Transmit Signal Valid)、DPH(Data Phase timing)など));
シリアル通信信号伝送領域671(TXD/NTXD);
など。ただし、図6に示すデジタル信号伝送領域652のグルーピング及び種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
図7に、一実施例に係る、グランド金属領域710と信号伝送金属領域720とを備える接合面700の構成を示す。図7は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよく、例えばシングルエンドパッドの一面に用いられてもよい。
図8に、一実施例に係る接合面800を示す。接合面800は、複数のチップ領域810を備えている。各チップ領域810は、グランド金属領域811と伝送金属領域813とを備えている。接合面800を含むウェハは、そのチップ領域の境界に、接合面800上で格子状に規定される境界線830に沿って、ダイシングによって切断される。図8において破線で示す境界線830は、ウェハ上に幾何学的に規定され、必ずしもウェハの表面に物理的に準備されなくてもよい。図8に示す接合面800は、境界線830を含む切断金属領域820を備えている。したがって、ウェハは、この切断金属領域820内で切断され、複数のチップ領域810に分割される。切断金属領域820は、グランドに接続され又は接続されるように構成されていてもよく、グランドに接続されなくてもよい。
図9に、一実施例に係る接合面900を示す。接合面900は、複数のチップ領域910を備えている。各チップ領域910は、伝送金属領域912を備えている。接合面900を含むウェハは、そのチップ領域の境界に、接合面900上で格子状に規定される境界線930に沿って、ダイシングによって切断される。図9に示す接合面900は、境界線930に沿って形成された周辺金属領域930と、接合金属領域930の中心を通って境界線930を含むように形成された非金属領域940とを備えている。境界線930は、この非金属940の内部又はそれに沿って規定されている。あるいは逆に、非金属部940に沿って境界線930が規定されている。したがって、ウェハは、この周辺金属領域920の非金属940にそって切断され、複数のチップ領域910に分割される。図9では、周辺金属領域920は、グランドに接続されており、グランド金属領域として機能する。
まず、一実施形態に係る接合方法を説明する。
少なくとも一対の基板を提供する。いくつかの実施形態では、一対の基板の両方が、グランド金属領域(又は電源金属領域)と信号伝送金属領域とを備える。
次に、対応する金属領域を、他の基板の対応する領域と接触させる。
所定の金属領域の間で、電気的接続を形成する。
いくつかの実施形態では、表面活性化を行わなくてもよい。例えば、基板を互いに接触させ、接触した状態で、両方の基板を加熱してもよい。加熱により、金属領域の表面に存在する酸化物又は不純物などが除去され、金属が直接他の金属と接触して、強固な接合を形成することができる。表面が活性化されていても、接触又は接合後に熱を加えてもよい。
例えば、図2に示すように、接合時に、絶縁体他の基板の絶縁体又は金属領域と接触してもよい。いくつかの実施形態では、絶縁体が、金属領域と同時に接触してもよい。例えば、図1に示すように、金属領域が、絶縁面より突出して形成された基板を用いてもよい。金属領域の一部が他の基板と接触しても、電気的及び/又は機械的に十分な接合が形成されない。しかし、絶縁体の一部が他の基板と接触し、接合してもよい。絶縁体が高い表面活性度を有していると、絶縁体の接合が先に生じその接合面積が増大する。これにより、突出した金属領域の表面に圧力がかかり、金属領域が圧縮される。これにより、金属領域の強固な接合を得ることができる。いくつかの実施形態では、絶縁体が先に他の基板と接触し、実質的にその後、金属領域が接触又は接合してもよい。いくつかの実施形態では、絶縁体が先に他の基板と接触し、実質的にその後、金属領域が接触又は接合してもよい。
図10に、シミュレーションに用いた基板接合体1000の構造を示す。基板接合体1000は、3つの層からなり、それらの層には、上面及び下面にプレーングランド(グランド金属領域)と、信号伝送パッドとが配置されている。層の間は、グランドTSVと信号TSVとで接続されている。本モデルは、50Ωの伝送線路を有するように構成されている。
A001
接合構造であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;
を備え、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合され、及び
前記第一グランド金属領域と前記第二グランド金属領域とは接合された、
接合構造。
A002
上記実施形態のいずれかに記載の接合構造であって、
前記第一基板は、前記第一基板を貫通して前記第一信号伝送金属領域に接続された貫通電極を備え、及び/又は
前記第二基板は、前記第二基板を貫通して前記第二信号伝送金属領域に接続された貫通電極を備える、
接合構造。
A003
上記実施形態のいずれかに記載の接合構造であって、
前記第一基板は、前記第一基板を貫通して前記第一グランド金属領域に接続された貫通電極を備え、及び/又は
前記第二基板は、前記第二基板を貫通して前記第二グランド金属領域に接続された貫通電極を備える、
接合構造。
A004
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二グランド金属領域は、グランド又は電源に接続されている、
接合構造。
A005
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属面及び/又は前記第一信号伝送金属面は、電子素子(例えばトランジスタ)に接続され、及び
前記グランド又は前記電源は、前記電子素子(例えばトランジスタ)のグランド又は電源である、
接合構造。
A011
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の10%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の10%以上である、
接合構造。
A012
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の30%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の30%以上である、
接合構造。
A013
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の60%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の60%以上である、
接合構造。
A014
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二グランド金属領域の面積は、前記第一又は第二信号伝送金属領域の面積より大きい、
接合構造。
A021
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内で、前記第一又は第二グランド金属領域に実質的に囲まれている、
接合構造。
A031
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内で、前記第一又は第二グランド金属領域から離間されて配置されている、
接合構造。
A033
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内方向で、前記第一又は第二グランド金属領域から、0.1μm以上離間して配置されている、
接合構造。
A034
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二接合面は、前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域との間の離間部において、絶縁面を備える、
接合構造。
A035
上記実施形態のいずれかに記載の接合構造であって、
前記第一接合面は、前記第一信号伝送金属領域と前記第一グランド金属領域との間に配置された第一絶縁面を備え、
前記第二接合面は、前記第二信号伝送金属領域と前記第二グランド金属領域との間に配置された第二絶縁面を備え、
前記第一絶縁面と前記第二絶縁面とは互いに接合されている、
接合構造。
A035b
上記実施形態のいずれかに記載の接合構造であって、
前記第一接合面は、前記第一信号伝送金属領域と前記第一グランド金属領域との間に配置された第一絶縁面を備え、
前記第二接合面は、前記第二信号伝送金属領域と前記第二グランド金属領域との間に配置された第二絶縁面を備え、
前記第一絶縁面と前記第二絶縁面とは互いに接合されていない、
接合構造。
A036
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域とは、互いに対して非接触である、
接合構造。
A037
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域との間の離間部は、気体又は実質的に真空で形成されている、
接合構造。
A041
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二信号伝送金属領域は、複数の第一及び/又は第二信号伝送金属領域を備える、
接合構造。
A042
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二信号伝送金属領域は、アナログ信号を伝送するための少なくとも1つの信号伝送金属領域と、デジタル信号を伝送するための少なくとも1つの信号伝送金属領域とを備える、
接合構造。
A051
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二グランド金属領域は、該当する接合面内で互いから絶縁された複数の第一及び/又は第二グランド金属領域を備える、
接合構造。
A052
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二グランド金属領域は、グランド及び/又は異なる電源に接続されている、
接合構造。
A053
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二グランド金属領域の一部は、該当する接合面内で、前記アナログ信号用の信号伝送金属領域を囲むように配置され、
前記複数の第一及び/又は第二グランド金属領域の他の一部は、該当する接合面内で、前記デジタル信号用の信号伝送金属領域を囲むように配置された、
接合構造。
A061
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、その領域全体に又はベタに配置された金属材料を有する、
接合構造。
A062
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、面積的にその領域の一部を覆うように配置された金属材料を有する、
接合構造。
A063
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、金属材料が配置されていない金属材料非占有部を有する、
接合構造。
A064
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部は、前記グランド金属領域の全体又は一部に周期的に配置された、
接合構造。
A065
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部又は前記金属材料は、前記グランド金属領域内に周期的に配置された、
グランド金属領域の全体又は一部に周期的に配置された、
接合構造。
A066
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部又は前記金属材料は、前記グランド金属領域内にメッシュ状に配置された、
接合構造。
A067
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部の面積は、前記グランド金属領域の面積の、10%から50%である、
接合構造。
A101
接合構造であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;
前記第一基板と接合された第二基板であって、
第二上側信号伝送金属領域と前記第二上側信号伝送金属領域から絶縁された第二上側グランド金属領域とを有し、前記第一接合面に対向する第二上側接合面と、
第二下側信号伝送金属領域と前記第二下側信号伝送金属領域から絶縁された第二下側グランド金属領域とを有する第二下側接合面と、
を備える第二基板;及び
前記第二基板と接合された第三基板であって、第三信号伝送金属領域と前記第三信号伝送金属領域から絶縁された第三グランド金属領域とを有し、前記第二下側接合面に対向する第三接合面を有する第三基板;
を備え、
前記第一信号伝送金属領域と前記第二上側信号伝送金属領域とは接合され、
前記第一グランド金属領域と前記第二上側グランド金属領域とは接合され、
前記第二下側信号伝送金属領域と前記第三信号伝送金属領域とは接合され、及び
前記第二下側グランド金属領域と前記第三グランド金属領域とは接合されている、
接合構造。
A102
上記実施形態のいずれかに記載の接合構造であって、
互いに接合された複数の基板を備える、
接合構造。
A201
上記実施形態のいずれかに記載の接合構造を備える電子素子。
A202
上記実施形態のいずれかに記載の接合構造を備える電子回路モジュール。
A203
上記実施形態のいずれかに記載の接合構造を備える電子機器。
B001
基板を接合する方法であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板を提供すること;
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板を提供すること;
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること;及び
前記第一グランド金属領域と前記第二グランド金属領域とを接触させること、
を備える方法。
B011
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させることは、前記第一信号伝送金属領域と前記第二信号伝送金属領域とを電気的に接続することを備え、
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、前記第一グランド金属領域と前記第二グランド金属領域とを電気的に接続することを備える、
方法。
B012
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること、及び前記第一グランド金属領域と前記第二グランド金属領域とを接触させることの前に、
前記第一信号伝送金属領域と前記第二信号伝送金属領域との少なくとも一方の表面を活性化させること、及び
前記第一グランド金属領域と前記第二グランド金属領域との少なくとも一方の表面を活性化させること、
を更に備え、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させることは、前記活性化された表面を他方に接触させることを備え、
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、前記活性化された表面を他方に接触させることを備える、
方法。
B013
上記実施形態のいずれかに記載の方法であって、
前記接触させることは、真空中で接触させることを備える、
方法。
B014
上記実施形態のいずれかに記載の方法であって、
前記活性化は、プラズマ処理、イオン衝撃、原子ビーム照射、ラジカル照射、及び電磁波照射からなる群から選択されるプロセスを備える、
方法。
B015
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること、及び前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、非加熱又は常温で行われる、
方法。
B016
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること;及び
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることの後に、前記第一基板及び前記第二基板を加熱すること
を更に備える方法。
低ノイズ増幅器(LNA)のゲート電圧(LNA_VDD)、グランド(LNA_GND)、IN(LNA_IN)及びNIN(LNA_NIN);
リングインジケータ(RI)のゲート電圧(RI_VDD)及びグランド(RI_GND);
トランスミッション回路(TX)のゲート電圧(TX_VDD)、グランド(TX_GND)、出力の差動ペアOUT(TX_OUT)及びNOUT(TX_NOUT);
スイッチ(SW)のVdd(SW_VDD)、グランド(SW_GND),コントロールの差動ペア(SW_CTL,NSW_CTL);
テストリフレッシュ(RF)信号(RF_TST);
テストグランド(TEST_GND);
クロック信号(TCLK_IN);
など。図6及び上記に示したアナログ信号伝送領域613の種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
デジタルデバイス(D)信号伝送領域661:デジタルデバイスゲート電圧(D_VDD)及びグランド(D_GND);
制御信号伝送領域663:(REQ(Request to Send)、AQ(Acquire to Send)、ENABLE(Enable for signal));
高速バス信号伝送領域665:(Q/NQ(Output Signal/Negative output signal)、D/ND(Input Signal/ Negative input signal));
近接するボールグリッドアレイへの信号伝送領域667;
クロック信号伝送領域669(データクロック(DCLK),タイミング回路(TADJ),TX_VALID(Transmit Signal Valid)、DPH(Data Phase timing)など));
シリアル通信信号伝送領域671(TXD/NTXD);
など。ただし、図6に示すデジタル信号伝送領域652のグルーピング及び種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
図7に、一実施例に係る、信号伝送金属領域710とグランド金属領域720とを備える接合面700の構成を示す。図7は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよく、例えばシングルエンドパッドの一面に用いられてもよい。
Claims (1)
- 接合構造であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;
を備え、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合され、及び
前記第一グランド金属領域と前記第二グランド金属領域とは接合された、
接合構造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021090724 | 2021-05-30 | ||
JP2021090724 | 2021-05-30 | ||
PCT/JP2022/021865 WO2022255286A1 (ja) | 2021-05-30 | 2022-05-30 | 半導体基板接合体及びその製造方法 |
JP2023525808A JP7428336B2 (ja) | 2021-05-30 | 2022-05-30 | 半導体基板接合体及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023525808A Division JP7428336B2 (ja) | 2021-05-30 | 2022-05-30 | 半導体基板接合体及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2024046657A true JP2024046657A (ja) | 2024-04-03 |
JP2024046657A5 JP2024046657A5 (ja) | 2024-04-24 |
Family
ID=84323238
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023525808A Active JP7428336B2 (ja) | 2021-05-30 | 2022-05-30 | 半導体基板接合体及びその製造方法 |
JP2024005694A Pending JP2024046657A (ja) | 2021-05-30 | 2024-01-17 | 半導体基板接合体及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023525808A Active JP7428336B2 (ja) | 2021-05-30 | 2022-05-30 | 半導体基板接合体及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP4358120A1 (ja) |
JP (2) | JP7428336B2 (ja) |
KR (1) | KR20240027632A (ja) |
CN (1) | CN117652015A (ja) |
TW (1) | TW202341300A (ja) |
WO (1) | WO2022255286A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201101476A (en) | 2005-06-02 | 2011-01-01 | Sony Corp | Semiconductor image sensor module and method of manufacturing the same |
JP5134194B2 (ja) * | 2005-07-19 | 2013-01-30 | ナミックス株式会社 | 部品内蔵デバイス及び製造方法 |
JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
JP7353729B2 (ja) * | 2018-02-09 | 2023-10-02 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法 |
-
2022
- 2022-05-30 TW TW111120113A patent/TW202341300A/zh unknown
- 2022-05-30 JP JP2023525808A patent/JP7428336B2/ja active Active
- 2022-05-30 EP EP22816034.7A patent/EP4358120A1/en active Pending
- 2022-05-30 CN CN202280047956.XA patent/CN117652015A/zh active Pending
- 2022-05-30 KR KR1020237045484A patent/KR20240027632A/ko unknown
- 2022-05-30 WO PCT/JP2022/021865 patent/WO2022255286A1/ja active Application Filing
-
2024
- 2024-01-17 JP JP2024005694A patent/JP2024046657A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117652015A (zh) | 2024-03-05 |
JP7428336B2 (ja) | 2024-02-06 |
JPWO2022255286A1 (ja) | 2022-12-08 |
EP4358120A1 (en) | 2024-04-24 |
TW202341300A (zh) | 2023-10-16 |
WO2022255286A1 (ja) | 2022-12-08 |
KR20240027632A (ko) | 2024-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI297185B (en) | Process for manufacturing semiconductor device and kit | |
TWI375309B (en) | Wafer level package with die receiving through-hole and method of the same | |
WO2022051103A1 (en) | Bonded structure with interconnect structure | |
JP2006286677A (ja) | 半導体装置及びその製造方法 | |
US9490220B2 (en) | Redistribution structures for microfeature workpieces | |
JP2007067407A (ja) | 後面接地型フリップチップ半導体パッケージ | |
JP2020161848A (ja) | 半導体装置及びその製造方法 | |
US9741644B2 (en) | Stacking arrangement for integration of multiple integrated circuits | |
US10649503B2 (en) | Device comprising compressed thermal interface material (TIM) and electromagnetic (EMI) shield comprising flexible portion | |
JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
JP2013537365A (ja) | ポリマー充填剤溝を有する半導体チップデバイス | |
US20130037942A1 (en) | Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages | |
TW544876B (en) | Semiconductor device and process for fabricating the same | |
JP2004111415A (ja) | 回路基板およびその製造方法、並びに半導体装置およびその製造方法 | |
US20120074521A1 (en) | Method of manufacturing capacitor, and capacitor, circuit substrate and semiconductor apparatus | |
TW201511624A (zh) | 零件內建基板及其製造方法 | |
JP4106438B2 (ja) | 多層微細配線インターポーザおよびその製造方法 | |
US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
JP7428336B2 (ja) | 半導体基板接合体及びその製造方法 | |
JPH08125120A (ja) | 半導体装置およびその製造方法 | |
CN112635299A (zh) | 低温沉积方法、半导体器件的键合方法和芯片 | |
Chao et al. | Multi-layer thin-film substrates for multi-chip packaging | |
TW200830523A (en) | A multi-chip electronic circuit module and a method of manufacturing | |
CN116313827A (zh) | Fcbga玻璃芯板、封装基板及其制备方法 | |
US20220148953A1 (en) | Hybrid reconstituted substrate for electronic packaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240315 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |