JP2024046657A - 半導体基板接合体及びその製造方法 - Google Patents

半導体基板接合体及びその製造方法 Download PDF

Info

Publication number
JP2024046657A
JP2024046657A JP2024005694A JP2024005694A JP2024046657A JP 2024046657 A JP2024046657 A JP 2024046657A JP 2024005694 A JP2024005694 A JP 2024005694A JP 2024005694 A JP2024005694 A JP 2024005694A JP 2024046657 A JP2024046657 A JP 2024046657A
Authority
JP
Japan
Prior art keywords
metal region
substrate
signal transmission
ground
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024005694A
Other languages
English (en)
Other versions
JP2024046657A5 (ja
Inventor
唯知 須賀
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BONDTECH CO Ltd
Original Assignee
BONDTECH CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BONDTECH CO Ltd filed Critical BONDTECH CO Ltd
Publication of JP2024046657A publication Critical patent/JP2024046657A/ja
Publication of JP2024046657A5 publication Critical patent/JP2024046657A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/278Post-treatment of the layer connector
    • H01L2224/27848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32104Disposition relative to the bonding area, e.g. bond pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】信頼性があり、接合強度と高速信号伝送特性とを満足する構造を提供する。【解決手段】接合される一対の基板100の構造であって、信号伝送金属領域113及び信号伝送金属領域113から絶縁されたグランド金属領域111を備える絶縁面115を有する基板110と、基板110と接合され、信号伝送金属領域123及び信号伝送金属領域123から絶縁されたグランド金属領域121を備える絶縁面125を有する基板120と、を備え、信号伝送金属領域113と信号伝送金属領域123は接合され、かつ、グランド金属領域111とグランド金属領域121が接合される。【選択図】図1

Description

本開示は、半導体基板接合体及びその製造方法に関する。
近年、クラウドコンピューティングの発展に伴い、ビッグデータを取り扱う情報処理が増加した。特に人工知能(AI:Artificial Intelligence)処理では、ビッグデータへの高頻度かつ高速のアクセスが求められている。ハードウェアにおいては、例えばチップレット、3D実装モジュールなどの構造が進化してきている。半導体電子回路は、多層積層構造を有し、2層又はそれ以上の層が積層されている。ここでは、ウェハ-ウェハ間、ウェハ-チップ間、チップ-インターポーザ間で電気的接続が形成されている。あるいは、半導体電子回路は、三次元構造を有し、ウェハまたはチップが積層されている。これにより、例えばメモリモジュールが形成され、半導体メモリのアクセスバンド幅を大きくすることができる。あるいはまた、ウェハ-ウェハ間の接合は、パワー半導体にも採用されている。
しかし、これらの積層構造、三次元構造などにおける、複数の層の間の接続を含む製造プロセスは、煩雑である。現在、その信頼性は、非常に深刻な問題である。さらに、高速信号の要求が高いが、接合強度と高速信号伝送特性とを満足する構造は提案されていない。
本開示のいくつかの実施形態では、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;を備える接合構造又は接合体が提供される。
いくつかの実施形態では、前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合されている。
いくつかの実施形態では、前記第一グランド金属領域と前記第二グランド金属領域とは接合されている。
本開示の技術によれば、例えば、力学的に強固な接合又は信頼性の高い接合を実現することができる。あるいはまた、例えば、電子回路内での高速信号伝送特性を良好に保つことができる。さらにまたそのような3次元構造を有する電子回路、モジュール、又はシステムを構築することができる。
本開示のさらなる態様および利点は、本開示の例示的な実施形態のみが示され説明される以下の詳細な説明から当業者には容易に明らかになるであろう。理解されるように、本開示は、他の異なる実施形態が可能であり、そのいくつかの詳細は、本開示から逸脱することなく、様々な明白な点で修正が可能である。したがって、図面および説明は、本質的に例示と見なされるべきであり、限定と見なされるべきではない。
1Aは、一実施形態に係る、接合される一対の基板の構造を模式的に表す断面図である;1Bは、それらの一対の基板の接合により製造された基板接合体の構造を模式的に表す断面図である。 2Aは、一実施形態に係る、接合される一対の基板の構造を模式的に表す断面図である;2Bは、それらの一対の基板の接合により製造された基板接合体の構造を模式的に表す断面図である。 一実施形態に係る、3つの基板を含む基板接合体の構造を模式的に表す断面図である。 一実施形態に係る、3つの基板を含む基板接合体の構造を模式的に表す断面図である。 一実施形態に係る、基板接合体に用いられる基板の構造を模式的に表す斜視図である。 一実施形態に係る、基板の接合面の構成を模式的に表す上面図である。 一実施形態に係る、基板の接合面の構成を模式的に表す上面図である。 一実施形態に係る、基板の接合面の構成を模式的に表す上面図である。 一実施形態に係る、基板の接合面の構成を模式的に表す上面図である。 シミュレーションに用いた基板接合体の構造を表す斜視図である。 シミュレーションによる通過特性と反射特性を表すグラフである。
<1.基板及び接合体の構造>
本明細書で使用される「基板」という用語は、一般に、半導体又は絶縁体の平板の材料をさす。しかしながら、この用語は限定的に解釈すべきでない。基板は、1つまたは複数の材料、または1つまたは複数の材料の層がその上に堆積され得る構造を指すように広く解釈されるべきである。基板は、その上に堆積された材料の1つまたは複数の層を含み得る。基板は、例えば、これらに限定されないが、材料の1つまたは複数の層を含むウェハ又はチップを含み得る。その上に誘電体層、金属層などが堆積されている。基板は、2次元の面方向に実質的に一定の厚さを有する平板形状を有していてもよい。しかしながら、基板の形状は平板に限られない。基板は、3次元形状を有していてもよい。
基板は、チップ、ウェハ、素子、モジュールなどであってもよい。基板は、プリント基板(PCB)、インターポーザ又はインターポーザ基板などであってもよい。基板は、シングルサイド、ダブルサイド又は多層のPCB又はインターポーザであってもよい。接合される基板は、同種の基板であってもよく、異なる種類又はカテゴリに属する基板であってもよい。例えば、チップとチップ、ウェハとウェハ、チップとウェハとが接合されてもよい。例えば、3以上の基板が接合されてもよい。例えば、1つ又は複数のインターポーザ基板は、複数の半導体チップに対して、それらの間に挟まれるように接合されてもよい。
いくつかの実施形態では、基板は接合面を有している。接合面は、他の基板と接合される面又は面領域として定義されてもよい。いくつかの実施形態では、接合面は、実質的に導電材料からなる金属領域を有していてもよい。いくつかの実施形態では、接合面は、実質的に非導電材料からなる非金属領域を有していてもよい。接合面は、金属領域及び非金属領域を有していてもよい。
本明細書で用いる「金属領域」は、一般に、基板の表面又は接合面上に形成され、実質的に導電材料からなる面領域をさす。いくつかの態様では、金属領域は、基板の表面に対して垂直方向のディメンジョンに対して定義されてもよい。
いくつかの実施形態では、金属領域の表面(上面)は、平坦に形成されていてもよい。金属領域の平坦面は、実質的に接合面に対して平行であってもよい。いくつかの実施形態では、金属領域の表面は、曲面又は凹凸を有する面であってもよい。金属領域の上面は、他の基板と接合されるように構成されていてもよい。いくつかの態様では、金属領域の上面は、同じ接合面に設けられた非金属領域の上面より突出して構成されてもよい。いくつかの態様では、金属領域の上面は、同じ接合面に設けられた非金属領域の上面と実質的に同じ高さを有していてもよい。
金属領域は、基板内部を部分的又は完全に貫通する貫通電極(本明細書では、基板材料が主にSiであるか否かに関わらずTSV(through-silicon via)と呼ぶ場合がある。)と接続されていてもよい。金属領域は、基板表面に沿って配置された又は内部を通り端部に通じる引き出し電極に接続されていてもよい。
本明細書で用いる「金属」は、特段の記載がない限り、一般に導電材料をさす。「金属」は、金属材料、非金属材料又はそれらの混合から実質的になっていてもよく、それらを含んでいてもよい。導電材料は、例えば非限定的に、半導体配線材料として用いられる又は用いられ得る材料であってもよい。金属材料(以下、「金属」と呼ぶ場合もある。)は、アルミニウム(Al)、銅(Cu)、コバルト(Co)、ルテニウム(Ru)、銀(Ag)、金(Au)からなる群又はそれらの一部の群から選ばれてもよい。金属材料は、その他の金属であってもよい。金属材料は、それらのいずれか複数の混合物又は合金であってもよい。導電材料は、非金属の導電材料であってもよい。導電材料は、例えば非限定的に、炭素(C)からなっていてもよく、それを含んでいてもよい。カーボン材料は、例えば非限定的に、多層グラフェン(MLG)、カーボンナノチューブ(CNT)などを含む。
いくつかの実施形態では、基板は、その接合面に、信号伝送金属領域とグランド金属領域とを有していてもよい。
本明細書で使用される「信号伝送金属領域」という用語は、接合体において、信号の伝送のために用いられる金属領域をさす。接合面に、複数の信号伝送金属領域が配置されていてもよい。接合体において、信号が信号伝送金属領域を介して伝送される。いくつかの実施形態では、接合体は、GHz、THz帯域の高速信号伝送構造と10Wから1000Wに対応できる機能とを有していてもよい。接合体は、情報処理装置に用いられる接続構造であってもよい。
信号伝送金属領域は、アナログ信号を伝送するための少なくとも1つの信号伝送金属領域を備えていてもよい。信号伝送金属領域は、デジタル信号を伝送するための少なくとも1つの信号伝送金属領域を備えていてもよい。信号伝送金属領域は、同一接合面において、少なくとも1つのアナログ信号伝送金属領域と、少なくとも1つのデジタル信号伝送金属領域とを備えていてもよい。
本明細書で使用される「グランド金属領域」という用語は、接合体において、例えばグランド及び電源に接続され、信号伝送を目的としない金属領域をさす。いくつかの実施形態では、「グランド金属領域」は、信号伝送金属領域以外の金属領域として定義されてもよい。接合面に、複数のグランド金属領域が配置されていてもよい。グランド金属領域は、接合体のグランドに接続されてもよい。「グランド金属領域」は、グランドに接続された狭義のグランド金属領域を含んでいてもよい。いくつかの実施形態では、「グランド金属領域」は、電源に接続された電源金属領域を含んでいてもよい。電源は、接合体の内部の又は接合体が接続される電子素子に電力を提供する。いくつかの実施形態では、グランド金属領域は、接合体において、グランド及び電源のいずれかに接続されていてもよく、接続されるように構成されていてもよい。いくつかの実施形態では、グランド金属領域は、電源に電気的に接続され又は接続されるように構成されてもよい。電源は、接合構造を介して伝送される信号を出力し又は受信する電子素子を駆動するために用いられてもよい。電源は、その電子素子に電気的に接続されてもよい。グランド金属領域は、電源のいずれかの極性に接続されてもよい。電源は、複数の電源を備えていてもよい。複数の電源は、複数のグランド金属領域に接続され、又は接続されるように構成されてもよい。
いくつかの実施形態では、グランド金属領域は、熱伝導の機能を有していてもよい。そのようなグランド金属領域は、放熱金属領域と呼んでもよい。放熱金属領域は、基板を貫通するサーマルビアに接続されていてもよい。これにより例えば、デバイス又は基板構造内で発生する熱を外部に伝導し、又はそれらを冷却することができる。サーマルビアは、複数の層又は基板にわたって、互いに接続されてもよく、複数の層又は基板の放熱金属領域を接続してもよい。放熱金属領域は、サーマルビアなどを介して、放熱板に接続されていてもよい。放熱板は、例えば、基板構造体の最終層(最上層又は最下層)に配置されていてもよい。いくつかの実施形態では、放熱金属領域は、パワーデバイス内の積層構造に接続して配置されてもよく、又はその内部に配置されてもよい。パワーデバイスは、放熱金属領域を含んでいてもよい。
信号伝送金属領域及びグランド金属領域の合計面積(a)の、それらが配置された接合面の面積(A)に対する比率(a/A)は、10,15,20,25,30,35,40,45,50,55,60,65,70,75,80,85,90,95%のいずれかの値以上であってもよく、又はそれより大きくてもよい。いくつかの実施形態では、この比率(a/A)は、25%以上であってもよい。いくつかの実施形態では、この比率(a/A)は、30%以上であってもよい。いくつかの実施形態では、この比率(a/A)は、60%以上であってもよい。この比率は、1つの接合体の中でも、基板ごと又は基板面ごとに異なっていてもよい。
いくつかの実施形態では、同一接合面上で、グランド金属領域の面積は、前記第一又は
第二信号伝送金属領域の面積より大きくてもよい。
比較的広い面積を有するグランド金属領域が接合されることで、2つの接合された基板の接合強度を、十分に高めることができる。例えば、熱応力又は外部からの力の印加(落下での衝撃など)に対して十分な強度を得ることができる。
グランド金属領域と信号伝送金属領域とは、互いに絶縁されていてもよい。グランド金属領域と信号伝送金属領域とは、接合面内で絶縁されていてもよい。グランド金属領域と信号伝送金属領域とは、接合体全体にわたって常に互いに絶縁されていてもよい。グランド金属領域と信号伝送金属領域とは、それらの間に配置された絶縁材料によって絶縁されてもよい。絶縁材料は、接合面において絶縁面を形成していてもよい。絶縁面は、他の基板と接触又は接合されるように構成されていてもよい。グランド金属領域と信号伝送金属領域とは、接合面内で、互いに非接触で又は接触しないように配置されていてもよい。グランド金属領域と信号伝送金属領域とは、気体又は実質的に真空により、互いに絶縁されていてもよい。
いくつかの態様では、グランド金属領域と信号伝送金属領域とは、接合面内で又は接合面の面内方向に、互いに離間されていてもよい。その接合面内方向での離間距離は、0.05μm、0.06μm、0.07μm、0.08μm、0.09μm、0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μmのいずれかの値以上であってもよく、又はそれより大きくてもよい。
グランド金属領域は、該当する接合面内で、信号伝送金属領域を囲むように配置されていてもよい。
いくつかの実施形態では、グランド金属領域は、その領域全体にわたって実質的にベタ(gapless)に又はプレーン状(面状)に形成され又は配置された金属材料を有していてもよい。言い換えれば、グランド金属領域の金属領域は、その領域全体にわたって実質的にベタに形成されてもよい。
いくつかの実施形態では、グランド金属領域の金属材料は、面積的にその領域の一部に形成されてもよい。いくつかの態様では、グランド金属領域は、金属材料が配置されていない金属材料非占有部(空隙、非金属材料部とも呼ぶ。)を有していてもよい。金属材料又は金属材料非占有部は、グランド金属領域の全体又は一部に周期的に配置され又は形成されてもよい。例えば、金属材料又は金属材料非占有部は、グランド金属領域の全体又は一部にメッシュ状に配置され又は形成されてもよい。
グランド金属領域内の、金属材料非占有部の占める面積比率は、5%、10%、20%、30%、40%、50%,60%のいずれかの値以上であってもよく、又はそれより大きくてもよい。
グランド金属領域内の、金属材料非占有部の占める面積比率は、90%、80%、70%、60%、50%、40%,30%、20%、10%のいずれかの値以下であってもよく、又はそれより小さくてもよい。
本開示の基板接合体又は接合構造は、種々の電子回路等に接続されていてもよく、接続されるように構成されてもよく、それらを内部に含んでいてもよい。電子回路は、光電子回路であってもよい(本明細書では、「光電子回路」などを単に「電子回路」などとも呼ぶ場合がある。)。電子回路は、例えば非限定的に、電子素子、電子回路モジュール、電子製品、電子システムなどを含む。電子素子は、例えば非限定的に、トランジスタ(MOS、CMOS,FET、CMOSなど)、オペアンプ、ダイオード、抵抗器、インダクタ、キャパシタ、フォトカプラ、トランス、リレーなどを含む。電子回路は、デジタル回路及びアナログ回路の一方又は両方を含んでいてもよい。
電子回路は、デジタル回路又は素子であってもよく、ロジック回路であってもよい。電子回路は、論理回路であってもよく、集積回路(IC)(例えば、SSI,MSI,LSI,VLSI,ULSI,WSI、SoC,CCDまたはCMOSイメージセンサなど)であってもよい。電子回路は、CPU(Central Processing Univt),GPU(Graphic Processing Unit)などであってもよい。電子回路は、例えば非限定的に、ANDゲート、ORゲート、NOTゲート、NANDゲート、NORゲート、ExORゲートなどのゲート回路;フリップフロップ、カウンタ、レジスタ、シフトレジスタ、ラッチ、エンコーダ/デコーダ、マルチプレクサ/デマルチプレクサ、加算器、コンパレータなどの論理機能ブロック;バッファ、インバータなどの増幅機能を有する回路;スイッチ、マルチプレクサ、発振器あるいは位相同期回路(PLL)、などを含む。
電子回路は、アナログ回路又は素子であってもよい。電子回路は、例えば非限定的に、増幅回路、発振回路、フィルタ回路、演算回路、インピーダンス整合、変調回路、電源回路、高周波回路などを含む。
<実施形態1>
図1を参照して、一つの実施形態について説明する。図1Aに、接合される2つの基板110,120を模式的に示す。
基板110は、半導体又は絶縁体で形成された基板本体の接合面上に形成されたグランド金属領域111及び信号伝送金属領域113を備えている。基板110は更に、グランド金属領域111に接続された貫通電極112と、信号伝送金属領域113に接続された貫通電極114が、基板110を貫通するように形成されている。基板本体110の接合面上の表面(絶縁面)115に対して、グランド金属領域111及び信号伝送金属領域113は突出して形成されている。図1Aでは、グランド金属領域111と信号伝送金属領域113とは、その表面が絶縁面115又は基板本体110に対してほぼ同じ高さとなるように形成されている。
基板120は、基板110と同様の構成を有している。基板120は、半導体又は絶縁体で形成された基板本体の接合面上に形成されたグランド金属領域121及び信号伝送金属領域123を備えている。基板120は更に、グランド金属領域121に接続された貫通電極122と、信号伝送金属領域123に接続された貫通電極124が、基板120を貫通するように形成されている。基板本体120の接合面上の表面(絶縁面)125に対して、グランド金属領域121及び信号伝送金属領域123は突出して形成されている。図1Aでは、グランド金属領域121と信号伝送金属領域123とは、その表面が絶縁面125又は基板本体120に対してほぼ同じ高さとなるように形成されている。
図1Bに示すように、基板110のグランド金属領域111と基板120のグランド金属領域121とが接合され、基板110の信号伝送金属領域113と基板120の信号伝送金属領域123とが接合される。この接合により、各金属領域間に接合界面150が形成される。これにより、基板110のグランド金属領域111及び貫通電極112と、基板120のグランド金属領域121及び貫通電極122とが電気的に接続された。またこれにより、基板110と基板120とが接合され、基板接合体100が製造された。ここで、基板110の絶縁面115と基板120の絶縁面125とは、互いに接触せず、又は接合されていない。基板110の絶縁面115と基板120の絶縁面125とは、部分的に又は全体的に、互いに接触せず、又は接合されていなくてもよい。
本実施形態に限らず、グランド金属領域が接合されることで、高い強度の接合界面を形成することができる。
<実施形態2>
いくつかの実施形態では、基板の絶縁面は、接合プロセスの前、最中又は後に接触するように構成されていてもよく、又は接合されてもよい。図2を参照して、一つの実施形態について説明する。図2Aに、接合される2つの基板210,220を模式的に示す。
基板210は、半導体又は絶縁体で形成された基板本体の接合面上に形成されたグランド金属領域211及び信号伝送金属領域213を備えている。図2の基板210は更に、グランド金属領域211に接続された貫通電極212と、信号伝送金属領域213に接続された貫通電極214が、基板210を貫通するように形成されている。グランド金属領域211及び信号伝送金属領域213は、基板本体210の接合面上の表面(絶縁面)215と実質的に面一になるように形成されている。言い換えれば、グランド金属領域211、信号伝送金属領域213及び絶縁面215の表面は、基板210において実質的に同一の高さを有している。基板220も、基板210と同様の構成を有している。
図2Bに示すように、基板210のグランド金属領域211と基板220のグランド金属領域221とが接合され、基板210の信号伝送金属領域213と基板220の信号伝送金属領域223とが接合され、そして基板210の絶縁面215と基板220の絶縁面225とが接合される。この接合により、各金属領域間に接合界面250が形成される。これにより、基板210のグランド金属領域211及び貫通電極212と、基板220のグランド金属領域221及び貫通電極222とが電気的に接続された。またこれにより、基板210と基板220とが接合され、基板接合体200が製造された。ここで、基板210の絶縁面215と基板220の絶縁面225とは、互いに接触し、又は接合されている。基板210の絶縁面215と基板220の絶縁面225とは、部分的に又は全体的に、互いに接触し、又は接合されている。
本実施形態に限らず、絶縁面が接合されることで、より高い強度の接合界面を形成することができる。
いくつかの実施形態では、図1のように金属領域が絶縁面に対して突出している場合でも、絶縁面の接合が生じ得る。例えば、金属領域が先に他の基板に接触し、その後又は同時に、基板の弾性又は塑性変形により、絶縁面が他の基板に接触しうる。絶縁面の表面が高い結合力を有する(例えば、活性化されている)場合には、このような現象が起きやすい。
いくつかの実施形態では、金属領域は、絶縁面に対して凹形状に形成されていてもよい(不図示)。言い換えれば、金属領域は、絶縁面に対して低く形成されてもよい。この場合、絶縁面が他の基板に接触する。しかし、その後、加熱による膨張によって、金属領域は他の基板に接触してもよい。あるいはまた、加熱により金属領域の原子が拡散し、他の基板に到達してもよい。
<実施形態3:多層構造1>
いくつかの実施形態では、3つ以上の基板を接合してもよい。
図3を参照して、一つの実施形態について説明する。図3に示す基板接合体300は、上基板310、下基板330とそれらに挟まれた中間基板320とを備えている。ここで、各基板は、実施形態1に示したように、金属領域は各接合面において絶縁面から突出している。中間基板320は、例えば非限定的に、インターポーザ基板であってもよい。
中間基板320の上面には、グランド金属領域321aと信号伝送金属領域323aが配置され、上基板310のグランド基板領域311と信号伝送金属領域313とにそれぞれ接合されている。中間基板320の下面には、グランド金属領域321bと信号伝送金属領域323bが配置され、下基板330のグランド基板領域331と信号伝送金属領域333とにそれぞれ接合されている。この接合により、各金属領域間に接合界面350a,350bが形成される。これにより、上基板310のグランド金属領域311及び貫通電極312、中間基板320のグランド金属領域321a、貫通電極322及びグランド金属領域321b、及び下基板330のグランド金属領域331及び貫通電極332が電気的に接続されている。さらに、上基板310の信号伝送金属領域313及び貫通電極314、中間基板320の信号伝送金属領域323a、貫通電極324及び信号伝送金属領域323b、及び下基板330の信号伝送金属領域333及び貫通電極334が電気的に接続されている。上基板310、中間基板320及び下基板330が接合され、基板接合体300が構成されている。
<実施形態4:多層構造2>
図4を参照して、一つの実施形態について説明する。図4に示す基板接合体400は、上基板410、下基板430とそれらに挟まれた中間基板420とを備えている。ここで、各基板は、実施形態2に示したように、金属領域は各接合面において絶縁面と実質的に面一に形成されている。実施形態3と同様に、中間基板420は、例えば非限定的に、インターポーザ基板であってもよい。
中間基板420の上面には、グランド金属領域421a、信号伝送金属領域423a及び絶縁面425aが配置され、上基板410のグランド基板領域411、信号伝送金属領域413及び絶縁面415にそれぞれ接合されている。中間基板420の下面には、グランド金属領域421b、信号伝送金属領域423b及び絶縁面425bが配置され、下基板430のグランド基板領域431、信号伝送金属領域433及び絶縁面435にそれぞれ接合されている。この接合により、各金属領域間に接合界面450a,450bが形成される。これにより、上基板410のグランド金属領域411及び貫通電極412、中間基板420のグランド金属領域421a、貫通電極422及びグランド金属領域421b、及び下基板430のグランド金属領域431及び貫通電極432が電気的に接続されている。さらに、上基板410の信号伝送金属領域413及び貫通電極414、中間基板420の信号伝送金属領域423a、貫通電極424及び信号伝送金属領域423b、及び下基板430の信号伝送金属領域433及び貫通電極434が電気的に接続されている。さらに、絶縁面が他の絶縁面と接合されている。上基板410、中間基板420及び下基板430が接合され、基板接合体400が構成されている。
<実施例1:基板の構造>
図5に、非限定的な一実施例として、インターポーザとして使用し得る基板510の構造を示す。図5は、基板510の斜視図であり、その中心部の絶縁体又は半導体の部分は、内部の構造を示すために省略されている。
図5に示す基板510は、その上面にグランド金属領域511a、信号伝送金属領域513a及び電源金属領域515aを備え、上面から接合される基板の該当領域に接合されるように構成されている。さらに、上から2層目に、電源プレーン515a-2が配置され、上面の電源金属領域515aと接続されている。上から2層面に、複数の信号伝送金属領域513aを接続する配線513a-2が配置されている。それらは、有機絶縁体517aにより互いに絶縁されている。グランド金属領域511aは、対応する貫通電極512に接続されている。信号伝送金属領域513aは、対応する貫通電極514に接続されている。電源金属領域515aは、電源プレーン515a-2及び対応する貫通電極516に接続されている。
図5に示す基板510は更に、その下面にグランド金属領域511b、信号伝送金属領域513b(不図示)、及び電源金属領域515bを備え、下面から接合される基板の該当領域に接合されるように構成されている。下から2層目に電源プレーン515b-2が配置され、下面の電源金属領域515bと接続されている。それらは、有機絶縁体517bにより互いに絶縁されている。グランド金属領域511bは、対応する貫通電極512に接続されている。信号伝送金属領域513b(不図示)は、対応する貫通電極514に接続されている。電源金属領域515bは、対応する貫通電極516に接続されている。
接合面は、デジタル信号伝送領域とアナログ信号伝送領域とを備えていてもよく、それらの一方を備えていてもよい。
<実施例3:接合面の構成1>
図6に、一実施例として、アナログ信号伝送領域610とデジタル信号伝送領域650とを備える接合面600の構成を示す。図6は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよい。
図6に示すように、接合面600は、アナログ信号領域610とデジタル信号領域650とを備えている。
アナログ信号領域610は、アナロググランド金属領域611とアナログ信号伝送金属領域613とを備えている。複数のアナログ信号伝送金属領域(又はパッド)613が配置されている。アナロググランド金属領域611は、アナログ信号伝送金属領域613と離間され、それらを囲うように配置されている。アナロググランド金属領域611はグランド(不図示)に接続される。アナログ信号伝送領域613は、アナログ素子に接続され、又は接続されるように構成されてもよい。アナログ信号伝送領域613は、種々のピンに対応していてもよく、それらは、例えば非限定的に、以下を含む:
低ノイズ増幅器(LNA)のゲート電圧(LNA_VDD)、グランド(LNA_GND)、IN(LNA_IN)及びNIN(LNA_NIN);
リングインジケータ(RI)のゲート電圧(RI_VDD)及びグランド(RI_GND);
トランスミッション回路(TX)のゲート電圧(TX_VDD)、グランド(TX_GND)、出力の差動ペアOUT(TX_OUT)及びNOUT(TX_NOUT);
スイッチ(SW)のVdd(SW_VDD)、グランド(SW_GND),コントロールの差動ペア(SW_CTL,NSW_CTL);
テストリフレッシュ(RF)信号(RF_TST);
テストグランド(TEST_GND);
クロック信号(TCLK_IN);
など。図6及び上記に示したアナログ信号伝送領域613の種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
デジタル信号領域650は、デジタルグランド金属領域651とデジタル信号伝送金属領域653とを備えている。複数のデジタル信号伝送金属領域(又はパッド)653が配置されている。デジタルグランド金属領域651は、デジタル信号伝送金属領域653と離間され、それらを囲うように配置されている。デジタルグランド金属領域651はグランド(不図示)に接続される。デジタル信号伝送領域653は、デジタル素子に接続され、又は接続されるように構成されてもよい。デジタル信号伝送領域613は、種々のピンに対応していてもよい。伝送する信号の種類に応じて以下のように分けられる。ただし、それらは、例えば非限定的に、以下を含む:
デジタルデバイス(D)信号伝送領域661:デジタルデバイスゲート電圧(D_VDD)及びグランド(D_GND);
制御信号伝送領域663:(REQ(Request to Send)、AQ(Acquire to Send)、ENABLE(Enable for signal));
高速バス信号伝送領域665:(Q/NQ(Output Signal/Negative output signal)、D/ND(Input Signal/ Negative input signal));
近接するボールリッドアレイへの信号伝送領域667;
クロック信号伝送領域669(データクロック(DCLK),タイミング回路(TADJ),TX_VALID(Transmit Signal Valid)、DPH(Data Phase timing)など));
シリアル通信信号伝送領域671(TXD/NTXD);
など。ただし、図6に示すデジタル信号伝送領域652のグルーピング及び種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
<実施例4:接合面の構成2>
図7に、一実施例に係る、グランド金属領域710と信号伝送金属領域720とを備える接合面700の構成を示す。図7は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよく、例えばシングルエンドパッドの一面に用いられてもよい。
図7に示すグランド金属領域710は、接合面700の中心部に画定されている。グランド金属領域710の実質的な金属部711は、単一で、連続して又はベタで形成されておらず、個別にピン711として形成されている。グランド金属領域710のピン711は、電源又はグランドに接続され、又は接続されるように構成されている。
図7に示す信号伝送金属領域720は、グランド金属領域710の周囲に、それを囲むように画定されている。信号伝送金属領域720の実質的な金属部は、ピン状に形成されている。グランド金属領域710のピンは、信号用の金属領域721及びグランド用の金属領域723を備える。それらは、それぞれ、デバイスのゲート電圧(VDD)又はグランド(GND)に接続され、又は接続されるように構成されている。
<実施例5:接合面の構成4>
図8に、一実施例に係る接合面800を示す。接合面800は、複数のチップ領域810を備えている。各チップ領域810は、グランド金属領域811と伝送金属領域813とを備えている。接合面800を含むウェハは、そのチップ領域の境界に、接合面800上で格子状に規定される境界線830に沿って、ダイシングによって切断される。図8において破線で示す境界線830は、ウェハ上に幾何学的に規定され、必ずしもウェハの表面に物理的に準備されなくてもよい。図8に示す接合面800は、境界線830を含む切断金属領域820を備えている。したがって、ウェハは、この切断金属領域820内で切断され、複数のチップ領域810に分割される。切断金属領域820は、グランドに接続され又は接続されるように構成されていてもよく、グランドに接続されなくてもよい。
<実施例6:接合面の構成5>
図9に、一実施例に係る接合面900を示す。接合面900は、複数のチップ領域910を備えている。各チップ領域910は、伝送金属領域912を備えている。接合面900を含むウェハは、そのチップ領域の境界に、接合面900上で格子状に規定される境界線930に沿って、ダイシングによって切断される。図9に示す接合面900は、境界線930に沿って形成された周辺金属領域930と、接合金属領域930の中心を通って境界線930を含むように形成された非金属領域940とを備えている。境界線930は、この非金属940の内部又はそれに沿って規定されている。あるいは逆に、非金属部940に沿って境界線930が規定されている。したがって、ウェハは、この周辺金属領域920の非金属940にそって切断され、複数のチップ領域910に分割される。図9では、周辺金属領域920は、グランドに接続されており、グランド金属領域として機能する。
切断金属領域820及び周辺金属領域920は、図8及び図9に示す態様に限定されず、例えば、グランドに接続され又は接続されるように構成されていてもよく、グランドに接続されなくてもよい。このような接合面800,900を有するウェハを、他のウェハなどの基板と接合すると、切断金属領域820及び周辺金属領域920も接合に寄与する。これにより、例えば非限定的に、接合強度を向上することができ、さらに/あるいは、信号伝送特性を向上させることができる。
図6から図9に示された実施例の全体又は一部の特徴は、図示された実施例に限定されず、矛盾のない限り、互いに組み合わせて使用されてもよく、他の実施形態に組み込まれてもよい。
<2.接合方法>
まず、一実施形態に係る接合方法を説明する。
少なくとも一対の基板を提供する。いくつかの実施形態では、一対の基板の両方が、グランド金属領域(又は電源金属領域)と信号伝送金属領域とを備える。
次に、対応する金属領域を、他の基板の対応する領域と接触させる。
所定の金属領域の間で、電気的接続を形成する。
他の実施形態では、1つの基板は、必ずしも、他の基板のすべての金属領域に対応する金属領域を備えていなくてもよい。例えば、少なくとも1つの基板は、グランド金属領域(又は電源金属領域)と信号伝送金属領域とを備え、他方の基板は、その少なくとも1つを備えていてもよい。1つの基板は、必ずしも、他の基板のすべての金属領域に対応する金属領域を備えていなくてもよい。2つの接続された基板の間で、必要な信号伝送が可能になるように、2つの基板が接合される。
金属領域の表面は、基板を接触させる前に、活性化されてもよい。これにより、例えば、接合強度を向上することができる。あるいは、低温で、十分な強度を得ることができる。さらにまた、接触後に加熱する場合でも、その熱エネルギーを抑制することができる。
<表面活性化による常温接合法>
表面活性化処理は、エネルギー又はエネルギー粒子を、金属領域、金属材料など金属(大気下では通常酸化物に覆われている)、非金属領域、絶縁材料などの表面に対して照射することを含んでいてもよい。
エネルギー粒子は、イオンビーム源又は高速原子ビーム(FAB)源などの粒子ビーム原を用いて、使用されるガス粒子又は原子のイオン又は中性原子あるいはそれらの混合ガスを加速することで生成してもよい。エネルギー粒子の照射は、プラズマ源を用いて行ってもよい。
いくつかの実施形態では、粒子ビーム源を用いて、粒子に所定の運動エネルギーを与えることができる。粒子ビーム源は、例えば圧力が1×10-5Pa(パスカル)以下などの真空中で作動する。比較的高い真空に引くために真空ポンプの作動により、金属領域の表面から除去された物質が効率よく雰囲気外へ排気される。これにより、露出された新生表面への望ましくない物質の付着を抑制することができる。さらに、粒子ビーム源は、比較的高い加速電圧を印加することができるので、高い運動エネルギーを粒子に付与することができる。したがって、効率よく表面層の除去及び新生表面の活性化を行うことができると考えられる。
中性原子ビーム源としては、高速原子ビーム源(FAB,Fast Atom Beam)を用いることができる。高速原子ビーム源(FAB)は、典型的には、ガスのプラズマを発生させ、このプラズマに電界を掛けて、プラズマから電離した粒子の陽イオンを摘出し電子雲の中を通過させて中性化する構成を有している。この場合、例えば、希ガスとしてアルゴン(Ar)の場合、高速原子ビーム源(FAB)への供給電力を、1.5kV(キロボルト)、15mA(ミリアンペア)に設定してもよく、あるいは0.1から500W(ワット)の間の値に設定してもよい。たとえば、高速原子ビーム源(FAB)を100W(ワット)から200W(ワット)で稼動してアルゴン(Ar)の高速原子ビームを2分ほど照射すると、接合される表面の上記酸化物、汚染物等(表面層)は除去され、新生表面を露出させることができる。
イオンビーム源としては、コールドカソード型イオン源を用いることができる。
エネルギー粒子は、希ガスであってもよく、希ガスを含んでいてもよい。当該希ガスは、アルゴンであってよく、他の希ガスであってもよい。エネルギー粒子は、中性原子又はイオンでもよく、さらには、ラジカル種でもよく、またさらには、これらが混合した粒子群でもよい。
いくつかの実施形態では、表面活性化処理は、紫外線、レーザなどの電磁波を照射することを含んでいてもよい。
「表面活性化」とは、これなしに接触をさせた場合に実質的な結合又は接合がなされない表面に対して行う処理又は工程であって、当該処理等の後の表面を互いに接触させると所望又は実質的に有効な結合が得られる処理等を意味する。基板が表面活性化処理後に接合されることで形成された積層体は、そのまま加熱や光処理などをされてもよく、またされなくてもよい。
各プラズマ又はビーム源の稼動条件、粒子の運動エネルギー、又は電磁波の照射に応じて、表面層の除去速度は変化しえる。そこで、表面活性化処理の処理時間を含む各条件を調節する必要がある。例えば、オージェ電子分光法(AES,Auger Electron Spectroscopy)やX線光電子分光法(XPS,X-ray Photo Electron Spectroscopy)などの表面分析法を用いて、表面層に含まれる酸素や炭素の存在が確認できなくなる時間又はそれより長い時間を、表面活性化処理の処理時間として採用してもよい。
表面活性化は、いくつかの実施形態では、薄膜形成後に又は基板に対して行う処理又は工程を意味してもよく、いくつかの実施形態では、そうでなくてもよい。いくつかの実施形態では、表面活性化は、薄膜の形成から薄膜の接合面を活性に保つことを意味し、又は含んでいてもよい。例えば、表面活性化は、薄膜を真空中で形成し、その真空を破らずに、基板を接合することを含んでいてもよい。真空中で活性な表面を形成し、活性なまま基板を貼り合わせてもよい。
薄膜材料を形成する面に対して、薄膜形成前に表面活性化を行ってもよい。これにより、例示的に、基板と薄膜との接合強度を高めることができる。
基板の接合又は貼り合わせは、基板の接合面を互いに接触させることを含んでいてもよい。いくつかの実施形態では、基板の接合又は貼り合わせは、表面活性化された基板の接合面を互いに接触させることを含んでいてもよい。
いくつかの実施形態では、接触させる際に基板の接合面と反対側又は接合面以外の面から、基板に対して力又は圧力を加えてもよい。加圧により、例えば接合界面での密着度を高めることができる。
いくつかの実施形態では、接合面又は接合界面に対して力又は圧力を加えてもよい。例えば、接合面に垂直方向の力を基板の外側から加えてもよい。いくつかの実施形態では、基板接合時に、基板を圧接又は圧着してもよい。いくつかの実施形態では、加圧は、接触した接合面全体に実質的に均等になるように力を加えてもよい。いくつかの実施形態では、加圧は、接触した接合面の異なる面に対してそれぞれのタイミングで行われてもよい。加圧の際の、力の強さは時間的に一定であってもよく、可変であってもよい。加圧は、接合面の各部位に対して異なるタイミングで行ってもよい。接触した基板に対して、加圧装置をスライドさせて動かすことで、接合面に対して順次加圧してもよい。当該加圧装置は、ローラ状の加圧部を有していてもよい。
本開示に含まれる基板の接合方法では、接合面又は接合面上の薄膜に対する表面活性化から、基板の接触までを、基板上に金属の酸化物層を接合表面に形成すること、から、一対の基板を接触させること又は貼り合わせることまでを、一貫して真空中又は低圧力下の雰囲気で行ってもよく、真空又は低圧力雰囲気を破らずに行ってもよい。真空中又は低圧力下の雰囲気とは、気圧が10-16Paまたはそれ以下の雰囲気であってもよい。あるいは、その間、表面活性化後に基板を真空から一旦出しても良いが、その際には接合表面にダミー基板を仮接合するなどして、接合表面が大気に暴露されることを回避し、再び真空中に戻された後で、ダミー基板を外して接合表面同士を真空中で接触させてもよい。真空中又は低圧力下の雰囲気とは、このことを含んでいてもよい。これらの工程を真空中で行うことによって、接合表面への不要な物質の付着、吸着又は接合表面の酸化や水酸化を避け、表面の活性化を効率よく行い、活性化された表面の活性度を維持若しくはその低下を極力抑え、接合しない部分が生じることを回避又は低減することができる。
いくつかの実施形態では、貼り合わされた基板(本開示では、接合体、基板積層体、などとも呼ぶ。)に対して熱処理を行ってもよい。いくつかの実施形態では、接合体に対して熱処理を行ってもよい。いくつかの実施形態では、接合体全体を加熱してもよい。いくつかの実施形態では、接合体をレーザなど光または電磁波で照射することで反応をおこさせてもよい。
いくつかの実施形態では、熱処理は、不活性雰囲気中で行われてもよい。不活性雰囲気は、真空、窒素雰囲気、又はアルゴン、ヘリウムなどの希ガス雰囲気であってもよい。熱処理による、薄膜材料や基板内部の材料の酸化を低減又は回避することができる。いくつかの実施形態では、熱処理は活性雰囲気中で行われてもよい。例えば、オゾン中で熱処理してもよい。
いくつかの実施形態では、熱処理中に基板を加圧又は圧着してもよい。
接合体の接合強度は、2J/m、3J/m、4J/mなどの値以上又はそれより大きくてもよい。接合強度は一対の基板の少なくとも一方の破壊強度よりも高くてもよい。
いくつかの実施形態では、金属領域の表面が活性化されて接合され、絶縁面は接合されなくてもよい。いくつかの実施形態では、金属領域の表面が活性化されて接合され、絶縁面が接合されてもよい。絶縁面の表面も活性化されてもよい。
<加熱による接合>
いくつかの実施形態では、表面活性化を行わなくてもよい。例えば、基板を互いに接触させ、接触した状態で、両方の基板を加熱してもよい。加熱により、金属領域の表面に存在する酸化物又は不純物などが除去され、金属が直接他の金属と接触して、強固な接合を形成することができる。表面が活性化されていても、接触又は接合後に熱を加えてもよい。
<低温接合法>
例えば、図2に示すように、接合時に、絶縁体他の基板の絶縁体又は金属領域と接触してもよい。いくつかの実施形態では、絶縁体が、金属領域と同時に接触してもよい。例えば、図1に示すように、金属領域が、絶縁面より突出して形成された基板を用いてもよい。金属領域の一部が他の基板と接触しても、電気的及び/又は機械的に十分な接合が形成されない。しかし、絶縁体の一部が他の基板と接触し、接合してもよい。絶縁体が高い表面活性度を有していると、絶縁体の接合が先に生じその接合面積が増大する。これにより、突出した金属領域の表面に圧力がかかり、金属領域が圧縮される。これにより、金属領域の強固な接合を得ることができる。いくつかの実施形態では、絶縁体が先に他の基板と接触し、実質的にその後、金属領域が接触又は接合してもよい。いくつかの実施形態では、絶縁体が先に他の基板と接触し、実質的にその後、金属領域が接触又は接合してもよい。
絶縁面の表面は、例えばフッ化酸化物、Si-O-Fを含む化合物などであってもよい。フッ化処理は、フッ素含有の液体、蒸気、ガスに露出させ、又はイオンインプランテーションにより導入することで行ってもよい。表面は、さらにNH基で終端化されていてもよい。表面は、例えば、接合面をNHOH溶液に露出させてもよい。これらの処理で、絶縁面、例えば酸化物の表面は、比較的低温(常温など)で高い結合力を得ることができる。
<3.信号伝送特性>
図10に、シミュレーションに用いた基板接合体1000の構造を示す。基板接合体1000は、3つの層からなり、それらの層には、上面及び下面にプレーングランド(グランド金属領域)と、信号伝送パッドとが配置されている。層の間は、グランドTSVと信号TSVとで接続されている。本モデルは、50Ωの伝送線路を有するように構成されている。
図11に、図10に示すモデルについて行った、信号の通過特性と反射特性を示す。横軸は信号周波数(メガヘルツ、MHz)を示し、縦軸は信号強度(デシベル、dB)を示す。パッドインピーダンスの不整合に起因すると考えられる共振が見える。すなわち、信号がTSVを介してパッド間で反射を繰り返すことで、通過特性が減衰し、反射特性が増大し、それによって急峻にその周波数が乱れる。1次反射の周波数は、それぞれのTSVの長さで決まる。20GHzに近いところでは2次共振モードの周波数であると考えられる。これらの共振を小さくすることは可能である。例えば、基板の厚さを薄くし、TSVの長さを小さくしてもよい。これにより、TSVの長さに対応する共振周波数をより高い方向にずらすことができる。この結果から、高い周波数(例えば20GHz程度)まで良好な通過特性を得ることができる。
本開示は、以下の実施形態も提供する:
A001
接合構造であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;
を備え、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合され、及び
前記第一グランド金属領域と前記第二グランド金属領域とは接合された、
接合構造。
A002
上記実施形態のいずれかに記載の接合構造であって、
前記第一基板は、前記第一基板を貫通して前記第一信号伝送金属領域に接続された貫通電極を備え、及び/又は
前記第二基板は、前記第二基板を貫通して前記第二信号伝送金属領域に接続された貫通電極を備える、
接合構造。
A003
上記実施形態のいずれかに記載の接合構造であって、
前記第一基板は、前記第一基板を貫通して前記第一グランド金属領域に接続された貫通電極を備え、及び/又は
前記第二基板は、前記第二基板を貫通して前記第二グランド金属領域に接続された貫通電極を備える、
接合構造。
A004
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二グランド金属領域は、グランド又は電源に接続されている、
接合構造。
A005
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属面及び/又は前記第一信号伝送金属面は、電子素子(例えばトランジスタ)に接続され、及び
前記グランド又は前記電源は、前記電子素子(例えばトランジスタ)のグランド又は電源である、
接合構造。
A011
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の10%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の10%以上である、
接合構造。
A012
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の30%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の30%以上である、
接合構造。
A013
上記実施形態のいずれかに記載の接合構造であって、
前記第一信号伝送金属領域及び第一グランド金属領域の合計面積は、前記第一接合面の面積の60%以上である、及び/又は
前記第二信号伝送金属領域及び第二グランド金属領域の合計面積は、前記第二接合面の面積の60%以上である、
接合構造。
A014
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二グランド金属領域の面積は、前記第一又は第二信号伝送金属領域の面積より大きい、
接合構造。
A021
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内で、前記第一又は第二グランド金属領域に実質的に囲まれている、
接合構造。
A031
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内で、前記第一又は第二グランド金属領域から離間されて配置されている、
接合構造。
A033
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域は、前記第一又は第二接合面内方向で、前記第一又は第二グランド金属領域から、0.1μm以上離間して配置されている、
接合構造。
A034
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二接合面は、前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域との間の離間部において、絶縁面を備える、
接合構造。
A035
上記実施形態のいずれかに記載の接合構造であって、
前記第一接合面は、前記第一信号伝送金属領域と前記第一グランド金属領域との間に配置された第一絶縁面を備え、
前記第二接合面は、前記第二信号伝送金属領域と前記第二グランド金属領域との間に配置された第二絶縁面を備え、
前記第一絶縁面と前記第二絶縁面とは互いに接合されている、
接合構造。
A035b
上記実施形態のいずれかに記載の接合構造であって、
前記第一接合面は、前記第一信号伝送金属領域と前記第一グランド金属領域との間に配置された第一絶縁面を備え、
前記第二接合面は、前記第二信号伝送金属領域と前記第二グランド金属領域との間に配置された第二絶縁面を備え、
前記第一絶縁面と前記第二絶縁面とは互いに接合されていない、
接合構造。
A036
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域とは、互いに対して非接触である、
接合構造。
A037
上記実施形態のいずれかに記載の接合構造であって、
前記第一又は第二信号伝送金属領域と前記第一又は第二グランド金属領域との間の離間部は、気体又は実質的に真空で形成されている、
接合構造。
A041
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二信号伝送金属領域は、複数の第一及び/又は第二信号伝送金属領域を備える、
接合構造。
A042
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二信号伝送金属領域は、アナログ信号を伝送するための少なくとも1つの信号伝送金属領域と、デジタル信号を伝送するための少なくとも1つの信号伝送金属領域とを備える、
接合構造。
A051
上記実施形態のいずれかに記載の接合構造であって、
前記第一及び/又は第二グランド金属領域は、該当する接合面内で互いから絶縁された複数の第一及び/又は第二グランド金属領域を備える、
接合構造。
A052
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二グランド金属領域は、グランド及び/又は異なる電源に接続されている、
接合構造。
A053
上記実施形態のいずれかに記載の接合構造であって、
前記複数の第一及び/又は第二グランド金属領域の一部は、該当する接合面内で、前記アナログ信号用の信号伝送金属領域を囲むように配置され、
前記複数の第一及び/又は第二グランド金属領域の他の一部は、該当する接合面内で、前記デジタル信号用の信号伝送金属領域を囲むように配置された、
接合構造。
A061
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、その領域全体に又はベタに配置された金属材料を有する、
接合構造。
A062
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、面積的にその領域の一部を覆うように配置された金属材料を有する、
接合構造。
A063
上記実施形態のいずれかに記載の接合構造であって、
前記グランド金属領域は、金属材料が配置されていない金属材料非占有部を有する、
接合構造。
A064
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部は、前記グランド金属領域の全体又は一部に周期的に配置された、
接合構造。
A065
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部又は前記金属材料は、前記グランド金属領域内に周期的に配置された、
グランド金属領域の全体又は一部に周期的に配置された、
接合構造。
A066
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部又は前記金属材料は、前記グランド金属領域内にメッシュ状に配置された、
接合構造。
A067
上記実施形態のいずれかに記載の接合構造であって、
前記金属材料非占有部の面積は、前記グランド金属領域の面積の、10%から50%である、
接合構造。
A101
接合構造であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;
前記第一基板と接合された第二基板であって、
第二上側信号伝送金属領域と前記第二上側信号伝送金属領域から絶縁された第二上側グランド金属領域とを有し、前記第一接合面に対向する第二上側接合面と、
第二下側信号伝送金属領域と前記第二下側信号伝送金属領域から絶縁された第二下側グランド金属領域とを有する第二下側接合面と、
を備える第二基板;及び
前記第二基板と接合された第三基板であって、第三信号伝送金属領域と前記第三信号伝送金属領域から絶縁された第三グランド金属領域とを有し、前記第二下側接合面に対向する第三接合面を有する第三基板;
を備え、
前記第一信号伝送金属領域と前記第二上側信号伝送金属領域とは接合され、
前記第一グランド金属領域と前記第二上側グランド金属領域とは接合され、
前記第二下側信号伝送金属領域と前記第三信号伝送金属領域とは接合され、及び
前記第二下側グランド金属領域と前記第三グランド金属領域とは接合されている、
接合構造。
A102
上記実施形態のいずれかに記載の接合構造であって、
互いに接合された複数の基板を備える、
接合構造。
A201
上記実施形態のいずれかに記載の接合構造を備える電子素子。
A202
上記実施形態のいずれかに記載の接合構造を備える電子回路モジュール。
A203
上記実施形態のいずれかに記載の接合構造を備える電子機器。
B001
基板を接合する方法であって、
第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板を提供すること;
前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板を提供すること;
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること;及び
前記第一グランド金属領域と前記第二グランド金属領域とを接触させること、
を備える方法。
B011
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させることは、前記第一信号伝送金属領域と前記第二信号伝送金属領域とを電気的に接続することを備え、
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、前記第一グランド金属領域と前記第二グランド金属領域とを電気的に接続することを備える、
方法。
B012
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること、及び前記第一グランド金属領域と前記第二グランド金属領域とを接触させることの前に、
前記第一信号伝送金属領域と前記第二信号伝送金属領域との少なくとも一方の表面を活性化させること、及び
前記第一グランド金属領域と前記第二グランド金属領域との少なくとも一方の表面を活性化させること、
を更に備え、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させることは、前記活性化された表面を他方に接触させることを備え、
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、前記活性化された表面を他方に接触させることを備える、
方法。
B013
上記実施形態のいずれかに記載の方法であって、
前記接触させることは、真空中で接触させることを備える、
方法。
B014
上記実施形態のいずれかに記載の方法であって、
前記活性化は、プラズマ処理、イオン衝撃、原子ビーム照射、ラジカル照射、及び電磁波照射からなる群から選択されるプロセスを備える、
方法。
B015
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること、及び前記第一グランド金属領域と前記第二グランド金属領域とを接触させることは、非加熱又は常温で行われる、
方法。
B016
上記実施形態のいずれかに記載の方法であって、
前記第一信号伝送金属領域と前記第二信号伝送金属領域とを接触させること;及び
前記第一グランド金属領域と前記第二グランド金属領域とを接触させることの後に、前記第一基板及び前記第二基板を加熱すること
を更に備える方法。
本明細書で用いた、「上基板」、「中間基板」、「下基板」、「上から2層目」、「上面」、「下面」、「上側」、「下側」などの位置関係を表す用語又は表現は、必ずしも鉛直方向、重力方向、又はデバイスの特定の方向に対して定められたものであると解釈されるべきではなく、例示的に又は図面を説明する際に便宜的に用いている。例えば、「上基板」、「中間基板」及び「下基板」はそれぞれ、「第一基板」、「第二基板」、及び「第三基板」(順番は任意)と表現してもよく、「上面」及び「下面」はそれぞれ「第一基板」及び「第二基板」(順番は任意)と表現してもよく、又は任意の数字、形容詞、他の名詞又はそれらの組早生を適宜用いて表現することもできる。
以上、本開示の幾つかの実施形態及び実施例について説明したが、これらの実施形態及び実施例は、本開示を例示的に説明するものである。例えば、上記各実施形態は本開示を分かりやすく説明するために詳細に説明したものであり、必要に応じて寸法、構成、材質、回路を追加変更してもよい。なお、上記に挙げた本開示の一または複数の特徴を任意に組み合わせた実施形態も本開示の範囲に含まれる。特許請求の範囲は、本開示の技術的思想から逸脱することのない範囲で、実施形態に対する多数の変形形態を包括するものである。したがって、本明細書に開示された実施形態及び実施例は、例示のために示されたものであり、本開示の範囲を限定するものと考えるべきではない。

電子回路は、デジタル回路又は素子であってもよく、ロジック回路であってもよい。電子回路は、論理回路であってもよく、集積回路(IC)(例えば、SSI,MSI,LSI,VLSI,ULSI,WSI、SoC,CCDまたはCMOSイメージセンサなど)であってもよい。電子回路は、CPU(Central Processing Uni),GPU(Graphic Processing Unit)などであってもよい。電子回路は、例えば非限定的に、ANDゲート、ORゲート、NOTゲート、NANDゲート、NORゲート、ExORゲートなどのゲート回路;フリップフロップ、カウンタ、レジスタ、シフトレジスタ、ラッチ、エンコーダ/デコーダ、マルチプレクサ/デマルチプレクサ、加算器、コンパレータなどの論理機能ブロック;バッファ、インバータなどの増幅機能を有する回路;スイッチ、マルチプレクサ、発振器あるいは位相同期回路(PLL)、などを含む。
図6に示すように、接合面600は、アナログ信号伝送領域610とデジタル信号伝送領域650とを備えている。
アナログ信号伝送領域610は、アナロググランド金属領域611とアナログ信号伝送金属領域613とを備えている。複数のアナログ信号伝送金属領域(又はパッド)613が配置されている。アナロググランド金属領域611は、アナログ信号伝送金属領域613と離間され、それらを囲うように配置されている。アナロググランド金属領域611はグランド(不図示)に接続される。アナログ信号伝送領域613は、アナログ素子に接続され、又は接続されるように構成されてもよい。アナログ信号伝送領域613は、種々のピンに対応していてもよく、それらは、例えば非限定的に、以下を含む:
低ノイズ増幅器(LNA)のゲート電圧(LNA_VDD)、グランド(LNA_GND)、IN(LNA_IN)及びNIN(LNA_NIN);
リングインジケータ(RI)のゲート電圧(RI_VDD)及びグランド(RI_GND);
トランスミッション回路(TX)のゲート電圧(TX_VDD)、グランド(TX_GND)、出力の差動ペアOUT(TX_OUT)及びNOUT(TX_NOUT);
スイッチ(SW)のVdd(SW_VDD)、グランド(SW_GND),コントロールの差動ペア(SW_CTL,NSW_CTL);
テストリフレッシュ(RF)信号(RF_TST);
テストグランド(TEST_GND);
クロック信号(TCLK_IN);
など。図6及び上記に示したアナログ信号伝送領域613の種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
デジタル信号伝送領域650は、デジタルグランド金属領域651とデジタル信号伝送金属領域653とを備えている。複数のデジタル信号伝送金属領域(又はパッド)653が配置されている。デジタルグランド金属領域651は、デジタル信号伝送金属領域653と離間され、それらを囲うように配置されている。デジタルグランド金属領域651はグランド(不図示)に接続される。デジタル信号伝送金属領域653は、デジタル素子に接続され、又は接続されるように構成されてもよい。デジタル信号伝送領域613は、種々のピンに対応していてもよい。伝送する信号の種類に応じて以下のように分けられる。ただし、それらは、例えば非限定的に、以下を含む:
デジタルデバイス(D)信号伝送領域661:デジタルデバイスゲート電圧(D_VDD)及びグランド(D_GND);
制御信号伝送領域663:(REQ(Request to Send)、AQ(Acquire to Send)、ENABLE(Enable for signal));
高速バス信号伝送領域665:(Q/NQ(Output Signal/Negative output signal)、D/ND(Input Signal/ Negative input signal));
近接するボールリッドアレイへの信号伝送領域667;
クロック信号伝送領域669(データクロック(DCLK),タイミング回路(TADJ),TX_VALID(Transmit Signal Valid)、DPH(Data Phase timing)など));
シリアル通信信号伝送領域671(TXD/NTXD);
など。ただし、図6に示すデジタル信号伝送領域652のグルーピング及び種類は、例示的に示されるものであり、これらのグループは限定的に解釈されるべきでない。
<実施例4:接合面の構成2>
図7に、一実施例に係る、信号伝送金属領域710とグランド金属領域720とを備える接合面700の構成を示す。図7は、例えば非限定的に、インターポーザ及びPCBのいずれかに用いられてもよく、例えばシングルエンドパッドの一面に用いられてもよい。
図7に示す信号伝送金属領域710は、接合面700の中心部に画定されている。信号伝送金属領域710の実質的な金属部711は、個別にピン711として形成されている。信号伝送金属領域710のピン711は、デバイスのゲート電圧(VDD)又はグランド(GND)に接続され、又は接続されるように構成されている。
図7に示すグランド金属領域720は、信号伝送金属領域710の周囲に、それを囲むように画定されている。グランド金属領域720の実質的な金属部は、単一で、連続して又はベタで形成されておらず、ピン状に形成されている。信号伝送金属領域710のピンは、電源用の金属領域721及びグランド用の金属領域723を備える。それらは、それぞれ、電源又はグランドに接続され、又は接続されるように構成されている。
本明細書で用いた、「上基板」、「中間基板」、「下基板」、「上から2層目」、「上面」、「下面」、「上側」、「下側」などの位置関係を表す用語又は表現は、必ずしも鉛直方向、重力方向、又はデバイスの特定の方向に対して定められたものであると解釈されるべきではなく、例示的に又は図面を説明する際に便宜的に用いている。例えば、「上基板」、「中間基板」及び「下基板」はそれぞれ、「第一基板」、「第二基板」、及び「第三基板」(順番は任意)と表現してもよく、「上面」及び「下面」はそれぞれ「第一基板」及び「第二基板」(順番は任意)と表現してもよく、又は任意の数字、形容詞、他の名詞又はそれらの組合せを適宜用いて表現することもできる。

Claims (1)

  1. 接合構造であって、
    第一基板であって、第一信号伝送金属領域と前記第一信号伝送金属領域から絶縁された第一グランド金属領域とを有する第一接合面を有する第一基板;及び
    前記第一基板と接合された第二基板であって、第二信号伝送金属領域と前記第二信号伝送金属領域から絶縁された第二グランド金属領域とを有する第二接合面を有する第二基板;
    を備え、
    前記第一信号伝送金属領域と前記第二信号伝送金属領域とは接合され、及び
    前記第一グランド金属領域と前記第二グランド金属領域とは接合された、
    接合構造。

JP2024005694A 2021-05-30 2024-01-17 半導体基板接合体及びその製造方法 Pending JP2024046657A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021090724 2021-05-30
JP2021090724 2021-05-30
PCT/JP2022/021865 WO2022255286A1 (ja) 2021-05-30 2022-05-30 半導体基板接合体及びその製造方法
JP2023525808A JP7428336B2 (ja) 2021-05-30 2022-05-30 半導体基板接合体及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023525808A Division JP7428336B2 (ja) 2021-05-30 2022-05-30 半導体基板接合体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2024046657A true JP2024046657A (ja) 2024-04-03
JP2024046657A5 JP2024046657A5 (ja) 2024-04-24

Family

ID=84323238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023525808A Active JP7428336B2 (ja) 2021-05-30 2022-05-30 半導体基板接合体及びその製造方法
JP2024005694A Pending JP2024046657A (ja) 2021-05-30 2024-01-17 半導体基板接合体及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2023525808A Active JP7428336B2 (ja) 2021-05-30 2022-05-30 半導体基板接合体及びその製造方法

Country Status (6)

Country Link
EP (1) EP4358120A1 (ja)
JP (2) JP7428336B2 (ja)
KR (1) KR20240027632A (ja)
CN (1) CN117652015A (ja)
TW (1) TW202341300A (ja)
WO (1) WO2022255286A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP5134194B2 (ja) * 2005-07-19 2013-01-30 ナミックス株式会社 部品内蔵デバイス及び製造方法
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP7353729B2 (ja) * 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
CN117652015A (zh) 2024-03-05
JP7428336B2 (ja) 2024-02-06
JPWO2022255286A1 (ja) 2022-12-08
EP4358120A1 (en) 2024-04-24
TW202341300A (zh) 2023-10-16
WO2022255286A1 (ja) 2022-12-08
KR20240027632A (ko) 2024-03-04

Similar Documents

Publication Publication Date Title
TWI297185B (en) Process for manufacturing semiconductor device and kit
TWI375309B (en) Wafer level package with die receiving through-hole and method of the same
WO2022051103A1 (en) Bonded structure with interconnect structure
JP2006286677A (ja) 半導体装置及びその製造方法
US9490220B2 (en) Redistribution structures for microfeature workpieces
JP2007067407A (ja) 後面接地型フリップチップ半導体パッケージ
JP2020161848A (ja) 半導体装置及びその製造方法
US9741644B2 (en) Stacking arrangement for integration of multiple integrated circuits
US10649503B2 (en) Device comprising compressed thermal interface material (TIM) and electromagnetic (EMI) shield comprising flexible portion
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
US20130037942A1 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
TW544876B (en) Semiconductor device and process for fabricating the same
JP2004111415A (ja) 回路基板およびその製造方法、並びに半導体装置およびその製造方法
US20120074521A1 (en) Method of manufacturing capacitor, and capacitor, circuit substrate and semiconductor apparatus
TW201511624A (zh) 零件內建基板及其製造方法
JP4106438B2 (ja) 多層微細配線インターポーザおよびその製造方法
US6803253B2 (en) Method for laminating and mounting semiconductor chip
JP7428336B2 (ja) 半導体基板接合体及びその製造方法
JPH08125120A (ja) 半導体装置およびその製造方法
CN112635299A (zh) 低温沉积方法、半导体器件的键合方法和芯片
Chao et al. Multi-layer thin-film substrates for multi-chip packaging
TW200830523A (en) A multi-chip electronic circuit module and a method of manufacturing
CN116313827A (zh) Fcbga玻璃芯板、封装基板及其制备方法
US20220148953A1 (en) Hybrid reconstituted substrate for electronic packaging

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240315

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604