JP2024040626A - 回路装置及び角速度検出装置 - Google Patents

Abstract

【課題】事前の調整を行うことなく角速度のゼロ点オフセットを低減可能な回路装置等を提供すること。【解決手段】検出回路３００は、増幅回路３５０と第１同期検波回路３１０と第２同期検波回路３２０とフィードバック回路３６０とを含む。増幅回路３５０は、ジャイロセンサー素子１０からの入力信号ＩＱ１及びＩＱ２の増幅処理を行って検出信号ＶＱを出力する。第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して、第１同期信号により同期検波を行う。第２同期検波回路３２０は、第１同期検波回路３１０からの出力信号ＳＤ１に対して、第１同期信号の位相から９０度だけ位相がずれた第２同期信号に基づいて同期検波を行う。フィードバック回路３６０は、第２同期検波回路３２０からの出力信号ＳＤ２に基づいてフィードバック信号ＦＢＳを生成し、検出信号ＶＱに対してフィードバック信号ＦＢＳをフィードバックする。【選択図】 図２

Description

本発明は、回路装置及び角速度検出装置等に関する。

特許文献１には、ジャイロセンサー素子と駆動回路と角速度信号生成部と振動漏れ信号生成部と加減算部とを含む角速度検出装置が開示されている。角速度信号生成部は、ジャイロセンサー素子が発生させる信号から角速度成分を抽出し、その角速度成分の大きさに応じた角速度信号を生成する。振動漏れ信号生成部は、ジャイロセンサー素子が発生させる信号から振動漏れ成分を抽出し、当該振動漏れ成分の大きさに応じた振動漏れ信号を生成する。加減算部は、角速度信号の温度特性を補正するように、角速度信号に振動漏れ信号を所与の比率で加算又は減算する。これにより、振動漏れ成分に起因する角速度信号のオフセットの温度変動が、補償される。

特開２０１２－０５８０１０号公報

特許文献１では、角速度信号生成部の後段において角速度信号に振動漏れ信号を所与の比率で加算又は減算している。このため、角速度信号に振動漏れ信号を加算又は減算する所与の比率が適正な比率となるように、事前に比率を調整しておく必要がある。

本開示の一態様は、角速度を検出するジャイロセンサー素子を駆動信号により駆動する駆動回路と、前記ジャイロセンサー素子からの入力信号に基づいて物理量信号を検出する検出回路と、を含み、前記検出回路は、前記入力信号の増幅処理を行って検出信号を出力する増幅回路と、前記検出信号が入力され、フィードバック後の検出信号を出力するフィードバック回路と、前記フィードバック後の検出信号に対して、第１同期信号により同期検波を行う第１同期検波回路と、前記第１同期検波回路からの出力信号に対して、前記第１同期信号の位相から９０度だけ位相がずれた第２同期信号に基づいて同期検波を行う第２同期検波回路と、を含み、前記フィードバック回路は、前記第２同期検波回路からの出力信号に基づいてフィードバック信号を生成し、前記検出信号に対して前記フィードバック信号をフィードバックすることで前記フィードバック後の検出信号を出力する回路装置に関係する。

また本開示の他の態様は、上記の回路装置と、前記ジャイロセンサー素子と、を含む角速度検出装置に関係する。

回路装置、及び、その回路装置を含む角速度検出装置の構成例。 検出回路の構成例。 ゼロ点オフセットの温度特性例。 検出回路の第１詳細構成例。 第３同期検波回路の基本的な動作を説明する波形例。 ゼロ点オフセットが生じる理由を説明する波形例。 検出回路の第１詳細構成例における、第１同期検波回路、第２同期検波回路、第３同期検波回路、及びフィードバック回路の加算回路の詳細構成例。 検出回路の第１詳細構成例の動作を説明する波形例。 フィードバック信号と第３同期検波回路の出力信号との関係を説明する図。 フィードバック信号と第３同期検波回路の出力信号との関係を説明する図。 フィードバック回路の加算回路の第２詳細構成例。 フィードバック回路の加算回路の第３詳細構成例。 増幅回路及び同期検波回路が差動構成である場合の第３同期検波回路及び加算回路の詳細構成例。 検出回路の第２詳細構成例。 検出回路の第２詳細構成例における、第１同期検波回路、第２同期検波回路、及びフィードバック回路の加算回路の詳細構成例。 検出回路の第２詳細構成例の動作を説明する波形例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．回路装置、及び角速度検出装置
図１は、回路装置、及び、その回路装置を含む角速度検出装置の構成例である。角速度検出装置４００は、ジャイロセンサー素子１０と回路装置１００とを含む。

ジャイロセンサー素子１０は、検出軸における角速度を電気信号に変換する物理量トランスデューサーである。即ち、ジャイロセンサー素子１０の回転のうち検出軸における回転成分によりジャイロセンサー素子１０にコリオリ力が働く。ジャイロセンサー素子１０は、そのコリオリ力を検出し、そのコリオリ力に応じた信号を出力する。ジャイロセンサー素子１０は、例えば圧電体に電極を配置した振動子、或いは圧電薄膜をシリコン振動子に配置したいわゆる圧電型振動子である。例えば、ジャイロセンサー素子１０はダブルＴ字型、Ｔ字型、音叉型等の水晶振動子等である。なお、ジャイロセンサー素子１０として、静電型の振動子を採用してもよいし、或いはシリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。ジャイロセンサー素子１０は、角速度検出素子、又は角速度トランスデューサー、又は振動子とも呼ぶ。

回路装置１００は、ジャイロセンサー素子１０を駆動すると共に、ジャイロセンサー素子１０が出力する信号から角速度信号を抽出する。回路装置１００は、例えば複数の回路素子が半導体プロセスにより半導体基板に集積された集積回路装置である。回路装置１００は、駆動回路２００と検出回路３００とを含む。

駆動回路２００は、ジャイロセンサー素子１０を駆動する駆動信号ＤＱを、ジャイロセンサー素子１０からのフィードバック信号ＤＩに基づいて出力する。駆動回路２００は、電流電圧変換回路２１０と駆動信号出力回路２２０とゲイン制御回路２３０と同期信号生成回路２４０とを含む。

電流電圧変換回路２１０は、ジャイロセンサー素子１０からの電流信号であるフィードバック信号ＤＩを、電圧の信号ＶＤＩに変換する。電流電圧変換回路２１０は、例えば、演算増幅器と、演算増幅器の出力をフィードバックする抵抗及びキャパシターと、により構成される。

駆動信号出力回路２２０は、信号ＶＤＩに基づいて駆動信号ＤＱを出力する。ゲイン制御回路２３０は、発振ループのゲインを自動制御する。即ち、ゲイン制御回路２３０は、信号ＶＤＩを監視して駆動信号ＤＱの振幅を制御する。ゲイン制御回路２３０は、例えば、信号ＶＤＩを全波整流する全波整流器と、全波整流器の出力信号を積分処理する積分器と、により構成される。駆動信号出力回路２２０は、例えば、信号ＶＤＩを駆動信号ＤＱに変換すると共に積分器の出力信号に応じて駆動信号ＤＱの振幅を変化させるコンパレーターと、により構成される。

同期信号生成回路２４０は、信号ＶＤＩに基づいて、同期信号ＳＹＣ、及び同期信号ＳＹＣに対して位相が９０度ずれた同期信号ＳＹＣｂを生成する。同期信号ＳＹＣ及びＳＹＣｂは、理想的にはデューティー５０％のパルス信号であり、後述するように検出回路３００における同期検波に用いられる。同期信号生成回路２４０は、例えば、信号ＶＤＩを第１パルス信号に変換するコンパレーターと、第１コンパレーターが出力するパルス信号の位相を９０度シフトさせて第２パルス信号を出力する移相回路と、により構成される。第１パルス信号と第２パルス信号の一方が同期信号ＳＹＣであり、他方が同期信号ＳＹＣｂである。同期信号ＳＹＣは、検出信号から角速度信号を抽出するために用いられる同期信号である。例えば、図２等で後述する増幅回路３５０が信号の位相を９０度回す場合には、増幅回路３５０が出力する検出信号ＶＱの角速度成分の位相は駆動信号ＤＱの位相と同じになる。この場合には、第１パルス信号が同期信号ＳＹＣである。

なお、ここでは信号ＶＤＩから同期信号ＳＹＣ及びＳＹＣｂが生成される例を説明したが、同期信号の生成手法はこれに限定されない。例えば、同期信号生成回路が、駆動信号ＤＱの位相を９０度シフトする移相回路を含み、駆動信号ＤＱと移相回路の出力信号の一方が同期信号ＳＹＣであり、他方が同期信号ＳＹＣｂであってもよい。

検出回路３００には、ジャイロセンサー素子１０からの入力信号ＩＱ１及びＩＱ２が入力される。ここでは、入力信号ＩＱ１及びＩＱ２が差動信号である例を説明する。但し、ジャイロセンサー素子１０は差動構成でなくてもよい。入力信号ＩＱ１及びＩＱ２は、角速度成分である角速度信号と、機械漏れ成分である漏れ信号とを含む。角速度信号は、ジャイロセンサー素子１０が検出した角速度に応じた振幅の信号である。機械漏れは、振動漏れとも呼ばれる。機械漏れは、駆動信号ＤＱが、ジャイロセンサー素子１０における機械的な結合によって入力信号ＩＱ１及びＩＱ２に漏れる現象である。漏れ信号の位相は、角速度信号の位相に対して９０度ずれている。

検出回路３００は、入力信号ＩＱ１及びＩＱ２に基づいて、角速度に対応する物理量信号ＰＱを検出する。物理量信号ＰＱは、ジャイロセンサー素子１０に加えられた角速度に応じて信号値が変化するアナログ信号又はデジタル信号である。なお、物理量信号ＰＱは、ジャイロセンサー素子１０が検出した角速度そのものを表す信号であってもよいし、ジャイロセンサー素子１０が検出した角速度を加工することで得られた物理量を表す信号であってもよい。例えば、物理量信号ＰＱは、角速度信号を積分することで得られた回転角度を表す信号であってもよい。

なお、角速度検出装置４００は、ジャイロセンサー素子１０と回路装置１００を収容するパッケージを更に含んでもよい。ジャイロセンサー素子１０と回路装置１００は、例えばパッケージ内配線又はボンディングワイヤー等によって電気的に接続される。具体的には、ジャイロセンサー素子１０の第１駆動端子が駆動信号出力回路２２０の出力ノードに電気的に接続され、ジャイロセンサー素子１０の第２駆動端子が電流電圧変換回路２１０の入力ノードに電気的に接続される。またジャイロセンサー素子１０の第１検出端子が、入力信号ＩＱ１が入力される検出回路３００の第１入力ノードに電気的に接続され、ジャイロセンサー素子１０の第１検出端子が、入力信号ＩＱ２が入力される検出回路３００の第２入力ノードに電気的に接続される。

図２は、検出回路の構成例である。検出回路３００は、増幅回路３５０とフィードバック回路３６０と第１同期検波回路３１０と第２同期検波回路３２０とを含む。

増幅回路３５０は、入力信号ＩＱ１及びＩＱ２を増幅する。具体的には、増幅回路３５０は、電荷信号である入力信号ＩＱ１及びＩＱ２を電圧の検出信号ＶＱに変換する。以下では主に検出信号ＶＱがシングルエンドの信号である例を説明するが、検出信号ＶＱは差動信号であってもよい。増幅回路３５０は、例えば、入力信号ＩＱ１を電荷電圧変換する第１電荷電圧変換回路と、入力信号ＩＱ２を電荷電圧変換する第２電荷電圧変換回路と、差動信号である第１電圧変換回路の出力信号及び第２電荷電圧変換回路の出力信号を増幅して検出信号ＶＱを出力するアンプ回路と、で構成される。

フィードバック回路３６０は、第２同期検波回路３２０の出力信号ＳＤ２に基づいて検出信号ＶＱに対するフィードバックを行うことで、検出信号ＶＱに含まれる漏れ信号を低減する。フィードバック回路３６０は、加算回路３６１と信号生成回路３６２とを含む。

信号生成回路３６２は、第２同期検波回路３２０の出力信号ＳＤ２に基づいてフィードバック信号ＦＢＳを生成する。検出信号ＶＱが同期信号ＳＹＣにより検波され、その検波された信号が平滑化されることで、角速度が検出される。このとき、漏れ信号に起因するゼロ点オフセットが検出角速度に含まれる場合がある。フィードバック信号ＦＢＳはＤＣ信号であり、その信号レベルはゼロ点オフセットに対応する。なお、ゼロ点オフセットとは、ジャイロセンサー素子１０に角速度が加えられていないにも関わらず、検出角速度に含まれるオフセットのことである。

加算回路３６１は、検出信号ＶＱに含まれる漏れ信号を低減するように、検出信号ＶＱにフィードバック信号ＦＢＳを加算又は減算し、フィードバック後の検出信号ＶＱＦＢを出力する。

第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して、第１同期信号を用いて同期検波を行い、その結果を出力信号ＳＤ１として出力する。第２同期検波回路３２０は、第１同期検波回路３１０の出力信号ＳＤ２に対して、第２同期信号を用いて同期検波を行い、その結果を出力信号ＳＤ２として出力する。第１同期信号は、同期信号ＳＹＣ及びＳＹＣｂの一方であり、第２同期信号は、同期信号ＳＹＣ及びＳＹＣｂの他方である。同期信号ＳＹＣの位相は、検出信号ＶＱに含まれる角速度信号の位相と同相である。同期信号ＳＹＣｂの位相は、検出信号ＶＱに含まれる漏れ信号の位相と同相である。

物理量信号ＰＱは、検出信号ＶＱＦＢを同期信号ＳＹＣにより同期検波した検波信号に基づいて、生成される。このとき、同期検波において漏れ信号が完全にはキャンセルされなかった場合、検出角速度にゼロ点オフセットが生じる。即ち、検波信号には、角速度信号と、除去しきれなかった残留漏れ成分とが含まれる。仮に検波信号を更に同期信号ＳＹＣｂにより同期検波すると、角速度信号がキャンセルされ、残留漏れ成分のみが残る。即ち、互いに位相が９０度ずれた同期信号ＳＹＣ及びＳＹＣｂにより２回同期検波を行うことで、ゼロ点オフセットの原因となる残留漏れ成分を抽出できる。本実施形態では、第１同期検波回路３１０と第２同期検波回路３２０が、互いに位相が９０度ずれた同期信号ＳＹＣ及びＳＹＣｂにより２回同期検波を行うことで、ゼロ点オフセットの原因となる残留漏れ成分を抽出している。いずれの同期信号で先に同期検波を行うかによらず、残留漏れ成分を抽出可能である。なお、残留漏れ成分を抽出する原理や、順序によらず抽出可能なことの詳細は、後述する。

信号生成回路３６２は、残留漏れ成分に相当する出力信号ＳＤ２に対して積分処理等を行うことで、ＤＣ信号であるフィードバック信号ＦＢＳを生成する。そして、そのフィードバック信号ＦＢＳが検出信号ＶＱにフィードバックされることで、漏れ信号が低減されたフィードバック後の検出信号ＶＱＦＢが得られる。このフィードバック後の検出信号ＶＱＦＢから角速度信号を抽出することで、検出角速度のゼロ点オフセットを低減できる。

以上の本実施形態では、回路装置１００は、駆動回路２００と検出回路３００とを含む。駆動回路２００は、角速度を検出するジャイロセンサー素子１０を駆動信号ＤＱにより駆動する。検出回路３００は、ジャイロセンサー素子１０からの入力信号ＩＱ１及びＩＱ２に基づいて物理量信号ＰＱを検出する。検出回路３００は、増幅回路３５０と第１同期検波回路３１０と第２同期検波回路３２０とフィードバック回路３６０とを含む。増幅回路３５０は、入力信号ＩＱ１及びＩＱ２の増幅処理を行って検出信号ＶＱを出力する。フィードバック回路３６０は、検出信号ＶＱが入力され、フィードバック後の検出信号ＶＱＦＢを出力する。第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して、第１同期信号により同期検波を行う。第２同期検波回路３２０は、第１同期検波回路３１０からの出力信号ＳＤ１に対して、第１同期信号の位相から９０度だけ位相がずれた第２同期信号に基づいて同期検波を行う。フィードバック回路３６０は、第２同期検波回路３２０からの出力信号ＳＤ２に基づいてフィードバック信号ＦＢＳを生成し、検出信号ＶＱに対してフィードバック信号ＦＢＳをフィードバックすることで、フィードバック後の検出信号ＶＱＦＢを出力する。

本実施形態によれば、第１同期検波回路及び第２同期検波回路が、角速度のゼロ点オフセットに相当する漏れ成分を検出信号ＶＱＦＢから抽出し、フィードバック回路３６０が、抽出された漏れ成分に基づいて検出信号ＶＱＦＢに対して負帰還を行う。角速度は、フィードバック後の検出信号ＶＱＦＢを同期検波することで検出されるが、上記フィードバックによって角速度のゼロ点オフセットが低減される。上述した特許文献１では事前の調整が必要であったが、本実施形態によれば負帰還によりゼロ点オフセットが低減されるので、事前の調整は不要である。

また、フィードバックによってゼロ点オフセットが低減されるので、ゼロ点オフセットが変動する場合であっても、その変動に追従してゼロ点オフセットが低減される。例えば、温度や電源電圧等の環境要因によってゼロ点オフセットが変動する可能性がある。本実施形態では、このようなゼロ点オフセットの変動が生じても精度よくゼロ点オフセットを低減できる。また、温度補正等では補正できない変動があっても、フィードバックによりゼロ点オフセットが低減される。図３に、一例としてゼロ点オフセットの温度特性例を示す。Ａ１に示すように、例えば近似関数で近似できないような、いわゆるディップが生じているとする。温度補正では、このようなディップに対応することが難しいが、本実施形態ではフィードバックによりディップに対応可能である。

また、ゼロ点オフセットは理想的にはゼロなので、生じたとしても小さい値である。角速度信号を検波するための同期信号に対して位相が９０度ずれた同期信号を用いて同期検波を行うことで、漏れ信号を検波可能である。しかし、その漏れ信号の検波信号は、漏れ信号そのものの信号レベルなので、ゼロ点オフセットに比べると非常に大きな信号であって、フィードバックには適さない。本実施形態によれば、互いに位相が９０度ずれた２つの同期信号ＳＹＣ及びＳＹＣｂを用いて２回同期検波することで、ゼロ点オフセットの信号レベルに相当するフィードバック用の漏れ信号を生成可能である。

２．検出回路の第１詳細構成例
図４は、検出回路の第１詳細構成例である。検出回路３００は、増幅回路３５０とフィードバック回路３６０と第１同期検波回路３１０と第２同期検波回路３２０と第３同期検波回路３３０と出力回路３８０とを含む。本構成例において、第１同期信号は同期信号ＳＹＣｂであり、第２同期信号は同期信号ＳＹＣである。なお、既に説明した構成要素と同様な構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

第３同期検波回路３３０は、フィードバック後の検出信号ＶＱＦＢに対して、同期信号ＳＹＣを用いて同期検波を行い、その結果を出力信号ＳＤ３として出力する。

出力回路３８０は、第３同期検波回路３３０の出力信号ＳＤ３に基づいて物理量信号ＰＱを出力する。例えば、出力回路３８０はローパスフィルターを含み、ローパスフィルターは、出力信号ＳＤ３を平滑化することで、角速度を示すアナログの物理量信号ＰＱを出力する。或いは、出力回路３８０は積分回路を含み、積分回路は出力信号ＳＤ３を積分することで、角度を示すアナログの物理量信号ＰＱを出力する。或いは、出力回路３８０はＡ／Ｄ変換回路と処理回路とを含んでもよい。Ａ／Ｄ変換回路は、出力信号ＳＤ３をＡ／Ｄ変換する。処理回路は、Ａ／Ｄ変換回路の出力データをローパスフィルター処理することで、角速度を示すデジタルの物理量信号ＰＱを出力する、又は、Ａ／Ｄ変換回路の出力データを積分処理することで、角度を示すデジタルの物理量信号ＰＱを出力する。

第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して、同期信号ＳＹＣｂを用いて同期検波を行い、その結果を出力信号ＳＤ１として出力する。第２同期検波回路３２０は、第１同期検波回路３１０の出力信号ＳＤ１に対して、同期信号ＳＹＣを用いて同期検波を行い、その結果を出力信号ＳＤ２として出力する。

フィードバック回路３６０の信号生成回路３６２は、積分回路３６４と２倍増幅回路３６３とを含む。

積分回路３６４は、第２同期検波回路３２０の出力信号ＳＤ２を積分し、その結果を出力信号ＩＮＴＱとして出力する。積分回路３６４はアナログ積分器であり、例えば、演算増幅器と、入力抵抗と、演算増幅器の出力を負帰還するキャパシターと、で構成される。

２倍増幅回路３６３は、積分回路３６４の出力信号ＩＮＴＱを２倍のゲインで増幅し、その結果をフィードバック信号ＦＢＳとして出力する。２倍増幅回路３６３は、例えば演算増幅器と抵抗を用いた非反転増幅回路である。

図５は、第３同期検波回路の基本的な動作を説明する波形例である。ここでは、同期信号ＳＹＣの位相が理想的に角速度信号に同期し、同期信号ＳＹＣのデューティーが理想的に５０：５０であるとする。

検出信号ＶＱは、角速度信号と漏れ信号とを含み、角速度信号及び漏れ信号はいずれも駆動信号ＤＱと同周波数である。図５には角速度信号と漏れ信号を分離して記載するが、実際には角速度信号と漏れ信号が混ざった信号が検出信号ＶＱとなる。なお、波形図において、検出信号ＶＱの中点を、時間方向に平行な一点鎖線で示す。

第３同期検波回路３３０は、同期信号ＳＹＣがハイレベルのとき検出信号ＶＱを非反転で出力信号ＳＤ３として出力し、同期信号ＳＹＣがローレベルのとき検出信号ＶＱを反転して出力信号ＳＤ３として出力する。同期信号ＳＹＣは角速度信号に同期しているので、出力信号ＳＤ３に含まれる角速度信号は、正弦波のπ～２πの区間を、中点を基準に反転した波形となる。漏れ信号の位相は角速度信号の位相から９０度ずれている、つまり同期信号ＳＹＣの位相から９０度ずれている。このため、出力信号ＳＤ３に含まれる漏れ信号は、正弦波のπ／２～３π／２の区間を、中点を基準に反転した波形となる。

出力信号ＳＤ３に含まれる角速度信号は、中点に対して非対称なので、出力回路３８０が出力信号ＳＤ３を平滑化又は積分することで、ゼロにならない。出力信号ＳＤ３に含まれる漏れ信号は、中点に対して対称なので、出力回路３８０が出力信号ＳＤ３を平滑化又は積分することで、ゼロになる。このように、理想的には、漏れ信号の影響を受けずゼロ点オフセットのない検出角速度が得られる。

図６は、ゼロ点オフセットが生じる理由を説明する波形例である。ここでは、本実施形態のフィードバックは行われていないとする。また、以下では、角速度信号の図示を省略して漏れ信号のみ図示する。

例えば、同期信号ＳＹＣのデューティーが５０：５０からずれる、又は同期信号ＳＹＣの位相が角速度信号の位相に対してずれること等によって、ゼロ点オフセットが生じる。図６には、一例として、同期信号ＳＹＣのデューティーが５０：５０からずれたときの波形例を示す。ここでは、同期信号ＳＹＣの立ち下がりエッジのタイミングがΔｔだけ遅れたことで、デューティーが５０：５０からずれたとする。

この同期信号ＳＹＣで検出信号ＶＱの漏れ信号が同期検波されると、出力信号ＳＤ３の漏れ信号は、正弦波の０～π／２＋α及び３π／２～２πの区間が非反転で、π／２＋α～３π／２の区間が、中点を基準に反転された波形となる。αは、Δｔに対応した位相のずれであり、図６の例においてはα＞０である。出力信号ＳＤ３の漏れ信号の波形と中点に囲まれる部分の面積を、０～π／２＋αの区間においてａ１とし、π／２＋α～πの区間においてａ２とし、π～３π／２の区間においてｂ１とし、３π／２～２πの区間においてｂ２とする。このとき、Δｚ＝（ａ１＋ｂ１）－（ａ２＋ｂ２）＞０となる。Δｚは、出力信号ＳＤ３の漏れ信号が平滑化されたときのＤＣ成分であり、角速度のゼロ点オフセットに相当する。

ゼロ点オフセットΔｚの符号と大きさは、同期信号ＳＹＣのエッジがどの程度遅れる又は進むかによって、変動する。また、ゼロ点オフセットΔｚの大きさは、検出信号ＶＱに含まれる漏れ信号の振幅によって、変動する。このため、ゼロ点オフセットΔｚは温度又は電源電圧等の様々な環境要因によって変動する可能性がある。

本実施形態によれば、フィードバックによりゼロ点オフセットが低減されるので、ゼロ点オフセットがどのような変動をしたとしても、それに追従してゼロ点オフセットを低減することが可能である。例えば、事前に測定できない変動、或いは温度補正では補正しきれないような変動であっても、フィードバックによってゼロ点オフセットを補正できる。

図７は、検出回路の第１詳細構成例における、第１同期検波回路、第２同期検波回路、第３同期検波回路、及びフィードバック回路の加算回路の詳細構成例である。なお、本構成例において、第１同期検波回路３１０に入力される検出信号ＶＱ及び出力信号ＡＡＱが、図２及び図４のフィードバック後の検出信号ＶＱＦＢに対応する。

加算回路３６１は、バッファー回路ＢＡと加算器ＡＡとを含む。バッファー回路ＢＡは、検出信号ＶＱをバッファリングして信号ＢＡＱを出力する。バッファー回路ＢＡは、例えば、演算増幅器を用いたボルテージフォロアー回路である。加算器ＡＡは、信号ＢＡＱにフィードバック信号ＦＢＳを加算して、その結果を出力信号ＡＡＱとして出力する。加算器ＡＡは、例えば、演算増幅器と抵抗を用いたアナログ加算器である。

第３同期検波回路３３０は、非反転バッファー回路３３１と反転バッファー回路３３２とスイッチ回路３３３とを含む。非反転バッファー回路３３１は、検出信号ＶＱを非反転でバッファリングして信号Ｖ３１を出力する。非反転バッファー回路３３１は、例えば演算増幅器を用いたボルテージフォロアー回路である。反転バッファー回路３３２は、加算器ＡＡの出力信号ＡＡＱを反転でバッファリングして信号Ｖ３２を出力する。反転バッファー回路３３２は、例えば演算増幅器と抵抗を用いた反転増幅回路である。スイッチ回路３３３は、同期信号ＳＹＣに基づいて信号Ｖ３１又は信号Ｖ３２をスイッチングする。即ち、スイッチ回路３３３は、同期信号ＳＹＣがハイレベルのとき信号Ｖ３１を選択して出力信号ＳＤ３として出力し、同期信号ＳＹＣがローレベルのとき信号Ｖ３２を選択して出力信号ＳＤ３として出力する。

第１同期検波回路３１０は、非反転バッファー回路３１１と反転バッファー回路３１２とスイッチ回路３１３とを含む。非反転バッファー回路３１１は、検出信号ＶＱを非反転でバッファリングして信号Ｖ１１を出力する。非反転バッファー回路３１１は、例えば演算増幅器を用いたボルテージフォロアー回路である。反転バッファー回路３１２は、加算器ＡＡの出力信号ＡＡＱを反転でバッファリングして信号Ｖ１２を出力する。反転バッファー回路３１２は、例えば演算増幅器と抵抗を用いた反転増幅回路である。スイッチ回路３１３は、同期信号ＳＹＣｂに基づいて信号Ｖ１１又は信号Ｖ１２をスイッチングする。即ち、スイッチ回路３１３は、同期信号ＳＹＣｂがハイレベルのとき信号Ｖ１１を選択して出力信号ＳＤ１として出力し、同期信号ＳＹＣｂがローレベルのとき信号Ｖ１２を選択して出力信号ＳＤ１として出力する。

第２同期検波回路３２０は、非反転バッファー回路３２１と反転バッファー回路３２２とスイッチ回路３２３とを含む。非反転バッファー回路３２１は、出力信号ＳＤ１を非反転でバッファリングして信号Ｖ２１を出力する。非反転バッファー回路３２１は、例えば演算増幅器を用いたボルテージフォロアー回路である。反転バッファー回路３２２は、出力信号ＳＤ１を反転でバッファリングして信号Ｖ２２を出力する。反転バッファー回路３２２は、例えば演算増幅器と抵抗を用いた反転増幅回路である。スイッチ回路３２３は、同期信号ＳＹＣに基づいて信号Ｖ２１又は信号Ｖ２２をスイッチングする。即ち、スイッチ回路３２３は、同期信号ＳＹＣがハイレベルのとき信号Ｖ２１を選択して出力信号ＳＤ２として出力し、同期信号ＳＹＣがローレベルのとき信号Ｖ２２を選択して出力信号ＳＤ２として出力する。

なお、第１同期検波回路３１０、第２同期検波回路３２０、第３同期検波回路３３０、及び加算回路３６１は、上記に限定されず、様々な回路構成であってよい。例えば、バッファー回路ＢＡが省略されてもよい。或いは、非反転バッファー回路３１１、３２１及び３３１が省略されてもよい。或いは、加算回路３６１が反転の加算器である場合には、反転バッファー回路３１２及び３３２が省略されてもよい。

図８は、検出回路の第１詳細構成例の動作を説明する波形例である。ここでは、原理を分かりやすくするためにフィードバック信号ＦＢＳがゼロであると仮定した波形を示している。なお、フィードバック信号ＦＢＳがゼロでない場合には図９のように、フィードバック信号ＦＢＳによるオフセットが加味された同期検波となる。

図８に示すように、第１同期検波回路３１０は、同期信号ＳＹＣｂにより同期検波を行うことで、検出信号ＶＱＦＢから漏れ信号を検波する。これにより、出力信号ＳＤ１は角速度成分をほぼ含まず、漏れ成分のみを含む。出力信号ＳＤ１の漏れ信号は、検出信号ＶＱＦＢの正弦波のπ～２πの区間を、中点を基準に反転した波形となる。

第２同期検波回路３２０は、同期信号ＳＹＣにより同期検波を行うことで、出力信号ＳＤ１からフィードバック用の漏れ信号を抽出する。ここでは、図６と同様に同期信号ＳＹＣの立ち下がりエッジがΔｔだけ遅れているとする。検出信号ＶＱＦＢの漏れ信号の正弦波を基準に位相を０～２πとする。このとき、出力信号ＳＤ２は、出力信号ＳＤ１の０～π／２＋α及び３π／２～２πの区間が非反転で、π／２＋α～３π／２の区間が、中点を基準に反転された波形となる。

出力信号ＳＤ２の波形と中点に囲まれる部分の面積を、０～π／２＋αの区間においてａ３とし、π／２＋α～πの区間においてａ４とし、π～３π／２の区間においてｂ３とし、３π／２～２πの区間においてｂ４とする。このとき、Δｚｄｅｔ＝（ａ３＋ｂ４）－（ａ４＋ｂ３）＞０となる。Δｚｄｅｔは、出力信号ＳＤ２が平滑化されたときのＤＣ成分であり、図６で説明したゼロ点オフセットΔｚとほぼ同じ大きさになる。出力信号ＳＤ１は漏れ信号の信号レベルそのものを示すので、ゼロ点オフセットに比べて大きいが、更に同期信号ＳＹＣｂで同期検波することで、フィードバックに適切なオフセットΔｚｄｅｔが得られる。

フィードバック信号ＦＢＳは、オフセットΔｚｄｅｔを時間積分して２倍したものと等価である。なお、ゼロ点オフセットが残留してる場合にはオフセットΔｚｄｅｔが非ゼロなのでフィードバック信号ＦＢＳが増加又は減少し、ゼロ点オフセットがキャンセルされるとオフセットΔｚｄｅｔがゼロになるのでフィードバック信号ＦＢＳが一定値となり変化しなくなる。

図９及び図１０は、フィードバック信号と第３同期検波回路の出力信号との関係を説明する図である。ここではフィードバック信号ＦＢＳのみに着目し、角速度信号と漏れ信号を図示していない。図９において、一点鎖線は検出信号ＶＱの中点を示す。

図９の左図に示すように、フィードバック信号ＦＢＳは、検出信号ＶＱの中点に対するオフセット信号である。図７の例では加算回路３６１が同期検波の反転側にフィードバック信号ＦＢＳを加算する。このため図９の中図に示すように、非反転の信号Ｖ３１はオフセットされず、反転の信号Ｖ３２は、検出信号ＶＱの中点から－ＦＢＳだけオフセットされる。

図９の右図に示すように、スイッチ回路３３３は、同期信号ＳＹＣがハイレベルのとき非反転の信号Ｖ３１を選択し、同期信号ＳＹＣがローレベルのとき反転の信号Ｖ３２を選択する。このため、出力信号ＳＤ３は、オフセットされない信号Ｖ３１と、－ＦＢＳだけオフセットされた信号Ｖ３２とが、ほぼデューティー５０：５０で繰り返す信号となる。このため、平滑化された出力信号ＳＤ３においては、オフセット量は－（１／２）×ＦＢＳと等価になる。

図１０の左図に示すように、本実施形態のフィードバックが無い場合には出力信号ＳＤ３は、オフセットΔｚと等価なゼロ点オフセットを含む。図１０の右図に示すように、本実施形態のフィードバックが実施された場合には、Δｚ－（１／２）×ＦＢＳ＝０となるようにフィードバックが機能するので、出力信号ＳＤ３から生成される物理量信号ＰＱのゼロ点オフセットが低減される。

図７では同期検波の反転側にフィードバック信号ＦＢＳを加算する例を示したが、これと等価な結果が得られるのであれば、フィードバックの構成は、図７に限定されない。一例を図１１及び図１２に示す。

図１１は、フィードバック回路の加算回路の第２詳細構成例である。この構成例では、加算回路３６１は同期検波の非反転側にフィードバック信号ＦＢＳの反転信号を加算する。

具体的には、加算回路３６１はバッファー回路ＢＢと加算器ＡＢとを含む。バッファー回路ＢＢは、検出信号ＶＱをバッファリングして信号ＢＢＱを出力する。加算器ＡＢは、信号ＢＢＱにフィードバック信号ＦＢＳの反転信号を加算して、その結果を出力信号ＡＢＱとして出力する。例えば、加算回路３６１が、フィードバック信号ＦＢＳを反転して加算器ＡＢへ出力する反転バッファー回路を含んでもよい。或いは、図４の２倍増幅回路３６３が、積分回路３６４の出力信号ＩＮＴＱを－２倍のゲインで増幅する反転増幅回路であってもよい。

図１２は、フィードバック回路の加算回路の第３詳細構成例である。この構成例では、加算回路３６１は、同期検波の非反転側にフィードバック信号ＦＢＳの反転信号の１／２倍を加算し、同期検波の反転側にフィードバック信号ＦＢＳの１／２倍を加算する。

具体的には、加算回路３６１はバッファー回路ＢＥと加算器ＡＥとバッファー回路ＢＦと加算器ＡＦとを含む。バッファー回路ＢＥは、検出信号ＶＱをバッファリングして信号ＢＥＱを出力する。加算器ＡＥは、フィードバック信号ＦＢＳを反転して１／２倍した信号を信号ＢＥＱに加算して、その結果を出力信号ＡＥＱとして出力する。バッファー回路ＢＦは、検出信号ＶＱをバッファリングして信号ＢＦＱを出力する。加算器ＡＦは、フィードバック信号ＦＢＳを１／２倍した信号を信号ＢＦＱに加算して、その結果を出力信号ＡＦＱとして出力する。例えば、加算回路３６１が、フィードバック信号ＦＢＳを１／２倍して加算器ＡＦへ出力するアンプ回路と、アンプ回路の出力信号を反転して加算器ＡＥへ出力する反転バッファー回路と、を含んでもよい。或いは、２倍増幅回路３６３が省略され、積分回路３６４の出力信号ＩＮＴＱが加算器ＡＦへ入力され、加算回路３６１が、積分回路３６４の出力信号ＩＮＴＱを反転して加算器ＡＥへ出力する反転バッファー回路を含んでもよい。

図１３は、増幅回路及び同期検波回路が差動構成である場合の第３同期検波回路及び加算回路の詳細構成例である。

増幅回路３５０は、差動信号である入力信号ＩＱ１及びＩＱ２を電荷電圧変換すると共に増幅して、差動信号である検出信号ＶＱ１及びＶＱ２を出力する。増幅回路３５０は、例えば、入力信号ＩＱ１を電荷電圧変換する第１電荷電圧変換回路と、入力信号ＩＱ２を電荷電圧変換する第２電荷電圧変換回路と、差動信号である第１電圧変換回路の出力信号及び第２電荷電圧変換回路の出力信号を差動増幅して検出信号ＶＱ１及びＶＱ２を出力する差動アンプ回路と、で構成される。

加算回路３６１は、検出信号ＶＱ２にフィードバック信号ＦＢＳを加算し、その結果をフィードバック後の検出信号ＶＱＦＢ２として出力する。加算回路３６１は、例えば、検出信号ＶＱ２をバッファリングするバッファー回路と、バッファー回路の出力信号にフィードバック信号ＦＢＳを加算する加算器と、を含む。

第３同期検波回路３３０は、スイッチＳＷ１～ＳＷ４を含む。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の一端には、それぞれ検出信号ＶＱ１、ＶＱ１、ＶＱ２、ＶＱＦＢ２が入力される。スイッチＳＷ１、ＳＷ４は、同期信号ＳＹＣがハイレベルのときオンであり、同期信号ＳＹＣがローレベルのときオフである。スイッチＳＷ２、ＳＷ３は、同期信号ＳＹＣの反転信号である信号ＸＳＹＣがハイレベルのときオンであり、信号ＸＳＹＣがローレベルのときオフである。同期信号ＳＹＣがハイレベルのとき、スイッチＳＷ１及びＳＷ３が検出信号ＶＱ１を選択して出力信号ＳＤ３１として出力し、スイッチＳＷ２及びＳＷ４が検出信号ＶＱＦＢ２を選択して出力信号ＳＤ３２として出力する。同期信号ＳＹＣがローレベルのとき、スイッチＳＷ１及びＳＷ３が検出信号ＶＱ２を選択して出力信号ＳＤ３１として出力し、スイッチＳＷ２及びＳＷ４が検出信号ＶＱ１を選択して出力信号ＳＤ３２として出力する。

出力回路３８０は、差動信号である出力信号ＳＤ３１及びＳＤ３２に基づいて物理量信号ＰＱを出力する。出力回路３８０の構成例は図４で説明した通りであるが、出力信号ＳＤ３１及びＳＤ３２を処理する回路は差動入力となる。

なお、第１同期検波回路３１０及び第２同期検波回路３２０についても、第３同期検波回路３３０と同様な差動構成であってよい。このとき、第１同期検波回路３１０におけるスイッチＳＷ４には、第３同期検波回路３３０におけるスイッチＳＷ４と同様に、フィードバック後の検出信号ＶＱＦＢ２が入力される。

図１３では、スイッチＳＷ４に入力される信号にフィードバック信号ＦＢＳが加算される例を示したが、これと等価な結果が得られるのであれば、フィードバックの構成は、図１３に限定されない。例えば、スイッチＳＷ１に入力される信号にフィードバック信号ＦＢＳの反転信号が加算されてもよい。

以上の本実施形態では、検出回路３００は、第３同期検波回路３３０と出力回路３８０とを含む。第３同期検波回路３３０は、フィードバック後の検出信号ＶＱＦＢに対して第２同期信号により同期検波を行う。出力回路３８０は、第３同期検波回路３３０からの出力信号ＳＤ３に基づいて物理量信号ＰＱを出力する。

本実施形態によれば、第３同期検波回路３３０の出力信号ＳＤ３は、フィードバックにより漏れ成分が低減された信号となる。この出力信号ＳＤ３に基づいて物理量信号ＰＱが出力されることで、ゼロ点オフセットが低減された検出角速度に基づく物理量信号ＰＱが得られる。

また本実施形態では、第１同期信号は、位相が駆動信号ＤＱの位相から９０度ずれた同期信号ＳＹＣｂである。第２同期信号は、位相が駆動信号ＤＱの位相と同じ同期信号ＳＹＣである。

ジャイロセンサー素子１０から検出回路３００に入力される角速度信号は、駆動信号ＤＱに対して位相が９０度ずれている。増幅回路３５０における電流電圧変換において信号の位相が９０度ずれるので、位相が駆動信号ＤＱの位相と同じ第２同期信号を用いて同期検波することで、角速度信号を検波できる。

また本実施形態では、フィードバック回路３６０は、第２同期検波回路３２０からの出力信号ＳＤ２を積分する積分回路３６４を含む。

本実施形態によれば、フィードバック後の検出信号ＶＱＦＢに漏れ成分が残留するときには、積分結果に基づくフィードバック信号ＦＢＳが変化し、漏れ成分が残留しないときには、フィードバック信号ＦＢＳが変化しなくなる。これにより、フィードバック後の検出信号ＶＱＦＢの漏れ成分に対して負帰還が構成され、漏れ成分が低減される。

また本実施形態では、フィードバック回路３６０は、積分回路３６４からの出力信号ＩＮＴＱの電圧レベルを２倍する２倍増幅回路を含む。

図９で説明したように、同期検波において、フィードバック信号ＦＢＳが実質的に１／２倍される。２倍増幅回路が、積分回路３６４からの出力信号ＩＮＴＱの電圧レベルを２倍することで、同期検波における１／２倍の効果をキャンセルできる。

また本実施形態では、図７で説明したように、フィードバック回路３６０は、増幅回路３５０からの検出信号ＶＱに対してフィードバック信号ＦＢＳを加算する加算回路３６１を含む。第１同期検波回路３１０は、増幅回路３５０からの検出信号ＶＱと、加算回路３６１からの出力信号ＡＡＱの反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行う。

本実施形態によれば、同期検波の反転側にフィードバック信号ＦＢＳが加算されるので、フィードバック信号ＦＢＳが負帰還される。

また本実施形態では、図１１で説明したように、フィードバック回路３６０は、増幅回路３５０からの検出信号ＶＱに対してフィードバック信号ＦＢＳの反転信号を加算する加算回路３６１を含む。第１同期検波回路３１０は、加算回路３６１からの出力信号ＡＢＱと、増幅回路３５０からの検出信号ＶＱの反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行う。

本実施形態によれば、同期検波の非反転側にフィードバック信号ＦＢＳの反転信号が加算されるので、フィードバック信号ＦＢＳが負帰還される。

また本実施形態では、図１２で説明したように、フィードバック回路３６０は加算回路３６１を含む。加算回路３６１は、増幅回路３５０からの検出信号ＶＱに対して、フィードバック信号ＦＢＳを１／２倍して反転した信号を加算した第１出力信号ＡＥＱと、増幅回路３５０からの検出信号ＶＱに対してフィードバック信号ＦＢＳを１／２倍した信号を加算した第２出力信号ＡＦＱとを出力する。第１同期検波回路３１０は、加算回路３６１からの第１出力信号ＡＥＱと、加算回路３６１からの第２出力信号ＡＦＱの反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行う。

本実施形態によれば、同期検波の非反転側に、フィードバック信号ＦＢＳを１／２倍して反転した信号が加算され、同期検波の反転側に、フィードバック信号ＦＢＳを１／２倍した信号が加算されるので、フィードバック信号ＦＢＳが負帰還される。

３．検出回路の第２詳細構成例
図１４は、検出回路の第２詳細構成例である。検出回路３００は、増幅回路３５０とフィードバック回路３６０と第１同期検波回路３１０と第２同期検波回路３２０と出力回路３８０とを含む。本構成例において、第１同期信号は同期信号ＳＹＣであり、第２同期信号は同期信号ＳＹＣｂである。なお、既に説明した構成要素と同様な構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して、同期信号ＳＹＣを用いて同期検波を行い、その結果を出力信号ＳＤ１として出力する。出力回路３８０は、第１同期検波回路３１０の出力信号ＳＤ１に基づいて物理量信号ＰＱを出力する。第２同期検波回路３２０は、第１同期検波回路３１０の出力信号ＳＤ１に対して、同期信号ＳＹＣｂを用いて同期検波を行い、その結果を出力信号ＳＤ２として出力する。フィードバック回路３６０は、第２同期検波回路３２０の出力信号ＳＤ２に基づいて検出信号ＶＱに対するフィードバックを行う。フィードバック回路３６０の構成は図４と同様である。

図１５は、検出回路の第２詳細構成例における、第１同期検波回路、第２同期検波回路、及びフィードバック回路の加算回路の詳細構成例である。各回路の構成は基本的に図７と同様であるが、スイッチ回路３１３、３２３の動作が異なる。

即ち、第１同期検波回路３１０のスイッチ回路３１３は、同期信号ＳＹＣに基づいて信号Ｖ１１と信号Ｖ１２をスイッチングする。即ち、スイッチ回路３１３は、同期信号ＳＹＣがハイレベルのとき信号Ｖ１１を選択して出力信号ＳＤ１として出力し、同期信号ＳＹＣがローレベルのとき信号Ｖ１２を選択して出力信号ＳＤ１として出力する。第２同期検波回路３２０のスイッチ回路３２３は、同期信号ＳＹＣｂに基づいて信号Ｖ２１と信号Ｖ２２をスイッチングする。即ち、同期信号ＳＹＣｂがハイレベルのとき信号Ｖ２１を選択して出力信号ＳＤ２として出力し、同期信号ＳＹＣｂがローレベルのとき信号Ｖ２２を選択して出力信号ＳＤ２として出力する。

なお、フィードバック回路３６０の加算回路３６１の構成は、図１１又は図１２等で説明した様々な変形実施が可能である。また、第１同期検波回路３１０及び第２同期検波回路３２０は、図１３で説明した差動構成であってもよい。

図１６は、検出回路の第２詳細構成例の動作を説明する波形例である。ここでは、角速度信号の図示を省略して漏れ信号のみ図示する。また、原理を分かりやすくするためにフィードバック信号ＦＢＳがゼロであると仮定した波形を示している。なお、フィードバック信号ＦＢＳがゼロでない場合には、図９で説明したように、フィードバック信号ＦＢＳによるオフセットが加味された同期検波となる。

第１同期検波回路３１０は、同期信号ＳＹＣにより同期検波を行うことで、検出信号ＶＱＦＢから角速度信号を検波する。図６と同様に同期信号ＳＹＣの立ち下がりエッジがΔｔだけ遅れているとする。図６の出力信号ＳＤ３と同様に、出力信号ＳＤ１の漏れ信号は、出力信号ＳＤ１の０～π／２＋α及び３π／２～２πの区間が非反転で、π／２＋α～３π／２の区間が、中点を基準に反転された波形となる。

第２同期検波回路３２０は、同期信号ＳＹＣｂにより同期検波を行うことで、出力信号ＳＤ１からフィードバック用の漏れ信号を抽出する。このとき、同期信号ＳＹＣｂにより同期検波が行われることで、出力信号ＳＤ２は角速度成分をほぼ含まず、漏れ成分のみを含むようになる。出力信号ＳＤ２は、出力信号ＳＤ１の漏れ信号の０～π／２＋α及び３π／２～２πの区間が非反転で、π／２＋α～３π／２の区間が、中点を基準に反転された波形となる。この波形は、図８における出力信号ＳＤ２の波形と同じである。従って、以降のフィードバック回路３６０の動作は、検出回路３００の第１詳細構成例で説明した動作と同様である。

以上の本実施形態では、第１同期検波回路３１０は、フィードバック後の検出信号ＶＱＦＢに対して第１同期信号により同期検波を行う。検出回路３００は、第１同期検波回路３１０からの出力信号ＳＤ１に基づいて物理量信号ＰＱを出力する出力回路３８０を含む。

本実施形態によれば、第１同期検波回路３１０の出力信号ＳＤ１は、フィードバックにより漏れ成分が低減された信号となる。この出力信号ＳＤ１に基づいて物理量信号ＰＱが出力されることで、ゼロ点オフセットが低減された検出角速度に基づく物理量信号ＰＱが得られる。

また本実施形態では、第１同期信号は、位相が駆動信号ＤＱの位相と同じ同期信号ＳＹＣである。第２同期信号は、位相が駆動信号ＤＱの位相から９０度ずれた同期信号ＳＹＣｂである。

ジャイロセンサー素子１０から検出回路３００に入力される角速度信号は、駆動信号ＤＱに対して位相が９０度ずれている。増幅回路３５０における電流電圧変換において信号の位相が９０度ずれるので、位相が駆動信号ＤＱの位相と同じ第１同期信号を用いて同期検波することで、角速度信号を検波できる。

以上に説明した本実施形態の回路装置は、角速度を検出するジャイロセンサー素子を駆動信号により駆動する駆動回路と、ジャイロセンサー素子からの入力信号に基づいて物理量信号を検出する検出回路と、を含む。検出回路は、増幅回路とフィードバック回路と第１同期検波回路と第２同期検波回路とを含む。増幅回路は、入力信号の増幅処理を行って検出信号を出力する。フィードバック回路は、検出信号が入力され、フィードバック後の検出信号を出力する。第１同期検波回路は、フィードバック後の検出信号に対して、第１同期信号により同期検波を行う。第２同期検波回路は、第１同期検波回路からの出力信号に対して、第１同期信号の位相から９０度だけ位相がずれた第２同期信号に基づいて同期検波を行う。フィードバック回路は、第２同期検波回路からの出力信号に基づいてフィードバック信号を生成し、検出信号に対してフィードバック信号をフィードバックすることでフィードバック後の検出信号を出力する。

本実施形態によれば、角速度のゼロ点オフセットに相当する漏れ成分がフィードバックによって低減される。角速度は、フィードバック後の検出信号を同期検波することで検出されるが、上記フィードバックによって角速度のゼロ点オフセットが低減される。本実施形態によれば負帰還によりゼロ点オフセットが低減されるので、特許文献１のような事前の調整は不要である。また、フィードバックによってゼロ点オフセットが低減されるので、温度や電源電圧等の環境要因によってゼロ点オフセットが変動する場合であっても、その変動に追従してゼロ点オフセットが低減される。また、互いに位相が９０度ずれた第１同期信号及び第２同期信号を用いて２回同期検波することで、ゼロ点オフセットの信号レベルに相当するフィードバック用の漏れ信号を生成可能である。

また本実施形態では、検出回路は第３同期検波回路と出力回路とを含んでもよい。第３同期検波回路は、フィードバック後の検出信号に対して第２同期信号により同期検波を行ってもよい。出力回路は、第３同期検波回路からの出力信号に基づいて物理量信号を出力してもよい。

本実施形態によれば、第３同期検波回路の出力信号は、フィードバックにより漏れ成分が低減された信号となる。この出力信号に基づいて物理量信号が出力されることで、ゼロ点オフセットが低減された検出角速度に基づく物理量信号が得られる。

また本実施形態では、第１同期信号は、位相が駆動信号の位相から９０度ずれた同期信号であってもよい。第２同期信号は、位相が駆動信号の位相と同じ同期信号であってもよい。

ジャイロセンサー素子から検出回路に入力される角速度信号は、駆動信号に対して位相が９０度ずれている。増幅回路における増幅処理において信号の位相が９０度ずれるので、位相が駆動信号の位相と同じ第２同期信号を用いて同期検波することで、角速度信号を検波できる。

また本実施形態では、第１同期検波回路は、フィードバック後の検出信号に対して第１同期信号により同期検波を行ってもよい。検出回路は、第１同期検波回路からの出力信号に基づいて物理量信号を出力する出力回路を含んでもよい。

本実施形態によれば、第１同期検波回路の出力信号は、フィードバックにより漏れ成分が低減された信号となる。この出力信号に基づいて物理量信号が出力されることで、ゼロ点オフセットが低減された検出角速度に基づく物理量信号が得られる。

また本実施形態では、第１同期信号は、位相が駆動信号の位相と同じ同期信号であってもよい。第２同期信号は、位相が駆動信号の位相から９０度ずれた同期信号であってもよい。

ジャイロセンサー素子から検出回路に入力される角速度信号は、駆動信号に対して位相が９０度ずれている。増幅回路における増幅処理において信号の位相が９０度ずれるので、位相が駆動信号の位相と同じ第１同期信号を用いて同期検波することで、角速度信号を検波できる。

また本実施形態では、フィードバック回路は、第２同期検波回路からの出力信号を積分する積分回路を含んでもよい。

本実施形態によれば、フィードバック後の検出信号に漏れ成分が残留するときには、積分結果に基づくフィードバック信号が変化し、漏れ成分が残留しないときには、フィードバック信号が変化しなくなる。これにより、フィードバック後の検出信号の漏れ成分に対して負帰還が構成され、漏れ成分が低減される。

また本実施形態では、フィードバック回路は、積分回路からの出力信号の電圧レベルを２倍する２倍増幅回路を含んでもよい。

同期検波において、フィードバック信号が実質的に１／２倍される。２倍増幅回路が、積分回路からの出力信号の電圧レベルを２倍することで、同期検波における１／２倍の効果をキャンセルできる。

また本実施形態では、フィードバック回路は、増幅回路からの検出信号に対してフィードバック信号を加算する加算回路を含んでもよい。第１同期検波回路は、増幅回路からの検出信号と、加算回路からの出力信号の反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行ってもよい。

本実施形態によれば、同期検波の反転側にフィードバック信号が加算されるので、フィードバック信号が負帰還される。

また本実施形態では、フィードバック回路は、増幅回路からの検出信号に対してフィードバック信号の反転信号を加算する加算回路を含んでもよい。第１同期検波回路は、加算回路からの出力信号と、増幅回路からの検出信号の反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行ってもよい。

本実施形態によれば、同期検波の非反転側にフィードバック信号の反転信号が加算されるので、フィードバック信号が負帰還される。

また本実施形態では、フィードバック回路は加算回路を含んでもよい。加算回路は、増幅回路からの検出信号に対して、フィードバック信号を１／２倍して反転した信号を加算した第１出力信号と、増幅回路からの検出信号に対して、フィードバック信号を１／２倍した信号を加算した第２出力信号とを出力してもよい。第１同期検波回路は、加算回路からの第１出力信号と、加算回路からの第２出力信号の反転信号とを、第１同期信号に基づいてスイッチングすることで同期検波を行ってもよい。

本実施形態によれば、同期検波の非反転側に、フィードバック信号を１／２倍して反転した信号が加算され、同期検波の反転側に、フィードバック信号を１／２倍した信号が加算されるので、フィードバック信号が負帰還される。

また本実施形態の角速度検出装置は、上記のいずれかの回路装置と、ジャイロセンサー素子と、を含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。またジャイロセンサー素子、回路装置及び角速度検出装置等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…ジャイロセンサー素子、１００…回路装置、２００…駆動回路、２１０…電流電圧変換回路、２２０…駆動信号出力回路、２３０…ゲイン制御回路、２４０…同期信号生成回路、３００…検出回路、３１０…第１同期検波回路、３１１…非反転バッファー回路、３１２…反転バッファー回路、３１３…スイッチ回路、３２０…第２同期検波回路、３２１…非反転バッファー回路、３２２…反転バッファー回路、３２３…スイッチ回路、３３０…第３同期検波回路、３３１…非反転バッファー回路、３３２…反転バッファー回路、３３３…スイッチ回路、３５０…増幅回路、３６０…フィードバック回路、３６１…加算回路、３６２…信号生成回路、３６４…積分回路、３８０…出力回路、４００…角速度検出装置、ＤＱ…駆動信号、ＦＢＳ…フィードバック信号、ＩＱ１，ＩＱ２…入力信号、ＰＱ…物理量信号、ＳＹＣ，ＳＹＣｂ…同期信号、ＶＱ…検出信号、ＶＱＦＢ…フィードバック後の検出信号

Claims (11)

1. 角速度を検出するジャイロセンサー素子を駆動信号により駆動する駆動回路と、
   前記ジャイロセンサー素子からの入力信号に基づいて物理量信号を検出する検出回路と、
   を含み、
   前記検出回路は、
   前記入力信号の増幅処理を行って検出信号を出力する増幅回路と、
   前記検出信号が入力され、フィードバック後の検出信号を出力するフィードバック回路と、
   前記フィードバック後の検出信号に対して、第１同期信号により同期検波を行う第１同期検波回路と、
   前記第１同期検波回路からの出力信号に対して、前記第１同期信号の位相から９０度だけ位相がずれた第２同期信号に基づいて同期検波を行う第２同期検波回路と、
   を含み、
   前記フィードバック回路は、前記第２同期検波回路からの出力信号に基づいてフィードバック信号を生成し、前記検出信号に対して前記フィードバック信号をフィードバックすることで前記フィードバック後の検出信号を出力することを特徴とする回路装置。
2. 請求項１に記載された回路装置において、
   前記検出回路は、
   前記フィードバック後の検出信号に対して前記第２同期信号により同期検波を行う第３同期検波回路と、
   前記第３同期検波回路からの出力信号に基づいて前記物理量信号を出力する出力回路と、
   を含むことを特徴とする回路装置。
3. 請求項２に記載された回路装置において、
   前記第１同期信号は、位相が前記駆動信号の位相から９０度ずれた同期信号であり、
   前記第２同期信号は、位相が前記駆動信号の位相と同じ同期信号であることを特徴とする回路装置。
4. 請求項１に記載された回路装置において、
   前記第１同期検波回路は、前記フィードバック後の検出信号に対して前記第１同期信号により同期検波を行い、
   前記検出回路は、前記第１同期検波回路からの出力信号に基づいて前記物理量信号を出力する出力回路を含むことを特徴とする回路装置。
5. 請求項４に記載された回路装置において、
   前記第１同期信号は、位相が前記駆動信号の位相と同じ同期信号であり、
   前記第２同期信号は、位相が前記駆動信号の位相から９０度ずれた同期信号であることを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載された回路装置において、
   前記フィードバック回路は、前記第２同期検波回路からの出力信号を積分する積分回路を含むことを特徴とする回路装置。
7. 請求項６に記載された回路装置において、
   前記フィードバック回路は、前記積分回路からの出力信号の電圧レベルを２倍する２倍増幅回路を含むことを特徴とする回路装置。
8. 請求項１乃至５のいずれか一項に記載された回路装置において、
   前記フィードバック回路は、前記増幅回路からの前記検出信号に対して前記フィードバック信号を加算する加算回路を含み、
   前記第１同期検波回路は、前記増幅回路からの前記検出信号と、前記加算回路からの出力信号の反転信号とを、前記第１同期信号に基づいてスイッチングすることで同期検波を行うことを特徴とする回路装置。
9. 請求項１乃至５のいずれか一項に記載された回路装置において、
   前記フィードバック回路は、前記増幅回路からの前記検出信号に対して前記フィードバック信号の反転信号を加算する加算回路を含み、
   前記第１同期検波回路は、前記加算回路からの出力信号と、前記増幅回路からの前記検出信号の反転信号とを、前記第１同期信号に基づいてスイッチングすることで同期検波を行うことを特徴とする回路装置。
10. 請求項１乃至５のいずれか一項に記載された回路装置において、
    前記フィードバック回路は、前記増幅回路からの前記検出信号に対して、前記フィードバック信号を１／２倍して反転した信号を加算した第１出力信号と、前記増幅回路からの前記検出信号に対して、前記フィードバック信号を１／２倍した信号を加算した第２出力信号とを出力する加算回路を含み、
    前記第１同期検波回路は、前記加算回路からの前記第１出力信号と、前記加算回路からの前記第２出力信号の反転信号とを、前記第１同期信号に基づいてスイッチングすることで同期検波を行うことを特徴とする回路装置。
11. 請求項１乃至５のいずれか一項に記載された回路装置と、
    前記ジャイロセンサー素子と、
    を含むことを特徴とする角速度検出装置。

Images