JP2024035975A - 半導体発光装置 - Google Patents

Abstract

【課題】発熱量を小さくすると共に、装置の小型化を図ることができる半導体発光装置を提供する。【解決手段】半導体発光装置１は、第１面２ａと第１面２ａに対向する第２面２ｂとを有し、第１面２ａから光を出力する複数のｉＰＭレーザ２と、複数のｉＰＭレーザ２のそれぞれを発光させるための駆動電流を供給する駆動回路３と、を備える。駆動回路３は、複数のｉＰＭレーザ２に対して共通の電流源回路と、複数のｉＰＭレーザ２にそれぞれ対応して設けられ、駆動電流のオン／オフを切替える複数のスイッチ部と、複数のスイッチ部のそれぞれを個別に動作させるスイッチ動作部と、を有する。【選択図】図１

Description

本発明は、半導体発光装置に関する。

複数のフォトニック結晶レーザを含む半導体発光装置において、各フォトニック結晶レーザを駆動するための駆動回路が知られている（例えば、非特許文献１を参照）。非特許文献１では、複数のフォトニック結晶レーザのそれぞれに対応するように、複数のデジタルアナログ変換器、複数のオペアンプ、及び複数のトランジスタを有する駆動回路が記載されている。非特許文献１に記載の駆動回路では、マイクロコントローラからの１２ビットのデジタル制御信号をデジタルアナログ変換して、トランジスタを駆動し、レーザに流れる電流を制御している。

特許文献１は、形状計測装置を開示する。その形状計測装置は、格子模様を投影するための一列に並んだ３以上の光源を備える。非特許文献３は、構造化照明を用いる三次元形状計測方法を開示する。非特許文献１は、更に、縞パターンを用いる位相シフト法についても開示する。

特開２０１１－２４２１７８号公報

「フォトニック結晶レーザーの面内相互引き込み現象に基づくビーム形状制御の検討」、Menaka De Zoysaほか著、第８１回応用物理学会秋季学術講演会 講演予稿集、１０ｐ－Ｚ１８－８、２０２０年 Y. Kurosaka et al.,"Effects of non-lasing band intwo-dimensionalphotonic-crystallasers clarified using omnidirectional bandstructure,"Opt. Express 20, 21773-21783 (2012) Jason Geng, "Structured-light 3Dsurface imaging: a tutorial," Advances in Optics and Photonics 3, pp. 128-160(2011)

位相変調層における位相変調によって所望の光像を出力するｉＰＭ（integrable Phase Modulating）レーザが知られている。複数のｉＰＭレーザを備える半導体発光装置は、様々な用途に適用可能である。例えば、各ｉＰＭレーザから周期的なストライプ状のパターンの光像を順次出力させるとともに、各ｉＰＭレーザから出力されるストライプ状のパターンの位相を互いにずらすことによって、三次元計測に応用することができる。しかしながら、非特許文献１に記載の駆動回路を、複数のｉＰＭレーザを含む半導体発光装置に適用する場合、マイクロコントローラとデジタルアナログ変換器との間に複数の信号線が必要であり、かつ、デジタルアナログ変換器は複数のｉＰＭレーザのそれぞれに対応するように複数個設けられているため、信号線の合計数は膨大な数となる。加えて、複数のオペアンプ及び複数のトランジスタが設けられていることから、駆動回路全体の面積は大型となり得る。また、複数のｉＰＭレーザのそれぞれに対応して、複数のデジタルアナログ変換器、複数のオペアンプ、及び複数のトランジスタが設けられている。それにより、駆動していないｉＰＭレーザに対応する複数のデジタルアナログ変換器、複数のオペアンプ、及び複数のトランジスタにおいても消費電力（待機電力）が発生し、待機電力に伴う発熱が懸念される。半導体発光装置の用途（例えば、歯科における口腔内の立体画像の取得など）によっては、発熱量を小さくすると共に、装置を小型にすることが求められる。

本発明は、発熱量を小さくすると共に、装置の小型化を図ることができる半導体発光装置を提供することを目的とする。

本発明の半導体発光装置は、［１］「第１面と前記第１面に対向する第２面とを有し、前記第１面から光を出力する複数のｉＰＭレーザと、前記複数のｉＰＭレーザのそれぞれを発光させるための駆動電流を供給する駆動回路と、を備え、前記駆動回路は、前記複数のｉＰＭレーザに対して共通の電流源回路と、前記複数のｉＰＭレーザにそれぞれ対応して設けられ、前記駆動電流のオン／オフを切替える複数のスイッチ部と、前記複数のスイッチ部のそれぞれを個別に動作させるスイッチ動作部と、を有する、半導体発光装置」である。

上記［１］に記載の半導体発光装置では、スイッチ動作部によって複数のスイッチ部のそれぞれを個別に動作させることによって、複数のスイッチ部のそれぞれに対応する各ｉＰＭレーザに対して、駆動電流を供給することができる。仮に、各ｉＰＭレーザに対応した複数の電流源回路を設けた場合、駆動していないｉＰＭレーザに対応する電流源回路においても、電流源回路自体は駆動していることから消費電力（待機電力）が発生する。上記［１］に記載の半導体発光装置では、共通の電流源回路にて生成した電流に基づいて駆動電流が供給されるため、待機電力に伴う発熱量を小さくできる。更に、共通の電流源回路であるため、電流源回路の個数が少なくて済むので、半導体発光装置の小型化を図ることができる。

本発明の半導体発光装置は、［２］「前記複数のスイッチ部のそれぞれは、第１スイッチと、前記第１スイッチと直列に接続された第２スイッチと、を有し、前記スイッチ動作部は、前記第１スイッチを動作させる第１シフトレジスタと、前記第２スイッチを動作させる第２シフトレジスタと、を有する、上記［１］に記載の半導体発光装置」であってもよい。当該［２］に記載の半導体発光装置によれば、第１スイッチ及び第２スイッチが共にオンになったｉＰＭレーザのみに対して個別に駆動電流を供給することができる。そして、第１シフトレジスタが、駆動対象となるｉＰＭレーザを例えば行単位で指定し、第２シフトレジスタが、駆動対象となるｉＰＭレーザを例えば列単位で指定することができる。それにより、複数行及び複数列にわたって配列された複数のｉＰＭレーザに対して個別に駆動電流を供給することが容易にできる。

本発明の半導体発光装置は、［３］「前記駆動回路は、前記複数のｉＰＭレーザにそれぞれ対応する複数のカレントミラー回路を更に有し、前記複数のカレントミラー回路のそれぞれは、第１電流経路と、前記第１電流経路を流れる電流の大きさに比例する大きさの電流が流れる第２電流経路と、を有し、前記第１電流経路は前記共通の電流源回路に接続され、前記スイッチ部は前記第１電流経路上に設けられ、前記第２電流経路は、前記複数のｉＰＭレーザのうち当該カレントミラー回路に対応する前記ｉＰＭレーザに接続されている、上記［１］又は［２］に記載の半導体発光装置」であってもよい。当該［３］に記載の半導体発光装置によれば、共通の電流源回路にて生成した電流に基づく駆動電流を、第２電流経路を介してｉＰＭレーザに供給することができる。

本発明の半導体発光装置は、［４］「前記駆動回路は、前記複数のｉＰＭレーザにそれぞれ対応する複数の発振防止回路を更に有し、前記複数の発振防止回路のそれぞれは、前記複数のｉＰＭレーザのそれぞれのアノード端子と接続されたソース端子、及び、第１定電位線に接続されたドレイン端子を含むＮＭＯＳ－ＦＥＴと、前記ＮＭＯＳ－ＦＥＴの前記ソース端子に接続されたゲート端子、及び、前記第１定電位線よりも低電位の第２定電位線に接続されたドレイン端子を含む第１ＰＭＯＳ－ＦＥＴと、前記第１ＰＭＯＳ－ＦＥＴのソース端子に接続されたドレイン端子、前記第２定電位線よりも高電位の第３定電位線に接続されたソース端子、及びゲート端子を含み、該ゲート端子への入力電圧に応じて、前記第１ＰＭＯＳ－ＦＥＴに電流を供給する第２ＰＭＯＳ－ＦＥＴと、を有し、前記第１ＰＭＯＳ－ＦＥＴと前記第２ＰＭＯＳ－ＦＥＴとの間の電位が、前記ＮＭＯＳ－ＦＥＴのゲート端子に供給される、上記［１］～［３］のいずれか一つに記載の半導体発光装置」であってもよい。当該［４］に記載の半導体発光装置によれば、発振防止回路を設けることによって、共振定数（Ｑ値）を小さくすることができる。それにより、リンギングやピーキングが抑制され、安定したｉＰＭレーザの駆動を行うことができる。

本発明の半導体発光装置は、［５］「前記共通の電流源回路にて生成する電流の値は、可変である、上記［１］～［４］のいずれか一つに記載の半導体発光装置」であってもよい。当該［５］に記載の半導体発光装置によれば、駆動電流の大きさが可変となり、各ｉＰＭレーザの光量を変化させ、結果として複数のｉＰＭレーザから出力される光像の明るさを変化させることができる。

本発明の半導体発光装置は、［６］「前記共通の電流源回路は、一対の入力端子のうち一方の入力端子に入力電圧が供給されるオペアンプと、前記オペアンプの出力端子に接続された制御端子を有するトランジスタと、前記トランジスタの電流端子、及び前記オペアンプの他方の入力端子に一端が接続され、第４定電位線に他端が接続された抵抗部と、を更に有し、前記抵抗部の抵抗値は可変であり、前記複数のスイッチ部の切替え動作と前記抵抗部の抵抗値を変更する動作とが同期している、上記［５］に記載の半導体発光装置」であってもよい。当該［６］に記載の半導体発光装置によれば、抵抗部の抵抗値が可変であることによって、電流源回路にて生成される電流値が変化する。更に、複数のスイッチ部の切替え動作と抵抗部の抵抗値を変更する動作とが同期していることによって、各ｉＰＭレーザに供給される駆動電流の値をｉＰＭレーザ毎に設定することができる。

本発明の半導体発光装置は、［７］「前記抵抗部は、前記抵抗部の前記一端と前記他端との間において互いに並列に接続された複数の部分回路を含み、前記複数の部分回路のそれぞれは、前記抵抗部の前記一端と前記他端との間において互いに直列に接続された抵抗及び第３スイッチを含み、前記複数のスイッチ部の切替え動作と前記第３スイッチの切替え動作とが同期している、上記［６］に記載の半導体発光装置」であってもよい。当該［７］に記載の半導体発光装置によれば、抵抗部の抵抗値を可変にするとともに、複数のスイッチ部の切替え動作と抵抗部の抵抗値を変更する動作とを同期させることができる。

本発明の半導体発光装置は、［８］「前記共通の電流源回路は、一対の入力端子のうち一方の入力端子に入力電圧が供給されるオペアンプと、前記オペアンプの出力端子に接続された制御端子を有するトランジスタと、前記トランジスタの電流端子、及び前記オペアンプの他方の入力端子に一端が接続され、第４定電位線に他端が接続された抵抗と、を更に有し、前記複数のスイッチ部の切替え動作と前記入力電圧の値を切替える動作とが同期している、上記［５］に記載の半導体発光装置」であってもよい。当該［８］に記載の半導体発光装置によれば、入力電圧の値を切替えることによって、電流源回路にて生成される電流値が変化する。更に、複数のスイッチ部の切替え動作と入力電圧の値を切替える動作とが同期していることによって、各ｉＰＭレーザに供給される駆動電流の値をｉＰＭレーザ毎に設定することができる。

本発明の半導体発光装置は、［９］「前記駆動回路は、前記共通の電流源回路に対する電流の指示値を表すデジタルデータを含んだシリアル信号をパラレル信号に変換するためのシリアルパラレル変換器と、前記パラレル信号に変換された前記デジタルデータをアナログ信号に変換するためのデジタルアナログ変換器と、を更に有し、前記共通の電流源回路は、前記アナログ信号に基づいて前記指示値に応じた大きさを有する電流を生成する、上記［５］に記載の半導体発光装置」であってもよい。当該［９］に記載の半導体発光装置によれば、共通の電流源回路に対する電流の指示値を表すデジタルデータを外部からシリアル信号として受信できるため、配線数を削減することができる。

本発明の半導体発光装置は、［１０］「前記複数のｉＰＭレーザのそれぞれは、発光部である活性層と、前記活性層と光学的に結合される位相変調層と、前記活性層と前記位相変調層の前記第１面側に位置する第１クラッド層と、前記活性層と前記位相変調層の前記第２面側に位置する第２クラッド層と、前記第２クラッド層の前記第２面側に位置する、第２電極と、前記第１クラッド層の前記第１面側に位置する、第１電極と、を有し、前記位相変調層は、基本層と、前記第１面の法線方向に垂直な面上において二次元状に分布するよう前記基本層内に設けられ、前記基本層の屈折率とは異なる屈折率を有する複数の異屈折率領域と、を含み、前記面上に仮想的な正方格子が設定された状態において、前記複数の異屈折率領域は、前記複数の異屈折率領域それぞれの重心が対応する格子点から所定距離だけ離れた状態で配置され、かつ、前記仮想的な正方格子における各格子点周りの角度であって前記複数の異屈折率領域それぞれの前記重心と前記対応する格子点とを結ぶ線分の、前記仮想的な正方格子に対する角度は、光像を形成するための位相分布に従って設定され、前記複数の異屈折率領域における前記角度のうち、少なくとも二つの前記角度が互いに異なっている、上記［１］～［９］のいずれか一つに記載の半導体発光装置」であってもよい。当該［１０］に記載の半導体発光装置によれば、ｉＰＭレーザを好適に実現することができる。

本発明の半導体発光装置は、［１１］「前記複数のｉＰＭレーザのそれぞれは、発光部である活性層と、前記活性層と光学的に結合される位相変調層と、前記活性層と前記位相変調層の前記第１面側に位置する第１クラッド層と、前記活性層と前記位相変調層の前記第２面側に位置する第２クラッド層と、前記第２クラッド層の前記第２面側に位置する、第２電極と、前記第１クラッド層の前記第１面側に位置する、第１電極と、を有し、前記位相変調層は、基本層と、前記第１面の法線方向に垂直な面上において二次元状に分布するよう前記基本層内に設けられ、前記基本層の屈折率とは異なる屈折率を有する複数の異屈折率領域と、を含み、前記面上に仮想的な正方格子が設定された状態において、前記複数の異屈折率領域は、前記複数の異屈折率領域それぞれの重心が対応する格子点を通るとともに前記仮想的な正方格子に傾斜した直線上に位置するように配置され、かつ、前記複数の異屈折率領域それぞれの前記重心と前記対応する格子点との前記直線に沿った距離は、光像を形成するための位相分布に従って設定され、前記直線の傾きは、前記複数の異屈折率領域において均一である、上記［１］～［９］のいずれか一つに記載の半導体発光装置」であってもよい。当該［１１］に記載の半導体発光装置によれば、ｉＰＭレーザを好適に実現することができる。

本発明の半導体発光装置は、［１２］「前記複数のｉＰＭレーザのそれぞれは、モノリシックに形成されている、上記［１］～［１１］のいずれか一つに記載の半導体発光装置」であってもよい。当該［１２］に記載の半導体発光装置によれば、複数のｉＰＭレーザを単一の素子内に形成して、半導体発光装置の組み立てを容易化することができる。

本発明の半導体発光装置は、［１３］「前記複数のｉＰＭレーザ及び前記駆動回路は互いに共通の基板上に設置されている、上記［１２］に記載の半導体発光装置」であってもよい。当該［１３］に記載の半導体発光装置によれば、共通の基板上にて、駆動回路とモノリシックに形成された複数のｉＰＭレーザとを一体化することができ、より装置の小型化を図ることができる。

本発明の半導体発光装置は、［１４］「第３面と、前記第３面に対向する第４面と、を含む支持基板を更に有し、前記複数のｉＰＭレーザが、前記第３面上に、前記第２面が前記第３面と対向するように個別に実装されている、上記［１］～［１１］のいずれか一つに記載の半導体発光装置」であってもよい。当該［１４］に記載の半導体発光装置によれば、支持基板上に複数のｉＰＭレーザをディスクリートに形成することができる。

本発明の半導体発光装置は、［１５］「前記駆動回路は、前記支持基板の第３面上又は第４面上に設置されている、上記［１４］に記載の半導体発光装置」であってもよい。当該［１５］に記載の半導体発光装置によれば、支持基板上にて、駆動回路とディスクリートに形成された複数のｉＰＭレーザとを一体化することができ、より装置の小型化を図ることができる。

本発明の半導体発光装置は、［１６］「前記駆動回路は、前記複数のｉＰＭレーザとバンプボンディングによって接続されている、上記［１］～［１２］のいずれか一つに記載の半導体発光装置」であってもよい。当該［１６］に記載の半導体発光装置によれば、駆動回路と複数のｉＰＭレーザとをバンプボンディングによって接続することによって、駆動回路と複数のｉＰＭレーザとを一体化することができ、より装置の小型化を図ることができる。

本発明によれば、発熱量を小さくすると共に、装置の小型化を図ることができる半導体発光装置を提供することができる。

図１は、一実施形態に係る半導体発光装置の構成図である。 図２は、図１に示される半導体発光装置の平面図である。 図３は、図２に示されるIII-III線に沿って各ｉＰＭレーザの断面を示す模式図である。 図４は、図３に示される位相変調層の平面図である。 図５は、図４に示される位相変調層の一部（単位構成領域）を拡大して示す図である。 図６は、球面座標からＸＹＺ直交座標系における座標への座標変換を説明する図である。 図７は、Ｍ点発振の各ｉＰＭレーザの位相変調層に関する逆格子空間を示す平面図である。 図８は、面内波数ベクトルに対して回折ベクトルを加えた状態を説明する概念図である。 図９は、ライトラインの周辺構造を模式的に説明するための図である。 図１０は、回転角度分布の一例を概念的に示す図である。 図１１は、方向の面内波数ベクトルから波数拡がりを除いたものに対して回折ベクトルを加えた状態を説明するための概念図である。 図１２は、第１変形例に係る位相変調層の平面図である。 図１３は、図１２に示される位相変調層の一部（単位構成領域）を拡大して示す図である。 図１４は、図１に示される駆動回路の全体ブロック図である。 図１５は、図１に示される駆動回路の回路図である。 図１６は、図１５に示される電流源回路の詳細な回路図である。 図１７は、図１４に示されるスイッチ動作部の構成を示す図である。 図１８は、三次元計測装置の構成を示す概略的な図である。 図１９は、図１８に示される三次元計測装置によって形成される正弦波状のストライプパターンを示す図である。 図２０（ａ），図２０（ｂ）は、第１ストライプ要素及び第２ストライプ要素を示す図である。 図２１（ａ），図２１（ｂ）は、第３ストライプ要素及び第４ストライプ要素を示す図である。 図２２は、第１ストライプ要素～第４ストライプ要素を合成して生成されたストライプパターンを示す図である。 図２３（ａ），図２３（ｂ）は、第１ストライプパターン及び第２ストライプパターンを示す図である。 図２４（ａ），図２４（ｂ）は、第３ストライプパターン及び第４ストライプパターンを示す図である。 図２５（ａ），図２５（ｂ）は、第１変形例及び第２変形例に係る電流源回路を示す図である。 図２６は、第３変形例に係る半導体発光装置の側面図である。 図２７は、第４変形例に係る半導体発光装置の側面図である。 図２８は、第５変形例に係る半導体発光装置の断面図の一部である。 図２９は、第６変形例に係る半導体発光装置の断面図の一部である。 図３０は、本開示の第２実施形態に係る光源装置の構成を示す分解斜視図である。 図３１（ａ），図３１（ｂ）は、４つのｉＰＭレーザそれぞれからストライプ要素それぞれを含む光が共通の投影領域に投影される様子を模式的に示す図である。 図３２（ａ），図３２（ｂ）は、４つのｉＰＭレーザそれぞれからストライプ要素それぞれを含む光が共通の投影領域に投影される様子を模式的に示す図である。 図３３（ａ），図３３（ｂ）は、比較例において、４つのｉＰＭレーザそれぞれからストライプ要素それぞれを含む光が共通の投影領域に投影される様子を模式的に示す図である。 図３４（ａ），図３４（ｂ）は、比較例において、４つのｉＰＭレーザそれぞれからストライプ要素それぞれを含む光が共通の投影領域に投影される様子を模式的に示す図である。 図３５は、上記の比較例における、輝線の位置ずれに起因する問題点を説明する為の図である。 図３６は、数式（３５）において配列ピッチを０．２５ｍｍとしたときの、距離と中心角度のずれとの関係を示すグラフである。 図３７（ａ），図３７（ｂ）は、第２実施形態の一変形例を説明するための図である。 図３８（ａ），図３８（ｂ）は、第２実施形態の一変形例を説明するための図である。 図３９（ａ），図３９（ｂ）は、第２実施形態の一変形例の比較例を説明するための図である。 図４０（ａ），図４０（ｂ）は、第２実施形態の一変形例の比較例を説明するための図である。 図４１（ａ）、図４１（ｂ）は、第２実施形態の別の変形例を説明するための図である。 図４２（ａ）、図４２（ｂ）は、第２実施形態の別の変形例を説明するための図である。 図４３は、１０進数と、２進数の別の表現方法であるバイナリコードと、グレイコードとの相互変換を示す図表である。 図４４は、グレイコードを含むストライプパターンの組み合わせの一例を示す図である。 図４５は、本開示の第３実施形態に係る光源装置の構成を示す斜視図である。 図４６は、本開示の第３実施形態に係る光源装置の構成を示す斜視図である。 図４７は、第３実施形態の一変形例に係る光源装置の構成を示す斜視図である。 図４８は、本開示の第４実施形態に係る受発光モジュールの構成を示す斜視図である。 図４９は、第４実施形態の一変形例に係る受発光モジュールの構成を示す斜視図である。 図５０は、第４実施形態の別の変形例に係る受発光モジュールの構成を示す斜視図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
（第１実施形態）
［半導体発光装置の構成］

図１は、第１実施形態に係る半導体発光装置１の構成図である。図１に示されるように、半導体発光装置１は、複数のｉＰＭレーザ２と、駆動回路３と、を備えている。複数のｉＰＭレーザ２のそれぞれは、第１面２ａと、第１面２ａとは反対側の（対向する）第２面２ｂと、を有している。駆動回路３は、第２面２ｂと対向する表面３ａを有する。また、駆動回路３は、電流源回路３１と、複数のカレントミラー回路３２と、スイッチ動作部３４とを有する。複数のカレントミラー回路３２それぞれは、複数のｉＰＭレーザ２それぞれと電気的に接続されている。スイッチ動作部３４は、複数のｉＰＭレーザ２と電気的に接続されている。例えば、表面３ａ上に、複数のカレントミラー回路３２及びスイッチ動作部３４のそれぞれに対応する電気接点が形成されており、複数のカレントミラー回路３２及びスイッチ動作部３４は、当該電気接点を介して、複数のｉＰＭレーザ２とバンプボンディングによって接続されている。半導体発光装置１は、更に、半導体領域２ｄと、半導体基板２０とを備えている。半導体領域２ｄは、複数のｉＰＭレーザ２を環状に囲んでいる。半導体基板２０上には、複数のｉＰＭレーザ２が形成されており、半導体基板２０は、例えば、ＧａＡｓといった半導体から構成されている。半導体基板２０の平面形状は正方形又は長方形であり、半導体基板２０の裏面における４つの角部のそれぞれには、半導体基板２０の裏面とオーミック接触を成し基準電位を規定する第１電極２７が形成されている。このように、複数のｉＰＭレーザ２は、共通の半導体基板２０上に形成されている。言い換えれば、複数のｉＰＭレーザ２はモノリシックに形成されている。隣り合う各ｉＰＭレーザ２は、一定の間隔を空けて形成されている。複数のｉＰＭレーザ２のそれぞれは、第１面２ａから所望の光像を含むレーザ光を出力する。駆動回路３は、複数のｉＰＭレーザ２のそれぞれを発光させるための駆動電流を供給する。半導体領域２ｄは、ｉＰＭレーザ２を駆動回路３に実装する際に各ｉＰＭレーザ２にかかる荷重を分散して平坦性を高める。以下の説明では、第１面２ａに垂直な方向をＺ軸方向といい、第１面２ａに平行な一方向をＸ軸方向といい、Ｚ軸方向及びＸ軸方向の両方向に垂直な方向をＹ軸方向という。

図２は、図１に示される半導体発光装置１の平面図である。なお、図２において、半導体領域２ｄの図示は省略されている。複数のｉＰＭレーザ２は、Ｘ軸方向及びＹ軸方向をそれぞれ行方向及び列方向として、二次元にマトリックス状に配置されている。本実施形態では、Ｘ軸方向（行方向）に四つ、Ｙ軸方向（列方向）に四つの計十六個のｉＰＭレーザ２が配置されている。
［ｉＰＭレーザの構成］

図３は、図２に示されるIII-III線に沿って各ｉＰＭレーザ２の断面を示す模式図である。各ｉＰＭレーザ２は、Ｘ軸方向とＹ軸方向とにて形成される仮想平面と平行な面内方向において定在波を形成し、位相制御された平面波をＺ軸方向に出力する。後述するように、半導体基板２０の主面２０ａの法線方向（すなわちＺ軸方向）、該法線方向と交差する傾斜方向、又は、法線方向と傾斜方向の双方に沿って、二次元的な任意形状の光像を形成する光が出力される。

各ｉＰＭレーザ２は、半導体基板２０上に設けられた発光部としての活性層２２と、活性層２２と光学的に結合された位相変調層２５Ａと、活性層２２と位相変調層２５Ａに対して第１面２ａ側に位置する第１クラッド層２１と、活性層２２と位相変調層２５Ａに対して第２面２ｂ側に位置する第２クラッド層２３と、第２クラッド層２３上に設けられたコンタクト層２４と、を備える。これらの半導体基板２０、第１クラッド層２１、活性層２２、第２クラッド層２３、及びコンタクト層２４は、例えばＧａＡｓ系半導体、ＩｎＰ系半導体、窒化物系半導体等の化合物半導体によって構成される。第１クラッド層２１及び第２クラッド層２３の各エネルギーバンドギャップは、活性層２２のエネルギーバンドギャップよりも大きい。半導体基板２０、第１クラッド層２１、活性層２２、第２クラッド層２３、及びコンタクト層２４の厚み方向は、Ｚ軸方向と一致する。

本実施形態において、位相変調層２５Ａは、活性層２２と第２クラッド層２３との間に設けられている。位相変調層２５Ａは、第１クラッド層２１と活性層２２との間に設けられてもよい。必要に応じて、活性層２２と第２クラッド層２３との間、及び、活性層２２と第１クラッド層２１との間のうち少なくとも一方に、光ガイド層が設けられてもよい。位相変調層２５Ａの厚み方向は、Ｚ軸方向と一致する。なお、光ガイド層は、キャリアを活性層２２に効率的に閉じ込めるためのキャリア障壁層を含んでもよい。

隣り合うｉＰＭレーザ２同士の間には、分離領域２ｇが形成されている。分離領域２ｇは、ドライエッチング及びウェットエッチングの何れかにより形成されたスリット（空隙）であり、スリットの側壁にＳｉＮ等の絶縁膜２８を形成して絶縁化することによって、組立時のハンダによる電流リークを抑制している。なお、分離領域２ｇは、高強度光（電場）により改質された半導体層、不純物拡散及びイオン打ち込み法の何れかにより絶縁化することでも形成できる。

位相変調層２５Ａは、基本層２５ａと、複数の異屈折率領域２５ｂと、を含む。基本層２５ａは、第１屈折率媒質からなる。各異屈折率領域２５ｂは、第１屈折率媒質の屈折率とは異なる屈折率を有する第２屈折率媒質からなり、基本層２５ａ内に存在する。複数の異屈折率領域２５ｂの二次元配置は、略周期構造を含んでいる。モードの等価屈折率をｎとした場合、位相変調層２５Ａが選択する波長λ_０（＝（√２）×ａ×ｎ、ａは格子間隔）は、活性層２２の発光波長範囲内に含まれている。位相変調層２５Ａは、活性層２２の発光波長のうちの波長λ_０近傍のバンド端波長の光を、選択的に外部に出力することができる。位相変調層２５Ａ内に入射したレーザ光は、位相変調層２５Ａ内において異屈折率領域２５ｂの配置に対応した所定のモードを形成し、所望のパターンを有するレーザビームとして、第１面２ａから外部に出射される。

各ｉＰＭレーザ２は、コンタクト層２４上に設けられた第２電極２６と、半導体基板２０の裏面２０ｂ上に設けられた第１電極２７（図１を参照）と、を更に備える。第２電極２６は、第２クラッド層２３に対して第２面２ｂ側に位置し、コンタクト層２４とオーミック接触を成している。第１電極２７は、第１クラッド層２１の第１面２ａ側に位置し、半導体基板２０とオーミック接触を成している。第２電極２６は、コンタクト層２４の中央領域に設けられている。コンタクト層２４上における第２電極２６以外の部分は、絶縁膜２８によって覆われている。なお、第２電極２６と接触していないコンタクト層２４は、取り除かれてもよい。半導体基板２０の裏面２０ｂのうち第１電極２７以外の部分は、反射防止膜２９によって覆われている。

第２電極２６と第１電極２７との間に駆動電流が供給されると、活性層２２内において電子と正孔の再結合が生じ、活性層２２内に光が放出される。活性層２２内での発光に寄与する電子及び正孔、並びに発生した光は、第１クラッド層２１及び第２クラッド層２３の間に効率的に閉じ込められる。

活性層２２から出力された光は、位相変調層２５Ａの内部に入り、位相変調層２５Ａの内部の格子構造に対応した所定のモードを形成する。位相変調層２５Ａから出力されたレーザ光は、直接に、裏面２０ｂから開口２７ａを通って各ｉＰＭレーザ２の外部へ出力されるか、又は、第２電極２６において反射された後、裏面２０ｂから開口２７ａを通って各ｉＰＭレーザ２の外部へ出力される。このとき、レーザ光に含まれる信号光は、主面２０ａの法線方向、又は該法線方向と交差する傾斜方向、又はその双方に沿って出力される。出力光のうち所望の光像を形成するのは信号光である。信号光は、主に、１次光及び－１次光である。

図４は、図３に示される位相変調層２５Ａの平面図である。位相変調層２５Ａは、基本層２５ａと、複数の異屈折率領域２５ｂと、を含む。基本層２５ａは、第１屈折率媒質からなる。複数の異屈折率領域２５ｂは、第１屈折率媒質の屈折率とは異なる屈折率を有する第２屈折率媒質からなる。ここで、Ｘ軸方向とＹ軸方向にて形成される面と平行な面に一致する位相変調層２５Ａの一方の面上に仮想的な正方格子が設定される。正方格子の一辺はＸ軸と平行であり、他辺はＹ軸と平行である。このとき、正方格子の格子点Ｏを中心とする正方形状の単位構成領域Ｒ（ｘ，ｙ）が、Ｘ軸に沿った複数列（ｘ＝０，１，２，３，・・・）及びＹ軸に沿った複数行（ｙ＝０，１，２，・・・）に亘って二次元状に設定され得る。それぞれの単位構成領域ＲのＸＹ座標をぞれぞれの単位構成領域Ｒの重心位置で与えられることとすると、当該重心位置は仮想的な正方格子の格子点Ｏに一致する。複数の異屈折率領域２５ｂは、各単位構成領域Ｒ内に例えば１つずつ設けられる。異屈折率領域２５ｂの平面形状は、例えば円形状である。格子点Ｏは、異屈折率領域２５ｂの外部に位置してもよいし、異屈折率領域２５ｂの内部に含まれていてもよい。

１つの単位構成領域Ｒ内に占める異屈折率領域２５ｂの面積Ｓの比率は、フィリングファクタ（ＦＦ）と称される。正方格子の格子間隔をａとすると、異屈折率領域２５ｂのフィリングファクタＦＦはＳ／ａ^２として与えられる。ＳはＸ－Ｙ平面における異屈折率領域２５ｂの面積であり、例えば異屈折率領域２５ｂの形状が真円形状の場合には、真円の直径ｄを用いてＳ＝π（ｄ／２）^２として与えられる。また、異屈折率領域２５ｂの形状が正方形の場合には、正方形の一辺の長さＬＡを用いてＳ＝ＬＡ^２として与えられる。

図５は、図４に示される位相変調層２５Ａの一部（単位構成領域Ｒ）を拡大して示す図である。図５に示されたように、異屈折率領域２５ｂのそれぞれは重心Ｇを有し、単位構成領域Ｒにおける重心Ｇの位置は、格子点Ｏで直交するｓ軸及びｔ軸によって与えられる。ここで、互いに直交するｓ軸及びｔ軸で規定される単位構成領域Ｒ（ｘ，ｙ）において、格子点Ｏ（ｘ，ｙ）から重心Ｇに向かうベクトルとｓ軸との成す角度をφ（ｘ，ｙ）とする。なお、ｘはＸ軸に沿ったｘ番目の格子点の位置、ｙはＹ軸に沿ったｙ番目の格子点の位置を示す。角度φが０°である場合、格子点Ｏ（ｘ，ｙ）と重心Ｇとを結ぶベクトルの向きはＸ軸の正方向と一致する。また、格子点Ｏ（ｘ，ｙ）と重心Ｇとを結ぶベクトルの長さをｒ（ｘ，ｙ）とする。一例では、ｒ（ｘ，ｙ）はｘ、ｙによらず（位相変調層２５Ａ全体にわたって）一定である。

図４に示されるように、格子点Ｏ（ｘ，ｙ）と重心Ｇ（対応する異屈折率領域２５ｂの重心）とを結ぶベクトルの向き、すなわち異屈折率領域２５ｂの重心Ｇの格子点周りの角度φは、所望の光像に対応し位相パターンに従って格子点Ｏ（ｘ，ｙ）毎に個別に設定される。位相パターンすなわち角度φ（ｘ，ｙ）は、ｘ，ｙの値で決まる位置毎に特定の値を有するが、必ずしも特定の関数で表わされるとは限らない。すなわち、角度φ（ｘ，ｙ）は、所望の光像を逆フーリエ変換して得られる複素振幅分布から抽出された位相分布から決定される。複数の異屈折率領域２５ｂにおける角度φのうち、少なくとも二つの角度φが互いに異なっている。なお、所望の光像から複素振幅分布を求める際には、ホログラム生成の計算時に一般的に用いられるGerchberg-Saxton（ＧＳ）法のような繰り返しアルゴリズムを適用することによって、ビームパターンの再現性が向上する。

位相変調層２５Ａから出力されるビームパターンは、例えば縞状パターンを含んでいる。所望のビームパターンを得るためには、以下の手順によって、位相変調層２５Ａにおける異屈折率領域２５ｂの角度φ（ｘ、ｙ）の分布を決定する。

第１の前提条件として、法線方向に一致するＺ軸と、複数の異屈折率領域２５ｂを含む位相変調層２５Ａの一方の面に一致したＸ－Ｙ平面と、によって規定されるＸＹＺ直交座標系において、正方形状を有するＭ１（１以上の整数）×Ｎ１（１以上の整数）個の単位構成領域Ｒにより構成される仮想的な正方格子をＸ－Ｙ平面上に設定する。

第２の前提条件として、ＸＹＺ直交座標系における座標（ξ，η，ζ）は、図６に示すように、動径の長さｒと、Ｚ軸からの傾き角θ_ｔｉｌｔと、Ｘ－Ｙ平面上で特定されるＸ軸からの回転角θ_ｒｏｔと、で規定される球面座標（ｒ,θ_ｒｏｔ,θ_ｔｉｌｔ）に対して、以下の式（１）～式（３）で示された関係を満たしているものとする。図６は、球面座標（ｒ,θ_ｒｏｔ,θ_ｔｉｌｔ）からＸＹＺ直交座標系における座標（ξ，η，ζ）への座標変換を説明するための図であり、座標（ξ，η，ζ）により、実空間であるＸＹＺ直交座標系において設定される所定平面上の設計上の光像が表現される。

各ｉＰＭレーザ２から出力される光像に相当するビームパターンを角度θ_ｔｉｌｔ及びθ_ｒｏｔで規定される方向に向かう輝点の集合とするとき、角度θ_ｔｉｌｔ及びθ_ｒｏｔは、以下の式（４）で規定される規格化波数であってＸ軸に対応したＫ_ｘ軸上の座標値ｋ_ｘと、以下の式（５）で規定される規格化波数であってＹ軸に対応すると共にＫ_ｘ軸に直交するＫ_ｙ軸上の座標値ｋ_ｙに換算されるものとする。規格化波数は、仮想的な正方格子の格子間隔に相当する波数２π／ａを１．０として規格化された波数を意味する。このとき、Ｋ_ｘ軸及びＫ_ｙ軸により規定される波数空間において、光像に相当するビームパターンを含む特定の波数範囲は、それぞれが正方形状のＭ２（１以上の整数）×Ｎ２（１以上の整数）個の画像領域ＦＲで構成される。なお、整数Ｍ２は、整数Ｍ１と一致する必要はない。同様に、整数Ｎ２は、整数Ｎ１と一致する必要もない。また、式（４）及び式（５）は、例えば非特許文献２に開示されている。















式（４）及び式（５）において、ａは仮想的な正方格子の格子定数を示し、λは各ｉＰＭレーザ２の発振波長を示す。

第３の前提条件として、波数空間において、Ｋ_ｘ軸方向の座標成分ｋ_ｘ（０以上Ｍ２－１以下の整数）とＫ_ｙ軸方向の座標成分ｋ_ｙ（０以上Ｎ２－１以下の整数）とで特定される画像領域ＦＲ（ｋ_ｘ，ｋ_ｙ）それぞれを、Ｘ軸方向の座標成分ｘ（０以上Ｍ１－１以下の整数）とＹ軸方向の座標成分ｙ（０以上Ｎ１－１以下の整数）とで特定されるＸ－Ｙ平面上の単位構成領域Ｒ（ｘ，ｙ）に二次元逆離散フーリエ変換することで得られる複素振幅Ｆ（ｘ，ｙ）は、ｊを虚数単位として、以下の式（６）で与えられる。複素振幅Ｆ（ｘ，ｙ）は、振幅項をＡ（ｘ，ｙ）とすると共に位相項をＰ（ｘ，ｙ）とするとき、以下の式（７）により規定される。第４の前提条件として、単位構成領域Ｒ（ｘ，ｙ）は、Ｘ軸及びＹ軸にそれぞれ平行であって単位構成領域Ｒ（ｘ，ｙ）の中心となる格子点Ｏ（ｘ，ｙ）において直交するｓ軸及びｔ軸で規定される。

上記第１～第４の前提条件の下、位相変調層２５Ａは、以下の第５条件及び第６条件を満たすように構成される。すなわち、第５条件は、単位構成領域Ｒ（ｘ，ｙ）内において、重心Ｇが格子点Ｏ（ｘ，ｙ）から離れた状態で配置されていることで満たされる。第６条件は、格子点Ｏ（ｘ，ｙ）から対応する重心Ｇまでの線分長ｒ（ｘ，ｙ）がＭ１個×Ｎ１個の単位構成領域Ｒそれぞれにおいて共通の値に設定された状態で、格子点Ｏ（ｘ，ｙ）と対応する重心Ｇとを結ぶ線分と、ｓ軸と、の成す角度φ（ｘ，ｙ）が、
φ（ｘ，ｙ）＝Ｃ×Ｐ（ｘ，ｙ）＋Ｂ
Ｃ：比例定数であって例えば１８０°／π
Ｂ：任意の定数であって例えば０
となる関係を満たすように、対応する異屈折率領域２５ｂが単位構成領域Ｒ（ｘ，ｙ）内に配置されることで満たされる。

各ｉＰＭレーザ２は、Γ点にて発振してもよく、Ｍ点にて発振してもよい。次に、各ｉＰＭレーザ２のＭ点発振について説明する。各ｉＰＭレーザ２のＭ点発振のためには、仮想的な正方格子の格子間隔ａ、活性層２２の発光波長λ、及びモードの等価屈折率ｎが、λ＝（√２）ｎ×ａといった条件を満たすとよい。図７は、Ｍ点発振の各ｉＰＭレーザ２の位相変調層に関する逆格子空間を示す平面図である。図中の点Ｐは、逆格子点を表している。図中の矢印Ｂ１は、基本逆格子ベクトルを表しており、矢印Ｋ１，Ｋ２，Ｋ３，及びＫ４は、４つの面内波数ベクトルを表している。面内波数ベクトルＫ１～Ｋ４は、回転角度分布φ（ｘ，ｙ）による波数拡がりＳＰをそれぞれ有している。

なお、波数拡がりＳＰの形状及び大きさは、上述したΓ点発振の場合と同様である。Ｍ点発振の各ｉＰＭレーザ２では、面内波数ベクトルＫ１～Ｋ４の大きさ（すなわち面内方向の定在波の大きさ）は、基本逆格子ベクトルＢ１の大きさよりも小さくなっている。したがって、面内波数ベクトルＫ１～Ｋ４と基本逆格子ベクトルＢ１とのベクトル和が０にはならず、回折によって面内方向の波数が０となり得ないため、面垂直方向（Ｚ軸方向）への回折は生じない。このままでは、Ｍ点発振の各ｉＰＭレーザ２では、面垂直方向（Ｚ軸方向）への０次光、Ｚ軸方向に対して傾斜した方向への１次光及び－１次光が出力しない。

本実施形態では、Ｍ点発振の各ｉＰＭレーザ２において次のような工夫を位相変調層２５Ａに施すことにより、０次光を出力させずに、１次光及び－１次光の一部を出力させることができる。具体的には、図８に示すように、面内波数ベクトルＫ１～Ｋ４に対し、ある一定の大きさ及び向きを有する回折ベクトルＶを加えることにより、面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つ（図では面内波数ベクトルＫ３）の大きさを２π／λよりも小さくする。言い換えると、回折ベクトルＶが加えられた後の面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つ（面内波数ベクトルＫ３）を、半径２π／λの円状領域（ライトライン）ＬＬ内に収める。

図８において破線で示される面内波数ベクトルＫ１～Ｋ４は、回折ベクトルＶの加算前を表しており、実線で示される面内波数ベクトルＫ１～Ｋ４は、回折ベクトルＶの加算後を表している。ライトラインＬＬは、全反射条件に対応しており、ライトラインＬＬ内に収まる大きさの波数ベクトルは、面垂直方向（Ｚ軸方向）の成分を有することとなる。一例では、回折ベクトルＶの方向は、Γ－Ｍ１軸又はΓ－Ｍ２軸に沿っている。回折ベクトルＶの大きさは、２π／（√２）ａ－２π／λから２π／（√２）ａ＋２π／λの範囲内となっており、一例として、２π／（√２）ａとなっている。

続いて、面内波数ベクトルＫ１～Ｋ４のうち、少なくとも１つをライトラインＬＬ内に収めるための回折ベクトルＶの大きさ及び向きについて検討する。下記の数式（８）～（１１）は、回折ベクトルＶが加えられる前の面内波数ベクトルＫ１～Ｋ４を示す。












波数ベクトルの広がりΔｋｘ及びΔｋｙは、下記の数式（１２）及び（１３）をそれぞれ満たす。面内波数ベクトルのｘ軸方向の広がりの最大値Δｋｘ_ｍａｘ及びｙ軸方向の広がりの最大値Δｋｙ_ｍａｘは、設計の光像の角度広がりにより規定される。

回折ベクトルＶを下記の数式（１４）のように表したとき、回折ベクトルＶが加えられた後の面内波数ベクトルＫ１～Ｋ４は下記の数式（１５）～（１８）となる。

数式（１５）～（１８）において波数ベクトルＫ１～Ｋ４のいずれかがライトラインＬＬ内に収まることを考慮すると、下記の数式（１９）の関係が成り立つ。



すなわち、数式（１９）を満たす回折ベクトルＶを加えることにより、波数ベクトルＫ１～Ｋ４のいずれかがライトラインＬＬ内に収まり、１次光及び－１次光の一部が出力される。

ライトラインＬＬの大きさ（半径）を２π／λとしたのは、以下の理由による。図９は、ライトラインＬＬの周辺構造を模式的に説明するための図である。同図では、Ｚ軸方向に垂直な方向から見たデバイスと空気との境界を示している。真空中の光の波数ベクトルの大きさは２π／λとなるが、図９のようにデバイス媒質中を光が伝搬するときには、屈折率ｎの媒質内の波数ベクトルＫａの大きさは２πｎ／λとなる。このとき、デバイスと空気の境界を光が伝搬するためには、境界に平行な波数成分が連続している必要がある（波数保存則）。

図９において、波数ベクトルＫａとＺ軸とが角度θをなす場合、面内に投影した波数ベクトル（すなわち面内波数ベクトル）Ｋｂの長さは、（２πｎ／λ）ｓｉｎθとなる。一方で、一般には媒質の屈折率ｎ＞１の関係から、媒質内の面内波数ベクトルＫｂが２π／λより大きくなる角度では、波数保存則が成立しなくなる。このとき、光は全反射し、空気側に取り出すことができなくなる。この全反射条件に対応する波数ベクトルの大きさがライトラインＬＬの大きさ、すなわち、２π／λとなる。

面内波数ベクトルＫ１～Ｋ４に回折ベクトルＶを加える具体的な方式の一例として、光像に応じた位相分布である回転角度分布φ１（ｘ，ｙ）（第１の位相分布）に対し、光像とは無関係の回転角度分布φ２（ｘ，ｙ）（第２の位相分布）を重畳する方式が考えられる。この場合、位相変調層２５Ａの回転角度分布φ（ｘ，ｙ）は、φ（ｘ，ｙ）＝φ１（ｘ，ｙ）＋φ２（ｘ，ｙ）として表される。φ１（ｘ，ｙ）は、前に述べたように光像をフーリエ変換したときの複素振幅の位相に相当する。また、φ２（ｘ，ｙ）は、上記の数式（１９）を満たす回折ベクトルＶを加えるための回転角度分布である。

図１０は、回転角度分布φ２（ｘ，ｙ）の一例を概念的に示す図である。同図の例では、第１の位相値φ_Ａと、第１の位相値φ_Ａとは異なる値の第２の位相値φ_Ｂとが市松模様に配列されている。一例では、位相値φ_Ａは、０（ｒａｄ）であり、位相値φ_Ｂは、π（ｒａｄ）である。この場合、第１の位相値φ_Ａと、第２の位相値φ_Ｂとがπずつ変化する。このような位相値の配列によって、Γ－Ｍ１軸又はΓ－Ｍ２軸に沿う回折ベクトルＶを好適に実現することができる。市松模様の配列の場合、Ｖ＝（±π／ａ，±π／ａ）となり、回折ベクトルＶと図７の波数ベクトルＫ１～Ｋ４とが丁度相殺される。なお、回折ベクトルＶの角度分布φ２（ｘ，ｙ）は、回折ベクトルＶ（Ｖｘ，Ｖｙ）と位置ベクトルｒ（ｘ，ｙ）との内積で表される。すなわち、回折ベクトルＶの角度分布φ２（ｘ，ｙ）は、φ２（ｘ，ｙ）＝Ｖ・ｒ＝Ｖｘｘ＋Ｖｙｙで表される。

上記実施形態において、光像の角度広がりに基づく波数広がりが、波数空間上の或る点を中心とする半径Δｋの円に含まれる場合、次のように簡略に考えることもできる。４方向の面内波数ベクトルＫ１～Ｋ４に回折ベクトルＶを加えることにより、４方向の面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つの大きさを２π／λ（ライトラインＬＬ）よりも小さくする。このことは、４方向の面内波数ベクトルＫ１～Ｋ４から波数拡がりΔｋを除いたものに対して回折ベクトルＶを加えることにより、４方向の面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つの大きさを、２π／λから波数拡がりΔｋを差し引いた値｛（２π／λ）－Δｋ｝より小さくする、と考えてよい。

図１１は、上記の状態を概念的に示す図である。同図に示すように、波数拡がりΔｋを除いた面内波数ベクトルＫ１～Ｋ４に対して回折ベクトルＶを加えると、面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つの大きさが｛（２π／λ）－Δｋ｝よりも小さくなる。図１１において、領域ＬＬ２は、半径が｛（２π／λ）－Δｋ｝の円状の領域である。図１１において、破線で示される面内波数ベクトルＫ１～Ｋ４は、回折ベクトルＶの加算前を表しており、実線で示される面内波数ベクトルＫ１～Ｋ４は、回折ベクトルＶの加算後を表している。領域ＬＬ２は、波数拡がりΔｋを考慮した全反射条件に対応しており、領域ＬＬ２内に収まる大きさの波数ベクトルは、面垂直方向（Ｚ軸方向）にも伝搬することとなる。

本形態において、面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つを領域ＬＬ２内に収めるための回折ベクトルＶの大きさ及び向きを説明する。下記の数式（２０）～（２３）は、回折ベクトルＶが加えられる前の面内波数ベクトルＫ１～Ｋ４を示す。

ここで、回折ベクトルＶを前述した数式（１４）のように表したとき、回折ベクトルＶが加えられた後の面内波数ベクトルＫ１～Ｋ４は、下記の数式（２４）～（２７）となる。

数式（２４）～（２７）において、面内波数ベクトルＫ１～Ｋ４のいずれかが領域ＬＬ２内に収まることを考慮すると、下記の数式（２８）の関係が成り立つ。すなわち、数式（２８）を満たす回折ベクトルＶを加えることにより、波数拡がりΔｋを除いた面内波数ベクトルＫ１～Ｋ４のいずれかが領域ＬＬ２内に収まる。このような場合であっても、０次光を出力させずに、１次光及び－１次光の一部を出力させることができる。

図１２は、変形例に係る位相変調層２５Ｂの平面図である。また、図１３は、変形例に係る位相変調層２５Ｂにおける異屈折率領域の位置関係を示す図である。位相変調層２５Ａは、位相変調層２５Ｂに置き換えられてもよい。図１２及び図１３に示すように、変形例に係る位相変調層２５Ｂの各異屈折率領域２５ｂの重心Ｇは、直線Ｄ上に配置されている。直線Ｄは、各単位構成領域Ｒに対応する格子点Ｏを通り、正方格子の各辺に対して傾斜する直線である。つまり、直線Ｄは、Ｘ軸及びＹ軸の双方に対して傾斜する直線である。正方格子の一辺（Ｘ軸）に対する直線Ｄの傾斜角は、θである。

傾斜角θは、位相変調層２５Ｂ内において一定である。傾斜角θは、０°＜θ＜９０°を満たし、一例ではθ＝４５°である。或いは、傾斜角θは、１８０°＜θ＜２７０°を満たし、一例ではθ＝２２５°である。傾斜角θが０°＜θ＜９０°又は１８０°＜θ＜２７０°を満たす場合、直線Ｄは、Ｘ軸及びＹ軸によって規定される座標平面の第１象限から第３象限にわたって延びる。傾斜角θは、９０°＜θ＜１８０°を満たし、一例ではθ＝１３５°である。或いは、傾斜角θは、２７０°＜θ＜３６０°を満たし、一例ではθ＝３１５°である。傾斜角θが９０°＜θ＜１８０°又は２７０°＜θ＜３６０°を満たす場合、直線Ｄは、Ｘ軸及びＹ軸によって規定される座標平面の第２象限から第４象限にわたって延びる。このように、傾斜角θは、０°、９０°、１８０°及び２７０°を除く角度となっている。

ここで、格子点Ｏと重心Ｇとの距離をｒ（ｘ，ｙ）とする。ｘは、Ｘ軸におけるｘ番目の格子点の位置であり、ｙは、Ｙ軸におけるｙ番目の格子点の位置である。距離ｒ（ｘ，ｙ）が正の値である場合、重心Ｇは、第１象限（又は第２象限）に位置する。距離ｒ（ｘ，ｙ）が負の値である場合、重心Ｇは、第３象限（又は第４象限）に位置する。距離ｒ（ｘ，ｙ）が０である場合、格子点Ｏと重心Ｇとが互いに一致する。傾斜角度は、４５°、１３５°、２２５°、２７５°が好適である。これらの傾斜角度では、Ｍ点の定在波を形成する４つの波数ベクトル（例えば、面内波数ベクトル（±π／ａ、±π／ａ））の中の２つのみが位相変調され、その他の２つが位相変調されないため、安定した定在波を形成することができる。

各異屈折率領域の重心Ｇと各単位構成領域Ｒに対応する格子点Ｏとの距離ｒ（ｘ，ｙ）は、所望の光像に応じた位相パターンに従って各異屈折率領域１５ｂ毎に個別に設定される。位相パターン、すなわち距離ｒ（ｘ，ｙ）の分布は、ｘ，ｙの値で決まる位置毎に特定の値を有するが、必ずしも特定の関数で表わされるとは限らない。距離ｒ（ｘ，ｙ）の分布は、所望の光像を逆フーリエ変換して得られる複素振幅分布のうち位相分布を抽出したものから決定される。

すなわち、図１３に示すように、或る座標（ｘ，ｙ）における位相Ｐ（ｘ，ｙ）がＰ₀である場合には、距離ｒ（ｘ，ｙ）を０と設定し、位相Ｐ（ｘ，ｙ）がπ＋Ｐ₀である場合には、距離ｒ（ｘ，ｙ）を最大値Ｒ₀に設定し、位相Ｐ（ｘ，ｙ）が－π＋Ｐ₀である場合には、距離ｒ（ｘ，ｙ）を最小値－Ｒ₀に設定する。そして、その中間の位相Ｐ（ｘ，ｙ）に対しては、ｒ（ｘ，ｙ）＝｛Ｐ（ｘ，ｙ）－Ｐ₀｝×Ｒ₀／πとなるように距離ｒ（ｘ，ｙ）をとる。初期位相Ｐ₀は、任意に設定することができる。

仮想的な正方格子の格子間隔をａとすると、ｒ（ｘ，ｙ）の最大値Ｒ₀は、例えば下記式（２９）の範囲内となる。所望の光像から複素振幅分布を求める際には、ホログラム生成の計算時に一般的に用いられるGerchberg-Saxton（ＧＳ）法のような繰り返しアルゴリズムを適用することによって、ビームパターンの再現性を向上させることが可能である。

本形態においては、位相変調層２５Ｂの異屈折率領域２５ｂの距離ｒ（ｘ，ｙ）の分布を決定することにより、所望の光像を得ることができる。前述の実施形態と同様の第１～第４の前提条件の下、位相変調層２５Ｂは、以下の条件を満たすよう構成される。すなわち、格子点Ｏ（ｘ，ｙ）から対応する異屈折率領域２５ｂの重心Ｇまでの距離ｒ（ｘ，ｙ）が、
ｒ（ｘ，ｙ）＝Ｃ×（Ｐ（ｘ，ｙ）－Ｐ₀）
Ｃ：比例定数で例えばＲ₀／π
Ｐ₀：任意の定数であって例えば０
となる関係を満たすように、対応する異屈折率領域２５ｂが単位構成領域Ｒ（ｘ，ｙ）内に配置される。

すなわち、距離ｒ（ｘ，ｙ）は、或る座標（ｘ，ｙ）における位相Ｐ（ｘ，ｙ）がＰ₀である場合には０に設定され、位相Ｐ（ｘ，ｙ）がπ＋Ｐ₀である場合には最大値Ｒ₀に設定され、位相Ｐ（ｘ，ｙ）が－π＋Ｐ₀である場合には最小値－Ｒ₀に設定される。所望の光像を得たい場合、当該光像を逆フーリエ変換して、その複素振幅の位相Ｐ（ｘ，ｙ）に応じた距離ｒ（ｘ，ｙ）の分布を複数の異屈折率領域２５ｂに与えるとよい。位相Ｐ（ｘ，ｙ）と距離ｒ（ｘ，ｙ）とは、互いに比例してもよい。

本形態においても、前述した実施形態と同様に、仮想的な正方格子の格子間隔ａと活性層１２の発光波長λとがＭ点発振の条件を満たす。更に、位相変調層２５Ｂにおいて逆格子空間を考えるとき、距離ｒ（ｘ，ｙ）の分布による波数拡がりをそれぞれ含む４方向の面内波数ベクトルのうち少なくとも１つの大きさは、２π／λ（ライトライン）よりも小さくすることができる。

本形態においては、Ｍ点で発振する各ｉＰＭレーザ２において次のような工夫を位相変調層２５Ｂに施すことにより、０次光をライトライン内に出力させずに、１次光及び－１次光の一部を出力する。具体的には、図８に示したように、面内波数ベクトルＫ１～Ｋ４に対してある一定の大きさ及び向きを有する回折ベクトルＶを加えることにより、面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つの大きさを、２π／λよりも小さくする。すなわち、回折ベクトルＶが加えられた後の面内波数ベクトルＫ１～Ｋ４のうち少なくとも１つを半径２π／λの円状領域（ライトライン）ＬＬ内に収める。前述した数式（１９）を満たす回折ベクトルＶを加えることにより、面内波数ベクトルＫ１～Ｋ４のいずれかがライトラインＬＬ内に収まり、１次光及び－１次光の一部が出力される。

或いは、図１１に示したように、４方向の面内波数ベクトルＫ１～Ｋ４から波数拡がりΔｋを除いたもの（すなわちＭ点発振の正方格子ＰＣＳＥＬにおける４方向の面内波数ベクトル）に対して回折ベクトルＶを加えることにより、４方向の面内波数ベクトルＫ１～Ｋ４のうち、少なくとも１つの大きさを２π／λから波数拡がりΔｋを差し引いた値｛（２π／λ）－Δｋ｝より小さくしてもよい。すなわち、前述した数式（２８）を満たす回折ベクトルＶを加えることにより、面内波数ベクトルＫ１～Ｋ４のいずれかが領域ＬＬ２内に収まり、１次光及び－１次光の一部が出力される。

面内波数ベクトルＫ１～Ｋ４に回折ベクトルＶを加える具体的な方式の一例として、光像に応じた位相分布である距離分布ｒ１（ｘ，ｙ）（第１の位相分布）に対し、光像とは無関係の距離分布ｒ２（ｘ，ｙ）（第２の位相分布）を重畳する方式が考えられる。この場合、位相変調層２５Ｂの距離分布ｒ（ｘ，ｙ）は、ｒ（ｘ，ｙ）＝ｒ１（ｘ，ｙ）＋ｒ２（ｘ，ｙ）として表される。ｒ１（ｘ，ｙ）は、前述したように、光像をフーリエ変換したときの複素振幅の位相に相当する。ｒ２（ｘ，ｙ）は、上記の数式（１９）或いは数式（２８）を満たす回折ベクトルＶを加えるための距離分布である。なお、距離分布ｒ２（ｘ，ｙ）の具体例は、図１０と同様である。
［駆動回路の構成］

図１４は、図１に示される駆動回路３の全体ブロック図である。図１４に示されるように、駆動回路３は、電流源回路３１と、複数のカレントミラー回路３２と、複数の発振防止回路３３と、スイッチ動作部３４とを有する。駆動回路３は、半導体発光装置１の外部に設けられる外部制御回路４と電気的に接続されており、外部制御回路４からの指示信号Ｓ１～Ｓ３に応じて駆動する。電流源回路３１は、各ｉＰＭレーザ２を発光させるための駆動電流Ｉｏｕｔの基となる動作電流Ｉｏｐを生成する。電流源回路３１は、外部制御回路４から、指示信号Ｓ１を受け取り、指示信号Ｓ１に基づいた電流値の動作電流Ｉｏｐを生成する。電流源回路３１は、複数のｉＰＭレーザ２において共通である。電流源回路３１の出力端子から延びる配線が複数に分岐し、分岐した複数の配線が複数のカレントミラー回路３２の入力端子とそれぞれ接続されている。複数のカレントミラー回路３２は、電流源回路３１によって生成された動作電流Ｉｏｐを増幅して、駆動電流Ｉｏｕｔとしたうえで、各ｉＰＭレーザ２に供給する。複数のカレントミラー回路３２の出力端子は、各ｉＰＭレーザ２と接続されている。複数のカレントミラー回路３２の個数は、複数のｉＰＭレーザ２の個数と同数である。複数のカレントミラー回路３２の出力端子は、複数の発振防止回路３３とも更に接続されている。

複数の発振防止回路３３は、各カレントミラー回路３２と各ｉＰＭレーザ２との間の配線の寄生成分（インダクタンス成分）に起因して発生するリンギングを抑制する。複数の発振防止回路３３の個数は、複数のｉＰＭレーザ２の個数、及び複数のカレントミラー回路３２の個数と同数である。スイッチ動作部３４は、第１シフトレジスタ３４ａと、第２シフトレジスタ３４ｂとを含む。第１シフトレジスタ３４ａは、外部制御回路４から、指示信号Ｓ２を受け取る。そして、第１シフトレジスタ３４ａは、指示信号Ｓ２に基づいて、複数のｉＰＭレーザ２に対して列毎に駆動電流Ｉｏｕｔの供給のオン／オフを切替える。第２シフトレジスタ３４ｂは、外部制御回路４から、指示信号Ｓ３を受け取る。そして、第２シフトレジスタ３４ｂは、指示信号Ｓ３に基づいて、複数のｉＰＭレーザ２に対して行毎に駆動電流Ｉｏｕｔの供給のオン／オフを切替える。第１シフトレジスタ３４ａ及び第２シフトレジスタ３４ｂの双方によって、個々のｉＰＭレーザ２毎に駆動電流Ｉｏｕｔのオン／オフが切替えられ、駆動電流Ｉｏｕｔがオンされることにより、各ｉＰＭレーザ２には、駆動電流Ｉｏｕｔが供給される。

図１５は、図１に示される駆動回路３の回路図である。図１５に示されるように、電流源回路３１は、オペアンプ３１１と、ＮＭＯＳ－ＦＥＴ（トランジスタ）３１２と、電圧源３１３と、抵抗部Ｒｏｐとを含む。本実施例における電流源回路３１は、ＮＭＯＳ－ＦＥＴ３１２を用いていることから、吸い込み型の定電流回路となっている。ＮＭＯＳ－ＦＥＴ３１２のドレイン端子は、カレントミラー回路３２の入力端子に接続されている。ＮＭＯＳ－ＦＥＴ３１２のゲート端子（制御端子）は、オペアンプ３１１の出力端子に接続されている。オペアンプ３１１は、一対の入力端子として、反転入力端子及び非反転入力端子を有する。オペアンプ３１１の非反転入力端子（一対の入力端子のうち一方）には、電圧源３１３が接続されており、入力電圧Ｖｏｐが供給される。ＮＭＯＳ－ＦＥＴ３１２のソース端子（電流端子）は、オペアンプ３１１の反転入力端子（一対の入力端子のうち他方）に接続されていると共に、抵抗部Ｒｏｐを介して基準電位線ＧＮＤ（第４定電位線）に接続されている。オペアンプ３１１のイマジナリーショートにより、ＮＭＯＳ－ＦＥＴ３１２のソース端子と抵抗部Ｒｏｐとの間のノードＮには、入力電圧Ｖｏｐと等しい電圧（便宜上、Ｖｏｐと図示する）が印加される。そのため、動作電流Ｉｏｐは、入力電圧Ｖｏｐの電圧値から抵抗部Ｒｏｐの抵抗値を除算することによって求められる電流値を有する。抵抗部Ｒｏｐの抵抗値、及び電圧源３１３から出力される入力電圧Ｖｏｐの電圧値の一方又は双方は可変である。動作電流Ｉｏｐの電流値は、入力電圧Ｖｏｐの電圧値又は抵抗部Ｒｏｐの抵抗値が変化することに伴い、変化する。従って、動作電流Ｉｏｐは可変である。なお、ＮＭＯＳ－ＦＥＴ３１２の代わりに、ＰＭＯＳ－ＦＥＴが設けられることによって、電流源回路３１は、掃き出し型の定電流回路として機能してもよい。その場合、抵抗部Ｒｏｐは、ＰＭＯＳ－ＦＥＴのソース端子と各カレントミラー回路３２の入力端子との間に接続される。また、ＮＭＯＳ－ＦＥＴ又はＰＭＯＳ－ＦＥＴの代わりにバイポーラトランジスタが設けられてもよい。

各カレントミラー回路３２は、トランジスタ回路３２１と、スイッチ部３２２とを有する。トランジスタ回路３２１は、図１５の例では、ＰＭＯＳ－ＦＥＴ３２１ａと、ＰＭＯＳ－ＦＥＴ３２１ｂとを含む。ＰＭＯＳ－ＦＥＴ３２１ａのゲート端子とＰＭＯＳ－ＦＥＴ３２１ｂのゲート端子とは共通化されている。ＰＭＯＳ－ＦＥＴ３２１ａのソース端子とＰＭＯＳ－ＦＥＴ３２１ｂのソース端子とは共通化されている。共通化されたソース端子には、電圧源３２５が接続されている。スイッチ部３２２は、第１スイッチ３２２ａと、第２スイッチ３２２ｂとを含む。第１スイッチ３２２ａと第２スイッチ３２２ｂとは互いに直列に接続されている。スイッチ部３２２のオン／オフは、スイッチ動作部３４からの指示信号に応じて、カレントミラー回路３２毎に個別に切替えられる。第１スイッチ３２２ａは、第１シフトレジスタ３４ａ（図１４を参照）と電気的に接続されている。第１スイッチ３２２ａのオン／オフは、第１シフトレジスタ３４ａからの指示信号Ｓ２に応じて切換えられる。第２スイッチ３２２ｂは、第２シフトレジスタ３４ｂ（図１４を参照）と電気的に接続されている。第２スイッチ３２２ｂのオン／オフは、第２シフトレジスタ３４ｂからの指示信号Ｓ３に応じて切換えられる。各カレントミラー回路３２には、第１スイッチ３２２ａ及び第２スイッチ３２２ｂが両方ともオンされることにより、動作電流Ｉｏｐが供給される。

図１６は、図１５に示される電流源回路３１の詳細な回路図である。図１６に示されるように、抵抗部Ｒｏｐは、複数の部分回路３１６ａ～３１６ｄを含む。抵抗部Ｒｏｐの一端は、ＮＭＯＳ－ＦＥＴ３１２のソース端子、及びオペアンプ３１１の反転入力端子に接続され、抵抗部Ｒｏｐの他端は、基準電位線ＧＮＤに接続されている。複数の部分回路３１６ａ～３１６ｄは、抵抗部Ｒｏｐの一端と他端との間において互いに並列に接続されている。部分回路３１６ａは、互いに直列に接続された抵抗Ｒｏｐ１と第３スイッチ３１４ａとを含む。部分回路３１６ｂは、互いに直列に接続された抵抗Ｒｏｐ２と第３スイッチ３１４ｂとを含む。部分回路３１６ｃは、互いに直列に接続された抵抗Ｒｏｐ３と第３スイッチ３１４ｃとを含む。部分回路３１６ｄは、互いに直列に接続された抵抗Ｒｏｐ４と第３スイッチ３１４ｄとを含む。図１６の例では、四つの第３スイッチ３１４ａ～３１４ｄと四つの抵抗Ｒｏｐ１～Ｒｏｐ４とが設けられている。複数の第３スイッチ３１４ａ～３１４ｄのそれぞれと、複数の抵抗Ｒｏｐ１～Ｒｏｐ４のそれぞれとは、配線のみを介して直接に接続されている。複数の第３スイッチ３１４ａ～３１４ｄは、外部制御回路４（図１４を参照）から、複数の第３スイッチ３１４ａ～３１４ｄのうち少なくとも一つのオン／オフを切替えるための指示信号Ｓ１を受け取る。複数の第３スイッチ３１４ａ～３１４ｄのうち、オンされた第３スイッチに応じて、複数の抵抗Ｒｏｐ１～Ｒｏｐ４のうち少なくとも一つがＮＭＯＳ－ＦＥＴ３１２のソース端子に接続される。それにより、動作電流Ｉｏｐの値が変更される。例えば、第３スイッチ３１４ａのみがオンされた場合、動作電流Ｉｏｐは、入力電圧Ｖｏｐの電圧値から抵抗Ｒｏｐ１の抵抗値を除算することによって求められる一定の電流値を有する。一方、第３スイッチ３１４ａ及び３１４ｃがオンされた場合、動作電流Ｉｏｐは、入力電圧Ｖｏｐの電圧値から抵抗Ｒｏｐ１及び抵抗Ｒｏｐ３の合成抵抗値を除算することによって求められる一定の電流値を有する。

外部制御回路４は、一定の周期（例えば、数ｋＨｚ～数ＧＨｚ）で、複数の第３スイッチ３１４ａ～３１４ｄのうち少なくとも一つのオン／オフを順次切替える。切替えの順序は、所定の順序であってもよいし、ランダムな順序であってもよい。例えば、外部制御回路４は、複数のｉＰＭレーザ２の列毎に、複数の第３スイッチ３１４ａ～３１４ｄのうち少なくとも一つのオン／オフを切り替えることによって、駆動電流Ｉｏｕｔの値を切替える。外部制御回路４は、ｉＰＭレーザ２毎に駆動電流Ｉｏｕｔの値を切替えてもよい。また、外部制御回路４は、各カレントミラー回路３２の第１スイッチ３２２ａ及び第２スイッチ３２２ｂを切替えるタイミングと同期して、複数の第３スイッチ３１４ａ～３１４ｄを切替える。それにより、複数のｉＰＭレーザ２が個別に駆動されると同時に、それぞれに供給される駆動電流Ｉｏｕｔの値が切替えられる。言い換えれば、第１スイッチ３２２ａ及び第２スイッチ３２２ｂの切替え動作と抵抗部Ｒｏｐの抵抗値を変更する動作（第３スイッチ３１４ａ～３１４ｄの切替え動作）とが同期している。

再び図１５を参照する。各カレントミラー回路３２は、ＰＭＯＳ－ＦＥＴ３２１ａ及び複数のスイッチ部３２２を含む第１電流経路３２３と、ＰＭＯＳ－ＦＥＴ３２１ｂを含む第２電流経路３２４とを有する。第１電流経路３２３は、電流源回路３１のＮＭＯＳ－ＦＥＴ３１２のドレイン端子に接続されている。第２電流経路３２４は、各ｉＰＭレーザ２に接続されている。第１スイッチ３２２ａ及び第２スイッチ３２２ｂが両方ともオンされた場合、第１電流経路３２３に動作電流Ｉｏｐが流れる。ＰＭＯＳ－ＦＥＴ３２１ａ及びＰＭＯＳ－ＦＥＴ３２１ｂにおいてゲート端子－ソース端子間電圧Ｖｇｓが共通であるため、第２電流経路３２４にも動作電流Ｉｏｐが流れる。ただし、ＰＭＯＳ－ＦＥＴ３２１ｂには、動作電流ＩｏｐをＮ倍（Ｎは実数）に増幅した駆動電流Ｉｏｕｔが流れる。すなわち、駆動電流Ｉｏｕｔは、動作電流Ｉｏｐの大きさに比例する。

図１５に示されるように、各発振防止回路３３は、ＮＭＯＳ－ＦＥＴ３３１と、第１ＰＭＯＳ－ＦＥＴ３３２と、第２ＰＭＯＳ－ＦＥＴ３３３と、発振防止スイッチ部３３４とを含む。各ｉＰＭレーザ２のアノードは、ＮＭＯＳ－ＦＥＴ３３１のソース端子に接続されている。ＮＭＯＳ－ＦＥＴ３３１のソース端子は、第１ＰＭＯＳ－ＦＥＴ３３２のゲート端子にも接続されている。第１ＰＭＯＳ－ＦＥＴ３３２のソース端子は、第２ＰＭＯＳ－ＦＥＴ３３３のドレイン端子に接続されている。第２ＰＭＯＳ－ＦＥＴ３３３は、第２ＰＭＯＳ－ＦＥＴ３３３のゲート端子への入力電圧に応じて第１ＰＭＯＳ－ＦＥＴ３３２に電流を供給する。第１ＰＭＯＳ－ＦＥＴ３３２と第２ＰＭＯＳ－ＦＥＴ３３３との間の電位が、ＮＭＯＳ－ＦＥＴ３３１のゲート端子に供給される。第１ＰＭＯＳ－ＦＥＴ３３２と第２ＰＭＯＳ－ＦＥＴ３３３とによってフィードバック回路が形成されている。また、ＮＭＯＳ－ＦＥＴ３３１のドレイン端子は、電圧源３２５（第１定電位線）に接続されている。第１ＰＭＯＳ－ＦＥＴ３３２のドレイン端子は、基準電位線ＧＮＤ（第２定電位線）に接続されている。第２ＰＭＯＳ－ＦＥＴ３３３のソース端子は、電圧源３２５（第３定電位線）に接続されている。発振防止スイッチ部３３４は、各ｉＰＭレーザ２のアノードとＮＭＯＳ－ＦＥＴ３３１のソース端子との間に接続されている。発振防止スイッチ部３３４は、第１発振防止スイッチ３３４ａと、第２発振防止スイッチ３３４ｂとを含む。第１発振防止スイッチ３３４ａと第２発振防止スイッチ３３４ｂとは互いに直列に接続されている。第１発振防止スイッチ３３４ａは、第１シフトレジスタ３４ａ（図１４を参照）と電気的に接続されている。第１発振防止スイッチ３３４ａのオン／オフは、第１シフトレジスタ３４ａからの指示信号Ｓ２に応じて切換えられる。つまり、第１発振防止スイッチ３３４ａの動作は、第１スイッチ３２２ａの動作と完全に同期している。第２発振防止スイッチ３３４ｂは、第２シフトレジスタ３４ｂ（図１４を参照）と電気的に接続されている。第２発振防止スイッチ３３４ｂのオン／オフは、第２シフトレジスタ３４ｂからの指示信号Ｓ３に応じて切換えられる。つまり、第２発振防止スイッチ３３４ｂの動作は、第２スイッチ３２２ｂの動作と完全に同期している。

各ｉＰＭレーザ２とＰＭＯＳ－ＦＥＴ３２１ｂのドレイン端子とは、インダクタンスを有する配線３３５によって接続されている。第１スイッチ３２２ａ、第２スイッチ３２２ｂ及び複数の第３スイッチ３１４ａ～３１４ｄは、外部制御回路４によって、例えば、数ｋＨｚ～数ＧＨｚの周期で切替えられる。そのため、各スイッチのオン／オフ時には、配線３３５のインダクタンスに伴う共振現象によって、ピーキングやリンギングが発生し得る。

各発振防止回路３３において、ＮＭＯＳ－ＦＥＴ３３１のインピーダンスが、フィードバックループの効果により、共振定数Ｑを低くする効果を有する。すなわち、共振定数Ｑの分母には、ＮＭＯＳ－ＦＥＴ３３１のインピーダンス成分が入り込むため、共振定数Ｑが小さくなる。このように、各発振防止回路３３は共振定数Ｑを小さくすることができるため、駆動電流Ｉｏｕｔが流れる経路においてリンギングやピーキングが抑制される。それにより、各ｉＰＭレーザ２において過電流や電流のオーバーシュートが発生することが抑制され、安定したｉＰＭレーザ２の駆動を行うことが可能となる。また、第１発振防止スイッチ３３４ａの動作が第１スイッチ３２２ａの動作と完全に同期し、第２発振防止スイッチ３３４ｂの動作が第２スイッチ３２２ｂの動作と完全に同期していることによって、各カレントミラー回路３２に動作電流Ｉｏｐが供給されるタイミングにおいてＮＭＯＳ－ＦＥＴ３３１にドレイン電流を流すことができる。それにより、常にＮＭＯＳ－ＦＥＴ３３１にドレイン電流を流す場合に比べ、発熱を抑えることができる。

図１７は、図１４に示されるスイッチ動作部３４の構成を示す図である。説明の便宜上、複数のカレントミラー回路３２が、Ｘ軸方向及びＹ軸方向を行方向及び列方向としてマトリックス状に配置されているものとする。各カレントミラー回路３２は、各ｉＰＭレーザ２に接続されているが、図１７では、複数のｉＰＭレーザ２を図示していない。第１シフトレジスタ３４ａは、パラレル出力を有する。図１７の例では、第１シフトレジスタ３４ａは、出力端子３４ａ１～３４ａ４からなる４端子出力を有し、出力端子３４ａ１～３４ａ４のそれぞれは、複数のカレントミラー回路３２の各列に接続されている。第１シフトレジスタ３４ａは、外部制御回路４からの指示信号Ｓ２に応じて、複数のカレントミラー回路３２の各列を駆動する。同様に、第２シフトレジスタ３４ｂは、図１７の例では、出力端子３４ｂ１～３４ｂ４からなる４端子出力であり、出力端子３４ａ１～３４ａ４のそれぞれは、複数のカレントミラー回路３２の各行に接続されている。第２シフトレジスタ３４ｂは、外部制御回路４からの指示信号Ｓ３に応じて、複数のカレントミラー回路３２の各行を駆動する。
［三次元計測装置を用いた計測方法］

図１８は、三次元計測装置１０の構成を示す概略的な図である。図１８に示されるように、三次元計測装置１０は、複数のｉＰＭレーザ２を備えた半導体発光装置１と、単体の撮像部５０と、計測部６０とを含む。複数のｉＰＭレーザ２から出射される光Ｌ１は、ステージ７上に載置された被計測物ＳＡの表面の一定の領域に照射される。ステージ７は、２次元方向又は３次元方向に走査可能な走査ステージであってもよい。なお、光Ｌ１の照射範囲が被計測物ＳＡの測定範囲に対して十分に広い場合、ステージ７の配置を省略してもよい。

撮像部５０は、複数のｉＰＭレーザ２から出射される光Ｌ１に対して感度を有する装置である。撮像部５０としては、例えばＣＣＤ（Charge Coupled Device）カメラ、ＣＭＯＳ（Complementary MOS）カメラ、その他の二次元イメージセンサ等を用いることができる。撮像部５０は、光Ｌ１が照射された状態の被計測物ＳＡを撮像し、撮像結果を示す出力信号を計測部６０に出力する。

計測部６０は、例えばプロセッサ、メモリ等を含んで構成されるコンピュータシステムである。計測部６０は、各種の制御機能をプロセッサによって実行する。コンピュータシステムとしては、例えばパーソナルコンピュータ、マイクロコンピュータ、クラウドサーバ、スマートデバイス（スマートフォン、タブレット端末など）等が挙げられる。計測部６０は、ＰＬＣ（Programmable logic controller）によって構成されていてもよく、ＦＰＧＡ（Field-programmable gate array）等の集積回路によって構成されていてもよい。

光Ｌ１は、例えば、図１９に示されるような正弦波状のストライプパターンＷ１を形成する。図１９において、ストライプパターンＷ１における光強度は色の濃淡によって表されており、濃い（黒色に近い）部分ほど光強度が大きく、淡い（白色に近い）部分ほど光強度が小さい。ストライプパターンＷ１は、例えば１００×１００ピクセルの画像領域で示す周期的なストライプパターンである。ストライプパターンＷ１の周期は、例えば２０ピクセル周期である。光Ｌ１の強度によって、ストライプパターンＷ１の明るさが変化する。ストライプパターンＷ１のうち明るい部分（黒い部分）は光Ｌ１の強度が強い部分であり、ストライプパターンＷ１のうち暗い部分（白い部分）は光Ｌ１の強度が弱い部分である。

ストライプパターンＷ１は、複数のｉＰＭレーザ２が出力した光によってそれぞれ形成された複数のストライプ要素が互いに合成されることによって形成される。ここで、説明を簡単にするため、４つのｉＰＭレーザ２を用いて４ピクセル周期のストライプパターンＷ１を形成する場合を例に挙げて説明する。図２０（ａ）は、或るｉＰＭレーザ２（以下、第１ｉＰＭレーザと称する）が出力する光によって形成される第１ストライプ要素Ｗａを示す図である。図２０（ａ）には、第１ｉＰＭレーザが出力するパターンのみが示されている。パターンが形成されている部分は網点によって示され、網点の密度が大きいほど光強度が大きい。図２０（ｂ）は、別のｉＰＭレーザ２（以下、第２ｉＰＭレーザと称する）が出力する光によって形成される第２ストライプ要素Ｗｂを示す図である。図２０（ｂ）には、第２ｉＰＭレーザが出力するパターンのみが示されている。図２１（ａ）は、更に別のｉＰＭレーザ２（以下、第３ｉＰＭレーザと称する）が出力する光によって形成される第３ストライプ要素Ｗｃを示す図である。図２１（ａ）には、第３ｉＰＭレーザが出力するパターンのみが示されている。図２１（ｂ）は、更に別のｉＰＭレーザ２（以下、第４ｉＰＭレーザと称する）が出力する光によって形成される第４ストライプ要素Ｗｄを示す図である。図２１（ｂ）には、第４ｉＰＭレーザが出力するパターンのみが示されている。なお、これらのｉＰＭレーザ２が出力する光は、光Ｌ１に含まれる。図２０（ａ）と図２０（ｂ）とを比較すると、第２ストライプ要素Ｗｂの位相は第１ストライプ要素Ｗａの位相に対して、π／２（ｒａｄ）すなわち１／４周期分ずれている。また、この例では、第２ストライプ要素Ｗｂの光強度は第１ストライプ要素Ｗａの光強度よりも大きい。図２０（ｂ）と図２１（ａ）とを比較すると、第３ストライプ要素Ｗｃの位相は第２ストライプ要素Ｗｂの位相に対して、π／２（ｒａｄ）すなわち１／４周期分ずれている。また、この例では、第３ストライプ要素Ｗｃの光強度は第２ストライプ要素Ｗｂの光強度よりも小さい。図２１（ａ）と図２１（ｂ）とを比較すると、第４ストライプ要素Ｗｄの位相は第３ストライプ要素Ｗｃの位相に対して、π／２すなわち１／４周期分ずれている。また、この例では、第４ストライプ要素Ｗｄの光強度は第３ストライプ要素Ｗｃの光強度よりも小さい。図２２は、第１ストライプ要素Ｗａ～第４ストライプ要素Ｗｄを合成して生成されたストライプパターンＷ１の光強度分布を示すグラフである。図２２において、横軸はストライプと交差する方向（正弦波の周期方向）における位置（言い換えれば、ストライプパターンＷ１の位相）を表し、縦軸は光強度を表す。図２２に示されるように、ストライプパターンＷ１では、第１ストライプ要素Ｗａ～第４ストライプ要素Ｗｄの光強度が適切に調整されることによって、正弦波状の光強度分布を有するパターンが実現される。そして、ｉＰＭレーザ２の個数が多くなるほど（ストライプ要素の数が多くなるほど）、正確な正弦波に近づく。なお、図２２はストライプパターンＷ１に含まれる２波分の正弦波を示している。

４ピクセル周期のストライプパターンＷ１を生成する際には、第１ｉＰＭレーザ～第４ｉＰＭレーザに接続されている各カレントミラー回路３２の第１スイッチ３２２ａ及び第２スイッチ３２２ｂの両方が、撮像部５０の１フレームの露光期間内に、第１ｉＰＭレーザ、第２ｉＰＭレーザ、第３ｉＰＭレーザ、及び第４ｉＰＭレーザの順にオンとされる。また、第１スイッチ３２２ａ及び第２スイッチ３２２ｂの切替えタイミングと同期して、電流源回路３１の複数の第３スイッチ３１４ａ～３１４ｄが任意の順序で切替えられる。つまり、第１ｉＰＭレーザ～第４ｉＰＭレーザのそれぞれが順に個別に駆動されると同時に、それぞれに供給される駆動電流Ｉｏｕｔの値が増減される。それにより、第１ｉＰＭレーザ、第２ｉＰＭレーザ、第３ｉＰＭレーザ、及び第４ｉＰＭレーザからそれぞれ出力される第１ストライプ要素Ｗａ、第２ストライプ要素Ｗｂ、第３ストライプ要素Ｗｃ、及び第４ストライプ要素Ｗｄが撮像部５０の１フレームの撮像において合成され、撮像部５０においてストライプパターンＷ１として認識される。

計測部６０は、ストライプパターンＷ１を用いた位相シフト法に基づいて被計測物ＳＡの三次元形状を計測する。この形態では、例えば格子ピッチに対して１周期分を等分した位相シフト（位置ずれ）がそれぞれ与えられた複数の正弦波状のストライプパターンＷ１が用いられる。位相シフトのパターンは、位相が２π／Ｎ（Ｎは整数）ずつずれたものを用意すればよい。

ここでは、異なる位相シフトを有する４つの正弦波状のストライプパターンＷ１を用いる場合を例示する。４つの正弦波状のストライプパターンＷ１をそれぞれ有する４つの光Ｌ１の光強度をそれぞれＩ０～Ｉ３とし、撮像部５０の画素を（ｘ，ｙ）とすると、被計測物ＳＡの表面での光強度Ｉ０～Ｉ３は、下記式（３０）～（３３）で表される。Ｉａ（ｘ，ｙ）は、格子模様の振幅、Ｉｂ（ｘ，ｙ）は、背景強度、θ（ｘ，ｙ）は、初期位相である。

初期位相θは、ｔａｎθ＝－（Ｉ３－Ｉ１）／（Ｉ２－Ｉ０）によって求めることができる。正弦波状のストライプパターンＷ１の位相シフト数がＮである場合、初期位相θは、下記式（３４）により求めることができる。

このような位相シフト法を用いる場合、計測した位相を高さ換算することで、正弦波状のストライプパターンＷ１のピッチよりも小さい間隔で被計測物ＳＡの高さを計測することができる。三次元計測装置１０の構成にあたっては、正弦波状のストライプパターンＷ１におけるストライプと平行な方向に複数のｉＰＭレーザ２を配列してもよい。この場合、複数のｉＰＭレーザ２の位置ずれに起因する位相シフトを無くすことが可能となり、複数の正弦波状のストライプパターンＷ１のそれぞれにおける初期位相のずれを解消できる。

ここでは、互いに異なる位相を有する４つの正弦波状のストライプパターンを用いる場合を説明する。図２３（ａ）は第１ストライプパターンＷ１１、図２３（ｂ）は第２ストライプパターンＷ１２、図２４（ａ）は第３ストライプパターンＷ１３、図２４（ｂ）は第４ストライプパターンＷ１４を示す図である。図２３（ａ）に示されるように、第１ストライプパターンＷ１１は、第１ストライプ要素Ｗａの光強度が最も大きく、第３ストライプ要素Ｗｃの光強度が最も小さい正弦波状のストライプパターンである。続いて、図２３（ｂ）に示されるように、第２ストライプパターンＷ１２は、第２ストライプ要素Ｗｂの光強度が最も大きく、第４ストライプ要素Ｗｄの光強度が最も小さい正弦波状のストライプパターンである。つまり、第１ストライプパターンＷ１１から第２ストライプパターンＷ１２にかけて、位相が進む方向に沿って光強度のピークが移動する位相シフトが発生している。続いて、図２４（ａ）に示されるように、第３ストライプパターンＷ１３では、第３ストライプ要素Ｗｃの光強度が第２ストライプ要素Ｗｂの光強度とほぼ同等である。また、第４ストライプ要素Ｗｄの光強度が、第２ストライプパターンＷ１２における第４ストライプ要素Ｗｄの光強度よりも大きい。つまり、第２ストライプパターンＷ１２から第３ストライプパターンＷ１３にかけて、位相シフトが発生している。続いて、図２４（ｂ）に示されるように、第４ストライプパターンＷ１４は、第３ストライプ要素Ｗｃの光強度が最も大きく、第１ストライプ要素Ｗａの光強度が最も小さい正弦波状のストライプパターンである。つまり、第３ストライプパターンＷ１３から第４ストライプパターンＷ１４にかけて、位相シフトが発生している。以上のように、第１ストライプパターンＷ１１から第４ストライプパターンＷ１４にかけて連続的に位相シフトさせる。これによって、被計測物ＳＡの三次元形状を計測することができる。ここでは位相シフトの例として４つの正弦波状ストライプパターンを示したが、位相シフト法で計測する場合は等間隔の位相シフトが好適となる。
［作用及び効果］

半導体発光装置１では、スイッチ動作部３４によって複数のスイッチ部３２２のそれぞれを個別に動作させることによって、複数のスイッチ部３２２のそれぞれに対応する各ｉＰＭレーザ２に対して、駆動電流Ｉｏｕｔを供給することができる。仮に、各ｉＰＭレーザ２に対応した複数の電流源回路３１を設けた場合、駆動していないｉＰＭレーザ２に対応する電流源回路３１においても、電流源回路３１自体は駆動していることから消費電力（待機電力）が発生する。半導体発光装置１では、共通の電流源回路３１にて生成した動作電流Ｉｏｐに基づいて駆動電流Ｉｏｕｔが供給されるため、待機電力に伴う発熱量を小さくできると共に、低消費電力化を図ることができる。更に、共通の電流源回路３１であるため、電流源回路３１の個数が少なくて済むので、半導体発光装置１の小型化を図ることができる。

半導体発光装置１では、複数のスイッチ部３２２のそれぞれは、第１スイッチ３２２ａと、第１スイッチ３２２ａと直列に接続された第２スイッチ３２２ｂと、を有し、スイッチ動作部３４は、第１スイッチ３２２ａを動作させる第１シフトレジスタ３４ａと、第２スイッチ３２２ｂを動作させる第２シフトレジスタ３４ｂと、を有する。これによれば、第１スイッチ３２２ａ及び第２スイッチ３２２ｂが共にオンになったｉＰＭレーザ２のみに対して個別に駆動電流Ｉｏｕｔを供給することができる。そして、第１シフトレジスタ３４ａが、駆動対象となるｉＰＭレーザ２を例えば行単位で指定し、第２シフトレジスタ３４ｂが、駆動対象となるｉＰＭレーザ２を例えば列単位で指定することができる。それにより、複数行及び複数列にわたって配列された複数のｉＰＭレーザ２に対して個別に駆動電流Ｉｏｕｔを供給することが容易にできる。

半導体発光装置１では、駆動回路３は、複数のｉＰＭレーザ２にそれぞれ対応する複数のカレントミラー回路３２を更に有し、複数のカレントミラー回路３２のそれぞれは、第１電流経路３２３と、第１電流経路３２３を流れる電流の大きさに比例する大きさの電流が流れる第２電流経路３２４と、を有し、第１電流経路３２３は共通の電流源回路３１に接続され、スイッチ部３２２は第１電流経路３２３上に設けられ、第２電流経路３２４は、複数のｉＰＭレーザ２のうち当該カレントミラー回路３２に対応するｉＰＭレーザ２に接続されている。これによれば、共通の電流源回路３１にて生成した動作電流Ｉｏｐに基づく駆動電流Ｉｏｕｔを、第２電流経路３２４を介してｉＰＭレーザ２に供給することができる。

半導体発光装置１では、駆動回路３は、複数のｉＰＭレーザ２にそれぞれ対応する複数の発振防止回路３３を更に有し、複数の発振防止回路３３のそれぞれは、複数のｉＰＭレーザ２のそれぞれのアノード端子と接続されたソース端子、及び、電圧源３２５に接続されたドレイン端子を含むＮＭＯＳ－ＦＥＴ３３１と、ＮＭＯＳ－ＦＥＴ３３１のソース端子に接続されたゲート端子、及び、電圧源３２５よりも低電位の基準電位線ＧＮＤに接続されたドレイン端子を含む第１ＰＭＯＳ－ＦＥＴ３３２と、第１ＰＭＯＳ－ＦＥＴ３３２のソース端子に接続されたドレイン端子、基準電位線ＧＮＤよりも高電位の電圧源３２５に接続されたソース端子、及びゲート端子を含み、該ゲート端子への入力電圧に応じて、第１ＰＭＯＳ－ＦＥＴ３３２に電流を供給する第２ＰＭＯＳ－ＦＥＴ３３３と、を有し、第１ＰＭＯＳ－ＦＥＴ３３２と第２ＰＭＯＳ－ＦＥＴ３３３との間の電位が、ＮＭＯＳ－ＦＥＴ３３１のゲート端子に供給される。これによれば、発振防止回路３３を設けることによって、共振定数（Ｑ値）を小さくすることができる。それにより、リンギングやピーキングが抑制され、安定したｉＰＭレーザ２の駆動を行うことができる。

半導体発光装置１では、共通の電流源回路３１にて生成する動作電流Ｉｏｐの値は、可変である。これによれば、駆動電流Ｉｏｕｔの大きさが可変となり、各ｉＰＭレーザ２の光量を変化させ、結果として複数のｉＰＭレーザ２から出力される光像の明るさを変化させることができる。

半導体発光装置１では、共通の電流源回路３１は、一対の入力端子のうち一方の入力端子に入力電圧Ｖｏｐが供給されるオペアンプ３１１と、オペアンプ３１１の出力端子に接続された制御端子を有するＮＭＯＳ－ＦＥＴ３１２と、ＮＭＯＳ－ＦＥＴ３１２の電流端子、及びオペアンプ３１１の他方の入力端子に一端が接続され、基準電位線ＧＮＤに他端が接続された抵抗部Ｒｏｐと、を更に有し、抵抗部Ｒｏｐの抵抗値は可変であり、複数のスイッチ部３２２の切替え動作と抵抗部Ｒｏｐの抵抗値を変更する動作とが同期している。これによれば、抵抗部Ｒｏｐの抵抗値が可変であることによって、電流源回路３１にて生成される動作電流Ｉｏｐの値が変化する。更に、複数のスイッチ部３２２の切替え動作と抵抗部Ｒｏｐの抵抗値を変更する動作とが同期していることによって、各ｉＰＭレーザ２に供給される駆動電流Ｉｏｕｔの値をｉＰＭレーザ２毎に設定することができる。

半導体発光装置１では、抵抗部Ｒｏｐは、抵抗部Ｒｏｐの一端と他端との間において互いに並列に接続された複数の部分回路３１６ａ～３１６ｄを含み、複数の部分回路３１６ａ～３１６ｄのそれぞれは、抵抗部Ｒｏｐの一端と他端との間において互いに直列に接続された抵抗Ｒｏｐ１～Ｒｏｐ４及び第３スイッチ３１４ａ～３１４ｄを含み、複数のスイッチ部３２２の切替え動作と第３スイッチ３１４ａ～３１４ｄの切替え動作とが同期している。これによれば、抵抗部Ｒｏｐの抵抗値を可変にするとともに、複数のスイッチ部３２２の切替え動作と抵抗部Ｒｏｐの抵抗値を変更する動作とを同期させることができる。

半導体発光装置１では、複数のｉＰＭレーザ２のそれぞれは、発光部である活性層２２と、活性層２２と光学的に結合される位相変調層２５Ａと、活性層２２と位相変調層２５Ａの第１面２ａ側に位置する第１クラッド層２１と、活性層２２と位相変調層２５Ａの第２面２ｂ側に位置する第２クラッド層２３と、第２クラッド層２３の第２面２ｂ側に位置する、第２電極２６と、第１クラッド層２１の第１面２ａ側に位置する、第１電極２７と、を有し、位相変調層２５Ａは、基本層２５ａと、第１面２ａの法線方向に垂直な面上において二次元状に分布するように、基本層２５ａ内に設けられ、基本層２５ａの屈折率とは異なる屈折率を有する複数の異屈折率領域２５ｂと、を含み、面上に仮想的な正方格子が設定された状態において、複数の異屈折率領域２５ｂは、複数の異屈折率領域２５ｂそれぞれの重心Ｇが対応する格子点から距離ｒ（ｘ，ｙ）（所定距離）だけ離れた状態で配置され、かつ、仮想的な正方格子における各格子点周りの角度φ（ｘ，ｙ）であって複数の異屈折率領域２５ｂそれぞれの重心Ｇと対応する格子点とを結ぶ線分の、仮想的な正方格子に対する角度φ（ｘ，ｙ）は、光像を形成するための位相分布に従って設定され、複数の異屈折率領域２５ｂにおける角度φ（ｘ，ｙ）のうち、少なくとも二つの角度φ（ｘ，ｙ）が互いに異なっている。これによれば、ｉＰＭレーザ２を好適に実現することができる。

半導体発光装置１では、変形例に係る位相変調層２５Ｂは、基本層２５ａと、第１面２ａの法線方向に垂直な面上において二次元状に分布するように基本層２５ａ内に設けられ、基本層２５ａの屈折率とは異なる屈折率を有する複数の異屈折率領域２５ｂと、を含む。そして、面上に仮想的な正方格子が設定された状態において、複数の異屈折率領域２５ｂは、複数の異屈折率領域２５ｂそれぞれの重心Ｇが対応する格子点を通るとともに仮想的な正方格子に傾斜した直線Ｄ上に位置するように配置され、かつ、複数の異屈折率領域２５ｂそれぞれの重心Ｇと対応する格子点との直線Ｄに沿った距離ｒ（ｘ，ｙ）は、光像を形成するための位相分布に従って設定されている。そして、直線Ｄの傾きである傾斜角θは、複数の異屈折率領域２５ｂにおいて均一である。これによれば、ｉＰＭレーザを好適に実現することができる。

半導体発光装置１では、駆動回路３は、複数のｉＰＭレーザ２とバンプボンディングによって接続されている。これによれば、駆動回路３と複数のｉＰＭレーザ２とを一体化することができ、より装置の小型化を図ることができる。

半導体発光装置１では、複数のｉＰＭレーザ２のそれぞれが、モノリシックに形成されている。これによれば、複数のｉＰＭレーザ２を単一の素子内に形成して、半導体発光装置１の組み立てを容易化することができる。
［変形例］

本発明は、上述した実施形態に限定されない。図２５（ａ）は、第１変形例に係る駆動回路３Ａの一部を示す図である。以下、駆動回路３Ａのうち実施形態における駆動回路３と異なる点のみを説明する。駆動回路３Ａは、電流源回路３１Ａ、デジタルアナログ変換器３１７、及びシリアルパラレル変換器３１８を有する。電流源回路３１Ａでは、ＮＭＯＳ－ＦＥＴ３１２のソース端子は、抵抗部Ｒｏｐに接続されている。抵抗部Ｒｏｐの一端は、ＮＭＯＳ－ＦＥＴ３１２のソース端子、及びオペアンプ３１１の反転入力端子に接続され、抵抗部Ｒｏｐの他端は基準電位線ＧＮＤに接続されている。また、オペアンプ３１１の非反転入力端子には、デジタルアナログ変換器３１７が接続され、デジタルアナログ変換器３１７には更にシリアルパラレル変換器３１８が接続されている。電流源回路３１Ａにおいて、抵抗部Ｒｏｐの抵抗値は上記実施形態と同様に可変であってもよく、固定であってもよい。

シリアルパラレル変換器３１８は、半導体発光装置１の外部に設けられる外部制御回路からシリアル信号Ｓ４を受け取る。シリアル信号Ｓ４は、第１シフトレジスタ３４ａへの指示信号Ｓ２、第２シフトレジスタ３４ｂへの指示信号Ｓ３、及び入力電圧Ｖｏｐを設定するための指示信号Ｓ５を含んでいる。指示信号Ｓ５は、言い換えれば、共通の電流源回路３１に対する電流量の指示値を表す信号である。指示信号Ｓ２，Ｓ３は、例えば、４ビットの２進数表記のデジタルデータであり、指示信号Ｓ５は、例えば、８ビット～１２ビットの２進数表記のデジタルデータである。その場合、シリアル信号Ｓ４は、１６ビット～２０ビットのデジタルデータを含む。外部制御回路とシリアルパラレル変換器３１８との間の配線数は、例えば３本程度である。シリアル信号Ｓ４の伝送のために用いられる配線の他に、例えば、クロック信号及び同期信号を送信するための配線が必要となる。シリアルパラレル変換器３１８は、シリアル信号Ｓ４を、指示信号Ｓ２，Ｓ３，Ｓ５を含むパラレル信号Ｓ６に変換する。シリアルパラレル変換器３１６は、パラレル信号Ｓ６のうち指示信号Ｓ２を第１シフトレジスタ３４ａへ出力し、パラレル信号Ｓ６のうち指示信号Ｓ３を第２シフトレジスタ３４ｂへ出力する。

シリアルパラレル変換器３１８は、パラレル信号Ｓ６のうち指示信号Ｓ５をデジタルアナログ変換器３１７に出力する。シリアルパラレル変換器３１８とデジタルアナログ変換器３１７との間の配線数は、指示信号Ｓ５のビット数に応じて決定され、例えば８本～１２本である。デジタルアナログ変換器３１７は、指示信号Ｓ５をデジタルデータからアナログ信号すなわち入力電圧Ｖｏｐに変換したうえで、オペアンプ３１１の非反転入力端子に入力電圧Ｖｏｐを出力する。電流源回路３１Ａは、入力された入力電圧Ｖｏｐに基づいて、指示信号Ｓ５に応じた大きさを有する動作電流Ｉｏｐを生成する。電流源回路３１Ａでは、第１スイッチ３２２ａ及び第２スイッチ３２２ｂの切替えタイミングと同期して、指示信号Ｓ５を変化させる。言い換えれば、第１スイッチ３２２ａ及び第２スイッチ３２２ｂの切替え動作と入力電圧Ｖｏｐの値を切替える動作とが同期している。それにより、駆動電流Ｉｏｕｔの値がｉＰＭレーザ２毎に設定される。

上記のように、第１変形例の駆動回路３Ａは、電流源回路３１Ａに対する電流の指示値を表すデジタルデータを含んだシリアル信号Ｓ４をパラレル信号Ｓ６に変換するためのシリアルパラレル変換器３１８と、パラレル信号Ｓ６に変換されたデジタルデータをアナログ信号に変換するためのデジタルアナログ変換器３１７と、を有する。そして、電流源回路３１Ａは、アナログ信号（入力電圧Ｖｏｐ）に基づいて、指示値に応じた大きさを有する動作電流Ｉｏｐを生成する。これによれば、電流源回路３１Ａに対する電流の指示値を表すデジタルデータを外部制御回路からシリアル信号Ｓ４として受信できるので、半導体発光装置１と外部制御回路とを繋ぐ配線の本数を削減して該配線を細くすることができ、例えば三次元計測における作業性が向上する。

図２５（ｂ）は、第２変形例に係る電流源回路３１Ｂを示す図である。以下、電流源回路３１Ｂのうち上記実施形態の電流源回路３１と異なる点のみを説明する。電流源回路３１Ｂは、図１５に示された電圧源３１３を有していない。その代わりに、オペアンプ３１１の非反転入力端子には、半導体発光装置１の外部に設けられる外部制御回路から入力電圧Ｖｏｐが供給される。電流源回路３１Ｂでは、電流源回路３１Ａと同様に、第１スイッチ３２２ａ及び第２スイッチ３２２ｂの切替えタイミングと同期して、入力電圧Ｖｏｐの大きさを変化させる。それにより、駆動電流Ｉｏｕｔの値がｉＰＭレーザ２毎に設定される。電流源回路３１Ｂにおいて、抵抗部Ｒｏｐの抵抗値は上記実施形態と同様に可変であってもよく、固定であってもよい。第２変形例によれば、電流源回路３１Ａに対する電流の指示値を表すアナログ信号である入力電圧Ｖｏｐを外部制御回路から入力するので、半導体発光装置１と外部制御回路とを繋ぐ配線の本数を削減して該配線を細くすることができ、例えば三次元計測における作業性が向上する。

図２６は、第３変形例に係る半導体発光装置１Ａの側面図である。図２６に示されるように、半導体発光装置１Ａは、支持基板６を備える。支持基板６は、第３面６ａと、第３面６ａとは反対側の第４面６ｂと、を有している。複数のｉＰＭレーザ２は、上記実施形態のようなモノリシック構造ではなく個々のチップとして存在しており、第３面６ａ上に、第２面２ｂが第３面６ａと対向するように個別に実装されている。隣り合う各ｉＰＭレーザ２は、一定の間隔を空けて実装されてもよいし、間隔を空けずに敷き詰めて実装されてもよい。図２６の例では、複数のｉＰＭレーザ２及び駆動回路３は互いに共通の支持基板６上に設置されている。具体的には、複数のｉＰＭレーザ２と駆動回路３とが、Ｘ軸方向に沿って横に並んだ状態で、第３面６ａ上に配置されている。支持基板６は内部に配線を含んでおり、第３面６ａに沿って、複数の電極６ｃが並んで形成されている。各ｉＰＭレーザ２、各カレントミラー回路３２及びスイッチ動作部３４は、電極６ｃと電気的に接続されている。つまり、複数のｉＰＭレーザ２と駆動回路３との電気的接合は、上記実施形態のような直接的なバンプボンディングによるのではなく、支持基板６の配線を介して行われている。駆動回路３は、支持基板６の第４面６ｂ上に配置されてもよい。つまり、複数のｉＰＭレーザ２と駆動回路３とは、支持基板６を介して反対側に配置されてもよい。第３変形例の構成によれば、支持基板６上に複数のｉＰＭレーザ２をディスクリートに形成することができ、かつ、支持基板６上にて、ディスクリートに形成された複数のｉＰＭレーザ２と、駆動回路３とを一体化することができ、上記実施形態と同様に、装置の小型化を図ることができる。

図２７は、第４変形例に係る半導体発光装置１Ｂの側面図である。この例では、上記実施形態と同様に、複数のｉＰＭレーザ２はモノリシックに形成されている。駆動回路３及びモノリシックに形成された複数のｉＰＭレーザ２は、互いに共通の支持基板６上に設置されている。このような構成によれば、共通の支持基板６上にて、駆動回路３とモノリシックに形成された複数のｉＰＭレーザ２とを一体化することができ、上記実施形態と同様に、装置の小型化を図ることができる。

図２８は、第５変形例に係る半導体発光装置１Ｋの断面図の一部である。半導体発光装置１Ｋでは、半導体基板２０上に、半導体領域２ｄと複数のｉＰＭレーザ２とが形成されている。半導体領域２ｄの周囲及び各ｉＰＭレーザ２の周囲は絶縁膜２８によって覆われている。配線電極２７ｂは、絶縁膜２８を介して半導体領域２ｄの上面から半導体領域２ｄの側面にかけて形成されている。配線電極２７ｂは、更に半導体領域２ｄの側面から連続して半導体基板２０の表面に接している。各ｉＰＭレーザ２の第２面２ｂ側には第２電極２６が形成されている。半導体領域２ｄの上面に形成された配線電極２７ｂのＺ軸方向の高さと第２電極２６のＺ軸方向の高さとは一致している。それにより、Ｎ電極（配線電極２７ｂ）及びＰ電極（第２電極２６）の双方を半導体基板２０の共通の面上に配置することができるので、表面実装に適した形態となる。更に、配線電極２７ｂを用いることによって、第１電極２７を用いた場合に必要となるワイヤボンドが不要となる。

図２９は、第６変形例に係る半導体発光装置１Ｌの断面図の一部である。半導体発光装置１Ｋと異なる点のみ説明する。各ｉＰＭレーザ２の側面は、絶縁膜２８を介して第２電極２６に覆われている。また、各ｉＰＭレーザ２の第２面２ｂ側には第２電極２６が形成されている。つまり、各ｉＰＭレーザ２は、全周に亘って第２電極２６によって遮蔽されている。これにより、各ｉＰＭレーザ２において発生したレーザ光が隣接する各ｉＰＭレーザ２との間において干渉し、レーザモードが乱れる事を抑制でき、安定したレーザ発振を実現できる。なお、レーザ光の干渉を積極的に利用する場合は半導体発光装置１ＫのようにｉＰＭレーザ２の外周を電極によって遮蔽しない方が好適となる。
（第２実施形態）

図３０は、本開示の第２実施形態に係る光源装置１Ｃの構成を示す分解斜視図である。図３０に示された三次元計測装置１０は、半導体発光装置１に代えて本実施形態の光源装置１Ｃを備えてもよい。すなわち、本実施形態の光源装置１Ｃは、位相シフト法による三次元形状計測に用いられる。図３０に示されるように、光源装置１Ｃは、複数のｉＰＭレーザ２（第１光源）と、駆動回路３と、半導体基板２０と、半導体領域２ｄと、第１電極２７と、を備えている。本実施形態では、複数のｉＰＭレーザ２は、Ｙ軸方向を列方向として、一列に並んで一次元に配置されている。図示例では、Ｙ軸方向に沿って４つのｉＰＭレーザが並んで配置されている。また、上記実施形態と同様に、複数のｉＰＭレーザ２は、半導体基板２０上にモノリシックに形成されている。複数のｉＰＭレーザ２は、それぞれの光軸方向（言い換えると、各ｉＰＭレーザ２の厚み方向）が揃うように、該光軸方向と交差する方向に並んで配置されている。本実施形態では、各ｉＰＭレーザ２の光軸方向がＺ軸方向と一致しており、複数のｉＰＭレーザ２はＺ軸方向と直交するＹ軸方向に並んで配置されている。なお、その他の複数のｉＰＭレーザ２の構成、並びに駆動回路３、半導体基板２０、半導体領域２ｄ、及び第１電極２７の各構成については、前述した実施形態の半導体発光装置１と同様であるため詳細な説明を省略する。

図３１（ａ）、図３１（ｂ）、図３２（ａ）、及び図３２（ｂ）は、４つのｉＰＭレーザ２それぞれからストライプ要素Ｗａ～Ｗｄそれぞれを含む光Ｌ１が共通の投影領域に投影される様子を模式的に示す図である。ストライプ要素Ｗａ～Ｗｄは、本実施形態における第１パターンである。ストライプ要素Ｗａ～Ｗｄのそれぞれにおいては、複数の輝線（図中に網点にて示す）ＷＬ１が、輝線ＷＬ１の延伸方向と交差する方向Ｄ１（第１方向）に沿って周期的に並んでいる。ストライプ要素Ｗａ～Ｗｄの複数の輝線ＷＬ１の間隔Ｆは、ストライプ要素Ｗａ～Ｗｄにおいて（言い換えると、複数のｉＰＭレーザ２間で）互いに等しい。また、各ｉＰＭレーザ２の光軸の位置を基準とする、方向Ｄ１における複数の輝線ＷＬ１の位置は、複数のｉＰＭレーザ２間で互いに異なる。図３１及び図３２に示される例では、ストライプ要素Ｗａ～Ｗｄの輝線ＷＬ１は、互いにπ／２（ｒａｄ）すなわち１／４周期ずつシフトされている。ｉＰＭレーザ２の個数がｎである場合、複数のｉＰＭレーザ２間における輝線ＷＬ１のシフト量は、輝線ＷＬ１の間隔（周期）の１／ｎである。複数のｉＰＭレーザ２は、方向Ｄ１と直交する方向Ｄ２（第２方向）に沿って並んでいる。すなわち、方向Ｄ２は、図３０に示されたＹ軸方向と一致する。

図３１（ａ）に示されるように、まず、方向Ｄ２における一端に位置するｉＰＭレーザ２（第１ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗａが投影される。次に、図３１（ｂ）に示されるように、方向Ｄ２において第１ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第２ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｂが投影される。このとき、第１ｉＰＭレーザと第２ｉＰＭレーザとの配列ピッチ（光軸間隔）に応じて、これらのｉＰＭレーザ２から出力されるストライプ要素Ｗａ，Ｗｂ間に、方向Ｄ２における位置ずれＥ１１が生じる。位置ずれＥ１１の大きさは、第１ｉＰＭレーザと第２ｉＰＭレーザとの光軸間隔と等しい。一方、方向Ｄ１におけるストライプ要素Ｗｂの輝線ＷＬ１の位置は、所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から１／４周期シフトされた位置となり、所定の位置からの位置ずれは生じない。続いて、図３２（ａ）に示されるように、方向Ｄ２において第２ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第３ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｃが投影される。このとき、第１ｉＰＭレーザ～第３ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプ要素Ｗａ，Ｗｃ間に、方向Ｄ２における位置ずれＥ１２が生じる。位置ずれＥ１２の大きさは、第１ｉＰＭレーザ～第３ｉＰＭレーザの光軸間隔の総和と等しい。一方、方向Ｄ１におけるストライプ要素Ｗｃの輝線ＷＬ１の位置は、所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から１／２周期シフトされた位置となり、所定の位置からの位置ずれは生じない。続いて、図３２（ｂ）に示されるように、方向Ｄ２において第３ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第４ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｄが投影される。このとき、第１ｉＰＭレーザ～第４ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプ要素Ｗａ，Ｗｄ間に、方向Ｄ２における位置ずれＥ１３が生じる。位置ずれＥ１３の大きさは、第１ｉＰＭレーザ～第４ｉＰＭレーザの光軸間隔の総和と等しい。一方、方向Ｄ１におけるストライプ要素Ｗｄの輝線ＷＬ１の位置は、所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から３／４周期シフトされた位置となり、所定の位置からの置ずれは生じない。

ここで、本実施形態の比較例として、複数のｉＰＭレーザ２が、方向Ｄ１に沿って並んでいる場合について説明する。図３３（ａ）、図３３（ｂ）、図３４（ａ）、及び図３４（ｂ）は、そのような比較例において、４つのｉＰＭレーザ２それぞれからストライプ要素Ｗａ～Ｗｄそれぞれを含む光Ｌ１が共通の投影領域に投影される様子を模式的に示す図である。図３３（ａ）に示されるように、まず、方向Ｄ１における一端に位置するｉＰＭレーザ２（第１ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗａが投影される。次に、図３３（ｂ）に示されるように、方向Ｄ１において第１ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第２ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｂが投影される。このとき、第１ｉＰＭレーザと第２ｉＰＭレーザとの配列ピッチ（光軸間隔）に応じて、これらのｉＰＭレーザ２から出力されるストライプ要素Ｗａ，Ｗｂ間に、方向Ｄ１における位置ずれＥ２１が生じる。位置ずれＥ２１の大きさは、第１ｉＰＭレーザと第２ｉＰＭレーザとの光軸間隔と等しい。この位置ずれＥ２１は、方向Ｄ１におけるストライプ要素Ｗｂの輝線ＷＬ１の所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から１／４周期シフトされた位置からの位置ずれを、ストライプ要素Ｗｂの輝線ＷＬ１に生じさせる。続いて、図３４（ａ）に示されるように、方向Ｄ１において第２ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第３ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｃが投影される。このとき、第１ｉＰＭレーザ～第３ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプ要素Ｗａ，Ｗｃ間に、方向Ｄ１における位置ずれＥ２２が生じる。位置ずれＥ２２の大きさは、第１ｉＰＭレーザ～第３ｉＰＭレーザの光軸間隔の総和と等しい。この位置ずれＥ２２は、方向Ｄ１におけるストライプ要素Ｗｃの輝線ＷＬ１の所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から１／２周期シフトされた位置からの位置ずれを、ストライプ要素Ｗｃの輝線ＷＬ１に生じさせる。続いて、図３４（ｂ）に示されるように、方向Ｄ１において第３ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第４ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプ要素Ｗｄが投影される。このとき、第１ｉＰＭレーザ～第４ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプ要素Ｗａ，Ｗｄ間に、方向Ｄ１における位置ずれＥ２３が生じる。位置ずれＥ２３の大きさは、第１ｉＰＭレーザ～第４ｉＰＭレーザの光軸間隔の総和と等しい。この位置ずれＥ２３は、方向Ｄ１におけるストライプ要素Ｗｄの輝線ＷＬ１の所定の位置、すなわちストライプ要素Ｗａの輝線ＷＬ１から３／４周期シフトされた位置からの位置ずれを、ストライプ要素Ｗｄの輝線ＷＬ１に生じさせる。

図３５は、上記の比較例における、輝線ＷＬ１の位置ずれに起因する問題点を説明する為の図である。図３５には、複数のｉＰＭレーザ２を代表して、互いに隣り合う２つのｉＰＭレーザ２が示されている。互いに隣り合う２つのｉＰＭレーザ２の配列ピッチをｄｙ、これらのｉＰＭレーザ２の第１面２ａから投影面Ｈまでの距離をＺ１、互いに隣り合う２つのｉＰＭレーザ２間におけるストライプ要素の中心角度のずれをｄαとする。このとき、中心角度のずれｄαは、配列ピッチｄｙおよび距離Ｚ１を用いて、幾何学的に下記の数式（３５）のように表される。



図３６は、数式（３５）において配列ピッチｄｙを０．２５ｍｍとしたときの、距離Ｚ１と中心角度のずれｄαとの関係を示すグラフである。図３６において、横軸は距離Ｚ１（ｍｍ）を表し、縦軸は中心角度のずれｄα（度）を表している。また、代表的な距離Ｚ１に対する中心角度のずれｄαの値を以下に列記する。
Ｚ１＝１ｍｍ → ｄα＝１４．０°
Ｚ１＝５ｍｍ → ｄα＝２．８６°
Ｚ１＝１０ｍｍ → ｄα＝１．４３°
Ｚ１＝５０ｍｍ → ｄα＝０．２８６°
Ｚ１＝１００ｍｍ → ｄα＝０．１４３°
Ｚ１＝５００ｍｍ → ｄα＝０．０２８６°
Ｚ１＝１ｍ → ｄα＝０．０１４３°
図３６および上の列記から明らかなように、距離Ｚ１が小さいほど中心角度のずれｄαが大きくなる。例えば、距離Ｚ１が５０ｍｍである場合、中心角度のずれｄαはストライプ要素の中央付近（光軸付近）において０．２８６°となるが、典型的な縞の周期を１°とするとずれの誤差は２８．６％となる。この数値は、ストライプ要素の一回のシフト量、例えばストライプ要素Ｗａの位置からストライプ要素Ｗｂの位置へのシフト量に相当する。このように、中心角度のずれｄαが大きくなると、ストライプパターンＷ１を形成する際の誤差が大きくなり、三次元形状計測における計測誤差が大きくなる。光源装置１Ｃの用途（例えば、歯科における口腔内の立体画像の取得など）によっては、距離Ｚ１を小さくせざるを得ないので、上記の計測誤差を小さくすることが望まれる。

上記の問題に対し、本実施形態のように複数のｉＰＭレーザ２が方向Ｄ１と直交する方向Ｄ２に沿って並んでいる場合（図３３および図３４を参照）、複数のｉＰＭレーザ２の配列方向がストライプ要素Ｗａ～Ｗｄの輝線ＷＬ１の並び方向と直交する。よって、複数のストライプ要素Ｗａ～Ｗｄ間で位置ずれＥ１１～Ｅ１３が生じても、その位置ずれＥ１１～Ｅ１３はストライプパターンＷ１の形成には影響しない。従って、上記の比較例と比べて、三次元形状計測における計測誤差を低減できる。

また、本実施形態の光源装置１Ｃでは、ストライプ要素Ｗａ～Ｗｄの輝線ＷＬ１の間隔Ｆが複数のｉＰＭレーザ２間で互いに等しく、且つ、各ｉＰＭレーザ２の光軸を基準とする、方向Ｄ１における輝線ＷＬ１の位置が、複数のｉＰＭレーザ２間で互いに異なる。このようなストライプ要素Ｗａ～Ｗｄそれぞれを複数のｉＰＭレーザ２それぞれから共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。

また、本実施形態のように、光源装置１Ｃは、複数の第１光源としての複数のｉＰＭレーザ２を備えてもよい。その場合、ストライプ要素Ｗａ～Ｗｄを含む光Ｌ１を出力する光源を小型化し、ひいては光源装置１Ｃを小型化できる。なお、第１光源は、ｉＰＭレーザ２に限られない。第１光源は、複数の輝線ＷＬ１が方向Ｄ１に沿って周期的に並ぶストライプ要素Ｗａ～Ｗｄを含む光Ｌ１を投影できるものであれば他の素子（例えば半導体レーザと回折格子素子（ＤＯＥ）とを組み合わせた素子）であってもよい。

また、本実施形態のように、複数のｉＰＭレーザ２は互いにモノリシックに形成されてもよい。その場合、複数のｉＰＭレーザ２を単一の素子内に形成して、光源装置１Ｃの組み立てを容易化することができる。

また、本実施形態のように、複数のｉＰＭレーザ２の個数はｎであり、複数のｉＰＭレーザ２間における輝線ＷＬ１のシフト量は、輝線ＷＬ１の間隔Ｆの１／ｎであってもよい。その場合、図１９に示されたストライプパターンＷ１を形成して、位相シフト法による三次元形状計測を好適に行うことができる。

図３７（ａ）、図３７（ｂ）、図３８（ａ）、及び図３８（ｂ）は、第２実施形態の一変形例を説明するための図であって、４つのｉＰＭレーザ２それぞれからストライプパターンＷ１ａ～Ｗ１ｄそれぞれを含む光Ｌ１が共通の投影領域に投影される様子を模式的に示している。ストライプパターンＷ１ａ～Ｗ１ｄは、本変形例における第１パターンである。これらの図においては、ストライプパターンＷ１ａ～Ｗ１ｄの光強度が色の濃淡で示されており、光強度が大きいほど濃く、光強度が小さいほど淡く示されている。ストライプパターンＷ１ａ～Ｗ１ｄのそれぞれにおいては、複数の輝線ＷＬ２が、輝線ＷＬ２の延伸方向と交差する方向Ｄ１に沿って周期的に並んでいる。ストライプパターンＷ１ａ～Ｗ１ｄそれぞれは、例えば図１９に示されるような、方向Ｄ１に沿って光強度が正弦波状に変化するパターンが望ましいが、トップハット型のように正弦波状でなくてもよい。すなわち、本変形例では、各ｉＰＭレーザ２のストライプパターンの位相をｉＰＭレーザ２毎にシフトさせながら、各ｉＰＭレーザ２からストライプパターンを計測対象物に投影し、各ｉＰＭレーザ２からのストライプパターンの投影毎に撮像を行うことによって、位相シフト法による三次元形状計測を行う。なお、ｉＰＭレーザ２から出力されるパターンを除いて、光源装置の構成は上記第２実施形態と同様である。

ストライプパターンＷ１ａ～Ｗ１ｄの複数の輝線ＷＬ２の間隔Ｆ２すなわち輝線ＷＬ２の周期は、ストライプパターンＷ１ａ～Ｗ１ｄにおいて（言い換えると、複数のｉＰＭレーザ２間で）互いに等しい。また、各ｉＰＭレーザ２の光軸の位置を基準とする、方向Ｄ１における複数の輝線ＷＬ２の位置すなわち位相は、複数のｉＰＭレーザ２間で互いに異なる。図３７及び図３８に示される例では、ストライプパターンＷ１ａ～Ｗ１ｄの輝線ＷＬ２は、互いにπ／２（ｒａｄ）すなわち１／４周期ずつシフトされている。ｉＰＭレーザ２の個数がｎである場合、複数のｉＰＭレーザ２間における輝線ＷＬ２のシフト量は、輝線ＷＬ２の間隔（周期）の１／ｎである。各ｉＰＭレーザ２の位相変調層２５Ａまたは２５Ｂは、上記のようなストライプパターンＷ１ａ～Ｗ１ｄを出力するための位相分布を有する。複数のｉＰＭレーザ２は、第２実施形態と同様に、方向Ｄ１と直交する方向Ｄ２に沿って並んでいる。すなわち、方向Ｄ２は、図３０に示されたＹ軸方向と一致する。

図３７（ａ）に示されるように、まず、方向Ｄ２における一端に位置するｉＰＭレーザ２（第１ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ａが投影される。次に、図３７（ｂ）に示されるように、方向Ｄ２において第１ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第２ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｂが投影される。このとき、第１ｉＰＭレーザと第２ｉＰＭレーザとの配列ピッチ（光軸間隔）に応じて、これらのｉＰＭレーザ２から出力されるストライプパターンＷ１ａ，Ｗ１ｂ間に、方向Ｄ２における位置ずれＥ１１が生じる。一方、方向Ｄ１におけるストライプパターンＷ１ｂの輝線ＷＬ２の位置は、所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から１／４周期シフトされた位置となり、所定の位置からの位置ずれは生じない。続いて、図３８（ａ）に示されるように、方向Ｄ２において第２ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第３ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｃが投影される。このとき、第１ｉＰＭレーザ～第３ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ１ａ，Ｗ１ｃ間に、方向Ｄ２における位置ずれＥ１２が生じる。一方、方向Ｄ１におけるストライプパターンＷ１ｃの輝線ＷＬ２の位置は、所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から１／２周期シフトされた位置となり、所定の位置からの位置ずれは生じない。続いて、図３８（ｂ）に示されるように、方向Ｄ２において第３ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第４ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｄが投影される。このとき、第１ｉＰＭレーザ～第４ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ１ａ，Ｗ１ｄ間に、方向Ｄ２における位置ずれＥ１３が生じる。一方、方向Ｄ１におけるストライプパターンＷ１ｄの輝線ＷＬ２の位置は、所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から３／４周期シフトされた位置となり、所定の位置からの位置ずれは生じない。

ここで、本変形例の比較例として、複数のｉＰＭレーザ２が、方向Ｄ１に沿って並んでいる場合について説明する。図３９（ａ）、図３９（ｂ）、図４０（ａ）、及び図４０（ｂ）は、そのような比較例において、４つのｉＰＭレーザ２それぞれからストライプパターンＷ１ａ～Ｗ１ｄそれぞれを含む光Ｌ１が共通の投影領域に投影される様子を模式的に示す図である。図３９（ａ）に示されるように、まず、方向Ｄ１における一端に位置するｉＰＭレーザ２（第１ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ａが投影される。次に、図３９（ｂ）に示されるように、方向Ｄ１において第１ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第２ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｂが投影される。このとき、第１ｉＰＭレーザと第２ｉＰＭレーザとの配列ピッチ（光軸間隔）に応じて、これらのｉＰＭレーザ２から出力されるストライプパターンＷ１ａ，Ｗ１ｂ間に、方向Ｄ１における位置ずれＥ２１が生じる。この位置ずれＥ２１は、方向Ｄ１におけるストライプパターンＷ１ｂの輝線ＷＬ２の所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から１／４周期シフトされた位置からの位置ずれを、ストライプパターンＷ１ｂの輝線ＷＬ２に生じさせる。続いて、図４０（ａ）に示されるように、方向Ｄ１において第２ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第３ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｃが投影される。このとき、第１ｉＰＭレーザ～第３ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ１ａ，Ｗ１ｃ間に、方向Ｄ１における位置ずれＥ２２が生じる。この位置ずれＥ２２は、方向Ｄ１におけるストライプパターンＷ１ｃの輝線ＷＬ２の所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から１／２周期シフトされた位置からの位置ずれを、ストライプパターンＷ１ｃの輝線ＷＬ２に生じさせる。続いて、図４０（ｂ）に示されるように、方向Ｄ１において第３ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第４ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ１ｄが投影される。このとき、第１ｉＰＭレーザ～第４ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ１ａ，Ｗ１ｄ間に、方向Ｄ１における位置ずれＥ２３が生じる。この位置ずれＥ２３は、方向Ｄ１におけるストライプパターンＷ１ｄの輝線ＷＬ２の所定の位置、すなわちストライプパターンＷ１ａの輝線ＷＬ２から３／４周期シフトされた位置からの位置ずれを、ストライプパターンＷ１ｄの輝線ＷＬ２に生じさせる。比較例では、輝線ＷＬ２の位置ずれに起因して、ストライプパターンＷ１ｂ～Ｗ１ｄの位相のシフト精度が低下し、計測誤差が大きくなる。

上記の問題に対し、本変形例のように複数のｉＰＭレーザ２が方向Ｄ１と直交する方向Ｄ２に沿って並んでいる場合（図３７および図３８を参照）、複数のｉＰＭレーザ２の配列方向がストライプパターンＷ１ａ～Ｗ１ｄの輝線ＷＬ２の並び方向と直交する。よって、複数のストライプパターンＷ１ａ～Ｗ１ｄ間で位置ずれＥ１１～Ｅ１３が生じても、その位置ずれＥ１１～Ｅ１３はストライプパターンＷ１ｂ～Ｗ１ｄの位相のシフト精度には影響しない。従って、上記の比較例と比べて、三次元形状計測における計測誤差を低減できる。

また、本変形例では、ストライプパターンＷ１ａ～Ｗ１ｄの輝線ＷＬ２の間隔（周期）が複数のｉＰＭレーザ２間で互いに等しく、且つ、各ｉＰＭレーザ２の光軸を基準とする、方向Ｄ１における輝線ＷＬ２の位置（位相）が、複数のｉＰＭレーザ２間で互いに異なる。このようなストライプパターンＷ１ａ～Ｗ１ｄそれぞれを複数のｉＰＭレーザ２それぞれから共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。

図４１（ａ）、図４１（ｂ）、図４２（ａ）、及び図４２（ｂ）は、第２実施形態の別の変形例を説明するための図であって、４つのｉＰＭレーザ２それぞれからストライプパターンＷ２ａ～Ｗ２ｄそれぞれを含む光Ｌ１が共通の投影領域に投影される様子を模式的に示している。ストライプパターンＷ２ａ～Ｗ２ｄは、本変形例における第１パターンである。これらの図においては、ストライプパターンＷ２ａ～Ｗ２ｄの光強度が色の濃淡で示されており、光強度が小さいほど淡く（白く）、光強度が大きいほど濃く（黒く）示されている。ストライプパターンＷ２ａ～Ｗ２ｄのそれぞれにおいては、複数の輝線ＷＬ３が、輝線ＷＬ３の延伸方向と交差する方向Ｄ１に沿って並んでいる。ストライプパターンＷ２ａ～Ｗ２ｄそれぞれは、グレイコードパターンを含む。すなわち、輝線ＷＬ３の幅および位置は、グレイコードを表している。本変形例では、各ｉＰＭレーザ２のストライプパターンに含まれるグレイコードをｉＰＭレーザ２毎に変更しながら、各ｉＰＭレーザ２からストライプパターンを計測対象物に投影し、各ｉＰＭレーザ２からのストライプパターンの投影毎に撮像を行うことによって、三次元形状計測を行う。なお、ｉＰＭレーザ２から出力されるパターンを除いて、光源装置の構成は上記第２実施形態と同様である。

グレイコードとは、２進数の表現方法の一つである。図４３は、１０進数と、２進数の別の表現方法であるバイナリコードと、グレイコードとの相互変換を示す図表である。グレイコードは、数が１増減したときに常に１ビットしか変化しないという特徴を有する。変化が１ビットのみなので、誤作動が生じにくく、ディジタル回路などに多く利用される。図４４は、４ビットのグレイコードを含むストライプパターンの組み合わせの一例を示す図である。同図は、方向Ｄ１に沿って並んだ複数のビットそれぞれの明暗を示している。図４４は、一例として、４つの異なるグレイコードを含むストライプパターンＷ２ａ～Ｗ２ｄを示す。バイナリコードからグレイコードへの変換は、次の規則に従う。まず、グレイコードの最上位ビットの１は、バイナリコードと同一とする。以降、上位ビットから順に隣接する２ビットを参照し、１か０が連続していればグレイコードの該当ビットを０とし、連続していなければグレイコードの該当ビットを１とする。或いは、バイナリコードからグレイコードへの変換は、次の規則に従ってもよい。まず、対象となるバイナリコードを用意する。そして、そのバイナリコードを１ビット右にシフトし、その先頭に０を付したバイナリコードを求める。そして、そのバイナリコードと、元のバイナリコードとの排他的論理和を求める。その演算結果がグレイコードである。グレイコードの生成には、例えばＯｐｅｎＣＶなどを用いることができる。

グレイコードでは、隣接するビットのハミング距離が１となる。ハミング距離とは、桁数が同じ２つの値を比べたときに、対応する位置にある異なった値の桁の個数を指す。したがって、ハミング距離が１であるグレイコードでは、ビット列を復元する際にビットエラーが生じた場合でも誤差は１に収まる。バイナリコードでは、上位ビットにエラーが生じた場合の位置の誤差が大きくなるが、グレイコードでは、ノイズに強い符号が得られる。

ストライプパターンＷ２ａ～Ｗ２ｄは、互いに異なるグレイコード値を有するように設定された縞状のパターンによって構成される。このような４つのストライプパターンＷ２ａ～Ｗ２ｄを順に切り替えながら撮像部５０にて撮像を行うことにより、被計測物ＳＡの三次元形状を計測することができる。

なお、被計測物ＳＡの表面の色による誤認識を避けるため、図４４に示されたストライプパターンＷ２ａ～Ｗ２ｄのグレイコードの各ビット値を反転した別のグレイコードを含むストライプパターンを併せて用いてもよい。その場合は、別のグレイコードを含むストライプパターンを出力するための更に４つのｉＰＭレーザ２を設けるとよい。

複数のｉＰＭレーザ２は、第２実施形態と同様に、方向Ｄ１と直交する方向Ｄ２に沿って並んでいる。すなわち、方向Ｄ２は、図３０に示されたＹ軸方向と一致する。

図４４におけるストライプパターンＷ２ａ～Ｗ２ｄを例として、４つのストライプパターンを順に切り替える動作について説明する。図４１（ａ）に示されるように、まず、方向Ｄ２における一端に位置するｉＰＭレーザ２（第１ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ２ａが投影される。次に、図４１（ｂ）に示されるように、方向Ｄ２において第１ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第２ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ２ｂが投影される。このとき、第１ｉＰＭレーザと第２ｉＰＭレーザとの配列ピッチ（光軸間隔）に応じて、これらのｉＰＭレーザ２から出力されるストライプパターンＷ２ａ，Ｗ２ｂ間に、方向Ｄ２における位置ずれＥ１１が生じる。一方、方向Ｄ１におけるストライプパターンＷ２ｂの輝線ＷＬ３の位置の、所定の位置からの位置ずれは生じない。続いて、図４２（ａ）に示されるように、方向Ｄ２において第２ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第３ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ２ｃが投影される。このとき、第１ｉＰＭレーザ～第３ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ２ａ，Ｗ２ｃ間に、方向Ｄ２における位置ずれＥ１２が生じる。一方、方向Ｄ１におけるストライプパターンＷ２ｃの輝線ＷＬ３の位置の、所定の位置からの位置ずれは生じない。続いて、図４２（ｂ）に示されるように、方向Ｄ２において第３ｉＰＭレーザの隣に位置するｉＰＭレーザ２（第４ｉＰＭレーザ）から光Ｌ１を投影する。これにより、共通の投影領域にストライプパターンＷ２ｄが投影される。このとき、第１ｉＰＭレーザ～第４ｉＰＭレーザの配列ピッチ（光軸間隔）に応じて、ストライプパターンＷ２ａ，Ｗ２ｄ間に、方向Ｄ２における位置ずれＥ１３が生じる。一方、方向Ｄ１におけるストライプパターンＷ２ｄの輝線ＷＬ３の位置の、所定の位置からの位置ずれは生じない。

本変形例のように複数のｉＰＭレーザ２が方向Ｄ１と直交する方向Ｄ２に沿って並んでいる場合（図４１および図４２を参照）、複数のｉＰＭレーザ２の配列方向がストライプパターンＷ２ａ～Ｗ２ｄの輝線ＷＬ３の並び方向と直交する。よって、複数のストライプパターンＷ２ａ～Ｗ２ｄ間で位置ずれＥ１１～Ｅ１３が生じても、その位置ずれＥ１１～Ｅ１３は三次元形状の算出には影響しない。従って、三次元形状計測における計測誤差を低減できる。
（第３実施形態）

図４５及び図４６は、本開示の第３実施形態に係る光源装置１Ｄ及び１Ｅの構成をそれぞれ示す斜視図である。図４５に示される光源装置１Ｄ、及び図４６に示される光源装置１Ｅは、光源群２０１及び２０２を備える。光源群２０１は、それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数（図示例では４つ）のｉＰＭレーザ２Ａ（第１光源）を含む。光源群２０２は、それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数（図示例では４つ）のｉＰＭレーザ２Ｂ（第２光源）を含む。複数のｉＰＭレーザ２Ａ及び複数のｉＰＭレーザ２Ｂは、共通の半導体基板２０上にモノリシックに形成されている。ｉＰＭレーザ２Ａ及び２Ｂの内部構造は、前述した第１実施形態のｉＰＭレーザ２と同様である。

複数のｉＰＭレーザ２Ａそれぞれは、上述したストライプ要素Ｗａ～Ｗｄ（図３１及び図３２を参照）のそれぞれ、またはストライプパターンＷ１ａ～Ｗ１ｄ（図３７及び図３８を参照）のそれぞれを含む光を共通の投影領域に投影する。複数のｉＰＭレーザ２Ａから投影されるストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄは、本実施形態における第１パターンである。複数のｉＰＭレーザ２Ｂそれぞれは、ストライプ要素Ｗａ～ＷｄそれぞれまたはストライプパターンＷ１ａ～Ｗ１ｄそれぞれを含む光を上記共通の投影領域に投影する。複数のｉＰＭレーザ２Ｂから投影されるストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄは、本実施形態における第２パターンである。複数のｉＰＭレーザ２Ａは、第２実施形態またはその変形例における複数のｉＰＭレーザ２と同様に、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の並び方向Ｄ１１（上記の方向Ｄ１に相当）と直交する方向Ｄ１２（上記の方向Ｄ２に相当）に沿って並んでいる。複数のｉＰＭレーザ２Ｂは、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の並び方向Ｄ２１（第３方向、上記の方向Ｄ１に相当）と直交する方向Ｄ２２（第４方向、上記の方向Ｄ２に相当）に沿って並んでいる。図示例では方向Ｄ２１及びＤ２２は方向Ｄ１１及びＤ１２とそれぞれ一致しているが、方向Ｄ２１及びＤ２２は方向Ｄ１１及びＤ１２と異なってもよい。

光源群２０２から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１（図１９を参照）の周期またはストライプパターンＷ１ａ～Ｗ１ｄの周期は、光源群２０１から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１の周期またはストライプパターンＷ１ａ～Ｗ１ｄの周期と異なる。図４５に示される光源装置１Ｄでは、光源群２０１と光源群２０２とが、それぞれの並び方向Ｄ１２及びＤ２２と交差する方向に並んで配置されている。図４６に示される光源装置１Ｅでは、光源群２０１と光源群２０２とが、それぞれの並び方向Ｄ１２及びＤ２２に沿って並んで配置されている。

ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、複数のｉＰＭレーザ２Ａ間で互いに等しい。また、各ｉＰＭレーザ２Ａの光軸を基準とする、方向Ｄ１１における輝線の位置（位相）は、複数のｉＰＭレーザ２Ａ間で互いに異なる。同様に、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、複数のｉＰＭレーザ２Ｂ間で互いに等しい。また、各ｉＰＭレーザ２Ｂの光軸を基準とする、方向Ｄ２１における輝線の位置（位相）は、複数のｉＰＭレーザ２Ｂ間で互いに異なる。このようなストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄを複数のｉＰＭレーザ２Ａまたは２Ｂから共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。

本実施形態の光源装置１Ｄ及び１Ｅでは、位相シフト法を用いた三次元形状計測を、複数のｉＰＭレーザ２Ａを含む光源群２０１、及び複数のｉＰＭレーザ２Ｂを含む光源群２０２といった２個の光源群により少なくとも２回行って、計測精度を高めることができる。また、本実施形態の光源装置１Ｄ及び１Ｅでは、複数のｉＰＭレーザ２Ａが、輝線の並び方向Ｄ１１と直交する方向Ｄ１２に沿って並んでおり、複数のｉＰＭレーザ２Ｂが、輝線の並び方向Ｄ２１と直交する方向Ｄ２２に沿って並んでいる。この場合、各ｉＰＭレーザ２Ａ（または２Ｂ）の位置が配列ピッチの分だけ互いにずれたとしても、そのずれる方向は輝線の並び方向と直交する。故に、複数のｉＰＭレーザ２Ａ（または２Ｂ）でストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの位置ずれが生じても、その位置ずれは位相のシフト精度等には影響しない。よって、本実施形態の光源装置１Ｄ及び１Ｅによれば、位相シフト法を用いた三次元形状計測における計測誤差を低減できる。

本実施形態のように、光源群２０２から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１、またはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、光源群２０１から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１、またはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）と異なってもよい。その場合、位相シフト法を用いた三次元形状計測を、輝線の間隔が互いに異なる２種類のストライプパターンを用いて行うことができるので、計測精度をより高めることができる。
［変形例］

図４７は、第３実施形態の一変形例に係る光源装置１Ｆの構成を示す斜視図である。図４７に示される光源装置１Ｆは、第３実施形態の光源群２０１及び２０２に加えて、更に光源群２０３及び２０４を備える。光源群２０３は、それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数（図示例では４つ）のｉＰＭレーザ２Ｃ（第２光源）を含む。光源群２０４は、それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数（図示例では４つ）のｉＰＭレーザ２Ｄ（第２光源）を含む。複数のｉＰＭレーザ２Ｃ及び複数のｉＰＭレーザ２Ｄは、複数のｉＰＭレーザ２Ａ及び複数のｉＰＭレーザ２Ｂとともに、共通の半導体基板２０上にモノリシックに形成されている。ｉＰＭレーザ２Ｃ及び２Ｄの内部構造は、前述した第１実施形態のｉＰＭレーザ２と同様である。

複数のｉＰＭレーザ２Ｃそれぞれは、上述したストライプ要素Ｗａ～Ｗｄ（図３１及び図３２を参照）のそれぞれ、またはストライプパターンＷ１ａ～Ｗ１ｄ（図３７及び図３８を参照）のそれぞれを含む光を共通の投影領域に投影する。複数のｉＰＭレーザ２Ｃから投影されるストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄは、本変形例における第２パターンである。複数のｉＰＭレーザ２Ｄそれぞれは、ストライプ要素Ｗａ～ＷｄそれぞれまたはストライプパターンＷ１ａ～Ｗ１ｄそれぞれを含む光を上記共通の投影領域に投影する。複数のｉＰＭレーザ２Ｄから投影されるストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄもまた、本変形例における第２パターンである。複数のｉＰＭレーザ２Ｃは、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の並び方向Ｄ３１（第３方向、上記の方向Ｄ１に相当）と直交する方向Ｄ３２（第４方向、上記の方向Ｄ２に相当）に沿って並んでいる。複数のｉＰＭレーザ２Ｄは、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の並び方向Ｄ４１（第３方向、上記の方向Ｄ１に相当）と直交する方向Ｄ４２（第４方向、上記の方向Ｄ２に相当）に沿って並んでいる。図示例では方向Ｄ４１及びＤ４２は方向Ｄ３１及びＤ３２とそれぞれ一致しているが、方向Ｄ４１及びＤ４２は方向Ｄ３１及びＤ３２と異なってもよい。また、方向Ｄ３１及びＤ４１は、方向Ｄ１１及びＤ２１と交差している。図示例では方向Ｄ３１及びＤ４１は方向Ｄ１１及びＤ２１と直交しているが、方向Ｄ３１及びＤ４１は方向Ｄ１１及びＤ２１に対して傾斜してもよい。

光源群２０３から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１（図１９を参照）の周期またはストライプパターンＷ１ａ～Ｗ１ｄの周期は、光源群２０４から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１の周期またはストライプパターンＷ１ａ～Ｗ１ｄの周期と異なる。図４７に示される光源装置１Ｆでは、光源群２０３と光源群２０４とが、それぞれの並び方向Ｄ３２及びＤ４２と交差する方向に並んで配置されているが、光源群２０３と光源群２０４とは、それぞれの並び方向Ｄ３２及びＤ４２に沿って並んで配置されてもよい。

ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、複数のｉＰＭレーザ２Ｃ間で互いに等しい。また、各ｉＰＭレーザ２Ｃの光軸を基準とする、方向Ｄ３１における輝線の位置（位相）は、複数のｉＰＭレーザ２Ｃ間で互いに異なる。同様に、ストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、複数のｉＰＭレーザ２Ｄ間で互いに等しい。また、各ｉＰＭレーザ２Ｄの光軸を基準とする、方向Ｄ４１における輝線の位置（位相）は、複数のｉＰＭレーザ２Ｄ間で互いに異なる。このようなストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄを複数のｉＰＭレーザ２Ｃまたは２Ｄから共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。

本変形例の光源装置１Ｆでは、位相シフト法を用いた三次元形状計測を、複数のｉＰＭレーザ２Ａを含む光源群２０１、複数のｉＰＭレーザ２Ｂを含む光源群２０２、複数のｉＰＭレーザ２Ｃを含む光源群２０３、及び複数のｉＰＭレーザ２Ｄを含む光源群２０４といった４個の光源群により少なくとも４回行って、計測精度を高めることができる。また、本変形例の光源装置１Ｆでは、複数のｉＰＭレーザ２Ｃが、輝線の並び方向Ｄ３１と直交する方向Ｄ３２に沿って並んでおり、複数のｉＰＭレーザ２Ｄが、輝線の並び方向Ｄ４１と直交する方向Ｄ４２に沿って並んでいる。この場合、各ｉＰＭレーザ２Ｃ（または２Ｄ）の位置が配列ピッチの分だけ互いにずれたとしても、そのずれる方向は輝線の並び方向と直交する。故に、複数のｉＰＭレーザ２Ｃ（または２Ｄ）でストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄの位置ずれが生じても、その位置ずれは位相のシフト精度等には影響しない。よって、本変形例の光源装置１Ｆによれば、位相シフト法を用いた三次元形状計測における計測誤差を低減できる。

本変形例のように、光源群２０４から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１、またはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）は、光源群２０３から出力されるストライプ要素Ｗａ～Ｗｄによって形成されるストライプパターンＷ１、またはストライプパターンＷ１ａ～Ｗ１ｄの輝線の間隔（周期）と異なってもよい。その場合、位相シフト法を用いた三次元形状計測を、輝線の間隔が互いに異なる２種類のストライプパターンを用いて行うことができるので、計測精度をより高めることができる。

本変形例のように、複数のｉＰＭレーザ２Ｃから出力される輝線の並び方向Ｄ３１、及び複数のｉＰＭレーザ２Ｄから出力される輝線の並び方向Ｄ４１は、複数のｉＰＭレーザ２Ａから出力される輝線の並び方向Ｄ１１、及び複数のｉＰＭレーザ２Ｂから出力される輝線の並び方向Ｄ２１と交差してもよい。その場合、位相シフト法を用いた三次元形状計測を、輝線の並び方向が互いに異なる２種類以上のストライプパターンを用いて行うことができるので、計測精度をより高めることができる。
（第４実施形態）

図４８は、本開示の第４実施形態に係る受発光モジュール１Ｇの構成を示す斜視図である。図４８に示される受発光モジュール１Ｇは、図４７に示された光源装置１Ｆの構成に加えて、更に撮像素子５１を備える。また、本変形例の受発光モジュール１Ｇでは、光源群２０１～２０４が撮像素子５１を囲むように配置されている点で、光源装置１Ｆと異なる。具体的には、光源群２０１及び２０２は方向Ｄ１１及びＤ２１において並んで配置され、その間に撮像素子５１が配置されている。また、光源群２０３及び２０４は方向Ｄ３１及びＤ４１において並んで配置され、その間に撮像素子５１が配置されている。各光源群２０１～２０４の構成は、第３実施形態及びその変形例と同様である。

撮像素子５１は、ｉＰＭレーザ２Ａ～２Ｄと共通の基板上に設けられている。一例では、撮像素子５１は、ｉＰＭレーザ２Ａ～２Ｄとともに、半導体基板２０上にモノリシックに形成されている。撮像素子５１は、図１８に示された撮像部５０の代わりに設けられる。撮像素子５１は、ｉＰＭレーザ２Ａ～２Ｄから出射される光Ｌ１に対して感度を有する。撮像素子５１は、光Ｌ１が照射された状態の被計測物（投影領域）においてストライプ要素Ｗａ～ＷｄまたはストライプパターンＷ１ａ～Ｗ１ｄを撮像し、撮像結果を示す画像データを生成してその画像データを計測部６０（図１８を参照）に出力する。

本実施形態の受発光モジュール１Ｇによれば、光源装置１Ｄの構成を含むことによって、光源装置１Ｄと同様の作用効果を奏することができる。また、本実施形態の受発光モジュール１Ｇによれば、光源装置１Ｆの構成を含むことによって、光源装置１Ｆと同様の作用効果を奏することができる。
［変形例］

図４９は、第４実施形態の一変形例に係る受発光モジュール１Ｈの構成を示す斜視図である。本変形例において第４実施形態と異なる点は、光源群２０１～２０４に含まれるｉＰＭレーザの個数が３個である点、および、各光源群２０１～２０４に含まれる複数のｉＰＭレーザのうち一つが、隣接する別の光源群の配列に含まれている点である。

具体的には、光源群２０１を構成する３つのｉＰＭレーザ２Ａのうち並び方向の第１端に位置する一つのｉＰＭレーザ２Ａが、光源群２０４を構成する３つのｉＰＭレーザ２Ｄの第２端側に位置し、これらｉＰＭレーザ２Ｄと一列に並んでいる。同様に、光源群２０４を構成する３つのｉＰＭレーザ２Ｄのうち並び方向の第１端に位置する一つのｉＰＭレーザ２Ｄが、光源群２０２を構成する３つのｉＰＭレーザ２Ｂの第２端側に位置し、これらｉＰＭレーザ２Ｂと一列に並んでいる。光源群２０２を構成する３つのｉＰＭレーザ２Ｂのうち並び方向の第１端に位置する一つのｉＰＭレーザ２Ｂが、光源群２０３を構成する３つのｉＰＭレーザ２Ｃの第２端側に位置し、これらｉＰＭレーザ２Ｃと一列に並んでいる。光源群２０３を構成する３つのｉＰＭレーザ２Ｃのうち並び方向の第１端に位置する一つのｉＰＭレーザ２Ｃが、光源群２０１を構成する３つのｉＰＭレーザ２Ａの第２端側に位置し、これらｉＰＭレーザ２Ａと一列に並んでいる。

本変形例の構成によれば、光源群２０１～２０４を密に配置して、受発光モジュールの小型化に寄与することができる。

図５０は、第４実施形態の別の変形例に係る受発光モジュール１Ｊの構成を示す斜視図である。本変形例において第４実施形態と異なる点は、光源群２０１～２０４の配置である。すなわち、本変形例では、光源群２０１～２０４が、撮像素子５１を囲んでおらず、図４７に示された光源装置１Ｆと同様に配置されている。そして、撮像素子５１は、光源群２０１～２０４から離れて配置されている。このような構成であっても、第４実施形態と同様の効果を奏することができる。

以上に説明した、第２実施形態及びその変形例、第３実施形態及びその変形例、並びに第４実施形態及びその変形例が解決しようとする課題、及び課題を解決するための手段を以下に記す。
［解決しようとする課題］

例えば特許文献１および非特許文献３に開示されているように、ストライプパターンを用いた三次元形状計測方法が知られている。この計測方法では、複数の輝線が並ぶストライプパターンを含む光を計測対象物に投影するとともに、ストライプパターンの位相等を変更しながら撮像を行う。そうして得られる複数の画像に基づいて、所定の計算式により三次元形状を算出する。例えば、複数の輝線が周期的に並ぶストライプパターンを含む光を計測対象物に投影するとともに、ストライプパターンの位相（すなわち並び方向における輝線の位置）をシフトしながら撮像を行う位相シフト法によれば、輝線の間隔の数百分の１といった極めて高い精度にて三次元形状を計測することができる。

このような計測においては、位相等が異なる複数のストライプパターン、或いはそれらのストライプパターンを形成するための複数のストライプ要素を、複数の光源からそれぞれ出力させることが考えられる。その場合、複数の光源は光軸と交差する方向に並んで配置される。このような光源としては、例えばｉＰＭレーザが用いられる。しかしながら、複数の光源が光軸と交差する方向に並んで配置される場合、同方向における各光源の位置は、光源の配列ピッチの分だけ必然的に互いにずれる。複数の光源間の位置ずれによって、複数のストライプパターン間に位置ずれが生じると、計測誤差が大きくなる。

本実施形態の開示は、ストライプパターンを用いた三次元形状計測における計測誤差を低減できる光源装置、受発光モジュール、および三次元形状計測装置を提供することを目的とする。
［課題を解決するための手段］

［１］本実施形態による光源装置は、三次元形状計測に用いられる光源装置であって、
それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数の第１光源を備え、
前記複数の第１光源は、複数の輝線が前記輝線の延伸方向と交差する第１方向に沿って並ぶ第１パターンを含む光を共通の投影領域に投影し、
前記複数の第１光源は、前記第１方向と直交する第２方向に沿って並んでいる、光源装置である。

上記［１］の光源装置では、複数の第１光源が、第１パターンの輝線の並び方向である第１方向と直交する第２方向に沿って並んでいる。この場合、各第１光源の位置が配列ピッチの分だけ互いにずれたとしても、そのずれる方向は第１パターンの輝線の並び方向と直交する。故に、複数の第１光源間で第１パターンの位置ずれが生じても、その位置ずれは三次元形状の算出には影響しない。よって、上記［１］の光源装置によれば、三次元形状計測における計測誤差を低減できる。

［２］上記［１］の光源装置において、前記複数の第１光源は、複数の輝線が前記輝線の延伸方向と交差する第１方向に沿って並ぶ第１パターンを含む光を共通の投影領域に投影し、前記第１パターンの前記複数の輝線の間隔が前記複数の第１光源間で互いに等しくてもよい。このような第１パターンを含む光を複数の第１光源から共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。

［３］上記［１］または［２］の光源装置は、複数の第１光源としての複数のｉＰＭレーザを備えてもよい。その場合、第１パターンを含む光を出力する光源を小型化し、ひいては光源装置を小型化できる。

［４］上記［１］～［３］のうちいずれかの光源装置において、複数のｉＰＭレーザは互いにモノリシックに形成されてもよい。その場合、複数のｉＰＭレーザを単一の素子内に形成して、光源装置の組み立てを容易化することができる。また個別の素子を組み合わせて実装する場合に比べて、位置ずれの誤差を抑制することができる。

［５］上記［１］～［４］のうちいずれかの光源装置において、複数の第１光源の個数はｎであり、複数の第１光源間における輝線のシフト量は、複数の輝線の間隔の１／ｎであってもよい。その場合、位相シフト法による三次元形状計測を好適に行うことができる。

［６］上記［１］～［５］のうちいずれかの光源装置は、それぞれの光軸方向が揃うように該光軸方向と交差する方向に並んで配置された複数の第２光源を更に備えてもよい。複数の第２光源は、複数の輝線が輝線の延伸方向と交差する第３方向に沿って並ぶ第２パターンを含む光を共通の投影領域に投影する。複数の第２光源は、第３方向と直交する第４方向に沿って並んでいる。上記［６］の光源装置では、複数の第２光源が、第２パターンの輝線の並び方向である第３方向と直交する第４方向に沿って並んでいる。この場合、各第２光源の位置が配列ピッチの分だけ互いにずれたとしても、そのずれる方向は第２パターンの輝線の並び方向と直交する。故に、複数の第２光源間で第２パターンの位置ずれが生じても、その位置ずれは三次元形状の算出には影響しない。よって、上記［６］の光源装置によれば、三次元形状計測における計測誤差を低減できる。

［７］上記［６］の光源装置において、第２パターンの複数の輝線の間隔は、複数の第２光源間で互いに等しくてもよい。各第２光源の光軸を基準とする、第３方向における複数の輝線の位置は、複数の第２光源間で互いに異なってもよい。このような第２パターンを含む光を複数の第２光源から共通の投影領域に投影することにより、位相シフト法による三次元形状計測を好適に行うことができる。すなわち、位相シフト法を用いた三次元形状計測を、複数の第１光源からなる光源群、及び複数の第２光源からなる光源群といった２個の光源群により少なくとも２回行って、計測精度を高めることができる。

［８］上記［６］の光源装置において、第２パターンの複数の輝線の間隔は、第１パターンの複数の輝線の間隔と異なってもよい。その場合、位相シフト法を用いた三次元形状計測を、輝線の間隔が互いに異なる２種類のストライプパターンを用いて行うことができるので、計測精度をより高めることができる。

［９］上記［７］～［８］のうちいずれかの光源装置において、第３方向は第１方向と交差してもよい。その場合、三次元形状計測を、輝線の並び方向が互いに異なる２種類のストライプパターンを用いて行うことができるので、計測精度をより高めることができる。

［１０］本開示の一実施形態による受発光モジュールは、三次元形状計測に用いられる受発光モジュールであって、上記いずれかの光源装置と、共通の投影領域に投影された第１パターンを撮像して画像データを生成する撮像素子と、を備える。光源装置と撮像素子とは、共通の基板上に設けられている。この受発光モジュールによれば、上記いずれかの光源装置を備えることによって、光学装置を小型化できると共に、三次元形状計測における計測誤差を低減できる。

［１１］本開示の一実施形態による三次元形状計測装置は、上記の画像データ生成装置と、画像データ生成装置から出力された画像データを用いて三次元形状データを生成するデータ生成部と、を備える。この画像データ生成装置によれば、上記いずれかの光源装置を備えることによって、三次元形状計測における計測誤差を低減できる。

１，１Ａ…半導体発光装置、１Ｃ～１Ｆ…光源装置、１Ｇ，１Ｈ，１Ｊ…受発光モジュール、２，２Ａ～２Ｄ…ｉＰＭレーザ、２ａ…第１面、２ｂ…第２面、３…駆動回路、６…支持基板、６ａ…第３面、６ｂ…第４面、２０…半導体基板、２１…第１クラッド層、２２…活性層、２３…第２クラッド層、２５Ａ，２５Ｂ…位相変調層、２５ａ…基本層、２５ｂ…異屈折率領域、２６…第２電極、２７…第１電極、３１，３１Ａ，３１Ｂ…電流源回路、３２…カレントミラー回路、３３…発振防止回路、３４…スイッチ動作部、３４ａ…第１シフトレジスタ、３４ｂ…第２シフトレジスタ、５０…撮像部、５１…撮像素子、２０１～２０４…光源群、３１１…オペアンプ、３１２…ＮＭＯＳ－ＦＥＴ、３１４ａ～３１４ｄ…第３スイッチ、３１６ａ～３１６ｄ…部分回路、３１７…デジタルアナログ変換器、３１８…シリアルパラレル変換器、３２２…スイッチ部、３２２ａ…第１スイッチ、３２２ｂ…第２スイッチ、３２３…第１電流経路、３２４…第２電流経路、３３１…ＮＭＯＳ－ＦＥＴ、３３２…第１ＰＭＯＳ－ＦＥＴ、３３３…第２ＰＭＯＳ－ＦＥＴ、Ｄ…直線、Ｄ１，Ｄ２，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２、Ｄ３１，Ｄ３２、Ｄ４１，Ｄ４２…方向、Ｇ…重心、Ｉｏｕｔ…駆動電流、Ｌ１…光、Ｏ（ｘ，ｙ）…格子点、ｒ（ｘ，ｙ）…距離、Ｒｏｐ…抵抗部、Ｒｏｐ１～Ｒｏｐ４…抵抗、Ｓ４…シリアル信号、Ｓ６…パラレル信号、Ｖｏｐ…入力電圧、ＷＬ１，ＷＬ２…輝線、φ（ｘ，ｙ）…角度。

Claims (16)

1. 第１面と前記第１面に対向する第２面とを有し、前記第１面から光を出力する複数のｉＰＭレーザと、
   前記複数のｉＰＭレーザのそれぞれを発光させるための駆動電流を供給する駆動回路と、を備え、
   前記駆動回路は、
   前記複数のｉＰＭレーザに対して共通の電流源回路と、
   前記複数のｉＰＭレーザにそれぞれ対応して設けられ、前記駆動電流のオン／オフを切替える複数のスイッチ部と、
   前記複数のスイッチ部のそれぞれを個別に動作させるスイッチ動作部と、を有する、半導体発光装置。
2. 前記複数のスイッチ部のそれぞれは、第１スイッチと、前記第１スイッチと直列に接続された第２スイッチと、を有し、
   前記スイッチ動作部は、
   前記第１スイッチを動作させる第１シフトレジスタと、
   前記第２スイッチを動作させる第２シフトレジスタと、
   を有する、請求項１に記載の半導体発光装置。
3. 前記駆動回路は、前記複数のｉＰＭレーザにそれぞれ対応する複数のカレントミラー回路を更に有し、
   前記複数のカレントミラー回路のそれぞれは、第１電流経路と、前記第１電流経路を流れる電流の大きさに比例する大きさの電流が流れる第２電流経路と、を有し、
   前記第１電流経路は前記共通の電流源回路に接続され、前記スイッチ部は前記第１電流経路上に設けられ、
   前記第２電流経路は、前記複数のｉＰＭレーザのうち当該カレントミラー回路に対応する前記ｉＰＭレーザに接続されている、請求項１又は２に記載の半導体発光装置。
4. 前記駆動回路は、前記複数のｉＰＭレーザにそれぞれ対応する複数の発振防止回路を更に有し、
   前記複数の発振防止回路のそれぞれは、
   前記複数のｉＰＭレーザのそれぞれのアノード端子と接続されたソース端子、及び、第１定電位線に接続されたドレイン端子を含むＮＭＯＳ－ＦＥＴと、
   前記ＮＭＯＳ－ＦＥＴの前記ソース端子に接続されたゲート端子、及び、前記第１定電位線よりも低電位の第２定電位線に接続されたドレイン端子を含む第１ＰＭＯＳ－ＦＥＴと、
   前記第１ＰＭＯＳ－ＦＥＴのソース端子に接続されたドレイン端子、前記第２定電位線よりも高電位の第３定電位線に接続されたソース端子、及びゲート端子を含み、該ゲート端子への入力電圧に応じて、前記第１ＰＭＯＳ－ＦＥＴに電流を供給する第２ＰＭＯＳ－ＦＥＴと、を有し、
   前記第１ＰＭＯＳ－ＦＥＴと前記第２ＰＭＯＳ－ＦＥＴとの間の電位が、前記ＮＭＯＳ－ＦＥＴのゲート端子に供給される、請求項１又は２に記載の半導体発光装置。
5. 前記共通の電流源回路にて生成する電流の値は、可変である、請求項１又は２に記載の半導体発光装置。
6. 前記共通の電流源回路は、
   一対の入力端子のうち一方の入力端子に入力電圧が供給されるオペアンプと、
   前記オペアンプの出力端子に接続された制御端子を有するトランジスタと、
   前記トランジスタの電流端子、及び前記オペアンプの他方の入力端子に一端が接続され、第４定電位線に他端が接続された抵抗部と、を更に有し、
   前記抵抗部の抵抗値は可変であり、
   前記複数のスイッチ部の切替え動作と前記抵抗部の抵抗値を変更する動作とが同期している、請求項５に記載の半導体発光装置。
7. 前記抵抗部は、前記抵抗部の前記一端と前記他端との間において互いに並列に接続された複数の部分回路を含み、
   前記複数の部分回路のそれぞれは、前記抵抗部の前記一端と前記他端との間において互いに直列に接続された抵抗及び第３スイッチを含み、
   前記複数のスイッチ部の切替え動作と前記第３スイッチの切替え動作とが同期している、請求項６に記載の半導体発光装置。
8. 前記共通の電流源回路は、
   一対の入力端子のうち一方の入力端子に入力電圧が供給されるオペアンプと、
   前記オペアンプの出力端子に接続された制御端子を有するトランジスタと、
   前記トランジスタの電流端子、及び前記オペアンプの他方の入力端子に一端が接続され、第４定電位線に他端が接続された抵抗と、を更に有し、
   前記複数のスイッチ部の切替え動作と前記入力電圧の値を切替える動作とが同期している、請求項５に記載の半導体発光装置。
9. 前記駆動回路は、
   前記共通の電流源回路に対する電流の指示値を表すデジタルデータを含んだシリアル信号をパラレル信号に変換するためのシリアルパラレル変換器と、
   前記パラレル信号に変換された前記デジタルデータをアナログ信号に変換するためのデジタルアナログ変換器と、を更に有し、
   前記共通の電流源回路は、前記アナログ信号に基づいて前記指示値に応じた大きさを有する電流を生成する、請求項５に記載の半導体発光装置。
10. 前記複数のｉＰＭレーザのそれぞれは、
    発光部である活性層と、
    前記活性層と光学的に結合される位相変調層と、
    前記活性層と前記位相変調層の前記第１面側に位置する第１クラッド層と、
    前記活性層と前記位相変調層の前記第２面側に位置する第２クラッド層と、
    前記第２クラッド層の前記第２面側に位置する、第２電極と、
    前記第１クラッド層の前記第１面側に位置する、第１電極と、を有し、
    前記位相変調層は、
    基本層と、
    前記第１面の法線方向に垂直な面上において二次元状に分布するよう前記基本層内に設けられ、前記基本層の屈折率とは異なる屈折率を有する複数の異屈折率領域と、を含み、
    前記面上に仮想的な正方格子が設定された状態において、前記複数の異屈折率領域は、前記複数の異屈折率領域それぞれの重心が対応する格子点から所定距離だけ離れた状態で配置され、かつ、前記仮想的な正方格子における各格子点周りの角度であって前記複数の異屈折率領域それぞれの前記重心と前記対応する格子点とを結ぶ線分の、前記仮想的な正方格子に対する角度は、光像を形成するための位相分布に従って設定され、
    前記複数の異屈折率領域における前記角度のうち、少なくとも二つの前記角度が互いに異なっている、請求項１又は２に記載の半導体発光装置。
11. 前記複数のｉＰＭレーザのそれぞれは、
    発光部である活性層と、
    前記活性層と光学的に結合される位相変調層と、
    前記活性層と前記位相変調層の前記第１面側に位置する第１クラッド層と、
    前記活性層と前記位相変調層の前記第２面側に位置する第２クラッド層と、
    前記第２クラッド層の前記第２面側に位置する、第２電極と、
    前記第１クラッド層の前記第１面側に位置する、第１電極と、を有し、
    前記位相変調層は、
    基本層と、
    前記第１面の法線方向に垂直な面上において二次元状に分布するよう前記基本層内に設けられ、前記基本層の屈折率とは異なる屈折率を有する複数の異屈折率領域と、を含み、
    前記面上に仮想的な正方格子が設定された状態において、前記複数の異屈折率領域は、前記複数の異屈折率領域それぞれの重心が対応する格子点を通るとともに前記仮想的な正方格子に傾斜した直線上に位置するように配置され、かつ、前記複数の異屈折率領域それぞれの前記重心と前記対応する格子点との前記直線に沿った距離は、光像を形成するための位相分布に従って設定され、
    前記直線の傾きは、前記複数の異屈折率領域において均一である、請求項１又は２に記載の半導体発光装置。
12. 前記複数のｉＰＭレーザのそれぞれは、モノリシックに形成されている、請求項１又は２に記載の半導体発光装置。
13. 前記複数のｉＰＭレーザ及び前記駆動回路は互いに共通の基板上に設置されている、請求項１２に記載の半導体発光装置。
14. 第３面と、前記第３面に対向する第４面と、を含む支持基板を更に有し、
    前記複数のｉＰＭレーザが、前記第３面上に、前記第２面が前記第３面と対向するように個別に実装されている、請求項１又は２に記載の半導体発光装置。
15. 前記駆動回路は、前記支持基板の前記第３面上又は前記第４面上に設置されている、請求項１４に記載の半導体発光装置。
16. 前記駆動回路は、前記複数のｉＰＭレーザとバンプボンディングによって接続されている、請求項１又は２に記載の半導体発光装置。
    
    

Images