JP2024031399A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024031399A
JP2024031399A JP2022134927A JP2022134927A JP2024031399A JP 2024031399 A JP2024031399 A JP 2024031399A JP 2022134927 A JP2022134927 A JP 2022134927A JP 2022134927 A JP2022134927 A JP 2022134927A JP 2024031399 A JP2024031399 A JP 2024031399A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor device
region
recess
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022134927A
Other languages
English (en)
Inventor
一哉 増山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022134927A priority Critical patent/JP2024031399A/ja
Priority to US18/358,815 priority patent/US20240072227A1/en
Publication of JP2024031399A publication Critical patent/JP2024031399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Figure 2024031399000001
【課題】ボンディングワイヤと基板との間の接続不良を抑制可能な半導体装置を提供するものである。
【解決手段】半導体装置は、主面を有する基板と、半導体素子と、接続材と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。基板は、主面側に導体層を有する。主面は、平面視において、第１方向において互いに離れている第１領域及び第２領域を有する。導体層は、第１領域にある第１パターンと、第２領域にある第２パターンとを有する。半導体素子は、接続材を介在させて第１領域上に配置されている。第１ボンディングワイヤの一方端及び他方端は、それぞれ、半導体素子及び第１パターンに接続されている。第２ボンディングワイヤの一方端及び他方端は、それぞれ、半導体素子及び第２パターンに接続されている。第１領域には、凹部が形成されている。
【選択図】図２

Description

本開示は、半導体装置に関する。
例えば特開２０２０－１６７３６６号公報（特許文献１）には、半導体発光装置が記載されている。特許文献１に記載の半導体発光装置は、基板と、半導体発光素子と、ボンディングワイヤとを有している。基板は、基材と、導電部とを有している。導電部は、基材の主面上に配置されている。半導体発光素子は、導電部上に配置されている。ボンディングワイヤは、一方端において半導体発光素子に接続されているとともに他方端において導電部に接続されている。
特開２０２０－１６７３６６号公報
半導体発光素子は、例えば、導電部との間に介在されているダイボンディングペーストにより導電部に接続されている。半導体発光素子と導電部とを接続する際、ダイボンディングペーストが滲んでしまうことがある。ダイボンディングペーストの滲みがボンディングワイヤの他方端と導電部との接続箇所にまで及ぶと、ボンディングワイヤの他方端と導電部との間で接続不良が生じることがある。
本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、ボンディングワイヤと基板との間の接続不良を抑制可能な半導体装置を提供するものである。
本開示の半導体装置は、主面を有する基板と、半導体素子と、接続材と、第１ボンディングワイヤと、第２ボンディングワイヤとを備えている。基板は、主面側に導体層を有する。主面は、平面視において、第１方向において互いに離れている第１領域及び第２領域を有する。導体層は、第１領域にある第１パターンと、第２領域にある第２パターンとを有する。半導体素子は、接続材を介在させて第１領域上に配置されている。第１ボンディングワイヤの一方端及び他方端は、それぞれ、半導体素子及び第１パターンに接続されている。第２ボンディングワイヤの一方端及び他方端は、それぞれ、半導体素子及び第２パターンに接続されている。第１領域には、凹部が形成されている。凹部は、第１方向において、第１端と、第１端の反対側の端であり、かつ第１端よりも第２領域の近くにある第２端とを有する。第１端は、第１方向において、半導体素子と第１ボンディングワイヤの他方端との間にある。
本開示の半導体装置によると、ボンディングワイヤと基板との間の接続不良を抑制可能である。
半導体装置１００の平面図である。 図１中のＩＩ－ＩＩにおける断面図である。 半導体装置１００の正面図である。 変形例に係る半導体装置１００の断面図である。 半導体装置１００の製造工程図である。 第１エッチング工程Ｓ２を説明する断面図である。 第２エッチング工程Ｓ３を説明する断面図である。 周壁形成工程Ｓ４を説明する断面図である。 ダイボンディング工程Ｓ５を説明する断面図である。 ワイヤボンディング工程Ｓ６を説明する断面図である。 樹脂封止工程Ｓ７を説明する断面図である。 半導体装置２００の断面図である。 半導体装置１００Ａの平面図である。 図１３中のＸＩＶ－ＸＩＶ中における断面図である。 変形例に係る半導体装置１００Ａの断面図である。
本開示の実施形態を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
（第１実施形態）
実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置１００とする。
＜半導体装置１００の構成＞
以下に、半導体装置１００の構成を説明する。
図１は、半導体装置１００の平面図である。なお、図１中では、封止材６０の図示が省略されている。図２は、図１中のＩＩ－ＩＩにおける断面図である。図３は、半導体装置１００の正面図である。図１から図３に示されるように、半導体装置１００は、基板１０と、半導体素子２０と、接続材３０と、ボンディングワイヤ４１及びボンディングワイヤ４２と、周壁５０と、封止材６０とを有している。
基板１０は、主面１０ａと主面１０ｂとを有している。主面１０ａ及び主面１０ｂは、基板１０の厚さ方向における端面である。主面１０ｂは、主面１０ａの反対面である。基板１０は、平面視において、矩形状である。平面視とは、半導体装置１００を主面１０ａの法線方向に沿って主面１０ａ側から見た場合である。基板１０の平面視における長手方向を、例えば第１方向ＤＲ１とする。第２方向ＤＲ２は、平面視において第１方向ＤＲ１に直交する方向である。
主面１０ａは、平面視において、第１領域１０ａａと、第２領域１０ａｂと、第３領域１０ａｃとに区分されている。第３領域１０ａｃは、第１方向ＤＲ１において、第１領域１０ａａと第２領域１０ａｂとの間にある。すなわち、第１領域１０ａａ及び第２領域１０ａｂは、第１方向ＤＲ１において、互いに離れている。平面視において、第１領域１０ａａ、第２領域１０ａｂ及び第３領域１０ａｃは、矩形状である。このことを別の観点から言えば、第１領域１０ａａと第３領域１０ａｃとの境界及び第２領域１０ａｂと第３領域１０ａｃとの境界は、第２方向ＤＲ２に沿っている。
基板１０は、基材１１と、導体層１２と、導体層１３とを有している。導体層１２は、基材１１の一方の主面上に配置されている。導体層１３は、基材１１の他方の主面上に配置されている。すなわち、基板１０は、主面１０ａに導体層１２を有しており、主面１０ｂに導体層１３を有している。基材１１は、電気絶縁性の材料で形成されている。基材１１は、例えばガラスエポキシで形成されている。導体層１２及び導体層１３は、電気伝導性の材料、より具体的には金属材料で形成されている。導体層１２及び導体層１３は、例えば銅（Ｃｕ）で形成されている。
導体層１２は、第１パターン１２ａと、第２パターン１２ｂとを有している。第１パターン１２ａは、第１領域１０ａａにある。図１から図３に示される例では、凹部１０ａｄが形成されている部分を除いて、第１領域１０ａａの全面に第１パターン１２ａがある。
第２パターン１２ｂは、第２領域１０ａｂにある。図１から図３に示される例では、第２領域１０ａｂの全面に第２パターン１２ｂがある。なお、第３領域１２ｃでは、導体層１２が除去されている。すなわち、第１パターン１２ａ及び第２パターン１２ｂは、互いに電気的に分離されている。第１パターン１２ａ及び第２パターン１２ｂの表面には、めっき処理が行われていてもよい。すなわち、第１パターン１２ａ及び第２パターン１２ｂは、その表面にめっき膜を有していてもよい。めっき膜は、例えば銀（Ａｇ）めっき膜である。
導体層１３は、第１パターン１３ａと、第２パターン１３ｂとを有している。第１パターン１３ａ及び第２パターン１３ｂは、それぞれ、第１領域１０ａａの反対側にある主面１０ｂの部分及び第２領域１０ａｂの反対側にある主面１０ｂの部分にある。図示されていないが、基材１１には、基材１１を厚さ方向に沿って貫通している第１貫通穴及び第２貫通穴が形成されている。第１パターン１２ａ及び第１パターン１３ａは第１貫通穴に埋め込まれている導体により互いに電気的に接続されており、第２パターン１２ｂ及び第２パターン１３ｂは第２貫通穴に埋め込まれている導体により互いに電気的に接続されている。
第１領域１０ａａには、凹部１０ａｄが形成されている。凹部１０ａｄは、平面視において、第２方向ＤＲ２に沿って延在している。第２方向ＤＲ２における凹部１０ａｄの両端は、好ましくは、主面１０ａの外周縁部に達している。凹部１０ａｄは、第１方向ＤＲ１において、第１端１０ａｅと、第２端１０ａｆとを有している。第２端１０ａｆは、第１端１０ａｅの反対側の端であり、かつ第１端１０ａｅよりも第２領域１０ａｂ（第３領域１０ａｃ）の近くにある。
凹部１０ａｄには、樹脂材料１４が埋め込まれている。凹部１０ａｄに埋め込まれている樹脂材料１４の表面は、好ましくは、その周囲にある主面１０ａと面一になっている。第１パターン１２ａと第２パターン１２ｂとの間にも樹脂材料１４が埋め込まれている。第１パターン１２ａと第２パターン１２ｂとの間に埋め込まれている樹脂材料の表面は、好ましくは、その周囲にある主面１０ａと面一になっている。
半導体素子２０は、例えば発光素子である。発光素子は、例えばＬＥＤ（Light Emitting Diode）である。但し、半導体素子２０は、これに限られない。接続材３０は、例えばダイボンドペーストである。ダイボンドペーストは、樹脂材料を含んでおり、例えば電気絶縁性である。半導体素子２０は、接続材３０を介在させて第１領域１０ａａ上に配置されている。より具体的には、半導体素子２０は、接続材３０を介在させて第１パターン１２ａ上に配置されている。半導体素子２０は、接続材３０により基板１０に固定されている。半導体素子２０は、その上面にボンディングパッド２１及びボンディングパッド２２を有している。
ボンディングワイヤ４１の一方端及び他方端は、それぞれボンディングパッド２１及び第１パターン１２ａに接続されている。凹部１０ａｄは、第１方向ＤＲ１において、ボンディングワイヤ４１の他方端と半導体素子２０との間にある。より具体的には、凹部１０ａｄは、第１端１０ａｅがボンディングワイヤ４１の他方端と半導体素子２０との間にあるように配置されている。ボンディングワイヤ４２の一方端及び他方端は、それぞれボンディングパッド２２及び第２パターン１２ｂに接続されている。ボンディングワイヤ４１及びボンディングワイヤ４２は、例えば金（Ａｕ）、銅等で形成されている。
周壁５０は、主面１０ａの外周縁部上に配置されている。周壁５０は、平面視において半導体素子２０を取り囲んでいる。周壁５０は、第３方向ＤＲ３に沿って、主面１０ａから立ち上がっている。第３方向ＤＲ３は、第１方向ＤＲ１及び第２方向ＤＲ２に直交する方向である。周壁５０は、半導体素子２０が発光素子である場合、リフレクタとして機能することが好ましい。すなわち、周壁５０は、半導体素子２０からの光を反射する材料で形成されていることが好ましい。半導体素子２０からの光を反射する材料の具体例としては、酸化チタン（ＴｉＯ２）粒子の混ぜられた樹脂材料である。周壁５０の構成材料は、樹脂材料１４と同一であることが好ましい。
周壁５０の内壁面は、周壁５０の下端に近づくにつれて周壁５０の外壁面との距離が大きくなるように傾斜していてもよい。半導体素子２０からの光は、周壁５０の内壁面で反射された上で、半導体装置１００の上方から出射される。
封止材６０は、基板１０（主面１０ａ）及び周壁５０により画されている空間に充填されている。これにより、第１パターン１２ａ、第２パターン１２ｂ、半導体素子２０、接続材３０、ボンディングワイヤ４１及びボンディングワイヤ４２が封止される。封止材６０は、電気絶縁性の材料で形成されている。封止材６０は、半導体素子２０が発光素子である場合、透明樹脂で形成されていることが好ましい。
＜変形例＞
図４は、変形例に係る半導体装置１００の断面図である。図４に示されるように、凹部１０ａｄは、第１パターン１２ａを貫通していてもよい。すなわち、凹部１０ａｄから基材１１が露出していてもよい。この場合、第１パターン１２ａは、凹部１０ａｄにより、第１部分１２ａａと第２部分１２ａｂとに分離されていてもよい。半導体素子２０は接続材３０を介在させて第２部分１２ａｂ上に配置され、ボンディングワイヤ４１の他方端は第１部分１２ａａに接続される。
＜半導体装置１００の製造方法＞
以下に、半導体装置１００の製造方法を説明する。
図５は、半導体装置１００の製造工程図である。図５に示されるように、半導体装置１００の製造方法は、準備工程Ｓ１と、第１エッチング工程Ｓ２と、第２エッチング工程Ｓ３と、周壁形成工程Ｓ４と、ダイボンディング工程Ｓ５と、ワイヤボンディング工程Ｓ６と、樹脂封止工程Ｓ７と、個片化工程Ｓ８とを有している。
準備工程Ｓ１では、基板１０が準備される。準備工程Ｓ１において準備される基板１０では、導体層１２及び導体層１３がパターンニングされていない。第１エッチング工程Ｓ２は、準備工程Ｓ１の後に行われる。図６は、第１エッチング工程Ｓ２を説明する断面図である。図６に示されるように、第１エッチング工程Ｓ２では、導体層１２及び導体層１３に対するエッチングが行われる。これにより、導体層１２がパターンニングされて第１パターン１２ａ及び第２パターン１２ｂが形成されるとともに、導体層１３がパターンニングされて第１パターン１３ａ及び第２パターン１３ｂが形成される。
第２エッチング工程Ｓ３は、第１エッチング工程Ｓ２の後に行われる。図７は、第２エッチング工程Ｓ３を説明する断面図である。図７に示されるように、第２エッチング工程Ｓ３では、第１パターン１２ａに対するエッチングが行われることにより、凹部１０ａｄが形成される。なお、凹部１０ａｄが第１パターン１２ａを貫通している場合、凹部１０ａｄは第１エッチング工程Ｓ２において形成することが可能であり、第２エッチング工程Ｓ３の省略が可能である。
周壁形成工程Ｓ４は、第２エッチング工程Ｓ３の後に行われる。図８は、周壁形成工程Ｓ４を説明する断面図である。図８に示されるように、周壁形成工程Ｓ４では、周壁５０が形成される。周壁５０は、金型７０を用いたトランスファーモールドにより行われる。金型７０は、主面１０ａに接触するように配置される。金型７０には、流路７１が形成されている。流路７１に周壁５０の構成材料が注入されることにより、周壁５０が形成される。また、周壁５０の構成材料は、金型７０と主面１０ａとの間、より具体的には凹部１０ａｄの内部及び第１パターン１２ａと第２パターン１２ｂとの間にも注入される。そのため、周壁５０が形成される際に、凹部１０ａｄ内及び第１パターン１２ａと第２パターン１２ｂとの間にも、周壁５０の構成材料と同一材料で樹脂材料１４が埋め込まれる。
ダイボンディング工程Ｓ５は、周壁形成工程Ｓ４の後に行われる。図９は、ダイボンディング工程Ｓ５を説明する断面図である。図９に示されるように、ダイボンディング工程Ｓ５は、半導体素子２０が、接続材３０を用いて、第１パターン１２ａに接続される。ダイボンディング工程Ｓ５では、第１に、未硬化の接続材３０が、第１パターン１２ａ上に塗布される。第２に、半導体素子２０が、未硬化の接続材３０上にマウントされる。第３に、接続材３０を加熱硬化させることにより、半導体素子２０が接続材３０により第１パターン１２ａに接続される。
ワイヤボンディング工程Ｓ６はダイボンディング工程Ｓ５の後に行われる。図１０は、ワイヤボンディング工程Ｓ６を説明する断面図である。図１０に示されるように、ワイヤボンディング工程Ｓ６では、ワイヤボンディングが行われることにより、ボンディングパッド２１と第１パターン１２ａとがボンディングワイヤ４１で接続されるとともに、ボンディングパッド２２と第２パターン１２ｂとがボンディングワイヤ４２で接続される。
樹脂封止工程Ｓ７は、ワイヤボンディング工程Ｓ６の後に行われる。図１１は、樹脂封止工程Ｓ７を説明する断面図である。図１１に示されるように、樹脂封止工程Ｓ７では、未硬化の封止材６０が、基板１０及び周壁５０により画された空間内にディスペンサを用いてポッティングされるとともに加熱硬化される。個片化工程Ｓ８は、樹脂封止工程Ｓ７の後に行われる。個片化工程Ｓ８では、基板１０及び周壁５０を切断することにより、複数の半導体装置１００への個片化が行われる。以上により、図１から図３に示される構造の半導体装置１００が形成される。
＜半導体装置１００の効果＞
以下に、半導体装置１００の効果を比較例に係る半導体装置と対比しながら説明する。比較例に係る半導体装置を、半導体装置２００とする。
図１２は、半導体装置２００の断面図である。図１２に示されるように、半導体装置２００の構成は、第１領域１０ａａ（第１パターン１２ａ）に凹部１０ａｄが形成されていない点を除いて、半導体装置１００の構成と共通している。半導体装置２００では、ダイボンディング工程Ｓ５において接続材３０がボンディングワイヤ４１の他方端が接続される箇所まで第１パターン１２ａ上で滲み（濡れ広がり）、ボンディングワイヤ４１と第１パターン１２ａとの間の接続不良が生じるおそれがある。
他方で、半導体装置１００では、第１方向ＤＲ１において、ボンディングワイヤ４１の他方端と半導体素子２０との間に、第１端１０ａｅがある。凹部１０ａｄに埋め込まれている樹脂材料１４上における接続材３０の濡れ性は、金属材料で形成されている第１パターン１２ａ上における接続材３０の濡れ性よりも低い。そのため、接続材３０は、凹部１０ａｄに埋め込まれている樹脂材料１４を超えてボンディングワイヤ４１の他方端が接続される箇所まで滲みにくく、ボンディングワイヤ４１と第１パターン１２ａとの間の接続不良が抑制されることになる。
周壁５０の構成材料が樹脂材料１４と同一である場合、周壁形成工程Ｓ４において周壁５０の形成と同時に凹部１０ａｄに樹脂材料１４を埋め込むことができるため、半導体装置１００の製造工程の簡略化が可能である。また、半導体装置１００では、半導体装置２００を製造する際と金型７０を変更することなく周壁５０の形成と同時に凹部１０ａｄに樹脂材料１４を埋め込むことができる。凹部１０ａｄが第１パターン１２ａを貫通している場合、凹部１０ａｄを第１エッチング工程Ｓ２において形成することができ、第２エッチング工程Ｓ３を省略することが可能である。
凹部１０ａｄの第２方向ＤＲ２における両端が主面１０ａの外周縁部まで達している場合、周壁５０と主面１０ａ（第１パターン１２ａ）との間の接触面積が増加することになる。そのため、この場合には、周壁５０と主面１０ａとの間の接着性を改善することが可能となる。
（第２実施形態）
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置１００Ａとする。ここで、半導体装置１００Ａと異なる点を主に説明し、重複する説明は繰り返さないものとする。
＜半導体装置１００Ａの構成＞
以下に、半導体装置１００Ａの構成を説明する。
図１３は、半導体装置１００Ａの平面図である。図１３中では、封止材６０の図示が省略されている。図１４は、図１３中のＸＩＶ－ＸＩＶ中における断面図である。図１３及び図１４に示されるように、半導体装置１００Ａは、基板１０と、半導体素子２０と、接続材３０と、ボンディングワイヤ４１及びボンディングワイヤ４２と、周壁５０と、封止材６０とを有している。半導体装置１００Ａでは、第１領域１０ａａに凹部１０ａｄが形成されている。半導体装置１００Ａでは、第１端１０ａｅが、第１方向ＤＲ１においてボンディングワイヤ４１の他方端と半導体素子２０との間にある。これらの点に関して、半導体装置１００Ａの構成は、半導体装置１００の構成と共通している。
第１パターン１２ａの第１方向ＤＲ１における両端を、それぞれ第３端１２ａｃ及び第４端１２ａｄとする。第４端１２ａｄは、第１方向ＤＲ１において、半導体素子２０よりも第２パターン１２ｂ（第３領域１０ａｃ）の近くにある。半導体装置１００Ａでは、第２端１０ａｆが、第４端１２ａｄまで達している。すなわち、半導体装置１００Ａでは、半導体素子２０は、接続材３０を介在させて凹部１０ａｄに埋め込まれている樹脂材料１４上に配置されている。これらの点に関して、半導体装置１００Ａの構成は、半導体装置１００の構成と異なっている。
＜半導体装置１００Ａの効果＞
以下に、半導体装置１００Ａの効果を説明する。
第１パターン１２ａと封止材６０との界面では、剥離が生じることがある。半導体装置１００Ａでは、第２端１０ａｆが第４端１２ａｄまで達しているため、封止材６０と第１パターン１２ａとの界面が少なくなる。そのため、半導体装置１００Ａによると、第１パターン１２ａと封止材６０との界面における剥離の発生を抑制可能である。
第１パターン１２ａが表面に銀めっき膜を有している場合、当該銀めっき膜は硫化やイオン化に起因して変色する（金属光沢を失う）ことがあり、当該銀めっき膜が変色すると反射率が低下する。半導体装置１００Ａでは、第２端１０ａｆが第４端１２ａｄまで達しているため、銀めっき膜の変色に伴って反射率が低下する主面１０ａの面積が減少するため、半導体素子２０からの光の利用効率を高めることが可能である。
なお、後述するように第１パターン１２ａを貫通するように凹部１０ａｄを形成する場合と比較して、凹部１０ａｄが第１パターン１２ａを貫通しない場合には、凹部１０ａｄの下にある第１パターン１２ａにより基板１０の剛性を確保しやすいため、金型７０が押し当てられた際の基板１０の撓みが抑制される。
＜変形例＞
図１５は、変形例に係る半導体装置１００Ａの断面図である。図１５に示されているように、半導体装置１００Ａでは、凹部１０ａｄが第１パターン１２ａを貫通していてもよい。この場合、凹部１０ａｄを第１エッチング工程Ｓ２において形成することができ、第２エッチング工程Ｓ３を省略することが可能である。
（付記）
以下に、本開示に係る半導体装置の構成を付記する。
＜付記１＞
主面を有する基板と、
半導体素子と、
接続材と、
第１ボンディングワイヤと、
第２ボンディングワイヤとを備え、
前記基板は、前記主面側に導体層を有し、
前記主面は、平面視において、第１方向において互いに離れている第１領域及び第２領域を有し、
前記導体層は、前記第１領域にある第１パターンと、前記第２領域にある第２パターンとを有し、
前記半導体素子は、前記接続材を介在させて前記第１領域上に配置されており、
前記第１ボンディングワイヤの一方端及び他方端は、それぞれ前記半導体素子及び前記第１パターンに接続されており、
前記第２ボンディングワイヤの一方端及び他方端は、それぞれ前記半導体素子及び前記第２パターンに接続されており、
前記第１領域には、凹部が形成されており、
前記凹部は、前記第１方向において、第１端と、前記第１端の反対側の端であり、かつ前記第１端よりも前記第２領域の近くにある第２端とを有し、
前記第１端は、前記第１方向において、前記半導体素子と前記第１ボンディングワイヤの他方端との間にある、半導体装置。
＜付記２＞
前記凹部は、前記第１パターンに形成されており、
前記第２端は、前記第１方向において前記第１端と前記半導体素子との間にある、付記１に記載の半導体装置。
＜付記３＞
前記凹部は、前記第１パターンに形成されており、
前記第１パターンは、前記第１方向において、第３端と、前記第３端の反対側の端であり、かつ前記半導体素子よりも前記第２パターンの近くにある第４端とを有し、
前記第２端は、前記第４端まで達している、付記１に記載の半導体装置。
＜付記４＞
前記第１パターンは、表面にめっき膜を有する、付記１から付記３のいずれかに記載の半導体装置。
＜付記５＞
前記めっき膜は、銀めっき膜である、付記４に記載の半導体装置。
＜付記６＞
前記凹部には、樹脂材料が埋め込まれている、付記１から付記５のいずれかに記載の半導体装置。
＜付記７＞
平面視において前記半導体素子を取り囲むように前記主面の外周縁部上に配置されている周壁をさらに備え、
前記周壁の構成材料は、前記樹脂材料と同一である、付記１から付記６のいずれかに記載の半導体装置。
＜付記８＞
前記凹部は、平面視において前記第１方向に直交する第２方向に沿って延在しており、
前記凹部の前記第２方向における両端は、前記主面の外周縁部に達している、付記７に記載の半導体装置。
＜付記９＞
前記基板及び前記周壁により画されている空間内に充填されている封止材をさらに備える、付記７又は付記８に記載の半導体装置。
＜付記１０＞
前記半導体素子は、発光素子であり、
前記封止材の構成材料は、透明樹脂であり、
前記周壁の構成材料は、前記発光素子からの光を反射する材料である、付記９に記載の半導体装置。
以上のように本開示の実施形態について説明を行ったが、上述の実施形態を様々に変形することも可能である。また、本発明の範囲は、上述の実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更を含むことが意図される。
１００ 半導体装置、１０ 基板、１０ａ 主面、１０ａａ 第１領域、１０ａｂ 第２領域、１０ａｄ 凹部、１０ａｅ 第１端、１０ａｆ 第２端、１０ｂ 主面、１１ 基材、１２ 導体層、１２ａ 第１パターン、１２ａａ 第３端、１２ａｂ 第４端、１２ａｄ 第２部分、１２ｂ 第２パターン、１２ｃ 第３領域、１３ 導体層、１３ａ 第１パターン、１３ｂ 第２パターン、１４ 樹脂材料、２０ 半導体素子、２１，２２ ボンディングパッド、３０ 接続材、４１，４２ ボンディングワイヤ、５０ 周壁、６０ 封止材、７０ 金型、７１ 流路、１００Ａ，２００ 半導体装置、ＤＲ１ 第１方向、ＤＲ２ 第２方向、ＤＲ３ 第３方向、Ｓ１ 準備工程、Ｓ２ 第１エッチング工程、Ｓ３ 第２エッチング工程、Ｓ４ 周壁形成工程、Ｓ５ ダイボンディング工程、Ｓ６ ワイヤボンディング工程、Ｓ７ 樹脂封止工程、Ｓ８ 個片化工程。

Claims (10)

  1. 主面を有する基板と、
    半導体素子と、
    接続材と、
    第１ボンディングワイヤと、
    第２ボンディングワイヤとを備え、
    前記基板は、前記主面側に導体層を有し、
    前記主面は、平面視において、第１方向において互いに離れている第１領域及び第２領域を有し、
    前記導体層は、前記第１領域にある第１パターンと、前記第２領域にある第２パターンとを有し、
    前記半導体素子は、前記接続材を介在させて前記第１領域上に配置されており、
    前記第１ボンディングワイヤの一方端及び他方端は、それぞれ前記半導体素子及び前記第１パターンに接続されており、
    前記第２ボンディングワイヤの一方端及び他方端は、それぞれ前記半導体素子及び前記第２パターンに接続されており、
    前記第１領域には、凹部が形成されており、
    前記凹部は、前記第１方向において、第１端と、前記第１端の反対側の端であり、かつ前記第１端よりも前記第２領域の近くにある第２端とを有し、
    前記第１端は、前記第１方向において、前記半導体素子と前記第１ボンディングワイヤの他方端との間にある、半導体装置。
  2. 前記凹部は、前記第１パターンに形成されており、
    前記第２端は、前記第１方向において前記第１端と前記半導体素子との間にある、請求項１に記載の半導体装置。
  3. 前記凹部は、前記第１パターンに形成されており、
    前記第１パターンは、前記第１方向において、第３端と、前記第３端の反対側の端であり、かつ前記半導体素子よりも前記第２パターンの近くにある第４端とを有し、
    前記第２端は、前記第４端まで達している、請求項１に記載の半導体装置。
  4. 前記第１パターンは、表面にめっき膜を有する、請求項３に記載の半導体装置。
  5. 前記めっき膜は、銀めっき膜である、請求項４に記載の半導体装置。
  6. 前記凹部には、樹脂材料が埋め込まれている、請求項１～請求項５のいずれか１項に記載の半導体装置。
  7. 平面視において前記半導体素子を取り囲むように前記主面の外周縁部上に配置されている周壁をさらに備え、
    前記周壁の構成材料は、前記樹脂材料と同一である、請求項６に記載の半導体装置。
  8. 前記凹部は、平面視において前記第１方向に直交する第２方向に沿って延在しており、
    前記凹部の前記第２方向における両端は、前記主面の外周縁部に達している、請求項７に記載の半導体装置。
  9. 前記基板及び前記周壁により画されている空間内に充填されている封止材をさらに備える、請求項８に記載の半導体装置。
  10. 前記半導体素子は、発光素子であり、
    前記封止材の構成材料は、透明樹脂であり、
    前記周壁の構成材料は、前記発光素子からの光を反射する材料である、請求項９に記載の半導体装置。
JP2022134927A 2022-08-26 2022-08-26 半導体装置 Pending JP2024031399A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022134927A JP2024031399A (ja) 2022-08-26 2022-08-26 半導体装置
US18/358,815 US20240072227A1 (en) 2022-08-26 2023-07-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022134927A JP2024031399A (ja) 2022-08-26 2022-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2024031399A true JP2024031399A (ja) 2024-03-07

Family

ID=89998024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022134927A Pending JP2024031399A (ja) 2022-08-26 2022-08-26 半導体装置

Country Status (2)

Country Link
US (1) US20240072227A1 (ja)
JP (1) JP2024031399A (ja)

Also Published As

Publication number Publication date
US20240072227A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
CN102064246B (zh) 发光装置的制造方法
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
TWI476962B (zh) 發光裝置
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US10790258B2 (en) Electronic device and mounting structure of the same
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
CN108109927B (zh) 半导体器件及其制造方法
JP4904604B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP7029223B2 (ja) 半導体発光装置
JP2008053290A (ja) 光半導体装置およびその製造方法
JP2019040994A (ja) 半導体装置およびその製造方法
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
CN110137165B (zh) 显示器件及其制作方法
TWM558999U (zh) 發光封裝元件
JP2024031399A (ja) 半導体装置
JP5912471B2 (ja) 半導体デバイス
TWI513054B (zh) 發光二極體封裝元件及其製造方法
TWI513055B (zh) 發光二極體封裝元件及其製造方法
KR101319441B1 (ko) 리드프레임
JP7022510B2 (ja) 半導体発光装置および半導体発光装置の製造方法
CN110718622B (zh) 一种发光二极管器件及其制造方法
WO2021153121A1 (ja) 半導体発光装置及び半導体発光装置の製造方法
WO2021261061A1 (ja) 電子部品及び電子部品の製造方法
JP2013084858A (ja) リードフレームおよびその製造方法
CN103137498B (zh) 半导体封装结构及其制作方法