JP2024031338A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024031338A
JP2024031338A JP2022134837A JP2022134837A JP2024031338A JP 2024031338 A JP2024031338 A JP 2024031338A JP 2022134837 A JP2022134837 A JP 2022134837A JP 2022134837 A JP2022134837 A JP 2022134837A JP 2024031338 A JP2024031338 A JP 2024031338A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022134837A
Other languages
English (en)
Inventor
哲也 生田
Tetsuya Ikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Group Corp filed Critical Sony Group Corp
Priority to JP2022134837A priority Critical patent/JP2024031338A/ja
Priority to PCT/JP2023/027766 priority patent/WO2024043001A1/en
Publication of JP2024031338A publication Critical patent/JP2024031338A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高電界に対する信頼性をより高める。【解決手段】第１主面に第１電極が設けられた半導体基板と、前記半導体基板の第２主面に設けられた第１導電型の第１半導体領域と、前記第１半導体領域に、互いに平行に第１方向に延在して設けられた複数の第２導電型の第２半導体領域と、前記第１半導体領域の上に設けられた前記第２導電型の第３半導体領域と、前記第３半導体領域に設けられ、前記第１方向と直交する第２方向に延在するトレンチと、前記トレンチの内部に設けられた第２電極と、前記トレンチの側壁と前記第２電極との間に設けられた第１絶縁膜と、前記第３半導体領域に設けられた前記第１導電型の第４半導体領域と、を備え、前記第２半導体領域の近傍領域以外の非近傍領域の前記第２電極は、前記近傍領域の前記第２電極よりも埋め込み深さが浅くなるように設けられる、半導体装置。【選択図】図１

Description

本開示は、半導体装置に関する。
近年、より多様なアプリケーションに対応するために、大電流を扱うことが可能な高耐圧トランジスタの需要が高まっている。
例えば、下記の特許文献１には、表面側から縦方向に埋め込まれたゲート電極の側面に形成されたチャネルと、裏面側に設けられたドレインとの間にドリフト層を形成したトレンチ型トランジスタが開示されている。特許文献１に開示されたトレンチ型トランジスタは、半導体基板の厚み方向に空乏層を形成することができるため、高い耐圧性能を実現することができる。
特開２０１０－２５８３２８号公報
しかし、上記の特許文献１に開示されたトレンチ型トランジスタでは、縦方向に埋め込まれたゲート電極の底面に設けられたゲート絶縁膜に高電界が印加されることで、ゲート絶縁膜が破壊される可能性があった。
そこで、トレンチ型トランジスタでは、高電界に対する信頼性をより高めることが求められていた。
本開示によれば、第１主面に第１電極が設けられた半導体基板と、前記半導体基板の第２主面に設けられた第１導電型の第１半導体領域と、前記第１半導体領域に、互いに平行に第１方向に延在して設けられた複数の第２導電型の第２半導体領域と、前記第１半導体領域の上に設けられた前記第２導電型の第３半導体領域と、前記第３半導体領域に設けられ、前記第１方向と直交する第２方向に延在するトレンチと、前記トレンチの内部に設けられた第２電極と、前記トレンチの側壁と前記第２電極との間に設けられた第１絶縁膜と、前記第３半導体領域に設けられた前記第１導電型の第４半導体領域と、を備え、前記第２半導体領域の近傍領域以外の非近傍領域の前記第２電極は、前記近傍領域の前記第２電極よりも埋め込み深さが浅くなるように設けられる、半導体装置が提供される。
第１の構成例に係る半導体装置の平面構成及び断面構成を示す説明図である。 第２の構成例に係る半導体装置の平面構成及び断面構成を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第２の構成例に係る半導体装置の製造方法の一工程を示す説明図である。 第１の構成例に係る半導体装置の変形例の平面構成及び断面構成を示す説明図である。 第２の構成例に係る半導体装置の変形例の平面構成及び断面構成を示す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．実施形態
１．１．第１の構成例
１．２．第２の構成例
１．３．製造方法
１．４．変形例
２．適用例
＜１．実施形態＞
（１．１．第１の構成例）
まず、図１を参照して、本開示の一実施形態に係る半導体装置の第１の構成例について説明する。図１は、第１の構成例に係る半導体装置１の平面構成及び断面構成を示す説明図である。図１の左中、左下、及び右上の断面図は、左上の平面図に記載されたＡ－Ａ線、Ｂ－Ｂ線、又はＣ－Ｃ線の各々で切断した断面を示す。
図１に示すように、半導体装置１は、第１電極１１０と、半導体基板１２０と、第１半導体領域１３０と、第２半導体領域１３１と、第３半導体領域１４０と、第２電極１５１と、第１絶縁膜１５２と、第４半導体領域１６０と、第３電極１７０とを備える。半導体装置１は、いわゆるトレンチ構造の縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
なお、図１の左上の平面図では、第１電極１１０、半導体基板１２０、第１半導体領域１３０、第３半導体領域１４０、及び第３電極１７０は、他の構成の配置を明確にするために省略されている。
以下では、「第１導電型」は、「ｐ型」又は「ｎ型」の一方を表し、「第２導電型」は、「第１導電型」と異なる「ｐ型」又は「ｎ型」の他方を表すものとする。
第１電極１１０は、導電性材料で構成され、半導体基板１２０の第１主面に設けられる。第１電極１１０は、半導体基板１２０とオーミック接合などを介して電気的に接続されることで、縦型ＭＯＳＦＥＴのドレイン電極として機能する。第１電極１１０は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、又はこれらの金属の組み合わせで構成されてもよい。
半導体基板１２０は、第１導電型の半導体材料で構成された基板である。例えば、半導体基板１２０は、ｎ＋型のＳｉＣ基板であってもよい。なお、半導体基板１２０の厚みは１００μｍ～３５０μｍであってもよい。半導体基板１２０の第１導電型不純物（例えば、窒素（Ｎ）又はリン（Ｐ））の濃度は、１．０×１０１８ｃｍ－３～３．０×１０１９ｃｍ－３程度であってもよい。
第１半導体領域１３０は、第１導電型の半導体材料で構成され、半導体基板１２０の上面に設けられる。例えば、第１半導体領域１３０は、ｎ－型のＳｉＣで構成されてもよい。第１半導体領域１３０の第１導電型不純物（例えば、窒素（Ｎ）又はリン（Ｐ））の濃度は、５．０×１０１５ｃｍ－３～１．２×１０１６ｃｍ－３程度であってもよい。
第２半導体領域１３１は、第２導電型の半導体材料で構成され、第１半導体領域１３０の内部にて第１方向（例えば、図１に正対して左右方向）に延在して複数設けられる。具体的には、第２半導体領域１３１は、互いに平行に第１半導体領域１３０内に第１方向に延在してストライプ状に設けられる。これにより、第２半導体領域１３１が設けられた深さでは、第１方向と直交する第２方向（例えば、図１に正対して上下方向）に第２半導体領域１３１と第１半導体領域１３０とが交互に縞状に配置される。例えば、第２半導体領域１３１は、ｐ型のＳｉＣで構成されてもよい。また、第２半導体領域１３１は、図示しない配線によって第３半導体領域１４０と電気的に接続されることで、第３半導体領域１４０と等電位となっていてもよい。
第２半導体領域１３１は、第２導電型にて設けられることで、第１絶縁膜１５２の近傍領域に高電界が印加されることを防止することができる。また、第２半導体領域１３１同士の間に存在する第１半導体領域１３０には、第２半導体領域１３１から空乏層が広がって形成される。そのため、第２半導体領域１３１は、第１絶縁膜１５２の近傍領域以外の非近傍領域のついても空乏層によって高電界が印加されることを防止することができる。したがって、第２半導体領域１３１は、第１絶縁膜１５２が高電界によって破壊されることを抑制することができる。
なお、第２半導体領域１３１の第２導電型不純物（例えば、アルミニウム（Ａｌ））の濃度は、通常動作時に第１電極１１０に印加される電圧では第２半導体領域１３１同士の間に存在する第１半導体領域１３０が完全空乏化しないように設定される。例えば、第２半導体領域１３１の第２導電型不純物の濃度は、１．０×１０１８ｃｍ－３～３．０×１０１９ｃｍ－３程度に設定されてもよい。これによれば、第１半導体領域１３０は、第２半導体領域１３１から空乏層が広がった場合でも、第１半導体領域１３０に第２半導体領域１３１同士の間を通る電流経路を確保することができる。
第３半導体領域１４０は、第２導電型の半導体材料で構成され、第１半導体領域１３０の上に設けられる。例えば、第３半導体領域１４０は、ｐ型のＳｉＣで構成されてもよい。第３半導体領域１４０の第２導電型不純物（例えば、アルミニウム（Ａｌ））の濃度は、１．０×１０１６ｃｍ－３～５．０×１０１７ｃｍ－３程度であってもよい。
第２電極１５１は、導電性材料で構成され、第３半導体領域１４０から第３半導体領域１４０に埋め込まれたトレンチ型電極として設けられる。具体的には、第２電極１５１は、第３半導体領域１４０に第１方向と直交する第２方向（例えば、図１に正対して上下方向）に延在して設けられたトレンチの内部に埋め込まれるように設けられてもよい。第２電極１５１は、例えば、導電型不純物を導入したｐｏｌｙ－Ｓｉで構成されてもよい。第２電極１５１は、半導体装置１のゲート電極として機能することができる。
第２電極１５１は、第２半導体領域１３１の近傍領域では第１半導体領域１３０まで達するように埋め込まれる一方で、第２半導体領域１３１の非近傍領域ではより浅く第１半導体領域１３０に達しない深さで埋め込まれる。より詳細には、第２電極１５１は、第２半導体領域１３１の直上近傍の領域では第１半導体領域１３０まで達するように埋め込まれてもよく、第２半導体領域１３１の直上近傍以外の領域ではより浅く第１半導体領域１３０に達しない深さで埋め込まれてもよい。例えば、非近傍領域の第２電極１５１は、側面の第３半導体領域１４０に反転層を形成しないようにするために、第４半導体領域１６０が設けられた深さと同程度の深さに埋め込まれてもよい。これにより、第２電極１５１は、延在する第２方向の断面が櫛歯形状となるように設けられる。
第１絶縁膜１５２は、絶縁性材料で構成され、第２電極１５１が設けられたトレンチの側面と、第２電極１５１との間に設けられる。具体的には、第１絶縁膜１５２は、トレンチの側面及び底面と、第２電極１５１との間にて第２方向に延在して第３半導体領域１４０に埋め込まれて設けられてもよい。第１絶縁膜１５２は、例えば、酸化シリコン（ＳｉＯｘ）で構成されてもよい。
第１絶縁膜１５２は、第２半導体領域１３１の近傍領域では、第２半導体領域１３１による電界ブロックの効果をより効率的に得るために、第２半導体領域１３１と接する深さまで埋め込まれて設けられてもよい。また、第１絶縁膜１５２は、第２半導体領域１３１の非近傍領域では、製造工程を簡略化するために近傍領域と同じ深さまで埋め込まれて設けられてもよい。
第４半導体領域１６０は、第１導電型の半導体領域であり、第３半導体領域１４０に設けられる。具体的には、第４半導体領域１６０は、第１方向と直交する第２方向に延在するトレンチを挟持するように第２電極１５１の両側の第３半導体領域１４０に設けられてもよい。より詳細には、第４半導体領域１６０は、第１方向と直交する第２方向に延在するトレンチを挟持して、第３半導体領域１４０の上面側に第２方向に延在して設けられてもよい。例えば、第４半導体領域１６０は、ｎ＋型のＳｉＣ領域であってもよい。第４半導体領域１６０の第１導電型不純物（例えば、窒素（Ｎ）又はリン（Ｐ））の濃度は、７．０×１０１８ｃｍ－３～７．０×１０１９ｃｍ－３程度であってもよい。
第３電極１７０は、導電性材料で構成され、第３半導体領域１４０の上に設けられる。第３電極１７０は、第４半導体領域１６０とオーミック接合などを介して電気的に接続されることで、縦型ＭＯＳＦＥＴのソース電極として機能する。第３電極１７０は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、又はこれらの金属の組み合わせで構成されてもよい。
半導体装置１では、第２電極１５１に電圧が印加されてオン状態となることで、第２電極１５１の側面の第３半導体領域１４０に反転層が形成され、電流経路となるチャネルが形成される。これにより、第４半導体領域１６０と第１半導体領域１３０とが導通するため、半導体装置１は、第３電極１７０と、第１電極１１０との間に電流を流すことができる。反対に、半導体装置１では、第２電極１５１への電圧印加が停止されてオフ状態となることで、第２電極１５１の側面の第３半導体領域１４０に形成されたチャネルが失われる。これにより、第４半導体領域１６０と第１半導体領域１３０とが非導通となるため、半導体装置１は、第３電極１７０と、第１電極１１０との間の電流の流れを停止することができる。
本実施形態に係る半導体装置１は、トレンチと第２電極１５１との間に設けられた第１絶縁膜１５２の近傍領域に第２半導体領域１３１を設けることで、第１絶縁膜１５２に高電界が印加されることを防止することができる。また、半導体装置１は、第２半導体領域１３１と第２電極１５１とを互いに直交する方向に延在して設けることで、第２電極１５１を第２半導体領域１３１の近傍領域により容易に位置合わせすることができる。
また、本実施形態に係る半導体装置１では、第２半導体領域１３１の非近傍領域の第２電極１５１の埋め込み深さが近傍領域の第２電極１５１の埋め込み深さよりも浅くなるように構成される。これによれば、半導体装置１は、非近傍領域の第２電極１５１と第１電極１１０との間の容量を低減することができるため、スイッチング特性をより向上させることができる。
さらに、半導体装置１では、第２半導体領域１３１の非近傍領域にチャネルが形成されないように第２電極１５１が構成される。これによれば、半導体装置１は、故障時に流れる飽和電流量を低減することができる。また、半導体装置１は、非近傍領域の第１絶縁膜１５２に電圧が印加されることを避けることができるため、第１絶縁膜１５２の耐圧性をより向上させることができる。
（１．２．第２の構成例）
次に、図２を参照して、本実施形態に係る半導体装置の第２の構成例について説明する。図２は、第２の構成例に係る半導体装置２の平面構成及び断面構成を示す説明図である。図２の左中、左下、及び右上の断面図は、左上の平面図に記載されたＡ－Ａ線、Ｂ－Ｂ線、又はＣ－Ｃ線の各々で切断した断面を示す。
図２に示すように、半導体装置２は、第１半導体領域１３０及び第３半導体領域１４０の厚みの割合が第２半導体領域１３１の近傍領域と非近傍領域とで異なるように設けられる。これによれば、半導体装置２は、第２半導体領域１３１の非近傍領域においても第２電極１５１の側面の第３半導体領域１４０に反転層及びチャネルを形成することが可能である。
具体的には、第２半導体領域１３１の非近傍領域では、第１半導体領域１３０は、近傍領域よりも厚くなるように設けられ、その分、第３半導体領域１４０は、近傍領域よりも薄くなるように設けられる。すなわち、第１半導体領域１３０及び第３半導体領域１４０の界面は、第２半導体領域１３１の近傍領域及び非近傍領域で、第２方向に周期的な凹凸形状を有するようになる。
これによれば、近傍領域よりも埋め込み深さが浅くなるように設けられた非近傍領域の第２電極１５１についても第１半導体領域１３０に到達することができる。したがって、非近傍領域の第２電極１５１は、電圧印加によって側面の第３半導体領域１４０に反転層を形成し、第４半導体領域１６０と第１半導体領域１３０との間の電流経路となるチャネルを形成することができる。
第２の構成例に係る半導体装置２は、第２半導体領域１３１の近傍領域に加えて、非近傍領域でも電流経路となるチャネルを形成することができるため、オン抵抗をより低減することが可能である。
（１．３．製造方法）
続いて、図３Ａ～図３Ｆを参照して、第２の構成例に係る半導体装置２の製造方法について説明する。図３Ａ～図３Ｆは、第２の構成例に係る半導体装置２の製造方法の一工程を示す説明図である。図３Ａ～図３Ｆの左中、左下、及び右上の断面図は、左上の平面図に記載されたＡ－Ａ線、Ｂ－Ｂ線、又はＣ－Ｃ線の各々で切断した断面を示す。
図３Ａに示すように、まず、ＣＶＤ（Chemical Vapor Deposition）法を用いて、第１導電型不純物として窒素（Ｎ）を導入しながらＳｉＣを半導体基板１２０の第２主面に堆積することで、第１半導体領域１３０が形成される。半導体基板１２０としては、例えば、昇華法にて形成されたｎ＋型のＳｉＣ基板を用いてもよい。
次に、図３Ｂに示すように、イオン注入を用いて第１半導体領域１３０に第２導電型不純物であるアルミニウム（Ａｌ）を２００ｎｍ～５００ｎｍ程度導入した後、１８００℃程度で数時間アニール処理を行うことで、第１半導体領域１３０に第２半導体領域１３１が形成される。第２半導体領域１３１は、例えば、第１方向（例えば、図３Ｂに正対して左右方向）に延在して、互いに平行となるようにストライプ状に複数形成されてもよい。
続いて、図３Ｃに示すように、ＣＶＤ法を用いて、第１導電型不純物として窒素（Ｎ）を導入しながらＳｉＣを第２半導体領域１３１に堆積することで、第１半導体領域１３０がさらに形成される。
その後、図３Ｄに示すように、イオン注入を用いて第１半導体領域１３０の上部に第２導電型不純物であるアルミニウム（Ａｌ）を導入した後、１８００℃程度で数時間アニール処理を行うことで、第１半導体領域１３０の上部が第３半導体領域１４０に変換される。
このとき、第２半導体領域１３１の近傍領域と非近傍領域との間で、第２導電型不純物の注入深さを変更することで、第１半導体領域１３０及び第３半導体領域１４０の厚みの割合は変更されてもよい。例えば、第３半導体領域１４０は、第２半導体領域１３１の近傍領域のほうが非近傍領域よりも厚みが大きくなるように形成されてもよい。
続いて、図３Ｅに示すように、第３半導体領域１４０及び第１半導体領域１３０をエッチングすることで形成されたトレンチを表面酸化した後、導電型不純物を導入したｐｏｌｙ－Ｓｉで該トレンチを埋め込むことで、第１絶縁膜１５２及び第２電極１５１が形成される。
具体的には、まず、ハードマスクを用いて、第２方向（例えば、図３Ｅに正対して上下方向）に延在する領域の第３半導体領域１４０及び第１半導体領域１３０を第２半導体領域１３１が露出するまでエッチングすることで、トレンチが形成される。次に、第２半導体領域１３１の非近傍領域のトレンチを酸化シリコン（ＳｉＯｘ）で一部埋め込んだ後、埋め込んだＳｉＯｘが第３半導体領域１４０及び第１半導体領域１３０の界面付近の所望の高さまでエッチングされる。次に、トレンチの底面及び側面のＳｉＣを酸化した後、一酸化窒素（ＮＯ）ガスで界面改質処理を行うことで、酸化シリコン（ＳｉＯｘ）で構成された第１絶縁膜１５２が形成される。続いて、トレンチの残部を導電型不純物が導入されたｐｏｌｙ－Ｓｉで埋め込むことで第２電極１５１が形成される。
その後、図３Ｆに示すように、イオン注入を用いて第３半導体領域１４０に第４半導体領域１６０を形成した後、第３電極１７０及び第１電極１１０が形成される。なお、第３半導体領域１４０には、第３半導体領域１４０と第３電極１７０とのコンタクト抵抗を低減するために、イオン注入を用いて第２導電型のコンタクト領域がさらに形成されてもよい。
具体的には、まず、イオン注入を用いて、第１方向と直交する第２方向に延在するトレンチの両側の第３半導体領域１４０に第１導電型不純物である窒素（Ｎ）を導入することで、第４半導体領域１６０が形成される。次に、第２電極１５１を絶縁層で保護した後、第３半導体領域１４０の上面に順次堆積したニッケル（Ｎｉ）及びアルミニウム（Ａｌ）をパターニングすることで、第４半導体領域１６０と電気的に接続する第３電極１７０が形成される。続いて、半導体基板１２０の第１主面にニッケル（Ｎｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、及び金（Ａｕ）を順次堆積することで、半導体基板１２０と電気的に接続する第１電極１１０が形成される。
以上の工程により、本実施形態に係る半導体装置２が製造される。
（１．４．変形例）
さらに、図４及び図５を参照して、本実施形態に係る半導体装置の変形例について説明する。図４は、第１の構成例に係る半導体装置１の変形例の平面構成及び断面構成を示す説明図である。図５は、第２の構成例に係る半導体装置２の変形例の平面構成及び断面構成を示す説明図である。
図４及び図５に示すように、第１絶縁膜１５２は、第２半導体領域１３１の近傍領域及び非近傍領域の各々で埋め込まれる深さを変えて設けられてもよい。具体的には、第１絶縁膜１５２は、第２電極１５１の埋め込み深さに対応して、非近傍領域の埋め込み深さが近傍領域の埋め込み深さよりも浅くなるように設けられてもよい。
例えば、図４に示すように、第１の構成例に係る半導体装置１では、第１絶縁膜１５２は、近傍領域では第２半導体領域１３１まで達するように埋め込まれる一方で、非近傍領域ではより浅く第４半導体領域１６０と同程度の深さで埋め込まれてもよい。これによれば、半導体装置１は、第３半導体領域１４０及び第１半導体領域１３０に形成されたトレンチのうち非近傍領域のトレンチを絶縁性材料にて埋め戻さずともよくなるため、製造工程をより簡略化することが可能である。
このような場合でも、半導体装置１は、非近傍領域の第２電極１５１と第１電極１１０との間の容量を低減することができるため、スイッチング特性をより向上させることができる。また、半導体装置１は、非近傍領域で第２電極１５１の側面の第３半導体領域１４０にチャネルが形成されないようにすることができるため、故障時に流れる飽和電流量を低減することができる。
例えば、図５に示すように、第２の構成例に係る半導体装置２では、第１絶縁膜１５２は、近傍領域では第２半導体領域１３１まで達するように埋め込まれる一方で、非近傍領域ではより浅く設けられた第１半導体領域１３０の界面まで達するように埋め込まれてもよい。これによれば、半導体装置２は、第３半導体領域１４０及び第１半導体領域１３０の界面を用いてトレンチのエッチングの終点を自己整合的に制御することが可能である。したがって、半導体装置２は、製造工程をより簡略化することが可能である。
このような場合でも、半導体装置２は、非近傍領域の第２電極１５１と第１電極１１０との間の容量を低減することができるため、スイッチング特性をより向上させることができる。また、半導体装置２は、第２半導体領域１３１の近傍領域に加えて、非近傍領域でも電流経路となるチャネルを形成することができるため、オン抵抗をより低減することが可能である。
＜２．適用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、又は農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図７は、撮像部１２０３１の設置位置の例を示す図である。
図７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０などの電子制御ユニットに適用され得る。具体的には、第１の構成例に係る半導体装置１、又は第２の構成例に係る半導体装置２は、上記の電子制御ユニットに含まれるトランジスタに適用され得る。本開示に係る技術は、トランジスタの耐圧性及び信頼性をより向上させることができるため、より高い電圧が使用される車両制御システムに対して、より好ましく適用することが可能である。本開示に係る技術によれば、車両制御システムは、高電圧に対するシステムの信頼性を向上させると共に、トランジスタが故障した際の影響を低減させることができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
第１主面に第１電極が設けられた半導体基板と、
前記半導体基板の第２主面に設けられた第１導電型の第１半導体領域と、
前記第１半導体領域に、互いに平行に第１方向に延在して設けられた複数の第２導電型の第２半導体領域と、
前記第１半導体領域の上に設けられた前記第２導電型の第３半導体領域と、
前記第３半導体領域に設けられ、前記第１方向と直交する第２方向に延在するトレンチと、
前記トレンチの内部に設けられた第２電極と、
前記トレンチの側壁と前記第２電極との間に設けられた第１絶縁膜と、
前記第３半導体領域に設けられた前記第１導電型の第４半導体領域と、
を備え、
前記第２半導体領域の近傍領域以外の非近傍領域の前記第２電極は、前記近傍領域の前記第２電極よりも埋め込み深さが浅くなるように設けられる、半導体装置。
（２）
前記近傍領域では、前記第１絶縁膜は、前記トレンチの底面と前記第２電極との間にさらに設けられる、前記（１）に記載の半導体装置。
（３）
前記近傍領域では、前記第２電極は、前記第３半導体領域から前記第１半導体領域まで達するように埋め込まれる、前記（２）に記載の半導体装置。
（４）
前記非近傍領域では、前記第２電極は、前記第３半導体領域から前記第４半導体領域の深さまで達するように埋め込まれる、前記（３）に記載の半導体装置。
（５）
前記第２電極は、前記第２方向において櫛歯形状に設けられる、前記（１）～（４）のいずれか一項に記載の半導体装置。
（６）
前記非近傍領域の前記第３半導体領域の厚みは、前記近傍領域の前記第３半導体領域の厚みよりも薄い、前記（１）～（５）のいずれか一項に記載の半導体装置。
（７）
前記第２電極は、前記近傍領域及び前記非近傍領域の両方で、前記第３半導体領域から前記第１半導体領域まで達するように埋め込まれる、前記（６）に記載の半導体装置。
（８）
前記第１絶縁膜の埋め込み深さは、前記近傍領域及び前記非近傍領域で同一である、前記（１）～（７）のいずれか一項に記載の半導体装置。
（９）
前記非近傍領域の前記第１絶縁膜の埋め込み深さは、前記近傍領域の前記第１絶縁膜の埋め込み深さよりも浅い、前記（１）～（７）のいずれか一項に記載の半導体装置。
（１０）
前記第２半導体領域及び前記第３半導体領域は、等電位となるように電気的に接続される、前記（１）～（９）のいずれか一項に記載の半導体装置。
１，２ 半導体装置
１１０ 第１電極
１２０ 半導体基板
１３０ 第１半導体領域
１３１ 第２半導体領域
１４０ 第３半導体領域
１５１ 第２電極
１５２ 第１絶縁膜
１６０ 第４半導体領域
１７０ 第３電極

Claims (10)

  1. 第１主面に第１電極が設けられた半導体基板と、
    前記半導体基板の第２主面に設けられた第１導電型の第１半導体領域と、
    前記第１半導体領域に、互いに平行に第１方向に延在して設けられた複数の第２導電型の第２半導体領域と、
    前記第１半導体領域の上に設けられた前記第２導電型の第３半導体領域と、
    前記第３半導体領域に設けられ、前記第１方向と直交する第２方向に延在するトレンチと、
    前記トレンチの内部に設けられた第２電極と、
    前記トレンチの側壁と前記第２電極との間に設けられた第１絶縁膜と、
    前記第３半導体領域に設けられた前記第１導電型の第４半導体領域と、
    を備え、
    前記第２半導体領域の近傍領域以外の非近傍領域の前記第２電極は、前記近傍領域の前記第２電極よりも埋め込み深さが浅くなるように設けられる、半導体装置。
  2. 前記近傍領域では、前記第１絶縁膜は、前記トレンチの底面と前記第２電極との間にさらに設けられる、請求項１に記載の半導体装置。
  3. 前記近傍領域では、前記第２電極は、前記第３半導体領域から前記第１半導体領域まで達するように埋め込まれる、請求項２に記載の半導体装置。
  4. 前記非近傍領域では、前記第２電極は、前記第３半導体領域から前記第４半導体領域の深さまで達するように埋め込まれる、請求項３に記載の半導体装置。
  5. 前記第２電極は、前記第２方向において櫛歯形状に設けられる、請求項１に記載の半導体装置。
  6. 前記非近傍領域の前記第３半導体領域の厚みは、前記近傍領域の前記第３半導体領域の厚みよりも薄い、請求項１に記載の半導体装置。
  7. 前記第２電極は、前記近傍領域及び前記非近傍領域の両方で、前記第３半導体領域から前記第１半導体領域まで達するように埋め込まれる、請求項６に記載の半導体装置。
  8. 前記第１絶縁膜の埋め込み深さは、前記近傍領域及び前記非近傍領域で同一である、請求項１に記載の半導体装置。
  9. 前記非近傍領域の前記第１絶縁膜の埋め込み深さは、前記近傍領域の前記第１絶縁膜の埋め込み深さよりも浅い、請求項１に記載の半導体装置。
  10. 前記第２半導体領域及び前記第３半導体領域は、等電位となるように電気的に接続される、請求項１に記載の半導体装置。
JP2022134837A 2022-08-26 2022-08-26 半導体装置 Pending JP2024031338A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022134837A JP2024031338A (ja) 2022-08-26 2022-08-26 半導体装置
PCT/JP2023/027766 WO2024043001A1 (en) 2022-08-26 2023-07-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022134837A JP2024031338A (ja) 2022-08-26 2022-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2024031338A true JP2024031338A (ja) 2024-03-07

Family

ID=87570795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022134837A Pending JP2024031338A (ja) 2022-08-26 2022-08-26 半導体装置

Country Status (2)

Country Link
JP (1) JP2024031338A (ja)
WO (1) WO2024043001A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
US8633539B2 (en) * 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
JP2016039170A (ja) * 2014-08-05 2016-03-22 株式会社東芝 半導体装置
JP6514567B2 (ja) * 2015-05-15 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6847007B2 (ja) * 2017-09-13 2021-03-24 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2024043001A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US20220399391A1 (en) Imaging apparatus, manufacturing method thereof, and electronic equipment
US20230071795A1 (en) Light receiving device, method for manufacturing light receiving device, and distance measuring module
US11605625B2 (en) Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
US10991723B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
CN112602195A (zh) 摄像装置和电子设备
EP4060740A1 (en) Solid-state imaging element and method for manufacturing same
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
JP2024031338A (ja) 半導体装置
US20230060413A1 (en) Semiconductor device, imaging unit, and electronic apparatus
US20240014229A1 (en) Solid-state imaging device and method for manufacturing same
US20220181363A1 (en) Sensor chip and distance measurement device
US20240210529A1 (en) Photodetector and distance measurement apparatus
US20240096913A1 (en) Solid-state imaging element and method of manufacturing same
US20240072080A1 (en) Light detection device and distance measurement apparatus
WO2023171129A1 (ja) 固体撮像装置
WO2024004222A1 (ja) 光検出装置およびその製造方法
US20230207678A1 (en) Semiconductor device
US20240120353A1 (en) Solid-state imaging device and imaging apparatus
EP3890016A1 (en) Light receiving element and electronic device
WO2022118635A1 (ja) 光検出装置および測距装置
WO2024062745A1 (en) Electronic device and manufacturing method for electronic device
TW202129287A (zh) 電磁波檢測裝置、電磁波檢測系統及電磁波檢測方法
KR20240058890A (ko) 반도체 장치, 및 반도체 장치의 제조 방법
TW202018963A (zh) 受光元件及測距模組