JP2024020304A - 表示素子の封止構造及び表示装置 - Google Patents

表示素子の封止構造及び表示装置 Download PDF

Info

Publication number
JP2024020304A
JP2024020304A JP2023189382A JP2023189382A JP2024020304A JP 2024020304 A JP2024020304 A JP 2024020304A JP 2023189382 A JP2023189382 A JP 2023189382A JP 2023189382 A JP2023189382 A JP 2023189382A JP 2024020304 A JP2024020304 A JP 2024020304A
Authority
JP
Japan
Prior art keywords
layer
display element
sealing structure
sealing
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023189382A
Other languages
English (en)
Inventor
春平 龍
Chunping Long
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2024020304A publication Critical patent/JP2024020304A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/865Intermediate layers comprising a mixture of materials of the adjoining active layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本開示は、表示素子の封止構造及び表示装置を提供する。【解決手段】表示素子の封止構造は、ベース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を覆う封止層とを含み、前記封止層は、前記表示素子に接近する方向に沿って順次に積層して設置された、第2無機層と、有機層と、電荷捕獲量を低減可能な第1無機層とを含む。【選択図】図1

Description

関連出願の相互参照
本出願は、2018年8月16日に中国特許庁に提出された中国特許出願201821
322872.Xの優先権を主張し、その全ての内容が援用により本出願に取り込まれる
本開示は、封止技術分野に関し、特に、表示素子の封止構造及び表示装置に関する。
表示技術の絶えざる発展に伴って、表示素子の応用はますます広くなっている。表示素
子の使用寿命を延長させるために、表示素子の封止課題がどんどん人々の注目を集めてい
る。
本開示は以下の技術方案を提供する。
一実施例において、表示素子の封止構造が提供される。前記表示素子の封止構造は、ベ
ース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を覆う封止層
とを含み、前記封止層は、前記表示素子に接近する方向に沿って順次に積層して設置され
た、第2無機層と、有機層と、電荷捕獲量を低減可能な第1無機層とを含む。
一例において、前記第1無機層は、酸素元素の原子百分率が15%より大きい窒素酸化
物層である。
一例において、前記第1無機層の厚さは1μmより小さい。
一例において、前記有機層の厚さは1μm乃至20μmの範囲である。
一例において、前記第2無機層の厚さは1μmより小さい。
一例において、前記封止層は、前記第1無機層と前記有機層の間に設置された有機バッ
ファ層を更に含み、前記有機バッファ層の厚さは0.1μm乃至0.3μmの範囲である
一例において、前記封止構造はバリア層を更に含み、前記バリア層は前記封止層を覆う
一例において、前記第1無機層は酸窒化ケイ素層を含む。
一例において、前記有機層はエポキシ樹脂層を含む。
一例において、前記第2無機層は、窒化ケイ素層、二酸化ケイ素層、酸窒化ケイ素層、
酸化アルミニウム層のうちの少なくとも一種を含む。
一例において、前記表示素子は、前記ベース基板上に設置された薄膜トランジスタアレ
イ層と、前記薄膜トランジスタアレイ層の前記ベース基板と反対側に設置された発光ユニ
ットと、前記発光ユニットを覆う保護層とを含む。
別の一実施例において、上記の表示素子の封止構造を含む表示装置が提供される。
ここで説明される図面は本開示に対するさらなる理解を提供するために用いられて、本
開示の一部を構成するが、概略的な実施例及びその説明は本開示を解釈するためのみに用
いられ、本開示に対する不適切な限定を構成するものではない。図面は以下の通りである
本開示の実施例に係る表示素子の封止構造の概略図である。 本開示の実施例に係る表示素子の封止構造の別の概略図である。 本開示の実施例に係る表示素子の封止構造のまた別の概略図である。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。 本開示の実施例に係るアレイ基板の製作フローチャートである。
本開示の実施例に係る表示素子の封止構造及び表示装置をさらに説明するために、以下
では、明細書図面と結び付けて詳細に記述することにする。
関連技術では、一般的に薄膜封止工程を採用して有機発光ダイオード(Organic
light emitting diode、以下、OLEDと略称)表示素子に対す
る薄膜封止を行っている。このような薄膜封止工程は、OLED表示素子の表面に封止薄
膜を生成させる工程であって、薄膜封止工程を採用してOLED表示素子に対する封止を
行い、良好な封止効果を達成できるばかりでなく、形成される封止層が比較的に薄く、O
LED表示素子の薄型化に有利である。
但し、関連技術において、薄膜封止技術を採用して表示素子に対する封止を行う場合、
表示素子と直接接触する封止薄膜は、比較的に高い正電荷及び負電荷を有するという欠陥
が存在し、OLED表示素子における発光ユニットにおけるキャリアを捕獲しやすく、電
荷捕獲の中心になりやすく、従って表示素子の動作電圧及び正常表示に影響を及ぼすこと
になる。
本開示の目的は、関連技術に係る封止構造において、封止層が電荷捕獲の中心になりや
すいため、表示素子の動作電圧及び正常表示に影響を及ぼすことになるという課題を解決
するための表示素子の封止構造及び表示装置を提供することである。
図1に示すように、本開示の実施例は表示素子の封止構造を提供する。前記表示素子の
封止構造は、ベース基板1と、ベース基板1の表面に設置された表示素子19と、表示素
子19を覆う封止層20とを含み、封止層20は、表示素子19に接近する方向に沿って
順次に積層して設置された、第2無機層203と、有機層202と、電荷捕獲量を低減可
能な第1無機層201とを含む。
具体的に、上記の封止構造の具体的な製作過程は以下の通りである。化学気相堆積法(
Plasma Enhanced Chemical Vapor Depositio
n、以下、PECVDと略称)又は原子層堆積法(Atomic layer depo
sition、以下、ALDと略称)を採用して表示素子19上に第1無機層201を形
成する。当該第1無機層201の電荷に対する捕獲能力は比較的に低く、表示素子におけ
る電荷に対する捕獲量を低減できる。そして、高分子モノマー堆積法(Vitex)又は
インクジェットプリント方式(Ink Jet Printing、以下、IJPと略称
)を採用して第1無機層201上に有機層202を形成するか、或いは、PECVDを採
用してハイブリッド化有機層を形成する。最後に、継続してPECVD又はALDを採用
して有機層202上に第2無機層203を形成して良い。注意すべきことは、上記の方法
により表示素子19を覆う封止層20を製作する場合、形成された第1無機層201、有
機層202及び第2無機層203はいずれも効率的な水・酸素遮断の要求を満たすことが
できる。
上記の封止構造の具体的な構造及び製作過程によれば、本開示の実施例に係る表示素子
の封止構造において、表示素子19を覆う封止層20は、表示素子19に接近する方向に
沿って順次に積層して設置された、第2無機層203と、有機層202と、電荷捕獲量を
低減可能な第1無機層201とを含む。第1無機層201は表示素子19と接触し、且つ
第1無機層201は電荷に対する捕獲量を低減できるため、本実施例に係る封止構造は、
封止層の表示素子における電荷に対する捕獲量をより良く低減でき、従って表示素子の動
作電圧及び正常表示をより良く保証することができる。
上記の実施例において、第1無機層201は、例えば、酸素元素の原子百分率が15%
より大きい窒素酸化物層であって良い。
関連技術において、窒化ケイ素は酸素、ナトリウム、ホウ素等の不純物元素及び水の拡
散を阻止することにとても強いため、表示素子19を封止する時、表示素子19と接触す
る無機層は窒化ケイ素で製作されることが多い。然しながら、窒化ケイ素にケイ素ダング
リングボンドが存在し、また、当該ケイ素ダングリングボンドが窒素含量の増加に伴って
増加するため、製作された窒化ケイ素薄膜は一定条件の下で非常に高い誘電率及び引張応
力を呈することになり、且つ、窒素富化(SiNx)薄膜は非常に高い正電荷及び負電荷
を有するという欠陥を持ち、電荷捕獲の中心になるため、表示素子19と直接接触するの
に不利である。
上記の実施例において、第1無機層201を酸素元素の原子百分率が15%より大きい
窒素酸化物層とすることにより、第1無機層201における酸素元素の含量を比較的に高
くし、従って第1無機層201における他の元素の含量を効果的に低減させる。典型的に
は、酸窒化ケイ素を採用して第1無機層を製作する場合、第1無機層における酸素元素の
原子百分率を15%より大きくとすることで、第1無機層におけるケイ素元素及び窒素元
素の含量を両方とも低下させ、従ってケイ素元素及び窒素元素の含量が比較的に多いため
引き起こされる上記の欠陥を克服し、表示素子19の動作電圧及び正常表示をより良く保
証する。
さらに、上記の実施例において、第1無機層201、有機層202及び第2無機層20
3の厚さは実際需要に応じて設置されて良い。例示的に、第1無機層201の厚さは、例
えば、1μmより小さくて良い。なお、例示的に、有機層202の厚さは、例えば、1μ
m乃至20μmの範囲であって良い。なお、例示的に、第2無機層203の厚さは、例え
ば、1μmより小さくて良い。
上記の実施例において、第1無機層201、有機層202及び第2無機層203を上記
の厚さとすることで、各々の層がいずれも効率的な水・酸素遮断効果を果たすのを保証で
きるばかりでなく、封止層20全体の厚さを比較的に薄い範囲内に制限させ、封止効果を
保証しつつも、表示素子19の封止構造の薄型化により有利である。
さらに、図2に示すように、上記の実施例において、封止層20は、第1無機層201
と有機層202の間に設置された有機バッファ層204を更に含んで良い。典型的には、
有機バッファ層204の厚さは0.1μm乃至0.3μmの範囲である。
有機バッファ層204として、PECVDを採用して堆積形成されて良い。当該有機バ
ッファ層204の厚さは、例えば、0.1μm乃至0.3μmの範囲に形成されて良い。
当該有機バッファ層204の厚さが比較的に薄いため、堆積時間がより短く、且つ、比較
的に厚い有機層202に比べ、有機層と無機層の間の界面の差異性を狭めるのにより有利
である。また、当該有機バッファ層204は、PECVDと特定の開口を有するマスク掩
膜板との組み合わせにより堆積されるため、比較的に薄い有機バッファ層204を製作す
るのは後続のマスクの洗浄操作により有利である。
注意すべきことは、上記の有機バッファ層204を製作する時、当該有機バッファ層2
04は、第1無機層201と同一プロセスチャンバ内で完成されて良く、即ち、同じプロ
セスフローを採用して良い。これより、基板伝送及び位置合わせにかかる時間を低減でき
、且つ、第1無機層201の製造工程と有機バッファ層204の製造工程とが連続してお
り、第1無機層201と有機層202の中間界面の不良欠陥を低減でき、より良い品質の
第1無機層201及び有機バッファ層204を得ることができる。
また、上記の有機バッファ層204の製作材料は様々であって良い。例示的に、プラズ
マ重合体PP(ポリプロピレン)―ヘキサメチルジシロキサン(HMDSO)を選んで有
機バッファ層204を製作して良い。有機バッファ層204を固化させる時、有機バッフ
ァ層204の表面特性に対する正確でタイムリーな制御を実現するように、プロセスチャ
ンバ内にプラズマ(例えば、酸素含有プラズマ、フッ素含有プラズマ等)を通過させて有
機バッファ層204を固化させる。
説明すべきことは、有機バッファ層204の固化過程はPECVDチャンバ内で行われ
ても良いし、有機層202を製作するIJP工程の前処理チャンバ内で行われても良い。
有機層202と有機バッファ層204の工程時間間隔、及び接触角特性の経時変化等の要
因を配慮すると、生産ライン設備状況によって適当に選択して良い。上記の工程時間間隔
が短ければ、有機バッファ層204の固化はPECVDチャンバ内に行って良い。上記の
工程時間間が長ければ、有機バッファ層204の固化はIJP工程の前処理チャンバ内に
行って良く、良好な接触角特性を確保することができる。
また、製作された有機バッファ層204のインク縁の不揃い、流れ等の現象をより良く
制御するために、有機バッファ層204の固化を行う時、領域を分けて濃度の異なるプラ
ズマ固化を行って良い。例えば、有機バッファ層204の縁領域で通過されたプラズマの
濃度が中心領域で通過されたプラズマの濃度より低くして良い。或いは、有機バッファ層
204が固化される時、領域を分けて異なるプラズマを通過させて良いが、例えば、有機
バッファ層204の中心領域で酸素含有プラズマを通過させ、縁領域でフッ素含有プラズ
マを通過させても良い。
さらに、表示素子19に対する封止効果をより良く保証するために、図3に示すように
、上記の実施例において、表示素子19の封止構造は、バリア層21を更に含んで良いが
、当該バリア層21は封止層20を覆う。
具体的に、表示素子19の封止効果をさらに向上させるために、封止層20を製作完了
した後、継続して封止層20を覆うように封止層20上にバリア層21を製作して良く、
従って表示素子19を外界からより良く遮断させ、表示素子19全体に対するより良い封
止効果を実現する。バリア層21はポリエチレンテレフタラート(PET)、ポリエチレ
ンナフタレート(PEN)等の可撓性材料を採用して製作されて良い。
さらに、上記の第1無機層201、有機層202及び第2無機層203は様々な材料を
採用して作られて良い。以下、各々の層に採用される材料を簡単に紹介することにする。
第1無機層201は酸窒化ケイ素層を含んで良い。典型的には、第1無機層201は酸
窒化ケイ素を採用して製作されて良い。
有機層202は、エポキシ樹脂層を含んで良い。典型的には、有機層202はエポキシ
樹脂系の有機材料を採用して製作されて良い。エポキシ樹脂系の有機材料を採用して有機
層202を製作する場合、当該有機層202の固化は、加熱及び可視光の照射の方式によ
り行われるのが好ましい。注意すべきことは、封止層20を製作する時、有機バッファ層
204を製作しなくても良く、即ち、第1無機層201の製作を完成した後、エポキシ樹
脂系の有機材料を採用してインクジェットプリント工程により第1無機層201上に有機
層202を直接に製作して良い。
第2無機層203は、窒化ケイ素層、二酸化ケイ素層、酸窒化ケイ素層、酸化アルミニ
ウム層のうちの少なくとも一種を含んで良い。典型的には、第2無機層203は、窒化ケ
イ素、二酸化ケイ素、酸窒化ケイ素及び/又は酸化アルミニウム材料を採用して製作され
て良く、具体的な製作工程はPECVDを採用して堆積形成して良い。
注意すべきことは、第1無機層201及び第2無機層203がいずれも酸窒化ケイ素を
採用して製作される場合、第1無機層201は表示素子19と接触するため、第1無機層
201における酸素元素の原子百分率を例えば15%より大きくとするが、第2無機層2
03は表示素子19との距離が比較的に遠いため、第2無機層203における酸素元素の
含量は具体的に要求されなくても良い。例示的に、第1無機層201において、酸素元素
の原子百分率は18%であり、窒素元素の原子百分率は32%であり、ケイ素元素の原子
百分率は50%である。第2無機層203において、酸素元素の原子百分率は5%であり
、窒素元素の原子百分率は40%であり、ケイ素元素の原子百分率は55%である。
例示的に、第1無機層201(TFE1)、有機層202(TFE2)、第2無機層2
03(TFE3)の厚さ及び材料は表1に示す通りである。
さらに、図1に示すように、上記の実施例において、表示素子19は、具体的に、ベー
ス基板1上に設置された薄膜トランジスタアレイ層191と、薄膜トランジスタアレイ層
191のベース基板1と反対側に設置された発光ユニット192と、発光ユニット192
を覆う保護層と(不図示)を含んで良い。
具体的に、ベース基板1は、ガラス基板又はフレキシブル基板から選択されて良い。ベ
ース基板1上に設置された薄膜トランジスタアレイ層191は、薄膜トランジスタアレイ
及び各種の制御回路を含む。発光ユニット192は、陽極、アレイ状に分布されたR、G
、B発光層と、陰極とを含んで良い。発光ユニット192は蒸着の方式を採用して製作さ
れて良い。上記の保護層も同じく蒸着方式を採用して製作されて良いが、紫外線を吸収可
能な有機物質により製作されるのが好ましい。当該保護層は、主に、封止層の製作過程に
おいて発光ユニットに与えるプラズマ損傷及び紫外線の発光ユニットに対する影響を弱め
るために用いられる。
ベース基板1上に薄膜トランジスタアレイ層191を製作すると、アレイ基板が形成さ
れる。当該アレイ基板は、具体的に、低温ポリシリコン薄膜電界効果トランジスタアレイ
基板であって良い。このような低温ポリシリコン薄膜電界効果トランジスタアレイ基板の
製造工程において、一般的に8~9個のマスキングプロセスを必要とする。以下、図面4
A乃至図4Hを参照して、低温ポリシリコン薄膜電界効果トランジスタアレイ基板の製造
工程を説明する。なお、低温ポリシリコン薄膜電界効果トランジスタアレイ基板に含まれ
る低温ポリシリコン薄膜電界効果トランジスタは一般的に表示領域内に形成され、当該表
示領域内には、一般的に、アレイ状に分布された複数のデータ線及び複数のゲート線が更
に含まれる。
図4Aに示すように、PECVDにより、ベース基板1の全体上に窒化ケイ素薄膜と二
酸化ケイ素薄膜とを順次に堆積形成することで、窒化ケイ素と二酸化ケイ素で構成される
バッファ層2が形成される。次に、PECVD又は他の化学又は物理气相堆積方法により
バッファ層2上に非晶質シリコン薄膜を形成し、レーザアニーリング(ELA)又は固相
結晶化(SPC)方法により、非晶質シリコンをポリシリコン薄膜に結晶化させる。そし
て、従来のマスキング工程を採用してポリシリコン薄膜上にフォトレジスト層のパターン
を形成し、フォトレジスト層をエッチングバリア層とし、プラズマによりフォトレジスト
層によって保護されていないポリシリコン薄膜をエッチングして、ポリシリコン活性層4
とポリシリコン蓄積コンデンサ3とを形成する。イオン注入工程を利用してポリシリコン
活性層4におけるトランジスタチャネルに対して低濃度イオンドーピングを行い、ポリシ
リコン活性層4に薄膜トランジスタに要求される導電チャネルを形成する。
図4Bに示すように、イオンが浸入しないようにポリシリコン活性層4を保護するよう
に、マスキング工程によりポリシリコン活性層4上に感光性材料からなるフォトレジスト
5を形成する。フォトレジスト層による保護のないポリシリコン蓄積コンデンサ3に対し
て高濃度イオン注入工程を施し、ポリシリコン蓄積コンデンサ3を低抵抗のドープポリシ
リコン薄膜に転化させる。図4C~図4Gに示す後続の工程過程において、ポリシリコン
蓄積コンデンサ3のみにゲート電極絶縁層とゲート電極金属薄膜とからなるコンデンサの
第2極板を形成するため、図4C~図4Gにはこれ以上ポリシリコン蓄積コンデンサ3の
後続のたった一回だけのフォトエッチング工程であるコンデンサの第2極板を形成するフ
ォトエッチング工程が示されない。
図4Cに示すように、フォトレジスト剥離工程によりポリシリコン活性層4上のフォト
レジスト5を除去し、PECVDにより二酸化ケイ素薄膜又は二酸化ケイ素と窒化ケイ素
の複合薄膜を堆積形成し、ポリシリコン蓄積コンデンサ3、ポリシリコン活性層4及びバ
ッファ層2の全体上にゲート電極絶縁層6を形成する。マグネトロンスパッタリング等の
物理気相堆積方法によりゲート電極絶縁層6上に一種又は複数種の低抵抗の金属薄膜を堆
積させ、フォトエッチング工程によりゲート電極7を形成する。当該ゲート電極金属薄膜
は、Al、Cu、Mo、Ti又はアルミニウムネオジウム合金(AlNd)等の単層金属
薄膜であっても良く、Mo/Al/Mo又はTi/Al/Ti等の多層金属薄膜であって
も良い。ゲート電極7をイオン注入バリア層として使用して、ポリシリコン活性層4に対
してイオンドーピングを行い、ゲート電極7により遮断されていないポリシリコン活性層
4の領域に低インピーダンスのソース電極及びドレイン電極の電極接触領域を形成する。
図4Dに示すように、ゲート電極7を含む表面の全体に、PECVDにより二酸化ケイ
素薄膜と窒化ケイ素薄膜とを順次に堆積させて層間絶縁層8を形成する。マスキング及び
エッチング工程により層間絶縁層8をエッチングしてソース電極コンタクトホール15及
びドレイン電極コンタクトホール16を形成する。
図4Eに示すように、マグネトロンスパッタリング技術を使用して層間絶縁層8並びに
ソース電極コンタクトホール15及びドレイン電極コンタクトホール16の上に一種又は
複数種の低抵抗の金属薄膜を堆積させ、マスキング及びエッチング工程によりソース電極
9及びドレイン電極10を形成する。ソース電極9及びドレイン電極10はそれぞれソー
ス電極コンタクトホール15及びドレイン電極コンタクトホール16を介してポリシリコ
ン活性層4とのオーミック接触を形成する。ラピッドサーマルアニーリング又は熱処理炉
アニーリングを使用して、ポリシリコン活性層4の中にドープされたイオンを活性化し、
ゲート電極7の下のポリシリコン活性層4に有効な導電チャネルを形成する。注意すべき
ことは、上記のソース電極9及びドレイン電極10を形成するための金属薄膜は、Al、
Cu、Mo、Ti又はAlNd等の単層金属薄膜であっても良いし、Mo/Al/Mo又
はTi/Al/Ti等の多層金属薄膜であっても良い。
図4Fに示すように、PECVDによりソース電極9とドレイン電極10とを含む表面
全体に窒化ケイ素薄膜を一層堆積させ、マスキング及びエッチング工程によりビアホール
17を含むパッシベーション層11を形成する。ラピッドサーマルアニーリング又は熱処
理炉アニーリングにより水素化工程を行って、ポリシリコン活性層4の内部及び界面の欠
陥を修復する。再度マスキング工程により、パッシベーション層11の上にビアホール1
7と同様なビアホールを有する有機平坦化層18を形成し、素子表面の凹み部分を充填し
て平坦な表面を形成する。
図4Gに示すように、マグネトロンスパッタリングにより有機平坦化層18及びビアホ
ール17の上に透明導電薄膜を一層堆積させ、フォトエッチング工程により当該透明導電
薄膜をエッチングし、ビアホール17及び一部の有機平坦化層18の上に画素領域の画素
電極12を形成する。そして、有機平坦化層18及び画素電極12の上に有機平坦化層1
8と類似した感光性有機材料を一層塗布し、最後の一つのマスキング工程により画素電極
12の一部の領域を露出させて、図4Hに示す画素定義層13を形成する。画素定義層1
3は有機平坦化層18及び一部の画素電極12の領域を覆う。注意すべきことは、上記の
画素電極12を形成するための透明導電薄膜は、例えば、酸化錫インジウム(ITO)又
は酸化インジウム亜鉛(IZO)等のような単一層の酸化物導電薄膜であっても良いし、
ITO/Ag/ITO又はIZO/Ag等の複合薄膜であっても良い。
上記の図4A乃至図4Hの製作過程から分かるように、少なくとも8~9個のフォトエ
ッチング工程を通じてこそ図4Hに示す低温ポリシリコン薄膜電界効果トランジスタアレ
イ基板が形成できる。
本開示の別の実施例は、上記の実施例に係る表示素子の封止構造含む表示装置を更に提
供する。
上記の実施例に係る表示素子の封止構造は、電荷捕獲の表示素子への影響をより良く低
減でき、表示素子の動作電圧及び正常表示をより良く保証することができるため、本実施
例に係る表示装置が上記の表示素子の封止構造を含む場合、同じく上記の効果を持つ。
別途に定義されない限り、本開示で使用される技術用語又は科学用語は、本開示の所属
する分野における通常の知識を有する者により理解される通常の意味であるべきである。
本開示で使用される「第1」、「第2」及び類似した用語はいかなる順序、数量又は重要
性も表さず、単に異なる構成部分を区別するために用いられる。「含む」又は「包含」等
の類似した用語は、当該用語の後に現れた部品又は物件が当該用語の前に現れて列挙され
た部品又は物件及びその均等物を包含することを意味するものであり、他の部品又は物件
を排除するものではない。「接続」又は「互いに連なる」等の類似した用語は必ずしも物
理的又は機械的接続に限定されものではなく、直接又は間接のいかんを問わず、電気的接
続を含み得る。「上」、「下」、「左」、「右」等は相対位置関係を表すためのみに用い
られ、記述される対象の絶対位置が変更されると、当該相対位置関係もそれに応じて変更
され得る。
理解できることは、層、膜、領域又は基板のような部品が別の部品の「上」又は「下」
に位置すると言及される場合、当該部品は別の部品の「直上」又は「直下」に位置してよ
く、或いは、中間部品が存在してよい。
上記の具体的な実施形態の記述において、具体的な特徴、構造、材料又は特性はいずれ
の一つ又は複数の実施例又は例において適当な形態で組み合わせることができる。
上記のものは単に本開示の具体的な実施形態であり、本開示の保護範囲はこれに限らな
い。本技術分野における通常の知識を有するいずれの者は本開示に開示された技術範囲内
で変化又は交替を容易に想到でき、これら変化又は交替は全て本開示の保護範囲内に含ま
れるべきである。このため、本開示の保護範囲は添付される特許請求の範囲の保護範囲を
基準とするべきである。

Claims (13)

  1. 表示素子の封止構造であって、
    ベース基板と、前記ベース基板の表面に設置された表示素子と、前記表示素子を覆う封止
    層とを含み、
    前記封止層は、前記表示素子に接近する方向に沿って順次に積層して設置された、第2無
    機層と、有機層と、電荷捕獲量を低減可能な第1無機層とを含む表示素子の封止構造。
  2. 前記第1無機層は、酸素元素の原子百分率が15%より大きい窒素酸化物層である請求項
    1に記載の表示素子の封止構造。
  3. 前記第1無機層の厚さは1μmより小さい請求項1又は2に記載の表示素子の封止構造。
  4. 前記有機層の厚さは1μm乃至20μmの範囲である請求項1乃至3のいずれか一項に記
    載の表示素子の封止構造。
  5. 前記第2無機層の厚さは1μmより小さい請求項1乃至4のいずれか一項に記載の表示素
    子の封止構造。
  6. 前記封止層は、前記第1無機層と前記有機層の間に設置された有機バッファ層を更に含む
    請求項1乃至5のいずれか一項に記載の表示素子の封止構造。
  7. 前記有機バッファ層の厚さは0.1μm乃至0.3μmの範囲である請求項6に記載の表
    示素子の封止構造。
  8. 前記封止構造はバリア層を更に含み、前記バリア層は前記封止層を覆う請求項1乃至7の
    いずれか一項に記載の表示素子の封止構造。
  9. 前記第1無機層は酸窒化ケイ素層を含む請求項1乃至8のいずれか一項に記載の表示素子
    の封止構造。
  10. 前記有機層はエポキシ樹脂層を含む請求項1乃至9のいずれか一項に記載の表示素子の封
    止構造。
  11. 前記第2無機層は、窒化ケイ素層、二酸化ケイ素層、酸窒化ケイ素層、酸化アルミニウム
    層のうちの少なくとも一種を含む請求項1乃至10のいずれか一項に記載の表示素子の封
    止構造。
  12. 前記表示素子は、
    前記ベース基板上に設置された薄膜トランジスタアレイ層と、
    前記薄膜トランジスタアレイ層の前記ベース基板と反対側に設置された発光ユニットと、
    前記発光ユニットを覆う保護層と
    を含む請求項1乃至11のいずれか一項に記載の表示素子の封止構造。
  13. 請求項1乃至12のいずれか一項に記載の表示素子の封止構造を含む表示装置。
JP2023189382A 2018-08-16 2023-11-06 表示素子の封止構造及び表示装置 Pending JP2024020304A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201821322872.X 2018-08-16
CN201821322872.XU CN208722925U (zh) 2018-08-16 2018-08-16 一种显示器件的封装结构、显示装置
PCT/CN2019/088944 WO2020034718A1 (zh) 2018-08-16 2019-05-29 显示器件的封装结构、显示装置
JP2019564153A JP2021533521A (ja) 2018-08-16 2019-05-29 表示素子の封止構造及び表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019564153A Division JP2021533521A (ja) 2018-08-16 2019-05-29 表示素子の封止構造及び表示装置

Publications (1)

Publication Number Publication Date
JP2024020304A true JP2024020304A (ja) 2024-02-14

Family

ID=65977933

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019564153A Pending JP2021533521A (ja) 2018-08-16 2019-05-29 表示素子の封止構造及び表示装置
JP2023189382A Pending JP2024020304A (ja) 2018-08-16 2023-11-06 表示素子の封止構造及び表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019564153A Pending JP2021533521A (ja) 2018-08-16 2019-05-29 表示素子の封止構造及び表示装置

Country Status (5)

Country Link
US (1) US10937980B2 (ja)
EP (1) EP3840077A4 (ja)
JP (2) JP2021533521A (ja)
CN (1) CN208722925U (ja)
WO (1) WO2020034718A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208722925U (zh) 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置
CN112735274B (zh) * 2020-12-30 2024-01-19 武汉华星光电半导体显示技术有限公司 显示模组及其制备方法
CN114141968A (zh) * 2021-11-25 2022-03-04 深圳市华星光电半导体显示技术有限公司 显示面板及制作方法、电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4490573B2 (ja) * 2000-10-03 2010-06-30 株式会社東芝 半導体装置
JP4702009B2 (ja) * 2005-11-22 2011-06-15 セイコーエプソン株式会社 発光装置および電子機器
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2012004063A (ja) * 2010-06-21 2012-01-05 Seiko Epson Corp 発光装置、電気光学装置、ならびに電子機器
JP2012216452A (ja) * 2011-04-01 2012-11-08 Hitachi High-Technologies Corp 光半導体装置およびその製造方法
KR20160083986A (ko) * 2015-01-02 2016-07-13 삼성디스플레이 주식회사 유기발광 표시장치
WO2017057023A1 (ja) * 2015-09-30 2017-04-06 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107546338B (zh) 2017-08-29 2019-08-02 上海天马微电子有限公司 有机发光显示面板及有机发光显示装置
CN107565055B (zh) * 2017-08-29 2019-06-25 上海天马有机发光显示技术有限公司 有机发光显示面板及有机发光显示装置
CN108321304B (zh) * 2018-01-31 2020-08-04 上海天马微电子有限公司 显示面板及其制作方法和显示装置
CN208722925U (zh) * 2018-08-16 2019-04-09 京东方科技集团股份有限公司 一种显示器件的封装结构、显示装置

Also Published As

Publication number Publication date
US10937980B2 (en) 2021-03-02
WO2020034718A1 (zh) 2020-02-20
US20200266376A1 (en) 2020-08-20
JP2021533521A (ja) 2021-12-02
CN208722925U (zh) 2019-04-09
EP3840077A1 (en) 2021-06-23
EP3840077A4 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
CN110350017B (zh) 显示装置和制造显示装置的方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP2024020304A (ja) 表示素子の封止構造及び表示装置
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
EP3242341A1 (en) Array substrate and manufacturing method therefor, display panel and display device
US10658446B2 (en) Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
EP2960942A1 (en) Thin-film transistor and manufacturing method therefor, and display component
KR102454087B1 (ko) 박막 트랜지스터 기판
CN105097941B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
US9748282B2 (en) Thin film transistor array substrate having a gate electrode comprising two conductive layers
JP7310070B2 (ja) 表示素子の封止構造、表示装置
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
KR20120070870A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
US11895870B2 (en) Display panel and display device
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN113421886B (zh) 显示面板及其制备方法
US20190131322A1 (en) Method for manufacturing thin-film transistor and thin-film transistor
US20160322507A1 (en) Thin film transistor array panel and method of manufacturing the same
CN114005857A (zh) 阵列基板及其制作方法和显示装置
WO2016179952A1 (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231205