JP2024011871A - 制御回路基板およびその置換方法 - Google Patents

Abstract

【課題】データ格納回路の不揮発性メモリに格納された制御に係るデータを手間やコストをかけずに新たな回路基板のデータ格納回路に格納する。【解決手段】不揮発性メモリを有するデータ格納回路と制御回路とが一枚の基板に実装され、データ格納回路と制御回路とを分離する基板分離部を有し、基板分離部で分離されたデータ格納基板は、一端の方向へ向けて突出する歯状端部を有し、制御回路の実装領域は、複数のスルーホールからなり歯状端部を受け入れる差込スルーホールを有し、第１の回路基板を第２の回路基板に置換する際、第１の回路基板から分離されたデータ格納基板の歯状端部が第２の回路基板の差込スルーホールに差し込まれた状態で、第２の回路基板の制御回路が、データ格納基板のデータを第２の回路基板のデータ格納回路に格納する制御回路基板。【選択図】図２

Description

本開示は、不揮発性メモリを有するデータ格納回路とそのデータ格納回路に格納されたデータを用いて装置を制御する制御回路とを含む制御回路基板およびその置換方法に関する。

例えば、画像処理装置等の装置は、装置の制御に係る各種のデータを扱う。それらの中には、電源オフ状態でも保持しておくべきデータが含まれる。そのようなデータは、不揮発性の記憶素子に格納しておくのが好適である。
今日、種々のタイプの不揮発性メモリが市場に提供されている。ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）は、大容量のデータを格納する不揮発性メモリとして知られている。それらに比べて小容量のデータを格納する不揮発性メモリとしてＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）が知られている。

装置の制御データ等を格納する不揮発性メモリとしては、ＨＤＤやＳＳＤのような大容量のものが必要になることはあまりなく、ＥＥＰＲＯＭに格納できる程度の場合が多い。ＥＥＰＲＯＭは、データ容量が比較的小さく安価なことから、電気機器の制御を行う制御回路基板に多用されている。
電気機器が故障するなどして制御回路基板の交換が必要になる場合、制御回路基板に搭載されているＥＥＰＲＯＭも一緒に交換されることになる。その場合、ＥＥＰＲＯＭに格納されているデータを交換後の制御回路基板に移して格納するデータ移行の処理が必要である。データ移行の処理に手間やコストを要しない構成が望まれている。

これに関して、次のものが提案されている。機器を制御する制御部を有する制御部基板と機器情報を記憶するＥＥＰＲＯＭ等の記憶部を有する記憶部基板とが分割部を介して接続されている。分割部を介して接続されている状態で、記憶部はプリント配線を介して制御部と接続されている。制御部基板と記憶部基板とは分割部で分離可能である。制御部基板は制御部側コネクタを有し、記憶部基板はその制御部側コネクタと接続可能な記憶部側コネクタを有している。基板を交換する際、交換される基板の記憶部基板と制御部基板とを分割部で分離する。制御部基板を新たな制御部基板に交換する。そして、交換された基板から分離された記憶部基板の記憶部側コネクタを、新たな制御部基板の制御部側コネクタに接続して制御部と記憶部とを回路的に接続する（例えば、特許文献１参照）。

特開２０１７－１４４１０３号公報

特許文献１は、制御部基板を交換する場合に交換される基板から記憶部基板を分離して新たな制御部基板にコネクタを介して取り付け続けて使用し続けることが想定されている。
しかし、ＥＥＰＲＯＭのデータの書き換え可能回数は例えばＨＤＤに比べて小さく（一例で１０万回）、書き換え寿命に達したＥＥＰＲＯＭは交換が必要となる。近年はＥＥＰＲＯＭが安価に入手できることを考慮すると、接続不良の原因となり得るコネクタを介してデータ格納基板を使い続けることが合理的とは言えない面がある。コネクタを介することなく１枚の基板上に制御回路とデータ格納回路とが実装されて配線パターンで接続された状態で使用し、基板交換時は制御回路とデータ格納回路を共に交換する方が信頼性およびコストの両面で合理的ともいえる。

その場合に課題となるのは、交換される回路基板のデータ格納回路に記憶されているデータを手間やコストをかけずに新たな回路基板のデータ格納回路に格納する手法である。
発明者は、交換される回路基板のデータ格納回路に格納されたデータをあらたな回路基板のデータ格納回路へ格納する処理は、交換の際の１度限りである点に着目し、そのために専用のコネクタを実装しなくても実現可能な手法を見出してこの出願をするに至った。
本開示は、以上のような事情を考慮してなされた発明に係るものであって、データ格納回路の不揮発性メモリに格納された制御に係るデータを手間やコストをかけずに新たな回路基板のデータ格納回路に格納する手法を提供するものである。

本開示は、不揮発性メモリを有するデータ格納回路とそのデータ格納回路に格納されたデータを用いて装置を制御する制御回路とが一枚の基板に実装された回路基板であって、前記基板は、前記制御回路の実装領域と前記データ格納回路の実装領域とを分離するための基板分離部および前記基板分離部を跨いで前記データ格納回路と前記制御回路とを接続する複数の接続配線パターンを有し、前記基板分離部において分離された前記データ格納回路の実装領域であるデータ格納基板は、一端の方向へ向けて突出しそれぞれ配線パターンが露出する複数の歯状部からなる歯状端部を有し、各歯状部における配線パターンは前記複数の接続配線パターンの何れかと導通し、前記制御回路の実装領域は、複数のスルーホールからなり前記データ格納基板の歯状端部を受け入れる差込スルーホールを有し、各スルーホールは前記複数の接続配線パターンの何れかと導通して露出する配線パターンを有し、第１の回路基板を第２の回路基板に置換する際、前記第１の回路基板から分離された第１のデータ格納基板の歯状端部が第２の回路基板の差込スルーホールに差し込まれた状態で、前記第２の回路基板の制御回路が、前記第１のデータ格納基板に格納されたデータを前記第２の回路基板のデータ格納回路に格納する制御回路基板を提供する。

また、異なる観点から本開示は、不揮発性メモリを有するデータ格納回路と前記データ格納回路に格納されたデータを用いて装置を制御する制御回路とが一枚の基板に実装された回路基板を他の回路基板に置換する方法であって、前記基板は、前記制御回路の実装領域と前記データ格納回路の実装領域とを分離するための基板分離部および前記基板分離部を跨いで前記データ格納回路と前記制御回路とを接続する複数の接続配線パターンを有し、前記基板分離部において分離された前記データ格納回路の実装領域であるデータ格納基板は、一端の方向へ向けて突出しそれぞれ配線パターンが露出する複数の歯状部からなる歯状端部を有し、各歯状部における配線パターンは前記複数の接続配線パターンの何れかと導通し、前記制御回路の実装領域は、複数のスルーホールからなり前記データ格納基板の歯状端部を受け入れる差込スルーホールを有し、各スルーホールは前記複数の接続配線パターンの何れかと導通して露出する配線パターンを有し、前記置換が、第１の回路基板を取り外してその基板分離部において第１のデータ格納基板を分離するステップと、第１の回路基板に代えて第２の回路基板を装着するステップと、前記第１のデータ格納基板の歯状端部を第２の回路基板の差込スルーホールに差し込むステップと、第２の回路基板の制御回路に、第１のデータ格納基板に格納されたデータを第２の回路基板のデータ格納回路に格納する処理を行わせるステップとを備える制御回路基板の置換方法を提供する。

本開示による制御回路基板は、不揮発性メモリを有するデータ格納回路と制御回路とが一枚の基板に実装され、その基板は制御回路の実装領域とデータ格納回路の実装領域とを分離するための基板分離部、データ格納回路と制御回路とを接続する接続配線パターンおよび差込スルーホールを有するので、制御回路とデータ格納回路とが一枚の基板上で接続配線パターンによって接続された状態で使用され、第１の回路基板を第２の回路基板に交換する際には基板分離部において分離された第１のデータ格納基板が第２の回路基板の差込スルーホールに差し込まれた状態で第１のデータ格納基板の不揮発性メモリに格納されたデータを手間やコストをかけずに第２の回路基板のデータ格納回路に格納できる。
本開示による制御回路基板の置換方法も同様の作用効果を奏する。

この実施形態における制御回路基板を備えた画像処理装置の構成例を示すブロック図である。 図１に示す画像処理装置の一部の外観を示す斜視図である。 図１に示す制御回路基板の制御回路とデータ格納回路とを分離する基板分離部の例を示す説明図である。 図３に示す差込スルーホールの一部を拡大して示す斜視図である。 図３および図４に示す制御回路基板の差込スルーホールにデータ格納基板の歯状端部が差し込まれた状態を示す斜視図である。 図３に示す制御回路基板の制御回路とデータ格納回路を接続する接続配線パターンの例を示す説明図である。 図６に示す制御回路基板の差込スルーホールにデータ格納基板の歯状端部が差込まれた状態を示す説明図である。 図３と異なる制御回路基板の制御回路とデータ格納回路とを分離する基板分離部の例を示す説明図である。 この実施形態において、制御回路基板を交換する際に作業者が行う作業の手順を示すフローチャートである。 この実施形態において、新たな制御回路基板の制御回路が、差込スルーホールに差し込まれたデータ格納基板からデータを読み出して新たな制御回路基板のデータ格納回路に格納する処理の例を示すフローチャートである。

以下、図面を用いて本開示をさらに詳述する。なお、以下の説明は、すべての点で例示であって、本開示を限定するものと解されるべきではない。
（実施の形態１）
図１は、この実施形態における制御回路基板を備えた画像処理装置の構成例を示すブロック図である。
図１に示すように画像処理装置１００は、制御回路基板１１、画像処理部１９、操作部２１を備える。さらに、音響出力部２３および通信部２５を備えていてもよい。この実施形態における画像処理部１９は、原稿の画像を読み取るスキャナ部１９Ｓおよび画像を印刷するエンジン部１９Ｅを備える複合機である。なお、画像処理装置の態様は複合機に限定されるものでなく、例えばスキャナ部１９Ｓを備えないプリンタでもよく、あるいはエンジン部１９Ｅを備えないスキャナでもよい。また、制御回路基板１１を備える装置は画像処理装置に必ずしも限定されず、例えば情報処理装置、通信装置や家電機器などでもよくデータ格納回路１３に格納されたデータを用いて制御回路１５が装置を制御するものであればよい。

図２に、この実施形態における画像処理装置１００の一部の外観を示している。図１および図２に示すように、スキャナ部１９Ｓは、原稿を搬送する原稿送り装置１９Ｆと原稿を走査して読み取る走査読取部１９Ｒを有する。エンジン部１９Ｅは、シート状の印刷用紙に印刷を行う印刷部１９Ｐおよび印刷された印刷用紙が排出される排出トレイ部１９Ｔを有する。
図１および図２に示す操作部２１は、ユーザーに情報を表示してユーザーの操作を受付ける。図２に示すように、操作部２１は、画面に情報を表示しその画面に対するタッチ操作を受付けるタッチセンサー付きの表示装置である。表示装置には、例えばＬＣＤ（Liquid crystal display）やＯＬＥＤ（Organic Light Emitting Display）が適用可能である。

図１の説明に戻る。音響出力部２３は、音または音声でユーザーに情報を知らせるものである。音響出力部２３は、例えば音源回路、音響アンプおよびスピーカー（何れも図１に不図示）を含んで構成されてもよい。
通信部２５は、ネットワークを介して外部の機器と画像処理装置１００とが通信するための通信回路である。画像処理装置１００は、例えば画像処理装置１００に印刷データを提供し、画像処理装置１００が読み取った原稿の画像データを受領するホストＰＣ１０２と通信部２５を介して通信する。また、画像処理装置１００の保守の履歴を管理する管理サーバー１０４と通信部２５を介して通信する。

制御回路基板１１は、プロセッサを中心にＲＡＭ（Random Access Memory）等のメモリ、タイマ回路、入出力回路やその他の周辺回路を含む制御回路１５を備える。制御回路１５のメモリと別に、制御回路基板１１は、不揮発性メモリ１３Ｍを有するデータ格納回路１３を備える。不揮発性メモリ１３Ｍには、例えばＥＥＰＲＯＭが適用可能である。制御回路１５とデータ格納回路１３は、１枚の基板に実装され、制御回路１５の実装領域とデータ格納回路１３の実装領域との間には両者を不可逆的に分離可能とする基板分離部１７が設けられている。

図３は、この実施形態における制御回路基板１１の一例を示す説明図である。制御回路基板１１は、制御回路１５の中心をなすプロセッサ、メモリおよび周辺回路などが集積されたデバイスであり、ＳｏＣ（System-on-a-ChipあるいはSystem on Chipを略した呼称）１６を有する。さらに、不揮発性メモリ１３Ｍを有するデータ格納回路１３を有する。両者は１枚の基板に実装されており、ＳｏＣ１６の実装領域とデータ格納回路１３の実装領域との間に、基板分離部１７が設けられている。
図３に示す基板分離部１７は、データ格納回路１３を取り囲むように基板に形成された切欠きと一列に並ぶミシン目である。切欠き部分はＳｏＣ１６の実装領域とデータ格納回路１３の実装領域を完全に分離するが、ミシン目部分は基板の穴と穴との間の部分で両方の領域がつながっている。ミシン目部分の穴と穴との間の基板に、制御回路１５とデータ格納回路１３とを接続する接続配線パターンが形成されている。

この実施形態における不揮発性メモリ１３ＭはオンボードタイプのシリアルＥＥＰＲＯＭである。シリアルＥＥＰＲＯＭは、シリアルデータ転送によりデータの読み書きを行うものである。シリアルデータ転送の方式は種々あるが、この実施形態ではＩ^２Ｃ ＢＵＳ（登録商標）である。ただし、それに限らず、例えばＳＰＩ（Serial Peripheral Interface）など他のシリアルデータ転送方式であってもよい。シリアルデータ転送はパラレルデータ転送に比べてミシン目部分は基板の穴と穴との間の部分に通す接続配線パターンの数が少なくて済む。
Ｉ^２Ｃ ＢＵＳでは、最低２本の信号線ＳＣＬ（シリアル・クロック・ライン）およびＳＤＡ（シリアル・データ・ライン）によってシリアルデータ転送を行うことが可能である。また、バスの名が示すように、同一バス上に複数の素子を接続することが可能である。Ｉ^２Ｃ ＢＵＳに接続される各素子は、一意のデバイスアドレスを有している必要がある。この実施形態では、同一バス上にデータを読み出す不揮発性メモリ１３Ｍ（シリアルＥＥＰＲＯＭ）とデータを格納する不揮発性メモリ１３Ｍ（シリアルＥＥＰＲＯＭ）の２つが接続されるので、両者に異なるアドレスを割り当てるためのアドレス信号Ａ０を示している。さらに、図３に示す制御回路基板１１は、グランド（ＧＮＤ）ライン、電源（Ｖｃｃ）ラインを合わせた５本の接続配線パターン３７が基板分離部１７を跨いで制御回路１５とデータ格納回路１３とを接続している。

基板分離部１７の一列に並ぶミシン目の箇所で基板を折ることによって、道具を必要とせず、制御回路基板１１からデータ格納回路１３の実装領域を分離することができる。このようにして制御回路基板１１から分離されたデータ格納回路１３の実装領域の部分を以下においてデータ格納基板と呼ぶ。
図３に示すデータ格納回路１３の実装領域には、制御回路基板１１の一端方向に向けて歯状に基板が突出する複数の部分（歯状部３３Ｔ）が形成されている。各歯状部３３Ｔは、基板のオモテ面と裏面の少なくとも何れかに配線パターンが露出している。各歯状部３３Ｔは全部で６つあり、そのうちの４つはデータ格納回路１３内で上述した５本の接続配線パターン、ＳＣＬ、ＳＤＡ、Ａ０、ＧＮＤ、Ｖｃｃの何れか１つと重複することなく接続されている。残る１つの歯状部３３Ｔは、装着検知信号用である。一端方向に向けて一列に並ぶ６つの歯状部３３Ｔを以下において歯状端部３３と呼ぶ。

一方、制御回路基板１１からデータ格納基板が分離されて残る制御回路実装領域には、歯状端部３３の各歯状部３３Ｔに対応する形状の６つのスルーホール３５Ｈが並んで形成されている。６つのスルーホール３５Ｈの間隔は、歯状端部３３の各歯状部３３Ｔの間隔に対応しており、一列に並ぶそれら６つのスルーホール３５Ｈを以下において差込スルーホール３５と呼ぶ。
図４は、図３に示す差込スルーホール３５を構成するスルーホール３５Ｈを拡大して示す斜視図である。図４に示すように、各スルーホール３５Ｈの穴の側壁には、基板の配線パターンが露出している。露出パターン３９である。

図５は、図３および図４に示す制御回路基板１１の差込スルーホール３５に他の制御回路基板１１から分離されたデータ格納基板４１の歯状端部３３が差し込まれた状態を示す斜視図である。図５に示すように、差込スルーホール３５の各スルーホール３５Ｈは、データ格納基板４１の歯状端部３３の各歯状部３３Ｔに対応した形状と間隔を有している。差込スルーホール３５にデータ格納基板４１の歯状端部３３が差し込まれると、各スルーホール３５Ｈの側壁に露出する配線パターンと各歯状部３３Ｔに露出する配線パターンとが接触して導通する。

図３に示すように、歯状端部３３の各歯状部３３Ｔは、表裏で非対称となる間隔で一列に並んでいる。これによって差込スルーホール３５にデータ格納基板４１の歯状端部３３を差し込み可能な方向は表裏一方向にのみ限定され、逆差しされることはない。図３に示す例では、左端の装着検知の歯状部３３Ｔとその隣のＳＤＡの歯状部３３Ｔとの間隔だけが、他の隣り合う歯状部３３Ｔどうしの間隔よりも広く設定されている。
さらに、図５に示す例では、歯状部３３Ｔの太さが表裏で非対称となるように設定されている。左端の装着検知の歯状部３３Ｔの幅だけが、他の歯状部３３Ｔの幅よりも広く設定されている。図５に示す例は、装着検知の歯状部３３Ｔの幅と隣り合う歯状部３３Ｔとの間隔の両方が他と異なるように設定され表裏で非対称となっているが、太さだけが異なるように設定されて表裏で非対称となるようにされてもよい。その太さに対応して異なる大きさの差込スルーホール３５が形成されるものとする。

図６は、図３に示す制御回路基板１１の制御回路１５とデータ格納回路１３とを接続する接続配線パターンの例を示す説明図である。図６に示すように、制御回路１５を代表するＳｏｃ１６とデータ格納回路１３の不揮発性メモリ１３Ｍとは、ＳＣＬ、ＳＤＡ、Ａ０、ＧＮＤ、Ｖｃｃおよび装着検知の合計６つからなる接続配線パターン３７で接続されている。接続配線パターン３７は、基板に形成された基板分離部１７のミシン目の穴と穴との間の部分を通っている。Ｓｏｃ１６は、接続配線パターン３７を介して接続された不揮発性メモリ１３Ｍに対してシリアルデータ転送によりデータの読み書きを行う。

図７は、図６に示す制御回路基板１１の差込スルーホールにデータ格納基板４１の歯状端部３３が差込まれた状態を示す説明図である。図７に示す制御回路基板１１は、データ格納回路１３を有しており、差込スルーホール３５に差し込まれたデータ格納基板４１は、他の制御回路基板１１から分離されたものである。図７に示すデータ格納基板４１は交換される第１の制御回路基板１１から分離されたものであって、図７に示す制御回路基板１１は、その第１の制御回路基板１１を置換する第２の制御回路基板１１である。
差込スルーホール３５にデータ格納基板４１が差し込まれると、同一のＩ^２Ｃ ＢＵＳにデータ格納回路１３のシリアルＥＥＰＲＯＭとデータ格納基板４１のシリアルＥＥＰＲＯＭの２つの不揮発性メモリ１３Ｍが接続された状態になる。

図７に示すように、差込スルーホール３５を介して接続されるデータ格納基板４１のシリアルＥＥＰＲＯＭには、アドレス信号Ａ０がインバータ４３を介して反転された／Ａ０が提供される。一方、データ格納回路１３のシリアルＥＥＰＲＯＭにはインバータ４３を介さないアドレス信号Ａ０が提供される。制御回路１５のプロセッサは、アドレス信号／Ａ０を適用してデータ格納基板４１の不揮発性メモリ１３Ｍからデータを読み出し、アドレス信号Ａ０を適用してデータ格納回路１３の不揮発性メモリ１３Ｍにそのデータを格納する。

図３、図６および図７に示すように、この実施形態ではＳｏＣ１６がアドレス信号Ａ０としてＨｉｇｈまたはＬｏｗの何れかの極性を出力するようになっている。制御回路１５のプロセッサは、アドレス信号Ａ０を制御して自身が指定したデータ格納基板４１の不揮発性メモリ１３Ｍのアドレスとデータ格納回路１３の不揮発性メモリ１３Ｍのアドレスを区別して両者にアクセスする。ただし、このようにＳｏＣ１６がアドレス信号Ａ０を出力する構成は必須でなく、アドレス信号Ａ０が回路的にＨｉｇｈ／Ｌｏｗ何れかに固定されていてもよい。プロセッサは、回路的に固定されたアドレス信号Ａ０を前提に、データ格納回路１３の不揮発性メモリ１３Ｍへのアクセスにはアドレス信号Ａ０を適用し、データ格納基板４１の不揮発性メモリ１３Ｍへのアクセスには逆極性のアドレス信号／Ａ０を適用すればよい。

装着検知信号は、差込スルーホール３５にデータ格納基板４１が差し込まれているか否かを制御回路１５のプロセッサが認識するための回路である。図６に示すように、装着検知信号は、ＳｏＣ１６のアナログ入力端子ＡＤＩＮに接続されており、制御回路１５のプロセッサは、その信号レベルを認識する。なお、この実施形態では信号のレベルを検出可能なアナログ入力端子ＡＤＩＮに接続されるものとしているが、Ｈｉｇｈ／Ｌｏｗ何れかのみを検出する２値入力端子に接続されてもよい。
図６に示す例において、装着検知信号はＧＮＤにプルダウン抵抗Ｒｄを介して接続されている。一方、データ格納回路１３の歯状端部３３のうち装着検知に対応する歯状部３３Ｔは、プルアップ抵抗Ｒｕを介して電源Ｖｃｃに接続されている。しかし、プルアップ抵抗Ｒｕを介してプルアップされた歯状部３３Ｔとプルダウン抵抗Ｒｄを介してプルダウンされたアナログ入力端子ＡＤＩＮとは接続されていない。従って、アナログ入力端子ＡＤＩＮは、プルダウン抵抗Ｒｄを介して接続されるＧＮＤのレベル（２値レベルでＬｏｗに属するレベル）である。

図７に示すように、差込スルーホール３５にデータ格納基板４１が差し込まれると、差し込まれたデータ格納基板４１のプルアップ抵抗Ｒｕを介して装着検知の信号が電源Ｖｃｃにプルアップされた状態になる。アナログ入力端子ＡＤＩＮのレベルは、プルアップ抵抗Ｒｕとプルダウン抵抗Ｒｄの分圧比で決まる。その分圧比は、好ましくは２値レベルでＨｉｇｈに属するレベルとなるようにプルアップ抵抗Ｒｕとプルダウン抵抗Ｒｄとが設定されている。制御回路１５のプロセッサは、アナログ入力端子ＡＤＩＮのレベルがＧＮＤレベルから前述の分圧比で決まるレベルに変化したことを認識することで、データ格納基板４１が装着されたと判断する。
装着検知信号を設けることによって、差込スルーホール３５にデータ格納基板４１の歯状端部３３が差し込むだけで、制御回路１５のプロセッサにデータ移行の処理を行わせることができる。データ格納基板４１の不揮発性メモリ１３Ｍに格納されたデータを読み出して制御回路基板１１のデータ格納回路１３の不揮発性メモリ１３Ｍへ格納する処理である。別途、操作を行う手間は不要である。

（実施の形態２）
実施の形態１の図３に示す基板分離部１７と異なる態様の例について述べる。図８は、図３と異なる制御回路基板の制御回路とデータ格納回路とを分離する基板分離部の例を示す説明図である。
図３に示す例では、分離されてデータ格納基板４１となるデータ格納回路１３の実装領域のうち制御回路基板１１の外周側であって基板分離部１７のミシン目と反対の一端側に歯状端部３３が形成されている。それに対して図８に示す例は、基板分離部１７のミシン目と同じ一端側に歯状端部３３が形成されており、制御回路１５から延びる接続配線パターン３７は、基板分離部１７のミシン目の穴と穴の間を通り、さらに歯状端部３３を介してデータ格納回路１３に接続されている。

この態様によれば、基板分離部１７の形状は実施の形態１に比べてやや複雑になるが、実施の形態１の図３および図６に示す例に比べるとデータ格納回路１３の接続配線パターン３７の引き回しは単純になる。図３および図６に示す例では、基板分離部１７のミシン目側とその反対側にある歯状端部３３とにＳＣＬ、ＳＤＡ、Ａ０、ＧＮＤ、Ｖｃｃの５本の接続配線パターンをそれぞれ引き回す必要がない。基板分離部１７のミシン目と同じ一端側に歯状端部３３が形成されており各配線パターンは歯状端部３３を経由して制御回路１５とデータ格納回路１３とを接続するように引き回されている。

（実施の形態３）
図３に示すように、制御回路基板１１が差込スルーホール３５に差し込まれたデータ格納基板４１からデータ格納回路１３にデータを移して格納する処理の進捗を示す表示素子を備えていてもよい。
図３に示す例では、ＳｏＣ１６の１つの出力端子に表示素子としての状態表示ＬＥＤ３１が接続されており、制御回路１５のプロセッサは、状態表示ＬＥＤ３１の点灯、消灯および点滅を制御するものとする。例えば、差込スルーホール３５にデータ格納基板４１が差し込まれていない状態においてプロセッサは状態表示ＬＥＤ３１を消灯させる。差込スルーホール３５にデータ格納基板４１が差し込まれた状態を認識すると、プロセッサは状態表示ＬＥＤ３１を点灯させる。そして、データ格納基板４１が差し込まれた状態を認識したことをトリガとして差し込まれたデータ格納基板４１からデータ格納回路１３へのデータ移行の処理中に、プロセッサは状態表示ＬＥＤ３１を第１の周期（例えば１秒の周期）で点滅させる。

データ移行の処理が完了すると、プロセッサは状態表示ＬＥＤ３１を第２の周期（例えば、３秒の周期）で点滅させ。あるいは、データ移行の完了を状態表示ＬＥＤ３１の点灯で知らせてもよい。その場合、データ移行の開始前および終了後に状態表示ＬＥＤ３１を点灯させることになる。
データ移行の処理中にデータの読み出しあるいはデータの格納に係るエラーが生じてやり直しが必要な場合、プロセッサは状態表示ＬＥＤ３１を第３の周期（例えば０．３秒の周期）で点滅させる。状態表示ＬＥＤ３１は、上述の例のような１つの場合に限らず複数の状態表示ＬＥＤ３１を用いてもよい。複数の状態表示ＬＥＤ３１の組み合わせによって異なる状態を知らせるようにしてもよい。
制御回路基板１１に表示素子を設けてデータ移行の進捗を知らせることによって、作業者はデータ移行の処理が開始されたこと、処理が正常に行われていること、あるいはやり直しが必要なこと、処理が完了したことを認識できる。従って、データ移行の作業を安心して、かつ効率的に行える。

制御回路基板１１に表示素子を設けることに代えて、操作部２１を用いてデータ移行の進捗を作業者に知らせる態様も考えられる。この態様によれば、データ移行の進捗を作業者に知らせるためにのみ制御回路基板１１に表示素子を設ける必要がない。また、操作部２１の画面を介してデータ移行の詳細な情報を作業者に提供することができる。
また、操作部２１は、操作を受け付けることもできるので、操作部２１を介してデータ移行の処理開始の指示を受け付けるようにしてもよい。
さらに、

（実施の形態４）
前述したように、この実施形態による画像処理装置１００は、画像処理装置１００の保守の履歴を管理する管理サーバー１０４と通信部２５を介して通信してもよい。その場合、制御回路基板１１の交換およびそれに伴うデータ移行の処理も保守の履歴の一つといえる。制御回路１５のプロセッサは、制御回路基板１１が交換された後に、制御回路基板１１の交換およびデータ移行に係る情報を保守の履歴として管理サーバー１０４に送信する。

管理サーバー１０４に送信する情報として、データ格納基板４１に格納されたデータの全部または一部が含まれてもよい。特に、ユーザーへの課金に係るデータや画像処理装置１００の制御に大きく影響するデータは、新たな制御回路基板１１のデータ格納回路１３に格納するだけでなく、管理サーバー１０４にも格納してくようにすればよい。制御回路基板１１の交換が必要になった真の原因が制御回路基板１１自身の故障でなく外部の原因である場合がある。その場合、交換後の制御回路基板１１も外部の原因によって再度故障しデータ格納回路１３に格納されているデータが消失することも考えられる。管理サーバー１０４にもデータ移行に係るデータの全部または一部を格納しておけば、管理サーバー１０４に格納されたデータを用いて消失したデータ（の一部）を回復できる可能性がある。

≪フローチャート≫
以上に述べた制御回路基板１１の交換に係る作業およびデータ移行の処理についてフローチャートを参照しながら説明する。
図９は、この実施形態において制御回路基板１１を交換する際に保守作業者が行う作業の手順を示すフローチャートである。

図９に示すように、保守作業者は、制御回路基板１１の交換を必要とする状況か否かを判定する（ステップＳ１１）。交換の必要がない場合は（ステップＳ１１のＮｏ）、処理を終了する。
制御回路基板１１の交換を必要とする場合（ステップＳ１１のＹｅｓ）、作業者は画像処理装置１００の電源をオフして装着されている制御回路基板１１（第１の制御回路基板）を取り外し、新たな制御回路基板１１（第２の制御回路基板）を装着する（ステップＳ１３）。
取り外した第１の制御回路基板の基板分離部１７のミシン目の個所を折って第１の制御回路基板からデータ格納回路１３の実装部分（データ格納基板４１）を取り出す（ステップＳ１５）。

そして、データ格納基板４１の歯状端部３３を第２の制御回路基板の差込スルーホール３５に差し込む（ステップＳ１７）。
データ格納基板４１が差込スルーホール３５に差し込まれた状態で画像処理装置１００の電源をオンする。電源がオンされて第２の制御回路基板の制御回路１５のプロセッサが処理を開始すると、データ格納基板４１が差込スルーホール３５に差し込まれた状態を認識する。そして、データ格納基板４１に格納されたデータを読み出して第２の制御回路基板のデータ格納回路１３に格納する処理を開始する（ステップＳ１９）。プロセッサが行う処理は、図１０に示されており、詳細は後述する。

データ移行の処理が完了するのを待って（ステップＳ２１）、保守作業者は画像処理装置１００の電源をオフし、差込スルーホール３５に差し込まれたデータ格納基板４１を取り外す（ステップＳ２３）。この実施形態では、データ移行の処理が完了するとプロセッサは電源がオフされるのを待つものとする。即ち、電源がオフされるのを待たずに通常の画像処理装置１００の制御を開始することはしないものとする。
以上が制御回路基板を交換する際に保守作業者が行う処理の手順の一例である。
その後、画像処理装置１００の電源をオンすると、データ移行の処理が完了した第２の制御回路基板１１は、画像処理装置１００の画像処理に係る通常の制御を開始する。

続いて、プロセッサが差込スルーホール３５に差し込まれたデータ格納基板４１からデータを読み出して第２の制御回路基板のデータ格納回路１３に格納する処理について述べる。
図１０この実施形態において、第２の制御回路基板の制御回路１５のプロセッサが、差込スルーホールに差し込まれたデータ格納基板からデータを読み出して新たな制御回路基板のデータ格納回路に格納する処理の例を示すフローチャートである。
図１０に示すように、プロセッサは、電源がオンされるとアナログ入力端子ＡＤＩＮのレベルを参照し、差込スルーホール３５にデータ格納基板４１が差し込まれた状態か否かを判定する（ステップＳ３１）。

データ格納基板４１が差し込まれていないと判断した場合は（ステップＳ３１のＮｏ）、画像処理装置１００の画像処理に係る通常の処理を行う。通常の処理については説明を省略する。
前記ステップＳ３１の判定においてデータ格納基板４１が差し込まれていると判断した場合（ステップＳ３１のＹｅｓ）、プロセッサは状態表示ＬＥＤ３１を点灯させる（ステップＳ３３）。

そして、差込スルーホール３５に差し込まれたデータ格納基板４１の不揮発性メモリ１３Ｍに格納されたデータを順次読み出して、読み出したデータを第２の制御回路基板のデータ格納回路１３の不揮発性メモリ１３Ｍに格納するデータ移行の処理を実行する（ステップＳ３５）。データ移行の処理の実行中、プロセッサは状態表示ＬＥＤ３１を第１の周期（例えば、１秒の周期）で点滅させる（ステップＳ３７）。
差込スルーホール３５に差し込まれたデータ格納基板４１の不揮発性メモリ１３Ｍに格納された何れのデータについても、第２の制御回路基板のデータ格納回路１３の対応する記憶領域に格納し終えるまで（ステップＳ３９のＮｏのループ）、プロセッサは、データの読み出しと格納を繰り返す。また、状態表示ＬＥＤ３１を第１の周期で点滅させる。

データ格納基板４１の不揮発性メモリ１３Ｍに格納されたデータの読み出しとデータ格納回路１３への書き込みが完了したら（ステップＳ３９のＹｅｓ）、プロセッサは状態表示ＬＥＤ３１を第２の周期（例えば、３秒の周期）で点滅させる（ステップＳ４１）。そして、電源オフされるまでループする（ステップＳ４３のループ）。図１０において、ステップＳ４３は、電源がオフされたか否かの判定として示しているが、実際は電源のオフに伴ってプロセッサは回路的にリセットされて処理を停止する。即ち、ステップＳ４３の判定がＹｅｓになることはなくリセットによって処理が終了する。

以上の本開示において、基板分離部の具体的態様として基板に一列に並ぶミシン目状の穴を形成する態様を示したが、基板分離部の態様はそれに限るものでない。例えば、基板にＶ次状の溝を形成する態様も考えられる。特別な道具を必要とせずに制御回路基板からデータ格納回路の実装部分を不可逆的に分離できるものであればよい。
また、基板の表裏の少なくとも何れかには、銅などによる導電層による配線パターンが形成されているものとする。配線パターンが露出するとは、導電層の上にレジスト層などの絶縁層が形成されていないことを表している。露出した配線パターンどうしが接触することによって、一方の配線パターンと他方の配線パターンとが通電する。
スルーホールは基板のオモテ面から裏面へ貫通して側壁に導電層を有する穴である。

本開示に係る発明には、上述した複数の実施の形態のうちの何れかを組み合わせたものも含まれる。
前述した実施の形態の他にも、本開示について種々の変形例があり得る。それらの変形例は、本開示の範囲に属さないと解されるべきものではない。本開示に係る発明には、請求の範囲と均等の意味および前記範囲内でのすべての変形とが含まれるべきである。

１１：制御回路基板、 １３：データ格納回路、 １３Ｍ：不揮発性メモリ、 １５：制御回路、 １６：ＳｏＣ、 １７：基板分離部、 １９：画像処理部、 １９Ｅ：エンジン部、 １９Ｆ：原稿送り装置、 １９Ｐ：印刷部、 １９Ｒ：走査読取部、 １９Ｓ：スキャナ部、 １９Ｔ：排出トレイ部、 ２１：操作部、 ２３：音響出力部、 ２５：通信部、 ３１：状態表示ＬＥＤ、 ３３：歯状端部、 ３３Ｔ：歯状部、 ３５：差込スルーホール、 ３５Ｈ：スルーホール、 ３７：接続配線パターン、 ３９：露出パターン、 ４１データ格納基板、 ４３：インバータ
１００：画像処理装置、 １０２：ホストＰＣ、 １０４：管理サーバー

Claims (11)

1. 不揮発性メモリを有するデータ格納回路とそのデータ格納回路に格納されたデータを用いて装置を制御する制御回路とが一枚の基板に実装された回路基板であって、
   前記基板は、前記制御回路の実装領域と前記データ格納回路の実装領域とを分離するための基板分離部および前記基板分離部を跨いで前記データ格納回路と前記制御回路とを接続する複数の接続配線パターンを有し、
   前記基板分離部において分離された前記データ格納回路の実装領域であるデータ格納基板は、一端の方向へ向けて突出しそれぞれ配線パターンが露出する複数の歯状部からなる歯状端部を有し、各歯状部における配線パターンは前記複数の接続配線パターンの何れかと導通し、
   前記制御回路の実装領域は、複数のスルーホールからなり前記データ格納基板の歯状端部を受け入れる差込スルーホールを有し、各スルーホールは前記複数の接続配線パターンの何れかと導通して露出する配線パターンを有し、
   第１の回路基板を第２の回路基板に置換する際、前記第１の回路基板から分離された第１のデータ格納基板の歯状端部が第２の回路基板の差込スルーホールに差し込まれた状態で、前記第２の回路基板の制御回路が、前記第１のデータ格納基板に格納されたデータを前記第２の回路基板のデータ格納回路に格納する制御回路基板。
2. 前記第２の回路基板の制御回路は、差込スルーホールに前記第１のデータ格納基板の歯状端部が差し込まれて前記歯状端部に露出する配線パターンと前記差込スルーホールに露出する配線パターンとが導通した状態か否かを判定し、前記歯状端部の配線パターンと前記差込スルーホールの配線パターンとが導通していると判定した場合に、前記第１のデータ格納基板に格納されたデータを前記第２の回路基板のデータ格納回路に格納する請求項１に記載の制御回路基板。
3. 前記複数の接続配線パターンは、前記制御回路が前記データ格納回路に対して行うデータの読み書きに係る信号および前記差込スルーホールに前記歯状端部が差し込まれた状態か否かを検出する装着検知信号の配線パターンを含み、
   前記第２の回路基板の制御回路は、前記装着検知信号の検出に基づいて前記第１のデータ格納基板の歯状端部が前記第２の回路基板の差込スルーホールに差し込まれた状態か否かを判定する請求項２に記載の制御回路基板。
4. 前記第２の回路基板は、前記第１のデータ格納基板に格納されたデータの前記第２の回路基板のデータ格納回路へのデータの格納に係る状態、進捗の少なくとも何れかを表示するための表示素子を有する請求項１または２に記載の制御回路基板。
5. ユーザーに情報を表示して操作を受け付ける操作部をさらに備え、
   前記第２の回路基板の制御回路は、前記操作部を制御して前記第１のデータ格納基板に格納されたデータの前記第２の回路基板のデータ格納回路へのデータの格納に係る操作を受け付け、前記データの格納に係る状態、進捗の少なくとも何れかを前記操作部に表示する請求項１または２に記載の制御回路基板。
6. ユーザーに音または音声で情報を知らせる音響出力部をさらに備え、
   前記第２の回路基板の制御回路は、前記音響出力部を制御して前記第１のデータ格納基板に格納されたデータの前記第２の回路基板のデータ格納回路へのデータの格納に係る状態、進捗の少なくとも何れかを知らせる請求項５に記載の制御回路基板。
7. 保守の履歴を管理する管理サーバーと通信する通信部をさらに備え、
   前記第２の回路基板の制御回路は、前記第１の回路基板から前記第２の回路基板への置換に伴い前記第１のデータ格納基板に格納されたデータを前記第２の回路基板のデータ格納回路へ格納する場合、前記通信部を介して前記置換および前記データの格納に係る保守履歴を前記管理サーバーへ提供する請求項１に記載の制御回路基板。
8. 前記データ格納基板は、前記歯状端部の各歯状部の間隔がおもて面視と裏面視とで非対称となるように形成されている請求項１に記載の制御回路基板。
9. 前記データ格納基板は、前記歯状端部が異なる太さの歯状部を含みおもて面視と裏面視とで太さの異なる歯状部が非対称に並ぶ請求項１に記載の制御回路基板。
10. 請求項１～３および７～９の何れかに記載の制御回路基板と、
    前記制御回路基板により制御され画像処理を行う画像処理部を備える画像処理装置。
11. 不揮発性メモリを有するデータ格納回路と前記データ格納回路に格納されたデータを用いて装置を制御する制御回路とが一枚の基板に実装された回路基板を他の回路基板に置換する方法であって、
    前記基板は、前記制御回路の実装領域と前記データ格納回路の実装領域とを分離するための基板分離部および前記基板分離部を跨いで前記データ格納回路と前記制御回路とを接続する複数の接続配線パターンを有し、
    前記基板分離部において分離された前記データ格納回路の実装領域であるデータ格納基板は、一端の方向へ向けて突出しそれぞれ配線パターンが露出する複数の歯状部からなる歯状端部を有し、各歯状部における配線パターンは前記複数の接続配線パターンの何れかと導通し、
    前記制御回路の実装領域は、複数のスルーホールからなり前記データ格納基板の歯状端部を受け入れる差込スルーホールを有し、各スルーホールは前記複数の接続配線パターンの何れかと導通して露出する配線パターンを有し、
    前記置換が、
    第１の回路基板を取り外してその基板分離部において第１のデータ格納基板を分離するステップと、
    第１の回路基板に代えて第２の回路基板を装着するステップと、
    前記第１のデータ格納基板の歯状端部を第２の回路基板の差込スルーホールに差し込むステップと、
    第２の回路基板の制御回路に、第１のデータ格納基板に格納されたデータを第２の回路基板のデータ格納回路に格納する処理を行わせるステップとを備える制御回路基板の置換方法。