JP2024007167A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2024007167A
JP2024007167A JP2022108449A JP2022108449A JP2024007167A JP 2024007167 A JP2024007167 A JP 2024007167A JP 2022108449 A JP2022108449 A JP 2022108449A JP 2022108449 A JP2022108449 A JP 2022108449A JP 2024007167 A JP2024007167 A JP 2024007167A
Authority
JP
Japan
Prior art keywords
insulating film
trench
film
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022108449A
Other languages
English (en)
Inventor
寛之 有江
Hiroyuki Arie
孝行 五十嵐
Takayuki Igarashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2022108449A priority Critical patent/JP2024007167A/ja
Priority to US18/319,248 priority patent/US20240014067A1/en
Priority to CN202310756652.7A priority patent/CN117352534A/zh
Publication of JP2024007167A publication Critical patent/JP2024007167A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

Figure 2024007167000001
【課題】ＤＴＩを有する半導体装置において、素子間におけるリーク電流の発生を防ぐ。
【解決手段】半導体基板ＳＢと、半導体基板ＳＢ上のＢＯＸ膜ＢＸと、ＢＯＸ膜ＢＸ上の半導体層ＳＬと、半導体層ＳＬの上面から、ＢＯＸ膜ＢＸの上面に達するトレンチＤ１と、トレンチＤ１の両側の側面を覆い、トレンチＤ１の底部でＢＯＸ膜ＢＸの上面と接する絶縁膜ＩＦ３と、トレンチＤ１内において対向する絶縁膜ＩＦ３同士の間に形成され、底面が絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面よりも下のＢＯＸ膜ＢＸ内に位置するトレンチＤ２と、トレンチＤ２内に埋め込まれた絶縁膜ＩＦ５と、絶縁膜ＩＦ５に内包され、一部が当該界面と同じ高さに位置する空隙Ｖ１と、を有する半導体装置を用いる。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に、ＤＴＩを有する半導体装置およびその製造方法に適用して有効な技術に関するものである。
トランジスタの短チャネル特性の抑制および、素子ばらつきの抑制が可能な半導体装置として、現在、ＳＯＩ基板を用いた半導体装置が使用されている。ＳＯＩ基板は、高抵抗なＳｉ（シリコン）などからなる支持基板上にＢＯＸ（Buried Oxide）膜（埋め込み酸化膜）が形成され、ＢＯＸ膜上にＳｉ（シリコン）を主に含む薄い半導体層（シリコン層、ＳＯＩ層）が形成された基板である。
また、半導体基板に形成した素子同士を電気的に分離する構造として、半導体基板の上面に形成された溝内に絶縁膜を埋め込んだ素子分離膜を形成することが知られている。
例えば、特許文献１（特開２０１１－６６０６７号公報）には、半導体基板の上面上に素子分離膜を形成し、さらに、当該素子分離膜よりも深い溝内に、内部に空隙を有する素子分離膜を形成することが記載されている。
特開２０１１－６６０６７号公報
ＳＯＩ基板に半導体素子を搭載する場合、ＢＯＸ膜上の半導体層を貫通してＢＯＸの上面に接する深い素子分離膜、つまりＤＴＩを形成することが考えられる。しかし、当該素子分離膜により半導体層を完全に分離しても、素子分離膜の底面とＢＯＸ膜との界面（酸化膜界面）を通じてリーク電流が流れる場合がある。その場合、半導体素子の耐圧が確保できず、半導体装置の信頼性が低下する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、半導体基板と、半導体基板上の第１絶縁膜と、第１絶縁膜上の半導体層と、半導体層の上面から、第１絶縁膜の上面に達する第１トレンチと、第１トレンチの両側の側面を覆い、第１トレンチの底部で第１絶縁膜の上面と接する第２絶縁膜と、第１トレンチ内において対向する第２絶縁膜同士の間に形成され、底面が第２絶縁膜と第１絶縁膜との界面よりも下の第１絶縁膜内に位置する第２トレンチと、第２トレンチ内に埋め込まれた第３絶縁膜と、第３絶縁膜に内包され、一部が界面と同じ高さに位置する空隙と、を有するものである。
一実施の形態である半導体装置の製造方法は、半導体基板と、半導体基板上に順に形成された第１絶縁膜および半導体層を備えたＳＯＩ基板を準備する工程と、半導体層の上面から、第１絶縁膜の上面に達する第１トレンチを形成する工程と、第１トレンチの両側の側面および底面を覆う第２絶縁膜を形成する工程と、半導体層の上面に対して垂直な方向において第２絶縁膜を貫通し、第１絶縁膜の途中深さに達する第２トレンチを形成する工程と、第２トレンチ内を埋め込み、空隙を内包する第３絶縁膜を形成する工程と、を有するものである。空隙の一部は、第１絶縁膜と第２絶縁膜との界面と同じ高さに位置する。
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造工程中の断面図である。 図２に続く半導体装置の製造工程中の断面図である。 図３に続く半導体装置の製造工程中の断面図である。 図４に続く半導体装置の製造工程中の断面図である。 図５に続く半導体装置の製造工程中の断面図である。 図６に続く半導体装置の製造工程中の断面図である。 図７に続く半導体装置の製造工程中の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の製造工程中の断面図である。 図１０に続く半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 図１２に続く半導体装置の製造工程中の断面図である。 図１３に続く半導体装置の製造工程中の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の製造工程中の断面図である。 図１６に続く半導体装置の製造工程中の断面図である。 図１７に続く半導体装置の製造工程中の断面図である。 比較例の半導体装置を示す要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その言及した数に限定されるものではなく、言及した数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、本願では、半導体基板と、その上に順に積層したＢＯＸ膜および半導体層とを含む積層基板をＳＯＩ（Silicon On Insulator）基板と呼ぶ。また、ＢＯＸ膜上の当該半導体層を、ＳＯＩ層と呼ぶ場合がある。
（実施の形態１）
＜半導体装置の構造＞
以下では、本実施の形態におけるＳＯＩ基板に形成されたＤＴＩ（Deep Trench Isolation）の構造を、図１を用いて説明する。図１は、本実施の形態に係る半導体装置を示す断面図である。
図１に示すように、本実施の形態の半導体装置は、支持基板である半導体基板ＳＢ、半導体基板ＳＢ上のＢＯＸ膜ＢＸ、および、ＢＯＸ膜ＢＸ上のＳＯＩ層である半導体層ＳＬからなるＳＯＩ基板を有している。半導体基板ＳＢは、例えば５００μｍ～７００μｍ程度の厚さを有し、例えば７５０Ωｃｍ以上の高い抵抗を有する単結晶シリコン基板である。ＢＯＸ膜ＢＸは、例えば酸化シリコン（ＳｉＯ２）膜からなる。ＢＯＸ膜ＢＸの厚さは、例えば、０．５μｍより大きい。半導体層ＳＬは、単結晶シリコンからなる半導体層である。半導体層ＳＬの膜厚は、例えば５μｍである。半導体基板ＳＢはグランド電位に接続されていてもよい。
半導体層ＳＬ上には、複数の半導体素子が形成されている。ここでいう半導体素子とは、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などである。半導体素子同士は、半導体層ＳＬの上面に形成された、比較的浅いトレンチ（分離溝）Ｄ３内に埋め込まれた絶縁膜からなる素子分離膜ＥＩ２により互いに分離されている。素子分離膜ＥＩ２は、例えば主に酸化シリコンからなる。
素子分離膜ＥＩ２から露出する半導体層ＳＬの上面には、所定の深さで不純物が導入された半導体領域（拡散領域）ＤＲが形成されている。半導体領域ＤＲは、例えばＭＯＳＦＥＴのソース領域、ドレイン領域、または、半導体層ＳＬを所定の電位で固定するためのコンタクト層を構成している。半導体層ＳＬ、素子分離膜ＥＩ２および半導体領域ＤＲのそれぞれの上には、層間絶縁膜ＩＬが形成されている。層間絶縁膜ＩＬは、主に酸化シリコンからなる。層間絶縁膜ＩＬの上面は平坦化されている。
層間絶縁膜ＩＬは、上面から下面を貫通する接続孔を複数有している。接続孔は、その底部において半導体領域ＤＲの上面を露出している。各接続孔内には、コンタクトプラグＣＰが埋め込まれている。コンタクトプラグＣＰは、例えば主にＷ（タングステン）からなる導電性接続部である。図示は省略するが、コンタクトプラグＣＰと半導体領域ＤＲとの間には、接続抵抗を低減するためのシリサイド層が形成されていてもよい。
層間絶縁膜ＩＬ上およびコンタクトプラグＣＰ上には、金属膜からなる複数の配線Ｍ１が形成されている。配線Ｍ１は例えばＣｕ（銅）またはＡｌ（アルミニウム）などからなる。コンタクトプラグＣＰは配線Ｍ１の上面に接続されている。つまり、半導体領域ＤＲは、コンタクトプラグＣＰを介して配線Ｍ１に電気的に接続されている。図示は省略しているが、配線Ｍ１の側面は、配線層を構成する絶縁膜に覆われていてもよく、当該配線層上に複数の配線層が積層されていてもよい。
本実施の形態の半導体装置は、素子分離膜ＥＩ２の他に、素子分離膜ＥＩ２よりも深い素子分離膜ＥＩ１を有している。素子分離膜ＥＩ１の一部は、素子分離膜ＥＩ２と、当該素子分離膜ＥＩ２の下の半導体層ＳＬを縦方向において貫通し、ＢＯＸ膜ＢＸに達するトレンチＤ１内に形成されている。ここでいう縦方向とは、半導体層ＳＬの上面に対して垂直な方向（垂直方向、厚さ方向、高さ方向、深さ方向）である。
トレンチＤ１は、半導体層ＳＬの上面に沿う方向において、延在している。つまり、トレンチＤ１は図１の奥行方向に延在している。素子分離膜ＥＩ１の他の一部は、後述するトレンチＤ２内に形成されている。トレンチＤ１は、半導体層ＳＬの上面から下面に亘って貫通している。トレンチＤ１の底面はＢＯＸ膜ＢＸの上面に達している。つまり、トレンチＤ１はトレンチＤ３および素子分離膜ＥＩ２よりも深い。トレンチＤ１の側面における半導体層ＳＬ内には、ｐ型不純物（例えばＢ（ホウ素））が導入されている。
トレンチＤ１内には、トレンチＤ１の両側の側面上のそれぞれには、当該側面と、トレンチＤ１の底面（ＢＯＸ膜ＢＸの上面）とを連続的に覆う絶縁膜ＩＦ３が形成されている。絶縁膜ＩＦ３は、例えば酸化シリコンからなる。絶縁膜ＩＦ３は、トレンチＤ１の底面の全部を覆っておらず、当該底面の中央部を露出している。絶縁膜ＩＦ３の底面はＢＯＸ膜ＢＸの上面と接している。平面視におけるトレンチＤ１の短手方向において、ＢＯＸ膜ＢＸに接する絶縁膜ＩＦ３の幅は、約８００ｎｍ以下である。当該短手方向において、絶縁膜ＩＦ３は後述するトレンチＤ２および絶縁膜ＩＦ５により２つに分離されている。ここでいう、ＢＯＸ膜ＢＸに接する絶縁膜ＩＦ３の幅とは、分離された当該２つの絶縁膜ＩＦ３を含む構造の幅である。絶縁膜ＩＦ３の当該幅は、トレンチＤ１の短手方向におけるトレンチＤ１の下端の幅と同義である。
また、トレンチＤ１の両側の側面上のそれぞれは、絶縁膜ＩＦ３を介して絶縁膜ＩＦ４により覆われている。絶縁膜ＩＦ４は、絶縁膜ＩＦ３の側面のうち、半導体層ＳＬ側とは反対側の側面と、トレンチＤ１の底面を覆う絶縁膜ＩＦ３の上面とを連続的に覆っている。半導体層ＳＬの上面に沿う方向（横方向）における、絶縁膜ＩＦ３、ＩＦ４のそれぞれの端部のうち、トレンチＤ１の中央側の端部は、トレンチＤ１の中央から同等の距離で終端している。言い換えれば、平面視において、絶縁膜ＩＦ３、ＩＦ４のそれぞれのトレンチＤ１の中央側の終端部は互いに重なっている。絶縁膜ＩＦ４は、例えば酸化シリコンからなる。
絶縁膜ＩＦ４のトレンチＤ１の中央側の側面（上記終端部）と、絶縁膜ＩＦ３のトレンチＤ１の中央側の終端部とは、トレンチＤ２の側面を構成している。トレンチＤ２は、半導体層ＳＬの上面近傍から、絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面よりも下（半導体基板ＳＢ側）のＢＯＸ膜ＢＸ内に達する、トレンチＤ１より深い凹部である。つまり、トレンチＤ２の底面は、絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面よりも下のＢＯＸ膜ＢＸ内に位置している。言い換えれば、トレンチＤ２は、ＢＯＸ膜ＢＸの途中深さに達している。トレンチＤ２の側面は、上から順に絶縁膜ＩＦ４の側面、絶縁膜ＩＦ３の側面、およびＢＯＸ膜ＢＸの側面により構成されている。トレンチＤ２の側面は主に絶縁膜ＩＦ４の側面により構成されている。トレンチＤ２は、半導体層ＳＬの上面に沿う方向において、延在している。つまり、トレンチＤ２は図１の奥行方向に延在している。
トレンチＤ２内には、空隙Ｖ１を内包する絶縁膜ＩＦ５が埋め込まれている。トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ４同士の間に亘って、絶縁膜ＩＦ５が埋め込まれている。つまり、トレンチＤ１内には、トレンチＤ１の側面から中央に向かって順に、絶縁膜ＩＦ３、ＩＦ４およびＩＦ５が形成されている。絶縁膜ＩＦ３、ＩＦ４およびＩＦ５のそれぞれの上端は、素子分離膜ＥＩ２および半導体層ＳＬのそれぞれの上面の高さとほぼ同じ高さに位置している。素子分離膜ＥＩ２の上面および半導体層ＳＬの最上面のそれぞれの上に、絶縁膜ＩＦ３、ＩＦ４およびＩＦ５は形成されていない。絶縁膜ＩＦ５の下端は、トレンチＤ２の底部においてＢＯＸ膜ＢＸの底面に接している。つまり、絶縁膜ＩＦ５はトレンチＤ１の底面より下のトレンチＤ２内を埋め込んでいる。絶縁膜ＩＦ５は、例えば酸化シリコンからなる。
空隙Ｖ１は、トレンチＤ２内においてトレンチＤ２の底部近傍に形成されている。空隙Ｖ１の周囲は全て絶縁膜ＩＦ５で覆われている。すなわち、空隙Ｖ１は絶縁膜ＩＦ５以外の膜には触れておらず、トレンチＤ２の側面および底面から離間している。空隙Ｖ１の少なくとも一部は、絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面、および、半導体層ＳＬとＢＯＸ膜との界面のそれぞれと同じ高さに位置している。
トレンチＤ１、Ｄ２の内部の絶縁膜ＩＦ３、ＩＦ４、ＩＦ５および空隙Ｖ１は、素子分離膜ＥＩ１を構成している。素子分離膜ＥＩ１は、素子分離膜ＥＩ２よりも深さが深い素子分離構造（素子分離領域）であり、所謂ＤＴＩである。なお、トレンチＤ１、Ｄ２も素子分離膜ＥＩ１を構成していると考えてもよい。素子分離膜ＥＩ１は、半導体層ＳＬ上に形成（搭載）された複数の半導体素子同士を電気的に分離している。
ここでは、素子分離膜ＥＩ１が１つの空隙Ｖ１を有する構造について説明したが、空隙Ｖ１上の絶縁膜ＩＦ５内に他の空隙が１または複数形成されていてもよい。
＜半導体装置の製造方法＞
以下に、図２～図８および図１を参照しながら、本実施の形態の半導体装置の製造方法を説明する。図２～図８は、本実施の形態の半導体装置の製造工程中の断面図である。
まず、図２に示すように、上方にＢＯＸ膜ＢＸおよび半導体層ＳＬが順に積層された半導体基板ＳＢを準備する。半導体基板ＳＢはＳｉ（シリコン）からなる支持基板であり、半導体基板ＳＢ上のＢＯＸ膜ＢＸは酸化シリコン膜であり、ＢＯＸ膜ＢＸ上の半導体層ＳＬは単結晶シリコンからなる層である。ＢＯＸ膜ＢＸの膜厚は０．２～２μｍである。ここでは、ＢＯＸ膜ＢＸの膜厚は例えば１．５μｍである。半導体層ＳＬの膜厚は、０．５～１５μｍである。ここでは、半導体層ＳＬの膜厚は５μｍである。
半導体基板ＳＢ、ＢＯＸ膜ＢＸおよび半導体層ＳＬからなるＳＯＩ基板はＳＩＭＯＸ（Silicon Implanted Oxide）法で形成することができる。つまり、Ｓｉ（シリコン）からなる半導体基板ＳＢの主面に高いエネルギーでＯ２（酸素）をイオン注入し、その後の熱処理でＳｉ（シリコン）と酸素とを結合させ、半導体基板の表面よりも少し深い位置に埋込み酸化膜（ＢＯＸ膜）を形成することで、ＳＯＩ基板を形成することができる。また、ＳＯＩ基板は、表面に酸化膜を形成した半導体基板ＳＢと、もう１枚のＳｉ（シリコン）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側のシリコン層を研磨して薄膜化することで形成することもできる。
続いて、周知の方法を用いて素子分離膜ＥＩ２を形成する。素子分離膜ＥＩ２は、ＳＯＩ基板の上面に形成され、半導体基板ＳＢの途中深さまで達するトレンチＤ３内に埋め込まれた絶縁膜からなる。素子分離膜ＥＩ２は、例えばＳＴＩ（Shallow Trench Isolation）構造を有し、主に酸化シリコンにより構成される。
ここでは、ＳＴＩ構造を有する素子分離膜ＥＩ２を形成することについて説明したが、素子分離膜ＥＩ２は、ＬＯＣＯＳ（LOCal Oxidation of Silicon）構造を有していてもよい。
続いて、半導体層ＳＬ上および素子分離膜ＥＩ２上に、絶縁膜ＩＦ１、ＩＦ２を順に形成する。絶縁膜ＩＦ１は、例えば窒化シリコン（Ｓｉ３Ｎ４）からなる。絶縁膜ＩＦ２は、例えば酸化シリコンからなる。絶縁膜ＩＦ１、ＩＦ２は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成できる。
次に、図３に示すように、絶縁膜ＩＦ２上にフォトレジスト膜ＰＲを形成する。フォトレジスト膜ＰＲは、素子分離膜ＥＩ２の直上に開口部を有するレジストパターンである。続いて、フォトレジスト膜ＰＲをマスク（エッチング防止マスク）として用いて絶縁膜ＩＦ２、ＩＦ１および素子分離膜ＥＩ２のそれぞれの一部を除去する。これにより、トレンチＤ３の底面である半導体層ＳＬの上面を露出させる。これにより、トレンチＤ１を形成する。
次に、図４に示すように、フォトレジスト膜ＰＲを除去した後、絶縁膜ＩＦ１、ＩＦ２をハードマスクとして用いてドライエッチングを行う。これにより、トレンチＤ３の底面からＢＯＸ膜ＢＸの上面に亘って半導体層ＳＬの一部を除去する。すなわち、トレンチＤ１がＢＯＸ膜ＢＸまで達するように、トレンチＤ１を掘り下げる。この工程により、ＢＯＸ膜ＢＸの上面が露出する。ここではシリコンを選択的に除去するため、酸化シリコンからなる絶縁膜であるＢＯＸ膜ＢＸはエッチストッパとして働く。したがって、ＢＯＸ膜ＢＸの上面はほぼ後退せず、平坦なままである。
次に、図５に示すように、絶縁膜ＩＦ２を除去する。続いて、トレンチＤ１の側面および底面を含む半導体層ＳＬ上、および、絶縁膜ＩＦ１上を覆うように、絶縁膜ＩＦ３を形成（堆積）する。絶縁膜ＩＦ３は例えば酸化シリコンからなる。絶縁膜ＩＦ３は例えばＣＶＤ法により形成できる。絶縁膜ＩＦ３の膜厚はトレンチＤ１の開口幅の１/２より小さい。このため、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ３同士は互いに離間している。
続いて、イオン注入法により、トレンチＤ１の側面にｐ型不純物（例えばＢ（ホウ素））を打ち込む。ここでは、半導体層ＳＬの上面に対して斜めの方向から行うイオン注入、すなわち斜めイオン注入により、不純物を導入する。不純物は、絶縁膜ＩＦ３を貫通して半導体層ＳＬ内に打ち込まれる。
次に、図６に示すように、トレンチＤ１内を含む絶縁膜ＩＦ３上を覆うように、絶縁膜ＩＦ４を形成（堆積）する。絶縁膜ＩＦ４は例えば酸化シリコンからなる。絶縁膜ＩＦ４は、ＰＳＧ（Phosphorus Silicate Glass）膜またはＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜である。絶縁膜ＩＦ４は例えばＣＶＤ法により形成できる。絶縁膜ＩＦ４の膜厚はトレンチＤ１の両側の側面を覆う絶縁膜ＩＦ３同士の間の開口幅の１／２より小さい。このため、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ４同士は互いに離間している。
続いて、エッチバックを行うことで、絶縁膜ＩＦ３、ＩＦ４のそれぞれの一部を除去し、さらに、トレンチＤ１の底面を一部後退させ、トレンチＤ２を形成する。このエッチバック工程では、トレンチＤ１の外において半導体層ＳＬの上面上の絶縁膜ＩＦ４、ＩＦ３を除去し、絶縁膜ＩＦ１の上面を露出させる。また、トレンチＤ１の底部では、当該エッチバックにより絶縁膜ＩＦ４、ＩＦ３が除去されてＢＯＸ膜ＢＸの上面が露出し、さらにエッチバックを続けることでＢＯＸ膜ＢＸの上面の一部をＢＯＸ膜ＢＸの途中深さまで後退させる。これにより、半導体層ＳＬの上面近傍からＢＯＸ膜ＢＸの途中深さまで達するトレンチＤ２が形成される。
すなわち、ＢＯＸ膜ＢＸの上面を露出させるエッチバックを行った後、さらにエッチバックを行う時間を延長している。これにより、トレンチＤ２の幅は広がるため、後述する空隙Ｖ１が形成され易くなる。
上記エッチバックでは、トレンチＤ１の側面を覆う絶縁膜ＩＦ３、ＩＦ４は除去されずに残る。また、トレンチＤ１の側面を覆う絶縁膜ＩＦ４の直下においてトレンチＤ１の底面を覆う絶縁膜ＩＦ３は、除去されずに残る。トレンチＤ２の側面は、上から順に絶縁膜ＩＦ４の側面、絶縁膜ＩＦ３の側面、およびＢＯＸ膜ＢＸの側面により構成されている。
次に、図７に示すように、トレンチＤ２内を含むＢＯＸ膜ＢＸ上、絶縁膜ＩＦ１上、絶縁膜ＩＦ３上および絶縁膜ＩＦ４上に、例えばＣＶＤ法により絶縁膜ＩＦ５を形成する。これにより、トレンチＤ２内を埋め込む。絶縁膜ＩＦ５の膜厚は、トレンチＤ２の開口幅の１／２以上である。したがって、トレンチＤ２の両側の側面のそれぞれを覆う絶縁膜ＩＦ５同士は、トレンチＤ２の短手方向（横方向）におけるトレンチＤ２の中央部にて互いに接触している。すなわち、トレンチＤ１の一方の側面を覆う絶縁膜ＩＦ３、ＩＦ４およびＩＦ５の合計の膜厚は、トレンチＤ１の開口幅の１／２以上である。絶縁膜ＩＦ５の一部は絶縁膜ＩＦ１の上面を覆い、他の一部はトレンチＤ２内を埋め込んでいる。絶縁膜ＩＦ５は、例えば酸化シリコンからなる。絶縁膜ＩＦ５は、ＰＳＧ膜またはＴＥＯＳ膜である。
絶縁膜ＩＦ５の成膜工程では、絶縁膜ＩＦ５内に空隙Ｖ１が内包されるように絶縁膜ＩＦ５を形成する。空隙Ｖ１は、絶縁膜ＩＦ５の成膜中に、トレンチＤ２の底部近傍の表面を覆う絶縁膜ＩＦ５の膜厚が大きくなる前に、トレンチＤ２の底部より上の領域の絶縁膜ＩＦ５の膜厚がより大きくなり、トレンチＤ２内を当該領域で閉塞させることにより形成される。空隙Ｖ１の形成位置および形状は、例えば、絶縁膜ＩＦ５を成膜しながら、成膜条件を変更し、これにより成膜する絶縁膜ＩＦ５の膜質を変更することで制御できる。
空隙Ｖ１は、トレンチＤ２内においてトレンチＤ２の底部近傍に形成される。空隙Ｖ１の周囲は全て絶縁膜ＩＦ５で覆われている。空隙Ｖ１の少なくとも一部は、絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面、および、半導体層ＳＬとＢＯＸ膜との界面のそれぞれと同じ高さに位置している。
次に、図８に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて半導体層ＳＬ上の絶縁膜ＩＦ１、ＩＦ５を除去する。これにより、半導体層ＳＬおよび素子分離膜ＥＩ２のそれぞれの上面を露出させる。この工程により、トレンチＤ１、Ｄ２内に素子分離膜ＥＩ１が形成される。つまり、トレンチＤ１、Ｄ２の内部の絶縁膜ＩＦ３、ＩＦ４、ＩＦ５および空隙Ｖ１は、素子分離膜ＥＩ１を構成している。
次に、図１に示すように、例えばイオン注入法を用いて、素子分離膜ＥＩ１、ＥＩ２から露出する半導体層ＳＬの上面に、不純物イオンを注入する。これにより、半導体層ＳＬの上面から所定の深さを有するｎ型またはｐ型の半導体領域ＤＲを形成する。半導体領域ＤＲの深さは、例えば、素子分離膜ＥＩ２の深さよりも浅い。続いて、半導体層ＳＬ上に、主に酸化シリコンからなる層間絶縁膜ＩＬを形成する。その後、層間絶縁膜ＩＬの上面を例えばＣＭＰ法により平坦化する。続いて、層間絶縁膜ＩＬを貫通し、半導体領域ＤＲに電気的に接続されたコンタクトプラグＣＰを形成する。続いて、層間絶縁膜ＩＬ上およびコンタクトプラグＣＰ上に、コンタクトプラグに接続された配線Ｍ１を形成する。
その後、図示は省略するが、ＳＯＩ基板をダイシングして個片化することで複数の半導体チップを得る。これにより、本実施の形態の半導体装置が完成する。
＜本実施の形態の効果＞
図１９に、比較例である半導体装置の素子分離膜ＥＩＡを示す。比較例の半導体装置は、本実施の形態の半導体装置と異なり、トレンチＤ２を有していない。トレンチＤ１内には、その側面および底面側から順に絶縁膜ＩＦ３、ＩＦ４およびＩＦ５が形成され、トレンチＤ１内を埋め込んでいる。トレンチＤ１の底面におけるＢＯＸ膜ＢＸの上面には、横方向におけるトレンチＤ１の両端の間に亘って形成された絶縁膜ＩＦ３のみが接している。トレンチＤ１内において、絶縁膜ＩＦ５は空隙Ｖ３を内包している。ただし、空隙Ｖ３は、絶縁膜ＩＦ３とＢＯＸ膜ＢＸとの界面（酸化膜界面）よりも上に位置している。トレンチＤ１内の絶縁膜ＩＦ３、ＩＦ４、ＩＦ５および空隙Ｖ３は、素子分離膜ＥＩＡを構成している。
本発明者らは、比較例の半導体装置を用いた素子分離のストレス試験を行った際、素子分離膜ＥＩＡにより横方向に分離された半導体層ＳＬ同士の間において、リーク電流が生じることを見出した。解析の結果、素子分離膜ＥＩＡの底部の短手方向（横方向）における幅が小さい場合、および、素子分離膜ＥＩＡとＢＯＸ膜ＢＸとの界面が、酸化シリコン膜同士が接する界面（酸化膜界面）である場合に、特にリーク電流の発生が顕著であった。具体的には、素子分離膜ＥＩＡの底部の短手方向（横方向）における幅が約８００ｎｍ以下となると、リーク電流の発生が顕著となる。
比較例におけるリーク電流は、ＢＯＸ膜ＢＸと、トレンチＤ１の底部の絶縁膜ＩＦ３との界面を通じて流れるものと考えられる。そこで、本実施の形態では、図１を用いて説明したように、トレンチＤ１よりもさらに深く掘り下げられＢＯＸ膜ＢＸの途中深さまで達するトレンチＤ２を形成している。また、トレンチＤ２内を埋め込む絶縁膜ＩＦ５が内包する空隙Ｖ３を、ＢＯＸ膜ＢＸと絶縁膜ＩＦ３との界面と同じ高さに形成している。
トレンチＤ２およびトレンチＤ２内の絶縁膜ＩＦ５が形成されていることにより、リーク電流が流れる経路（リークパス）は、ＢＯＸ膜ＢＸと絶縁膜ＩＦ３との界面に、絶縁膜ＩＦ５とＢＯＸ膜ＢＸとの界面を加えた距離となる。したがって、本実施の形態の半導体装置では、比較例に比べ、リーク電流が流れる経路が長くなるため、リーク電流の発生を抑えられる。
また、本実施の形態では、ＢＯＸ膜ＢＸと絶縁膜ＩＦ３との界面は、トレンチＤ２により分断され、トレンチＤ２を挟んでトレンチＤ１の短手方向において隣り合っている。トレンチＤ２を挟んで隣り合うこれらの界面同士の間において、絶縁膜ＩＦ５を突き抜けてリーク電流が流れることも考えらえる。しかし、ここでは絶縁膜ＩＦ５内の空隙Ｖ３を、ＢＯＸ膜ＢＸと絶縁膜ＩＦ３との界面と同じ高さに形成している。空隙Ｖ３は、絶縁膜ＩＦ５を構成する酸化シリコンよりも絶縁性が高い領域である。このため、トレンチＤ２を挟んで隣り合うＢＯＸ膜ＢＸと絶縁膜ＩＦ３との界面同士の間の最短距離を流れようとするリーク電流を、空隙Ｖ３により遮断できる。
以上より、素子分離膜の電気的な分離性能を高められる。つまり、ＤＴＩを有する半導体装置の耐圧を高められる。これにより、半導体装置の信頼性を高められる。
（実施の形態２）
以下では、素子分離膜全体を埋め込むトレンチが、ＢＯＸ膜の途中深さに達している態様について説明する。
＜半導体装置の構造＞
図９に、本実施形態の半導体装置の断面図を示す。本実施の形態の半導体装置の構造は、素子分離膜ＥＩ１に代わり形成された素子分離膜ＥＩ３、および、ＢＯＸ膜に達するトレンチの形状を除き、上記実施の形態１の半導体装置の構造と同様である。
ここで、トレンチＤ１は、素子分離膜ＥＩ２の上面から、素子分離膜ＥＩ２および半導体層ＳＬを貫通し、ＢＯＸ膜ＢＸの途中深さに達している。つまり、トレンチＤ１の底面は、半導体層ＳＬとＢＯＸ膜ＢＸとの界面より下に位置している。ここでは、図１に示したトレンチＤ２は形成されていない。トレンチＤ１内には、トレンチＤ１の側面側から順に絶縁膜ＩＦ３、ＩＦ４およびＩＦ５が埋め込まれている。絶縁膜ＩＦ３、ＩＦ４およびＩＦ５のそれぞれの上端は、素子分離膜ＥＩ２および半導体層ＳＬのそれぞれの上面の高さとほぼ同じ高さに位置している。素子分離膜ＥＩ２の上面および半導体層ＳＬの最上面のそれぞれの上に、絶縁膜ＩＦ３、ＩＦ４およびＩＦ５は形成されていない。絶縁膜ＩＦ５は、空隙を内包していない。
トレンチＤ１の底面において、ＢＯＸ膜ＢＸに接しているのは絶縁膜ＩＦ３のみである。つまり、トレンチＤ１の底面の全体は、絶縁膜ＩＦ３により覆われている。トレンチＤ１の底面を覆う絶縁膜ＩＦ３の上面には、トレンチＤ１の両側の側面をそれぞれ覆う絶縁膜ＩＦ４と、それらの絶縁膜ＩＦ４同士の間を埋め込む絶縁膜ＩＦ５とが接している。トレンチＤ１内の絶縁膜ＩＦ３、ＩＦ４およびＩＦ５は、素子分離膜ＥＩ３を構成している。
本実施の形態の主な特徴の一つは、素子分離膜ＥＩ３が埋め込まれたトレンチＤ１が、ＢＯＸ膜ＢＸの途中深さに達していることにある。具体的には、縦方向における、半導体層ＳＬとＢＯＸ膜ＢＸとの界面と、トレンチＤ１の底面との距離は、０．３μｍ以上であることが好ましい。当該距離が０．３μｍ未満だと、リーク電流が流れる経路が長くすることによるリーク電流抑制効果が効果的に得られなくなるためである。当該距離は、０．５μｍ以上であれば、より望ましい。
＜半導体装置の製造方法＞
以下に、図１０～図１４および図９を参照しながら、本実施の形態の半導体装置の製造方法を説明する。図１０～図１４は、本実施の形態の半導体装置の製造工程中の断面図である。
まず、図１０に示すように、図２～図４を用いて説明した工程を行う。これにより、ＳＯＩ基板上に素子分離膜ＥＩ２を形成し、素子分離膜ＥＩ２および半導体層ＳＬを貫通し、ＢＯＸ膜ＢＸの上面に達するトレンチＤ１を形成する。続いて、絶縁膜ＩＦ１、ＩＦ２をハードマスクとして用いてドライエッチングを行うことで、トレンチＤ１をＢＯＸ膜ＢＸの最上面より下へさらに掘り下げる。これにより、トレンチＤ１の深さが深くなり、トレンチＤ１の底面は、ＢＯＸ膜ＢＸの途中深さに達する。このとき、ハードマスクである半導体層ＳＬ上の絶縁膜ＩＦ２もエッチバックされ、当該絶縁膜ＩＦ２の膜厚は小さくなる。
次に、図１１に示すように、図５を用いて説明した工程と同様の工程を行い、これにより絶縁膜ＩＦ３を形成する。すなわち、絶縁膜ＩＦ２を除去した後、半導体層ＳＬの上面、素子分離膜ＥＩ２の上面、トレンチＤ１の側面および底面を覆うように、絶縁膜ＩＦ３を形成（堆積）する。続いて、斜めイオン注入を行うことで、トレンチＤ１の側面にｐ型不純物（例えばＢ（ホウ素））を打ち込む。絶縁膜ＩＦ３は、ＢＯＸ膜ＢＸの上面の凹部であるトレンチＤ１の側面および底面を覆うように形成される。
次に、図１２に示すように、絶縁膜ＩＦ４を、例えばＣＶＤ法を用いて形成（堆積）する。絶縁膜ＩＦ４はトレンチＤ１の内外において絶縁膜ＩＦ３の上面を覆い、トレンチＤ１内において絶縁膜ＩＦ３の側面を覆う。絶縁膜ＩＦ４の膜厚はトレンチＤ１の両側の側面を覆う絶縁膜ＩＦ３同士の間の開口幅の１／２より小さい。このため、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ４同士は互いに離間している。
続いて、エッチバックを行うことで、絶縁膜ＩＦ３の上面上の絶縁膜ＩＦ４を除去する。これにより、トレンチＤ１の内外において絶縁膜ＩＦ３の上面を露出させる。すなわち、トレンチＤ１の底面を覆う絶縁膜ＩＦ３の上面の一部が露出する。トレンチＤ１内において絶縁膜ＩＦ３の側面を覆う絶縁膜ＩＦ４は除去されずに残る。
次に、図１３に示すように、トレンチＤ１内を含む絶縁膜ＩＦ３上および絶縁膜ＩＦ４上に、例えばＣＶＤ法により絶縁膜ＩＦ５を形成する。これにより、トレンチＤ１内を埋め込む。絶縁膜ＩＦ５の膜厚は、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ４同士の間の開口幅の１／２以上である。したがって、トレンチＤ１の両側の側面のそれぞれを覆う絶縁膜ＩＦ５同士は、トレンチＤ１の短手方向（横方向）におけるトレンチＤ１の中央部にて互いに接触している。すなわち、トレンチＤ１の一方の側面を覆う絶縁膜ＩＦ３、ＩＦ４およびＩＦ５の合計の膜厚は、トレンチＤ１の開口幅の１／２以上である。トレンチＤ１の外の絶縁膜ＩＦ５は絶縁膜ＩＦ３の上面を覆い、絶縁膜ＩＦ５の他の一部はトレンチＤ１内を埋め込んでいる。トレンチＤ１の底部近傍において、絶縁膜ＩＦ５の下端は絶縁膜ＩＦ３の上面に接している。
次に、図１４に示すように、例えばＣＭＰ法を用いて半導体層ＳＬ上の絶縁膜ＩＦ１、ＩＦ３およびＩＦ５を除去する。これにより、半導体層ＳＬおよび素子分離膜ＥＩ２のそれぞれの上面を露出させる。この工程により、トレンチＤ１内に素子分離膜ＥＩ３が形成される。つまり、トレンチＤ１の内部の絶縁膜ＩＦ３、ＩＦ４およびＩＦ５は、素子分離膜ＥＩ３を構成している。
次に、図９に示すように、例えばイオン注入法を用いて、素子分離膜ＥＩ３、ＥＩ２から露出する半導体層ＳＬの上面に、不純物イオンを注入する。これにより、半導体層ＳＬの上面から所定の深さを有するｎ型またはｐ型の半導体領域ＤＲを形成する。続いて、半導体層ＳＬ上に、主に酸化シリコンからなる層間絶縁膜ＩＬを形成する。その後、層間絶縁膜ＩＬの上面を例えばＣＭＰ法により平坦化する。続いて、層間絶縁膜ＩＬを貫通し、半導体領域ＤＲに電気的に接続されたコンタクトプラグＣＰを形成する。続いて、層間絶縁膜ＩＬ上およびコンタクトプラグＣＰ上に、コンタクトプラグに接続された配線Ｍ１を形成する。
その後、図示は省略するが、ＳＯＩ基板をダイシングして個片化することで複数の半導体チップを得る。これにより、本実施の形態の半導体装置が完成する。
＜本実施の形態の効果＞
本実施の形態では、上記実施の形態１と異なり、トレンチＤ２および空隙Ｖ１を形成せず、トレンチＤ１および素子分離膜ＥＩ３のそれぞれを、ＢＯＸ膜ＢＸの途中深さに達するように形成している。これにより、素子分離膜ＥＩ３により横方向において分離された半導体層ＳＬ同士の間でリーク電流が流れる場合、リーク電流は、ＢＯＸ膜ＢＸの途中深さまで達するトレンチＤ１に埋め込まれた絶縁膜ＩＦ３の側面および底面とＢＯＸ膜ＢＸとの界面を通る。つまり、リーク電流は、平坦なＢＯＸ膜ＢＸの上面（最上面）と当該上面に接する酸化シリコン膜との界面を直線的に流れるのではなく、ＢＯＸ膜ＢＸの平坦な上面よりも下側の迂回路を通る。すなわち、本実施の形態では、図１９を用いて説明した比較例に比べてリーク電流が流れる経路が長くなるため、リーク電流の発生を抑えられる。
よって、素子分離膜の電気的な分離性能を高められる。つまり、ＤＴＩを有する半導体装置の耐圧を高められる。これにより、半導体装置の信頼性を高められる。
（実施の形態３）
以下では、素子分離膜全体を埋め込むトレンチが、ＢＯＸ膜の途中深さに達し、かつ、素子分離膜が空隙を内包している態様について説明する。
＜半導体装置の構造＞
図１５に、本実施形態の半導体装置の断面図を示す。本実施の形態の半導体装置の構造は、素子分離膜ＥＩ１に代わり形成された素子分離膜ＥＩ４、および、ＢＯＸ膜に達するトレンチの形状を除き、上記実施の形態１の半導体装置の構造と同様である。
ここで、トレンチＤ１は、上記実施の形態２と同様に、素子分離膜ＥＩ２の上面から、素子分離膜ＥＩ２および半導体層ＳＬを貫通し、ＢＯＸ膜ＢＸの途中深さに達している。ここでは、図１に示したトレンチＤ２は形成されていない。トレンチＤ１内には、トレンチＤ１の側面側から順に絶縁膜ＩＦ６、ＩＦ７が埋め込まれている。絶縁膜ＩＦ６、ＩＦ７のそれぞれの上端は、素子分離膜ＥＩ２および半導体層ＳＬのそれぞれの上面の高さとほぼ同じ高さに位置している。素子分離膜ＥＩ２の上面および半導体層ＳＬの最上面のそれぞれの上に、絶縁膜ＩＦ６、ＩＦ７は形成されていない。絶縁膜ＩＦ７は、空隙Ｖ２を内包している。
トレンチＤ１の底面において、ＢＯＸ膜ＢＸに接しているのは絶縁膜ＩＦ６のみである。つまり、トレンチＤ１の底面の全体は、絶縁膜ＩＦ６により覆われている。トレンチＤ１の底面を覆う絶縁膜ＩＦ６の上面には、絶縁膜ＩＦ７のみが接している。絶縁膜ＩＦ６、ＩＦ７のそれぞれは、例えば酸化シリコンからなる。トレンチＤ１内の絶縁膜ＩＦ６、ＩＦ７および空隙Ｖ２は、素子分離膜ＥＩ４を構成している。空隙Ｖ２の全体は絶縁膜ＩＦ７により覆われており、絶縁膜ＩＦ６とは離間している。
本実施の形態の主な特徴の一つは、素子分離膜ＥＩ４が埋め込まれたトレンチＤ１が、ＢＯＸ膜ＢＸの途中深さに達していることにある。具体的には、縦方向における、半導体層ＳＬとＢＯＸ膜ＢＸとの界面と、トレンチＤ１の底面との距離は、０．３μｍ以上であることが好ましい。当該距離が０．３μｍ未満だと、リーク電流が流れる経路を長くすることによるリーク電流抑制効果が効果的に得られなくなるためである。当該距離は、０．５μｍ以上であれば、より望ましい。
また、本実施の形態の主な特徴の一つは、縦方向における空隙Ｖ２の上端から下端までの長さが、縦方向におけるトレンチＤ１の上端から下端に亘る距離の大部分を占めていることにある。つまり、空隙Ｖ２の縦方向の長さは、図１に示す空隙Ｖ１の縦方向の長さよりも大きい。具体的には、縦方向において、空隙Ｖ２は、トレンチＤ１の長さの８０％以上の長さを有する。ここで、空隙Ｖ２の一部は、半導体層ＳＬとＢＯＸ膜ＢＸとの界面と同じ高さにあってもなくてもよい。つまり、空隙Ｖ２の下端の位置は、当該界面の位置より下であっても上であってもよい。このように、素子分離膜ＥＩ４の内部は、縦方向における長さのほぼ全体が空洞化している。
＜半導体装置の製造方法＞
以下に、図１６～図１８および図１５を参照しながら、本実施の形態の半導体装置の製造方法を説明する。図１６～図１８は、本実施の形態の半導体装置の製造工程中の断面図である。
まず、図１６に示すように、図１０および図１２を用いて説明した工程を行う。これにより、ＳＯＩ基板上の素子分離膜ＥＩ２と、素子分離膜ＥＩ２および半導体層ＳＬを貫通し、ＢＯＸ膜ＢＸの途中深さに達するトレンチＤ１と、絶縁膜ＩＦ３とを形成する。また、トレンチＤ１の側面にｐ型不純物（例えばＢ（ホウ素））を導入する。続いて、絶縁膜ＩＦ３を除去する。ただし、ここでは絶縁膜ＩＦ３を除去せず残してもよい。続いて、絶縁膜ＩＦ１の上面を覆い、トレンチＤ１の側面および底面を覆うように、絶縁膜ＩＦ６を形成する。絶縁膜ＩＦ６は、例えばＣＶＤ法を用いて形成できる。絶縁膜ＩＦ６は、例えば酸化シリコンからなる。絶縁膜ＩＦ６の膜厚はトレンチＤ１の開口幅の１/２より小さい。このため、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ６同士は互いに離間している。
次に、図１７に示すように、トレンチＤ１内を含む絶縁膜ＩＦ６上に、例えばＣＶＤ法により絶縁膜ＩＦ７を形成する。これにより、トレンチＤ１内を埋め込む。絶縁膜ＩＦ７の膜厚は、トレンチＤ１の両側の側面を覆う絶縁膜ＩＦ６同士の間の開口幅の１／２以上である。したがって、トレンチＤ１の両側の側面のそれぞれを覆う絶縁膜ＩＦ７同士は、トレンチＤ１の短手方向（横方向）におけるトレンチＤ１の中央部にて互いに接触している。すなわち、トレンチＤ１の一方の側面を覆う絶縁膜ＩＦ６、ＩＦ７の合計の膜厚は、トレンチＤ１の開口幅の１／２以上である。トレンチＤ１の外の絶縁膜ＩＦ７は絶縁膜ＩＦ６の上面を覆い、絶縁膜ＩＦ７の他の一部はトレンチＤ１内を埋め込んでいる。
絶縁膜ＩＦ７の成膜工程では、絶縁膜ＩＦ７内に空隙Ｖ２が内包されるように絶縁膜ＩＦ７を形成する。空隙Ｖ２は、絶縁膜ＩＦ７の成膜中に、トレンチＤ１の底部近傍および開口部（上端）近傍の覆う絶縁膜ＩＦ７の膜厚が大きくなる前に、トレンチＤ１の開口部の絶縁膜ＩＦ７の膜厚がより大きくなり、トレンチＤ１内を当該開口部近傍で閉塞させることにより形成される。空隙Ｖ２の形成位置および形状は、例えば、絶縁膜ＩＦ７を成膜しながら、成膜条件を変更し、これにより成膜する絶縁膜ＩＦ７の膜質を変更することで制御できる。
縦方向において、空隙Ｖ２は、トレンチＤ１の長さの８０％以上の長さを有する。空隙Ｖ２は半導体層ＳＬとＢＯＸ膜との界面のそれぞれと同じ高さに位置していてもよく、全体が当該界面より上に位置していてもよい。
次に、図１８に示すように、例えばＣＭＰ法を用いて半導体層ＳＬ上の絶縁膜ＩＦ６、ＩＦ７を除去する。これにより、半導体層ＳＬおよび素子分離膜ＥＩ２のそれぞれの上面を露出させる。この工程により、トレンチＤ１内に素子分離膜ＥＩ４が形成される。つまり、トレンチＤ１の内部の絶縁膜ＩＦ６、ＩＦ７および空隙Ｖ２は、素子分離膜ＥＩ４を構成している。
次に、図１５に示すように、例えばイオン注入法を用いて、素子分離膜ＥＩ４、ＥＩ２から露出する半導体層ＳＬの上面に、不純物イオンを注入する。これにより、半導体層ＳＬの上面から所定の深さを有するｎ型またはｐ型の半導体領域ＤＲを形成する。続いて、半導体層ＳＬ上に、主に酸化シリコンからなる層間絶縁膜ＩＬを形成する。その後、層間絶縁膜ＩＬの上面を例えばＣＭＰ法により平坦化する。続いて、層間絶縁膜ＩＬを貫通し、半導体領域ＤＲに電気的に接続されたコンタクトプラグＣＰを形成する。続いて、層間絶縁膜ＩＬ上およびコンタクトプラグＣＰ上に、コンタクトプラグに接続された配線Ｍ１を形成する。
その後、図示は省略するが、ＳＯＩ基板をダイシングして個片化することで複数の半導体チップを得る。これにより、本実施の形態の半導体装置が完成する。
＜本実施の形態の効果＞
本実施の形態では、上記実施の形態２と同様に、ＢＯＸ膜の途中深さに達するトレンチＤ１を形成し、当該トレンチＤ１内に絶縁膜を埋め込んでいる。これにより、上記実施の形態２と同様の効果を得られる。すなわち、素子分離膜ＥＩ４の底部においてリーク電流が流れる場合の電流経路を延長できる。したがって、半導体装置の耐圧を高められる。
また、上記実施の形態２と異なり、トレンチＤ１内に、トレンチＤ１の縦方向の長さの大部分を占める空隙Ｖ２を形成している。空隙Ｖ２は、絶縁膜ＩＦ７を構成する酸化シリコンよりも絶縁性が高い領域である。これにより、本実施の形態では、縦方向におけるトレンチＤ１のほぼ全体に亘って、素子分離膜ＥＩ４により横方向に分離された半導体層ＳＬ同士の間で流れようとするリーク電流を遮断できる。
よって、素子分離膜の電気的な分離性能を高められる。つまり、ＤＴＩを有する半導体装置の耐圧を高められ
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＸ ＢＯＸ膜
ＣＰ コンタクトプラグ
Ｄ１～Ｄ３ トレンチ
ＤＲ 半導体領域
ＥＩ１～ＥＩ４、ＥＩＡ 素子分離膜
ＩＦ１～ＩＦ７ 絶縁膜
ＩＬ 層間絶縁膜
Ｍ１ 配線
ＰＲ フォトレジスト膜
ＳＢ 半導体基板
ＳＬ 半導体層
Ｖ１～Ｖ３ 空隙

Claims (14)

  1. 半導体基板と、
    前記半導体基板上の第１絶縁膜と、
    前記第１絶縁膜上の半導体層と、
    前記半導体層の上面から、前記第１絶縁膜の上面に達する第１トレンチと、
    前記第１トレンチの両側の側面を覆い、前記第１トレンチの底部で前記第１絶縁膜の上面と接する第２絶縁膜と、
    前記第１トレンチ内において対向する前記第２絶縁膜同士の間に形成され、底面が前記第２絶縁膜と前記第１絶縁膜との界面よりも下の前記第１絶縁膜内に位置する第２トレンチと、
    前記第２トレンチ内に埋め込まれた第３絶縁膜と、
    前記第３絶縁膜に内包され、一部が前記界面と同じ高さに位置する空隙と、
    を有する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２絶縁膜は、
    前記第１トレンチの側面および前記第１絶縁膜の上面を連続的に覆う第４絶縁膜と、
    一方の側面が前記第４絶縁膜の側面を覆い、反対側の側面が前記第２トレンチの側面を構成する第５絶縁膜と、
    を有する、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記半導体層の上面に形成され、前記第１トレンチよりも浅い第３トレンチと、
    前記第３トレンチ内に埋め込まれた第６絶縁膜と、
    をさらに有する、半導体装置。
  4. 半導体基板と、
    前記半導体基板上の第１絶縁膜と、
    前記第１絶縁膜上の半導体層と、
    前記半導体層の上面から、前記第１絶縁膜の途中深さに達する第１トレンチと、
    前記第１トレンチ内に、前記第１トレンチの側面および底面を覆う第２絶縁膜を介して埋め込まれた第３絶縁膜と、
    を有する、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記半導体層の上面に対して垂直な方向において、前記半導体層と前記第１絶縁膜との界面と、前記第１トレンチの底面との距離は、０．３μｍ以上である、半導体装置。
  6. 請求項４記載の半導体装置において、
    前記第３絶縁膜に内包された空隙をさらに有し、
    前記半導体層の前記上面に対して垂直な方向において、前記空隙は、前記第１トレンチの長さの８０％以上の長さを有する、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記空隙の一部は、前記半導体層と前記第１絶縁膜との界面と同じ高さに位置する、半導体装置。
  8. （ａ）半導体基板と、前記半導体基板上に順に形成された第１絶縁膜および半導体層を備えたＳＯＩ基板を準備する工程、
    （ｂ）前記半導体層の上面から、前記第１絶縁膜の上面に達する第１トレンチを形成する工程、
    （ｃ）前記第１トレンチの両側の側面および底面を覆う第２絶縁膜を形成する工程、
    （ｄ）前記半導体層の前記上面に対して垂直な方向において前記第２絶縁膜を貫通し、前記第１絶縁膜の途中深さに達する第２トレンチを形成する工程、
    （ｅ）前記第２トレンチ内を埋め込み、空隙を内包する第３絶縁膜を形成する工程、
    を有し、
    前記空隙の一部は、前記第１絶縁膜と前記第２絶縁膜との界面と同じ高さに位置する、半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ１）前記第１トレンチの前記側面および前記第１絶縁膜の前記上面を連続的に覆う第４絶縁膜を形成する工程、
    （ｃ２）前記第１トレンチ内に、前記第４絶縁膜の側面を覆う第５絶縁膜を形成することで、前記第４絶縁膜および前記第５絶縁膜からなる前記第２絶縁膜を形成する工程、
    を有する、半導体装置の製造方法。
  10. 請求項８記載の半導体装置の製造方法において、
    （ｂ１）前記半導体層の前記上面に第３トレンチを形成し、前記第３トレンチ内に第６絶縁膜を埋め込む工程をさらに有し、
    前記第３トレンチは、前記第１トレンチよりも浅い、半導体装置の製造方法。
  11. （ａ）半導体基板と、前記半導体基板上に順に形成された第１絶縁膜および半導体層を備えたＳＯＩ基板を準備する工程、
    （ｂ）前記半導体層の上面から、前記第１絶縁膜の途中深さに達する第１トレンチを形成する工程、
    （ｃ）前記第１トレンチの両側の側面および底面を覆う第２絶縁膜を形成する工程、
    （ｄ）前記第１トレンチ内に、前記第２絶縁膜を介して第３絶縁膜を埋め込む工程、
    を有する、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記半導体層の前記上面に対して垂直な方向における、前記半導体層と前記第１絶縁膜との界面と、前記第１トレンチの底面との距離は、０．３μｍ以上である、半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記第３絶縁膜は、内包された空隙を有し、
    前記半導体層の前記上面に対して垂直な方向において、前記空隙は、前記第１トレンチの長さの８０％以上の長さを有する、半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記空隙の一部は、前記半導体層と前記第１絶縁膜との界面と同じ高さに位置する、半導体装置の製造方法。
JP2022108449A 2022-07-05 2022-07-05 半導体装置およびその製造方法 Pending JP2024007167A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022108449A JP2024007167A (ja) 2022-07-05 2022-07-05 半導体装置およびその製造方法
US18/319,248 US20240014067A1 (en) 2022-07-05 2023-05-17 Semiconductor device and method of manufacturing the same
CN202310756652.7A CN117352534A (zh) 2022-07-05 2023-06-26 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022108449A JP2024007167A (ja) 2022-07-05 2022-07-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024007167A true JP2024007167A (ja) 2024-01-18

Family

ID=89354596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022108449A Pending JP2024007167A (ja) 2022-07-05 2022-07-05 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20240014067A1 (ja)
JP (1) JP2024007167A (ja)
CN (1) CN117352534A (ja)

Also Published As

Publication number Publication date
US20240014067A1 (en) 2024-01-11
CN117352534A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
CN107919358B (zh) 半导体器件及其制造方法
JP4947931B2 (ja) 半導体装置
JP5729745B2 (ja) 半導体装置およびその製造方法
JP5234886B2 (ja) 半導体装置の製造方法
JP2014107304A (ja) 半導体装置およびその製造方法
US10396205B2 (en) Integrated circuit device
JP5955064B2 (ja) 半導体装置およびその製造方法
JPWO2007023947A1 (ja) 半導体装置の製造方法および半導体装置
TW201743406A (zh) 製造半導體結構的方法
US20190198453A1 (en) Semiconductor device and method of manufacturing the same
KR102259601B1 (ko) 깊은 트렌치 구조를 갖는 반도체 소자 및 그 제조방법
TW201606929A (zh) 半導體裝置及其製造方法
TW202111893A (zh) 互連結構
JP4945545B2 (ja) 半導体装置の製造方法
KR20120056956A (ko) 반도체 장치 및 그 제조 방법
KR20180103397A (ko) 집적회로 소자
JP2012028805A (ja) 半導体装置の製造方法
KR20100005390A (ko) 반도체 장치 및 그 제조 방법
US10109626B2 (en) Semiconductor device and method of manufacturing same
US20120313176A1 (en) Buried Sublevel Metallizations for Improved Transistor Density
JP2024007167A (ja) 半導体装置およびその製造方法
KR102295882B1 (ko) 깊은 트렌치 구조를 갖는 반도체 소자 및 그 제조방법
CN109244139B (zh) 半导体装置及其制造方法
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
JP2012142487A (ja) 半導体装置およびその製造方法