JP2024004503A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2024004503A
JP2024004503A JP2020194415A JP2020194415A JP2024004503A JP 2024004503 A JP2024004503 A JP 2024004503A JP 2020194415 A JP2020194415 A JP 2020194415A JP 2020194415 A JP2020194415 A JP 2020194415A JP 2024004503 A JP2024004503 A JP 2024004503A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
optical element
imaging device
boundary surface
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020194415A
Other languages
English (en)
Inventor
千広 荒井
Chihiro Arai
朝義 藤埜原
Tomoyoshi Tounohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2020194415A priority Critical patent/JP2024004503A/ja
Priority to PCT/JP2021/041677 priority patent/WO2022113774A1/ja
Priority to US18/252,918 priority patent/US20240014239A1/en
Priority to CN202180066315.4A priority patent/CN116261786A/zh
Publication of JP2024004503A publication Critical patent/JP2024004503A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】撮影画像に対する迷光の影響を低減するのに有利な撮像装置を提供する。【解決手段】撮像装置は、光電変換を行う複数の有効画素を有する半導体基板と、光学素子を含み、半導体基板のうち複数の有効画素を覆う有効被覆部と、半導体基板のうち複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、有効画素領域構造体は、複数の有効画素と、有効被覆部と、を含み、周辺領域構造体は、半導体基板のうち複数の有効画素の外側に位置する部分と、周辺被覆部と、を含み、周辺領域構造体は、凹状境界面を有する凹状境界形成体を含む。【選択図】図4

Description

本開示は、撮像装置に関する。
半導体基板の撮像領域(すなわち複数の有効画素)を覆うようにマイクロレンズなどの光学素子が設けられている撮像装置が、モバイル機器などの様々なデバイスにおいて広く用いられている(例えば特許文献1及び特許文献2参照)。
特開2002-124654号公報 特開平9-232551号公報
撮像装置に入射した光の一部は、撮像装置を構成する各種部材の表面において予期せずに反射し、いわゆる迷光となることがある。特に、撮像領域の外側に向かって進行する光は、本来的には撮像領域に入射しない光であるが、撮像領域の外側で意図せずに反射され、結果的に撮像領域に入射してしまうことがある。
このようにして生じる迷光は、フレアやゴーストと呼ばれる現象を撮影画像にもたらし、撮影画像の質を損ないうる。
本開示は、撮影画像に対する迷光の影響を低減するのに有利な撮像装置を提供する。
本開示の一態様は、光電変換を行う複数の有効画素を有する半導体基板と、光学素子を含み、半導体基板のうち複数の有効画素を覆う有効被覆部と、半導体基板のうち複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、有効画素領域構造体は、複数の有効画素と、有効被覆部と、を含み、周辺領域構造体は、半導体基板のうち複数の有効画素の外側に位置する部分と、周辺被覆部と、を含み、周辺領域構造体は、光学要素とは異なる部材によって形成される凹状境界面を有する撮像装置に関する。
本開示の他の態様は、光電変換を行う複数の有効画素を有する半導体基板と、レンズ部材を有する光学素子を含み、半導体基板のうち複数の有効画素を覆う有効被覆部と、半導体基板のうち複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、光学素子は、有効被覆部に含まれる有効光学素子部分と、周辺被覆部に含まれる周辺光学素子部分と、に区分され、周辺光学素子部分に含まれるレンズ部材は、凹状境界面を有する撮像装置に関する。
凹状境界面は、半導体基板及び光学素子が積層する方向と直角を成す層延在方向に、光学素子から離れた位置に設けられていてもよい。
凹状境界面は、半導体基板及び光学素子が積層する方向と直角を成す層延在方向の相対位置に関し、光学素子と隣り合う位置に設けられていてもよい。
凹状境界面の全体は、周辺被覆部が有する凹部によって形成されていてもよい。
周辺被覆部は、半導体基板上に位置する絶縁層と、絶縁層を介して半導体基板上に位置する第1遮光部と、半導体基板上に位置する第2遮光部と、を有する遮光部と、を含み、周辺領域構造体のうち凹状境界面を形成する部分は、第2遮光部を含んでもよい。
凹状境界面は、少なくとも一部が、半導体基板が有する凹部によって形成されていてもよい。
撮像装置は、複数の有効画素の外側に位置し且つ光学素子よりも突出する突出体と、半導体基板に対して突出体を接合する接合材と、を備え、凹状境界面は、半導体基板及び光学素子が積層する方向と直角を成す層延在方向に関して少なくとも光学素子と突出体との間に、位置してもよい。
凹状境界面は、層延在方向に関し、少なくとも、光学素子と突出体との間の位置から突出体と半導体基板との間の位置にわたって延びる。
凹状境界面は、少なくとも光学素子と突出体との間の位置から突出体と半導体基板との間の位置にわたって、層延在方向に延びる。
凹状境界面は、周辺領域構造体に含まれる部材の面により構成され且つ接合材に接触している接合面につながっていてもよい。
凹状境界面により区画される凹部領域の全部又は一部は、空間であってもよい。
凹状境界面は、少なくとも部分的に、凹凸部分を有してもよい。
撮像装置は、複数の有効画素の外側に位置し且つ光学素子よりも突出する突出体を備え、突出体のうち光学素子側の面は、少なくとも部分的に、凹凸部分を有してもよい。
撮像装置は、複数の有効画素の外側に位置し且つ光学素子よりも突出する突出体を備え、突出体のうち光学素子側の面は、少なくとも部分的に、凹凸部分を有し、凹状境界面が有する凹凸部分と、突出体が有する凹凸部分とは、サイズ及び周期のうちの少なくとも1つが、お互いに異なる。
凹状境界面は、順テーパー状に設けられていてもよい。
凹状境界面は、逆テーパー状に設けられていてもよい。
撮像装置は、光学素子を介して半導体基板とは反対側に位置し、少なくとも複数の有効画素を覆うカバー体を備え、光学素子とカバー体との間には空間が形成されていてもよい。
撮像装置は、光学素子を介して半導体基板とは反対側に位置し、少なくとも複数の有効画素を覆うカバー体と、有効被覆部及び周辺被覆部の各々とカバー体との間の領域を埋める充填材と、を備えてもよい。
図1は、撮像装置の概略構成例を示す断面図である。 図2は、撮像装置の概略構成例を示す断面図である。 図3は、撮像装置の概略構成例を示す拡大断面図である。 図4は、撮像装置の第1構造例を示す拡大断面図である。 図5は、撮像装置の第2構造例を示す拡大断面図である。 図6は、撮像装置の第3構造例を示す拡大断面図である。 図7は、撮像装置の第4構造例を示す拡大断面図である。 図8は、撮像装置の第5構造例を示す拡大断面図である。 図9は、撮像装置の第6構造例を示す拡大断面図である。 図10は、有効画素領域、周辺領域、凹状境界面により区画される凹部領域、及び突出体の配置例を示す撮像装置の概略平面図である。 図11は、凹状境界面により区画される凹部領域の一部(図10の符号「XI」参照)を例示する拡大平面図である。 図12は、凹状境界面により区画される凹部領域の一部(図10の符号「XI」参照)を例示する拡大平面図である。 図13は、凹状境界面により区画される凹部領域の一部(図10の符号「XI」参照)を例示する拡大平面図である。 図14は、凹状境界面により区画される凹部領域及び突出体を例示する拡大平面図である。 図15は、凹状境界面の形状例を示す凹状境界形成体の断面図である。 図16は、凹状境界面の形状例を示す凹状境界形成体の断面図である。 図17は、凹状境界面の形状例を示す凹状境界形成体の断面図である。 図18は、撮像装置の概略構成例を示す拡大断面図である。 図19は、撮像装置の第7構造例を示す拡大断面図である。
図1及び図2は、撮像装置10の概略構成例を示す断面図である。
図1及び図2に示す撮像装置10は、WL-CSP(Wafer Level Chip Size Package)実装形態の撮像装置であり、第1半導体基板11、被覆部12、突出体(DAM材)13及びカバー体14が積層方向D1に順次積み重ねられている。
第1半導体基板11は、光電変換を行う複数の有効画素(図1及び図2では図示省略;後述の図3の符号「20」参照)を有する。複数の有効画素は、第1半導体基板11の入光側面(図1の上面)において、積層方向D1と直角を成す層延在方向D2に二次元的に並べられ、受光面(すなわち撮像面)を構成する。
被覆部12は、オンチップマクロレンズ(図1及び図2では図示省略;後述の図3の符号「27」参照)等の光学素子を含み、第1半導体基板11の入光側面を覆う。被覆部12は、有効被覆部12aと、有効被覆部12aを囲む周辺被覆部12bとを有する。有効被覆部12aは、第1半導体基板11の入光側面のうち受光面(すなわち複数の有効画素)を覆う。周辺被覆部12bは、第1半導体基板11の入光側面のうち複数の有効画素の外側に位置する部分(すなわち周辺面)を覆う。
したがって有効画素領域Reに存在する有効画素領域構造体21は、複数の有効画素と、有効被覆部12aとを含む。一方、有効画素領域Reを取り囲む周辺領域Rcに存在する周辺領域構造体22は、第1半導体基板11のうち複数の有効画素の外側に位置する部分と、周辺被覆部12bとを含む。
突出体13は、層延在方向D2に関して複数の有効画素よりも外側に位置し、被覆部12から積層方向D1に突出している。突出体13は、有効画素領域Reを全周にわたって包囲する平面形状を有し、周辺領域Rcにおいて周辺被覆部12b(特に外周部)に固着されている
カバー体14は、被覆部12(光学素子を含む)を介して第1半導体基板11とは反対側に位置し、接着剤等を介して突出体13に固着されている。カバー体14は、少なくとも複数の有効画素(図1に示す例では第1半導体基板11の入光側面の全体)を覆う透光性部材(例えばガラス)により構成されている。
被覆部12(光学素子を含む)とカバー体14との間のキャビティスペースScは、空間として形成されている。なお被覆部12とカバー体14との間には空間が形成されていなくてもよい。例えば樹脂等の透光部材がキャビティスペースScを満たすように設けられていてもよい(後述の図18及び図19の符号「40」参照)。
被写体像は、被写体からの光Lが、カバー体14、キャビティスペースSc及び有効被覆部12aを通って複数の有効画素に入射することで、撮像装置10により撮影画像として取得される。
その一方で、撮像装置10に入射した光Lは、撮像装置10の内側において意図せずに反射され、迷光となりうる。このようにして生じた迷光は、撮像装置10を構成する各種部材により反射された後に有効画素領域Re(すなわち有効画素)に入射し、撮影画像にフレア等をもたらすことがある。特に、図1及び図2に示すように、有効画素領域Reの外側(すなわち周辺領域Rc)に向かって進行する光Lは、本来であれば有効画素に入射しない光であるが、周辺部材で繰り返し反射され、最終的に有効画素に入射することがある。
図3は、撮像装置10の概略構成例を示す拡大断面図である。
図3に示す撮像装置10は、具体的な構成の詳細については後述するが、遮光部24を備える。
遮光部24は、層延在方向D2に関して複数の有効画素20の外側に位置し、周辺領域Rcにおいて第1半導体基板11を覆う周辺被覆部12bに含まれる。遮光部24は、複数の有効画素20の外側に入射する光Lを遮光するために設けられ、遮光性に優れる任意の材料により構成可能である。典型的には、可視光及び近赤外光に対して優れた遮光特性を持つ部材(例えばタングステン)により、遮光部24は構成可能である。
遮光部24によって、迷光の有効画素20への入射を低減することができる。
ただし、周辺領域Rcに向かって進行する光Lの一部が遮光部24で反射されることがある。遮光部24で反射された光Lは、図3に示すように、迷光となって反射を繰り返し、最終的に有効画素20に入射してフレア等をもたらすことがある。
上述のように、撮像装置10(特に周辺領域Rc)に入射した光Lから生じる迷光は、フレア等の意図しない現象を撮影画像にもたらしうる。
以下、撮像装置10の端部に入射した光Lから生じる迷光が撮影画像に及ぼしうる影響を低減するのに有利な撮像装置10の構造例について説明する。以下に説明する各撮像装置10に含まれる各構成要素は、公知材料及び公知技術(例えばフォトリソグラフィやエッチング等)を使って適宜製造可能である。
図4は、撮像装置10の第1構造例を示す拡大断面図である。
図4に示す撮像装置10では、上述の図1~図3に示す撮像装置10と同様に、第1半導体基板11の入光側面(図4の上面)上に、被覆部12、突出体13及びカバー体14が積層方向D1に順次積み重ねられている。
一方、第1半導体基板11のうち入光側面とは反対側に位置する配線側面(図4の下面)上には、第1配線層15、第2配線層16、第2半導体基板17及び被覆絶縁層18が順次積層されている。
第1配線層15及び第2配線層16の各々は、図示は省略するが、多層的に設けられる配線と、配線間に設けられる絶縁体とを有する。第1半導体基板11(複数の有効画素20を含む)と第2半導体基板17とは、第1配線層15及び第2配線層16の配線を介し、相互に電気的に接続される。
第2半導体基板17にはロジック回路が形成されている。ロジック回路は、任意の処理回路を含むことができ、例えば第1半導体基板11(例えば各有効画素20)から出力される信号を処理する信号処理回路を含む。各有効画素20の制御を行う制御回路は、第1半導体基板11及び第2半導体基板17のいずれに設けられてもよい。
被覆絶縁層18は、絶縁性の任意の材料により構成される。被覆絶縁層18には、外部基板(図示省略)と電気的に接続されるための裏面電極(図示省略;例えばはんだボール)が取り付けられる。裏面電極は、第2半導体基板17及び被覆絶縁層18を貫通する電極を介し、第2配線層16の配線に電気的に接続される。
有効画素領域Reにおいて、第1半導体基板11の入光側面上(すなわち複数の有効画素20上)には、第1入光側絶縁層23、第2入光側絶縁層25、カラーフィルタ26、レンズ部材27及び保護膜28が順次積層されている。
第1入光側絶縁層23は、透光性及び絶縁性を示す任意の材料(例えば酸化膜)により構成可能であり、第1半導体基板11の入光側面上に位置し、当該入光側面に接触している。第2入光側絶縁層25は、透光性及び絶縁性を示す任意の材料により構成可能であり、平坦化膜として働く。カラーフィルタ26は、透光性のRGBフィルタである。レンズ部材27は、少なくとも複数の有効画素20に対応する範囲において、オンチップマイクロレンズ(OCL)を構成する。保護膜28は、透光性を示す任意の保護部材により構成可能である。
このように被覆部12のうち複数の有効画素20を覆う有効被覆部12aは、これらの光学素子(すなわち第1入光側絶縁層23、第2入光側絶縁層25、カラーフィルタ26、レンズ部材27及び保護膜28)を含む。
ただし第1入光側絶縁層23は、第1半導体基板11の入光側面の全体を覆うように層延在方向D2に延び、有効画素領域Reだけではなく周辺領域Rcにも存在する。第2入光側絶縁層25、カラーフィルタ26及びレンズ部材27は、有効画素領域Reの全域及び周辺領域Rcの一部にわたって層延在方向D2に延びる。保護膜28は、有効画素領域Reだけではなく周辺領域Rcにも存在し、第1半導体基板11の入光側面の全体を覆う。
このように複数の有効画素20を覆う光学素子は、有効被覆部12aに含まれる有効光学素子部分31aと、周辺被覆部12bに含まれる周辺光学素子部分31bとに区分される。
周辺領域Rcのうち、有効画素領域Reから延びるレンズ部材27が存在する領域を第1周辺領域Rc1と呼び、層延在方向D2に関して第1周辺領域Rc1よりも外側の領域を第2周辺領域Rc2と呼ぶ。
被覆部12のうち第1周辺領域Rc1に存在する周辺被覆部12bは、第1入光側絶縁層23、遮光部24、第2入光側絶縁層25、カラーフィルタ26、レンズ部材27及び保護膜28を含む。一方、第2周辺領域Rc2に存在する周辺被覆部12bは、第1入光側絶縁層23、遮光部24及び保護膜28を含む。
遮光部24は、第1遮光部24a、第2遮光部24b及び第3遮光部24cを含む。第1遮光部24aは、第1入光側絶縁層23を介して第1半導体基板11上に位置する。第2遮光部24bは、第1入光側絶縁層23を介することなく第1半導体基板11上に位置しており、第3遮光部24cを介して第1遮光部24aとつながっている。このように第2遮光部24bが第1半導体基板11と直接的に接触することで、遮光部24は第1半導体基板11と電気的に導通する。
周辺被覆部12b上に設けられる突出体13は、層延在方向D2に関して複数の有効画素20を覆う光学素子(特にレンズ部材27)の外側に位置し、且つ、当該光学素子よりも積層方向D1に突出し、カバー体14を支持する。
接合材19は、第1半導体基板11に対して突出体13を固定的に接合する。接合材19は、任意の接着剤により構成可能であり、少なくとも第1半導体基板11と突出体13との間に位置する。図4に示す接合材19は、突出体13と保護膜28との間の全域に加え、突出体13よりも有効画素領域Re側の範囲にも設けられており、突出体13を保護膜28に接合する。
このように周辺領域Rcは、層延在方向D2に関し、第1半導体基板11がレンズ部材27により覆われている第1周辺領域Rc1と、第1半導体基板11がレンズ部材27により覆われていない第2周辺領域Rc2とに区分される。したがって周辺領域構造体22は、第1周辺領域Rc1に位置する部分と、第2周辺領域Rc2に位置する部分とに区分される。
本例の周辺領域構造体22は、凹状境界面29を有する凹状境界形成体30を含む。より具体的には、周辺領域構造体22は、上述の光学素子(すなわち第1入光側絶縁層23、第2入光側絶縁層25、カラーフィルタ26、レンズ部材27及び保護膜28)とは異なる部材によって形成される凹状境界面29を有する。
凹状境界面29は、局所的に窪んだ凹状の境界面を意味し、凹部領域を区画する。ここで言う凹部領域には、入光側(すなわち図4の上側)を基準に窪んでいる領域全般が含まれうるものであり、凹部領域の具体的な形状は限定されない。したがって凹状境界面29の形状も限定されず、凹部領域を区画する面(例えば底面及び側面の各々)は凹状境界面29に該当する。凹部領域は、空間であってもよいし、何らかの部材が全体的に又は部分的に存在していてもよい。したがって凹状境界面29は、空間に露出されていてもよいし、何らかの部材により接触されて覆われていてもよい。
図4に示す撮像装置10では、周辺領域Rc(特に第2周辺領域Rc2)において第1入光側絶縁層23に貫通孔が形成されており、当該貫通孔がコンタクト溝34として利用されている。コンタクト溝34は、第1半導体基板11と遮光部24との間で電気的導通を確立するために設けられている。具体的には、コンタクト溝34には第2遮光部24b及び第3遮光部24cが位置し、第2遮光部24bが第1半導体基板11の入光側面に接触して第1半導体基板11と電気的に導通する。
このように、周辺領域構造体22のうち凹状境界面29を形成する部分には、第2遮光部24b及び第3遮光部24cが含まれる。また保護膜28のうち第2遮光部24b及び第3遮光部24c上に位置する部分(すなわちコンタクト溝34に対応する部分)によっても、別の凹状境界面29が形成される。
なお第1入光側絶縁層23(特にコンタクト溝34の側面を形成する部分)も、凹状境界面29を形成する。ただし遮光部24により光Lが遮断されるため、第1入光側絶縁層23により形成される凹状境界面29は、光Lの反射(散乱)に殆ど或いは全く寄与しない。
このように図4に示す例では、保護膜28、遮光部24及び第1入光側絶縁層23の各々が、凹状境界面29を形成する凹状境界形成体30となる。
上述のように構成される凹状境界面29は、層延在方向D2に関して少なくともレンズ部材27と突出体13との間に位置してもよい。図4に示す凹状境界面29は、レンズ部材27から層延在方向D2に離れた位置において、有効画素領域Re全体を囲むように設けられている。なお、凹状境界面29は、周方向に、連続的に延びていてもよいし、断続的に延びていてもよい。
このように図4に示す凹状境界面29の全体は、周辺被覆部12bが有する凹部により形成されており、周辺領域構造体22のうちの周辺光学素子部分31b以外の部分に設けられている。
上述の図4に示す撮像装置10によれば、周辺領域Rcに入射した光Lの少なくとも一部が凹状境界面29によって効果的に散乱され、その結果、フレア等を低減することができる。なお、撮影画像に対する迷光の影響を低減する観点から、凹状境界面29は、光Lの散乱を効果的に促す面性状を有することが有利であり、例えば粗面であってもよい。
また凹状境界面29は、周辺領域構造体22に含まれる部材の面により構成され且つ接合材19に接触している接合面Bに、つながっている。図4に示す例では、保護膜28の突出体13側の面が、当該接合面B及び凹状境界面29を形成する。このように接合面B及び凹状境界面29が同一部材の同一面によって形成されることで、凹状境界面29により区画される凹部領域が、接合材19をせき止めるのに有効に働く。
一般に、接合材19を使って突出体13を第1半導体基板11に対して接合する場合、ブリードと呼ばれる接合材19のはみ出しが発生しうる。はみ出した接合材19は、有効画素領域Re側に流れ出して有効画素領域Reに存在する光学素子等(すなわち有効画素領域構造体21)に付着し、撮像装置10の光学特性に影響を与えてしまう懸念がある。有効画素領域構造体21に対する接合材19のそのような付着を回避するため、突出体13とレンズ部材27との間の層延在方向D2の距離を長くすることが考えられる。しかしながら、この場合、撮像装置10全体が層延在方向D2に大型化する。
一方、図4に示す撮像装置10によれば、突出体13と第1半導体基板11との間から流出した接合材19は、保護膜28に沿って流れ、保護膜28が形成する凹状境界面29により区画される凹部領域において、少なくとも一部が捕捉可能である。これにより、有効画素領域構造体21に対する接合材19の意図しない付着を有効に防ぐことができる。また、突出体13とレンズ部材27との間の層延在方向D2の距離を短縮化して、撮像装置10全体を小型化することが可能である。
なお、図4に示す例では凹状境界面29により区画される凹部領域の全体が接合材19により満たされているが、当該凹部領域の全体又は一部が接合材19により満たされていなくてもよい。凹部領域の全体又は一部が接合材19により満たされていないことで、当該凹部領域に入射した光Lの散乱が促される場合、より一層のフレア等の低減を期待できる。
なお特許文献1の固体撮像装置では、撮像素子と周辺部材(FPC)と間の距離及びマイクロレンズと周辺部材との間の距離に制約を課すことで、アンダーフィルのブリードの影響の低減が図られている。そのような要素間の距離の制約は、結果的に、チップ設計時のデザインの制約及び装置実装条件(例えば接着剤の粘性や接着条件)の制約をもたらす。
一方、上述の図4に示す撮像装置10によれば、各要素間の距離の制約が基本的にない或いは殆どないため、デザイン自由度の高いチップ設計や緩い条件下での装置実装が可能である。
また特許文献2の光電変換装置では、マイクロレンズを分断することによって異方性導電ペーストの拡散を防いでいる。しかしながら、マイクロレンズを分断する構造は、チップ全体の小型化には不利となりうる。
一方、上述の図4に示す撮像装置10によれば、オンチップマイクロレンズを構成するレンズ部材27の分断は不要であり、チップ全体の小型化に有利である。
図5は、撮像装置10の第2構造例を示す拡大断面図である。
凹状境界面29は、少なくとも一部が、第1半導体基板11が有する凹部11aによって形成されていてもよい。
図5に示す撮像装置10では、第1半導体基板11が凹部11aを有する。第1半導体基板11の凹部11aは、第1入光側絶縁層23が有する貫通孔と積層方向D1に隣り合っており、第1入光側絶縁層23の貫通孔とともにコンタクト溝34を構成する。
コンタクト溝34を区画する面に沿うように、周辺被覆部12b(具体的には遮光部24及び保護膜28)が凹状に設けられる。
本例においても、遮光部24及び保護膜28の各々が凹状境界形成体30として働き、遮光部24及び保護膜28のうちコンタクト溝34に位置する部分が、凹状境界面29を形成する。なお、第1入光側絶縁層23及び第1半導体基板11も凹状境界面29を形成する凹状境界形成体30として働く。ただし、第1入光側絶縁層23及び第1半導体基板11が形成する凹状境界面29は、遮光部24により覆われているため、光Lの反射(散乱)に殆ど或いは全く寄与しない。
図5に示す撮像装置10の他の構成は、上述の図4に示す撮像装置10と同様である。
図5に示す撮像装置10においても、周辺領域Rcに入射した光Lは凹状境界面29で散乱され、その結果、フレア等を低減することができる。
特に第1半導体基板11の凹部11aを使って凹状境界面29を構成することで、凹状境界面29の大きさ(特に深さ)を増大することができる。そのため、凹状境界面29に入射した光Lの散乱度がより一層高められ、フレア等をより効果的に低減することができる。
また、凹状境界面29によってより大きな凹部領域を区画して、より多量の接合材19を凹部領域において捕捉することが可能である。そのため、有効画素領域構造体21に対する接合材19の意図しない付着をより一層効果的に防ぎ、突出体13とレンズ部材27との間の層延在方向D2の距離を更に短縮化しうる。
図6は、撮像装置10の第3構造例を示す拡大断面図である。
凹状境界面29は、層延在方向D2の相対位置に関し、レンズ部材27(光学素子)と隣り合う位置に設けられていてもよい。
図6に示す撮像装置10では、層延在方向D2の相対位置に関し、コンタクト溝34(すなわち第1入光側絶縁層23の貫通孔及び第1半導体基板11の凹部11a)が、レンズ部材27及び第2入光側絶縁層25と隣り合うように設けられている。
図6に示す例において、レンズ部材27及び第2入光側絶縁層25の各々と、遮光部24(特に第3遮光部24c)とは、積層方向D1と平行に延びる同一平面に含まれる境界面を形成する。保護膜28のうち当該境界面上に位置する部分は、積層方向D1と平行に延び、凹状境界面29(特に凹部領域の側壁面を成す凹状境界面29)を形成する。
図6に示す撮像装置10の他の構成は、上述の図5に示す撮像装置10と同様である。
図6に示す撮像装置10においても、周辺領域Rcに入射した光Lを凹状境界面29で散乱してフレア等を低減することができ、また凹状境界面29が区画する凹部領域において接合材19を捕らえることができる。
たとえコンタクト溝34の全体が接合材19により満たされても、第1周辺領域Rc1に位置する光学素子(すなわち周辺光学素子部分31b(特にレンズ部材27及び第2入光側絶縁層25))が、接合材19の有効画素領域Re側への流れ出しを防ぐ。
図7は、撮像装置10の第4構造例を示す拡大断面図である。
凹状境界面29は、レンズ部材27のうち周辺領域Rcに位置する部分(すなわち周辺光学素子部分31bに含まれるレンズ部材27)によって形成されていてもよい。
図7に示す撮像装置10では、第2入光側絶縁層25が、第1半導体基板11の入光側面の全体を覆うように層延在方向D2に延び、有効画素領域Reだけではなく周辺領域Rcにも存在する。
またレンズ部材27は、第1半導体基板11の入光側面の全体を覆うように層延在方向D2に延びる。ただしレンズ部材27は、周辺領域Rcにおいて貫通孔(すなわち「レンズ凹部」)27aを有する。
レンズ凹部27aは、第1入光側絶縁層23が有する貫通孔(すなわちコンタクト溝34)に対応する位置に設けられている。すなわち積層方向D1と平行に延びる仮想線が、レンズ凹部27a及びコンタクト溝34の両方を通過する。このようにレンズ部材27は、レンズ凹部27aを挟むように設けられており、突出体13と第1半導体基板11との間(特に保護膜28と第2入光側絶縁層25との間)にも位置している。
周辺領域Rcのうちレンズ凹部27aが存在しない範囲では、第1半導体基板11の入光側面上に第1入光側絶縁層23、遮光部24、第2入光側絶縁層25、レンズ部材27及び保護膜28が順次積層されている。
一方、周辺領域Rcのうちレンズ凹部27aが存在する範囲では、第1半導体基板11の入光側面上に第1入光側絶縁層23、遮光部24、第2入光側絶縁層25及び保護膜28が順次積層されている。とりわけ、レンズ凹部27a及びコンタクト溝34の両方が存在する範囲では、第1半導体基板11の入光側面上に遮光部24(特に第2遮光部24b及び第3遮光部24c)、第2入光側絶縁層25及び保護膜28が順次積層されている。
なお図7に示す例では、カラーフィルタ26は突出体13と第1半導体基板11との間には設けられていないが、突出体13と第1半導体基板11との間にカラーフィルタ26が設けられていてもよい。
第1入光側絶縁層23、遮光部24、第2入光側絶縁層25及び保護膜28の各々は、有効画素領域Re及び周辺領域Rcの全体にわたって、ほぼ均一の厚みを有する。
そのためコンタクト溝34に対応する範囲では、第1入光側絶縁層23、遮光部24、第2入光側絶縁層25及び保護膜28の各々が、凹状境界面29を形成する。それに加え、レンズ凹部27aに対応する範囲では、保護膜28及びレンズ部材27の各々が、凹状境界面29を形成する。なお第1入光側絶縁層23が形成する凹状境界面29は、遮光部24に覆われているため、光Lの反射(散乱)に殆ど或いは全く寄与しない。
図7に示す例では、凹状境界面29(特に保護膜28)により区画される凹部領域の一部のみが接合材19により満たされている。当該凹部領域の他の部分は、空間であり、キャビティスペースScの一部を構成する。
図7に示す撮像装置10の他の構成は、上述の図4に示す撮像装置10と同様である。
図7に示す撮像装置10においても、周辺領域Rcに入射した光Lを凹状境界面29で散乱してフレア等を低減することができ、また凹状境界面29が区画する凹部領域において接合材19を捕らえることができる。
特に、レンズ部材27自体に、接合材19の流れ出しをせき止める機能を持たせることができる。レンズ部材27の厚みが第1入光側絶縁層23の厚みよりも大きい場合、レンズ部材27のレンズ凹部27aを第1入光側絶縁層23の貫通孔(すなわちコンタクト溝34)よりも大きく設けることができる。したがって、この場合、より多量の接合材19をレンズ凹部27aに溜めることができ、接合材19の有効画素領域Re側への流れ出しをより有効にせき止めることが可能である。
図8は、撮像装置10の第5構造例を示す拡大断面図である。
凹状境界面29は、少なくともレンズ部材27(光学素子)と突出体13との間の位置から、突出体13と第1半導体基板11との間の位置にわたって、層延在方向D2に延びていてもよい。
図8に示す撮像装置10では、コンタクト溝34が、層延在方向D2に関し、レンズ部材27と突出体13との間の位置から、突出体13と第1半導体基板11との間の位置(具体的には撮像装置10のチップ端面(スクライブライン))にわたって延びる。
突出体13と第1半導体基板11との間には、遮光部24、保護膜28及び接合材19が積層状態で設けられているが、第1入光側絶縁層23は設けられていない。そのため突出体13と第1半導体基板11との間では、層延在方向D2の全域にわたって、遮光部24(特に第2遮光部24b)が第1半導体基板11の入光側面に接触している。
図8に示す撮像装置10の他の構成は、上述の図4に示す撮像装置10と同様である。
図8に示す撮像装置10においても、周辺領域Rcに入射した光Lを凹状境界面29で散乱してフレア等を低減することができ、また凹状境界面29が区画する凹部領域において接合材19を捕らえることができる。
特に本例の撮像装置10は、突出体13と第1半導体基板11との間に第1入光側絶縁層23が設けられないため、撮像装置10の積層方向D1への小型化に有利である。
図9は、撮像装置10の第6構造例を示す拡大断面図である。
凹状境界面29により区画される凹部領域の全部又は一部は、空間であってもよい。
図9に示す撮像装置10において、凹状境界面29(本例では保護膜28が形成する凹状境界面29)により区画される凹部領域の全体が、空間として設けられており、キャビティスペースScの一部を構成する。
図9に示す撮像装置10の他の構成は、上述の図5に示す撮像装置10と同様である。
図9に示す撮像装置10においても、周辺領域Rc(特に凹状境界面29)に入射した光Lの少なくとも一部が散乱され、フレア等が低減される。
特に凹状境界面29により区画される凹部領域の少なくとも一部を空間とすることで、凹状境界面29における光Lの散乱の程度を増大させ、フレア等の更なる低減を期待することができる。
図10は、有効画素領域Re、周辺領域Rc、凹状境界面29により区画される凹部領域35、及び突出体13の配置例を示す撮像装置10の概略平面図である。理解を容易にするため、図10では、有効画素領域Re、周辺領域Rc、凹状境界面29、凹部領域35、及び突出体13以外の要素の図示は省略されている。
凹状境界面29は、少なくとも部分的に、凹凸部分を有していてもよい。この場合、凹状境界面29は、光Lを不規則的に反射及び散乱させることができ、フレア等を効果的に低減することができる。
図10に示す凹状境界面29及び凹部領域35は、全体がジグザグ状の平面形状を有し、凹状部分と凸状部分とが延在方向に沿って交互且つ規則的に出現する。ただし、凹状境界面29が有する凹凸部分及び凹部領域35の具体的な形態は、限定されない。
図11~図13は、凹状境界面29により区画される凹部領域35の一部(図10の符号「XI」参照)を例示する拡大平面図である。
例えば図11及び図12に示すように、凹部領域35の両側面(すなわち有効画素領域Re側の側面及び突出体13側の側面)を形成する凹状境界面29の各々が、凹凸状(例えばジグザグ状)を有していてもよい。
この場合、凹部領域35の一方の側面を形成する凹状境界面29の凹凸形状と、他方の側面を形成する凹状境界面29の凹凸形状とは、お互いに一致していてもよいし、お互いに異なっていてもよい。
凹部領域35の一方の側面を形成する凹状境界面29の凹凸部分と、他方の側面を形成する凹状境界面29の凹凸部分とは、サイズ及び周期のうちの少なくとも1つが、お互いに異なっていてもよい。例えば、凹部領域35の一方の側面を形成する凹状境界面29の凹状部分の幅が、凹部領域35の他方の側面を形成する凹状境界面29の凹状部分の幅と異なっていてもよい。同様に、凹部領域35の一方の側面を形成する凹状境界面29の凸状部分の幅が、凹部領域35の他方の側面を形成する凹状境界面29の凸状部分の幅と異なっていてもよい。
凹部領域35の一方の側面を形成する凹状境界面29の凹状部分は、他方の側面を形成する凹状境界面29の凸状部分に向かい合っていてもよいし(図11参照)、凹状部分に向かい合っていてもよい(図12参照)。同様に、凹部領域35の一方の側面を形成する凹状境界面29の凸状部分は、他方の側面を形成する凹状境界面29の凹状部分に向かい合っていてもよいし(図11参照)、凸状部分に向かい合っていてもよい(図12参照)。
凹部領域35の一方の側面を形成する凹状境界面29の凹凸形状と、他方の側面を形成する凹状境界面29の凹凸形状とは、お互いに同じ凹凸周期で設けられていてもよいし、お互いに異なる凹凸周期で設けられていてもよい。
また図13に示すように、凹部領域35の両側面を形成する凹状境界面29のうちの一方のみが凹凸状(例えばジグザグ状)を有し、他方の凹状境界面29は平面状を有していてもよい。この場合、凹部領域35の両側面のうち有効画素領域Reに近い側の側面を形成する凹状境界面29が凹凸部分を有していてもよいし、有効画素領域Reから遠い側の側面を形成する凹状境界面29が凹凸部分を有していてもよい。
図14は、凹状境界面29により区画される凹部領域35及び突出体13を例示する拡大平面図である。理解を容易にするため、図14には、凹状境界形成体30、凹状境界面29、凹部領域35及び突出体13(突出凹凸面13aを含む)のみが図示されている。
突出体13のうち光学素子側(すなわち凹状境界面29側)の面は、少なくとも部分的に、凹凸部分(例えばジグザグ状)を有していてもよい。この場合、突出体13が光Lを不規則的に反射(散乱)させるため、フレア等を効果的に低減することができる。
突出体13が凹凸部分を有する場合、凹状境界面29も凹凸部分を有していてもよい(図14参照)。この場合、フレア等をより一層効果的に低減することができる。
凹状境界面29の凹凸部分と、突出体13の突出凹凸面13aの凹凸部分とは、サイズ及び周期のうちの少なくとも1つが、お互いに異なっていてもよい。例えば、凹状境界面29が有する凹状部分の幅が、突出体13が有する凹状部分の幅と異なっていてもよい。同様に、凹状境界面29が有する凸状部分の幅が、突出体13が有する凸状部分の幅と異なっていてもよい。また凹状境界面29の凹凸部分と、突出体13の凹凸部分とは、お互いに同じ凹凸周期で設けられていてもよいし、お互いに異なる凹凸周期で設けられていてもよい。
図15~図17は、凹状境界面29の形状例を示す凹状境界形成体30の断面図である。図15~図17において、凹状境界面29により区画される凹部領域35は空間として示されているが、凹部領域35には全体的に又は部分的に他の部材が存在していてもよい。
凹状境界面29の形状は限定されない。例えば、凹部領域35を区画する凹状境界面29は、矩形状の断面形状を有していてもよい(図15参照)。また凹状境界面29(特に凹部領域35の側面を形成する凹状境界面29)は、順テーパー状に設けられていてもよいし(図16参照)、逆テーパー状に設けられていてもよい(図17参照)。
凹状境界面29が順テーパー状に設けられる場合、接合材19が凹部領域35に流入しやすい。一方、凹状境界面29が逆テーパー状に設けられる場合、接合材19が凹部領域35から流出しにくく、また凹部領域35に入射した光Lが凹部領域35から出射しにくくなるため、フレア等を効果的に低減することができる。
[第1変形例]
被覆部12とカバー体14との間のキャビティスペースScは、樹脂等の透光性部材(すなわち充填材)により充填されていてもよい。
図18は、撮像装置10の概略構成例を示す拡大断面図である。
図18に示す撮像装置10では、被覆部12(すなわち有効被覆部12a及び周辺被覆部12b)とカバー体14との間の領域(すなわちキャビティスペースSc)が、透光性の充填材40によって埋められている。充填材40は、保護膜28及びカバー体14に接触且つ接合するように設けられており、カバー体14を支持する。そのため、図18に示す撮像装置10では、上述の突出体13及び接合材19が設けられていない。
図18に示す撮像装置10の他の構成は、上述の図3に示す撮像装置10と同様である。
キャビティスペースScが充填材40で満たされ、突出体13が設けられない場合であっても、光Lは、図18に示すように、充填材40の端部(すなわち境界面)で反射されて迷光となることがあり、撮影画像にフレア等をもたらしうる。
図19は、撮像装置10の第7構造例を示す拡大断面図である。図19に示す撮像装置10は、周辺領域Rc(特に第2周辺領域Rc2)において凹状境界面29を有する。図19に示す凹状境界面29は、上述の図5に示す凹状境界面29と同様の構成を有し、コンタクト溝34(すなわち第1入光側絶縁層23の貫通孔及び第1半導体基板11の凹部11a)に対応する位置に形成されている。
図19に示す撮像装置10の他の構成は、上述の図18に示す撮像装置10と同様である。
キャビティスペースScが充填材40により満たされており、空間ではない場合も、凹状境界面29を設けることによって、迷光の影響を抑え、フレア等を低減することができる。
[他の変形例]
凹状境界面29は、コンタクト溝34以外の凹部を区画する面により構成されていてもよい。この場合、凹状境界面29を構成する凹部は、凹状境界形成体30として働く部材を貫通する孔であってもよいし、当該部材を貫通しない底部を有する穴であってもよい。
図7の撮像装置10では、レンズ凹部27aが、第1入光側絶縁層23の貫通孔(すなわちコンタクト溝34)に対応する位置に設けられているが、レンズ凹部27aはコンタクト溝34に対応しない位置に設けられてもよい。
それぞれの図面に示されている撮像装置10は、適宜組み合わされてもよい。例えば、図4~図9及び図19の各々に示される撮像装置10は、図10~図17に示されている構造を適宜有していてもよい。また図4~図9及び図19の各々に示される撮像装置10の構成が適宜組み合わせてもよい。
本明細書で開示されている実施形態及び変形例はすべての点で例示に過ぎず限定的には解釈されないことに留意されるべきである。上述の実施形態及び変形例は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態での省略、置換及び変更が可能である。例えば上述の実施形態及び変形例が全体的に又は部分的に組み合わされてもよく、また上述以外の実施形態が上述の実施形態又は変形例と組み合わされてもよい。また、本明細書に記載された本開示の効果は例示に過ぎず、その他の効果があってもよい。
また上述の技術的思想を具現化する技術的カテゴリーは限定されない。例えば上述の装置を製造する方法或いは使用する方法に含まれる1又は複数の手順(ステップ)をコンピュータに実行させるためのコンピュータプログラムによって、上述の技術的思想が具現化されてもよい。またそのようなコンピュータプログラムが記録されたコンピュータが読み取り可能な非一時的(non-transitory)な記録媒体によって、上述の技術的思想が具現化されてもよい。
なお、本開示は以下の構成を取ることもできる。
[項目1]
光電変換を行う複数の有効画素を有する半導体基板と、
光学素子を含み、前記半導体基板のうち前記複数の有効画素を覆う有効被覆部と、
前記半導体基板のうち前記複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、
有効画素領域構造体は、前記複数の有効画素と、前記有効被覆部と、を含み、
周辺領域構造体は、前記半導体基板のうち前記複数の有効画素の外側に位置する部分と、前記周辺被覆部と、を含み、
前記周辺領域構造体は、前記光学要素とは異なる部材によって形成される凹状境界面を有する撮像装置。
[項目2]
光電変換を行う複数の有効画素を有する半導体基板と、
レンズ部材を有する光学素子を含み、前記半導体基板のうち前記複数の有効画素を覆う有効被覆部と、
前記半導体基板のうち前記複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、
前記光学素子は、前記有効被覆部に含まれる有効光学素子部分と、前記周辺被覆部に含まれる周辺光学素子部分と、に区分され、
前記周辺光学素子部分に含まれる前記レンズ部材は、前記凹状境界面を有する撮像装置。
[項目3]
前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向に、前記光学素子から離れた位置に設けられている項目1に記載の撮像装置。
[項目4]
前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向に、前記光学素子と隣り合う位置に設けられている項目1に記載の撮像装置。
[項目5]
前記凹状境界面の全体は、前記周辺被覆部が有する凹部によって形成されている項目1、3及び4のいずれかに記載の撮像装置。
[項目6]
前記周辺被覆部は、
前記半導体基板上に位置する絶縁層と、
前記絶縁層を介して前記半導体基板上に位置する第1遮光部と、前記半導体基板上に位置する第2遮光部と、を有する遮光部と、
を含み、
前記周辺領域構造体のうち前記凹状境界面を形成する部分は、前記第2遮光部を含む項目1及び3~5のいずれかに記載の撮像装置。
[項目7]
前記凹状境界面は、少なくとも一部が、前記半導体基板が有する凹部によって形成されている項目1及び3~6のいずれかに記載の撮像装置。
[項目8]
前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体と、
前記半導体基板に対して前記突出体を接合する接合材と、を備え、
前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向に関して少なくとも前記光学素子と前記突出体との間に、位置する項目1及び3~7のいずれかに記載の撮像装置。
[項目9]
前記凹状境界面は、少なくとも前記光学素子と前記突出体との間の位置から前記突出体と前記半導体基板との間の位置にわたって、前記層延在方向に延びる項目8に記載の撮像装置。
[項目10]
前記凹状境界面は、前記周辺領域構造体に含まれる部材の面により構成され且つ前記接合材に接触している接合面につながっている項目8又は9に記載の撮像装置。
[項目11]
前記凹状境界面により区画される凹部領域の全部又は一部は、空間である項目1~10のいずれかに記載の撮像装置。
[項目12]
前記凹状境界面は、少なくとも部分的に、凹凸部分を有する項目1~11のいずれかに記載の撮像装置。
[項目13]
前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体を備え、
前記突出体のうち前記光学素子側の面は、少なくとも部分的に、凹凸部分を有する項目1~12のいずれかに記載の撮像装置。
[項目14]
前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体を備え、
前記突出体のうち前記光学素子側の面は、少なくとも部分的に、凹凸部分を有し、
前記凹状境界面が有する前記凹凸部分と、前記突出体が有する前記凹凸部分とは、サイズ及び周期のうちの少なくとも1つが、お互いに異なる項目12に記載の撮像装置。
[項目15]
前記凹状境界面は、順テーパー状に設けられている項目1~14のいずれかに記載の撮像装置。
[項目16]
前記凹状境界面は、逆テーパー状に設けられている項目1~14のいずれかに記載の撮像装置。
[項目17]
前記光学素子を介して前記半導体基板とは反対側に位置し、少なくとも前記複数の有効画素を覆うカバー体を備え、
前記光学素子と前記カバー体との間には空間が形成されている項目1~16のいずれかに記載の撮像装置。
[項目18]
前記光学素子を介して前記半導体基板とは反対側に位置し、少なくとも前記複数の有効画素を覆うカバー体と、
前記有効被覆部及び前記周辺被覆部の各々と前記カバー体との間の領域を埋める充填材と、を備える項目1~16のいずれかに記載の撮像装置。
10 撮像装置、11 第1半導体基板、11a 凹部、12 被覆部、12a 有効被覆部、12b 周辺被覆部、13 突出体、13a 突出凹凸面、14 カバー体、15 第1配線層、16 第2配線層、17 第2半導体基板、18 被覆絶縁層、19 接合材、20 有効画素、21 有効画素領域構造体、22 周辺領域構造体、23 第1入光側絶縁層、24 遮光部、24a 第1遮光部、24b 第2遮光部、24c 第3遮光部、25 第2入光側絶縁層、26 カラーフィルタ、27 レンズ部材、27a レンズ凹部、28 保護膜、29 凹状境界面、30 凹状境界形成体、31a 有効光学素子部分、31b 周辺光学素子部分、34 コンタクト溝、35 凹部領域、40 充填材、B 接合面B、D1 積層方向、D2 層延在方向、L 光、Rc 周辺領域、Rc1 第1周辺領域、Rc2 第2周辺領域、Re 有効画素領域、Sc キャビティスペース

Claims (18)

  1. 光電変換を行う複数の有効画素を有する半導体基板と、
    光学素子を含み、前記半導体基板のうち前記複数の有効画素を覆う有効被覆部と、
    前記半導体基板のうち前記複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、
    有効画素領域構造体は、前記複数の有効画素と、前記有効被覆部と、を含み、
    周辺領域構造体は、前記半導体基板のうち前記複数の有効画素の外側に位置する部分と、前記周辺被覆部と、を含み、
    前記周辺領域構造体は、前記光学素子とは異なる部材によって形成される凹状境界面を有する撮像装置。
  2. 光電変換を行う複数の有効画素を有する半導体基板と、
    レンズ部材を有する光学素子を含み、前記半導体基板のうち前記複数の有効画素を覆う有効被覆部と、
    前記半導体基板のうち前記複数の有効画素の外側に位置する部分を覆う周辺被覆部と、を備え、
    前記光学素子は、前記有効被覆部に含まれる有効光学素子部分と、前記周辺被覆部に含まれる周辺光学素子部分と、に区分され、
    前記周辺光学素子部分に含まれる前記レンズ部材は、凹状境界面を有する撮像装置。
  3. 前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向に、前記光学素子から離れた位置に設けられている請求項1に記載の撮像装置。
  4. 前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向の相対位置に関し、前記光学素子と隣り合う位置に設けられている請求項1に記載の撮像装置。
  5. 前記凹状境界面の全体は、前記周辺被覆部が有する凹部によって形成されている請求項1に記載の撮像装置。
  6. 前記周辺被覆部は、
    前記半導体基板上に位置する絶縁層と、
    前記絶縁層を介して前記半導体基板上に位置する第1遮光部と、前記半導体基板上に位置する第2遮光部と、を有する遮光部と、
    を含み、
    前記周辺領域構造体のうち前記凹状境界面を形成する部分は、前記第2遮光部を含む請求項1に記載の撮像装置。
  7. 前記凹状境界面は、少なくとも一部が、前記半導体基板が有する凹部によって形成されている請求項1に記載の撮像装置。
  8. 前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体と、
    前記半導体基板に対して前記突出体を接合する接合材と、を備え、
    前記凹状境界面は、前記半導体基板及び前記光学素子が積層する方向と直角を成す層延在方向に関して少なくとも前記光学素子と前記突出体との間に、位置する請求項1に記載の撮像装置。
  9. 前記凹状境界面は、少なくとも前記光学素子と前記突出体との間の位置から前記突出体と前記半導体基板との間の位置にわたって、前記層延在方向に延びる請求項8に記載の撮像装置。
  10. 前記凹状境界面は、前記周辺領域構造体に含まれる部材の面により構成され且つ前記接合材に接触している接合面につながっている請求項8に記載の撮像装置。
  11. 前記凹状境界面により区画される凹部領域の全部又は一部は、空間である請求項1に記載の撮像装置。
  12. 前記凹状境界面は、少なくとも部分的に、凹凸部分を有する請求項1に記載の撮像装置。
  13. 前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体を備え、
    前記突出体のうち前記光学素子側の面は、少なくとも部分的に、凹凸部分を有する請求項1に記載の撮像装置。
  14. 前記複数の有効画素の外側に位置し且つ前記光学素子よりも突出する突出体を備え、
    前記突出体のうち前記光学素子側の面は、少なくとも部分的に、凹凸部分を有し、
    前記凹状境界面が有する前記凹凸部分と、前記突出体が有する前記凹凸部分とは、サイズ及び周期のうちの少なくとも1つが、お互いに異なる請求項12に記載の撮像装置。
  15. 前記凹状境界面は、順テーパー状に設けられている請求項1に記載の撮像装置。
  16. 前記凹状境界面は、逆テーパー状に設けられている請求項1に記載の撮像装置。
  17. 前記光学素子を介して前記半導体基板とは反対側に位置し、少なくとも前記複数の有効画素を覆うカバー体を備え、
    前記光学素子と前記カバー体との間には空間が形成されている請求項1に記載の撮像装置。
  18. 前記光学素子を介して前記半導体基板とは反対側に位置し、少なくとも前記複数の有効画素を覆うカバー体と、
    前記有効被覆部及び前記周辺被覆部の各々と前記カバー体との間の領域を埋める充填材と、を備える請求項1に記載の撮像装置。
JP2020194415A 2020-11-24 2020-11-24 撮像装置 Pending JP2024004503A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020194415A JP2024004503A (ja) 2020-11-24 2020-11-24 撮像装置
PCT/JP2021/041677 WO2022113774A1 (ja) 2020-11-24 2021-11-12 撮像装置
US18/252,918 US20240014239A1 (en) 2020-11-24 2021-11-12 Imaging apparatus
CN202180066315.4A CN116261786A (zh) 2020-11-24 2021-11-12 摄像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020194415A JP2024004503A (ja) 2020-11-24 2020-11-24 撮像装置

Publications (1)

Publication Number Publication Date
JP2024004503A true JP2024004503A (ja) 2024-01-17

Family

ID=81755907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020194415A Pending JP2024004503A (ja) 2020-11-24 2020-11-24 撮像装置

Country Status (4)

Country Link
US (1) US20240014239A1 (ja)
JP (1) JP2024004503A (ja)
CN (1) CN116261786A (ja)
WO (1) WO2022113774A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124654A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp 固体撮像装置
JP2011054794A (ja) * 2009-09-02 2011-03-17 Panasonic Corp 光学デバイス及びその製造方法
JP5800744B2 (ja) * 2012-03-29 2015-10-28 京セラ株式会社 イメージセンサおよび読取装置
WO2018139278A1 (ja) * 2017-01-30 2018-08-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、および電子機器
US12107106B2 (en) * 2018-09-11 2024-10-01 Sony Semiconductor Solutions Corporation Solid-state imaging device including groove with recessed and projecting sidewalls
US12094897B2 (en) * 2019-02-15 2024-09-17 Sony Semiconductor Solutions Corporation Imaging element and imaging device

Also Published As

Publication number Publication date
CN116261786A (zh) 2023-06-13
WO2022113774A1 (ja) 2022-06-02
US20240014239A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
JP4794283B2 (ja) 固体撮像装置
TWI577001B (zh) 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP5942275B2 (ja) 固体撮像装置
US8500344B2 (en) Compact camera module and method for fabricating the same
JP6541313B2 (ja) 光電変換装置、及び撮像システム
CN107919371B (zh) 光电转换装置和系统
US11488994B2 (en) Solid-state imaging device and solid-state imaging element
US10497732B2 (en) Photoelectric conversion apparatus and camera
JP7348378B2 (ja) 光検出装置
US10096635B2 (en) Semiconductor structure and manufacturing method thereof
KR101334099B1 (ko) 이중 감지 기능을 가지는 기판 적층형 이미지 센서
JP6120075B2 (ja) 固体撮像装置および固体撮像装置の製造方法。
US20090230408A1 (en) Optical device and method for manufacturing the same
JP2010016173A (ja) 固体撮像素子、その製造方法、及び固体撮像装置
CN108447882A (zh) 一种影像传感芯片的封装结构及其封装方法
JP2013207053A (ja) 固体撮像素子、電子機器
JP5141247B2 (ja) イメージセンサ及びその製造方法
JP2024004503A (ja) 撮像装置
JP2008047587A (ja) 光検出装置
JP6086715B2 (ja) 固体撮像素子
JP7008054B2 (ja) 光電変換装置および機器
JP2009130318A (ja) 半導体装置およびその製造方法
JP2014216404A (ja) 固体撮像装置
JP6717621B2 (ja) 光学装置および光学装置の製造方法
KR101305457B1 (ko) 이중 감지 기능을 가지는 기판 적층형 이미지 센서