JP2023554295A

JP2023554295A - 選択的に切替可能なワイドバンドｒｆ加算器

Info

Publication number: JP2023554295A
Application number: JP2023535020A
Authority: JP
Inventors: ワーグナー、エリック、シー．; ラロッカ、ティモシー、アール．
Original assignee: Northrop Grumman Systems Corp
Current assignee: Northrop Grumman Systems Corp
Priority date: 2020-12-18
Filing date: 2021-10-22
Publication date: 2023-12-27
Also published as: US11817831B2; US11616477B2; US20230216455A1; DE112021006494T5; WO2022132304A1; US20220200547A1

Abstract

ＲＦ加算回路（２０）は、第１及び第２の抵抗（Ｒ１、Ｒ２）の各々によって接合部（２２）に結合された第１及び第２のポート（Ｐ１、Ｐ２）を備える。ＲＦ加算回路は、第３の抵抗（Ｒ３）とスイッチ（Ｓ３）との直列組み合わせと、増幅器（ＵＩ）とを更に備え、直列組み合わせは、接合部（２２）と第３のポート（Ｐ３）との間で増幅器を横切って結合される。さらに、スイッチ（Ｓ３）が閉位置に移動され増幅器（ＵＩ）がオフ状態に切替られたとき、パッシブ動作モードが実施され、スイッチが開位置に移動され増幅器（ＵＩ）がオン状態に切替られたとき、アクティブ動作モードが実施される。ＲＦ加算回路は、第１及び第２のポート（Ｐ１、Ｐ２）における信号の和に等しい加算信号を、第３のポート（Ｐ３）において生成する。

Description

本主題は、無線周波数（ＲＦ）装置に関し、より詳細には、選択的に切替可能なＲＦ加算器に関する。

時には、ＲＦ回路において利得を制御する必要がある。例えば、Ｈ木（Ｈ－ｔｒｅｅ）ネットワークは、フェーズドアレイＲＦ装置、又はＲＦトランスバーサルフィルタのためのアンテナ給電装置として使用され得る。Ｈ木ネットワークにおける信号は、コヒーレントに和をとることができ、出力ポートに結合された装置（例えば、入力増幅器）における非線形歪みに至る可能性のある、アンテナ出力ポートにおいて大きな信号を産生するか、又はインコヒーレントに和をとることができ、低減された利得ではあるが、別の出力ポートにおける信号対雑音比（ＳＮＲ）の低減をもたらす。回路設計者は、対応する数のＨ木ネットワーク出力ポートで発生した１つ又は複数の信号を、下流の装置に提供することができる。このようなポートでは、ノイズと線形性の性能を選択的にバランスさせる必要があることが多いが、マッチングと帯域幅を犠牲にすることなく利得制御を得ることは困難である。

前述の問題を解決するための従来のアプローチは、スイッチ抵抗を有する抵抗結合器、又は一般的な可変利得増幅器の接続形態を備えることができる。しかしながら、これらの従来のアプローチは、Ｈ木加算器において比較的低いダイナミックレンジ改善を達成することができるだけである。

一態様によれば、インピーダンス特性Ｚ_０を有する無線周波数（ＲＦ）加算回路は、第１及び第２の抵抗の各々によって接合部に結合された第１及び第２のポートを備える。回路は第３の抵抗と、開位置と閉位置との間で移動可能なスイッチとの直列組み合わせと、入力端子及び出力端子を有し、オフ状態及びオン状態で動作可能な増幅器とを更に備え、直列組み合わせは、接合部と第３のポートとの間で増幅器の入力端子及び出力端子を横切って結合される。第１の抵抗、第２の抵抗、及び第３の抵抗はすべて、Ｚ_０／３に実質的に等しい。さらに、スイッチが閉位置に移動され、増幅器がオフ状態に切り換えられるとき、パッシブ動作モードが実施され、スイッチが開位置に移動され、増幅器がオン状態に切り換えられるとき、アクティブ動作モードが実施される。ＲＦ加算回路は、第１及び第２のポートにおける信号の和を第１及び第２の利得値のうちの１つによって変更したに等しい加算信号を、第３のポートにおいて生成する。

他の態様及び利点は、以下の詳細な説明及び添付の図面を考慮することによって明らかになり、本明細書全体を通して、同様の番号は同様の構造を示す。

選択的に切替可能なＲＦ加算器の一実施形態の簡略化された回路図である。パッシブ動作状態にある図１の選択的に切替可能なＲＦ加算器の実施形態の簡略化された回路図である。アクティブ動作状態にある図１の選択的に切替可能なＲＦ加算器の実施形態の簡略回路図である。図１の増幅器の２つの実現の概略図である。図１の増幅器の２つの実現の概略図である。パッシブ及びアクティブ動作モードにおける図１の実施形態の簡略化された概略図であり、増幅器の寄生インピーダンスを示す。図６のパッシブ動作モードの周波数の関数としてＳパラメータを示すグラフである。図６のパッシブ動作モードの周波数の関数としてＳパラメータを示すグラフである。パッシブ及びアクティブ動作モードにおける図１の実施形態の簡略化された概略図であり、増幅器の寄生インピーダンスを示す。図９のアクティブ動作モードの周波数の関数としてＳパラメータを示すグラフである。図９のアクティブ動作モードの周波数の関数としてＳパラメータを示すグラフである。

最初に図１を参照すると、選択的に切替可能な広帯域ＲＦ加算回路２０は、第１、第２、及び第３のポートＰ１、Ｐ２、及びＰ３をそれぞれ備えるマルチポートデバイスを備える。第１及び第２のポートＰ１及びＰ２は、それぞれ抵抗器Ｒ１及びＲ２によって接合部２２に結合される。バッファ増幅器Ｕ１は、接合部２２に結合された入力端子と、第３のポートＰ３に結合された出力端子とを含む。増幅器Ｕ１は、第１及び第２のスイッチＳ１及びＳ２によって各々供給電圧Ｖ＋、及び接地に結合された電力端子を含む。第３のスイッチＳ３と第３の抵抗Ｒ３との直列組み合せは、ジャンクション２２と第３のポートＰ３との間の増幅器Ｕ１を横切る。

第１、第２、及び第３のスイッチＳ１、Ｓ２、及びＳ３の各々は、開位置と閉位置との間で選択的に動作可能であり、手動及び／又は機械的に動作可能なデバイス、電子的に動作可能なデバイス（例えば、トランジスタ）、又は任意の他の適切なデバイスを備え得る。また、第１、第２、第３の抵抗は、加算回路２０の特性インピーダンスＺ_０に応じた抵抗値を有する。具体的には、好ましい実施形態では、抵抗Ｒ１、Ｒ２、及びＲ３の抵抗は同じであり、それぞれＺ_０／３に等しい。したがって、Ｚ_０が５０オームに等しい具体的な実施形態では、Ｒ１、Ｒ２、及びＲ３の抵抗は、すべて５０／３（すなわち、約１６．６７）オームに等しい。

図２は、パッシブ動作モードで動作可能な加算回路２０を示す。そのような動作モードは、第１及び第２のスイッチＳ１及びＳ２の一方又は両方を開き、第３のスイッチＳ３を閉じることによって実施される。第１及び第２のポートＰ１及びＰ２にそれぞれ供給される第１及び第２の入力信号は、接合部２２において加算され、加算された信号は、第３のスイッチＳ３及び抵抗器Ｒ３によって第３のポートＰ３に供給される。このとき、増幅器Ｕ１がＯＦＦであるので、増幅器Ｕ１は、入力及び出力端子において非常に高いインピーダンス（例えば、インピーダンスＺ_０に対して３倍以上）を示す。回路２０は、３つのポートＰ１、Ｐ２、及びＰ３全てにおいてインピーダンス整合され、３つのポートＰ１、Ｐ２、及びＰ３すべての間でおよそ－６ｄｂの信号送信利得を示す。さらに、伝送経路内の構成要素が実質的に純粋に抵抗性であるので、特に、パッシブモードにおけるスイッチＳ３が手動又は機械的に動作可能である（よって、トランジスタの寄生インピーダンスを除去する）とき、非常に広い周波数範囲（たとえば、０～４０Ｇｈｚ）にわたって実質的に線形である。パッシブモードで動作する回路２０のＳパラメータを、図７及び図８に示す。図６は、コンデンサＣ１及び抵抗器Ｒ４によって表されるバッファ増幅器Ｕ１の寄生インピーダンスを有する図２の回路２０を示す。図７及び図８のＳパラメータは、インピーダンス特性Ｚ_０が５０オームであり、寄生キャパシタＣ１の容量が２０フェムトファラッドであり、寄生抵抗が５００オームである場合の例が示されている。もちろん、当業者には明らかであるように、寄生インピーダンスの性質及び値は部品、特にバッファ増幅器Ｕ１の選択によって変化し、本明細書に添付される特許請求の範囲の範囲は、寄生インピーダンスの性質及び値、又は本明細書に開示される部品値に限定されない。

図７に見られるように、入力ポート電圧反射係数Ｓ_１１及びＳ_２２ならびに出力ポート電圧反射係数Ｓ_３３は、寄生インピーダンスのために、０～４０Ｇｈｚの間の周波数で上昇する。図８に見られるように、順方向電圧利得Ｓ_３１、及びパラメータＳ_２１及びＳ_１２は、前述のように約－６ｄｂで一定のままである。

次に図３を参照すると、動作のアクティブモードは、スイッチＳ１及びＳ２を閉じ、スイッチＳ３を開くことによって開始される。これにより、増幅器Ｕ１が通電（オン）され、抵抗Ｒ３が回路から除去される。パッシブ動作モードと同様に、第１及び第２のポートＰ１及びＰ２の各々供給される第１及び第２の入力信号は、接合部２２において加算される。アクティブ動作モードでは、加算された信号が増幅器Ｕ１によって増幅され、第３のポートＰ３に供給され、出力インピーダンス整合は増幅器Ｕ１によって行われる。図９には、コンデンサＣ１及び抵抗器Ｒ４を備える増幅器Ｕ１の例示的な寄生インピーダンスが示されており、これらは、図６に示される寄生インピーダンスと同じ又は異なる値を有し得る。ポートＰ１、Ｐ２は、ポートＰ１、Ｐ２のそれぞれの入力信号が対向するポートのインピーダンスを見るため、部分的にＺ_０に整合されたままである。

図１０及び図１１は、アクティブモードにおける回路２０の動作中のＳパラメータを示す。入力ポート電圧反射係数Ｓ_１１及びＳ_２２は、０～４０ＧＨｚ帯域幅にわたってほぼ等しいレベルのままであり、入力ポート電圧反射係数Ｓ_１１及びＳ_２２と比較して低減されたレベルではあるが、出力ポート電圧反射係数も同様である。ＳパラメータＳ_３１は（図１１には示されていないが、パラメータＳ_３２はパラメータＳ_３１と同一である）帯域幅にわたって８ｄｂの近似値で実質的に一定のままである。ＳパラメータＳ_２１及びＳ_１２は、帯域幅にわたって約－３ｄｂで一定のままである。

図４及び図５は、増幅器Ｕ１ならびに関連するスイッチＳ１及びＳ２の特定の実現例を示し、他の実現例が代わりに使用されてもよいことが理解される。図４の例示的な実施形態は、スイッチＳ１とスイッチＳ２との間に直列に接続されたソース端子及びドレイン端子と、相互接続されたゲート端子とを有するＰチャネル及びＮチャネルＭＯＳＦＥＴのＱ１及びＱ２を備える。抵抗Ｒ５は、相互接続されたゲート端子における増幅器入力端子と、トランジスタＱ１及びＱ２のドレイン間の接合部における出力端子との間に接続され、適切な動作のためのバイアスを提供する。

図５の例示的な実施形態は、ＮチャネルＭＯＳＦＥＴＱ３と、増幅器出力端子においてトランジスタＱ３のドレイン端子に結合された抵抗器Ｒ７とを含む。トランジスタＱ３と抵抗Ｒ７との直列組合せは、スイッチＳ１に結合される。トランジスタＱ３のソース端子は、スイッチＳ２によってグランドに任意に結合される。スイッチＳ２は、増幅器Ｕ１をオフにする冗長方法として機能する。スイッチＳ２が閉じたときに示す小さな寄生直列抵抗は、増幅器の利得及び線形性を制御するのに望ましいことがある。スイッチＳ２が省略される場合、トランジスタＱ３のソース端子は、接地に直接結合され、それによって、小さな寄生インピーダンスを除去する。トランジスタＱ３のゲート端子は、コンデンサＣ２と抵抗Ｒ６との直列接続された組合せ間の接合部に結合される。コンデンサＣ２と抵抗Ｒ６との直列組合せは、増幅器入力とボルテージＶ_ｂｉａｓとの間に結合される。コンデンサＣ２及び抵抗器Ｒ６は、トランジスタＱ３をバイアスするために適切な固定ＤＣゲート電圧を提供する。

本明細書に開示される実施形態は、Ｈ木ＲＦ信号加算ネットワークにおける広帯域利得制御機能として使用することができる。特定の用途は、フェーズドアレイ及びＲＦトランスバーサルフィルタのためのアンテナ給電装置を含む。Ｈ木ネットワークにおける信号は、コヒーレントに加算され、加算された出力ポートにおいて大きな信号を生成し、これは、加算された出力において増幅器の非線形歪みを生じ得るか、又は加算されずに、出力における信号対雑音比（ＳＮＲ）の低減を引き起こす。各Ｈ木又は他のアンテナ給電出力における、本明細書に開示される切替可能なアクティブ－パッシブ２方向ＲＦ信号加算器の使用は、回路設計者が、ポートにおいて信号がコヒーレントに加算されるパッシブ動作モード、又はポートにおいて信号がインコヒーレントに加算されるアクティブ動作モードを選択することを可能にする。したがって、各信号レベルは、ノイズと線形性能とのバランスをとるために、異なる加算階層で個別に制御することができる。

本明細書中で引用する刊行物、特許出願及び特許を含むすべての文献を、各文献を個々に具体的に示し、参照して組み込むのと、また、その内容のすべてをここで述べるのと同じ限度で、ここで参照して組み込む。

「ａ」及び「ａｎ」及び「Ｔｈｅ」という用語、ならびに本発明を説明する文脈における（特に、以下の特許請求の範囲の文脈における）同様の参照番号の使用は、本明細書で別段の指示がない限り、又は文脈によって明らかに矛盾しない限り、単数及び複数の両方を包含すると解釈されるべきである。本明細書中の数値範囲の記載は、本明細書中で特に指摘しない限り、単にその範囲内に該当する各値を個々に言及するための略記法としての役割を果たすことだけを意図しており、各値は本明細書中で個々に列挙されるかのように、明細書に組み込まれる。本明細書で記載した全ての方法は、本明細書に別段の指示がない限り、或いは明らかに文脈に矛盾しない限り、任意の好適な順序で実行され得る。本明細書で提供される任意の及びすべての例、又は例示的な言葉（例えば、「など」）の使用は、単に本開示をより明瞭にすることを意図しており、特に請求されない限り、本開示の範囲を限定するものではない。本明細書中のいかなる言語も、請求されていない要素を本開示の実施に不可欠なものとして示すものと解釈されるべきではない。

前述の説明を考慮すると、本開示に対する多数の変更が当業者には明らかであろう。図示された実施形態は、例示的なものにすぎず、本開示の範囲を限定するものとして解釈されるべきではないことを理解されたい。

Claims

インピーダンス特性Ｚ_０を有する無線周波数（ＲＦ）加算回路であって、
第１の抵抗及び第２の抵抗の各々によって接合部に結合された第１のポート及び第２のポートと、
第３の抵抗と、開位置と閉位置との間を移動可能なスイッチとの直列組み合わせと、
入力端子及び出力端子を有し、オフ状態及びオン状態で動作可能である増幅器であって、前記直列組み合わせは、前記接合部と第３のポートとの間で前記増幅器の前記入力端子及び前記出力端子を横切って結合される、増幅器と、
を備え、
前記第１の抵抗、前記第２の抵抗、及び前記第３の抵抗は全て、実質的にＺ_０／３に等しく、
前記スイッチが閉位置に移動され前記増幅器がオフ状態に切替られたとき、パッシブ動作モードが実施され、
前記スイッチが開位置に移動され前記増幅器がオン状態に切替られたとき、アクティブ動作モードが実施され、
前記ＲＦ加算回路は、前記第１のポート及び前記第２のポートにおける信号の和を第１の利得値及び第２の利得値の内の１つによって変更したに等しい加算信号を、第３のポートにおいて生成する、
ＲＦ加算回路。
前記加算回路は、全てのポートでインピーダンス整合され、前記パッシブ動作モードが実施されるとき、全てのポート間で実質的に等しい利得を有する、請求項１に記載のＲＦ加算回路。
前記パッシブ動作モードが実施されているとき、前記信号の和の大きさは、前記第１の利得値によって変更される、請求項１に記載のＲＦ加算回路。
前記アクティブ動作モードが実施されているとき、前記信号の和の大きさは、前記第２の利得値によって変更される、請求項１に記載のＲＦ加算回路。
前記第１の利得値は、負の値を含み、
前記パッシブ動作モードが実施されているとき、前記信号の和の大きさは、前記第１の利得値によって変更され、
前記第２の利得値は、正の値を含み、
前記アクティブ動作モードが実施されているとき、前記信号の和の大きさは、前記第２の利得値によって変更される、
請求項１に記載のＲＦ加算回路。
前記増幅器は、少なくとも１つの追加スイッチによって、前記オフ状態と前記オン状態との間で切替られる、請求項１に記載のＲＦ加算回路。
前記少なくとも１つの追加スイッチは、２つの追加スイッチを含み、
前記増幅器は、前記２つの追加スイッチの間に結合されたソース端子及びドレイン端子と、前記増幅器の前記入力端子に相互接続されたゲート端子とを有する、第１のＭＯＳＦＥＴ及び第２のＭＯＳＦＥＴと、を備え、
前記第１のＭＯＳＦＥＴ及び前記第２のＭＯＳＦＥＴの間の接合部は、前記増幅器の前記出力端子と、前記入力端子と前記出力端子との間に結合された抵抗器と、を備える、
請求項６に記載のＲＦ加算回路。
前記増幅器は、
前記増幅器の前記出力端子に結合されたドレイン端子を有するＭＯＳＦＥＴと、
前記少なくとも１つの追加スイッチと前記増幅器の前記出力端子との間に結合された第１の抵抗器と、
を備え、
前記増幅器の前記入力端子と電圧との間には、コンデンサと第２の抵抗器との組合せが結合され、前記コンデンサと前記第２の抵抗器との間の接合点は、前記ＭＯＳＦＥＴのゲート端子に結合される、
請求項６に記載のＲＦ加算回路。
前記ＭＯＳＦＥＴのソース端子と接地電位との間には、更に別のスイッチが結合される、請求項８に記載のＲＦ加算回路。