JP2023552551A - 量子コンピューティングのグラフ内の重み付けされた交互パス - Google Patents

量子コンピューティングのグラフ内の重み付けされた交互パス Download PDF

Info

Publication number
JP2023552551A
JP2023552551A JP2023534024A JP2023534024A JP2023552551A JP 2023552551 A JP2023552551 A JP 2023552551A JP 2023534024 A JP2023534024 A JP 2023534024A JP 2023534024 A JP2023534024 A JP 2023534024A JP 2023552551 A JP2023552551 A JP 2023552551A
Authority
JP
Japan
Prior art keywords
unmatched
quantum
alternating
nodes
endpoint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023534024A
Other languages
English (en)
Inventor
ネイサン・コーディ・ジョーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2023552551A publication Critical patent/JP2023552551A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90Details of database functions independent of the retrieved data types
    • G06F16/901Indexing; Data structures therefor; Storage structures
    • G06F16/9024Graphs; Linked lists
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Quality & Reliability (AREA)
  • Complex Calculations (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Semiconductor Lasers (AREA)
  • Nuclear Medicine (AREA)
  • Error Detection And Correction (AREA)

Abstract

部分的にマッチングされたグラフ内のマッチングされたノードのセットを拡張するためのコンピュータ実装方法は、コンピューティングシステムによって、マッチングセットを有する部分的にマッチングされたグラフを取得するステップを含むことができ、部分的にマッチングされたグラフは、1つまたは複数のエッジと、複数のノードとを含み、1つまたは複数のエッジは、マッチングラベルを有する。方法は、少なくとも2つのマッチングされていないノードを取得するステップを含むことができる。方法は、少なくとも2つのマッチングされていないノードのうちの第1のマッチングされていないノードから少なくとも2つのマッチングされていないノードのうちの第2のマッチングされていないノードへの交互パスを決定するステップを含むことができ、交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含む。方法は、少なくとも2つのマッチングされていないノードが部分的にマッチングされたグラフのマッチングセット内に含まれるように、交互パスの少なくとも1つのエッジのマッチングラベルを反転するステップを含むことができる。

Description

優先権の主張
本出願は、参照により本明細書に組み込まれる、2020年12月3日に出願した、「Algorithm for Computing Costs for Weighted Alternating Paths in Graphs for Quantum Computing」と題する、米国仮特許出願第63/121,027号の優先権の利益を主張するものである。
本出願は、概してグラフ内の重み付けされた交互パスのコストを計算するためのアルゴリズムに関し、より具体的には、量子コンピューティングシステムのエラーグラフ内の重み付けされた交互パスのコストを計算するためのアルゴリズムに関する。
量子コンピューティングは、古典的なデジタルコンピュータよりも効率的に特定の計算を実行するために、基底状態の重ね合わせおよびもつれなどの量子効果を利用する計算方法である。ビット、たとえば、「1」または「0」の形態において情報を記憶および操作するデジタルコンピュータとは対照的に、量子コンピューティングシステムは、量子ビット(「キュービット」)を使用して情報を操作することができる。キュービットは、複数の状態の重ね合わせ、たとえば、「0」状態と「1」状態の両方におけるデータの重ね合わせを可能にする量子デバイス、および/または複数の状態におけるデータの重ね合わせ自体を差す場合がある。従来の用語によれば、量子系における「0」状態および「1」状態の重ね合わせは、たとえば、a|0>+b|1>として表され得る。デジタルコンピュータの「0」状態および「1」状態は、それぞれ、キュービットの|0>基底状態および|1>基底状態に類似している。
本開示の実施形態の態様および利点は、以下の説明において部分的に記載されるか、または説明から知られ得るか、または実施形態の実施を通じて知られ得る。
本開示の1つの例示的な態様は、部分的にマッチングされたグラフ内のマッチングされたノードのセットを拡張するためのコンピュータ実装方法に向けられている。方法は、1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって、マッチングセットを有する部分的にマッチングされたグラフを取得するステップを含むことができ、部分的にマッチングされたグラフは、1つまたは複数のエッジと、複数のノードとを含み、1つまたは複数のエッジは、マッチングラベルを有する。方法は、コンピューティングシステムによって、少なくとも2つのマッチングされていないノードを取得するステップを含むことができる。方法は、コンピューティングシステムによって、少なくとも2つのマッチングされていないノードのうちの第1のマッチングされていないノードから少なくとも2つのマッチングされていないノードのうちの第2のマッチングされていないノードへの交互パスを決定するステップを含むことができ、交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含む。方法は、コンピューティングシステムによって、少なくとも2つのマッチングされていないノードが部分的にマッチングされたグラフのマッチングセット内に含まれるように、交互パスの少なくとも1つのエッジのマッチングラベルを反転するステップを含むことができる。
いくつかの実装形態において、ノードのうちの少なくとも1つは、境界ノードであり得る。境界ノードは、境界ノードがマッチングも分離もされていないように、変化しない境界ステータスを有し得る。境界ノードは、ゼロ回以上など、任意の適切な回数だけマッチングされ得る。いくつかの実装形態において、本明細書で説明するアルゴリズムは、マッチングされていないノードから境界ノードへの交互パスが見つかるように構成され得る。たとえば、境界ノードは、任意の既存のマッチングに関係なく、常にマッチングされるために利用可能であるので、交互パスを見つける目的のためにマッチングされていないノードとして常に作用し得る。
本開示の別の例示的な態様は、量子コンピューティングシステムにおけるエラー検出のための方法に向けられている。方法は、1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって、1つまたは複数のエッジと複数のノードとを含むマッチングされたグラフを取得するステップを含むことができ、複数のノードは、量子コンピューティングシステムの複数のキュービットに対応し、1つまたは複数のエッジは、マッチングラベルを有する。方法は、コンピューティングシステムによって、第1のエンドポイントと第2のエンドポイントとを含むエラー検出信号を取得するステップを含むことができ、第1のエンドポイントおよび第2のエンドポイントは、複数のキュービットのうちの第1のキュービットおよび第2のキュービットに対応する。方法は、コンピューティングシステムによって、第1のエンドポイントから第2のエンドポイントへの交互パスを決定するステップを含むことができ、交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含む。方法は、コンピューティングシステムによって、交互パスに少なくとも部分的に基づいて、量子コンピューティングシステムにおける少なくとも1つのエラー位置を検出するステップを含むことができる。
本開示の別の例示的な態様は、量子コンピューティングシステムに向けられている。量子コンピューティングシステムは、複数のキュービットを含む量子ハードウェアを含むことができる。量子ハードウェアは、1つまたは複数の古典的プロセッサを含むことができる。1つまたは複数の古典的プロセッサは、動作を実行するように構成される。動作は、1つまたは複数のエッジと複数のノードとを含むマッチングされたグラフを取得する動作を含むことができ、複数のノードは、複数のキュービットに対応し、1つまたは複数のエッジは、マッチングラベルを有する。動作は、第1のエンドポイントと第2のエンドポイントとを含むエラー検出信号を取得する動作を含むことができ、第1のエンドポイントおよび第2のエンドポイントは、複数のキュービットのうちの第1のキュービットおよび第2のキュービットに対応する。動作は、第1のエンドポイントから第2のエンドポイントへの交互パスを決定する動作を含むことができ、交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含む。動作は、交互パスに少なくとも部分的に基づいて、量子ハードウェアにおける少なくとも1つのエラー位置を検出する動作を含むことができる。
本開示の他の態様は、様々なシステム、方法、装置、非一時的コンピュータ可読媒体、コンピュータ可読命令、およびコンピューティングデバイスに向けられている。
本開示の様々な実施形態のこれらおよび他の特徴、態様、および利点は、以下の説明および添付の特許請求の範囲を参照することにより、よりよく理解されるようになるであろう。本明細書に組み込まれ、その一部を構成する添付図面は、本開示の例示的な実施形態を示し、説明とともに、関連する原理を説明する。
当業者に向けられた実施形態の詳細な議論は、添付の図を参照する本明細書において記載されている。
本開示の例示的な実施形態による例示的な量子コンピューティングシステムを示す図である。 本開示の例示的な実施形態による例示的なキュービットグリッドを示す図である。 本開示の例示的な実施形態による例示的なグラフを示す図である。 本開示の例示的な実施形態による、エラー情報を含む例示的なグラフである。 本開示の例示的な実施形態による、エラー情報を含む例示的なグラフである。 本開示の例示的な実施形態による、部分的にマッチングされたグラフ内のマッチングされたノードのセットを拡張するための例示的な方法のフローチャート図である。 本開示の例示的な実施形態による、量子コンピューティングシステムにおけるエラー検出のための例示的な方法のフローチャート図である。 本開示の例示的な実施形態による例示的なコンピューティングシステムを示す図である。
本開示の例示的な態様は、部分的にマッチングされたグラフのマッチング(たとえば、マッチングされたおよび/または分離されたノードおよび/またはエッジのマッチングセット)を拡大するため、および/またはグラフ内の重み付けされた交互パスのコストを計算するためのシステムおよび方法に向けられている。特に、本明細書で説明するシステムおよび方法は、1つまたは複数のキュービットを含む量子コンピューティングシステムのエラー検出において有用である可能性がある。グラフは、1つもしくは複数のノードおよび/または1つもしくは複数のエッジを含むことができる。各エッジは、2つのノードによって共有され得る。たとえば、各エッジは、第1のノードから第2のノードに接続することができる。グラフ(たとえば、1つまたは複数のエッジ)は、各エッジが「マッチングされた」または「マッチングされていない」のうちの一方であるように、マッチングセット(たとえば、ノードおよび/またはエッジのセット)を有することができる。それに加えて、マッチングセットは、マッチングされたまたは分離されたうちの一方であるノードを含み得る。2つのノードは、それらのノードがマッチングされたエッジを共有する場合、マッチングされたと見なされる。ノードは、マッチングされたエッジを最大1つの他のノードと共有し得る。たとえば、グラフの制約に従って、ノードは、最大1つのマッチングされたエッジにリンクされ得る。別の例として、マッチングされたエッジのセットは、2つのエッジに共通のノードまたは頂点を持たないエッジのセットであり得る。マッチングされたエッジを持たないノードは、分離されたノードである。いくつかの実装形態において、エッジは、重み付けされたエッジであり得る。たとえば、各エッジは、関連する重みを有することができる。
本開示の例示的な態様は、ノード(たとえば、マッチングされたノード対分離されたノード)およびエッジ(たとえば、マッチングされたエッジ対マッチングされていないエッジ)におけるマッチングラベルを参照して論じられることが理解されるべきである。いくつかの実装形態において、マッチングは、マッチングラベルのみを使用して表され得、マッチングされたノードは、従来、マッチングされたエッジを共有するノードを指す場合がある。したがって、マッチングされたノードのペアは、マッチングされたエッジの両方のノードを指すことができる。それに加えて、および/または代替において、ノードがマッチングされているか、分離されているか、および/またはマッチングされていないかを示すノードラベルが、ノードに適用され得る。
本開示の例示的な態様によれば、1つまたは複数のマッチングされていないノードが、グラフ内に導入され得、および/または他の方法でグラフ内に存在し得る。グラフのマッチングは、マッチングされていないノードを含むように拡張され得る。本明細書で使用される場合、「マッチングされていないノード」は、マッチングも分離もされていないノードを指し、すなわち、グラフのマッチングセット内に現在含まれていないノードを指す。たとえば、部分的にマッチングされたグラフは、グラフが部分的にマッチングされている場合、マッチングも分離もされていない1つまたは複数のマッチングされていないノードを含むことができる。マッチングされていないノードは、マッチングされていないエッジにのみ接続され得るが、部分的にマッチングされたグラフの解において一致されるかまたは分離される場合がある。たとえば、部分的にマッチングされたグラフ内のマッチングされたノードおよび/またはエッジのセットは、マッチングされていないノードのうちのいくつかまたはすべてを含むようにグラフ内のエッジのマッチングラベルを変更することなどによって、マッチングされていないノードを含むように拡張され得る。マッチングを有するノードおよび/またはエッジのセットは、マッチングの1つまたは複数の制約を満たしながら拡張され得る。一例として、制約は、正確に1つの他のノードとのマッチングされたペアの一部であるか、または分離されているかであることであり得る。別の例として、制約は、各ノードが最大1つのマッチングされたエッジに触れることができることであり得る。
それに加えて、および代替において、グラフのマッチングは、コスト関数を最適化(たとえば、最小化および/または最大化)するなどのために、コスト関数に関して拡張され得る。たとえば、いくつかの実装形態において、コスト関数は、マッチングされたエッジのエッジ重みに少なくとも部分的に基づくことができる。たとえば、コスト関数は、マッチングされたエッジのセットのエッジ重みの合計を最小化することを求めることができる。コスト関数は、エッジがマッチングされたセット内に含まれる場合、より低いエッジ重みに報酬を与え得、および/またはより高いエッジ重みにペナルティを与え得る。別の例として、コスト関数は、第1のマッチングされていないノードから第2のマッチングされていないノードへの交互パスのコストを最小化するように選択され得る。
本開示の例示的な態様は、部分的マッチングを拡張するグラフまたはグラフの部分的マッチングが与えられた場合の、マッチングラベルの再割り当て(たとえば、グラフ内のノードおよび/またはエッジのサブセットをカバーするマッチングラベルの割り当て)を計算するためのアルゴリズムを含むことができる。アルゴリズムは、アルゴリズムの1回または複数回の反復にわたって、部分的マッチングを完全なマッチングに拡張することができる。たとえば、アルゴリズムは、グラフの完全なマッチングを提供するために、グラフ内の各ノードおよび/またはエッジがマッチングされたおよび/または分離された割り当てを有するまで、数回の反復にわたって繰り返され得る。
特に、このアルゴリズムは、最小コストの交互パスなどの交互パス、および/またはあるマッチングされていないノードから第2のマッチングされていないノードなどの別のノードへの交互パスのコストを見つけることを含むことができる。本明細書で使用される場合、交互パスは、マッチングされていないおよびマッチングされたとラベル付けされたエッジを交互に配置するエッジおよび/またはノードのシーケンスである。特に、マッチングされていないノードにおいて終了する交互パスに沿ったエッジのマッチングラベルが反転されている場合、マッチングは、有効なままであり、各既存のマッチングされたノードに加えて、マッチングされていないノードの追加で含む。交互パスが2つのマッチングされていないノード間にまたがる場合、マッチングラベルが反転されると、両方のマッチングされていないノードが新しいマッチング内に含まれる。それに加えて、マッチングされたエッジの合計コストは、交互パスのコストによって変化する。いくつかの実装形態において、交互パスのコストは、パス内のすべてのマッチングされていないエッジの重みの合計から、パス内のすべてのマッチングされたエッジの重みの合計を引いたものであり得る。したがって、最小コストのパスを増加させることによって、マッチングされていないノードは、全体的なコストの最低の増加でマッチング内に含まれる。これは、全体的に最適に重み付けされたマッチングを見つけるまで繰り返し適用され得る。いくつかの実装形態において、パスコストは、マッチングされていないノードをルートとするツリーを構築することによって決定され得る。次いで、グラフを通じて到達可能なすべてのノードについて、ノードへの最小コストの交互パス、およびそれ(ツリー)に到達する経路が確立され得る。これは、サイクルの形成を防止することができ、量子コンピューティングアプリケーションにとって有益である可能性がある。いくつかの実装形態において、ツリーは、ツリーを生成するときにループを回避するように修正されたベルマン-フォードアルゴリズムによって生成され得る。たとえば、アルゴリズムは、現在のノードの祖先であるノードがツリー内の次のノードの候補として訪問されないように修正され得る。
本開示の例示的な態様によれば、このアルゴリズムは、量子コンピューティングシステムにおけるエラー検出のために適用され得る。たとえば、アルゴリズムは、量子計算におけるエラーを識別するためのエラー検出および/またはエラー訂正システムによって実装され得る。たとえば、いくつかの実装形態において、マッチングされたグラフのノードは、量子コンピューティングシステムにおける1つまたは複数のキュービットの位置に対応することができる。既存のマッチングされたグラフは、前の時点からのマッチングされたグラフであり得る。一例として、1つまたは複数のキュービットは、キュービットのグリッドまたはアレイにおいて配置され得る。たとえば、グラフ内のノードは、キュービットのアレイ内のキュービットの座標に対応することができる。グラフ内のエッジの重みは、量子コンピューティングシステムにおけるある時点におけるエラーの尤度に対応することができる。これらの重みは、量子コンピューティングシステムの過去の使用データから学習され得、シミュレーションもしくは設計から推定され得、または任意の他の適切な方法によって確立され得る。たとえば、最小コストのパスが、エラーが発生する可能性が最も高いパスでもあるように、エラーの尤度がより低いポイントにより高い重みが割り当てられ得る。重みは、量子コンピュータが動作しているときに予め存在している場合がある。
いくつかの実装形態において、キュービットグリッドは、1つまたは複数の計算キュービットと、1つまたは複数の補助キュービットとを含むことができる。たとえば、いくつかの実装形態において、キュービットグリッドは、補助キュービットおよび計算キュービットのインターレースグリッドであり得る。計算キュービットは、1つまたは複数の量子アルゴリズムの評価のための計算を実行することができる。それに加えて、および/または代替において、補助キュービットは、量子コンピューティングシステム内のエラーを検出するために、量子コンピューティングシステム(たとえば、計算キュービット)のパリティを監視するように構成され得る。
たとえば、いくつかの実装形態において、コンピューティングシステムは、不一致のパリティのエンドポイントを記述する座標を含むエラー情報を受信することができる。たとえば、座標は、不一致のパリティが検出されたキュービットグリッド内の補助キュービットの位置に対応することができる。場合によっては、エラー情報は、タイムスライスにおいておよび/または連続的になど、リアルタイムで受信され得る。たとえば、各タイムスライスは、複数のキュービットの各々における量子ゲート演算のセットに対応し得る。エラー情報は、マイクロ秒レベルの精度(たとえば、0.5マイクロ秒)で受信され得る。たとえば、いくつかの実施形態において、コンピューティングシステムは、不一致のパリティのエンドポイントのペアを含むエラー情報をリアルタイムで受信し得る。
本開示の例示的な態様によるシステムおよび方法は、エンドポイントのペア間の最小コストの交互パスを解決することを提供することができる。最小コストの交互パスは、エンドポイントにおける不一致のパリティを結果として生じる最も可能性が高いエラー源を示すことができる。したがって、最小コストの交互パスは、エラーが発生した計算キュービットの位置を示すことができる。たとえば、最小コストの交互パスは、不安定なキュービットを含む可能性がある。場合によっては、これらのエラーは、量子計算を通して伝播する可能性があるので、迅速な検出および/または訂正が有益である可能性がある。
本開示の例示的な態様について、例示の目的のために、量子コンピューティングアプリケーションおよびエラー検出に関して本明細書で説明する。本開示の例示的な態様は、量子コンピューティングシステムにおけるエラーを評価するのに有益である可能性がある。それに加えて、グラフ内の重み付けされたマッチングの一般的な問題は、多くの工学分野を含む他のアプリケーションにおいて有用である可能性がある。本開示の例示的な態様は、本開示に従ってそのような他のアプリケーションに適用され得る。
本開示の例示的な態様によるシステムおよび方法は、限定はしないが、コンピューティング技術(たとえば、量子コンピューティング技術)への改善を含む、いくつかの技法的効果および利益を提供することができる。たとえば、本開示の例示的な態様は、特に、例示的な量子コンピューティングシステムにおけるキュービットの桁に匹敵する桁のノードを含むグラフなどの、より小さいグラフについて、エラー情報の評価時間の短縮を提供することができる。これは、小さいグラフ問題を迅速に解決する必要がある可能性がある量子コンピューティングアプリケーションにおいて特に有益である。たとえば、エラーが説明および/または訂正され得るように十分に高速であることなどの、量子コンピューティング制御システムの正確なタイミング要件を満たすために、2エンドポイントエラー情報問題できるだけ迅速に解決することが望ましい可能性がある。特にこれらの場合、本開示の例示的な態様によるシステムおよび方法は、たとえば、ブロッサムアルゴリズムなどのいくつかの既存の方法と比較して、評価時間を短縮することができる。
ここで図を参照して、本開示の例示的な実施形態について、さらに詳細に論じる。ここで使用される場合、値と併せた「約」という用語の使用は、値の20%以内を指す。
図1は、例示的な量子コンピューティングシステム100を示す。例示的なシステム100は、以下に説明するシステム、構成要素、および技法が実装され得る、1つまたは複数の場所における1つまたは複数の古典的コンピュータまたは量子コンピューティングデバイス上のシステムの一例である。本明細書において提供される開示を使用する当業者は、本開示の範囲から逸脱することなく、他の量子コンピューティング構造またはシステムが使用され得ることを理解するであろう。
システム100は、1つまたは複数の古典的プロセッサ104とデータ通信する量子ハードウェア102を含む。量子ハードウェア102は、量子計算を実行するための構成要素を含む。たとえば、量子ハードウェア102は、量子システム110と、制御デバイス112と、読み出しデバイス114(たとえば、読み出し共振器)とを含む。量子システム110は、キュービットのレジスタなどの1つまたは複数のマルチレベル量子サブシステムを含むことができる。いくつかの実装形態において、マルチレベル量子サブシステムは、磁束キュービット、電荷キュービット、トランスモンキュービット、gmonキュービット、などの超電導キュービットを含むことができる。
システム100が利用するマルチレベル量子サブシステムのタイプは、変化し得る。たとえば、場合によっては、1つまたは複数の超電導キュービット、たとえば、トランスモン、磁束、gmon、xmon、または他のキュービットに取り付けられた1つまたは複数の読み出しデバイス114を含むことが便利である場合がある。他の場合において、イオントラップ、フォトニックデバイス、または超電導空洞(たとえば、キュービットを必要とすることなく状態が準備され得る)が使用され得る。マルチレベル量子サブシステムの実現のさらなる例は、fluxmonキュービット、シリコン量子ドット、またはリン不純物キュービットを含む。
量子回路は、1つまたは複数の制御デバイス112に結合された複数の制御線を介して、量子システム110内に含まれるキュービットのレジスタに構築または適用され得る。キュービットのレジスタ上で動作する例示的な制御デバイス112は、量子ゲート、または複数の量子ゲート、たとえば、パウリゲート、アダマールゲート、制御NOT(CNOT)ゲート、制御位相ゲート、Tゲート、マルチキュービット量子ゲート、カプラ量子ゲートなどを有する量子回路を実装するために使用され得る。1つまたは複数の制御デバイス112は、1つまたは複数のそれぞれの制御パラメータ(たとえば、1つまたは複数の物理的制御パラメータ)を介して量子システム110上で動作するように構成され得る。たとえば、いくつかの実装形態において、マルチレベル量子サブシステムは、超電導キュービットであり得、制御デバイス112は、キュービットの周波数を調整するための磁場を生成するために制御線に制御パルスを提供するように構成され得る。
量子ハードウェア102は、読み出しデバイス114(たとえば、読み出し共振器)をさらに含み得る。測定デバイスを介して取得された測定結果108は、処理および分析のために古典的プロセッサ104に提供され得る。いくつかの実装形態において、量子ハードウェア102は、量子回路と制御デバイス112とを含み得、読み出しデバイス114は、量子ハードウェア102内に含まれるワイヤを介して送信される物理的制御パラメータ(たとえば、マイクロ波パルス)を介して量子システム102上で動作する1つまたは複数の量子論理ゲートを実装し得る。制御デバイスのさらなる例は、DAC(デジタル-アナログ変換器)が信号を生成する任意波形生成器を含む。
読み出しデバイス114は、量子システム110上で量子測定を実行し、測定結果108を古典的プロセッサ104に送信するように構成され得る。それに加えて、量子ハードウェア102は、古典的プロセッサ104から物理的制御キュービットパラメータ値106を指定するデータを受信するように構成され得る。量子ハードウェア102は、量子システム110上の制御デバイス112および読み出しデバイス114の動作を更新するために、受信した物理的制御キュービットパラメータ値106を使用し得る。たとえば、量子ハードウェア102は、制御デバイス112内に含まれる1つまたは複数のDACの電圧強度を表す新しい値を指定するデータを受信し得、それに応じて、量子システム110上のDACの動作を更新し得る。古典的プロセッサ104は、たとえば、パラメータ106の初期セットを指定するデータを量子ハードウェア102に送信することによって、初期量子状態において量子システム110を初期化するように構成され得る。
読み出しデバイス114は、要素(たとえば、キュービット)の状態を測定するために、キュービットなどの量子システムの要素の|0>状態および|1>状態に関するインピーダンスにおける差を利用することができる。たとえば、読み出し共振器の共振周波数は、キュービットの非線形性により、キュービットが状態|0>または状態|1>にあるときに異なる値をとる可能性がある。したがって、読み出しデバイス114から反射されたマイクロ波パルスは、量子状態に依存する振幅および位相シフトを伝達する。いくつかの実装形態において、キュービット周波数におけるマイクロ波伝播を妨げるために、読み出しデバイス114と組み合わせてパーセルフィルタが使用され得る。
図2は、本開示の例示的な実施形態による例示的なキュービットグリッド200を示す。図2に示すように、キュービットグリッド200は、1つもしくは複数の補助キュービット202(黒丸によって示す)および/または1つもしくは複数の計算キュービット204(白丸によって示す)のインターレースキュービットグリッドであり得る。補助キュービット202は、計算キュービット204の出力におけるエラー(たとえば、パリティ)を測定するために構成され得る。たとえば、計算キュービット204のすべてのうちのいくつかは、いくつかまたはすべての計算キュービット204にわたる量子アルゴリズムの定義する量子ゲート演算の時系列を有することができる。これらの量子ゲート演算の実行におけるエラーは、キュービットグリッド200を通じて伝播する可能性があり、補助キュービット202におけるパリティチェックによって最終的に検出される。次いで、エラー検出を担当する補助キュービット202の座標に対応するエンドポイントを含むエラー情報が生成され、ならびに/またはエラー検出および/もしくは訂正のために制御システムに伝達される
図3は、本開示の例示的な実施形態による例示的なグラフ300を示す。グラフ300は、ノード302とエッジ304とを含む。本開示の例示的な態様によれば、ノード302は、量子コンピューティングシステムの補助キュービットに対応することができる。図3に示すように、ノード302は、エッジ304によって接続され得る。エッジ304のうちのいくつかまたはすべては、計算キュービット305に関連付けられ得る。たとえば、エンドポイントとして2つのノード302を含むエラー情報が受信された場合、エラーに責任のある計算キュービット305は、本開示の例示的な態様によれば、2つのノード間の最小コストの交互パスのエッジ304に関連付けられ得る(たとえば、マッチングされ得る)。
図4Aおよび図4Bは、本開示の例示的な実施形態による、エラー情報を含む例示的なグラフ400、450を示す。たとえば、図4Aは、エラーエンドポイント402、404、406、および408を含む例示的なグラフを示す。グラフ400は、ノード410とエッジ420とを含むことができる。ノードは、補助キュービットに対応することができる。それに加えて、および/または代替において、エッジ420のうちのいくつかまたはすべては、計算キュービットを表すことができる。たとえば、いくつかの実装形態において、各エッジ420は、単一の計算キュービットを表すことができる。それに加えて、および/または代替において、いくつかの実装形態において、エッジは、補助キュービットおよび計算キュービットなどの、2つ以上のキュービットに影響を及ぼすエラーを表すことができる。図示のように、各ノード410は、エッジ420によって1つまたは複数の他のノード410に接続され得る。いくつかの実装形態において、各エッジ420は、関連する重みを有することができる。エンドポイント402、404、406、および408は、パリティチェックが失敗した補助キュービットなどの、エラーを検出する補助キュービットに対応することができる。
図4Bは、グラフ400よりも多くの数のエンドポイント452を含む例示的なグラフ450を示す。たとえば、グラフ450は、エンドポイント452の数が増加するにつれて、エラー位置を解決することがどのように複雑になる可能性があるかについて説明する。たとえば、図4Aおよび図4Bの比較から理解され得るように、より多くの数のエンドポイント452を含むグラフ450よりも少ないエンドポイントを含むグラフ400を解決する(たとえば、マッチングエッジを割り当てる)ことが容易である可能性がある。たとえば、エッジ422がエンドポイント402および404にマッチングする場合があり、エッジ424がエンドポイント406および408にマッチングする可能性が最も高いことが、(重みを無視して)容易に推定され得る。しかしながら、図4Bに見られるように、グラフ450にマッチングを割り当てることは、計算的により複雑である可能性がある。
本開示の例示的な態様は、グラフ400および/または450のマッチングを決定することを提供することができる。たとえば、本開示の例示的な態様によるシステムおよび方法は、各エンドポイント(たとえば、402~408)がマッチングに含まれるように、「マッチングされた」または「マッチングされていない」のマッチングラベル(または他の同様のバイナリ品質)をエッジ420に割り当てることができる。たとえば、本開示の例示的な態様によるシステムおよび方法は、第1のマッチングされていないノード(たとえば、第1のエンドポイント)から第2のマッチングされていないノード(たとえば、第2のエンドポイント)への最小コストの交互パスを見つけることができる。たとえば、最小コストの交互パスは、エラーエンドポイントを引き起こした可能性が最も高いキュービットに対応するエッジを含む可能性がある。交互パスに沿ったマッチングラベルは、反転され得、マッチングされていないノードを含む新しい最適な(たとえば、最低コストの)マッチングを結果として生じる。これは、全体的な最適な(たとえば、最も可能性が高い)解が達成されるまで、繰り返され得る。このように、量子コンピューティングシステムが動作している間、システムを介するエラーの伝播および/または複数のエラーが継続的に説明され得る。
図5は、本開示の例示的な実施形態による、部分的にマッチングされたグラフ内のマッチングされたノードのセットを拡張するための例示的な方法500のフローチャート図を示す。図5は、例示および議論の目的のために特定の順序において実行されるステップを示しているが、本開示の方法は、特定の図示の順序または配置に限定されない。方法500の様々なステップは、本開示の範囲から逸脱することなく、様々な方法において省略され、再配置され、組み合わされ、および/または適合され得る。
方法500は、502において、1つまたは複数のエッジと複数のノードとを含む部分的にマッチングされたグラフを(たとえば、1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって)取得するステップを含むことができる。1つまたは複数のエッジは、マッチングを有することができる。たとえば、エッジがマッチングされているかまたはマッチングされていないかを示すマッチングラベルが、1つまたは複数のエッジに割り当てられ得る。たとえば、いくつかの実装形態において、マッチングは、各エッジについて、マッチングされた条件を有するマッチングされたエッジまたはマッチングされていない条件を有するマッチングされていないエッジのうちの1つを示すマッチングラベルであるか、またはこれを含むことができる。グラフは、特定の制約に従って、マッチングされたノードおよび/またはエッジを定義することができる。たとえば、いくつかの実装形態において、グラフは、複数のノードの各々が最大1つのマッチングされたエッジに接触するようにマッチングされる。
いくつかの実装形態において、1つまたは複数のエッジの各々は、重みを含むことができる。たとえば、いくつかの実装形態において、各エッジは、グラフが複数のキュービットに対応する実装形態などでは、そのエッジにおけるエラーの尤度に基づいて重み付けされ得る。たとえば、いくつかの実装形態において、エッジ重みは、量子コンピューティングシステムの事前の分析および/またはシミュレーションに少なくとも部分的に基づいて確立され得る。いくつかの実装形態において、重みは、エラーの尤度に反比例して関連し得る。たとえば、エラーの低い尤度を有するエッジは、高い重みを有することができる。
方法500は、504において、少なくとも2つのマッチングされていないノードを(たとえば、コンピューティングシステムによって)取得するステップを含むことができる。たとえば、少なくとも2つのマッチングされていないノードは、少なくとも2つのマッチングされていないノードを取得する前にグラフ内に存在しなかったノードなどの、新しいノードであり得る。それに加えて、および/または代替において、少なくとも2つのマッチングされていないノードは、以前のマッチング(たとえば、マッチングされたおよび/またはマッチングされていない)からマッチングされていないとしてトグルされたノードなどの、更新された状態を有する既存のノードであり得る。いくつかの実装形態において、少なくとも2つのマッチングされていないノードは、量子コンピューティングシステムからのエラー情報内に含まれるエンドポイント(たとえば、第1のエンドポイントおよび/または第2のエンドポイント)であるか、またはこれを含むことができる。
方法500は、506において、コンピューティングシステムによって、少なくとも2つのマッチングされていないノードのうちの第1のマッチングされていないノードから少なくとも2つのマッチングされていないノードのうちの第2のマッチングされていないノードへの交互パスを決定するステップを含むことができる。交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含むことができる。たとえば、交互パスは、マッチングされたエッジとマッチングされていないエッジとの間で交互に繰り返すことができる。一例として、第1のマッチングされていないノードから第2のマッチングされていないノードへのエッジの連続的な順序付けは、マッチングされたエッジとマッチングされていないエッジとの間で交互に繰り返すことができる。いくつかの実装形態において、1つのエッジのみを有する交互パスについて、エッジは、マッチングされている場合もあり、またはマッチングされていない場合もある。
いくつかの実装形態において、交互パスは、最小コストの交互パスであり得る。たとえば、いくつかの実装形態において、交互パスのコストは、交互パス内のマッチングされていないエッジのマッチングされていない重みの合計から、交互パス内のマッチングされたエッジのマッチングされた重みの合計を減算したものであり得る。したがって、たとえば、量子コンピューティングのエラー検出の実装形態において、このコスト関数に従った交互パスが、最も可能性が高いエラーのパスに対応する可能性がある。
いくつかの実装形態において、少なくとも2つのマッチングされていないノードのうちの第1のマッチングされていないノードから少なくとも2つのマッチングされていないノードのうちの第2のマッチングされていないノードへの交互パスを決定するステップは、コンピューティングシステムによって、第1のマッチングされていないノードから複数のノードの各々への複数の交互パスを有するツリーを決定するステップと、ツリーから交互パスを選択するステップとを含む。たとえば、選択されたマッチングされていないノードからグラフ内の各ノードへの交互パスのツリーが決定され得る。それに加えて、および/または代替において、交互パスは、最小コストの交互パスであり得る。したがって、第2のマッチングされていないノードを結果として生じる交互パスが選択され得る。交互パスのツリーは、サイクルを回避するのに有益であり得、量子コンピューティングアプリケーションにおいて特に有益であり得る。たとえば、いくつかの実装形態において、複数の交互パスのいずれもサイクルを含まない可能性がある。サイクルは、2つ以上のインスタンスにおいて単一のエッジを使用するパス内に存在する可能性がある。別の例として、サイクルは、単一のノードを含むパス内に2回以上存在する可能性がある。交互パスのツリーは、任意の適切なアルゴリズムによって決定され得る。たとえば、いくつかの実装形態において、複数の交互パスを含むツリーを決定するステップは、ベルマン-フォードアルゴリズムを適用することによって実行される。ベルマン-フォードアルゴリズムは、サイクルを含まないパスのみを選択することなどによって、サイクルの形成を回避するように修正され得る。たとえば、アルゴリズムは、現在のノードの祖先であるノードを訪問することを防止され得る。
方法500は、508において、交互パスの少なくとも1つのエッジのマッチングラベルを反転するステップを含むことができる。たとえば、交互パスが識別されると、交互パスに沿った各エッジのマッチングラベルは、反転され得る。たとえば、交互パスに沿ったマッチングされたエッジは、マッチングされていないエッジに反転され得、および/または交互パスに沿ったマッチングされていないエッジは、マッチングされたエッジに反転され得る。本開示の例示的な態様によれば、第1のマッチングされていないノードから第2のマッチングされていないノードへの交互パスに沿ってマッチングラベルを反転することは、既存のノードに対して有効のままでありながら、マッチングされていないノードを含むようにグラフのマッチングセットを拡張することができる。さらに、最小コストの交互パスが反転された場合、新しいマッチングは、(たとえば、コスト関数によって定義されるような)全体的に最適なマッチングであり得る。
図6は、本開示の例示的な実施形態による、量子コンピューティングシステムにおけるエラー検出のための例示的な方法600のフローチャート図を示す。図6は、例示および議論の目的のために特定の順序において実行されるステップを示しているが、本開示の方法は、特定の図示の順序または配置に限定されない。方法600の様々なステップは、本開示の範囲から逸脱することなく、様々な方法において省略され、再配置され、組み合わされ、および/または適合され得る。
方法600は、602において、1つまたは複数のエッジと複数のノードとを含むマッチングされたグラフを(たとえば、1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって)取得するステップを含むことができる。1つまたは複数のエッジは、マッチングを有することができる。たとえば、エッジがマッチングされているかまたはマッチングされていないかを示すマッチングラベルが、1つまたは複数のエッジに割り当てられ得る。たとえば、いくつかの実装形態において、マッチングは、各エッジについて、マッチングされた条件を有するマッチングされたエッジまたはマッチングされていない条件を有するマッチングされていないエッジのうちの1つを示すマッチングラベルであるか、またはこれを含むことができる。グラフは、特定の制約に従って、マッチングされたノードおよび/またはエッジを定義することができる。たとえば、いくつかの実装形態において、グラフは、複数のノードの各々が最大1つのマッチングされたエッジに接触するようにマッチングされる。
複数のノードは、量子コンピューティングシステムの複数のキュービットに対応することができる。たとえば、いくつかの実装形態において、複数のキュービットは、キュービットのインターレースグリッドに対応することができる。インターレースグリッドは、複数の補助キュービットとインターレースされた複数の計算キュービットを含むことができる。たとえば、ノードの各々は、補助キュービットに対応することができる。それに加えて、および/または代替において、1つまたは複数のエッジの各々は、計算キュービットに対応することができる。例示的なキュービットグリッドを図2に示す。本開示の例示的な態様に従って、任意の適切なキュービットグリッドおよび/または他の複数のキュービットが用いられ得る。
いくつかの実装形態において、1つまたは複数のエッジの各々は、重みを含むことができる。たとえば、いくつかの実装形態において、各エッジは、そのエッジおよび/またはエッジのノード(たとえば、キュービット)におけるエラーの尤度に基づいて重み付けされ得る。たとえば、いくつかの実装形態において、エッジ重みは、量子コンピューティングシステムの事前の分析および/またはシミュレーションに少なくとも部分的に基づいて確立され得る。いくつかの実装形態において、重みは、エラーの尤度に反比例して関連し得る。たとえば、エラーの低い尤度を有するエッジは、高い重みを有することができる。
方法600は、604において、第1のエンドポイントと第2のエンドポイントとを記述するエラー検出信号を(たとえば、コンピューティングシステムによって)取得するステップを含むことができる。たとえば、いくつかの実装形態において、第1のエンドポイントおよび/または第2のエンドポイントは、マッチングされたグラフ内のマッチングされていないノードであり得る。第1のエンドポイントおよび第2のエンドポイントは、複数のキュービットのうちの第1のキュービットおよび第2のキュービットに対応することができる。たとえば、いくつかの実装形態において、第1のエンドポイントおよび第2のエンドポイントは、各々、補助キュービットに対応する。コンピューティングシステムは、不一致のパリティのエンドポイントを記述する座標を含むエラー情報を受信することができる。たとえば、エンドポイントは、不一致のパリティが検出されたキュービットグリッド内の補助キュービットの位置に対応することができる。場合によっては、エンドポイントを含むエラー情報は、タイムスライスにおいておよび/または連続的になど、リアルタイムで受信され得る。たとえば、各タイムスライスは、複数のキュービットの各々における量子ゲート演算のセットに対応し得る。エラー情報は、マイクロ秒レベルの精度で受信され得る。たとえば、いくつかの実施形態において、コンピューティングシステムは、不一致のパリティのエンドポイントのペアを含むエラー情報をリアルタイムで受信し得る。
方法600は、606において、第1のエンドポイントから第2のエンドポイントへの交互パスを(たとえば、コンピューティングデバイスによって)決定するステップを含むことができる。交互パスは、1つまたは複数のエッジのうちの少なくとも1つのエッジを含むことができる。たとえば、交互パスは、マッチングされたエッジとマッチングされていないエッジとの間で交互に繰り返すことができる。一例として、第1のエンドポイントから第2のエンドポイントへのエッジの連続的な順序付けは、マッチングされたエッジとマッチングされていないエッジとの間で交互に繰り返すことができる。いくつかの実装形態において、1つのエッジのみを有する交互パスについて、エッジは、マッチングされている場合もあり、またはマッチングされていない場合もある。
いくつかの実装形態において、交互パスは、最小コストの交互パスであり得る。たとえば、いくつかの実装形態において、交互パスのコストは、交互パス内のマッチングされていないエッジのマッチングされていない重みの合計から、交互パス内のマッチングされたエッジのマッチングされた重みの合計を減算したものであり得る。したがって、たとえば、量子コンピューティングのエラー検出の実装形態において、このコスト関数に従った交互パスが、最も可能性が高いエラーのパスに対応する可能性がある。
いくつかの実装形態において、少なくとも2つのエンドポイントのうちの第1のエンドポイントから少なくとも2つのエンドポイントのうちの第2のエンドポイントへの交互パスを決定するステップは、コンピューティングシステムによって、第1のエンドポイントから複数のノードの各々への複数の交互パスを有するツリーを決定するステップと、ツリーから交互パスを選択するステップとを含む。たとえば、選択されたマッチングされていないノードからグラフ内の各ノードへの交互パスのツリーが決定され得る。それに加えて、および/または代替において、交互パスは、最小コストの交互パスであり得る。したがって、第2のエンドポイントを結果として生じる交互パスが選択され得る。交互パスのツリーは、サイクルを回避するのに有益であり得、量子コンピューティングアプリケーションにおいて特に有益であり得る。たとえば、いくつかの実装形態において、複数の交互パスのいずれもサイクルを含まない可能性がある。交互パスのツリーは、任意の適切なアルゴリズムによって決定され得る。たとえば、いくつかの実装形態において、複数の交互パスを含むツリーを決定するステップは、ベルマン-フォードアルゴリズムを適用することによって実行される。ベルマン-フォードアルゴリズムは、サイクルを含まないパスのみを選択することなどによって、サイクルの形成を回避するように修正され得る。
方法600は、608において、交互パスに少なくとも部分的に基づいて、量子コンピューティングシステムにおける少なくとも1つのエラー位置を(たとえば、コンピューティングシステムによって)検出するステップを含むことができる。たとえば、交互パスは、量子計算におけるエラーの位置を識別するために、複数のキュービットと比較され得る。一例として、マッチングされたエッジは、不安定なキュービットを示す可能性がある。したがって、エラーの位置は、たとえば、キュービットインデックス、座標、および/または他の識別子に対応することができる。
いくつかの実装形態において、方法600は、610において、コンピューティングシステムによって、量子コンピューティングシステムにおける少なくともエラー位置からの量子測定値を訂正するステップをさらに含むことができる。たとえば、いくつかの実装形態において、エラーが存在した量子アルゴリズムは、エラーを訂正するために再実行され得る。別の例として、いくつかの実装形態において、エラー位置からの測定値は、訂正され得、量子アルゴリズムは、訂正された値を用いて評価を継続することができる。
図7は、図1を参照して論じたシステムなどの、本開示の例示的な実施形態によるシステムおよび方法を実装するために使用され得る例示的なコンピューティングシステム1000のブロック図を示す。システム1000は、ネットワーク1050を介して通信可能に結合された制御システム1010と量子コンピューティングシステム1030とを含む。本明細書で説明する方法のうちのいずれかの1つまたは複数の態様は、制御システム1010および/または量子コンピューティングシステム1030上に実装され得る。
制御システム1010は、任意のタイプのコンピューティングデバイス(たとえば、古典的コンピューティングデバイス)を含むことができる。制御システム1010は、1つまたは複数のプロセッサ1012と、メモリ1014とを含む。1つまたは複数のプロセッサ1012は、任意の適切な処理デバイス(たとえば、プロセッサコア、マイクロプロセッサ、ASIC、FPGA、コントローラ、マイクロコントローラなど)を含むことができ、1つのプロセッサ、または動作可能に接続された複数のプロセッサであり得る。メモリ1014は、RAM、ROM、EEPROM、EPROM、フラッシュメモリデバイス、磁気ディスクなど、およびそれらの組合せなどの、1つまたは複数の非一時的なコンピュータ可読記憶媒体を含むことができる。メモリ1014は、データ1016(たとえば、キュービットパラメータ、測定値など)と、本明細書で開示する方法のうちのいずれかの1つまたは複数の態様などの動作を制御システム1010に実行させるためにプロセッサ1012によって実行される命令1018とを記憶することができる。制御システム1010は、本開示の例示的な実施形態に従って、量子計算におけるエラーを識別するために量子システム(たとえば、量子システム1040)の出力を測定することによって取得されたエラー情報1020を処理するように構成され得る。
量子コンピューティングシステム1030は、1つまたは複数のプロセッサ1032と、メモリ1034とを含む。1つまたは複数のプロセッサ1032は、適切な処理デバイス(たとえば、プロセッサコア、マイクロプロセッサ、ASIC、FPGA、コントローラ、マイクロコントローラなど)を含むことができ、1つのプロセッサ、または動作可能に接続された複数のプロセッサであり得る。メモリ1034は、RAM、ROM、EEPROM、EPROM、フラッシュメモリデバイス、磁気ディスクなど、およびそれらの組合せなどの、1つまたは複数の非一時的なコンピュータ可読記憶媒体を含むことができる。メモリ1034は、データ1036と、複数のキュービットを有し、関連する測定値(たとえば、エラー情報1020)を取得する量子システム1040上の、1つまたは複数の量子ゲートを有する量子回路の実装などの動作を量子コンピューティングシステム1030に実行させるためにプロセッサ1032によって実行される命令1038とを記憶することができる。量子コンピューティングシステム1030は、図1を参照して論じ、説明した量子コンピューティングシステムと同様であり得る。本開示の範囲から逸脱することなく、他の適切な量子コンピューティングシステムが使用され得る。
ネットワーク1050は、ロールエリアネットワーク(たとえば、イントラネット)、ワイドエリアネットワーク(たとえば、インターネット)、またはそれらのなんらかの組合せなどの、任意のタイプの通信ネットワークであり得、任意の数の有線またはワイヤレスのリンクを含むことができる。一般に、ネットワーク1050を介する通信は、多種多様な通信プロトコル(たとえば、TCP/IP、HTTP、SMTP、FTP)、符号化またはフォーマット(たとえば、HTML、XML)、および/または保護方式(たとえば、VPN、セキュアHTTP、SSL)を使用して、任意のタイプの有線および/またはワイヤレス接続を介して伝達され得る。いくつかの実装形態において、ネットワーク1050は、制御システム1010が量子コンピューティングシステム1030と直接信号通信するように省略され得る。
本明細書で説明するデジタル、古典、および/または量子の主題、ならびにデジタル関数演算および量子演算の実装は、デジタル電子回路、適切な量子回路、もしくはより一般的には量子計算システムにおいて、有形に実装されたデジタルおよび/もしくは量子コンピュータソフトウェアもしくはファームウェアにおいて、本明細書において開示する構造およびそれらの構造的均等物を含むデジタルおよび/もしくは量子コンピュータハードウェアにおいて、またはそれらのうちの1つまたは複数の組合せにおいて実装され得る。「量子コンピューティングシステム」という用語は、限定はしないが、量子コンピュータ/コンピューティングシステム、量子情報処理システム、量子暗号システム、または量子シミュレータを含み得る。
本明細書において説明したデジタルおよび/または量子主題の実装形態は、1つまたは複数のデジタルおよび/または量子コンピュータプログラム、すなわち、データ処理装置によって実行するため、またはデータ処理装置の動作を制御するために、有形の非一時的な記憶媒体上に符号化されたデジタルおよび/または量子コンピュータプログラム命令の1つまたは複数のモジュールとして実装され得る。デジタルおよび/または量子コンピュータ記憶媒体は、機械可読記憶デバイス、機械可読記憶基板、ランダムもしくはシリアルアクセスメモリデバイス、1つもしくは複数のキュービット/キュービット構造、またはそれらのうちの1つもしくは複数の組合せであり得る。代替的には、またはそれに加えて、プログラム命令は、データ処理装置による実行のために適切な受信機装置に送信するためのデジタルおよび/または量子情報を符号化するために生成されるデジタルおよび/または量子情報(たとえば、機械生成の電気、光学、または電磁信号)を符号化することができる人工的に生成された伝播信号上に符号化され得る。
量子情報および量子データという用語は、量子システムによって搬送される、量子システム内に保持されるまたは記憶される情報またはデータを指し、最小の重要なシステムは、キュービット、すなわち、量子情報の単位を定義するシステムである。「キュービット」という用語は、対応する文脈において2レベルシステムとして適切に近似され得るすべての量子システムを包含することが理解される。そのような量子システムは、たとえば、2つ以上のレベルを有する多レベルシステムを含み得る。例として、そのようなシステムは、原子、電子、光子、イオン、または超電導キュービットを含み得る。多くの実装形態において、計算基底状態は、基底状態と最初の励起状態とを用いて識別されるが、計算状態がより高いレベルの励起状態(たとえば、キュービット)を用いて識別される他の設定が可能であることが理解される。
「データ処理装置」という用語は、デジタルおよび/または量子データ処理ハードウェアを指し、例として、プログラム可能デジタルプロセッサ、プログラム可能量子プロセッサ、デジタルコンピュータ、量子コンピュータ、または複数のデジタルおよび量子プロセッサもしくはコンピュータ、ならびにそれらの組合せを含む、デジタルおよび/または量子データを処理するためのすべての種類の装置、デバイス、および機械を包含する。装置は、専用論理回路、たとえば、FPGA(フィールドプログラマブルゲートアレイ)もしくはASIC(特定用途向け集積回路)、または量子シミュレータ、すなわち、特定の量子システムに関する情報をシミュレートまたは生成するように設計された量子データ処理装置でもあり得、またはそれらをさらに含み得る。具体的には、量子シミュレータは、一般的な量子計算を実行する能力を持たない専用量子コンピュータである。装置は、ハードウェアに加えて、デジタルおよび/または量子コンピュータプログラムのための実行環境を作成するコード、たとえば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらのうちの1つもしくは複数の組合せを構成するコードをオプションで含み得る。
プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードとも呼ばれるまたは記述される場合があるデジタルまたは古典的コンピュータプログラムは、コンパイラ型言語もしくはインタープリタ型言語、または宣言型言語もしくは手続き型言語を含む任意の形式のプログラミング言語において記述され得、スタンドアロンプログラムとして、または、モジュール、構成要素、サブルーチン、もしくはデジタルコンピューティング環境での使用に適した他のユニットとして、を含む、任意の形式において展開され得る。プログラム、ソフトウェア、ソフトウェアアプリケーション、モジュール、ソフトウェアモジュール、スクリプト、またはコードとも呼ばれるまたは記述される場合がある量子コンピュータプログラムは、コンパイラ型言語もしくはインタープリタ型言語、または宣言型言語もしくは手続き型言語を含む任意の形式のプログラミング言語において記述され得、適切な量子コンピューティング言語に翻訳され得、または、量子プログラミング言語、たとえば、QCL、Quipper、もしくはCirqにおいて記述され得る。
デジタルおよび/または量子コンピュータプログラムは、必ずしもそうである必要はないが、ファイルシステム内のファイルに対応し得る。プログラムは、他のプログラムもしくはデータを保持するファイルの一部、たとえば、マークアップ言語文書内に記憶された1つもしくは複数のスクリプト内に、問題のプログラム専用の単一のファイル内に、または、複数の調整されたファイル、たとえば、1つもしくは複数のモジュール、サブプログラム、もしくはコードの一部を記憶するファイル内に記憶され得る。デジタルおよび/または量子コンピュータプログラムは、1つのデジタルもしくは1つの量子コンピュータ上で、または、1つのサイトに位置する、もしくは複数のサイトにわたって分散され、デジタルおよび/もしくは量子データ通信ネットワークによって相互接続された複数のデジタルおよび/もしくは量子コンピュータ上で実行されるように展開され得る。量子データ通信ネットワークは、量子システム、たとえば、キュービットを使用して量子データを送信し得るネットワークであると理解される。一般に、デジタルデータ通信ネットワークは、量子データを送信できないが、量子データ通信ネットワークは、量子データとデジタルデータの両方を送信し得る。
本明細書において説明したプロセスおよび論理フローは、適切であるように、1つまたは複数のデジタルおよび/または量子プロセッサを用いて動作し、入力デジタルおよび量子データに対して演算し出力を生成することによって機能を実行するために1つまたは複数のデジタルおよび/または量子コンピュータプログラムを実行する、1つまたは複数のプログラム可能なデジタルおよび/または量子コンピュータによって実行され得る。プロセスおよび論理フローは、専用論理回路、たとえば、FPGAもしくはASIC、もしくは量子シミュレータによって、または、専用論理回路もしくは量子シミュレータと、1つもしくは複数のプログラムされたデジタルおよび/もしくは量子コンピュータとの組合せによっても実行され得、装置は、それらとしても実装され得る。
1つまたは複数のデジタルおよび/または量子コンピュータのシステムもしくはプロセッサについて、特定の動作またはアクションを実行するように「構成される」または「動作可能である」ことは、システムがその上に、動作中にシステムに動作またはアクションを実行させるソフトウェア、ファームウェア、ハードウェア、または、それらの組合せをインストールしていることを意味する。1つまたは複数のデジタルおよび/または量子コンピュータプログラムについて、特定の動作またはアクションを実行するように構成されることは、1つまたは複数のプログラムが、デジタルおよび/または量子データ処理装置によって実行されると、装置に動作またはアクションを実行させる命令を含むことを意味する。量子コンピュータは、量子コンピューティング装置によって実行されると、装置に動作またはアクションを実行させる命令をデジタルコンピュータから受信し得る。
デジタルおよび/または量子コンピュータプログラムの実行に適したデジタルおよび/または量子コンピュータは、汎用または専用デジタルおよび/もしくは量子マイクロプロセッサ、もしくはその両方、または、任意の他の種類の中央デジタルおよび/もしくは量子処理ユニットに基づくことができる。一般に、中央デジタルおよび/または量子処理ユニットは、読み取り専用メモリ、ランダムアクセスメモリ、もしくは、量子データ、たとえば、光子を送信するのに適した量子システム、またはそれらの組合せから、命令と、デジタルおよび/または量子データとを受信する。
デジタルおよび/または量子コンピュータのいくつかの例示的な要素は、命令を実施または実行するための中央処理装置、ならびに命令とデジタルおよび/または量子データとを記憶するための1つまたは複数のメモリデバイスである。中央処理装置およびメモリは、専用論理回路または量子シミュレータによって補完され得るか、またはそれらの中に組み込まれ得る。一般に、デジタルおよび/または量子コンピュータは、デジタルおよび/または量子データを記憶するための1つまたは複数の大容量記憶デバイス、たとえば、磁気ディスク、光磁気ディスク、光ディスク、または量子情報を記憶するのに適した量子システムも含むか、または、それらからデジタルおよび/もしくは量子データを受信するように、もしくはそれらにデジタルおよび/または量子データを送信するように、もしくはその両方を行うようにそれらに動作可能に結合される。しかしながら、デジタルおよび/または量子コンピュータは、そのようなデバイスを有する必要はない。
デジタルおよび/または量子コンピュータプログラム命令ならびにデジタルおよび/または量子データを記憶するのに適したデジタルおよび/または量子コンピュータ可読媒体は、例として、半導体メモリデバイス、たとえば、EPROM、EEPROM、およびフラッシュメモリデバイス、磁気ディスク、たとえば、内部ハードディスクまたはリムーバブルディスク、光磁気ディスク、CD-ROMおよびDVD-ROM、ならびに量子システム、たとえば、トラップされた原子または電子を含む、不揮発性デジタルおよび/または量子メモリ、媒体、およびメモリデバイスのすべての形態を含む。量子メモリは、量子データを高い忠実度と効率で長期間記憶することができるデバイスであり、たとえば、送信のために光が使用され、重ね合わせまたは量子コヒーレンスなどの量子データの量子特徴を記憶および保存するために物質が使用される光-物質インターフェースである。
本明細書で説明した様々なシステムまたはそれらの一部の制御は、1つまたは複数の有形の非一時的機械可読記憶媒体上に記憶され、1つまたは複数のデジタルおよび/または量子処理デバイス上で実行可能な命令を含む、デジタルおよび/または量子コンピュータプログラム製品において実装され得る。本明細書で説明したシステムまたはそれらの一部は、1つまたは複数のデジタルおよび/または量子処理デバイスと、本明細書で説明した動作を実行する実行可能命令を記憶するメモリとを含み得る装置、方法、または電子システムとして各々実装され得る。
本明細書は、多くの特定の実装形態の詳細を含むが、これらは、特許請求され得るものの範囲に対する限定として解釈されるべきではなく、特定の実装形態に固有であり得る特徴の説明として解釈されるべきである。別個の実装形態の文脈において本明細書で説明した特定の特徴は、単一の実装形態において組み合わせても実装され得る。逆に、単一の実装形態の文脈において説明した様々な特徴は、複数の実装形態において別々に、または任意の適切な部分的組合せにおいても実装され得る。さらに、特徴について、特定の組合せで機能するものとして上記で説明されている場合があり、そのように当初に特許請求されている場合さえあるが、特許請求された組合せからの1つまたは複数の特徴が、場合によっては組合せから削除され得、特許請求された組合せは、部分的組合せまたは部分的組合せの変形例に向けられ得る。
同様に、動作は、特定の順序で図面中に描かれているが、これは、所望の結果を達成するために、そのような動作が図示された特定の順序もしくは連続した順序で実行されること、または、すべての示された動作が実行されることを必要とするものとして理解されるべきではない。特定の状況では、マルチタスクおよび並列処理が有利であり得る。さらに、上記で説明した実装形態における様々なシステムモジュールおよび構成要素の分離は、すべての実装形態でそのような分離を必要とするものとして理解されるべきではなく、説明したプログラム構成要素およびシステムは、一般に単一のソフトウェア製品において統合され得、または複数のソフトウェア製品にパッケージ化され得ることが理解されるべきである。
主題の特定の実装形態について説明した。他の実装形態は、以下の特許請求の範囲内にある。たとえば、特許請求の範囲内に列挙されたアクションは、異なる順序で実行され得、依然として所望の結果を達成し得る。一例として、添付の図に描かれたプロセスは、所望の結果を達成するために、図示された特定の順序、または連続的な順序を必ずしも必要としない。場合によっては、マルチタスクおよび並列処理が有利であり得る。
100 量子コンピューティングシステム、システム
102 量子ハードウェア
104 古典的プロセッサ
106 物理的制御キュービットパラメータ値、パラメータ
108 測定結果
110 量子システム
112 制御デバイス
114 読み出しデバイス
200 キュービットグリッド
202 補助キュービット
204 計算キュービット
300 グラフ
302 ノード
304 エッジ
305 計算キュービット
400 グラフ
402 エラーエンドポイント、エンドポイント
404 エラーエンドポイント、エンドポイント
406 エラーエンドポイント、エンドポイント
408 エラーエンドポイント、エンドポイント
410 ノード
420 エッジ
422 エッジ
424 エッジ
450 グラフ
452 エンドポイント
1000 コンピューティングシステム
1010 制御システム
1012 プロセッサ
1014 メモリ
1016 データ
1018 命令
1020 エラー情報
1030 量子コンピューティングシステム
1032 プロセッサ
1034 メモリ
1036 データ
1038 命令
1040 量子システム
1050 ネットワーク

Claims (23)

  1. 部分的にマッチングされたグラフ内のマッチングされたノードのセットを拡張するためのコンピュータ実装方法であって、前記方法が、
    1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって、マッチングセットを有する部分的にマッチングされたグラフを取得するステップであって、前記部分的にマッチングされたグラフが、1つまたは複数のエッジと、複数のノードとを含み、前記1つまたは複数のエッジが、マッチングラベルを有する、ステップと、
    前記コンピューティングシステムによって、少なくとも2つのマッチングされていないノードを取得するステップと、
    前記コンピューティングシステムによって、前記少なくとも2つのマッチングされていないノードのうちの第1のマッチングされていないノードから前記少なくとも2つのマッチングされていないノードのうちの第2のマッチングされていないノードへの交互パスを決定するステップであって、前記交互パスが、前記1つまたは複数のエッジのうちの少なくとも1つのエッジを含む、ステップと、
    前記コンピューティングシステムによって、前記少なくとも2つのマッチングされていないノードが前記部分的にマッチングされたグラフの前記マッチングセット内に含まれるように、前記交互パスの前記少なくとも1つのエッジの前記マッチングラベルを反転するステップと
    を含む、
    コンピュータ実装方法。
  2. 前記少なくとも2つのマッチングされていないノードのうちの前記第1のマッチングされていないノードから前記少なくとも2つのマッチングされていないノードのうちの前記第2のマッチングされていないノードへの前記交互パスを決定するステップが、
    前記コンピューティングシステムによって、前記第1のマッチングされていないノードから前記複数のノードの各々への複数の交互パスを備えるツリーを決定するステップと、
    前記ツリーから前記交互パスを選択するステップと
    を含む、
    請求項1に記載の方法。
  3. 前記コンピューティングシステムによって、前記複数の交互パスを含む前記ツリーを決定するステップが、ベルマン-フォードアルゴリズムを前記部分的にマッチングされたグラフに適用することによって実行される、請求項1または2に記載の方法。
  4. 前記複数の交互パスのいずれもが、サイクルを含まない、請求項1から3のいずれか一項に記載の方法。
  5. 前記1つまたは複数のエッジの各々が、重みを含む、請求項1から4のいずれか一項に記載の方法。
  6. 前記交互パスが、最小コストの交互パスを含む、請求項1から5のいずれか一項に記載の方法。
  7. 前記マッチングラベルが、マッチングされた条件を有するマッチングされたエッジ、またはマッチングされていない条件を有するマッチングされていないエッジのうちの一方を示し、前記交互パスが、マッチングされたエッジとマッチングされていないエッジとを交互に繰り返す、請求項1から6のいずれか一項に記載の方法。
  8. 前記交互パスのコストが、前記交互パス内のマッチングされていないエッジのマッチングされていない重みの合計から、前記交互パス内のマッチングされたエッジのマッチングされた重みの合計を減算したものである、請求項1から7のいずれか一項に記載の方法。
  9. 前記グラフが、前記複数のノードの各々が最大1つのマッチングされたエッジに接触するようにマッチングされる、請求項1から8のいずれか一項に記載の方法。
  10. 量子コンピューティングシステムにおけるエラー検出のための方法であって、前記方法が、
    1つまたは複数のコンピューティングデバイスを含むコンピューティングシステムによって、1つまたは複数のエッジと複数のノードとを含むマッチングされたグラフを取得するステップであって、前記複数のノードが、量子コンピューティングシステムの複数のキュービットに対応し、前記1つまたは複数のエッジが、マッチングラベルを有する、ステップと、
    前記コンピューティングシステムによって、第1のエンドポイントと第2のエンドポイントとを含むエラー検出信号を取得するステップであって、前記第1のエンドポイントおよび前記第2のエンドポイントが、前記複数のキュービットのうちの第1のキュービットおよび第2のキュービットに対応する、ステップと、
    前記コンピューティングシステムによって、前記第1のエンドポイントから前記第2のエンドポイントへの交互パスを決定するステップであって、前記交互パスが、前記1つまたは複数のエッジのうちの少なくとも1つのエッジを備える、ステップと、
    前記コンピューティングシステムによって、前記交互パスに少なくとも部分的に基づいて、前記量子コンピューティングシステムにおける少なくとも1つのエラー位置を検出するステップと
    を含む、
    方法。
  11. 前記コンピューティングシステムによって、前記量子コンピューティングシステムにおける前記少なくともエラー位置からの量子測定値を訂正するステップをさらに含む、請求項10に記載の方法。
  12. 前記複数のキュービットが、キュービットのインターレースグリッドを含み、前記インターレースグリッドが、複数の補助キュービットとインターレースされた複数の計算キュービットを含む、請求項10または11に記載の方法。
  13. 前記第1のエンドポイントおよび前記第2のエンドポイントが、各々、補助キュービットに対応する、請求項10から12のいずれか一項に記載の方法。
  14. 前記1つまたは複数のエッジの各々が、計算キュービットに対応する、請求項10から13のいずれか一項に記載の方法。
  15. 前記コンピューティングシステムによって、前記第1のエンドポイントから前記第2のエンドポイントへの前記交互パスを決定するステップが、
    前記コンピューティングシステムによって、前記第1のエンドポイントから前記複数のノードの各々への複数の交互パスを備えるツリーを決定するステップと、
    前記ツリーから前記第2のエンドポイントにおいて終了する前記交互パスを選択するステップと
    を含む、
    請求項10から14のいずれか一項に記載の方法。
  16. 前記1つまたは複数のエッジの各々が、重みを含み、前記重みが、エラーの尤度に少なくとも部分的に基づく、請求項10から15のいずれか一項に記載の方法。
  17. 前記交互パスが、最小コストの交互パスを含む、請求項10から16のいずれか一項に記載の方法。
  18. 前記マッチングラベルが、マッチングされた条件を有するマッチングされたエッジ、またはマッチングされていない条件を有するマッチングされていないエッジのうちの一方を示し、前記交互パスが、マッチングされたエッジとマッチングされていないエッジとを交互に繰り返す、請求項10から17のいずれか一項に記載の方法。
  19. 前記交互パスのコストが、前記交互パス内のマッチングされていないエッジのマッチングされていない重みの合計から、前記交互パス内のマッチングされたエッジのマッチングされた重みの合計を減算したものである、請求項10から18のいずれか一項に記載の方法。
  20. 複数のキュービットを備える量子ハードウェアと、
    1つまたは複数の古典的プロセッサと
    を備える量子コンピューティングシステムであって、
    前記1つまたは複数の古典的プロセッサが、動作を実行するように構成され、前記動作が、
    1つまたは複数のエッジと複数のノードとを含むマッチングされたグラフを取得する動作であって、前記複数のノードが、前記複数のキュービットに対応し、前記1つまたは複数のエッジが、マッチングラベルを有する、動作と、
    第1のエンドポイントと第2のエンドポイントとを含むエラー検出信号を取得する動作であって、前記第1のエンドポイントおよび前記第2のエンドポイントが、前記複数のキュービットのうちの第1のキュービットおよび第2のキュービットに対応する、動作と、
    前記第1のエンドポイントから前記第2のエンドポイントへの交互パスを決定する動作であって、前記交互パスが、前記1つまたは複数のエッジのうちの少なくとも1つのエッジを含む、動作と、
    前記交互パスに少なくとも部分的に基づいて、前記量子ハードウェアにおける少なくとも1つのエラー位置を検出する動作と
    を含む、
    量子コンピューティングシステム。
  21. 前記少なくとも2つのマッチングされていないノードのうちの少なくとも一方が、境界ノードを含む、請求項1から9のいずれか一項に記載の方法。
  22. 前記第1のエンドポイントまたは前記第2のエンドポイントのうちの少なくとも一方が、境界ノードを含む、請求項10から19のいずれか一項に記載の方法。
  23. 前記第1のエンドポイントまたは前記第2のエンドポイントのうちの少なくとも一方が、境界ノードを含む、請求項20に記載の量子コンピューティングシステム。
JP2023534024A 2020-12-03 2021-11-29 量子コンピューティングのグラフ内の重み付けされた交互パス Pending JP2023552551A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063121027P 2020-12-03 2020-12-03
US63/121,027 2020-12-03
PCT/US2021/060965 WO2022119764A2 (en) 2020-12-03 2021-11-29 Weighted alternating paths in graphs for quantum computing

Publications (1)

Publication Number Publication Date
JP2023552551A true JP2023552551A (ja) 2023-12-18

Family

ID=79259443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023534024A Pending JP2023552551A (ja) 2020-12-03 2021-11-29 量子コンピューティングのグラフ内の重み付けされた交互パス

Country Status (8)

Country Link
US (2) US20220179737A1 (ja)
EP (1) EP4232968A2 (ja)
JP (1) JP2023552551A (ja)
KR (1) KR20230113782A (ja)
CN (1) CN116547678A (ja)
AU (1) AU2021391403A1 (ja)
CA (1) CA3201059A1 (ja)
WO (1) WO2022119764A2 (ja)

Also Published As

Publication number Publication date
US20240086279A1 (en) 2024-03-14
WO2022119764A2 (en) 2022-06-09
CN116547678A (zh) 2023-08-04
AU2021391403A1 (en) 2023-06-22
WO2022119764A3 (en) 2022-07-14
EP4232968A2 (en) 2023-08-30
KR20230113782A (ko) 2023-08-01
CA3201059A1 (en) 2022-06-09
US20220179737A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN111464154B (zh) 一种控制脉冲的计算方法及装置
AU2023202870B2 (en) Oblivious carry runway registers for performing piecewise additions
EP3926552A1 (en) Quantum circuits with reduced t gate count
CN110692067A (zh) 量子神经网络
KR20180112759A (ko) 인시투(in-situ) 양자 오류 정정
US20220101167A1 (en) Hybrid Quantum Computation Architecture for Solving Quadratic Unconstrained Binary Optimization Problems
JP7386998B2 (ja) 回路ゲージ選択による誤りの低減
CN113366512A (zh) 用于费米子量子仿真的纠错的马约拉纳回路稳定子代码
CN114072818A (zh) 贝叶斯量子电路保真度估计
JP7487333B2 (ja) 複合量子ゲート較正
US20240265284A1 (en) Error corrected variational algorithms
US20220358392A1 (en) Parallel cross entropy benchmarking
CN114026576A (zh) 区块和省略保真度估计
JP2023552551A (ja) 量子コンピューティングのグラフ内の重み付けされた交互パス
US12026589B1 (en) Preprocessing for correlated topological quantum error correction
US12008435B2 (en) Frequency configuration in quantum gates for leakage removal
CN115039113A (zh) 利用深度学习对量子位校准数据进行去噪
WO2024081051A2 (en) Matrix product state-based decoders for stabilizer codes under device noise for quantum computing and information processing
US12039412B2 (en) Method for transmitting information through topological quantum error correction based on multi-space-time transformation
WO2024112696A1 (en) Surface codes with densely packed gauge operators
WO2024186361A2 (en) Backtesting quantum device calibration
Wang Topological quantum error correction and quantum algorithm simulations

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240716