JP2023549528A - 容量結合プラズマを用いた酸化ケイ素間隙の充填 - Google Patents

容量結合プラズマを用いた酸化ケイ素間隙の充填 Download PDF

Info

Publication number
JP2023549528A
JP2023549528A JP2023528613A JP2023528613A JP2023549528A JP 2023549528 A JP2023549528 A JP 2023549528A JP 2023528613 A JP2023528613 A JP 2023528613A JP 2023528613 A JP2023528613 A JP 2023528613A JP 2023549528 A JP2023549528 A JP 2023549528A
Authority
JP
Japan
Prior art keywords
plasma
oxide film
pedestal
processing region
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023528613A
Other languages
English (en)
Inventor
マドゥー サントシュ クマール ムチャラ,
ディーネッシュ パディ,
ハン ユ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023549528A publication Critical patent/JP2023549528A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536Use of plasma, radiation or electromagnetic fields
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45597Reactive back side gas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096Flat-bed apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32733Means for moving the material to be treated
    • H01J37/32752Means for moving the material to be treated for moving the material across the discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

例示的な堆積方法は、半導体処理チャンバの面板を介して、半導体処理チャンバの処理領域に前駆体を導入することを含みうる。本方法は、半導体処理チャンバのペデスタルの下から処理領域に酸素含有前駆体を流入させることを含みうる。ペデスタルは、基板を支持体しうる。基板は、基板の表面にトレンチを画定しうる。本方法は、半導体処理チャンバの処理領域内に前駆体の第1のプラズマを形成することを含みうる。本方法は、トレンチ内部に第1の酸化物膜を堆積させることを含みうる。本方法は、処理領域内に第2のプラズマを形成することを含みうる。本方法は、酸素含有前駆体を流しながら、第1の酸化物膜をエッチングすることを含みうる。本方法は、処理領域内に第1のプラズマを再形成することを含みうる。本方法はまた、エッチングされた酸化物膜の上に第2の酸化物膜を堆積させることを含みうる。【選択図】図2

Description

関連出願の相互参照
[0001]本出願は、2020年11月18日に出願された「容量結合プラズマを用いた酸化ケイ素間隙の充填(SILICON OXIDE GAP FILL USING CAPACITIVELY COUPLED PLASMAS)」と題する米国特許出願第16/951,495号の利益及び優先権を主張し、その全体を参照することによってここに組み入れられる。
[0002]本技術は、半導体プロセス及びチャンバ部品に関する。より具体的には、本技術は、変更された部品及び堆積方法に関する。
[0003]集積回路は、基板表面に複雑にパターニングされた材料層を生成するプロセスによって可能になる。基板上にパターニングされた材料を生成するには、露出した材料の形成及び除去の制御された方法が必要である。デバイスのサイズが縮小し続けると、トレンチは、トレンチが単一の堆積工程で充填されるときに典型的な堆積プロセスがトレンチ内部にボイドを形成しうる場合よりも、小さな特徴寸法又はアスペクト比に近づく可能性がある。堆積方法の間、化学気相堆積プロセスは、トレンチ内にボイド空間(void volume)を含む酸化物膜を堆積させ、デバイス品質に影響を与えることがある。
[0004]したがって、高品質のデバイス及び構造を製造するために使用することができる改善されたシステム及び方法が必要とされる。本技術は、これら必要性及びその他の必要性に対処する。
[0005]例示的な堆積方法は、半導体処理チャンバの面板を介して、半導体処理チャンバの処理領域に前駆体を導入することを含みうる。本方法は、半導体処理チャンバのペデスタルの下から処理領域に酸素含有前駆体を流入させることを含みうる。ペデスタルは、基板を支持体しうる。基板は、基板の表面にトレンチを画定しうる。本方法は、半導体処理チャンバの処理領域内に前駆体の第1のプラズマを形成することを含みうる。本方法は、トレンチ内部に第1の酸化物膜を堆積させることを含みうる。本方法は、処理領域内に第2のプラズマを形成することを含みうる。本方法は、酸素含有前駆体を流しながら、第1の酸化物膜をエッチングすることを含みうる。方法は、エッチングされた酸化物膜をパッシベーション処理することを含みうる。本方法は、処理領域内に第1のプラズマを再形成することを含みうる。本方法はまた、エッチングされた酸化物膜の上に第2の酸化物膜を堆積させることを含みうる。
[0006]いくつかの実施形態では、酸素含有前駆体を処理領域に流入させることは、少なくとも5slmの流量で半導体処理チャンバに酸素を流入させることを含みうる。第1のプラズマは、容量結合プラズマであってもよく、容量結合プラズマを含んでいてもよい。第1のプラズマは、半導体処理チャンバのペデスタルと面板との間で発生させられうる。第2のプラズマは、容量結合プラズマであってもよく、容量結合プラズマを含んでいてもよい。第2のプラズマは、ペデスタルと面板との間で発生させられうる。堆積された酸化物膜をエッチングすることは、半導体処理チャンバをパージすることと、処理領域にエッチャントガスを導入することと、処理領域内にエッチャントガスの第2のプラズマを形成することとを含みうる。半導体処理チャンバをパージすることは、第1のプラズマを消滅させることと、処理領域内で前駆体及び酸素含有前駆体をエッチャントガスと交換することとを含みうる。エッチャントガスは、フッ素含有ガスであってもよく、フッ素含有ガスを含んでいてもよい。前駆体は、シランであってもよく、シランを含んでいてもよい。
[0007]本技術のいくつかの実施形態は、堆積方法を包含しうる。本方法は、半導体処理チャンバの処理領域に前駆体を導入することを含みうる。本方法は、半導体処理チャンバの面板とペデスタルとの間の処理領域内にプラズマを形成することを含みうる。ペデスタルは、基板の表面にトレンチを画定する基板を支持しうる。本方法は、トレンチ内に第1の酸化物膜を堆積させることを含みうる。本方法は、ペデスタルと面板との間の間隔を、第1の間隔から第2の間隔に修正することを含みうる。本方法は、第1の酸化物膜をエッチングすることを含みうる。本方法は、ペデスタルと面板との間の間隔を、第2の間隔から第1の間隔に変更することを含みうる。本方法は、処理領域内にプラズマを再形成することを含みうる。本方法はまた、エッチングされた酸化物膜の上に第2の酸化物膜を堆積させることを含みうる。
[0008]いくつかの実施形態では、第1の間隔は、少なくとも200ミルでありうる。第2の間隔は、340ミル未満でありうる。第1の間隔は、340ミル未満でありうる。第2の間隔は、少なくとも200ミルでありうる。前駆体は、テトラエチルオルトシリケートであってもよく、テトラエチルオルトシリケートを含んでもよい。プラズマは、第1のプラズマでありうる。堆積された酸化物膜をエッチングすることは、半導体処理チャンバをパージすることと、ペデスタルの下から酸素を流すことと、処理領域にエッチャントガスを導入すること、処理領域内に第2のプラズマを形成することとを含みうる。ハロゲン前駆体は、三フッ化窒素であってもよく、三フッ化窒素を含んでいてもよい。第2のプラズマは、容量結合プラズマであってもよい。第2のプラズマは、ペデスタルと面板との間で発生させられうる。
[0009]本技術のいくつかの実施形態は、堆積方法を包含しうる。本方法は、半導体処理チャンバの面板を介して、半導体処理チャンバの処理領域に前駆体を流入させることを含みうる。前駆体は、ケイ素源ガス及び不活性ガスであってもよく、これを含んでもよい。本方法は、半導体処理チャンバの面板とペデスタルとの間の処理領域内にプラズマを形成することであって、ペデスタルは基板を支持する、プラズマを形成することを含みうる。本方法は、基板上に第1の酸化物膜を堆積させることを含みうる。本方法は、不活性ガスの流れが維持されている間において、ケイ素源ガスの供給を停止することを含みうる。本方法は、プラズマが活性化している間において、処理領域にエッチャントガスを流入させることを含みうる。本方法は、処理領域内でプラズマによって第1の酸化物膜をエッチングすることを含みうる。本方法は、不活性ガスが流れている間において、エッチャントガスを停止することを含みうる。本方法は、プラズマが活性化している間において、ケイ素源ガスを流すことを含みうる。本方法はまた、エッチングされた酸化物膜の上に第2の酸化物膜を堆積させることを含みうる。
[0010]いくつかの実施形態では、プラズマは、容量結合プラズマでありうる。プラズマは、ペデスタルと面板の間で発生させられうる。本方法は、第1の酸化物膜をエッチングする前に、ペデスタルの下から処理領域に酸素含有前駆体を流入させることを更に含みうる。酸素含有前駆体を処理領域に流入させることは、少なくとも5slmの流量で半導体処理チャンバに酸素を流入させることを含みうる。第1の酸化物膜と第2の酸化物膜を堆積させる間、ペデスタル及び面板は、少なくとも200ミルの間隔によって分離されうる。
[0011]このような技術は、従来のシステム及び技法に比べ、多くの利点を提供しうる。例えば、本方法及びシステムは、高アスペクト比のトレンチ内部に酸化物膜を提供しうる。このように、本技術の実施形態の工程は、改善されたCMOSプロセスを生成し、より小さな半導体フィーチャの製造を容易にしうる。更に、方法及びシステムは、例えば、チャンバ表面のエッチングを低減することによって、又はプラズマ生成種(plasma generated species)への基板表面の改善された露出を提供することによって、堆積/エッチング/堆積プロセスの改善された均一性を提供しうる。これらの実施形態及びその他の実施形態は、その利点や特徴の多くと共に、後述の説明及び添付図面と併せて、より詳細に説明される。
[0012]開示された技術の性質及び利点は、本明細書の残りの部分と図面を参照することによって更に理解を深めることができる。
[0013]本技術のいくつかの実施形態による例示的な処理チャンバの概略断面図を示す。 [0014]本技術のいくつかの実施形態による堆積方法における例示的な工程を示す。 [0015]本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図を示す。 本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図を示す。
[0016]いくつかの図面は、概略図として含まれている。図面は例示を目的としており、縮尺どおりであると明記されていない限り、縮尺どおりであるとみなしてはならないことを理解するべきである。更に、概略図として、図面は、理解を助けるために提供されており、現実的な描写に比べてすべての態様又は情報を含まない場合があり、例示を目的として強調された素材を含むことがある。
[0017]添付の図面では、類似の構成要素及び/又は特徴は、同じ参照符号を有しうる。更に、同種の様々な構成要素は、類似した構成要素同士を区別する文字により、参照符号に従って区別されうる。本明細書において第1の参照符号のみが使用されている場合、その説明は、文字に関わりなく、同じ第1の参照符号を有する類似した構成要素のうちのいずれにも適用可能である。
[0018]酸化物材料のような材料が堆積する間において、プラズマ強化堆積は、シャワーヘッド又はガス分配器と基板支持体との間に局所プラズマを生成しうる。プラズマ中で前駆体が活性化されると、堆積材料が形成され、基板上に堆積しうる。基板がトレンチ又は間隙のような凹型フィーチャを画定する場合、このようにして生成された堆積材料は、凹型フィーチャを埋める(bridges over the recessed features)共形コーティングとして基板上に堆積しうる。このような場合、共形コーティングによって凹型フィーチャが充填されないままになり、間隙充填構造を製造するためのコーティングプロセスの効果が限定される可能性がある。
[0019]従来技術は、プラズマパラメータの制御又は流量制御技法などのプロセス集積化技法を通して、この限界にアプローチしてきた。本技術は、基板の凹型フィーチャ内に酸化物材料を形成するための改良された堆積法を実施することにより、これらの制限を克服しうる。例えば、基板支持体の下からチャンバに酸素を流入させながら、半導体処理チャンバの基板支持体とシャワーヘッドとの間で容量結合プラズマが発生させられうる。これにより、堆積/エッチング/堆積プロセスが、トレンチ内にボイドを形成することなく、基板内に画定されたトレンチ内部に酸化物膜を形成可能となりうる。これにより、従来技術が凹型フィーチャを充填するのではなく凹型フィーチャ内にボイドを形成する場合を下回るような特徴寸法の凹型フィーチャを画定する基板上で、CMOSプロセスの一部としての製造工程が可能になりうる。プラズマ処理が実行されうる本技術の実施形態によるチャンバの一般的な態様を説明した後に、特定の方法論及び構成要素の構成が説明されうる。本技法は、多くの膜形成プロセスを改善するために使用され、様々な処理チャンバ及び動作に適用されうるため、本技術は、説明した特定の膜及び処理に限定されることを意図していないことが理解されよう。
[0020]図1は、本技術のいくつかの実施形態による例示的な処理チャンバ100の断面図を示す。本図は、本技術の1つ又は複数の態様を組み込み、及び/又は本技術の実施形態による1つ又は複数の工程を実行しうるシステムの概要を示しうる。チャンバ100又は実行される方法の追加の詳細にが、以下で更に説明されうる。チャンバ100は、本技術のいくつかの実施形態に従って膜層を形成するために利用されうるが、本方法は、膜形成が起こりうる任意のチャンバで同様に実行されてよいことが理解されよう。処理チャンバ100は、チャンバ本体102と、チャンバ本体102の内部に配置された基板支持体104と、チャンバ本体102と接続され、処理領域120の基板支持体104を囲むリッドアセンブリ106とを含みうる。基板103は、開口部126を通して処理領域120に提供されてもよく、この開口部は、スリットバルブ又はドアを用いて処理のために従来通りに密閉されていてもよい。基板103は、処理中に基板支持体104の表面105に載置されうる。基板支持体104は、矢印145で示すように、基板支持体104のシャフト144が位置しうる軸147に沿って、回転可能でありうる。あるいは、基板支持体104は、堆積プロセス中に必要に応じて回転するように持ち上げられてもよい。
[0021]プラズマプロファイル変調器111は、基板支持体104上に配置された基板103にわたったプラズマ分布を制御するために、処理チャンバ100内に配置されうる。プラズマプロファイル変調器111は、チャンバ本体102に隣接して配置され、チャンバ本体102をリッドアセンブリ106の他の構成要素から分離することができる第1の電極108を含みうる。第1の電極108は、リッドアセンブリ106の一部であってもよく、又は別個の側壁電極であってもよい。第1の電極108は、環状又はリング状の部材であり、リング電極でありうる。第1の電極108は、処理領域120を囲む処理チャンバ100の外周周囲の連続的なループであってもよく、所望の場合、選択された位置において不連続であってもよい。また、第1の電極108は、例えば、穿孔リング又はメッシュ電極などの穿孔電極であってもよく、又は、例えば、2次ガス分配器などの平板電極であってもよい。
[0022]例えば酸化アルミニウム及び/又は窒化アルミニウムといった、セラミック又は金属酸化物のような誘電体材料でありうる、1つ又は複数のアイソレータ110a、110bは、第1の電極108と接触して、第1の電極108をガス分配器112及びチャンバ本体102から電気的及び熱的に分離しうる。ガス分配器112は、プロセス前駆体を処理領域120に分配するための開孔118を画定しうる。ガス分配器112は、RF発生器、RF電源、DC電源、パルス状DC電源、パルス状RF電源、又は処理チャンバと接続されうる任意の他の電源などの、第1の電力源142と接続されうる。いくつかの実施形態では、第1の電力源142は、RF電源でありうる。いくつかの実施形態では、チャンバ100は、基板支持体104の下からガスを供給するための1つ又は複数のガス入口158を備えるように構成されうる。ガス入口158は、チャンバ100の壁に組み込まれてもよいが、例えば、基板支持体104の下面近傍にガスを導入するために、シャフト144に組み込まれてもよい。
[0023]ガス分配器112は、導電性ガス分配器であっても、非導電性ガス分配器であってもよい。また、ガス分配器112は、導電性及び非導電性の構成要素から形成されうる。例えば、ガス分配器112の本体が導電性である一方で、ガス分配器112の面板は非導電性であってもよい。ガス分配器112は、図1に示されるような第1の電力源142などによって、電力供給されてもよく、又はいくつかの実施形態では、ガス分配器112は、接地で接続されてもよい(may be coupled with ground)。
[0024]第1の電極108は、処理チャンバ100の接地経路を制御しうる第1の同調回路128と接続されうる。第1の同調回路128は、第1の電子センサ130と、第1の電子コントローラ134とを含みうる。第1の電子コントローラ134は、可変キャパシタ又は他の回路素子であってもよく、又はそれを含んでいてもよい。第1の同調回路128は、1つ又は複数のインダクタ132であってもよく、又はそれを含んでいてもよい。第1の同調回路128は、処理中に処理領域120内に存在するプラズマ条件下で可変又は制御可能なインピーダンスを可能にする任意の回路でありうる。図示されるようないくつかの実施形態では、第1の同調回路128は、接地と第1の電子センサ130との間で平行に接続された第1の回路脚及び第2の回路脚を含みうる。第1の回路脚は、第1のインダクタ132Aを含みうる。第2の回路脚は、第1の電子コントローラ134と直列に接続された第2のインダクタ132Bを含みうる。第2のインダクタ132Bは、第1の電子コントローラ134と、第1及び第2の回路脚の両方を第1の電子センサ130に結合するノードとの間に配置されうる。第1の電子センサ130は、電圧又は電流センサであり、第1の電子コントローラ134と接続され、処理空間120の内部のプラズマ条件のある程度の閉ループ制御を許容しうる。
[0025]第2の電極122は、基板支持体104と接続されうる。第2の電極122は、基板支持体104内に埋め込まれてもよく、又は基板支持体104の表面と接続されてもよい。第2の電極122は、板、穿孔板、メッシュ、ワイヤスクリーン、又は導電性要素の他の分散設備(distributed arrangement)でありうる。第2の電極122は同調電極であってもよく、例えば、基板支持体104のシャフト144内に配置された、50オームなどの選択された抵抗を有するケーブルなどの導管146によって、第2の同調回路136と接続されうる。第2の同調回路136は、第2の電子センサ138と、第2の電子コントローラ140とを有しうるが、この第2の電子コントローラ140は、第2の可変キャパシタであってもよい。第2の電子センサ138は、電圧又は電流センサであり、第2の電子コントローラ140と接続され、処理領域120内のプラズマ条件に対する更なる制御を提供しうる。
[0026]バイアス電極及び/又は静電チャック電極でありうる第3の電極124は、基板支持体104と接続されうる。第3の電極は、フィルタ148を通して第2の電力源150と連結され、ここでフィルタ148は、インピーダンス整合回路でありうる。第2の電力源150は、DC電力、パルス状DC電力、RFバイアス電力、パルス状RF源若しくはバイアス電力、又はこれら又は他の電源の組み合わせでありうる。いくつかの実施形態では、第2の電力源150は、RFバイアス電力でありうる。
[0027]図1のリッドアセンブリ106及び基板支持体104は、プラズマ又は熱処理のための任意の処理チャンバと共に使用されうる。動作において、処理チャンバ100は、処理領域120内のプラズマ条件のリアルタイム制御を許容しうる。基板103は基板支持体104上に配置され、プロセスガスは、任意の所望のフロー計画に従って、入口114を使用してリッドアセンブリ106を通して流されうる。気体は、出口152を通して処理チャンバ100を出ることができる。電力は、処理領域120内にプラズマを確立するために、ガス分配器112と接続されうる。基板は、いくつかの実施形態において、第3の電極124を使用して電気バイアスを受けうる。
[0028]処理領域120内のプラズマを励起すると、プラズマと第1の電極108との間に電位差が確立されうる。また、プラズマと第2の電極122との間に電位差が確立されうる。次に、電子コントローラ134、140が、2つの同調回路128、136によって表される接地経路の流れ特性を調整するために使用されうる。堆積速度の独立した制御と、中心からエッジまでのプラズマ密度の均一性の独立した制御を行うために、第1の同調回路128と第2の同調回路136に設定点がもたらされうる。電子コントローラが両方とも可変キャパシタでありうる実施形態では、電子センサは、独立して、堆積速度を最大化し、厚さ不均一性を最小化するように、可変キャパシタを調整しうる。
[0029]同調回路128、136の各々は、それぞれの電子コントローラ134、140を使用して調整されうる可変インピーダンスを有しうる。電子コントローラ134、140が可変キャパシタである場合、可変キャパシタの各々の容量範囲、及び第1インダクタ132A及び第2インダクタ132Bのインダクタンスは、インピーダンス範囲を提供するように選択されうる。この範囲は、プラズマの周波数特性や電圧特性に依存し、各可変キャパシタの容量範囲に最小値が存在しうる。それゆえ、第1の電子コントローラ134の容量が最小又は最大であるとき、第1の同調回路128のインピーダンスは高くなり、基板支持体上の空中又は横方向の被覆率(coverage)が最小であるプラズマ形状がもたらされうる。第1の電子コントローラ134の容量が第1の同調回路128のインピーダンスを最小化する値に近づくと、プラズマの空中被覆率は最大まで成長し、基板支持体104の全作業領域を効果的に覆うことになりうる。第1の電子コントローラ134の容量が最小インピーダンス設定から外れると、プラズマ形状がチャンバから収縮し、基板支持体の空中被覆率が低下することがある。第2の電子コントローラ140は、同様の効果を有し、第2の電子コントローラ140の容量が変更されうるので、基板支持体上のプラズマの空中被覆率を増減させうる。
[0030]電子センサ130、138は、閉ループでそれぞれの回路128、136を調整するために使用されうる。使用されるセンサの種類に応じて、電流又は電圧の設定点が各センサに設置され、各それぞれの電子コントローラ134、140への調整を決定して、設定点からの偏差を最小化する制御ソフトウェアが、センサに提供されうる。その結果、処理中に、プラズマ形状が選択され、動的に制御されうる。前述の議論は、可変キャパシタでありうる電子コントローラ134、140に基づいているが、調整可能なインピーダンスを有する同調回路128、136を提供するために、調整可能な特性を有する任意の電子構成要素が使用されうることが理解されよう。
[0031]図2は、本技術のいくつかの実施形態による、堆積方法200における例示的な工程を示す。本方法は、上述した処理チャンバ100を含む様々な処理チャンバで実行されうる。処理チャンバ100の追加の態様については、以下で更に説明される。方法200は、本技術による方法のいくつかの実施形態に特に関連してもしなくてもよい、多数のオプション工程を含みうる。例えば、工程のうちの多くは、構造形成のより広い範囲を提供するために記載されているが、本技術にとって重要ではなく、又は容易に理解されるであろう代替の方法論によって実行されてもよい。
[0032]方法200は、列挙された工程の開始前に、追加の工程を含んでもよい。例えば、追加の処理工程は、半導体基板上に構造を形成することを含み、これは材料の形成と除去の両方を含みうる。事前の処理工程は、方法200が実行されうるチャンバにおいて実行されてもよく、又は処理は、方法200が実行されうる半導体処理チャンバに基板を搬入する前に、1つ又は複数の他の処理チャンバで実行されてもよい。ともあれ、方法200は、オプションで、上記の処理チャンバ100などの半導体処理チャンバの処理領域、又は上記の構成要素を含みうる他のチャンバの処理領域に、半導体基板を供給することを含みうる。基板は、基板支持体104のようなペデスタルであってもよく、上述の処理領域120のようなチャンバの処理領域内に載置されうる基板支持体上に堆積されうる。方法200は、図3に概略的に示される工程を説明するが、その図解は、方法200の工程と関連して説明されるだろう。図3は、部分のみの概略図を示しており、処理システムは、図に例示されているようなサブシステム、並びに代替的なサブシステムを含み、本技術の態様からなおも利益を得ることができる任意のサイズ又は構成でありうることが理解されよう。
[0033]図3A~3Dは、本技術のいくつかの実施形態による堆積方法における工程中の例示的な処理チャンバの概略図を示す。図3A~3Dは、基板支持体104、ガス分配器112、及びガス入口158などの、チャンバ100内の構成要素に関連する更なる詳細を示しうる。システム300は、いくつかの実施形態において先に論じたチャンバ100の任意の特徴又は態様を含むと理解される。システム300は、堆積動作、除去動作、及び洗浄動作を含む半導体処理動作を実行するために使用されうる。システム300は、議論されており、半導体処理システムに組み込まれうるチャンバ部品の部分図を示し、ペデスタル及びガス分配器の中心を横切る図(それ以外は任意のサイズでありうる)を示しうる。システム300の任意の態様はまた、当業者によって容易に理解されるように、他の処理チャンバ又はシステムと組み合わされてもよい。
[0034]システム300は、シャワーヘッド305を含む半導体処理チャンバ350を含み、それを通して処理のために前駆体が供給され、処理領域内にプラズマ310を形成するように構成されうる。シャワーヘッド305は、少なくとも部分的にチャンバ350の内部に示されており、図1を参照して説明したように、チャンバ350から電気的に絶縁されていると理解されうる。このように、シャワーヘッド305は、ペデスタル又は基板支持体315に保持された基板をプラズマ生成種に曝露するためのダイレクトプラズマシステムのライブ電極又は基準接地電極として機能しうる。ペデスタル315は、チャンバ350の底面を貫通して延びうる。基板支持体は、図1及び図2を参照してより詳細に説明されるように、堆積又は除去プロセスの間に半導体基板330を保持しうる支持プラテン320を含みうる。チャンバ100に関連して説明した埋め込み電極に加えて、支持プラテン320はまた、堆積、エッチング、アニーリング、又は脱着を含むがこれらに限定されない処理動作を促進しうる熱制御システムも含みうる。
[0035]システム300は、支持プラテン320の下に追加のガス入口構造を更に組み込んでよい。例えば、ペデスタル315、支持プラテン320、又はチャンバ350は、システム300にガスを導入するように構成された1つ又は複数のガス入口を含みうる。1つ又は複数の入口は、支持プラテン320の下側に比較的高濃度のガスを供給するように構成されてもよく、これは、露出したチャンバ表面の優先的なエッチングからペデスタルの材料を保護するのに役立ちうる。このように、チャンバ350は、例えば、種々の前駆体ガスの導入及びプラズマプロセス条件の制御を通して、支持プラテン320に保持されたウエハ上に酸化物膜を形成するための前処理及び堆積プロセスを実施しうる。
[0036]工程205において、図3Aに示されるように、堆積手順は、システム300の処理領域に前駆体307を導入することを含みうる。前駆体307を導入することは、前駆体307が処理領域に制御された分布で導入されるようなサイズ及び位置の、図1の開孔118のような複数のチャネルを含みうるシャワーヘッド305を通してキャリアガスを流すことを含みうる。前駆体307は、シラン、テトラエチルオルソシリケート(TEOS)、又は半導体製造における酸化ケイ素若しくは亜酸化ケイ素(silicon sub-oxide)の膜の堆積に適合する他のケイ素含有前駆体ガスを含むがこれらに限定されないケイ素前駆体であってもよく、これを含んでもよい。前駆体307はまた、アルゴン、ヘリウム、又は窒素を含むがこれらに限定されない不活性キャリアガスを含んでもよく、二原子酸素又は水蒸気のような酸素含有ガスを含んでもよい。前駆体307は、支持プラテン320の表面にわたる均一な流量パターンに従って、シャワーヘッド305を介してシステム300に導入されうる。いくつかの実施形態では、前駆体307は、例えば、支持プラテン320の外周周囲のカーテンフロー(curtain flow)を使用して、不均一な流量パターンに従って導入されうる。
[0037]いくつかの実施形態では、前駆体307は、約0.5SLM以上、約1SLM以上、約1.5SLM以上、約2SLM以上、約2.5SLM以上、約3SLM以上、約3.5SLM以上、約4SLM以上、約4.5SLM以上、約5SLM以上、約5.5SLM以上、約6SLM以上、約6.5SLM以上、約7SLM以上、約7.5SLM以上、又はこれを上回る流量で処理領域に提供されるTEOSであってもよく、これを含んでもよい。
[0038]いくつかの実施形態では、前駆体307は、約0.5SLM以上、約1SLM以上、約1.5SLM以上、約2SLM以上、約2.5SLM以上、約3SLM以上、約3.5SLM以上、約4SLM以上、又はこれを上回る流量で処理領域へ提供される酸素であってもよく、これを含んでもよい。
[0039]いくつかの実施形態では、前駆体307は、約0.5SLM以上、約1SLM以上、約1.5SLM以上、約2SLM以上、約2.5SLM以上、約3SLM以上、約3.5SLM以上、約4SLM以上、又はこれを上回る流量で処理領域に提供されるアルゴンであってもよく、これを含んでもよい。
[0040]いくつかの実施形態では、方法200は、オプションで、工程210において、支持プラテン320の下から処理領域に酸素含有前駆体309を流入させることを含みうる。図3Aに示されるように、酸素含有前駆体309は、システム300のチャンバ350に組み込まれた分配器又は1つ又は複数の他の入口によって導入されうる。酸素含有前駆体309は、約0.5SLM以上、約1SLM以上、約1.5SLM以上、約2SLM以上、約2.5SLM以上、約3SLM以上、約3.5SLM以上、約4SLM以上、約4.5SLM以上、約5SLM以上、約5.5SLM以上、約6SLM以上、約6.5SLM以上、約7SLM以上、約7.5SLM以上、約8SLM以上、約8.5SLM以上、約9SLM以上、約9.5SLM以上、約10SLM以上、約10.5SLM以上、約11SLM以上、約11.5SLM以上、約12SLM以上、約12.5SLM以上、約13SLM以上、約13.5SLM以上、約14SLM以上、約14.5SLM以上、約15SLM以上、又はこれを上回る流量で、支持プラテンの下のシステム300に供給される二原子酸素であってもよく、これを含んでもよい。
[0041]酸素含有前駆体309を支持プラテン320の下のチャンバ350に供給することは、ペデスタル315又は支持プラテン320の表面をプラズマ生成種との反応から保護する役割を果たしうる。例えば、図3Bを参照して説明したように、支持プラテン320の下の比較的高い濃度の酸素は、内部チャンバ構造の導電性表面との表面再結合又は他の相互作用によって引き起こされるプラズマ生成種の枯渇を防止しうる。
[0042]酸素含有前駆体を導入した後に、方法200は、工程215でプラズマ310を形成することを含みうる。プラズマ310は、支持プラテン320とシャワーヘッド305との間で発生させられうる。支持プラテンが基準電極として作用しつつ、シャワーヘッド305が容量結合プラズマ電極構成におけるライブ電極として作用するように、シャワーヘッド305に、高周波(HF)電力が供給されうる。プラズマ310を容量結合プラズマとして形成することで、半導体製造方法に採用されている誘導結合のプラズマシステムと比較して、多くの利点がもたらされうる。例えば、容量結合プラズマは、処理空間におけるプラズマ生成種の分布に関して、改善された均一性を提供しうる。堆積プロセスはウエハスケールで採用されるので、半導体基板330全体の均一性が向上すると、他のウエハスケールの品質パラメータと同様に、ウエハあたりのデバイス歩留まりが向上する可能性がある。
[0043]別の例では、容量結合によって高周波プラズマを形成することで、処理領域におけるイオンの方向性の制御を改善することができる。図1を参照して説明したように、支持プラテン320は、例えば、半導体基板330を保持するために採用された静電チャックを通して、電場を発することがある。静電チャック電圧は、半導体基板330の表面に正電荷イオンを沈殿させるために使用されうる。このように、堆積又はエッチングプロセスを向上させるための手法として、半導体基板330をスパッタリングするために、プラズマ310が使用されうる。
[0044]別の例では、処理領域に容量結合プラズマを形成することで、堆積及びエッチングプロセスにわたる制御を改善することができる。誘導結合プラズマと比較して、プラズマ310内のガス分離速度が比較的低いことから、容量結合プラズマ構成は、プラズマ動作パラメータに関してより広い動作ウィンドウを許容しうる。プラズマの電気的特性を制御することによって、表面付近のプラズマ種組成を制御すると、スパッタプロセス、反応性イオン密度、又はプラズマ温度の制御が許容されうる。これらの各々が、
堆積及びエッチング工程に影響を与える。
[0045]いくつかの実施形態では、プラズマ310は、シャワーヘッド305に供給される高周波(HF)電力及び低周波(LF)電力の両方を有する容量結合プラズマとして形成されうる。HF電力は、約100W以上、約200W以上、約300W以上、約400W以上、約500W以上、約600W以上、約700W以上、約800W以上、約900W以上、約1000W以上、約1100W以上、約1200W以上、約1300W以上、約1400W以上、約1500W以上、又はこれを上回って供給されうる。
[0046]LF電力は、約100W以上、約200W以上、約300W以上、約400W以上、約500W以上、約600W以上、約700W以上、約800W以上、約900W以上、約1000W以上、約1100W以上、約1200W以上、又はこれを上回って供給されうる。
[0047]静電チャックバイアス電圧は、約50V以上、約100V以上、約150V以上、約200V以上、約250V以上、約300V以上、約350V以上、約400V以上、又はこれを上回る支持プラテン320に加えられうる。
[0048]プラズマ310を形成した後に、方法200は、工程220において、半導体基板330上に酸化物膜340を堆積させることを含みうる。酸化物膜340は、例えば、気相中のケイ素と酸素との反応によりプラズマ310内で生成され、次いで基板330上に堆積される分解生成物であってもよく、これを含んでいてもよい。いくつかの実施形態では、基板330は、トレンチ335のような凹型構造を画定しうる。このようにして、酸化物膜340は、基板330及びトレンチ335の側方面及び垂直面に堆積しうる。時間の経過とともに、酸化物膜340がトレンチ335を埋め、酸化物膜内部にボイド341が形成されうる。ボイド341の形成を低減するための手法の1つの態様は、プラズマ310がプラズマ生成種を基板表面に堆積させている時間を述べる堆積時間を制限することである。いくつかの実施形態では、堆積時間は、約200秒以上、約250秒以上、約300秒以上、約350秒以上、約400秒以上、約450秒以上、約500秒以上、約550秒以上、約600秒以上、約650秒以上、約700秒以上、約750秒以上、約800秒以上、又はこれより長い。
[0049]酸化物膜340におけるボイド341の存在は、間隙充填用途に使用するための単一の堆積プロセスの適性を制限する場合がある。このように、以下の図3B~3Dを参照してより詳細に説明されるように、複数の堆積工程でシームレスな間隙充填を提供するために、追加の手法が採用されてもよい。例えば、いくつかの実施形態では、方法200は、オプションで、工程225において、シャワーヘッド305に対してペデスタル315を位置変更することを含みうる。図3Dに示されるように、シャワーヘッド305と支持プラテン320との間の間隔は、プラズマ310の特性に影響を与えうる。例えば、容量結合グロー放電プラズマにおいて、支持プラテン320を距離355だけ位置変更すると、基板330の表面におけるプラズマ生成種の密度を変化させうる。プラズマ種の密度及びエネルギー分布は、堆積速度、酸化物膜340の化学構造、エッチング速度、スパッタ速度、又は表面で発生する他のプラズマを介した化学反応に影響を与える可能性がある。このように、支持プラテン320の位置を調整することは、基板330の表面におけるプラズマ組成を、改善された堆積又はエッチングプロセスのために調整可能にしうる。
[0050]いくつかの実施形態では、工程225は、少なくとも若しくは約50ミル、少なくとも若しくは約100ミル、少なくとも若しくは約150ミル、少なくとも若しくは約200ミル、少なくとも若しくは約250ミル、少なくとも若しくは約300ミル、少なくとも若しくは約350ミル、少なくとも若しくは約400ミル、少なくとも若しくは約450ミル、少なくとも若しくは約500ミル、少なくとも若しくは約600ミル、又はこれより大きい第1の間隔から、ペデスタルを位置変更することを含みうる。その一方で、第2の間隔は、約600ミル以下、約550ミル以下、約500ミル以下、約450ミル以下、約400ミル以下、約350ミル以下、約300ミル以下、約250ミル以下、約200ミル以下、約150ミル以下、約100ミル以下、約50ミル以下、又はこれより小さくなりうる。いくつかの実施形態では、工程225は、少なくとも若しくは約10ミル、少なくとも若しくは約15ミル、少なくとも若しくは約20ミル、少なくとも若しくは約25ミル、少なくとも若しくは約30ミル、少なくとも若しくは約35ミル、少なくとも若しくは約40ミル、少なくとも若しくは約45ミル、少なくとも若しくは約50ミル、少なくとも若しくは約55ミル、少なくとも若しくは約60ミル、少なくとも若しくは約65ミル、少なくとも若しくは約70ミル、少なくとも若しくは約75ミル、少なくとも若しくは約80ミル、少なくとも若しくは約85ミル、少なくとも若しくは約90ミル、少なくとも若しくは約95ミル、少なくとも若しくは約100ミル、少なくとも若しくは約125ミル、少なくとも若しくは約150ミル、少なくとも若しくは約175ミル、少なくとも若しくは約200ミル、少なくとも若しくは約225ミル、少なくとも若しくは約250ミル、少なくとも若しくは約275ミル、少なくとも若しくは約300ミル、又はこれより大きい距離355ほど、ペデスタルを位置変更することを含みうる。
[0051]いくつかの実施形態では、方法200は、オプションで、工程230で第2のプラズマ313を形成することを含みうる。第2のプラズマ313を形成することは、システム300を堆積プラズマからエッチングプラズマに移行させることに含まれるいくつかのプロセスを含みうる。例えば、工程230は、工程215で形成されたプラズマを消滅させることと、システム300から前駆体307をパージすることと、処理空間にエッチャントガス311を導入することと、シャワーヘッド305と支持プラテン320との間で第2のプラズマ313を発生させることとを含みうる。いくつかの実施形態では、エッチャントガス311は、ハロゲンガスであってもよく、ハロゲンガスを含んでもよい。いくつかの実施形態では、エッチャントガス311は、三フッ化窒素であってもよく、三フッ化窒素を含んでもよい。このように、第2のプラズマ313は、基板330の表面から酸化物膜340を選択的に除去するための反応性プラズマ種を生成しうる。
[0052]いくつかの実施形態では、方法200は、工程215で形成されたプラズマを消滅させることなく、堆積プラズマからエッチングプラズマに移行することを含む。例えば、プラズマ310を消滅させることなく、不活性キャリアガスの流量を停止させずに、ケイ素前駆体ガス307の流量が停止されうる。このように、プラズマ310が維持されつつ、生成されたケイ素種の濃度を低下させる。ケイ素前駆体流量を減少させた後に、エッチャントガス311がプラズマ310に導入されうる。
[0053]酸化物膜340を堆積させた後に、方法200は、工程235で、酸化物膜340をエッチングすることを含みうる。図3Bに図示されたように、酸化物膜340をエッチングすることは、酸化物膜340の少なくとも一部が基板330の表面及びトレンチ335内から除去されるように、基板330をエッチャントガス311の分解によって形成された反応性プラズマ生成種に曝露することを含みうる。図示されるように、酸化物膜340をエッチングすることで、ボイド341が開放可能となり、酸化物膜340が、方法200の続く工程において、充填のために準備可能となりうる。工程220の堆積と同様に、エッチングは、表面における反応性種(reactive species)の密度、並びに基板330の表面へのイオン束に少なくとも部分的に依存する平均反応速度に従って進行しうる。上述したように、支持プラテン320は、エッチングプラズマから基板330の表面にイオンを沈殿させるための電場を提供しうる。イオン衝突は、酸化物膜340の反応性スパッタリングを促進し、工程235におけるエッチングの有効性を更に向上させうる。
[0054]工程210を参照して説明したように、方法200は、工程235におけるエッチング前及びエッチング中に、酸素又は酸素含有ガスをチャンバ350に導入することを含みうる。支持プラテン320の下方から酸素を導入することで、プラズマ310又は第2のプラズマ313で生成された反応性ハロゲン種が、支持プラテン320及びペデスタル315の導電性表面と優先的に反応することを防止しうる。場合によっては、プラズマ310又は第2のプラズマ313で生成されたイオンは、電場ラインに沿って、基板330ではなく、導電性表面に向かって優先的に方向付けられうる。比較的高い密度の酸素を導入することで、ハロゲンイオンが基板330から離れることが抑制され、ひいてはエッチングプロセスの効果を高めうる。
[0055]いくつかの実施形態では、工程235でのエッチングプロセスに続いて、方法200は、オプションで、工程240でペデスタル315を堆積位置に戻すこと、工程245で酸化物膜340をパッシベーション処理することを含むがこれに限定されない1つ又は複数のオプション工程を含みうる。いくつかの実施形態では、基板330及び酸化物膜340の表面をパッシベーション処理することは、チャンバ300内のガス交換の一部として、エッチャントガス311の流れを停止して、パッシベーション処理環境を提供することとを含みうる。酸化物膜のパッシベーション処理は、基板330の表面に残存するハロゲン種を酸化させるために、酸素リッチプラズマを発生させることを含みうる。
[0056]エッチングの後に、方法200は、工程250でプラズマ310を再形成することを含みうる。プラズマ310を再形成することは、シャワーヘッド305を通して前駆体ガス307を再導入することと、支持プラテン320の下から酸素含有前駆体309を維持又は再導入することと、支持プラテン320とシャワーヘッド305との間で容量結合プラズマを発生させることとを含みうる。プラズマ310を再形成することで、トレンチ335の間隙充填のための追加の堆積が促進されうる。いくつかの実施形態では、プラズマ310が維持され、よって、プラズマ310を再形成することは、例えば、チャンバ350内の不活性ガス流を維持することによって、プラズマ310を消滅させずに、エッチャントガス311又はパッシベーションガスから前駆体ガス307へのガス交換を含みうる。
[0057]第1のプラズマ310を再形成した後に、方法200は、工程255において、トレンチ335内に第2の酸化物膜345を堆積させることを含みうる。図3Cに示されるように、第2の酸化物膜345を堆積させることは、基板330の表面上及びトレンチ335内部に均一に堆積される酸化ケイ素又は亜酸化ケイ素(silicon sub-oxide)膜を形成することを含みうる。工程235でのエッチング前の酸化物膜340の状態とは対照的に、エッチング後の酸化物膜340は、第2の酸化物膜345が酸化物膜340上に共形層として堆積しうるように傾斜した側壁を示しうる。このように、酸化物膜340及び第2の酸化物膜345は、トレンチ335をシームレスに充填しうる。結合された酸化物膜340及び第2の酸化物膜345は、半導体製造に適した充填材料を製造するために、平坦化などの後続の処理工程を許容しうる。工程240のプロセスパラメータは、上述の図3Aを参照して説明したように、工程220のパラメータを鏡映しうる。例えば、各堆積プロセスは、少なくとも若しくは約0.5μm、少なくとも若しくは約1μm、少なくとも若しくは約1.5μm、少なくとも若しくは約2μm、少なくとも若しくは約2.5μm、少なくとも若しくは約3μm、少なくとも若しくは約3.5μm、少なくとも若しくは約4μm、少なくとも若しくは約4.5μm、少なくとも若しくは約5μm、少なくとも若しくは約5.5μm、少なくとも又は約6μm、又はこれを上回る厚さを有する酸化物膜を堆積させるように構成されうる。しかし、場合によっては、工程220の第1の堆積プロセスは、工程255の第2の堆積プロセスと異なることがある。
[0058]本技術の実施形態による方法及び構成要素を利用することにより、材料の堆積又は形成が改善されうる。堆積した酸化物膜中のボイド含有物の形成を減少させることによって、改善された半導体製造プロセスが、漸進的な小さな特徴サイズで酸化物構造を取り込むことができる。これらの改善は、導電性チャンバ表面によるラジカル消去の減少によって促進されるエッチングプロセスの改善、半導体処理チャンバの処理領域で形成される容量結合プラズマの形成によって促進される堆積及びエッチングプロセスの改善、及びプロセス均一性の改善から少なくとも部分的に生じるウエハ規模での半導体歩留まりの改善を含みうる。上述したように、容量結合プラズマは、誘導結合プラズマと比較して、より良好なプラズマ均一性を提供し、改善されたエッチング均一性を提供しうる。処理領域で直接生成されうる容量結合プラズマは、スパッタリングのためのイオンの方向性をもたらし、ボイド空間の形成をもたらす酸化物膜ブリッジ又はオーバーハンド(overhand)の形成を抑制することによって、酸化物膜の堆積を改善しうる。更に、容量結合プラズマでは、少なくとも部分的に平均電子エネルギーが低いため、誘導結合プラズマに比べてガスの分離が低減されうる。ガス分離が低減されると、ひいては、堆積及びエッチングのための処理制御を改善しうる。
[0059]上記の記載では、説明を目的として、本技術の様々な実施形態の理解を促すために、数々の詳細が提示されてきた。しかしながら、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があっても、特定の実施形態を実施できることが明らかであろう。
[0060]いくつかの実施形態を開示したが、実施形態の精神から逸脱することなく、様々な修正例、代替構造物、及び均等物を使用できることが当業者には認識されよう。更に、いくつかの周知のプロセス及び要素は、本技術を不必要に不明瞭にすることを避けるために説明されていない。したがって、上記の説明は、本技術の範囲を限定するものと解釈すべきでない。更に、方法又はプロセスは、連続的又は段階的に説明されうるが、動作は、同時に行われてもよく、又は列挙されたものとは異なる順序で行われてもよいことを理解するべきである。例えば、工程210における酸素又は別の酸素含有ガスの導入は、代替的には、工程235の前の任意の時間を含むがこれに限定されずに、実施されうる。
[0061]値の範囲が付与されているところでは、文脈上そうでないと明示されていない限り、その範囲の上限値と下限値との間の各介在値は、下限の単位の最小単位まで具体的に開示されていると理解される。記載された範囲の任意の記載値又は記載されていない介在値の間の任意のより狭い範囲、及びその記載範囲のその他の任意の記載された値又は介在する値も含まれる。このようなより狭い範囲の上限値及び下限値は、その範囲に個々に含まれるか、又はその範囲から除外される場合がある。この狭い範囲に限界値のいずれかが含まれるか、どちらも含まれないか、又は両方が含まれる場合の各範囲も、記載の範囲内に特に除外された限界値があることを条件として、本技術に包含される。記載された範囲が、限界値の一方又は両方を含む場合、これらの含められた限界値のいずれか又は両方を除外する範囲も含まれる。
[0062]本明細書及び特許請求の範囲で使用される単数形「a」、「an」、及び「the」は、文脈が他のことを明らかに示していない限り、複数の参照対象を含む。したがって、例えば、「ある前駆体(a precursor)」への言及は、複数のそのような前駆体を含み、「その(前記)層(the layer)」への言及は、当業者に知られている1つ又は複数の層及びその均等物への言及を含み、その他の形にも同様のことが当てはまる。
[0063]また、「備える(comprise(s))」、「備えている(comprising)」、「含有する(contain(s))」、「含有している(containing)」、「含む(include(s))」、及び「含んでいる(including)」という用語は、本明細書及び特許請求の範囲で使用される場合、記載された特徴、整数、構成要素、又は動作の存在を特定することを意図しているが、その他の1つ以上の特徴、整数、構成要素、動作、活動、又は群の存在又は追加を除外するものではない。

Claims (20)

  1. 半導体処理チャンバの面板を介して、前記半導体処理チャンバの処理領域に前駆体を導入することと、
    前記半導体処理チャンバのペデスタルの下から前記処理領域に酸素含有前駆体を流入させることであって、前記ペデスタルは基板を支持し、前記基板は前記基板の表面にトレンチを画定する、酸素含有前駆体を流入させることと、
    前記半導体処理チャンバの前記処理領域内に、前記前駆体の第1のプラズマを形成することと、
    前記トレンチ内部に第1の酸化物膜を堆積させることと、
    前記処理領域内に第2のプラズマを形成することと、
    前記酸素含有前駆体を流しながら、前記第1の酸化物膜をエッチングすることと、
    エッチングされた前記酸化物膜をパッシベーション処理することと、
    前記処理領域内に前記第1のプラズマを再形成することと、
    エッチングされた前記酸化物膜の上に、第2の酸化物膜を堆積させることと
    を含む、堆積方法。
  2. 前記酸素含有前駆体を前記処理領域に流入させることは、少なくとも5slmの流量で前記半導体処理チャンバに酸素を流入させることを含む、請求項1に記載の堆積方法。
  3. 前記第1のプラズマは容量結合プラズマであり、前記第1のプラズマは、前記半導体処理チャンバの前記ペデスタルと前記面板との間で発生させられる、請求項1に記載の堆積方法。
  4. 前記第2のプラズマは容量結合プラズマであり、前記第2のプラズマは、前記ペデスタルと前記面板との間で発生させられる、請求項1に記載の堆積方法。
  5. 堆積された前記酸化物膜をエッチングすることは、
    前記半導体処理チャンバをパージすることと、
    前記処理領域にエッチャントガスを導入することと、
    前記処理領域内に前記エッチャントガスの第2のプラズマを形成することと
    を含む、請求項1に記載の堆積方法。
  6. 前記半導体処理チャンバをパージすることは、
    前記第1のプラズマを消滅させることと、
    前記処理領域内で、前記前駆体及び前記酸素含有前駆体を前記エッチャントガスと交換することと
    を含む、請求項5に記載の堆積方法。
  7. 前記エッチャントガスはフッ素含有ガスを含む、請求項5に記載の堆積方法。
  8. 前記前駆体はシランを含む、請求項1に記載の堆積方法。
  9. 半導体処理チャンバの処理領域に前駆体を導入することと、
    前記半導体処理チャンバの面板とペデスタルとの間の前記処理領域内に容量結合プラズマを形成することであって、前記ペデスタルは、基板の表面にトレンチを画定する前記基板を支持する、容量結合プラズマを形成することと、
    前記トレンチ内に第1の酸化物膜を堆積させることと、
    前記ペデスタルと前記面板との間の間隔を、第1の間隔から第2の間隔に変更することと、
    前記第1の酸化物膜をエッチングすることと、
    前記ペデスタルと前記面板との間の前記間隔を、前記第2の間隔から前記第1の間隔に変更することと、
    前記処理領域内に前記プラズマを再形成することと、
    エッチングされた前記酸化物膜の上に、第2の酸化物膜を堆積させることと
    を含む、堆積方法。
  10. 前記第1の間隔は少なくとも200ミルであり、
    前記第2の間隔は340ミル未満である、
    請求項9に記載の堆積方法。
  11. 前記第1の間隔は340ミル未満であり、
    前記第2の間隔は少なくとも200ミルである、
    請求項9に記載の堆積方法。
  12. 前記前駆体はテトラエチルオルトシリケートを含む、請求項9に記載の堆積方法。
  13. 前記プラズマは第1のプラズマであり、堆積された前記酸化物膜をエッチングすることは、
    前記半導体処理チャンバをパージすることと、
    前記ペデスタルの下から酸素を流すことと、
    前記処理領域にエッチャントガスを導入することと、
    前記処理領域内に第2のプラズマを形成することと
    を含む、請求項9に記載の堆積方法。
  14. 前記ハロゲン前駆体は、三フッ化窒素を含む、請求項13に記載の堆積方法。
  15. 前記第2のプラズマは容量結合プラズマであり、前記第2のプラズマは、前記ペデスタルと前記面板との間で発生させられる、請求項13に記載の堆積方法。
  16. 半導体処理チャンバの面板を介して、前記半導体処理チャンバの処理領域に、ケイ素源ガス及び不活性ガスを含む前駆体を流入させることと、
    前記半導体処理チャンバの前記面板とペデスタルとの間の前記処理領域内にプラズマを形成することであって、前記ペデスタルは基板を支持する、プラズマを形成することと、
    前記基板上に第1の酸化物膜を堆積させることと、
    前記不活性ガスの流れを維持しながら、前記ケイ素源ガスの供給を停止することと、
    前記プラズマが活性化している間において、前記処理領域にエッチャントガスを流入させることと、
    前記処理領域内で前記プラズマによって前記第1の酸化物膜をエッチングすることと、
    前記不活性ガスが流れている間において、前記エッチャントガスを停止することと、
    前記プラズマが活性化している間において、前記ケイ素源ガスを流すことと、
    エッチングされた前記酸化物膜の上に、第2の酸化物膜を堆積させることと
    を含む、堆積方法。
  17. 前記プラズマは容量結合プラズマであり、前記プラズマは、前記ペデスタルと前記面板との間で発生させられる、請求項16に記載の堆積方法。
  18. 前記第1の酸化物膜をエッチングする前に、前記ペデスタルの下から前記処理領域に酸素含有前駆体を流入させること
    を更に含む、請求項16に記載の堆積方法。
  19. 前記酸素含有前駆体を前記処理領域に流入させることは、少なくとも5slmの流量で前記半導体処理チャンバに酸素を流入させることを含む、請求項18に記載の堆積方法。
  20. 前記第1の酸化物膜及び前記第2の酸化物膜を堆積させる間、前記ペデスタル及び前記面板は、少なくとも200ミルの間隔によって分離される、請求項16に記載の堆積方法。
JP2023528613A 2020-11-18 2021-11-12 容量結合プラズマを用いた酸化ケイ素間隙の充填 Pending JP2023549528A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/951,495 US20220157602A1 (en) 2020-11-18 2020-11-18 Silicon oxide gap fill using capacitively coupled plasmas
US16/951,495 2020-11-18
PCT/US2021/059181 WO2022108842A1 (en) 2020-11-18 2021-11-12 Silicon oxide gap fill using capacitively coupled plasmas

Publications (1)

Publication Number Publication Date
JP2023549528A true JP2023549528A (ja) 2023-11-27

Family

ID=81587908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023528613A Pending JP2023549528A (ja) 2020-11-18 2021-11-12 容量結合プラズマを用いた酸化ケイ素間隙の充填

Country Status (6)

Country Link
US (1) US20220157602A1 (ja)
JP (1) JP2023549528A (ja)
KR (1) KR20230106181A (ja)
CN (1) CN116601743A (ja)
TW (1) TWI797833B (ja)
WO (1) WO2022108842A1 (ja)

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865896A (en) * 1993-08-27 1999-02-02 Applied Materials, Inc. High density plasma CVD reactor with combined inductive and capacitive coupling
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
JP3122601B2 (ja) * 1995-06-15 2001-01-09 東京エレクトロン株式会社 プラズマ成膜方法及びその装置
US6211040B1 (en) * 1999-09-20 2001-04-03 Chartered Semiconductor Manufacturing Ltd. Two-step, low argon, HDP CVD oxide deposition process
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6908862B2 (en) * 2002-05-03 2005-06-21 Applied Materials, Inc. HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
KR101255763B1 (ko) * 2007-02-27 2013-04-17 주성엔지니어링(주) 기판 처리 방법
KR20090067576A (ko) * 2007-12-21 2009-06-25 삼성전자주식회사 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
CN102449742B (zh) * 2009-05-27 2015-12-09 诺发系统有限公司 用于在薄籽晶层上进行电镀的脉冲序列
JP2011204819A (ja) * 2010-03-25 2011-10-13 Hitachi Kokusai Electric Inc 基板処理装置及び基板処理方法
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9443753B2 (en) * 2010-07-30 2016-09-13 Applied Materials, Inc. Apparatus for controlling the flow of a gas in a process chamber
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
KR101331420B1 (ko) * 2011-03-04 2013-11-21 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
US8716154B2 (en) * 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) * 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US20150048477A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20150111374A1 (en) * 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
JP6499835B2 (ja) * 2014-07-24 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US9859088B2 (en) * 2015-04-30 2018-01-02 Lam Research Corporation Inter-electrode gap variation methods for compensating deposition non-uniformity
US10062563B2 (en) * 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US9768034B1 (en) * 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) * 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10014185B1 (en) * 2017-03-01 2018-07-03 Applied Materials, Inc. Selective etch of metal nitride films
US10049891B1 (en) * 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) * 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
JP6968011B2 (ja) * 2018-03-19 2021-11-17 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化
US10529622B1 (en) * 2018-07-10 2020-01-07 International Business Machines Corporation Void-free metallic interconnect structures with self-formed diffusion barrier layers
KR20210151814A (ko) * 2019-04-16 2021-12-14 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US20220301893A1 (en) * 2021-03-19 2022-09-22 Taiwan Semiconductor Manufacturing Company Limited Wafer Transfer System and Method of Use

Also Published As

Publication number Publication date
CN116601743A (zh) 2023-08-15
WO2022108842A1 (en) 2022-05-27
TWI797833B (zh) 2023-04-01
KR20230106181A (ko) 2023-07-12
US20220157602A1 (en) 2022-05-19
TW202225475A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
KR20210134781A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20230041047A (ko) 유동성 막 형성 및 처리들
JP2023540582A (ja) 堆積及びエッチングのための半導体処理チャンバ
JP2023500375A (ja) 材料の表面粗さを減少させる方法
JP2024500760A (ja) 低温でのケイ素含有膜のプラズマ強化堆積
JP2023549528A (ja) 容量結合プラズマを用いた酸化ケイ素間隙の充填
JP2023546714A (ja) 寄生プラズマ形成に対応するための半導体処理チャンバ
US20230360924A1 (en) Low temperature carbon gapfill
TWI804927B (zh) 處理方法、蝕刻方法及移除方法
US20220122811A1 (en) Electric arc mitigating faceplate
US20230360903A1 (en) Large area gapfill using volumetric expansion
US20230386829A1 (en) Low temperature silicon oxide gap fill
US11430654B2 (en) Initiation modulation for plasma deposition
US20230051200A1 (en) Seam-free gapfill deposition
US20220293416A1 (en) Systems and methods for improved carbon adhesion
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
TW202410123A (zh) 低溫碳隙填充
JP2023536650A (ja) 薄膜層のパルス化プラズマ堆積
JP2023546949A (ja) 引張性の窒化物堆積システム及び方法
JP2023541831A (ja) 単一のチャンバ流動性膜の形成及び処理
WO2023038837A1 (en) Directional selective deposition
KR20240011785A (ko) 금속 도핑된 탄소 하드마스크들
JP2023504673A (ja) チャンバ堆積とエッチングプロセス
JP2024519097A (ja) ケイ素・ゲルマニウムの熱堆積