JP2023543475A - 光電子デバイス - Google Patents
光電子デバイス Download PDFInfo
- Publication number
- JP2023543475A JP2023543475A JP2023519753A JP2023519753A JP2023543475A JP 2023543475 A JP2023543475 A JP 2023543475A JP 2023519753 A JP2023519753 A JP 2023519753A JP 2023519753 A JP2023519753 A JP 2023519753A JP 2023543475 A JP2023543475 A JP 2023543475A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- conductive
- electrically
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 157
- 239000000463 material Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本開示は、第１の回路（１３）、第２の回路（１５）、および導電層（１７）を備える光電子デバイス（１１）に関する。第１の回路（１３）は、第１の回路の第１の面（１３ｉ）を通って発光する少なくとも１つの発光ダイオード（ＬＥＤ）を備え、第１および第２の電極（２３、２４）を備える。第２の回路（１５）は、発光ダイオードを制御するために使用され、第１の回路の第１の面とは反対側の第２の面（１３ｓ）に配置され、第１および第２の導電性パッド（３１）を備える。導電層（１７）は、第１および第２の回路の間の界面に位置し、導電層（１７）は、第１および第２の回路の積層体に直交する方向に第１および第２の部分に分割され、第１の電極は、導電層の第１の部分を介して第１の導電性パッドに電気的に結合され、第２の電極は、導電層の第２の部分を介して第２の導電性パッドに電気的に結合される。
Description
本開示は、一般に、光電子デバイスおよびその製造方法に関し、例えば、発光ダイオードを備える画像表示デバイスおよびその製造方法に関する。
少なくとも１つの発光ダイオードと、該発光ダイオードを制御するための回路とを備える光電子デバイスを形成することが知られている。
文献ＵＳ１０４６８４５２には、同一基板上に複数の光電子デバイスを同時に製造することと、それによって製造された光電子デバイスを分離することとを含むようなデバイスの製造方法が記載されている。このような方法の欠点は、光電子デバイスの側面を覆う電極を形成するステップを含み、該ステップが実現されにくい可能性があることである。
光電子デバイスおよびその製造方法を改善する必要がある。
実施形態は、既知の光電子デバイスおよびその製造方法の欠点のすべてまたは一部を克服する。
実施形態は、光電子デバイスを提供する。光電子デバイスは、第１の回路および第２の回路の積層体を備える。第１の回路は、第１の回路の第１の面を通って発光する少なくとも１つの無機発光ダイオードと、第１および第２の電極とを備え、第２の回路は、発光ダイオードを制御するためのものであり、第１の回路の第１の面と反対側の第２の面に位置し、第１および第２の導電性パッドを備え、導電層は、第１の回路の第１の導電性サブ層と、第２の回路の第２の導電性サブ層との積層体を備え、第１の回路と第２の回路との間の界面に位置し、導電層は、第１の回路および第２の回路の積層方向と直交する方向に第１の部分および第２の部分に分割され、第１の電極は導電層の第１の部分を介して第１の導電性パッドに電気的に結合され、第２の電極は導電層の第２の部分を介して第２の導電性パッドに電気的に結合される。
実施形態によれば、デバイスは、デバイスを外部の物体に電気的に結合するための、第２の回路の第１の回路と反対側に位置する少なくとも２つのコネクタを備える。
実施形態によれば、導電層の第１および第２の部分は電気絶縁溝によって分離される。
実施形態によれば、第１および第２の導電性パッドは、前記電気絶縁溝によって分離される。
実施形態によれば、第２の回路は金属酸化物ゲート電界効果トランジスタを備え、前記電気絶縁溝によって電気的に分離された２つの部分を備える。
実施形態によれば、第２の回路の部分は、第１の回路とは反対側の金属酸化物ゲート電界効果トランジスタ側に位置する導電性トラックによる接続によって電気的に結合される。
実施形態によれば、電気絶縁溝は、第２の面に平行な平面において、閉鎖形状を有する。
実施形態によれば、電気絶縁溝は、第２の面に平行な平面において、その２つの自由端がデバイスの１つまたは複数の側面に出現する開放形状を有する。
実施形態によれば、第１の回路は第１の面側に基板を備える。
実施形態によれば、基板はサファイアまたはガラスで作られる。
実施形態によれば、導電層は金属または導電性ポリマーで作られる。
実施形態によれば、発光ダイオードはワイヤ形状またはピラミッド形状である。
実施形態は、上記のような光電子デバイスを複数備える構造体を提供する。
実施形態は、複数の上記のような光電子デバイスを製造する方法を提供する。方法は、前記第１の回路を複数備える第１のウェハを、前記第２の回路を複数備える第２のウェハに組み立てるステップａ）を含む。
実施形態によれば、組み立てステップａ）は、導電層の第１および第２のサブ層をフルプレートで接触させることにより実施される。
実施形態によれば、ステップａ）の前のステップｂ）で、各第１の回路を部分的にエッチングして、第２の電極の位置における第１のキャビティを特定する。
実施形態によれば、ステップａ）の前のステップｂ′）で、各第１の回路を部分的にエッチングして、前記発光ダイオードの縁部を特定することが可能な第２のキャビティを形成する。
実施形態によれば、この方法は、ステップａ）とステップｂ）またはステップｂ′）との間に、第１および第２の電極のレベルで開口している誘電体層で、第１の回路の第２の面側に各発光ダイオードを覆うステップｃ）を含む。
実施形態によれば、ステップｃ）とステップａ）との間に、第１の導電性サブ層で、第１の回路の第２の面側に各発光ダイオードを覆う。
実施形態によれば、ステップａ）の前に、第２の導電性サブ層で各第２の回路を覆う。
実施形態によれば、組み立てステップａ）は、第１の導電性サブ層および第２の導電性サブ層の非ハイブリッド接合によって実施される。
実施形態によれば、ステップａ）の後に、各光電子デバイスｂについて、第２のウェハにおいて導電層の中を誘電体層に至るまで延びる溝をエッチングするステップｄ）が続く。
実施形態によれば、ステップｄ）の後に、絶縁材料で溝を充填するステップが続く。
上記および他の特徴および利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。
光電子デバイスの実施形態を示す部分概略断面図である。
図１Ａに示されている光電子デバイスの変形例を示す部分概略断面図である。
光電子デバイスの実施形態を示す部分概略上面図である。
光電子デバイスの他の実施形態を示す部分概略上面図である。
図１Ａまたは１Ｂに示すデバイスの製造方法の実施態様のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
図１３の一部の詳細図である。
方法の他のステップを示す図である。
方法の他のステップを示す図である。
図１Ａおよび１Ｂに示すデバイスの製造方法の別の実施態様のステップを示す図である。
方法の他のステップを示す図である。
同様の特徴は、様々な図面で同様の参照符号によって指定されている。特に、様々な実施形態の間で共通である構造的および／または機能的特徴は、同じ参照符号を有し得、同一の構造的、寸法的および材料的特性を有し得る。
明確にするために、本明細書に記載された実施形態の理解に有用なステップ及び要素のみが図示され、詳細に説明されている。特に、光電子デバイスの発光ダイオードを制御する回路については、簡単にしか詳述されない。
特に指定しない限り、２つの要素が接続されていると言及する場合は、導体以外の中間要素なしに直接電気的に接続されていることを意味し、２つの要素が結合されていると言及する場合は、これら２つの要素が電気的に接続されていてもよいし、１つ以上の他の要素を介して電気的に結合されていてもよいことを意味する。
以下の開示では、特に指定しない限り、「前」、「後」、「頂部」、「底部」、「左」、「右」などの絶対位置、若しくは「の上」、「の下」、「上側」、「下側」などの相対位置を限定する用語、または「水平」、「垂直」などの方向を限定する用語に言及する場合、図に示された方向を参照する。
「約」、「略」、「実質的に」および「程度」という表現は、特に指定されていない場合、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。「約」、「略」、「実質的に」および「程度」という表現は、特に指定されていない場合、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。
図１Ａは光電子デバイス１１の実施形態の部分概略断面図を示し、図１Ｂは図１Ａの光電子デバイス１１の変形例の断面図を示している。図２は、図１Ａの光電子デバイス１１の部分概略上面図である。
図１Ａおよび図１Ｂでは、デバイス１１の内部要素の一部を示している。
デバイス１１は、第１の部分１３と、第２の部分１５とを備える。第１の部分１３は、光電子回路とも呼ばれ、特に第１の部分１３の下面１３ｉに向けて放射線を放射する少なくとも１つの無機発光ダイオードＬＥＤを備え、第１の部分１３はさらに下面１３ｉとは反対側の上面１３ｓを備える。第２の部分１５は、論理回路とも呼ばれ、発光ダイオードＬＥＤを制御するための回路を備え、下面１５ｉ、及び下面１５ｉとは反対側の上面１５ｓを備え、第２の部分１５の下面１５ｉは、第１の部分１３の上面１３ｓである。
図１Ａおよび図１Ｂに示す実施形態によれば、デバイス１１は、光電子回路１３と論理回路１５との界面に、水平方向すなわち上面１３ｓの平面において断片化された層１７を備える。層１７は、光電子回路１３に位置する第１のサブ層１７３と、論理回路１５に位置する第２のサブ層１７５との積層体を含む。以下で詳述するように、図１Ａの向きで、水平方向、すなわち上面１３ｓの平面において、層１７は２つの部分に分割されている。
層１７は、導電性材料、例えば金属材料または導電性ポリマーで作られる。層１７は、チタン、アルミニウム、ニッケル、銀、銅、金、またはこれらの材料の全部若しくは一部の合金若しくは組み合わせで作られることが好ましい。
サブ層１７３の上面は光電子回路１３の上面１３ｓに対応し、サブ層１７５の下面は論理回路１５の下面１５ｉに対応する。
光電子回路１３の発光ダイオードＬＥＤは、図１Ａおよび図１Ｂに示す実施形態によれば、例えばＰＮ接合を特定する、少なくとも２つの反対の導電型の半導体層を備える。
したがって、発光ダイオードＬＥＤは、第１の導電型（例えばＮ型）の半導体層１９と、第１の導電型とは異なる第２の導電型（例えばＰ型）の半導体層２１とを備える。層２１は、１０１５～１０２０ドーパント／ｃｍ３の範囲のドーパント濃度を有し、５ｎｍ～２μｍの範囲の厚さを有してもよい。層１９は、１０１７～１０２０ドーパント／ｃｍ３の範囲のドーパント濃度を有し、５０ｎｍ～２μｍの範囲の厚さを有してもよい。層１９および層２１は、例えば、ＩＩＩ－Ｖ化合物またはＩＩ－ＶＩ化合物、例えばＧａＮ（窒化ガリウム）で作られる。層１９および層２１それぞれは、単層構造または多層構造を有してもよい。
光電子回路１３の発光ダイオードＬＥＤは、さらに、層１９および層２１の間に位置する活性層２５を備える。活性層２５は、発光ダイオードＬＥＤの発光を引き起こす放射性結合のほとんどが発生する層である。活性層２５は例えば多重量子井戸構造を有する。
図１Ａおよび図１Ｂに示す実施形態によれば、層１９は基板２７上に載置されている。より詳細には、層１９は基板２７の上面を完全に覆っている。基板２７は、層１９を形成する材料の成長基板に対応してもよく、例えばサファイアで作られてもよい。基板２７は、変形例として、転写基板、例えばシリコン成長基板を置き換えるためのガラス転写基板に対応してもよい。層２５は、好ましくは、層１９を覆い、層２１で覆われている。層１７は層２１を覆っている。層２１、２５の側縁は、層１９に関して凹部２６を示してもよい。デバイス１１は、さらに、導電性ビア２８を備え、導電性ビア２８は、層２１、２５を横切り、層２１、２５から電気的に絶縁され、層１７のサブ層１７３を層１９に電気的に結合する。他の実施形態によれば、導電性ビア２８は、層２１および層２５の縁部に位置する。サブ層１７３は、例えば１．５μｍを超える厚さを有する。図１Ａおよび図１Ｂでは、ビア２８が層１９の上面で止まっていることを示している。変形例として、ビア２８は、層１９の厚さの一部にわたって層１９に入り込んでもよい。
光電子回路１３は、さらに、層２１に接触するように層２１の上に配置された第１の電極２３（例えば、ＬＥＤのアノード）と、ビア２８および層１９の接触部に対応する第２の電極２４（例えば、ＬＥＤのカソード）とを備える。
第１の電極２３は、例えば、ニッケル、銀、金、アルミニウム、銅、チタンなどの金属材料、またはこれらの材料の全部若しくは一部の合金若しくは組み合わせで作られる。第１の電極２３は、例えば２００ｎｍ～９００ｎｍの範囲の厚さを有する。第１の電極２３は、単層構造または多層構造を有してもよい。
図１Ａおよび図１Ｂに示す実施形態によれば、光電子回路１３はさらに誘電体層２９を備える。誘電体層２９は、第１の電極２３の外形と、第１の電極２３によって覆われていない層２１の部分と、ビア２８および凹部２６のレベルにおける層２１、２５の側縁と、凹部２６のレベルにおける層１９と、ビア２８のレベルにおける層１９の一部のみとを覆うことが好ましい。誘電体層２９は、電気絶縁体としてだけでなく、特に量子井戸を備えることが可能な活性層２５の側縁の不動態化としても使用される。
層２９は、例えば０．１μｍ～１μｍの範囲の厚さを有し、窒化ケイ素若しくは二酸化ケイ素などの誘電体材料、またはこれら２つの材料の組み合わせで作られる。
図１Ａおよび図１Ｂに示す実施形態では、発光ダイオードは、層の積層体に対応するため、いわゆる平面構造を有する。他の具体的な実施形態によれば、光電子回路１３は、例えばワイヤ形状またはピラミッド形状の、１つの発光ダイオードまたは複数の三次元発光ダイオードを備えてもよい。特に、発光ダイオードＬＥＤは、例えばナノワイヤまたはマイクロワイヤの１つの三次元半導体素子または複数の三次元半導体素子を備えてもよく、各半導体素子は、第１の導電型であり、活性領域によって覆われており、活性領域が第２の導電型の半導体素子によって覆われている。電極２３は、第２の導電型の半導体素子に接触してもよく、第１の導電型の半導体素子はビア２８に接触する導電層上に載置されてもよい。
論理回路１５は、ＭＯＳ回路と呼ばれる領域３３を備え、領域３３は、第１の部分３３１を備え、第１の部分３３１は基板を備え、該基板は、その内部およびその上に形成された絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタとも呼ばれる）を有する。基板は、半導体基板に対応してもよく、または、絶縁体上シリコン型構造（ＳＯＩ）を有してもよい。ＭＯＳ回路３３は、さらに相互接続ネットワーク３３３を備え、相互接続ネットワーク３３３は、第１の部分３３１と層１７との間に位置し、絶縁層の積層体を備え、その間に導電性トラックおよび導電性ビアが通るように配置されている。特に、第１の相互接続ネットワーク３３３は導電性パッド３１および３２を備える。
論理回路１５は、さらに第２の相互接続ネットワーク３０を備え、第２の相互接続ネットワーク３０は、ＭＯＳ回路３３上でＭＯＳ回路３３の光電子回路１３とは反対側に位置し、ＭＯＳ回路３３を貫通して延びることも可能である。
パッド３２は、ＭＯＳ回路３３と相互接続ネットワーク３０とを電気的に結合するためのものである。パッド３１は、それぞれ、層１７を介して光電子回路１３の発光ダイオードの電極に電気的に結合するためのものである。導電性パッド３１、３２は、チタン、アルミニウム、銀、ニッケル、銅、金、またはこれらの材料の全部若しくは一部の合金若しくは組み合わせで作られることが好ましい。
デバイス１１は、さらに、電気絶縁構造体３９を備える。電気絶縁構造体３９は、水平方向の電気絶縁、すなわち面１５ｉに平行な平面におけるＭＯＳ回路３３の２つの部分の間および層１７の２つの部分の間の絶縁を確保することが可能な電気絶縁溝３９１を備える。任意に、電気絶縁構造体３９は、ＭＯＳ回路３３の光電子回路１３とは反対側でＭＯＳ回路３３を覆い、絶縁溝３９１と同じ組成の絶縁層３９３を備える。
絶縁層３９３は、相互接続ネットワーク３０において、ＭＯＳ回路３３との界面に位置することが好ましい。層３９３および溝３９１は、多層構造または単層構造を有してもよい。層３９３および溝３９１の全部または一部は、誘電体材料で作られることが好ましい。一例として、電気絶縁溝３９１は、電気絶縁壁と、導電性材料または半導体材料などの充填材料で作られるコアとを備えてもよい。図２および図３では、例示のために、絶縁溝３９１を示してる。
溝３９１は、図１Ａの向きで、ＭＯＳ回路３３の上面から、ＭＯＳ回路３３および層１７を通って延びて、誘電体層２９上に出現する。溝３９１は、多層構造または単層構造を有する材料で充填されてもよい。溝３９１は、誘電体材料で充填されることが好ましい。
好ましくは、溝３９１の各側に少なくとも１つのパッド３１がある。
溝３９１は、図２に示す実施形態によれば、デバイス１１の少なくとも１つの側面、ここではデバイス１１の２つの側面に出現する開放形状を有する。溝３９１は、特に、ＭＯＳ回路３３の側方部分、および発光ダイオードの第２の電極２４に結合される導電層１７の側方部分を絶縁する。一例として、図２の向きでは、溝３９１は「Ｌ」字状で、デバイス１１の上側およびデバイス１１の右側に出現する。
図１Ａおよび図１Ｂに示す実施形態によれば、相互接続ネットワーク３０は、ＭＯＳ回路３３の光電子回路１３とは反対側でＭＯＳ回路３３を覆う絶縁層３７の積層体を備え、積層体は、層３９３を含み、存在する場合、導電性素子、特に導電性トラック３５および導電性ビア３６が層３９３の内部に層を貫通して形成される。実施形態によれば、各導電性ビア３６は、第１の相互接続ネットワーク３３３の１つのトラック、例えば１つのパッド３２に接続され、したがって第１の部分３３１を通って延びてもよい。
実施形態によれば、電気絶縁溝３９１の各側には導電性素子３５、３５がある。電気絶縁溝３９１の各側にあるこれらの素子は、例えば、図１Ｂに示すように、１つの導電性トラック３５によって電気的に結合されてもよい。
図１Ａおよび図１Ｂに示す実施形態によれば、論理回路１５はさらにコネクタ４１を備え、コネクタ４１のうち、少なくとも１つが第１の電極２３に結合され、少なくとももう１つが層１９に結合される。
一例として、コネクタ４１は、チタン、アルミニウム、銀、ニッケル、銅、金、スズ、スズ－銀合金、またはこれらの材料の全部若しくは一部の合金若しくは組み合わせで作られる。
図１Ａに示す実施形態によれば、コネクタ４１は、絶縁溝３９１の両側に位置してもよい。しかし、コネクタ４１の位置は電気絶縁溝３９１の位置に依存しない。また、コネクタ４１は特に導電性ビア３６と必ずしも整列しないため、コネクタ４１は図１Ｂに示すように絶縁溝３９１の同じ側に位置してもよい。導電体３５は、例えば、絶縁溝３９１の一側に配置されたコネクタ４１、および溝３９１の他側に配置された導電性ビア３６を結合させてもよい。さらに、図１Ｂに示すように、導電体３５は、絶縁溝３９１の両側に配置された２つの導電性ビア３６を電気的に結合させ、ＭＯＳ回路３３の第１の相互接続ネットワーク３３３のパッド３２を電気的に結合させてもよい。導電性トラック３５は、ＲＤＬとも呼ばれる再分配層の役割を果たしてもよく、すなわち、ＭＯＳ回路３３の他の場所にコネクタ４１を電気的に結合させ、特にコネクタ４１の位置決め制約を解除する、ＭＯＳ回路３３を覆う追加の金属層に対応する。導電性トラック３５は、特に溝３９１の一側に位置するＭＯＳ回路３３の部分に位置するコネクタ４１を、溝３９１の他側に位置するＭＯＳ回路３３の部分に電気的に結合させることができる。
図示されない実施形態によれば、ＭＯＳ回路３３は絶縁溝３９１の片側のみにおけるトランジスタを備える。そして、ＭＯＳ回路３３のトランジスタを備えない部分に位置するパッド３１は、ＭＯＳトランジスタによる中間接続がない状態で第２の相互接続ネットワーク３０に結合される。
図３は、図２に示すデバイス１１の変形例を上面図で示している。
図３に示す実施形態によれば、溝３９１は、上面図において、閉曲線に従うため、特に、ＭＯＳ回路３３の中心島と、発光ダイオードの第２の電極２４に結合された導電層１７の中心島とを絶縁するリング形状を有する。
図４～図１６は、図１Ａおよび図１Ｂに示すデバイス１１の製造方法の実施態様のステップを示している。
図４～図７は、図１Ａおよび／または図１Ｂに示す光電子回路１３を複数備えるウェハの製造方法の実施態様の連続ステップで得られた構造体の各部分概略断面図である。
図４は、複数のデバイス１１が形成される初期構造体４５を示している。
構造体４５は、図４の向きで下から上へ、基板２７と、層１９と、活性層２５と、層２１とを備える。
基板２７は、例えば、好ましくは１５０ｍｍ、２００ｎｍ、または３００ｎｍ程度の直径を有する円形半導体ウェハに対応する。層１９、２５、２１は、すべて、基板２７の上面全体を実質的に覆うようにフルプレートで形成される。
図５は、図４に示す構造体４５の上面に、各デバイス１１について、第１の電極２３を形成した結果得られた構造体４７を示している。
第１の電極２３を形成する材料は、例えば、フルプレートで堆積され、各デバイス１１について、第１の電極２３を所望の領域のみに残すようにエッチングされる。電極２３は、例えば、リフトオフ技術によって形成される。リフトオフ技術は、樹脂層を堆積させ、樹脂層にパターンを形成し、そして、構造全体、特に樹脂パターンの上に金属層を堆積させることを含む。次に、樹脂を溶剤に溶解し、樹脂パターンを覆う金属部分に沿って除去する。金属堆積は、例えば物理気相堆積（ＰＶＤ）または化学気相堆積（ＣＶＤ）によって行われる。
図６は、図５に示す構造体４７の上面における絶縁層２９のエッチングおよび堆積のステップの終了時に得られた構造体４９を示している。
図６に示すステップにおいて、各デバイス１１について、層２１および２５の厚さの合計以上の、例えば、０．５μｍ程度の高さｈ１に沿って、開口部２６１、２８１を形成するように構造体４７をエッチングする。このエッチングステップにおいて、層２１および層２５に加えて、開口部２６１および開口部２８１と対向する層１９の部分をエッチングしてもよい。図６には、２つの開口部２６１および１つの開口部２８１のみが示されている。開口部２６１は、デバイス１１の切断操作が後続のステップで実行される場所に位置する。開口部２８１はビア２８の場所に位置する。
図６の断面平面において、開口部２６１は例えば５０μｍ程度の幅ｌ１を有し、開口部２８１は例えば１０μｍ程度の幅ｌ２を有する。
絶縁層２９は、層２１の上面、電極２３の上面、開口部２６１、２８１の側縁、および開口部２６１、２８１の底部を覆うように、開口部２６１、２８１のエッチング終了時に得られた構造体の表面に堆積することが好ましい。層２９の厚さは、例えば１μｍ程度である。
次に、例えば、ウェットエッチングまたはドライエッチングにより、絶縁層２９をエッチングし、各デバイス１１について、電極２３の一部と層１９の一部とを露出させる。このエッチングにより、図６の断面平面において、層１９を例えば５μｍ程度の幅ｌ３にわたって開口部２８１で露出させることができる。
図７は、図６に示す構造体４９の上面に導電層５１を堆積させて導電性サブ層１７３およびビア２８を形成するステップの終了時に得られた構造体５０を示している。このようにして、複数の光電子回路１３を備えるウェハが得られた。
導電層５１は、導電層５１が絶縁層２９を覆って電極２３に接触し、開口部２８１で半導体層１９に接触するように、構造体４９の上面全体に堆積することが好ましい。導電層５１はさらに開口部２６１において延びる。
導電層５１の堆積ステップの終了時に、任意で、化学機械研磨（ＣＭＰ）によって構造体を平坦化する。
図８は、構造体５２を示している。構造体５２は、図８の向きで、上から下へ、基板５３と、サブ層１７５とを備える。
基板５３は、複数のＭＯＳ回路３３と、如何なる電子部品もない領域５５とを備えることが好ましい。
基板５３は、例えば、電子部品がその上および内部に形成された半導体ウェハである。基板５３は、１００ｍｍ、２００ｍｍ、または３００ｍｍ程度の直径を有することが好ましい。ＭＯＳ回路３３は、図８の向きで、基板５３の下部を形成し、領域５５は、図８の向きで、基板５３の上部である。
サブ層１７５は、例えば、５００ｎｍよりも大きい厚さを有する。
任意に、構造体５２の下面、より正確には、サブ層１７５の下面を平坦化するために、後者を化学機械研磨ＣＭＰに供してもよい。
図９は、図７に示す構造体５０および図８に示す構造体５２の組み立てステップの終了時に得られた構造体５７を示している。
構造体５２は、構造体５０の上面に移される。より正確には、構造体５２のサブ層１７５の下面１７５ｉが、構造体５０のサブ層１７３の上面１７３ｓに移される。構造体５２を構造体５０へ移すステップは、ＭＯＳ回路３３が開口部２６１と整列されるように整列するサブステップを含むことが好ましい。
実施形態によれば、サブ層１７３およびサブ層１７５の接着は、非ハイブリッド導電性接合によって行われ、すなわち、接触するサブ層の表面は、平面で連続し、単一の材料で作られる。２つのサブ層を形成する材料は同一である。したがって、層１７３と層１７５とは、接合材料がない状態で互いに接着される。
図１０は、図９に示す構造体５７の薄肉化ステップの終了時に得られた構造体５９を示している。
図９に示す構造体５７の薄肉化は、基板５３の領域５５を除去してＭＯＳ回路３３のみを基板５３に残すために、上面から行われる。
図１１は、図１０に示す構造体５９に溝６３を形成するステップの終了時に得られた構造体６１を示している。図１１には、単一の溝６３が示されている。
溝６３は、構造体６１の上面からＭＯＳ回路３３、サブ層１７５、およびサブ層１７３の中を延びて絶縁層２９の上面を露出させることが好ましい。
溝６３は、好ましくは、連続した２つのドライエッチングまたはウェットエッチングによって形成され、１つはＭＯＳ回路３３の異なる層をエッチングすることを可能にし、もう１つはサブ層１７３およびサブ層１７５をエッチングすることを可能にする。絶縁層２９は、溝６３の形成中にエッチングストップ層の役割を果たすことができる。
好ましくは、デバイス１１によって単一の溝６３が形成され、すなわち、各開口部２６１は単一の溝６３を囲む。各溝６３は、図１Ａ、図１Ｂ、および図２に示すような絶縁溝３９１になるためのものである。したがって、溝６３はすべて絶縁溝３９１と同じ形状を有する。
溝６３は、図１１の断面平面において５μｍ程度の幅ｌ４を有することが好ましい。
図１２は、構造体６１の上面および溝６３内に絶縁構造体３９を形成するステップの終了時に得られた構造体６５を示している。
絶縁層３９３と絶縁溝３９１とを備える絶縁構造体３９は、２つの層６７および層６９の連続堆積によって形成されることが好ましい。層６７は、絶縁層であり、例えば、層６７がＭＯＳ回路３３の上面と開口部６３の側面および底面とを覆うように、図１１に示す構造体６１の上面に堆積される。層６７は、好ましくは、コンフォーマルであり、気相堆積技術によって堆積される。
層６９は、層６７を完全に覆うように堆積されることが好ましい。たとえば、層６９は溝３９１を充填する。層６９は、絶縁層または充填材料の層、例えばポリシリコンであってもよい。
図１３は、各デバイス１１について、図１２に示す構造体６５の上部および内部に、絶縁層３７、導電性トラック３５、および導電性ビア３６の積層体を形成するステップの終了時に得られた構造体７１を示している。図１３は、トラック３５のＭＯＳ回路３３の１つまたは複数のメタライゼーションへの電子接続を非常に概略的に示しており、図１３ではパッド３２およびビア３６によって図式化されている。図１４は、構造体７１の部分７３の拡大図である。
実施形態によれば、パッド３２は、ＭＯＳ回路３３のメタライゼーションのレベルのいずれかのトラック、好ましくは第１のレベルのトラックに対応する。トラック３２に到達するために、各ビア３６は、例えば、層３７およびＭＯＳ回路３３の第１の部分３３１を横切る。
ビア３６の形成は、ＭＯＳ回路３３の部分３３１を３μｍ～５μｍの範囲の厚さにわたってエッチングすることを可能にするエッチングステップを含むことが好ましい。ビア３６は、それぞれ６μｍを超える幅ｌ５を有することが好ましい。エッチングステップの終了時に、例えば二酸化ケイ素の絶縁層８１の堆積は、例えばプラズマ強化化学気相堆積技術（ＰＥＣＶＤ）によって行われる。層８１は０．５μｍ程度の厚さを有することが好ましい。層８１の堆積ステップの終了時に、後者は、ＭＯＳ回路３３に形成された開口部の底部におけるパッド３２（または、ＭＯＳ回路３３が絶縁溝３９１の一側にトランジスタを備えない場合にはパッド３１）の上面の一部を露出させるようにエッチングされる。層８１のエッチングは、３μｍを超える長さｌ６に沿ってパッド３２を露出させることを可能にする。層８１のエッチングステップの後に、例えば、アルミニウム、タングステン、銅、または、これら２つの材料の組み合わせ若しくは合金で作られる金属層８３が堆積される。層８３は、物理気相堆積技術によって堆積されることが好ましい。したがって、層８３は層８１を覆い、パッド３２に接触する。層８３は、１μｍ程度の厚さを有することが好ましい。次に、図１３に示すように、ビア３６を形成し、任意に導電性トラック３５を形成するためだけに層８３をエッチングして残す。
図１５は、図１３に示す構造体７１の上面にコネクタ４１を形成するステップの終了時に得られた構造体８５を示している。
コネクタ４１はトラック３５に接触して形成されている。好ましくは、各デバイスについて、少なくとも１つのコネクタ４１が電極２３に結合され、少なくとも１つのコネクタ４１が層１９に結合される。
図１６は、図１５に示す構造体８５の切断ステップの終了時に得られた複数のデバイス１１を示している。
図１５に示す構造体８５は、例えば４０μｍ程度の厚さを有する刃物によって、溝８７を形成するように鋸引きされる。
溝８７は、貫通しており、構造体８５をユニットデバイス１１に切断することができる。例えば、溝８７は、開口部２６１において、論理回路１５および光電子回路１３の中を延びる。構造体８５の鋸引きステップの前に、基板２７を３００μｍ程度の厚さにわたって薄肉化するステップを行ってもよい。
図１７および図１８は、図１Ａに示す光電子デバイス１１の変形例を製造する方法の他の実施態様のステップで得られた構造体の部分概略断面図である。
より詳細には、図１７は、図１１に示す構造体６１において溝９１を形成するステップの終了時に得られた構造体８９を示している。溝９１は、溝６３と同時に形成されてもよい。
溝９１は、構造体８９の上面から構造体８９の中に延びることが好ましい。溝９１は、ＭＯＳ回路３３、サブ層１７５、およびサブ層１７３を通って延び、開口部２６１で層２９を露出させることが好ましい。溝９１は、上面図では、開口部２６１の寸法および形状と同じ寸法および形状を有することが好ましい。言い換えれば、このステップにおいて、層２９の下にある層が開口部２６１に沿って垂直に除去される。
図１８は、絶縁層９５の堆積ステップ、および構造体９３の上面に導電領域９７を形成するステップの終了時に得られた構造体９３を示している。
絶縁層９５は、好ましくは二酸化ケイ素層である。絶縁層９５は、１μｍ程度の厚さにわたってＰＥＣＶＤによって堆積されることが好ましい。そして、絶縁層９５に開口部９９をエッチングする。構造体９３は、溝６３の両側に少なくとも１つの開口部９９を備えることが好ましい。例えば、開口部９９はそれぞれ３μｍを超える幅ｌ７を有する。
金属領域９７は、アルミニウム、銅、またはこれら２つの材料の組み合わせ若しくは合金で作られることが好ましい。金属領域９７は、単層構造または多層構造を有してもよい。領域９７は、開口部９９において延びるように形成されることが好ましい。領域９７は、好ましくは、１０μｍを超える幅ｌ８にわたって形成される。
領域９７は、好ましくは、例えば、図１３に参照して前述した方法に類似する方法で、同様にＭＯＳ回路３３の金属トラックに接続される。
このステップの終了時に、図１５に示したコネクタ４１と同様のコネクタ（図１８には示されない）が、領域９７の内部に形成され、領域９７に接触する。
上記の実施形態および実施態様の利点は、論理回路１５および光電子回路１３を比較的低温（すなわち２５０°Ｃ未満）で接合でき、光電子回路を形成する材料の損傷のリスクを制限することができることである。
上記の実施形態および実施態様の他の利点は、例えば接触パッドに基づくハイブリッド接合と比較して、論理回路１５と光電子回路１３との接合の信頼性を高めることができることである。
また、上記の実施形態および実施態様のさらに他の利点は、ハイブリッド接合よりも軽い位置決め精度の制約で、発光ダイオードの基板と制御回路の基板とを組み立てることができることである。
上記の実施形態および実施態様のさらに他の利点は、文献ＵＳ１０４６８４５２と比較して、回路１５および回路１３の間の電気的接続に制約がないことである。
上記の実施形態および実施態様のさらに他の利点は、同じ成長面上に形成されたＬＥＤの有用な表面積を最大化させることができることである。
上記の実施形態および実施態様のさらに他の利点は、絶縁溝３９１が基板２７に至るまで延びていないことを考えると、基板２７の損傷のリスクを制限できることである。
上記の実施形態および実施態様の利点は、マイクロエレクトロニクスの通常の部品生産ラインと互換性があることである。
様々な実施形態および変形例が説明されている。当業者であれば、これらの様々な実施形態および変形例の特定の特徴を組み合わせることができ、他の変形例も想到されることを理解するであろう。特に、前述した実施形態では、サブ層１７３とサブ層１７５との分子結合を行うことができ、サブ層１７３の面１３ｓの平坦性はサブ層１７３の堆積後に実行される任意的な平坦化ステップによって得られ、サブ層１７５の面１５ｉの平坦性はサブ層１７５の堆積後に実行される任意的な平坦化ステップによって得られる。変形例として、サブ層１７３の面１３ｓの平坦性は以下の通りに得られてもよい。すなわち、サブ層１７３が形成される前に、その下の構造上に電気絶縁平坦化層、例えば酸化物を堆積させ、この絶縁平坦化層を横切るビアを形成し、そして、平坦化層上にサブ層１７３を堆積させ、ビアに接触し、これにより、サブ層１７３は所望の平坦特性を直接有する。絶縁平坦化層の形成は、少なくとも１つの絶縁層の堆積に続いて、例えばＣＭＰによる平坦化のステップを含んでもよい。同様に、サブ層１７５の面１５ｉの平坦性は以下の通りに得られてもよい。すなわち、サブ層１７５が形成される前に、電気絶縁平坦化層、例えば酸化物をその下の構造体上に堆積させ、この絶縁平坦化層を横切るビアを形成し、その後平坦化層上にサブ層１７５を堆積させ、ビアに接触し、これにより、サブ層１７５は所望の平坦性特性を直接有する。
最後に、上記の実施形態および変形例の実用的実現は、本明細書で提供した機能表示に基づいて、当業者の能力の範囲内である。
本特許出願は、参照により本明細書に組み込まれる仏国特許出願第２０／１０００１号明細書の優先権を主張している。
Claims (23)
- 光電子デバイス（１１）であって、
第１の回路（１３）および第２の回路（１５）の積層体を備え、
前記第１の回路（１３）は、前記第１の回路（１３）の第１の面（１３ｉ）を通って発光する少なくとも１つの無機発光ダイオード（ＬＥＤ）を備え、第１および第２の電極（２３、２４）を備え、
前記第２の回路（１５）は、前記発光ダイオードを制御するためのものであり、前記第１の回路の前記第１の面とは反対側の第２の面（１３ｓ）に配置され、第１および第２の導電性パッド（３１）を備え、
前記第１の回路（１３）の第１の導電性サブ層（１７３）と、前記第２の回路（１５）の第２の導電性サブ層（１７５）との積層体を備える導電層（１７）は、前記第１の回路と前記第２の回路との間の界面に位置し、前記導電層（１７）は、前記第１の回路および第２の回路の積層方向に直交する方向に第１の部分および第２の部分に分割され、
前記第１の電極は、前記導電層の前記第１の部分を介して前記第１の導電性パッドに電気的に結合され、前記第２の電極は、前記導電層の前記第２の部分を介して前記第２の導電性パッドに電気的に結合される、
光電子デバイス。 - 前記第２の回路（１５）上において前記第１の回路（１３）とは反対側に位置し、前記デバイス（１１）を外部の物体に電気的に結合するための少なくとも２つのコネクタ（４１）を備える、
請求項１に記載のデバイス。 - 前記導電層（１７）の第１および第２の導電性部分は、電気絶縁溝（３９１）によって分離されている、
請求項１または２に記載のデバイス。 - 前記第１および第２の導電性パッド（３１）は、前記電気絶縁溝（３９１）により分離されている、
請求項３に記載のデバイス。 - 前記第２の回路（１５）は、金属酸化物ゲート電界効果トランジスタを備え、前記電気絶縁溝（３９１）によって電気的に分離された２つの部分を備える、
請求項３または４に記載のデバイス。 - 前記第２の回路（１５）の前記部分は、前記第１の回路（１３）とは反対側の前記金属酸化物ゲート電界効果トランジスタ側に位置する導電性トラック（３５）による接続によって電気的に結合される、
請求項５に記載のデバイス。 - 前記電気絶縁溝（３９１）は、前記第２の面（１３ｓ）に平行な平面において、閉鎖形状を有する、
請求項３～６のいずれか１つに記載のデバイス。 - 前記電気絶縁溝（３９１）は、前記第２の面（１３ｓ）に平行な平面において、その２つの自由端が前記デバイス（１１）の１つまたは複数の側面に出現する開放形状を有する、
請求項３～６のいずれか１つに記載のデバイス。 - 前記第１の回路（１３）は、前記第１の面（１３ｉ）側に基板（２７）を備える、
請求項１～８のいずれか１つに記載のデバイス。 - 前記基板（２７）は、サファイアまたはガラスで作られる、
請求項９に記載のデバイス。 - 前記導電層（１７）は、金属または導電性ポリマーで作られる、
請求項１～１０のいずれか１つに記載のデバイス。 - 前記発光ダイオード（ＬＥＤ）は、ワイヤ形状またはピラミッド形状である、
請求項１～１１のいずれか１つに記載のデバイス。 - 請求項１～１２のいずれか１つに記載の光電子デバイス（１１）を複数備える構造体。
- 複数の請求項１～１２のいずれか１つに記載の光電子デバイスの製造方法であって、
前記第１の回路（１３）を複数備える第１のウェハを、前記第２の回路（１５）を複数備える第２のウェハに組み立てるステップａ）を含む、
方法。 - 前記ステップａ）は、前記導電層（１７）の第１および第２のサブ層（１７３、１７５）をフルプレートで接触させることにより実施される、
請求項１４に記載の方法。 - ステップａ）の前のステップｂ）で、各第１の回路（１３）を部分的にエッチングして、前記第２の電極の位置における第１のキャビティ（２８１）を特定する、
請求項１４または１５に記載の方法。 - ステップａの前のステップｂ′）で、各第１の回路（１３）を部分的にエッチングして、前記発光ダイオード（ＬＥＤ）の縁部を特定することが可能な第２のキャビティ（２６１）を形成する、
請求項１４～１６のいずれか１つに記載の方法。 - ステップａ）とステップｂ）またはステップｂ′）との間に、前記第１および第２の電極（２３、２４）のレベルで開口している誘電体層（２９）で、前記第１の回路（１３）の第２の面側に各発光ダイオード（ＬＥＤ）を覆うステップｃ）を含む、
請求項１６または１７に記載の方法。 - ステップｃ）とステップａ）との間に、前記第１の導電性サブ層（１７３）で、前記第１の回路（１３）の前記第２の面側に各発光ダイオード（ＬＥＤ）を覆う、
請求項１８に記載の方法。 - ステップａ）の前に、前記第２の導電性サブ層（１７５）で、各第２の回路（１５）を覆う、
請求項１９に記載の方法。 - ステップａ）は、前記第１の導電性サブ層（１７３）と前記第２の導電性サブ層（１７５）との非ハイブリッド接合によって実施される、
請求項２０に記載の方法。 - ステップａ）の後に、各光電子デバイス（１１）について、前記第２のウェハ（１５）において前記導電層（１７）の中を誘電体層（２９）に至るまで延びる溝（６３）をエッチングするステップｄ）が続く、
請求項１４～２１のいずれか１つに記載の方法。 - ステップｄ）の後に、絶縁材料で前記溝（６３）を充填するステップが続く、
請求項２２に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2010001A FR3114685A1 (fr) | 2020-09-30 | 2020-09-30 | Dispositif optoélectronique |
| FR2010001 | 2020-09-30 | ||
| PCT/EP2021/076727 WO2022069506A1 (fr) | 2020-09-30 | 2021-09-29 | Dispositif optoelectronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023543475A true JP2023543475A (ja) | 2023-10-16 |
Family
ID=74045683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023519753A Pending JP2023543475A (ja) | 2020-09-30 | 2021-09-29 | 光電子デバイス |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20230378236A1 (ja) |
| EP (1) | EP4222783A1 (ja) |
| JP (1) | JP2023543475A (ja) |
| KR (1) | KR20230066584A (ja) |
| CN (1) | CN116325187A (ja) |
| FR (1) | FR3114685A1 (ja) |
| TW (1) | TW202218145A (ja) |
| WO (1) | WO2022069506A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3142831A1 (fr) * | 2022-12-02 | 2024-06-07 | Aledia | Dispositif optoélectronique et son procédé de fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9831387B2 (en) * | 2014-06-14 | 2017-11-28 | Hiphoton Co., Ltd. | Light engine array |
| US9825202B2 (en) * | 2014-10-31 | 2017-11-21 | eLux, Inc. | Display with surface mount emissive elements |
| FR3033939B1 (fr) * | 2015-03-20 | 2018-04-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique a diode electroluminescente |
| US11114423B2 (en) * | 2015-12-01 | 2021-09-07 | Sharp Kabushiki Kaisha | Image-forming element |
| US10068888B2 (en) * | 2015-12-21 | 2018-09-04 | Hong Kong Beida Jade Bird Display Limited | Making semiconductor devices with alignment bonding and substrate removal |
| FR3066320B1 (fr) | 2017-05-11 | 2019-07-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d'un dispositif d'affichage emissif a led |
| US10910535B2 (en) * | 2017-11-08 | 2021-02-02 | SemiLEDs Optoelectronics Co., Ltd. | Method for making light emitting device LED arrays |
| US10622342B2 (en) * | 2017-11-08 | 2020-04-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Stacked LED structure and associated manufacturing method |
-
2020
- 2020-09-30 FR FR2010001A patent/FR3114685A1/fr active Pending
-
2021
- 2021-09-29 WO PCT/EP2021/076727 patent/WO2022069506A1/fr unknown
- 2021-09-29 EP EP21786168.1A patent/EP4222783A1/fr active Pending
- 2021-09-29 KR KR1020237011734A patent/KR20230066584A/ko unknown
- 2021-09-29 CN CN202180067052.9A patent/CN116325187A/zh active Pending
- 2021-09-29 JP JP2023519753A patent/JP2023543475A/ja active Pending
- 2021-09-29 US US18/028,201 patent/US20230378236A1/en active Pending
- 2021-09-30 TW TW110136400A patent/TW202218145A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR3114685A1 (fr) | 2022-04-01 |
| CN116325187A (zh) | 2023-06-23 |
| US20230378236A1 (en) | 2023-11-23 |
| KR20230066584A (ko) | 2023-05-16 |
| EP4222783A1 (fr) | 2023-08-09 |
| WO2022069506A1 (fr) | 2022-04-07 |
| TW202218145A (zh) | 2022-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8674515B2 (en) | 3D integrated circuits structure | |
| US8394715B2 (en) | Method of fabricating coaxial through-silicon via | |
| TWI416692B (zh) | 半導體裝置及其製造方法 | |
| US8421238B2 (en) | Stacked semiconductor device with through via | |
| CN102208393B (zh) | 半导体元件与其形成方法 | |
| TWI503981B (zh) | 半導體裝置 | |
| US7994048B2 (en) | Method of manufacturing a through electrode | |
| US8410615B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN116705737A (zh) | 半导体封装 | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| US20130049225A1 (en) | Stacked integrated circuit packages that include monolithic conductive vias | |
| US20090061659A1 (en) | Through-hole interconnection structure for semiconductor wafer | |
| WO2010035377A1 (ja) | 半導体装置及びその製造方法 | |
| US8658529B2 (en) | Method for manufacturing semiconductor device | |
| JP2014517547A (ja) | 集積回路構造、集積回路、および堅牢なｔｓｖ構造を形成する方法 | |
| US8822329B2 (en) | Method for making conductive interconnects | |
| US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
| CN102856247B (zh) | 一种背面硅通孔制作方法 | |
| KR20170118203A (ko) | 금속 규화물을 사용하여 형성된 마이크로전자 조립체 및 제조 방법 | |
| JP2023543475A (ja) | 光電子デバイス | |
| US9991230B2 (en) | Integrated circuits and methods for fabricating integrated circuits and electrical interconnects for III-V semiconductor devices | |
| US11488840B2 (en) | Wafer-to-wafer interconnection structure and method of manufacturing the same | |
| US20220189845A1 (en) | Heat dissipating substrate, manufacturing method thereof, and semiconductor integrated device including the same | |
| EP3945566A1 (en) | A method for wafer to wafer hybrid bonding, enabling improved metal-to-metal contact and higher density of interconnect pads | |
| KR20240011532A (ko) | 반도체 패키지 및 그 제조방법 |