JP2023535394A - Ｎｏｒメモリストリングの３次元メモリ構造を製造する方法 - Google Patents

Ｎｏｒメモリストリングの３次元メモリ構造を製造する方法 Download PDF

Info

Publication number
JP2023535394A
JP2023535394A JP2023504166A JP2023504166A JP2023535394A JP 2023535394 A JP2023535394 A JP 2023535394A JP 2023504166 A JP2023504166 A JP 2023504166A JP 2023504166 A JP2023504166 A JP 2023504166A JP 2023535394 A JP2023535394 A JP 2023535394A
Authority
JP
Japan
Prior art keywords
layer
trench
oxide
filling
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023504166A
Other languages
English (en)
Inventor
プラヤス、ヴィノード
陽介 能生
翔平 上坂
美智留 中根
ハラリ、エリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunrise Memory Corp
Original Assignee
Sunrise Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunrise Memory Corp filed Critical Sunrise Memory Corp
Publication of JP2023535394A publication Critical patent/JP2023535394A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

３次元ＮＯＲメモリアレイを構築するためのプロセスは、非常に微細なピッチにより配置されるローカルワード線を提供するための導電材料をエッチングするという課題を回避する。このプロセスでは、導電材料のエッチングに必要とされるものよりも低いアスペクト比で実施することができる絶縁シャフト間のローカルワード線の間隔を設定する。【選択図】図１

Description

本発明は、メモリ集積回路の製造プロセスに関する。特に、本発明は、半導体基板の平坦な表面上に形成された３次元メモリ構造内に薄膜記憶トランジスタを製造するためのプロセスに関する。
（関連技術の相互参照）
高密度メモリアレイ、例えば、ＮＯＲメモリストリングの３次元アレイ（「３Ｄ ＮＯＲメモリアレイ」）は、例えば、「Ｃａｐａｃｉｔｉｖｅ－Ｃｏｕｐｌｅｄ Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｔｈｉｎ－ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｓｔｒｉｎｇｓ ｉｎ Ｔｈｒｅｅ－Ｄｉｍｅｎｓｉｏｎａｌ Ａｒｒａｙｓ」と題された米国特許出願公開第２０１７／００９２３７１Ａ１号（「構造に関する文献Ｉ」）、及び、「３－Ｄｉｍｅｎｓｉｏｎａｌ ＮＯＲ Ｍｅｍｏｒｙ Ａｒｒａｙ Ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅ ｏｆ」と題された米国特許出願公開第２０１８／０３６６４８９Ａ１（「構造に関する文献ＩＩ」）、に開示されている。構造に関する文献Ｉ及びＩＩ（これらを合わせて、以下、「構造に関する文献」と称する）の開示は、その全体が参照により本明細書に組み込まれる。これらの３次元ＮＯＲメモリアレイは、高いメモリ密度と容量を提供するだけでなく、例えば、ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）のように、回路密度がはるかに低く、電力損失が大幅に大きい従来のメモリ回路に匹敵する非常に望ましい速度のメモリ回路を設けるために動作することができる。
構造に関する文献の実施形態によっては、３次元ＮＯＲメモリアレイは、ＮＯＲメモリストリングの多数のスタックを含み、各スタックは、互いにひとつずつ積み重ねられた多数のＮＯＲメモリストリングを有する。該開示においては、ＮＯＲメモリストリングは、共通のドレイン領域（「共通ビット線」）及び共通のソース領域（「共通ソース線」）を共有する多数の記憶セルを含み、記憶セルは、ＮＯＲメモリストリングの長手方向に沿って片面または両面に設けられる。各記憶セルは、メモリストリングと実質的に直交する導体（「ワード線」または「ローカルワード線」）によって制御される。各ワード線は、その長手方向に沿って、ワード線の反対側に配置された他のＮＯＲメモリストリングの多数の記憶セルによって共有されることがある。しかし、３次元ＮＯＲメモリアレイで高密度を実現するためには、隣接するワード線間のピッチを細かくする必要がある。（例えば、５０以上の）高アスペクト比で（例えば、タングステン等の）導体をエッチングすることは、困難な作業となる。
本発明の一実施形態によれば、非常に微細なピッチにより間隔を設定されるワード線を有するＮＯＲメモリアレイを作成するプロセスは、以下を含む。（ｉ）半導体基板の平坦な表面上に、平坦な表面と実質的に平行な第１の方向に所定の幅を有するトレンチによって互いに間隔を置いて配置された第１及び第２の半導体構造を設け、第１及び第２の半導体構造が、それぞれ第１の方向に実質的に直交する第２の方向に沿う長手方向に延在し、かつ平表面に実質的に垂直な第３の方向に沿って互いに積層される活性多層ストリップを含み、活性多層ストリップの隣接するもの同士が、絶縁材料層によって互いに電気的に絶縁され、各活性多層ストリップは、誘電体材料によって互いに隔離された第１の導電型の第１及び第２の半導体層を含むものとするステップと、（ｉｉ）第１の方向に沿って多層ストリップにおけるトレンチの側壁を窪ませることにより、絶縁材料の隣接層間に溝を形成するステップと、（ｉｉｉ）溝に所定の材料を配置するステップと、（ｉｖ）トレンチを第１の充填材料で充填するステップと、（ｖ）各シャフトにおいて、第１及び前記第２の半導体構造の各々から各多層ストリップの一部を除去し、トレンチから第２の絶縁材料の一部を除去することによって、第２の方向に沿って所定の間隔を空けて第１及び第２のシャフトを形成するステップと、（ｖｉ）第１及び第２のシャフトに第２の充填材料を充填するステップと、（ｖｉｉ）第１のシャフト及び第２のシャフトの間のトレンチから第１の充填材料を除去するステップと、（ｖｉｉｉ）トレンチの側壁に電荷トラップ層をコンフォーマルに設け、トレンチの残りの部分を導電材料で充填するステップと、と含む。
各活性多層ストリップの第１及び第２の半導体層、電荷トラップ層、導電材料は、それぞれ、ＮＯＲメモリストリングの薄膜ストレージトランジスタの共通ビット線、共通ソース線、電荷ストレージ層及びゲート電極を設けてもよい。一実施形態において、所定の材料は、薄膜ストレージトランジスタのチャネル領域として機能するチャネルポリシリコン材料であってもよい。他の実施形態では、所定の材料は、ワード線が最終的なチャネル材料に形成された後に置き換えられて、誘電体ライナー（例えば、原子層堆積（ＡＬＤ）シリコン酸化物ライナー）で封止されてもよい。
本発明は、非常に微細なピッチにより配置されるローカルワード線を提供するための導電材料をエッチングするという課題を回避することができる。薄膜ストレージトランジスタ間のアイソレーションを提供するシャフトのエッチングは、導電材料をエッチングするのに必要なアスペクト比よりも低いアスペクト比で実施することができる。
本発明の一実施形態において、第１及び第２の半導体層は、Ｎ＋ドープアモルファスシリコンまたはポリシリコンを含んでもよく、第３の半導体層は、Ｐ－ドープアモルファスまたはポリシリコンを含んでもよく、絶縁材料は、シリコンオキシカーバイド（ＳｉＯＣ）またはシリコン酸化物を含んでもよく、電荷トラップ層は、（ｉ）トンネル層（例えば、任意のシリコン酸化物（ＳｉＯｘ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、任意の酸化アルミニウム（ＡｌＯｘ）、任意の酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、任意のハフニウムシリコン酸化物（ＨｆＳｉｘＯｙ）、任意のハフニウムジルコニウム酸化物（ＨｆＺｒＯ）、またはそれらの任意の組み合わせ）、（ｉｉ）電荷蓄積層（例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、またはハフニウム酸窒化シリコン（ＨｆＳｉＯＮ））及びブロッキング層（例えば、任意の酸化ケイ素、酸化アルミニウム、またはその両方）を含んでいてもよい。導電材料は、金属ライナー（例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ））及び耐熱金属（例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）またはモリブデン（Ｍｏ））を含んでもよい。第１の充填材料は、酸化ケイ素を含んでもよい。
本発明の一実施形態によれば、電荷トラップ層及び局所ワード線が形成された後の後続のプロセスステップから保護するためにキャップ（例えば、タングステン）を設けてもよい。シャフトは、第２の充填材料（例えば、酸化ケイ素）による充填の前に、誘電体ライナー（例えば、窒化シリコン）によってライニングしてもよい。
本発明は、添付の図面と併せて以下の詳細な説明を考慮することにより、よりよく理解することができる。
本発明の一実施形態による、３次元ＮＯＲメモリアレイを含むメモリ構造におけるモジュールユニット（「タイル」）１００の模式的な上面図である。 本発明の一実施形態による、多数の材料層（後述）の堆積後のメモリ構造２００のＺ－Ｘ平面における断面を示す図である。 本発明の一実施形態による、図１の階段部分１０２ａまたは１０２ｂを作製するための連続した溝の形成（ｒｅｃｅｓｓｉｎｇ）及びエッチングステップを示す図である。 本発明の一実施形態による、Ｐ－ドープアモルファスシリコン層２５０の分離エッチングが実施された後に、結果として得られるメモリ構造２００をＸ－Ｚ平面における断面を示す図である。 シリコン酸化物２２３を堆積させてトレンチ２１６を充填し、平坦化した後に結果として得られるメモリ構造２００をＸ－Ｚ平面における断面を示す図である。 本発明の一実施形態による、トレンチ２１８の第２のグループが形成された後に結果として得られるメモリ構造２００をＸ－Ｚ平面における断面を示す図である。 本発明の一実施形態による、各活性多層２０４からＳｉＮ層２０４ａ及び２０４ｅを除去した後に結果として得られるメモリ構造２００をＸ－Ｚ平面における断面を示す図である。 本発明の一実施形態による、各活性多層２０４からＳｉＮ層２０４ａ及び２０４ｅを導電材料２２９で置換した後に結果として得られるメモリ構造２００をＸ－Ｚ平面における断面で示す図である。 本発明の一実施形態による、各活性多層２０４の導電材料２２９、Ｎ＋アモルファス半導体層２０４ｂ及び２０４ｄ、並びに酸化物層２０３に溝を形成した後に結果として得られるメモリ構造２００をＸ－Ｚ断面で示す図である。 本発明の一実施形態による、チャネルポリシリコン２５０をトレンチ２１８内に堆積させた後に得られるメモリ構造２００をＸ－Ｚ断面で示す図である。 本発明の一実施形態による、シリコン酸化物２２３をトレンチ２１８内に堆積させた後に得られるメモリ構造２００をＸ－Ｚ断面で示す図である。 本発明の一実施形態による、シャフト２６３を形成した後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、シャフト２６３を形成した後に得られるメモリ構造２００の（図２Ｊ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の一実施形態による、シャフト２６３を犠牲シリコン２６５によって充填した後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、シャフト２６３を犠牲シリコン２６５によって充填した後に得られるメモリ構造２００の（図２Ｋ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の一実施形態による、シリコン酸化物２２３をトレンチ２１８から除去した後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、シリコン酸化物２２３がトレンチ２１８から除去した後に得られるメモリ構造２００の（図２Ｌ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を示す。 本発明の一実施形態による、導電材料２７２をトレンチ２１８内に堆積させた後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、導電材料２７２をトレンチ２１８内に堆積させた後に得られるメモリ構造２００の（図２Ｍ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を示す。 本発明の一実施形態による、電荷トラップ層２６８を保護するためにキャップ２７２ｔを形成した後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、電荷トラップ層２６８を保護するためにキャップ２７２ｔを形成した後に得られるメモリ構造２００の（図２Ｎ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の一実施形態による、犠牲アモルファスシリコン２６５を除去した後に得られるメモリ構造２００の上面図である。 本発明の一実施形態による、犠牲アモルファスシリコン２６５を除去した後に得られるメモリ構造２００の（図２Ｏ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の他の実施形態による、窒化シリコンライナー２６４を除去した後に得られるメモリ構造２００の上面図である。 本発明の他の実施形態による、窒化シリコンライナー２６４を除去した後に得られるメモリ構造２００の（図２Ｐ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の他の実施形態による、チャネルポリシリコン２５０を除去した後に得られるメモリ構造２００の上面図である。 本発明の他の実施形態による、チャネルポリシリコン２５０を除去した後に得られるメモリ構造２００の（図２Ｑ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の他の実施形態による、チャネルポリシリコン２８０を堆積した後に得られるメモリ構造２００の上面図である。 本発明の他の実施形態による、チャネルポリシリコン２８０を堆積した後に得られるメモリ構造２００の（図２Ｒ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の他の実施形態による、チャネルポリシリコン２８０に溝を形成した後に得られるメモリ構造２００の上面図である。 本発明の他の実施形態による、チャネルポリシリコン２８０に溝を形成した後に得られるメモリ構造２００の（図２Ｓ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。 本発明の他の実施形態による、ＡＬＤ酸化物ライナー２８５を堆積した後に得られるメモリ構造２００の上面図である。 本発明の代替実施形態による、ＡＬＤ酸化物ライナー２８５を堆積した後に得られるメモリ構造２００の（図２Ｔ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図である。
図１は、本発明の一実施形態による、３次元ＮＯＲメモリアレイを含むメモリ構造内のモジュールユニット（「タイル」）１００の模式的な上面図である。タイル１００は通常、シリコンウエハの単結晶エピタキシャル層などの半導体基板の平面上に形成される。本明細書では、３次元構造の視覚化を容易にするために、Ｘ－Ｙ平面上に平面を仮定し、Ｘ－Ｙ平面に直交するＺ方向に平面の法線を仮定した直交座標系を使用した。
いくつかの例では、半導体基板は、３次元ＮＯＲメモリアレイの下に、その中またはその上に形成された３次元ＮＯＲメモリアレイのためのサポート回路を含んでもよい。このようなサポート回路には、アナログ回路及びデジタル回路の両方を含んでいてもよい。このようなサポート回路の例としては、シフトレジスタ、ラッチ、センスアンプ、リファレンスセル、電源ライン、バイアス及び基準電圧発生器、インバータ、ＮＡＮＤ、ＮＯＲ、Ｅｘｃｌｕｓｉｖｅ－Ｏｒ及び他の論理ゲート、入力／出力ドライバー、アドレスデコーダ（例えば、ビット線及びワード線デコーダ）、並びに、他のメモリ素子、例えば、エラー検出及び訂正回路を含むデータエンコーディング及びデコーディング回路、シーケンサ及びステートマシンを含む。本明細書は、そのようなサポート回路がある場合には、すでに従来の方法で形成されている半導体基板の説明から始まる。本明細書及び当業者の技術は、本発明の様々な実施形態における半導体基板のサポート回路の形成において実施されるプロセスもしくは工程によって課される、または利用可能になる制約もしくは関連する設計オプションを周知するものである。
図１に示すように、タイル１００は、「階段部分」１０２ａ及び１０２ｂの間に設けられた「アレイ」部分１０１を含む。タイル１００のＮＯＲメモリストリングの薄膜記憶トランジスタは、アレイ部分１０１に形成され、階段部分１０２ａ及び１０２ｂは、導体ビアを介して、ＮＯＲメモリストリングの共通ビット線、及び任意で共通ソース線にも接続できるようにする。（構造に関する文献には、共通ソース線が、プログラミング、読み出し、及び消去の動作中に仮想電圧基準源として機能するように予め充電され、それにより、そのような動作中にサポート回路と連続的に電気的に接続することを不要にする方式が開示されている。）図１において、アレイ部分１０１、並びに、階段部分１０２ａ及び１０２ｂは縮尺通りに記載していない。例えば、アレイ部分１０１は、階段部分１０２ａ及び１０２ｂのいずれよりもはるかに大きな面積を有していてもよい。
図２Ａ－１は、本発明の一実施形態による、多数の材料層（後述）の堆積後のメモリ構造２００のＺ－Ｘ平面における断面を示す図である。まず始めに、半導体基板の平面上にパッド酸化物２０１（例えば、シリコン酸化物）を設ける。次いで、エッチング停止層２０２（例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、酸化アルミニウム（ＡｌＯ）または窒化アルミニウム（ＡｌＮ））を設ける。次いで、シリコンオキシカーバイド（ＳｉＯＣ）層２０３を設け、その後に堆積する層からエッチング停止層２０２を絶縁する。その後、（図２Ａ－１に示すように、全部で８つの）活性多層２０４を連続的に堆積する。活性多層２０４はそれぞれ、堆積順に、（ｉ）窒化シリコン（ＳｉＮ）層２０４ａ、（ｉｉ）Ｎ＋ドープアモルファスシリコン（またはポリシリコン）層２０４ｂ、（ｉｉｉ）犠牲酸化物層２０４ｃ、（ｉｖ）Ｎ＋ドープアモルファスシリコン（またはポリシリコン）層２０４ｄ、及び、（ｖ）ＳｉＮ層２０４ｅを含む。隣接する活性多層の間に、図２Ａ－１にＳｉＯＣ層２０３として示されるＳｉＯＣ層を堆積する。次いで、絶縁ＳｉＯＣ層２０５を、活性多層２０４の上に堆積する。その結果として、図２のメモリ構造２００が得られる。
図２Ａ－２は、本発明の一実施形態による、図１の階段部分１０２ａまたは１０２ｂを作成するための連続的な溝形成及びエッチングステップを示す。図２Ａ－２（１）に示すように、メモリ構造２００の表面をパターニングしてマスク層２１０を形成することにより、メモリ構造２１１の第１の部分を露出させる。次いで、絶縁ＳｉＯＣ層２０５の露出部分を除去することにより、その下の活性多層２０４の一部を露出させる。次いで、活性多層２０４の露出部分を除去することにより、その真下のＳｉＯＣ層２０３の一部を露出させる。これにより得られた構造を図２Ａ－２（２）に示す。次いで、マスク層２１０に溝を形成することにより、絶縁ＳｉＯＣ層２０５の新たな部分を露出させる。次いで、露出したＳｉＯＣ層２０５及び２０３の除去、活性多層２０４の除去、並びに、マスク層２１０の溝形成をさらに７回繰り返し、それによって階段構造１０２ａまたは１０２ｂを形成する。その後、活性層２４０を除去した部分を充填するように酸化物を堆積させる。マスク層２１０を除去し、メモリ構造２００の上面を平坦化するために化学機械研磨（ＣＭＰ）ステップを実施する。活性多層２０４内の導体層への接続を提供するために、導体充填ビアを、適切な後続の時間に作製してもよい。
本明細書では、以下のアレイ部分１０１の処理について詳細に説明する前に、階段構造１０２ａ及び１０２ｂの形成を説明している。しかしながら、階段構造１０２ａ及び１０２ｂの形成前にアレイ部分１０１の処理をしてもよい。
アレイ部分１０１の処理の始めに、ハードマスク層（例えば、カーボンハードマスク）を堆積し、メモリ構造２００上にフォトリソグラフィによってパターニングする。ハードマスクは、そのパターンを転写することにより、メモリ構造２００のトレンチ２１６の第１の群をエッチング可能にする。トレンチ２１６の各々は、絶縁層２０５及び２０３、活性多層２０４及びエッチング停止層２０２を通って延在する。一実施形態では、トレンチ２１６はそれぞれ７０ｎｍ幅であり、隣接するトレンチの対応する端部は互いに１９０ｎｍの間隔を置いて配置されている。該実施形態では、トレンチ２１６を、５０未満（さらには３０未満）のアスペクト比によってエッチングする。一連のエッチングステップにより、各活性多層２０４のＳｉＮ層２０４ａ及び２０４ｅ、Ｎ＋ドープアモルファスシリコン層２０４ｂ及び２０４ｄ、並びに酸化物層２０４ｃに、例えば１０ｎｍの溝を形成する。次いで、Ｐ－ドープアモルファスシリコン（またはポリシリコン）層２５０をコンフォーマルに堆積し、エッチバック（すなわち、分離エッチング）する。各活性多層２０４のＮ＋アモルファスシリコン層２０４ｂ及び２０４ｄは、形成されるＮＯＲメモリストリングの薄膜トランジスタの共通ビット線と共通ソース線とを提供する。一実施形態では、Ｐ-ドープアモルファスシリコン層２５０は、ＮＯＲメモリストリングの記憶トランジスタにチャネル領域を提供する。次いで、メモリ構造２００上のハードマスク及び余分なＰ-ドープアモルファスポリシリコン層２５０を（例えば、ＣＭＰによって）除去する。Ｐ-ドープアモルファスシリコン層２５０の分離エッチングが行われた後に得られたメモリ構造２００のＸ－Ｚ平面における断面図を、本発明の一実施形態に従って、図２Ｂに示す。
次いで、シリコン酸化物２２３を堆積することによりトレンチ２１６を充填し、次いで、図２ＣのＸ－Ｚ平面における断面図に示すように、半導体構造２００の表面上のシリコン酸化物２２３を（例えば、ＣＭＰによって）除去することにより、平坦化される。
次いで、第２の群のトレンチ２１８を、図２Ｂを参照して上述したように、トレンチ２１６と実質的に同じ方法を用いてエッチングする。トレンチ２１８の第２の群を、隣接するトレンチ２１６の間に作製する。トレンチ２１６を酸化物によって充填しているため、隣接するトレンチ間の材料スタックは、トレンチ２１６の第１の群のエッチングと実質的に同一のピッチを有し、したがって、トレンチ２１８のエッチング中に機械的支持を提供する。トレンチ２１８は、トレンチ２１６のエッチングと実質的に同じアスペクト比で実行される。このように、複数の群のトレンチを形成することにより、各トレンチ形成のエッチングを所望のアスペクト比（例えば、５０未満）内で行うことが可能となる。トレンチ２１８の第２の群が形成された後に結果として得られるメモリ構造２００のＸ－Ｚ平面における断面を、本発明の一実施形態に従って、図２Ｄに示す。
トレンチ２１８を通じて、活性多層２０４の各々のＳｉＮ層２０４ａ及び２０４ｅを、例えば、窒化シリコンウェットエッチングを用いて除去してもよい。各活性多層２０４のＳｉＮ層２０４ａ及び２０４ａを除去した後の結果として得られるメモリ構造２００のＸ－Ｚ平面における断面を、本発明の一実施形態に従って、図２Ｅに示す。
原子層堆積（ＡＬＤ）ステップでは、導電材料２２９（例えば、以下の材料－チタン、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、または窒化タンタル（ＴａＮ）の１以上のライナー）を堆積させる。次いで、活性多層２０４の各々からＳｉＮ層２０４ａ及び２０４ｅを除去することによって生じるキャビティに耐熱金属（例えば、タングステン（Ｗ）、窒化タングステン、またはモリブデン（Ｍｏ））を注入する。次いで、エッチバックステップまたは異方性エッチングにより、トレンチ２１８の底部から導電材料２２９を除去し、それらの側壁に実質的にコンフォーマルな層を残留させる。活性多層２０４の各々からのＳｉＮ層２０４ａ及び２０４ｅの導電材料２２９による置換後に得られるメモリ構造２００を、Ｘ－Ｚ平面における断面を、本発明の一実施形態に従って、図２Ｆに示す。
導電材料２２９は、Ｎ＋アモルファスシリコン層２０４ｂ、２０４ｄと接触する任意の導体層を形成する。各活性多層２０４のＮ＋アモルファスシリコン層２０４ｂ及び２０４ｄは、それぞれ、形成されるＮＯＲメモリストリングの共通ビット線及び共通ソース線となるため、導電材料２２９は、共通ビット線及び共通ソース線の抵抗率を低減させる。
導電材料２２９を、トレンチ２１８の側壁から除去し、さらなる溝を形成するためにさらにエッチングしてもよい。次いで、一連のエッチングステップにより、各活性層２０４の第１及び第２のＮ＋ドープアモルファスシリコン層２０４ｂ及び２０４ｄ、並びに酸化物層２０４ｃに、例えば１０ｎｍだけ溝を形成する。導電材料２２９、Ｎ＋アモルファス半導体層２０４ｂ及び２０４ｄ、並びに各活性多層２０４の酸化物層２０３に溝を形成した後に得られるメモリ構造２００のＸ－Ｚ断面を、本発明の一実施形態に従って、図２Ｇに示す。
次いで、Ｐ－ドープアモルファスシリコン層（「チャネルポリシリコン」）２５０を、図２Ｂを参照して上述したものと実質的に同じ方法を用いて、トレンチ２１８の側壁にコンフォーマルに堆積してもよい。トレンチ２１８へのチャネルポリシリコン２５０の堆積後に得られたメモリ構造２００のＸ－Ｚ断面を、本発明の一実施形態に従って、図２Ｈに示す。
次いで、トレンチ２１８を、シリコン酸化物２２３によって充填し、図２Ｃのシリコン酸化物２２３を提供するためのステップと関連して上述したものと同様の方法を用いて平坦化してもよい。トレンチ２１８へのシリコン酸化物２２３の堆積後に得られたメモリ構造２００のＸ－Ｚ断面を、本発明の一実施形態に従って、図２Ｉに示す。
シリコン酸化物２２３をトレンチ２１８内に堆積し、平坦化した後、以下の詳細な説明において、トレンチ２１６及び２１８の間のさらなる区別は不要である。したがって、以下では、トレンチ２１６及び２１８を、両方ともトレンチ２１８と称する。次のステップは、ＮＯＲメモリストリングの各薄膜記憶トランジスタ用の記憶層及びゲート電極（「ワード線」または「ローカルワード線」）を提供する。
シリコン酸化物２２３の平坦化後、ハードマスク２６０をメモリ構造２００上に設け、フォトリソグラフィでパターン化したのち、現像する。ハードマスク２６０は、楕円形の開口部２６１の列を含む。（本明細書では、オブジェクトの「列」はＹ方向に沿って整列されたオブジェクトを示し、オブジェクトの「行」はＸ方向に沿って整列されたオブジェクトを示す。）図２Ｊ－１では、開口部２６１の隣接する列は、隣接する列の最も近い開口部が、そのような開口部がＸ方向に並んでいる場合よりもそれらの間の間隔が大きくなるように、Ｘ方向に沿って互いに対してずれて配置されている。一実施形態では、各列内の隣接する開口部は、Ｙ方向に沿って１１０ｎｍのピッチにより配置され、隣接する列もＸ方向に沿って１１０ｎｍのピッチにより配置されている。本実施形態では、各開口部の長軸及び短軸は、例えば、Ｘ方向及びＹ方向に沿ってそれぞれ１００ｎｍ及び６０ｎｍであってもよい。開口部２６１を通過する一連のエッチングは、対応するシャフト２６３を掘削し、酸化物層２０３及び活性多層２０４を除去し、エッチング停止層２０２に到達する。シャフト２６３を形成した後に結果として得られるメモリ構造２００の上面図及び（図２Ｊ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における断面図）を、本発明の一実施形態に従って、それぞれ図２Ｊ－１及び図２Ｊ－２に示す。シャフト２６３を作成するエッチングステップのアスペクト比は、依然として実質的に所望の範囲内にあるアスペクト比を有する（例えば、５０未満）。
次いで、窒化シリコンライナー２６４（例えば、厚さ５ｎｍ）をシャフト２６３にコンフォーマルに堆積し、次いで、犠牲アモルファスシリコン２６５によって充填する。次いで、ハードマスク２６０を除去し、メモリ構造２００の表面を（例えば、ＣＭＰによって）平坦化する。シャフト２６３を犠牲アモルファスシリコン２６５によって充填した後に結果として得られるメモリ構造２００の上面図及び（図２Ｋ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の一実施形態に従って、それぞれ図２Ｋ－１及び図２Ｋ－２に示す。
次いで、ウェットエッチングにより、トレンチ２１８からシリコン酸化物２２３を除去する。シリコン酸化物２２３をトレンチ２１８から除去した後に結果として得られるメモリ構造２００の上面図及び（図２Ｌ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の一実施形態に従って、それぞれ図２Ｌ－１及び図２Ｌ－２に示す。
次いで、コンフォーマルな電荷トラップ層２６８を、トレンチ２１８の側壁にコンフォーマルに堆積する。電荷トラップ層２６８は、以下を含む多層であってもよい。（ｉ）トンネル層（例えば、任意のシリコン酸化物（ＳｉＯｘ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、任意の酸化アルミニウム（ＡｌＯｘ）、任意の酸化ハフニウム（ＨｆＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、任意のハフニウム酸化ケイ素（ＨｆＳｉｘＯｙ）、ハフニウムジルコニウム酸化物（ＨｆＺｒＯ）、またはそれらの任意の組み合わせ）、（ｉｉ）電荷蓄積層（例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＣｋ）、または酸窒化ハフニウムシリコン（ＨｆＳｉＯＮ））、及び、（ｉｉｉ）ブロッキング層（例えば、任意の酸化ケイ素（ＳｉＯｘ）、任意の酸化アルミニウム（ＡｌＯｘ）、またはその両方）。導電材料は、金属ライナー（例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ））及び耐熱金属（例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、またはモリブデン（Ｍｏ））を含んでいてもよい。
トンネル誘電体層（例えば、シリコン酸化物）、記憶層（例えば、窒化シリコン）、ブロッキング誘電体層（例えば、シリコン酸化物、酸化アルミニウム、またはその両方）。次いで、トレンチ２１８を、導電材料２７２（例えば、ＴｉＮ接着層を有するタングステン）によって充填してもよく、これは、ゲート電極の長さに沿って各活性多層２４０の記憶セルのためのゲート電極（すなわち、「ワード線」または「ローカルワード線」）を形成する。このように形成したゲート電極は、６０ｎｍ×６０ｎｍ以下であってもよい。平坦化ステップ（例えば、ＣＭＰ）を使用して、メモリ構造２００の上面から余分な導電材料２７２を除去してもよい。導電材料２７２をトレンチ２１８に堆積し、平坦化した後に結果として得られるメモリ構造２００の上面図及び（図２Ｍ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の一実施形態に従って、図２Ｍ－１及び図２Ｍ－２にそれぞれ示す。
キャップ２７２ｔを設けることより、下方に配置されたワード線への接触を容易にし、後続の処理ステップで電荷トラップ層２６８を保護してもよい。キャップは、追加のマスキング、パターニング、（導電材料２７２を含む）堆積、及び平坦化ステップを用いて形成してもよい。キャップ２７２ｔを形成した後に結果として得られるメモリ構造２００の上面図及び（図２Ｎ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の一実施形態に従って、図２Ｎ－１及び２Ｎ－２に示す。
次いで、犠牲アモルファスシリコン２６５をシャフト２６３から除去し、シリコン酸化物に置き換えて、薄膜ストレージトランジスタ間のアイソレーションとして機能させてもよい。メモリ構造２００の上面上の過剰なシリコン酸化物は、平坦化ステップ（例えば、ＣＭＰ）により除去してもよい。また、シャフト２６３は未充填のままとして、空隙が薄膜ストレージトランジスタ間のアイソレーションとして機能するようにしてもよい。犠牲アモルファスシリコン２６５が除去された後に結果として得られるメモリ構造２００の上面図及び（図２Ｏ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の一実施形態に従って、図２Ｏ－１及び図２Ｏ－２にそれぞれ示す。この時点で、３次元ＮＯＲメモリストリングアレイの形成のためのプロセスは、ワード線を形成するための導電材料２７２のエッチングを必要とすることなく、実質的に完了する。従来の相互接続層、プログラマブルスイッチ回路、及び他の有用な回路を、従来の方法を用いてメモリ構造２００の上に形成してもよい。
上記で詳細に説明したプロセスにおいて、チャネルポリシリコン２５０を、製造プロセスの初期（例えば、図２Ｊ－１及び図２Ｊ－２を参照して上述したシャフト２６３の形成前）に形成する。各薄膜記憶トランジスタにおいてより高品質のチャネル領域を有するために、他の実施形態では、犠牲アモルファスシリコン２６５を除去した後、チャネルポリシリコン２５０を置き換える。本発明のこの他の実施形態に従って、アモルファスシリコン２６５を除去した後、窒化シリコンライナー２６４も除去する。窒化シリコンライナー２６４が除去された後に結果として得られるメモリ構造２００の上面図及び（図２Ｐ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の他の実施形態に従って、図２Ｐ－１及び図２Ｐ－２に示す。
その後、チャネルポリシリコン２５０を、例えば、ウェットエッチングによって除去する。チャネルポリシリコン２５０の除去後に結果として得られるメモリ構造２００の上面図及び（図２Ｑ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の他の実施形態に従って、それぞれ図２Ｑ－１及び図２Ｑ－２に示す。
次いで、Ｐ－ドープチャネルポリシリコン２８０を、例えば、電荷トラップ層２６８の下からチャネルポリシリコン２５０を除去することにより得られたキャビティにおいて、シャフト２６３の側壁に最大１０ｎｍまで堆積する。チャネルポリシリコン２８０の堆積後に得られるメモリ構造２００の上面図及び（図２Ｒ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、本発明の他の実施形態に従って、それぞれ図２Ｒ－１及び図２Ｒ－２に示す。
チャネルポリシリコン２８０に溝を形成することにより、より大きなアイソレーションを提供してもよい。チャネルポリシリコン２８０に溝を形成した後に結果として得られるメモリ構造２００の上面図及び（図２Ｓ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面における）断面図を、それぞれ図２Ｓ－１及び図２Ｓ－２に示す。
次いで、ＡＬＤシリコン酸化物ライナー２８５（例えば、１０ｎｍ）を、チャネルポリシリコン２８０の溝及びシャフト２６３の側壁に堆積し、アイソレーションを提供する。ＡＬＤ酸化物ライナー２８５の堆積後に結果として得られるメモリ構造２００の上面図及び断面図（図２Ｔ－１の線Ａ－Ａ'に沿ったＸ－Ｚ平面内）を、本発明の他の実施形態に従って、それぞれ図２Ｔ－１及び図２Ｔ－２に示す。
シリコン酸化物をシャフト２６３に堆積させることにより、薄膜記憶トランジスタ間のアイソレーションとして機能させてもよい。メモリ構造２００の上面上の過剰なシリコン酸化物を、平坦化ステップ（例えば、ＣＭＰ）により除去してもよい。また、シャフト２６３を未充填のままにして、空隙を薄膜ストレージトランジスタ間のアイソレーションとして機能させてもよい。
上記の詳細な説明は、本発明の特定の実施形態を説明するために提供されたものであり、限定することを意図するものではない。本発明の範囲内で多数の変形及び修正が可能である。本発明は、添付の特許請求の範囲に記載されている。

Claims (27)

  1. 半導体基板の平坦な表面上に、前記平坦な前記表面と実質的に平行な第１の方向に所定の幅を有するトレンチによって互いに間隔を置いて配置された第１及び第２の半導体構造を設け、
    前記第１及び第２の半導体構造が、それぞれ前記第１の方向に実質的に直交する第２の方向に沿う長手方向に延在し、かつ前記表面に実質的に垂直な第３の方向に沿って互いに積層される活性多層ストリップを含み、前記活性多層ストリップの隣接するもの同士が、絶縁材料層によって互いに電気的に絶縁され、各活性多層ストリップは、誘電体材料によって互いに隔離された第１の導電型の第１及び第２の半導体層を含むものとするステップと、
    前記第１の方向に沿って前記活性多層ストリップにおける前記トレンチの側壁を窪ませることにより、絶縁材料の隣接層間に溝を形成するステップと、
    前記溝に所定の材料を配置するステップと、
    前記トレンチを第１の充填材料で充填するステップと、
    各シャフトにおいて、前記第１及び前記第２の半導体構造の各々から各多層ストリップの一部を除去し、前記トレンチから第２の絶縁材料の一部を除去することによって、前記第２の方向に沿って所定の間隔を空けて第１及び第２のシャフトを形成するステップと、
    前記第１及び前記第２のシャフトに第２の充填材料を充填するステップと、
    前記第１のシャフト及び前記第２のシャフトの間の前記トレンチから前記第１の充填材料を除去するステップと、
    前記トレンチの前記側壁に電荷トラップ層をコンフォーマルに設け、前記トレンチの残りの部分を導電材料で充填するステップとを含む、方法。
  2. 前記絶縁材料がシリコンオキシカーバイド（ＳｉＯＣ）を含む、請求項１に記載の方法。
  3. 前記電荷トラップ層は、トンネリング層、電荷蓄積層、及びブロッキング層を含む、請求項１に記載の方法。
  4. 前記トンネリング層が、任意のシリコン酸化物（ＳｉＯｘ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、任意の酸化アルミニウム（ＡｌＯｘ）、任意の酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、任意の酸化ハフニウムシリコン（ＨｆＳｉｘＯｙ）及び任意の酸化ハフニウムジルコニウム（ＨｆＺｒＯ）の１以上を含む、請求項３に記載の方法。
  5. 前記ブロッキング層が、遮断層が、任意の酸化ケイ素（ＳｉＯｘ）及び任意の酸化アルミニウム（ＡｌＯｘ）のうちの１以上を含む、請求項３に記載の方法。
  6. 前記電荷蓄積層が、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、及び酸窒化ハフニウムシリコン（ＨｆＳｉＯＮ）のうちの１以上を含む、請求項３に記載の方法。
  7. 前記導電材料が金属ライナー及び耐熱金属を含む、請求項１に記載の方法。
  8. 前記金属ライナーが、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）及び窒化タンタル（ＴａＮ）のうちの１以上を含む、請求項７に記載の方法。
  9. 前記耐熱金属が、タングステン（Ｗ）、窒化タングステン（ＷＮ）及びモリブデン（Ｍｏ）のうちの１以上を含む、請求項７に記載の方法。
  10. 前記第１の充填材料が酸化ケイ素を含む、請求項１に記載の方法。
  11. 前記トレンチ内の前記電荷トラップ層及び前記導電材料の両方の上にキャップを形成するステップをさらに含む、請求項１に記載の方法。
  12. 前記所定の材料は、前記第１の導電型と異なる前記第２の導電型の第３半導体層を含む、請求項１に記載の方法。
  13. 前記シャフトに前記第２の充填材料を充填する前に、前記第１及び前記第２のシャフトの前記側壁に誘電体ライナーを設けるステップを含む、請求項１２に記載の方法。
  14. 前記誘電体ライナーが窒化シリコンを含む、請求項１３に記載の方法。
  15. 前記第２の充填材料が酸化ケイ素を含む、請求項１３に記載の方法。
  16. 前記トレンチを前記導電材料で充填した後、前記第２の充填材を除去し、前記絶縁材料によって置き換えるステップをさらに含む、請求項１３に記載の方法。
  17. 前記キャップを形成した後、前記シャフト及び前記所定の材料から前記第２の充填材料を除去し、前記所定の材料を前記第１の導電型と異なる第２の導電型の第３の半導体層で置き換えるステップをさらに含む、請求項１１に記載の方法。
  18. 前記所定の材料を置き換えた後、前記シャフトにおける前記第３の半導体層を原子層堆積法（ＡＬＤ）シリコン酸化物ライナーで封止するステップをさらに含む、請求項１７に記載の方法。
  19. ＡＬＤシリコン酸化物ライナーを設けた後、シャフトに前記絶縁材料を充填するステップをさらに含む、請求項１８に記載の方法。
  20. 各活性多層ストリップの第１及び第２の半導体層、前記電荷トラップ層、並びに前記導電材料は、ＮＯＲメモリストリングの薄膜ストレージトランジスタの共通ビット線、共通ソース線、電荷蓄積層及びゲート電極をそれぞれ提供する、請求項１に記載の方法。
  21. 前記トレンチは、半導体構造に形成された複数の前記トレンチのうちの１つであり、前記トレンチは、複数の高アスペクト比エッチングによって形成される、請求項１に記載の方法。
  22. 各前記高アスペクト比エッチングが５０未満のアスペクト比を有する、請求項２１に記載の方法。
  23. 各前記活性多層ストリップが、前記第１及び前記第２の半導体層のうちの１つ以上に隣接し、かつ接触する導体層をさらに含む、請求項１に記載の方法。
  24. 前記活性多層ストリップの前記導体層が、前記トレンチを形成する前に配置されていた犠牲材料を置き換えるステップを含む、請求項２３に記載の方法。
  25. 前記第１及び前記第２の半導体構造と前記半導体基板の前記平坦な前記表面との間にエッチング停止層を設けるステップをさらに含む、請求項１に記載の方法。
  26. 前記エッチング停止層は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、酸化アルミニウム（ＡｌＯ）または窒化アルミニウム（ＡｌＮ）のうちの１以上を含む、請求項２５に記載の方法。
  27. 前記エッチング停止層と前記半導体基板の前記平坦な前記表面との間にパッド酸化層をさらに備える、請求項２５に記載の方法。
JP2023504166A 2020-07-21 2021-07-21 Ｎｏｒメモリストリングの３次元メモリ構造を製造する方法 Pending JP2023535394A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063054750P 2020-07-21 2020-07-21
US63/054,750 2020-07-21
PCT/US2021/042620 WO2022020502A1 (en) 2020-07-21 2021-07-21 Methods for fabricating a 3-dimensional memory structure of nor memory strings

Publications (1)

Publication Number Publication Date
JP2023535394A true JP2023535394A (ja) 2023-08-17

Family

ID=79688657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023504166A Pending JP2023535394A (ja) 2020-07-21 2021-07-21 Ｎｏｒメモリストリングの３次元メモリ構造を製造する方法

Country Status (3)

Country Link
JP (1) JP2023535394A (ja)
TW (1) TW202205635A (ja)
WO (1) WO2022020502A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805315B (zh) * 2022-04-11 2023-06-11 旺宏電子股份有限公司 半導體結構及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350704B1 (en) * 1997-10-14 2002-02-26 Micron Technology Inc. Porous silicon oxycarbide integrated circuit insulator
KR100834396B1 (ko) * 2006-12-27 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8877586B2 (en) * 2013-01-31 2014-11-04 Sandisk 3D Llc Process for forming resistive switching memory cells using nano-particles
US10121553B2 (en) * 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
CN115910160A (zh) * 2017-12-28 2023-04-04 日升存储公司 具有很细节距的三维nor存储器阵列：装置和方法
WO2020014655A1 (en) * 2018-07-12 2020-01-16 Sunrise Memory Corporation Fabrication method for a 3-dimensional nor memory array

Also Published As

Publication number Publication date
WO2022020502A1 (en) 2022-01-27
TW202205635A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US11177281B2 (en) Fabrication method for a 3-dimensional NOR memory array
US11844217B2 (en) Methods for forming multi-layer vertical nor-type memory string arrays
US20220328518A1 (en) Methods for forming multilayer horizontal nor-type thin-film memory strings
US11751391B2 (en) Methods for fabricating a 3-dimensional memory structure of nor memory strings
TWI761796B (zh) 三維nand記憶體元件及形成其的方法
KR102371571B1 (ko) 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들
US20200098779A1 (en) Staircase Structures for Electrically Connecting Multiple Horizontal Conductive Layers of a 3-Dimensional Memory Device
US20220028876A1 (en) Methods for fabricating a 3-dimensional memory structure of nor memory strings
KR20110119156A (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
US11515319B2 (en) Semiconductor memory structure and manufacturing method thereof
US11737274B2 (en) Curved channel 3D memory device
JP2023535394A (ja) Ｎｏｒメモリストリングの３次元メモリ構造を製造する方法
US20220383953A1 (en) Three-dimensional memory structure fabricated using repeated active stack sections
JP7110531B1 (ja) ３ｄ仮想グラウンドメモリおよび３ｄ仮想グラウンドメモリの製造方法
JP2023550525A (ja) 垂直ｎｏｒフラッシュ薄膜トランジスタストリング及びその製造プロセス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230421

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514