JP2023531177A - 半導体素子を実現するための移転プロセス - Google Patents

半導体素子を実現するための移転プロセス Download PDF

Info

Publication number
JP2023531177A
JP2023531177A JP2022577298A JP2022577298A JP2023531177A JP 2023531177 A JP2023531177 A JP 2023531177A JP 2022577298 A JP2022577298 A JP 2022577298A JP 2022577298 A JP2022577298 A JP 2022577298A JP 2023531177 A JP2023531177 A JP 2023531177A
Authority
JP
Japan
Prior art keywords
layer
iii
nitride
elo
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022577298A
Other languages
English (en)
Inventor
スリニヴァス ガンドロトゥーラ，
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2023531177A publication Critical patent/JP2023531177A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

エピタキシャル側方過成長（ＥＬＯ）および切り離し方法を使用して、マイクロサイズ発光ダイオード（μＬＥＤ）、端面発光レーザ、および垂直共振器面発光レーザ（ＶＣＳＥＬ）等の高品質かつ製造可能な発光素子を製作および移転する方法。ＩＩＩ族窒化物半導体層が、成長制限マスクを使用して、ホスト基板上に成長させられ、ＥＬＯのウィング上のＩＩＩ族窒化物半導体層は、次いで、発光素子に作られる。素子は、ホスト基板から、成長制限マスクに相当する厚さまで切り離され、次いで、ホスト基板から移転またはリフトオフされる。分布ブラッグ反射器（ＤＢＲ）鏡を付着させること、クラッディング層を形成すること、および／またはヒートシンクを追加すること等の素子の後工程処理が、次いで、実施される。

Description

（関連出願の相互参照）
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する；
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年６月１９日に出願され、「ＴＲＡＮＳＦＥＲ ＰＲＯＣＥＳＳ ＴＯ ＲＥＡＬＩＺＥ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ」と題された米国仮出願第６３／０４１，６５９号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７７７ＵＳＰ１（ＵＣ ２０２０－７２３－１）号）；
その出願は、参照することによって本明細書に組み込まれる。本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する：
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって２０１９年１０月２４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１６／６０８，０７１号（弁理士整理番号第３０７９４．０６５３ＵＳＷＯ（ＵＣ２０１７－６２１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号（弁理士整理番号第３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７－６２１－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって、２０１７年５月５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５０２，２０５号（弁理士整理番号第３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７－６２１－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年２月２０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された米国実用特許出願第１６／６４２，２９８号（弁理士整理番号第３０７９４．０６５９ＵＳＷＯ（ＵＣ２０１８－０８６－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年９月１７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号（弁理士整理番号第３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８－０８６－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１７年９月１５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ ＷＩＴＨ Ａ ＣＬＥＡＶＩＮＧ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／５５９，３７８号（弁理士整理番号第３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８－０８６－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０２０年９月４日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮ－ＰＯＬＡＲ ＡＮＤ ＳＥＭＩ－ＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された米国実用特許出願第１６／９７８，４９３号（弁理士整理番号第３０７９４．０６８０ＵＳＷＯ（ＵＣ２０１８－４２７－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１９年４月１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮＰＯＬＡＲ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／２５１８７号（弁理士整理番号第３０７９４．０６８０ＷＯＵ１（ＵＣ２０１８－４２７－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＨｏｎｇｊｉａｎ Ｌｉによって、２０１８年３月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＮＯＮＰＯＬＡＲ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願第６２／６５０，４８７号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８０ＵＳＰ１（ＵＣ２０１８－４２７－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年１０月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された米国実用特許出願第１７／０４８，３８３号（弁理士整理番号第３０７９４．０６８１ＵＳＷＯ（ＵＣ２０１８－６０５－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３２９３６号（弁理士整理番号第３０７９４．０６８１ＷＯＵ１（ＵＣ２０１８－６０５－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１８年５月１７日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＤＩＶＩＤＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７２，９１３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８１ＵＳＰ１（ＵＣ２０１８－６０５－１）号）の利益を主張する；
Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０２０年１０月２０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された米国実用特許出願第１７／０４９，１５６号（弁理士整理番号第３０７９４．０６８２ＵＳＷＯ（ＵＣ ２０１８－６１４－２）号）、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１９年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／３４６８６号（弁理士整理番号第 ３０７９４．０６８２ＷＯＵ１（ＵＣ ２０１８－６１４－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ ＧａｎｄｒｏｔｈｕｌａおよびＴａｋｅｓｈｉ Ｋａｍｉｋａｗａによって、２０１８年５月３０日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＬＡＹＥＲＳ ＦＲＯＭ Ａ ＳＥＭＩＣＯＮＤＵＣＴＩＮＧ ＳＵＢＳＴＲＡＴＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／６７７，８３３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６８２ＵＳＰ１（ＵＣ２０１８－６１４－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２１年４月１５日に出願され、「ＭＥＴＨＯＤ ＯＦ ＯＢＴＡＩＮＩＮＧ Ａ ＳＭＯＯＴＨ ＳＵＲＦＡＣＥ ＷＩＴＨ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された米国実用特許出願第１７／２８５，８２７号（弁理士整理番号第 ３０７９４．０６９３ＵＳＷＯ（ＵＣ ２０１９－１６６－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年１０月３１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＯＢＴＡＩＮＩＮＧ Ａ ＳＭＯＯＴＨ ＳＵＲＦＡＣＥ ＷＩＴＨ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」 と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１９／５９０８６号（弁理士整理番号第３０７９４．０６９３ＷＯＵ１（ＵＣ ２０１９－１６６－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１８年１０月３１日に出願され、「ＭＥＴＨＯＤ ＯＦ ＯＢＴＡＩＮＩＮＧ Ａ ＳＭＯＯＴＨ ＳＵＲＦＡＣＥ ＷＩＴＨ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／７５３，２２５号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０６９３ＵＳＰ１（ＵＣ２０１９－１６６－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏＡｒａｋｉによって、２０２０年１月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ Ａ ＴＲＥＮＣＨ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／１３９３４号（弁理士整理番号第３０７９４．０７１３ＷＯＵ１（ＵＣ２０１９－３９８－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏＡｒａｋｉによって、２０１９年１月１６日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＡＬ ＯＦ ＤＥＶＩＣＥＳ ＵＳＩＮＧ Ａ ＴＲＥＮＣＨ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／７９３，２５３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７１３ＵＳＰ１（ＵＣ２０１９－３９８－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年３月２日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＦＬＡＴＴＥＮＩＮＧ Ａ ＳＵＲＦＡＣＥ ＯＮ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＬＡＹＥＲ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／２０６４７号（弁理士整理番号第３０７９４．０７２０ＷＯＵ１（ＵＣ２０１９－４０９－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ ＫａｍｉｋａｗａおよびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０１９年３月１日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＦＬＡＴＴＥＮＩＮＧ Ａ ＳＵＲＦＡＣＥ ＯＮ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＬＡＹＥＲ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／８１２，４５３号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７２０ＵＳＰ１（ＵＣ２０１９－４０９－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２０年９月１７日に出願され、 「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＳＵＰＰＯＲＴＩＮＧ ＰＬＡＴＥＳ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／２２４３０号（弁理士整理番号第 ３０７９４．０７２４ＷＯＵ１（ＵＣ ２０１９－４１６－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年３月１２日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＢＡＲ ＯＦ ＯＮＥ ＯＲ ＭＯＲＥ ＤＥＶＩＣＥＳ ＵＳＩＮＧ ＳＵＰＰＯＲＴＩＮＧ ＰＬＡＴＥＳ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６２／８１７，２１６号（弁理士整理番号第 Ｇ＆Ｃ ３０７９４．０７２４ＵＳＰ１（ＵＣ ２０１９－４１６－１）号）の利益を主張する；
Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｍａｓａｈｉｒｏ Ａｒａｋｉ、およびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ号によって、 ２０２１年４月１９日に出願され、「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＤＥＶＩＣＥ ＵＳＩＮＧ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＴＥＣＨＮＩＱＵＥ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２１／２７９１４号（弁理士整理番号第 ３０７９４．０７６２ＷＯＵ１（ＵＣ ２０２０－７０６－２）号）であり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｍａｓａｈｉｒｏ Ａｒａｋｉ、およびＳｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａによって、２０２０年４月１７日に出願され、 「ＭＥＴＨＯＤ ＦＯＲ ＲＥＭＯＶＩＮＧ Ａ ＤＥＶＩＣＥ ＵＳＩＮＧ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＴＥＣＨＮＩＱＵＥ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮出願第６３／０１１，６９８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７６２ＵＳＰ１（ＵＣ ２０２０－７０６－１）号）の利益を主張する；
それらの出願の全てが、参照することによって本明細書に組み込まれる。
（発明の分野）
本発明は、半導体層を設置すること、またはホスト基板から分離することによって、半導体素子、主に、発光素子を製作する方法を簡略化する。
小サイズ発光ダイオード（ＬＥＤ）（マイクロＬＥＤまたはμＬＥＤとしても知られる）は、ミクロン寸法における無機ＬＥＤであり、かつ自己発光型であり、それは、μＬＥＤが、最高コントラスト比を達成し、ディスプレイパネル設計を簡略化することができることを意味する。最近、いくつかの研究が、１００～２００μｍのサイズにおけるμＬＥＤを液晶ディスプレイ（ＬＣＤ）内の背面光源として採用し、コントラスト比を高め、ＬＣＤアーキテクチャの複雑性を低減させ、視認角度および開口比等の他のディスプレイパラメータを改良することに関心を示している。μＬＥＤは、微視的スケールでサイズを決定されるので、各μＬＥＤは、モノクロディスプレイにおけるピクセルを表すか、または、３つの赤色、緑色、および青色μＬＥＤが、フルカラーディスプレイにおけるピクセルを形成する。加えて、μＬＥＤは、ＩｎＧａＮまたはＡｌＧａＩｎＰ等の十分に発達した無機半導体材料から成り、高ピーク輝度、優れたエネルギー効率、化学ロバスト性、および長動作寿命を含むＬＣＤおよび有機ＬＥＤ等の既存のディスプレイ技術より優れた利点を提供する。
ＩＩＩ族窒化物材料系の現在の焦点は、化学式ＧａｘＡｌｙＩｎｚＮから成り、式中、０≦×≦１、０≦ｙ≦１、０≦ｚ≦１、およびｘ＋ｙ＋ｚ＝１である。研究の注目の大部分は、ＩｎＧａＮ系μＬＥＤに当てられているが、ディスプレイ用途のためのＵＶ－ＡｌＧａＮ μＬＥＤに関するいくつかの研究も存在する。
ＩｎＧａＮ材料系の最も重要な利点のうちの１つは、ＧａＮおよびＩｎＮのバンドギャップが、それぞれ、３．４ｅＶおよび０．７ｅＶであり、ＩｎＧａＮの合金が、理論的に、可視スペクトル全体に及び得るので、発光波長可調整性であり、それは、量子井戸（ＱＷ）としても知られる活性領域内のインジウムとガリウムとの組成パーセンテージを変動させることによる。
加えて、特に、ディスプレイ用途のための現在のＩｎＧａＮ材料は、金属有機化学蒸着（ＭＯＣＶＤ）を使用して、サファイア（Ａｌ２Ｏ３）またはシリコン（Ｓｉ）基板上に成長させられる。反応器寸法に応じて、ウエハ直径は、サファイア基板のための２インチ～６インチまたはシリコン基板のための最大１８インチにスケーリングされることができ、このスケーラビリティは、低材料コストによる大量生産のために理想的である。
エピタキシャル側方過成長（ＥＬＯ）は、原理上、前述の基板のいずれにも採用され得、したがって、スケーラビリティが技法を適用することにおいて問題とならず、ＥＬＯは、素子層を直接異種テンプレート上に成長させることと比較して、より良好な結晶品質として知られている。
従来のＬＥＤ（少なくとも、一辺が３００μｍより大きい）は、活性領域内のキャリア濃度を低減させ、効率低下の影響を回避するために、通常、大きい上部発光面積素子設計を有する。この大きい発光面積に起因して、結晶欠陥等の非放射中心が、素子動作において主要な役割を果たさないこともある。しかしながら、発光面積が、約１００μｍ×１００μｍ～１０μｍ×１０μｍまたはさらにより小さいとき、発光層内の既存の欠陥は、性能を著しく低下させ得る。
サファイアまたはシリコン等の異種基板を使用するときのスケーラブル柔軟性に加え、従来のアプローチでは、レーザリフトオフ方法または他の損傷誘発方法が、製作された素子を異種基板から他の基板またはディスプレイパネルに除去するために採用され得るが、同種基板を利用することを報告する方法は、存在しない。さらに、高品質素子層を取得するために異種または異質基板と共に使用されるとき、レーザリフトオフ損傷を回避するために緩衝層またはシード層を含まなければならず、素子全体は、より厚くなるであろう。
μＬＥＤは、ディスプレイおよび他の出現する用途において、優れた潜在性を有するが、大量生産のための商業用製品が実現される前、対処される必要がある、いくつかの課題が存在する。ＩｎＧａＮ μＬＥＤの３つの本質的な問題は、サイズ依存効率、色域（長波長発光）、および集団移転技法である。
高品質μＬＥＤの生産は、それらのサイズ限界効率（（素子寸法のサイズが半導体層の結晶性欠陥に匹敵するときの非放射再結合の増加、または所与の素子寸法における欠陥の存在の増加に起因する）に起因して、問題となる。μＬＥＤの集団移転も、μＬＥＤディスプレイのディスプレイ製造業者にとって独特の問題であり、ピクセルを表す各赤色、緑色、および青色素子、および多数のピクセルが、ディスプレイ用途のために必要とされる。
集団移転のための多数の既存の方法にもかかわらず、理想的集団移転方法は、高収率およびデッドまたは欠陥ピクセルの選択性を伴う高速移転率を有するべきである。これは、特に、ディスプレイ構築者にとって困難である。
エラストマスタンプを使用して開発されたピックアンドプレース方法は、μＬＥＤを固体照明パッケージング内に移転するための標準的アプローチである。典型的ピックアンドプレース方法は、μＬＥＤディスプレイの移転のために好適であるが、デッドピクセルの選択性または回避、またはそれらをディスプレイパネル上に移転後のデッドピクセルの局所的修理が、数百万もの素子が関わるとき、必要である。
加えて、ディスプレイ用途のために、μＬＥＤ移転技術を進歩させることに加え、無機半導体の可撓性および透明基板上への異種統合のために、生物医学および光遺伝学を含む他の出現する用途も存在する。
一般に、Ｆａｂｒｙ－Ｐｅｒｏｔレーザとして知られる、端面発光レーザは、自動車照明、特殊照明、屋外および屋内照明、および可視光通信（Ｌｉ－Ｆｉ）用途等の多くの高エネルギー系用途に焦点を当てている。しかしながら、開発の大部分は、従来の様式でそれらを製作すること（最終製品上におけるホスト基板を含む）に焦点が当てられていた。
製造可能性、良質、非致命的許容誤差、最良特性、および、良好な収率の目標を充足する垂直共振器面発光レーザ（ＶＣＳＥＬ）を製作することにも、高い関心が集められている。分布ブラッグ反射器（ＤＢＲ）は、半導体微小共振器およびＶＣＳＥＬの形成における重要な基礎的要素である。エピタキシャルＧａＡｓ ＤＢＲ鏡における成功は、通信およびモバイル用途におけるＩＩＩ－Ｖ ＶＣＳＥＬの普遍的な展開への道を開いた。
しかしながら、ＧａＮ系青色ＶＣＳＥＬの同様の開発は、大量生産可能であるＤＢＲを調製することにおける課題によって妨げられている。ＧａＮ ＶＣＳＥＬ技術における重要な構成要素および障害は、ＤＢＲ鏡、特に、基板側へのＤＢＲ鏡の調製であることが認められている。さらに、半導体エピタキシャルＤＢＲまたは伝導性ＤＢＲは、電気的および熱的に伝導性に作製され、したがって、著しい利益をＶＣＳＥＬ性能にもたらし得る。
ホスト基板上の半導体エピタキシャルＤＢＲを採用することによって、連続したＶＣＳＥＬ構造を作製することへのアプローチが存在しているが、これは、多数の４分の１波長層対の要件に起因して、手間がかかる。例えば、格子整合されたＡｌＩｎＮ／ＧａＮまたはＡｌＧａＮ／ＧａＮ ＤＢＲのエピタキシャルＤＢＲに関して、少なくとも、３０以上の４分の１波長層対が、より良好な反射率を達成するために必要である。成分層間の格子パラメータにおける差異（高反射率のための対の要求される数に到達する前のＤＢＲの成長中の高引張または圧縮歪みにつながる）に起因して、ＡｌＧａＮ／ＧａＮ ＤＢＲの成長は、かなりの亀裂、形態学的劣化、または転位の発生にもすでに遭遇している。
結果として、垂直伝導性ＤＢＲまたはエピタキシャルＤＢＲを別個に伴うＶＣＳＥＬの利得媒体をスタックまたは積層することが理想的であろう。しかしながら、化学機械的研磨（ＣＭＰ）、またはレーザリフトオフ（ＬＬＯ、それは、エキシマレーザによる裏側照射を用いてＧａＮ ＬＥＤをサファイア基板から分離するために開発された）、または光電、または電気エッチング等の方法の使用が、ホスト基板から除去されるＶＣＳＥＬ利得媒体が所望のＤＢＲにスタックされ得るように、基板除去のための唯一の利用可能な方法である。
しかしながら、これらの方法は、それらを産業スケールで実装するとき、それら自身の限界を有する。例えば、ＬＬＯ方法は、エキシマレーザに対するＧａＮまたはＳｉ基板の不透明度に起因して、ＧａＮまたはＳｉ基板と機能せず、それは、バルクＧａＮ基板上に成長させられるＶＣＳＥＬ素子にとって深刻な限界である。
概して、基板除去は、層分離後、表面を平滑化し、空洞厚を微調整するためのフォローアップ研磨ステップを要求する。ウエハ全体にわたる良好な均一性を伴う研磨を通した空洞厚の精密な制御を達成することは、困難なタスクであり得る。
光電エッチングアプローチの使用は、バンドギャップ選択的エッチングプロセスを通して、微小共振器の厚さを精密に制御する利点を有するが、収率、制御能力、および基板を除去するための時間は、このアプローチを大量生産採用から妨げ得る。
エピタキシャルＤＢＲを開発することに関するＫｕｒａｍｏｔｏ ｅｔ ａｌ．， ＡＰＥＸ，１１，１１２１０１（２０１８）、および基板側における湾曲鏡アプローチを開発することに関するＨａｍａｇｕｃｈｉ ｅｔ ａｌ， ＡＰＥＸ，１２，０４４００４（２０１９）によって行われた研究は、製造可能性方法の限界のうちのいくつかを回避するこの業界からのいくつかの例である。
可視領域光エミッタの場合、ＧａＮ等のＩＩＩ族窒化物材料が、良質なＶＣＳＥＬを製作するために要求される。代替として、ＩＩＩ族窒化物テンプレートをＳｉ、サファイア、ＳｉＣ等の異質基板上で利用するアプローチも存在する。しかしながら、特に、誘導発光およびより小さい寸法の発光面積を伴う素子では、ミクロンレベル欠陥に耐えるために、非同種エピタキシまたはヘテロエピタキシではなく、同種エピタキシが提案されるであろう。
光を基板に対して垂直に発光するＶＣＳＥＬ素子のための良質な発光開口を製作する方法の必要もある。
米国特許第９，４０７，０６７Ｂ２号、および米国特許出願公開第２０１９／０１７３２６３Ａ１号（特許文献１）において、および刊行物Ｐｈｙｓ．Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２０１６，２１３，１１７０－１１７６において、Ｈａｍａｇｕｃｈｉ ｅｔ ａｌ．は、発光要素開口をＥＬＯ領域上に製作することについて述べている。しかしながら、大量生成および空洞の共振長間の不要な結晶品質が、素子の最終特性に影響を及ぼすこともある。
Ｈａｍａｇｕｃｈｉ ｅｔ ａｌ．は、曲面鏡アプローチも使用しているが、それは、依然として、空洞内の吸収損失を低減させるために基板薄化を必要とし、それは、産業規模で制御することが困難なプロセスであり得る。加えて、化学または機械的研磨による基板の除去または薄化は、手間がかかり、かつ収率に影響を及ぼすであろう。
Ｔａｋｅｓｈｉ ｅｔ ａｌ．， ＯＰＥＸ，Ｖｏｌ．２７，Ｉｓｓｕｅ １７，ｐｐ．２４７１７－２４７２３（２０１９）、および上記に相互参照されるＴａｋｅｓｈｉ Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ Ｌｉ、およびＤａｎｉｅｌ Ａ．Ｃｏｈｅｎによって２０１８年５月７日に出願され、「ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＶＩＮＧ Ａ ＳＵＢＳＴＲＡＴＥ」と題されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号、およびＧａｎｄｒｏｔｈｕｌａ ｅｔ ａｌ．， ＡＰＥＸ，Ｖｏｌ．１３，Ｎｕｍｂｅｒ ４，（２０２０）において、発光要素を基板上に製作後、基板を除去するためのロバストな方法が、実証された。この方法は、ＥＬＯウィングを発光開口として、およびＥＬＯウィングの成長制限マスク上の素子層の平滑層表面をＳｉ、ＳｉＣ、ＧａＮ等上のＡｌＮ／ＧａＮ ＤＢＲ等の外部キャリアの熱または／および伝導性ＤＢＲのための接合補助表面として利用した。
それにもかかわらず、当技術分野において、半導体素子を実現するために、改良された移転プロセスの必要性が残っている。本発明は、それらの必要性を充足する。
米国特許出願公開第２０１９／０１７３２６３号（明細書）
上で説明される従来技術における限界を克服し、本明細書の熟読および理解に応じて明白となるであろう他の限界を克服するために、本発明は、半導体層をホスト基板上に製作し、次いで、半導体層をホスト基板から分離する方法を開示し、ホスト基板は、製作および分離された半導体層の材料を含む同種または異質基板またはテンプレートであることができる。製作および分離は、ＩＩＩ族窒化物ＥＬＯ層のウィングにおいて実施され、それによって、これらの層上に、転位密度および積層欠陥の観点から、良好な結晶品質を有する素子をもたらす。
本発明は、μＬＥＤ等の小サイズＬＥＤの集団移転、ディスプレイパネル上のμＬＥＤの局所的修理、および端面発光レーザ素子における改良された収率のための解決策を提供し、二重クラッディングレーザ素子等の革新的設計も実現し、少なくとも１つの完全伝導性ＤＢＲ鏡を伴うＶＣＳＥＬ素子の共振空洞をスタックすることにおいて有用である。
本発明は、ＥＬＯおよびエッチングを使用して、ホスト基板との最小限の連結を伴って、または伴わず、半導体素子層をホスト基板上に設置または配置することから開始する。いったん半導体素子層が、ホスト基板との最小限の連結を伴って、または伴わず、ホスト基板から切り離されると、μＬＥＤ、端面発光レーザ、およびＶＣＳＥＬを含むいくつかの独特の素子が、実現されることができる。
本発明は、より良好な結晶品質および改良された効率のために、素子層の材料に類似する同種ホスト基板、またはＳｉ、ＳｉＣ、サファイア、Ｇａ２Ｏ３、ＩＩＩ族窒化物テンプレート、またはＥＬＯ含有ＩＩＩ族窒化物テンプレート基板等の異質基板のいずれかを使用して、実現されることができる。代替として、このアプローチは、任意の半導体材料系に対して採用されることができる。
具体的に、本発明は、以下のステップを実施する：ＩＩＩ族窒化物ＥＬＯ層が、ＥＬＯ方法を使用して、ホスト基板上に、成長制限マスクを使用して、成長させられる。ＩＩＩ族窒化物ＥＬＯ層は、ＩＩＩ族窒化物ＥＬＯ層ではない領域と比較して、低減させられた転位密度を伴う領域となることが意図される。マイクロＬＥＤの発光領域、または端面発光レーザの利得媒体（隆起）、またはＶＣＳＥＬの発光開口は、少なくとも、部分的に、良好な結晶品質層が保証され得るように、ＩＩＩ族窒化物ＥＬＯ層のウィングに制限される。端面発光レーザ、例えば、二重クラッド端面発光レーザ、またはＶＣＳＥＬの少なくとも１つのＤＢＲ鏡、または微小共振器ＬＥＤ（少なくとも１つのＤＢＲ鏡がクロストークを最小化するために設置される）の場合、依然として、さらなる後工程プロセスの必要性が存在する。ＶＣＳＥＬの場合、好ましくは、発光開口は、ＩＩＩ族窒化物ＥＬＯ層のウィング内に完全に作製される。μＬＥＤの場合、前工程プロセスにおいて、ｐ－パッドおよびｎ－パッドが、ＩＩＩ族窒化物ＥＬＯ層のウィング上に仕上げられ得、次いで、素子は、分離および切り離されるが、ホスト基板からリフトオフされない。
切り離された素子は、非常に最小限の連結を伴って、または連結を全く伴わずに、ホスト基板上に残り、したがって、後処理のために、またはパッケージングに備えて、それらをホスト基板からリフトオフすることは、ＬＬＯまたは研磨等の過酷なリフトオフ方法を要求しない。素子は、エラストマスタンプによって、または真空チャックによって、または接合によって、またはそれらを別個のキャリア基板に付着させることによってのいずれかにおいて、基板から除去されることができる。
本発明は、異種または異質基板から除去されるときでも、ＩＩＩ族窒化物素子層の背面における損傷を回避することができる。この損傷のない除去方法は、μＬＥＤをその異種または同種基板から他の基板、例えば、機械的に可撓性または光学的に透明基板に移転するとき、非常に有益であり得る。
端面発光レーザの場合、レーザ素子が、ホスト基板（例えば、ウエハ）上に残っている場合でも、それらは、ホスト基板の堅さを低減させる、最小限の連結を伴って、または連結を全く有することなく、素子の形態において、ホスト基板から切り離される。概して、良好なヒートシンクのために、またはファセット劈開およびファセットコーティング等のさらなる処理のために、堅いホスト基板を含む素子を別のキャリアに接合すること、または付着させることは、基板の撓みをもたらし、いくつかのプロセス破損につながる。しかしながら、本発明では、素子は、ホスト基板から切り離されるので、本発明は、いくつかの素子を選択的に採取し、それらをヒートシンクキャリアに付着させ、素子を全て一緒に密集させるのではなく、より多くのヒートシンク面積を配分することができる。ウエハ－スケール接合プロセスは、ホスト基板上の切り離された素子の可撓性に起因して、収率も改善する。
二重クラッドレーザのような特殊設計の場合、例えば、スパッタリングまたは化学蒸着を使用した、エピタキシャルクラッディング層または外部から調製されるクラッディング層が、表面活性化接合によって、または接合補助層を通してのいずれかにおいて、除去された素子の背面に付着させられることができる。特に、ＩＩＩ族窒化物ＥＬＯ層の背面は、これらの層の表面がＥＬＯ方法において使用される成長制限マスクの表面の複製であるので、粗度約＜２ｎｍを伴う界面を有する。この粗度は、誘電多重層またはエピタキシャル多重層等の外部クラッドまたは伝導性ＤＢＲ鏡を含む別のキャリアウエハを接合するために、単純表面活性化を可能にし得る。本発明は、理想的に、ＩＩＩ族窒化物ＥＬＯ層がそのような表面活性化接合プロセスのために十分に平滑であるので、ＤＢＲ、クラッディング層、または外部クラッディングを素子の背面に接合するとき、中間層を回避することに役立ち得、表面活性化接合は、プラズマをキャリアまたは基板表面に露出させるための方法を含み得る。
成長制限マスクおよびＩＩＩ族窒化物ＥＬＯ層における界面は、重度の化学処理を伴わずに、ＤＢＲ鏡を製作するために、または付着させるために十分に平滑である。一緒に島状ＩＩＩ族窒化物半導体層を構成するＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層は、基板から除去され、ＤＢＲ鏡が、ＥＬＯ ＩＩＩ族窒化物層のウィングの背面に付着させられ、それは、成長制限マスクとＥＬＯ ＩＩＩ族窒化物層との間に供与される界面となる。製作されるとき、ＩＩＩ族窒化物ＥＬＯ層のウィング上のμＬＥＤは、さらなる処理のために、単純ＰＤＭＳスタンプ、または真空チャック、またはキャリアプレートに付着させられる糊等を用いて、異なるキャリア上に移転されることができる。ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作される端面発光レーザが、より良好な熱管理体系上に移転されることができるか、または、端面発光レーザの利得媒体は、製作されるとき、二重クラッド層とともにスタックされることができる。
島状ＩＩＩ族窒化物半導体層を形成するために使用されるＥＬＯ方法は、ＶＣＳＥＬ素子の厚さ、したがって、空洞長を正確に制御するために、有機金属気相堆積法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）等による成長を含み得る。ＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層は、島状ＩＩＩ族窒化物半導体層のうちの１つ以上のものが棒体（半導体棒体または素子の棒体として知られる）を形成するようにサイズを決定される。こうすることによって、ほぼ同一の素子が、自己集合アレイ内に互いに隣接して製作されることができ、したがって、統合によって、スケール拡大が、より容易に行われることができる。代替として、ＩＩＩ族窒化物ＥＬＯ層は、それらが後に素子の棒体または個々のチップに分割され得るように、最初に合体するように作製されることができる。
そのような棒体の全ての素子は、適切な製作プロセスを設計することによって、別個に、または他の素子とともに、扱われることができる。例えば、モノリシック統合のために、そのような棒体のための共通カソードまたはアノードを作製し得るか、または、フルカラーディスプレイ用途のために、個々の素子にアドレスすることができる。その結果、高収率が、取得されることができる。
本発明は、材料系に関係なく機能し、青色および緑色ピクセルは、概して、ＩＩＩ族窒化物材料系から作製される一方、赤色ピクセルは、概して、ＡｌＩｎＧａＰ材料系から作製される。本発明は、高品質発光層だけではなく、現在のディスプレイ用途のための簡略化された移転またはピクセル修理システムを提供することも狙いとする。
本発明に説明される簡略化された製作プロセスは、μＬＥＤディスプレイのための局所的ピクセルを修理すること、端面発光Ｆａｂｒｙ－Ｐｅｒｏｔレーザを実現すること、収率を改良するために改良された熱特性およびより小さい占有面積を伴う端面発光レーザ素子を実現すること、またはホスト基板を除去することによって複雑な二重クラッディング薄端面発光レーザを実現すること、またはＶＣＳＥＬのための垂直伝導性ＤＢＲ鏡をスタックすることを行う方法を提供する。
さらに、本発明は、ヘテロ基板を使用して、棒体を形成する、島状ＩＩＩ族窒化物半導体層を成長させることができる。例えば、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等のヘテロ基板上に成長させられる、ＧａＮテンプレートが、本発明において使用されることができる。
さらに、ＥＬＯ方法は、ヘテロ基板を使用するときの重要な問題である転位密度および積層欠陥密度を著しく低減させることができる。
本発明は、ＥＬＯと基板除去技法を組み合わせ、より良好な熱的に管理される素子、これらの素子がＩＩＩ族窒化物ＥＬＯ層のウィング上に実現され得るので、従来のサイズの少なくとも、２分の１のより小さい占有面積の素子、および、発光に対して垂直の表面、すなわち、端面発光素子の上部および底部上にクラッディングを採用するために基板の除去を要求するより独特の素子を実現する方法を提供する。
したがって、本発明は、ヘテロ基板の使用で生じる多くの種類の問題を同時に解決することができる。例えば、レーザ素子では、成長制限マスクとＩＩＩ族窒化物ＥＬＯ層との間の界面は、共振器のためのファセットとして使用されることができる。
本発明の重要な側面は、以下を含む。
・レーザリフトオフが使用されないため、損傷が、発生されない。レーザリフトオフを使用するとき、素子層厚は、レーザからの損傷を回避するために、いくつかの厳しい許容範囲を有するが、本発明のプロセスは、損傷によって限定されない。
・損傷のない分離プロセスが、同種および異種基板を含む任意の種類の基板に適用され得る。
・選択された素子がホスト基板から抽出され得るので、素子を移転するためのプロセスを向上させる。
・真空プロセスまたはスタンププロセスが、素子の選択性を可能にする。
・本発明は、素子の発光面積をＩＩＩ族窒化物ＥＬＯ層のウィング上に製作し、それによって、より良好な結晶品質を発光面積内に提供し、それは、性能を改良する。
・本発明は、産業上の必要性のための製造可能性をスケール拡大するために、Ｓｉ、ＳｉＣ、サファイア、テンプレート基板、ＥＬＯ支援半導体基板等の異質基板を利用することができる。
・本発明は、ＩＩＩ族窒化物ＥＬＯ層のウィングに制限されたより小さい占有面積の素子を作製することによって、収率を増加させるために利用されることができる。
・Ｆａｂｒｙ－Ｐｅｒｏｔレーザまたは端面発光レーザが、端面発光レーザ素子がホスト基板から除去された状態で、熱管理体系を促進することによって、より良好に作製されることができる。
・撓み等のウエハ間接合問題は、本発明が、典型的に、より良好な熱伝導性キャリアである外部キャリアにホスト基板からの別々または分離された素子を接合するので、回避されることができる。また、別々の素子を外部キャリアに一緒に付着させる（それは、キャリア上の利用可能な熱拡散を制限する）代わりに、より多くの熱空間が、選択的移転によって、キャリア上の各素子に配分されたことができる。
・発光表面の両側または発光に対して垂直な表面上へのクラッドスタック等の複雑な設計。
・端面発光レーザが、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作されることができ、隆起は、電気特性および寿命を改良するために、最小欠陥密度を伴う領域内に設置されることができる。
・二重クラッド端面発光レーザが、製作されることができ、エピタキシャルクラッディング層が、ＥＬＯ方法の間およびその後、レーザ素子構造に沿って成長させられることができ、切り離されたウィング（レーザ素子）を移転した後、素子の追加の層が、クラッディング層にエッチングされることができる。例えば、ＡｌＮが、エピタキシャルクラッディング層として使用されることができる。
・素子の発光開口が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に作製されることができ、それは、欠陥および積層欠陥の観点から、本来の基板上に直接作製される発光開口より良好な結晶品質を提供する。
・ＶＣＳＥＬの共振空洞長は、本来の基板上で薄化または化学方法の複雑な技法を使用するのではなく、エピタキシャルに制御されることができる。
・ＶＣＳＥＬ空洞のＤＢＲ鏡のうちの少なくとも１つが、ＩＩＩ族窒化物ＥＬＯ層のウィング上に設置され得、ＤＢＲ鏡は、ＩＩＩ族窒化物ＥＬＯ層を基板から分離後、ＩＩＩ族窒化物ＥＬＯ層の背面上に設置され得る。ＩＩＩ族窒化物ＥＬＯ層の背面の表面は、非常に平滑であり、したがって、反射するときの光散乱の限界に起因して、ＶＣＳＥＬ素子のためのＤＢＲ鏡を作製するために好適である。
・本発明では、共振空洞ＶＣＳＥＬのためのＤＢＲ鏡のための表面の調製は、成長制限マスクのみを使用する。
・本発明は、ＶＣＳＥＬのための長共振空洞が所望されるとき、曲面鏡を作製するために適用されることができる。
・本発明は、ＩＩＩ族窒化物ＥＬＯ層をそのホスト基板から除去した後、ＤＢＲ鏡のうちの１つを設置することによって、ＩＩＩ族窒化物ＥＬＯ層の応力緩和を実現する方法を含み、それは、亀裂のないかつ長寿命の素子をもたらす。
・基板は、素子の次のバッチのためにリサイクルされることができる。
・この方法は、本来の基板の結晶配向から独立する。
この方法を使用するいくつかの可能な設計が、以下の本発明の詳細な説明に図示される。本発明は、半導体素子を上記に記載される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利点を有する。
ここで、同様の参照番号が、全体を通して対応する部分を表す図面を参照する。
図１は、本発明の一実施形態による基板、成長制限マスク、非合体ＩＩＩ族窒化物エピタキシャル側方過成長（ＥＬＯ）層、および合体させられたＩＩＩ族窒化物ＥＬＯ層の概略図である。
図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が一緒に島状ＩＩＩ族窒化物半導体層を形成することを図示する。 図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が一緒に島状ＩＩＩ族窒化物半導体層を形成することを図示する。 図２Ａ、２Ｂ、および２Ｃは、本発明の一実施形態によるＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が一緒に島状ＩＩＩ族窒化物半導体層を形成することを図示する。
図３は、ＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層が、任意の接触を伴わずに、ホスト基板から切り離され、基板の開放エリアが、切り離された素子を保持するための弱い連結として使用され、フック層が、切り離された素子を基板に付着させられたままに保つための固定プロセスを補助することを図示する。
図４は、マイクロＬＥＤ、端面発光レーザ、およびＶＣＳＥＬを含む前工程プロセスが終了した素子と、切り離されたＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層をホスト基板から除去するために使用されるツールとを図示する。
図５は、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作される可能な素子の概略図を含む。
図６は、ＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層から製作されるμＬＥＤ素子を製作および解放するためのプロセスを図示する。
図７は、端面発光レーザ素子をＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層から製作および解放するためのプロセスを図示する。
図８は、ＶＣＳＥＬ素子をＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層から製作および解放するためのプロセスを図示する。
図９は、二重クラッド端面発光レーザの構成要素の概略図であり、ｎ－側のクラッディングが、ＩＩＩ族窒化物ＥＬＯ層のウィングの界面上に外部から付着させられる。
図１０は、外部から付着させられたクラッド端面発光レーザをＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層から製作および解放するためのプロセスを図示する。
図１１Ａ、１１Ｂ、１１Ｃ、および１１Ｄは、ＩＩＩ族窒化物ＥＬＯ層をホスト基板から分離するための切り離しプロセスの概略図と、ホスト基板と接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とである。 図１１Ａ、１１Ｂ、１１Ｃ、および１１Ｄは、ＩＩＩ族窒化物ＥＬＯ層をホスト基板から分離するための切り離しプロセスの概略図と、ホスト基板と接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とである。 図１１Ａ、１１Ｂ、１１Ｃ、および１１Ｄは、ＩＩＩ族窒化物ＥＬＯ層をホスト基板から分離するための切り離しプロセスの概略図と、ホスト基板と接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とである。 図１１Ａ、１１Ｂ、１１Ｃ、および１１Ｄは、ＩＩＩ族窒化物ＥＬＯ層をホスト基板から分離するための切り離しプロセスの概略図と、ホスト基板と接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とである。
図１２Ａは、切り離されたＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層を標的のパターン化されたキャリア上に移転するためのエラストマスタンププロセスを図示する。
図１２Ｂは、スピンオンガラス（ＳｏＧ）レジスト材料を使用して、切り離されたＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層を移転するためのプロセスを図示する。
図１２Ｃおよび１２Ｄは、移転された極性ｃ－面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。 図１２Ｃおよび１２Ｄは、移転された極性ｃ－面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。
図１２Ｅおよび１２Ｆは、移転された半極性２０－２１平面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。 図１２Ｅおよび１２Ｆは、移転された半極性２０－２１平面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。
図１２Ｇおよび１２Ｈは、移転された非極性１０－１０平面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。 図１２Ｇおよび１２Ｈは、移転された非極性１０－１０平面ＩＩＩ族窒化物ＥＬＯ層およびその界面表面粗度を図示する。
図１２Ｉは、ＩＩＩ族窒化物ＥＬＯ層の界面のための表面効果方略を図示する。
図１３は、ＩＩＩ族窒化物ＥＬＯ層を分離し、開放エリアにおける弱い連結を使用して、それらをホスト基板に固定するための切り離しプロセスの概略図を含む。
図１４Ａおよび１４Ｂは、ＩＩＩ族窒化物ＥＬＯ層を分離し、フック層を使用して、それらをホスト基板に固定するための切り離しプロセスの概略図と、ホスト基板との接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とを含む。 図１４Ａおよび１４Ｂは、ＩＩＩ族窒化物ＥＬＯ層を分離し、フック層を使用して、それらをホスト基板に固定するための切り離しプロセスの概略図と、ホスト基板との接触を伴わないＩＩＩ族窒化物ＥＬＯ層の切り離しの実験実証からの画像とを含む。
図１５は、２つの異なるアプローチを用いて、ＩＩＩ族窒化物ＥＬＯ層を分離し、フック層を使用して、それらをホスト基板に固定するための切り離しプロセスの概略図を含む。
図１６Ａおよび１６Ｂは、端面発光レーザ素子をＩＩＩ族窒化物ＥＬＯ層のウィング上で分離し、素子を外部クラッディングテンプレートキャリアに付着させ、二重クラッドレーザを実現するためのプロセスの概略図を含む。 図１６Ａおよび１６Ｂは、端面発光レーザ素子をＩＩＩ族窒化物ＥＬＯ層のウィング上で分離し、素子を外部クラッディングテンプレートキャリアに付着させ、二重クラッドレーザを実現するためのプロセスの概略図を含む。
図１７Ａおよび１７Ｂは、ＶＣＳＥＬ素子をＩＩＩ族窒化物ＥＬＯ層のウィング上で分離し、素子を外部ＤＢＲ鏡テンプレートキャリアに付着させるためのプロセスの概略図を含む。 図１７Ａおよび１７Ｂは、ＶＣＳＥＬ素子をＩＩＩ族窒化物ＥＬＯ層のウィング上で分離し、素子を外部ＤＢＲ鏡テンプレートキャリアに付着させるためのプロセスの概略図を含む。
図１７Ｃは、ＳｉＣキャリア上のＤＢＲ鏡テンプレートを図示し、ＤＢＲは、ＡｌＮ／ＧａＮまたはＡｌ（Ｇａ）Ｎ／ＧａＮ層から成る。
図１７Ｄは、ＤＢＲ層をＧａＮ基板上に調製し、ＰＥＣプロセスを使用して、それらを熱伝導性キャリア上に移転するための概略図を含む。
図１７Ｅは、多孔性ＧａＮテンプレートを除去されたＶＣＳＥＬ素子の界面に第２のＤＢＲ層として付着させるための概略図である。
図１８は、ホスト基板から選択的に採取された素子層のためにより多くの空間を配分するための概略図である。
図１９Ａは、切り離されたＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層をホスト基板から採取するための真空チャックの設計である。
図１９Ｂは、真空チャックを使用して切り離されたＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層をホスト基板から採取するためのプロセスである。
図１９Ｃは、界面上でのさらなる後工程処理のために、ＩＩＩ族窒化物ＥＬＯ層およびＩＩＩ族窒化物素子層を含む真空チャックを利用するための概略図である。
図１９Ｄは、真空チャックを利用して、ディスプレイ等の標的化された用途上での欠陥素子を局所的に修理するための概略図である。
図２０は、エラストマＰＤＭＳスタンプを利用して、選択された素子を採取するための概略図である。
図２１は、接合されるべき素子が、ホスト基板からの分離に起因して、弛緩状態にある、ウエハスケール接合プロセスの利益を図示する概略図を含む。
図２２は、本発明の移転プロセスを使用してより大きいスケールウエハを実現するための概略図を含む。
図２３は、相補型金属酸化膜半導体（ＣＭＯＳ）集積回路（ＩＣ）ウエハ上へのμＬＥＤのためのモノリシック付着プロセスのフローチャートおよび概略図である。
図２４は、複数の素子をＩＩＩ族窒化物ＥＬＯ層のウィングから抽出するためのシナリオにおいて使用される基板、成長制限マスク、非合体ＩＩＩ族窒化物ＥＬＯ層、および合体させられたＩＩＩ族窒化物ＥＬＯ層の概略図を含む。
図２５Ａ、２５Ｂ、および２５Ｃは、本発明を使用してＶＣＳＥＬ素子のための製作シナリオを図示するフローチャートおよび概略図である。 図２５Ａ、２５Ｂ、および２５Ｃは、本発明を使用してＶＣＳＥＬ素子のための製作シナリオを図示するフローチャートおよび概略図である。 図２５Ａ、２５Ｂ、および２５Ｃは、本発明を使用してＶＣＳＥＬ素子のための製作シナリオを図示するフローチャートおよび概略図である。
図２６は、本発明による半導体素子を製作する方法を図示するフローチャートである。
以下の好ましい実施形態の説明では、本発明が実践され得る具体的実施形態が、参照される。他の実施形態も、利用され得、構造的変更が、本発明の範囲から逸脱することなく成され得ることを理解されたい。
（概要）
本発明は、ＥＬＯ方法を使用して、μＬＥＤ、端面発光レーザ、およびＶＣＳＥＬを含む発光素子等の半導体素子を製作する方法を説明し、ＩＩＩ族窒化物半導体層が、直接接触を伴わずに、またはホスト基板と非常に繊細な接触を有することなく、ホスト基板上に残っている。ＥＬＯ方法に依拠するので、本発明は、Ｓｉ、ＳｉＣ、サファイア等の異質基板、半導体層のテンプレート、またはＥＬＯエンジニアリングされた層およびテンプレートを含む基板に容易に適用可能である。
本発明は、微小共振器μＬＥＤ、端面発光レーザ、およびＶＣＳＥＬを含むμＬＥＤを製作および移転する方法を開示し、大量生産のための許容度が高い設計およびより良好な熱特性を狙いとする。本発明は、湾曲ＤＢＲ鏡を素子のｐ－側またはｎ－側のいずれか上に組み込むことができるか、または、平面ＤＢＲ設計に加え、埋め込まれたたＤＢＲ設計を組み込むことができる。
本発明は、以下のアプローチを包含する：
１．μＬＥＤまたは微小共振器ＬＥＤが、良好な結晶品質を有するＩＩＩ族窒化物ＥＬＯ層のウィング上に製作され、ホスト基板から切り離され、次いで、選択的に採取されるか、または、ディスプレイ背面パネル等のキャリア上に移転されることができる。
２．端面発光レーザの利得媒体が、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作されることができ、レーザ素子は、ホスト基板から分離されることができ、素子は、採取され、ヒートシンクキャリア上に設置されるか、または、ヒートシンクに恒久的に付着させられることができる。
３．二重クラッド端面発光レーザのクラッディング層のうちの１つが、例えば、ＡｌＮを使用して、エピタキシャルに成長させられ、次いで、導波管、量子井戸、ｐ－型およびｎ－型層を含む素子構造全体が、製作されることができる。利得媒体は、ＩＩＩ族窒化物ＥＬＯ層のウィング上に製作されることができ、素子は、ホスト基板上で切り離されることができ、素子は、キャリアに付着させられることができ、次いで、素子は、少なくとも、エピタキシャルに成長させられたクラッディング層を露出させるまで、背面から研磨されることができる。
４．平面ＤＢＲ鏡を伴う短空洞ＶＣＳＥＬが、製作されることができ、開口場所は、より良好な結晶品質のために、ＩＩＩ族窒化物ＥＬＯ層のウィング上に作製される。
５．長空洞ＶＣＳＥＬが、湾曲ＤＢＲ鏡を用いて製作されることができ、それは、反射された光を開口の中に戻るように集束させることによって、回折損失を低減させる。長空洞は、より良好な熱管理、および増加させられた寿命、出力電力、および効率のために有用であり得る。長空洞ＶＣＳＥＬは、特に、時として、熱放散が良好ではない誘電層ＤＢＲを空洞の両側で使用するＧａＮ系ＶＣＳＥＬと比較して、熱を効果的に活性層から水平方向に放散することができる。
６．短空洞または長空洞埋め込み光反射ＤＢＲ鏡設計が、より良好な熱性能のために使用されることができる。この設計は、合体に起因する、不要な結晶品質を回避する。
以下の例では、μＬＥＤを実現するプロセスおよび移転プロセスが、説明される。
図１は、概略図１００Ａおよび１００Ｂを使用して、方法を図示する。この方法は、最初に、バルクＧａＮ基板１０１等のＩＩＩ族窒化物系基板１０１を提供する。
概略図１００Ａでは、成長制限マスク１０２が、ＩＩＩ族窒化物系基板１０１上またはその上方に形成される。具体的に、成長制限マスク１０２は、直接、基板１０１と接触して配置されるか、または、間接的に、ＭＯＣＶＤ等によって成長させられた中間層を通して、配置され、中間層は、基板１０１上に堆積させられたＩＩＩ族窒化物系半導体層またはテンプレートから作製される。
成長制限マスク１０２は、絶縁体フィルム（例えば、例えば、プラズマ化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等によって、基部基板１０１上に堆積させられるＳｉＯ２フィルム）から形成されることができ、ＳｉＯ２フィルムは、所定の光マスクを使用してフォトリソグラフィによってパターン化され、次いで、開口部エリア１０３および無成長領域１０４（パターン化される場合とそうではないこともある）を含むようにエッチングされる。本発明は、成長制限マスク１０２としてＳｉＯ２、ＳｉＮ、ＳｉＯＮ、スズ等を使用することができる。
ＧａＮ系層１０５等のエピタキシャルＩＩＩ族窒化物層１０５が、ＥＬＯ方法を使用して、ＧａＮ基板１０１および成長制限マスク１０２上に成長させられる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、最初に、ＩＩＩ族窒化物系基板１０１上の開口部エリア１０３内で、次いで、開口部エリア１０３から成長制限マスク１０２の上を覆って側方に生じる。ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、隣接する開口部エリア１０３におけるＩＩＩ族窒化物ＥＬＯ層１０５が成長制限マスク１０２の上部で合体し得る前、停止させられ、または中断され得、この中断された成長は、隣接するＩＩＩ族窒化物ＥＬＯ層１０５間に無成長領域１０４をもたらす。代替として、ＩＩＩ族窒化物ＥＬＯ層１０５の成長は、概略図１００Ｂに示されるように、継続され、近隣ＩＩＩ族窒化物ＥＬＯ層１０５と合体し、それによって、出合った領域に、増加させられた欠陥の合体させられた領域１０６を形成し得る。
図２Ａ、２Ｂ、および２Ｃでは、概略図２００ａ、２００ｂ、２００ｃ、２００ｄ、および２００ｅは、追加のＩＩＩ族窒化物素子層１０７が、ＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に堆積させられる方法を図示し、追加のＩＩＩ族窒化物素子層１０７は、活性領域１０７ａ、ｐ－型層１０７ｂ、電子遮断層（ＥＢＬ）１０７ｃ、およびクラッディング層１０７ｄ、および他の層を含み得。
ＩＩＩ族窒化物ＥＬＯ層１０５は、１つ以上の平坦表面領域１０８と、無成長領域１０４に隣接したその縁における層屈曲領域１０９とを含む。平坦表面領域１０８の幅は、少なくとも、５μｍ、最も好ましくは、３０μｍ以上である。
素子１１０の発光活性領域１０７ａは、平坦表面領域１０８、好ましくは、開口部エリア１０３と縁部分１０９との間で処理される。そうすることによって、素子１１０の棒体は、概略図２００ｄおよび２００ｅに示されるように、棒体の長さに沿って、開口部エリア１０３の両側に双子またはほぼ同一の発光開口のアレイを保有するであろう。
発光領域を基板１０１から除去するための多くの方法が存在する。例えば、本発明は、発光素子を除去するために、ＥＬＯ方法を利用することができる。本発明では、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合強度は、成長制限マスク１０２によって弱められている。この場合、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接合エリアは、開口部エリア１０３であり、開口部エリア１０３の幅は、ＩＩＩ族窒化物ＥＬＯ層１０５より狭い。その結果、接合エリアは、成長制限マスク１０２によって低減させられ、それによって、この方法は、エピタキシャル層１０５、１０７を除去するために好ましい。
一実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５は、図１における概略図１００ｂに示されるように、互いに合体することを可能にされる。ＩＩＩ族窒化物ＥＬＯ層１０５が合体した後、後続のＩＩＩ族窒化物素子層１０７が、堆積させられる。発光要素開口が、合体させられた領域１０６および開口部エリア１０３から離れるように、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に製作される。次いで、ＩＩＩ族窒化物素子層１０７は、図３における概略図３００ａ、３００ｂ、および３００ｃに示されるように、例えば、ドライエッチングまたはレーザスクライビング等を使用して、分割されることができる。図３における概略図３００ａに示されるように、分離距離Ｓは、開口部エリア１０３の上方にある一部をエッチングした後の隣接するＩＩＩ族窒化物ＥＬＯ層１０５間の距離である。さらに、分離領域の幅は、分離距離Ｓとして定義される。上で述べられた発光開口は、分離領域外に位置する。好ましくは、発光開口の縁は、分離領域の縁から３μｍを上回る。
図３における概略図３００ａから分かるように、ＩＩＩ族窒化物素子層１０７は、ホスト基板１０１との連結を示さないが、依然として、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間のファンデルワールス力またはある程度の弱い干渉力のよって、ホスト基板１０１上に保持される。しかしながら、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５を固定するために、２つのタイプの弱い連結パターン、すなわち、補助層３０１またはフック層３０２が、概略図３００ｂおよび３００ｃに示されるように、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から分離するために、与えられることができる。
本発明における典型的製作ステップは、下記にさらに詳細に説明される：
ステップ１：複数の縞状開口部エリア１０３を伴う成長制限マスク１０２を基板１０１上に、直接または間接的に形成し、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板１０１は、ヘテロ基板であるか、または、基板１０１は、調製されたテンプレートである。
ステップ２：成長制限マスク１０２を使用して、成長が成長制限マスク１０２の縞状開口部エリア１０３と平行方向に延びるように、複数のエピタキシャル層１０５、１０７を基板１０１上に成長させ、ＩＩＩ族窒化物ＥＬＯ層１０５は、一実施形態では、合体しない。しかしながら、合体させられたＩＩＩ族窒化物ＥＬＯ層１０５が、別の実施形態において使用され得る。
ステップ３：従来の方法によって、主に、平坦表面領域１０８であるＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に素子１１０を製作し、例えば、ＶＣＳＥＬの場合、光反射性要素構造（ＤＢＲ）、ｐ－電極、ｎ－電極、パッド等が、所定の位置に堆積させられ、同様に、μＬＥＤの場合、ｐ－電極、ｎ－電極、パッド等が、堆積させられる。
ステップ４：素子１１０ユニットを分離するための構造を形成し、素子１１０は、互いに、かつホスト基板１０１から分離され、必要に応じて、弱い連結３０１、３０２が、分離されたＩＩＩ族窒化物素子層１０７を固定するために確立されることができる。
分離プロセスでは、ＩＩＩ族窒化物ＥＬＯ層１０５の開放領域は、図２に示されるように、領域１ ２０１と称され、近隣ＩＩＩ族窒化物ＥＬＯ層１０５のウィングが出合うことも、出合わないこともある、ウィング領域は、領域２ ２０２と称される。非合体ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７内の領域２ ２０２は、少なくとも、屈曲部分１０９を含む。
領域１ ２０１および領域２ ２０２は、必要に応じて、少なくとも成長制限マスク１０２を露出させるためにエッチングされ、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、個々の素子１１０に分割されるか、または、素子１１０の群として一緒にされる。成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の弱ファンデルワールス力または未知の相互作用力が、図３における概略図３００ａに示されるように、領域１および２ ２０１、２０２をエッチングした後、ＩＩＩ族窒化物ＥＬＯ層１０５がホスト基板１０１と全く接触していない場合でも、ＩＩＩ族窒化物素子層１０７がホスト基板１０１から分離することを妨げることに役立ち得る。ＩＩＩ族窒化物ＥＬＯ層１０５は、溶媒洗浄、ＵＶオゾン暴露等のプロセスのために、依然として、ホスト基板１０１の成長制限マスク１０２上に残っていることが確認されている。したがって、ＲＩＥまたは他の技法を使用した分離後のＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７の洗浄は、残留物を除去することに役立ち、エッチング損傷から回復するための接合プロセスまたは化学処理のための表面を調製することにも役立ち得る。これは、プロセス時間およびコストを低減させることにおける大きな利点である。
代替として、図３における概略図３００ｂおよび３００ｃに示されるように、ホスト基板１０１と接続する補助層３０１またはフック層３０２は、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１に固定することができ、これらの層３０１、３０２は、超音波で、または機械的に容易に除去されることができる。フック層３０２は、好ましくは、誘電層であることができ、例えば、ＳｉＯ２が、新しく設置された誘電層が成長制限マスク１０２の露出させられた部分上に位置するように、素子１１０間に設置され得る。補助層３０１またはフック層３０２の強度は、新しく設置される誘電層の厚さによって制御されることができる。
ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ、ＳｉＯＮｘ、ＡｌＯＮｘ、ＴａＯｘ、ＺｒＯｘ、ＡｌＮｘ、ＴｉＯｘ、ＮｂＯｘ等（ｘ＞０）の多くの種類の材料が、フック層３０２として使用されることができる。フック層３０２は、ＩＩＩ族窒化物ＥＬＯ層１０５を基板１０１から除去した後、フック層３０２を除去する必要がないであろうから、素子１１０の活性層１０７ａからの光に関して透明層であることが好ましい。代替として、フック層３０２は、絶縁層であり得る。フック層３０２が、絶縁層ではなく、フック層３０２が、素子１１０のｐ－型層およびｎ－型層を接続する場合、それは、最終的に、短絡回路をもたらし、この場合、フック層３０２は、除去される必要がある。
さらに、ＡｌＯＮｘ、ＡｌＮｘ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＮ、ＳｉＯＮは、素子１１０、特に、エッチングされたＧａＮの表面を不動態化する効果を有する。フック層３０２は、素子１１０の側壁を覆うので、これらの材料を選定することは、素子１１０の側壁から流動する漏れ電流を低減させるために好ましい。さらに、素子１１０のサイズが狭いほど、漏れ電流が多くなり、したがって、素子１１０の側壁の不動態化は、特に、分離領域において非常に重要である。
さらに、ＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間の接合の強度は、フック層３０２の厚さを変化させることによって、制御されることができる。
ステップ５：ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７が、図４における概略図４００ａ、４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ、４００ｇによって示されるように、基板１０１から除去される。上で述べたように、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、概略図４００ａ、４００ｂ、４００ｃによって示されるようにホスト基板１０１に固定されており、ＰＤＭＳ（ポリジメチルシロキサン）エラストマスタンプ４００ｄ、または真空チャック４００ｅを用いて、または４００ｆおよび４００ｇに示されるようにキャリアに接合することまたは付着させることによって、剥がされ、または除去されることができる。
例えば、μＬＥＤ４０１および端面発光レーザ４０２等の前工程完了プロセス素子１１０が、ＰＤＭＳエラストマスタンプ４００ｄおよび真空チャック４００ｅ等のツールを使用して、ディスプレイ背面パネルまたはヒートシンクプレート上に設置されることができる。しかし、ＶＣＳＥＬ４０３、または二重クラッディング端面発光レーザ（図示せず）、または微小共振器μＬＥＤ（図示せず）等のいくつかの素子１１０は、例えば、ＤＢＲ鏡または外部クラッディング層の付着または研磨等、さらなる後工程処理を必要とし得、そのようなシナリオでは、ＩＩＩ族窒化物層１０５、１０７は、４００ｆによって示されるように、スピンオンガラスレジストを使用して、ガラス、Ｓｉ、ＳｉＣ、Ｃｕ、ＣｕＷ等の外部キャリアに接合されることができるか、または、４００ｇによって示されるように、金属化またはＤＢＲ鏡を使用して、外部キャリアに接合されることができる。
接合強度が弱い場合（薄フック層３０２を伴う、またはフック層３０２を伴わない等）、商業化された接着剤テープ（図示せず）が、素子１１０を除去するために使用されることができる。
ステップ６：ＩＩＩ族窒化物素子１１０をホスト基板１０１からリフトオフまたは採取した後、素子１１０は、例えば、マイクロＬＥＤの場合、ディスプレイ用途のために、事前にパターン化された背面パネル上の所望の位置に設置されることができる。二重クラッディング端面発光レーザまたはＶＣＳＥＬまたは微小共振器ＬＥＤ等の他の種類の素子１１０に関して、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１は、ナノメートル範囲内で原子的に平滑であるので、界面１１１は、表面活性化接合によって、伝導性ＤＢＲまたはクラッディング層に接合されることができる。
以下のステップは、さらなる後工程または後処理を必要とする素子１１０のために実施される。
ステップ７：後工程処理。
微小共振器ＬＥＤ４０１の場合、ＤＢＲ鏡を含む基板が、４００ｇに示されるように、表面活性化接合を使用して、素子１１０の背面表面上に付着させられてもよく、素子１１０の背面表面は、ＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間の界面１１１を構成する。
第２のクラッディング層を要求する二重クラッド端面発光レーザ４０２の場合、外部から堆積させられるクラッディング層を含むキャリア（例えば、ＳｉまたはＳｉＣ上のＡｌＮ）が、４００ｇに示されるように、表面活性化接合によってＤＢＲ表面に付着させられるように、素子１１０の背面表面に付着させられる。
代替として、エピタキシャルクラッディング層ＡｌＮおよびレーザ素子１１０構造が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作されることができる。次いで、４００ｆに示されるようなスピンオンガラスコーティング方法またはある他の手段のいずれかによって、ホスト基板１０１から切り離されたＩＩＩ族窒化物素子層１０７を外部キャリア上に付着させた後、素子１１０の背面表面は、研磨され、少なくとも、エピタキシャルクラッディング層を露出させ得る。
ＶＣＳＥＬ４０３の場合、第２の光反射性要素（すなわち、ＤＢＲ鏡）が、素子１１０の背面表面に付着させられる。第２のＤＢＲ鏡をＩＩＩ族窒化物ＥＬＯ層１０５のウィングにおける界面１１１上に設置する代替も存在する。
例えば、外部調製されたＤＢＲ鏡基板が、表面活性化接合、または拡散圧力接合によって、またはある他の手段によって、ＩＩＩ族窒化物素子１１０の背面表面に付着させられることができ、それによって、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上のＩＩＩ族窒化物素子１１０の上部および底部ＤＢＲ鏡が、ＶＣＳＥＬ４０３のための共振空洞として使用され得る。代替として、外部ＤＢＲが、エピタキシャル光反射層（ＡｌＮ／ＧａＮ、ＡｌＩｎＧａＮ／ＧａＮ、またはＡｌＮ／ＳｉＣ ＤＢＲ等）と置換され、ＶＣＳＥＬ４０３の熱性能を改良することができる。この場合、外部ＤＢＲは、ＭＯＣＶＤ、レーザアブレーション、およびスパッタリングによって、Ｓｉ、ＳｉＣ、ＡｌＮ等の熱伝導率基板上に成長させられることができる。ＤＢＲは、素子層１０７の活性領域１０７ａの成長後、ＩＩＩ族窒化物ＥＬＯ層１０５に接合するので、ＶＣＳＥＬ４０３は、活性領域への任意の格子不整合または内部応力に気をつけることなく、熱伝導性ＤＢＲとともに製作されることができる。
さらに、直接、ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上にＤＢＲ鏡層を堆積し得る。
ステップ８（随意）：ｎ－電極を別個の指定された部分に製作する（上部および底部電極構成は、第２のＤＢＲ層が設置された後に堆積させられる必要がある）。
ステップ９（随意）：棒体を素子１１０に分ける（ステップ３後に実施されることができる）。
ステップ１０（随意）：各素子１１０をＳｉＣ、ＡｌＮ等のヒートシンクプレート上に搭載する。
ステップ１１（随意）：ヒートシンクプレートを分割し、素子１１０を分離する。
これらのステップは、下記にさらに詳細に解説される：
ステップ１：成長制限マスクを形成する
一実施形態では、ＩＩＩ族窒化物系層１０５が、ＥＬＯによって、ＳｉＯ２から成る成長制限マスク１０２でパターン化された、ｍ－面ＧａＮ基板１０１等のＩＩＩ族窒化物基板１０１上に成長させられ、これらのＩＩＩ族窒化物ＥＬＯ層１０５は、成長制限マスク１０２の上部に合体する場合とそうではないこともある。
成長制限マスク１０２は、開口部エリア１０３によって分離された縞から成り、開口部エリア１０３間の縞は、１μｍ～２０μｍの幅と、３０μｍ～１５０μｍの間隔とを有する。非極性ＩＩＩ族窒化物基板１０１が使用される場合、開口部エリア１０３は、＜０００１＞軸に沿って向けられ、半極性（２０－２１）または（２０－２－１）平面ＩＩＩ族窒化物基板１０１が使用される場合、開口部エリア１０３は、それぞれ、［－１０１４］または［１０－１４］と平行方向に向けられ、他の平面も同様に、使用され、開口部エリア１０３は、他の方向に向けられ得る。
ＩＩＩ族窒化物基板１０１を使用するとき、本発明は、高品質ＩＩＩ族窒化物半導体層１０５、１０７を取得することができる。結果として、本発明は、低減させられた転位および積層欠陥等の低減させられた欠陥密度を伴う素子１１０を容易に取得することもできる。
さらに、これらの技法は、基板１０１が成長制限マスク１０２を通したＩＩＩ族窒化物ＥＬＯ層１０５の成長を可能にする限り、緩衝またはテンプレート層あり、またはなしで、サファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ、Ｇａ２Ｏ３等のヘテロ基板１０１と共に使用されることができる。
ステップ２：成長制限マスクを使用して、複数のエピタキシャル層を基板上に成長させる
ステップ２では、ＩＩＩ族窒化物素子層１０７が、従来の方法によって、平坦領域１０８内のＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられる。一実施形態では、ＭＯＣＶＤが、エピタキシャル成長のために使用され、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を含む島状ＩＩＩ族窒化物半導体層をもたらす。島状ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物ＥＬＯ層１０５が合体する前、ＭＯＣＶＤ成長が停止させられるので、互いに分離されている。一実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５は、合体するように作製され、後に、エッチングが、実施され、不要な領域１および／または２ ２０１、２０２を除去する。
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ元素源として使用される。アンモニア（ＮＨ３）が、生ガスとして使用され、窒素を供給する。水素（Ｈ２）および窒素（Ｎ２）が、ＩＩＩ元素源のキャリアガスとして使用される。平滑表面エピ層を取得するために、キャリアガスに水素を含むことが重要である。
塩分およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ－型およびｐ－型ドーパントとして使用される。圧力設定は、典型的に、５０～７６０Ｔｏｒｒである。ＩＩＩ族窒化物系半導体層は、概して、７００～１，２５０℃の温度範囲で成長させられる。
例えば、成長パラメータは、以下を含む。すなわち、ＴＭＧは、１２ｓｃｃｍであり、ＮＨ３は、８ｓｌｍであり、キャリアガスは、３ｓｌｍであり、ＳｉＨ４は、１．０ｓｃｃｍであり、Ｖ／ＩＩＩ比は、約７，７００である。
（限定エリアエピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ－面ＩＩＩ族窒化物フィルムの表面上に観察されている。例えば、米国特許出願公開第２０１７／００９２８１０号（参照することによって本明細書に組み込まれる）を参照されたい。さらに、波状表面および陥没した部分が、成長表面上に現れており、それは、表面粗度を悪化させる。これは、ＶＣＳＥＬ構造が表面上に製作されるとき、非常に深刻な問題である。その理由から、エピタキシャル層を非極性および半極性基板上に成長させることがより良好であり、それは、困難であることが周知である。
例えば、いくつかの論文によると、平滑表面は、基板の成長表面のオフ角（ｏｆｆ－ａｎｇｌｅ）（＞１度）を制御することによって、および、Ｎ２キャリアガス条件を使用することによって、取得されることができる。しかしながら、これらは、高生成コストにより、大量生成にとって非常に限定された条件である。さらに、ＧａＮ基板は、それらの製作方法から、その原点に対してオフ角の大きな変動を有する。例えば、基板が、大きいオフ角の面内分布を有する場合、これらの点において異なる表面形態形状をウエハ内に有する。この場合、収率は、大きいオフ角の面内分布によって低減させられる。したがって、技法がオフ角面内分布に依存しないことが必要である。
本発明は、下記に記載されるように、これらの問題を解決する：
１．成長エリアは、基板１０１の縁からの成長制限マスク１０２のエリアによって限定される。
２．基板１０１は、ｍ－面からｃ－面に向かって－１６度～＋３０度に及ぶ、オフ角配向を有する非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、ヘテロ基板１０１が、使用され得、ＩＩＩ族窒化物系半導体層がヘテロ基板１０１上に堆積させられ、層は、ｍ－面からｃ－面に向かって＋１６度～－３０度に及ぶ、オフ角配向を有する。
３．ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７から成る島状ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物系半導体結晶のａ－軸と垂直である長辺を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
本発明は、非極性および半極性成長中、水素雰囲気と共に使用されることができる。本条件を使用することは、水素が開口部エリア１０３の縁における過剰な成長が初期成長段階において生じることを防止し得るので、好ましい。
それらの結果は、以下の成長条件によって取得されている。
一実施形態では、成長圧力は、６０～７６０Ｔｏｒｒに及ぶが、成長圧力は、好ましくは、島状ＩＩＩ族窒化物半導体層のための広い幅を取得するために、１００～３００Ｔｏｒｒに及び、成長温度は、９００～１，２００℃度に及び、Ｖ／ＩＩＩ比は、１０～３０，０００に及び、ＴＭＧは、２～２０ｓｃｃｍであり、ＮＨ３は、０．１～１０ｓｌｍに及び、キャリアガスは、水素ガスのみ、または水素および窒素ガスの両方である。平滑表面を取得するために、各平面の成長条件は、従来の方法によって最適化される必要がある。
約２～８時間の成長後、ＩＩＩ族窒化物ＥＬＯ層１０５は、約８～５０μｍの厚さと、約２０～１５０μｍの棒体の幅を有する。
ステップ３：素子を製作する
ステップ３では、素子１１０が、従来の方法によって、平坦表面領域１０８に製作される。種々の素子１１０設計が、図５における複数の開口素子５００ａ、レーザ５００ｂ、端面発光レーザ５００ｃ、ＶＣＳＥＬ５００ｄ、およびμＬＥＤ５００ｅによって示されるように、可能である。
μＬＥＤ５００ｅに関して、図６におけるステップＡ（エピタキシ）、Ｂ（素子製作）、Ｃ（素子切り離し）、Ｄ（接合／採取スタンプ）、およびＥ（除去およびｎ－面調製）に示されるように、ｐ－パッド６０１およびｎ－パッド６０２が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィングの長さまたは幅のいずれかに沿って製作されることができる。
端面発光レーザ５００ｃに関して、隆起形成７０１、ｎ－パッド７０２、およびｐ－パッド７０３が、図７における、ステップＡ（エピタキシ）、Ｂ（レーザ素子製作）、Ｃ（レーザ素子切り離し）、Ｄ（接合／採取スタンプ）、およびＥ（除去およびｎ－パッド調製）に示されるように、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に画定される。
ＶＣＳＥＬ５００ｄに関して、図８におけるステップＡ（エピタキシ）、Ｂ（ＶＣＳＥＬ素子製作）、Ｃ（ＶＣＳＥＬ素子切り離し）、Ｄ（接合／採取スタンプ）、およびＥ（除去およびｎ－パッド調製）に示されるように、光反射鏡が、電流閉じ込め領域８０１をｐ－ＧａＮ側に画定することによって、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域の指定された部分に設計された。後に、接触層である電流拡散層８０２、例えば、ＩＴＯが、電流閉じ込め開口を備えている領域上に堆積させられる。光反射ＤＢＲ鏡８０３は、接触層がｐ－ＧａＮとＤＢＲとの間にあるように電流閉じ込め開口の上を覆って設置される異なる屈折率を伴う誘電層の組み合わせである。ｐ－パッド８０４およびｎ－パッド８０５が、リソグラフィで画定される。
図９の概略図９００ａ、９００ｂに示されるような二重クラッド端面発光レーザ等の独特の設計の場合に関して、それは、利得媒体９０３にレーザモードを閉じ込めるために、利得媒体９０３および導波管９０４に近接近して、クラッディング層９０１、９０２（例えば、ＩＴＯおよびＡｌＮ）を要求し、ＩＩＩ族窒化物素子層１０７をホスト基板１０１から除去した後、追加の処理（例えば、隆起処理）も要求し得る。そのようなシナリオでは、除去されるＩＩＩ族窒化物素子層１０７のしっかりとした保持のために、恒久的接合または若干より強い接合が、必要である。
処理される素子ウエハをキャリアウエハに接合する、従来のシナリオでは、ウエハ撓みが、収率を限定し得る。しかしながら、本発明では、撓みは、素子１１０が、それらがホスト基板１０１から切り離されているので、すでに弛緩状態にあるので、収率低減の主要原因ではないこともある。
二重クラッディング９０１、９０２は、本発明では、いくつかの代替方法において実現されることができる。
１．ＡｌＮ等のエピタキシャルクラッディング層９０２が、他のＩＩＩ族窒化物素子層１０７が成長させられる前、ＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられることができる。そのようなシナリオでは、切り離されたＩＩＩ族窒化物素子層１０７は、研磨等の後処理を実施する間、リフトオフされたＩＩＩ族窒化物素子層１０７を保持するために、若干より強固なキャリアプレート９０５に接合されなければならない。界面１１１上のリフトオフされたＩＩＩ族窒化物素子層１０７を研磨し、少なくとも、エピタキシャルクラッディングを露出させ、次いで、ヒートシンクであるキャリアプレート９０６に接合することによって、図９に示される、薄二重クラッディングレーザ素子１１０を実現し得る。
２．真空チャックまたはＰＤＭＳエラストマスタンプのいずれかを使用して、切り離されたＩＩＩ族窒化物素子層１０７をホスト基板１０１から採取し、図１０に示されるように、次いで、外部クラッド堆積キャリアウエハ上への表面活性化接合を実施し得、図１０は、ＩＩＩ族窒化物ＥＬＯ層素子１１０、特に、外部付着クラッド端面発光レーザを製作および解放するためのステップＡ（エピタキシ）、Ｂ（レーザ素子製作）、Ｃ（レーザ素子切り離し）、Ｄ（接合／採取スタンプ）およびＥ（除去およびｎ－パッド調製）のプロセスサイクルを図示する。成長制限マスク１０２における界面１１１の表面粗度は、表面活性化接合を促進するために十分に平滑である。表面活性化接合は、熱断続面および不要な光散乱を回避するために、非常に有用である。
ステップ４：素子ユニットを分離するための構造を形成する
このステップの狙いは、ホスト基板１０１からの切り離しのためにＩＩＩ族窒化物素子層１０７を調製することであり、ＩＩＩ族窒化物素子層１０７は、電流閉じ込め、電流拡散、ＤＢＲ、ｐ－電極、およびｎ－電極等の要素を備えている。選択的エッチングマスクを使用することによって、ＩＩＩ族窒化物素子層１０７は、領域１ ２０１および領域１ ２０２をエッチングし、少なくとも、成長制限マスク１０２を露出させることによって、ホスト基板１０１から分離される。
分離または分割は、ダイヤモンド先端付きスクライバまたはレーザスクライバ、例えば、ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）等のツールによるスクライブによって実施され得、限定ではないが、それらの方法は、素子ユニットを切り離すためにも使用される。
代替として、補助層３０１を設置すること、またはフック層３０２を残すこと等の図３に説明されるいくつかの方法は、切り離されたＩＩＩ族窒化物素子層１０７がホスト基板１０１から離れて浮遊することを防止することに役立つ。
下記に説明されるように、それらを別個のキャリア上に移転する前、切り離されたＩＩＩ族窒化物素子層１０７をホスト基板１０１上に保つためのいくつかの方法が存在する。
１．フックなしの場合：
所望の素子１１０をＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作後、領域１および２ ２０１、２０２が、選択的にエッチングされ、下層成長制限マスク１０２を露出させる。保護が切り離されたＩＩＩ族窒化物素子層１０７を固定するために提供されない場合でも、切り離されたＩＩＩ族窒化物素子層１０７がホスト基板１０１上に残っていることが見出された。ＭＯＣＶＤ成長中、高温での成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の相互作用が、弱い接合を形成し得、その接合が、ＩＩＩ族窒化物素子層１０７がホスト基板１０１から離れで飛散することを妨げ得ると仮定される。領域１および２ ２０１、２０２をパターン１および２においてエッチングすることによって、下層成長制限マスク１０２を露出させた後の切り離されたＩＩＩ族窒化物素子層１０７の概略図が、図１１Ａの概略図１１００ａ、１１００ｂ、図１１Ｂにおける概略図１１００ｃ、１１００ｄ、図１１Ｃにおける概略図１１００ｅ、１１００ｆに示され、ＥＬＯ層１０５の合体させられたバージョンは、図１１Ｄにおける画像１１００ｇ、１１００ｈ、１１００ｉおよび概略図１１００ｊに示される。本発明は、切り離されたＩＩＩ族窒化物素子層１０７が、フックなしの場合、ＰＤＭＳエラストマスタンプまたは真空チャックのいずれかによって、選択的にそのホスト基板１０１から容易に採取され、次いで、標的キャリア上に設置され得ることを提案する。これは、概して、図１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、１２Ｆ、１２Ｇ、１２Ｈ、および１２Ｉにおいて議論され、その概略図１２００ａは、図１２Ａに示され、複数の異なる源ウエハ１２０１からの多色ＩＩＩ族窒化物素子１１０が、ＰＤＭＳエラストマスタンプ１２０２によって、選択的に採取され、パターン化された背面パネル等の標的基板１２０３上に移転されることができる。
代替として、このアプローチはまた、ＶＣＳＥＬ、端面発光レーザ等の素子１１０を選択的に採取し、異なるキャリアウエハ上に移転するために使用され得る。
２．フックタイプ１：
成長制限マスク１０２を修正することによって、切り離されたＩＩＩ族窒化物素子層１０７がホスト基板１０１上に残っていることを確実にすることも可能である。ＩＩＩ族窒化物ＥＬＯ層１０５を直接ホスト基板１０１と接続する領域１ ２０１は、図１３における、要素１３００ａ、１３００ｂ、１３００ｃに示されるように、領域１ ２０２における成長制限マスク１０２を露出させた後も、ホスト基板１０１との弱い連結が、依然として、そのままであるように修正され得る。
３．フックタイプ２：
このタイプのフックは、「フックなし」プロセスに説明されるように、ＩＩＩ族窒化物素子層１０７を切り離した後に実施される。好ましくは、成長制限マスク１０２と同様の材料であるフック層３０２の薄層が、図１４Ａおよび１４Ｂにおける概略図１４００ａ、１４００ｂ、および画像１４００ｃ、１４００ｄ、１４００ｅ、１４００ｆ、１４００ｇに示されるように、ＩＩＩ族窒化物素子層１０７の上を覆って設置される。このフック層３０２は、ＩＩＩ族窒化物素子層１０７が基板１０１から離れで流動することを妨げる。フック層３０２の強度は、その厚さによって制御されることができる。
４．フックタイプ３およびタイプ４：
タイプ３およびタイプ４フックが、図１５における、１５００ａ、１５００ｂ、１５００ｃ、１５００ｄの概略図に示され、タイプ２フックに対する拡張を備えている。代替として、フック層３０２パターンは、いくつかの方法において、ＩＩＩ族窒化物素子層１０７を固定するように修正されることができる。フック層３０２は、タイプ３のための概略図１５００ａ、１５００ｂに示されるように、ＩＩＩ族窒化物素子層１０７の少なくとも、片側に定着させられなければならないか、または、タイプ４のための概略図１５００ｃ、１５００ｄに示されるように、ＩＩＩ族窒化物素子層１０７の全ての側に完全に固定され得る。
ステップ：５．ＩＩＩ族窒化物素子層が、基板から除去される
補助層３０１およびフック層３０２は、非常に繊細であり、したがって、超音波または小衝撃が、層３０１、３０２を破壊するために十分である。代替として、化学処理を使用して、層３０１、３０２を解放し得る。ＩＩＩ族窒化物素子層１０７は、補助層３０１またはフック層３０２を伴って、または伴わず、以下の方法のうちの１つ以上のものを使用して、そのホスト基板１０１から移転され得る。
１．エラストマスタンプ（ＰＤＭＳスタンプ）：
図４における概略図４００ｄに示されるように、ＰＤＭＳスタンプは、切り離されたＩＩＩ族窒化物素子層１０７をそのホスト基板１０１から採取するために可撓性である。図１２Ａにおける概略図１２００ａによっても示されるように、ＩＩＩ族窒化物素子層１０７を背面パネル等の標的基板上に移転するために、選択的に採取し得る。
２．真空チャック：
本発明は、切り離されたＩＩＩ族窒化物素子層１０７をそのホスト基板１０１から採取するための新しい方法を提案する。ＩＩＩ族窒化物素子層１０７は、ホスト基板１０１と非常に弱接続を有する、または接続を有しないので、図４における概略図４００ｅに示されるように、真空制御されたチャックを使用してこれらのＩＩＩ族窒化物素子層１０７を除去することは、簡単である。加えて、局所的修理が、真空チャックを使用して、選択的に採取することによって実施され得る。
３．スピンオンガラス（ＳｏＧ）レジスト：
切り離されたＩＩＩ族窒化物素子層１０７は、前工程処理されているので、それらの表面は、平滑である。しかしながら、切り離されたＩＩＩ族窒化物素子層１０７内の表面高度の小変動は、スピンオンガラス（ＳｏＧ）材料が平面化のために使用されるとき、無視されることができる。ＳｏＧ材料が切り離されたＩＩＩ族窒化物素子層１０７を接合するために使用されるとき、研磨または高温におけるレジストリフロー等のさらにロバストなプロセスが、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との界面１１１上で実施されることができることも、有用である。
ＳｏＧを使用した切り離されたＩＩＩ族窒化物素子層１０７の採取の実証は、図１２Ｂにおける概略図１２１０ａ、１２１０ｂ、１２１０ｃ、１２１０ｄとして示され、概略図１２１０ａは、合体させられたＩＩＩ族窒化物ＥＬＯ層１０５を示し、概略図１２１０ｂは、領域１および２ ２０１、２０２を除去後の切り離されたＩＩＩ族窒化物素子層１０７を示し、概略図１２１０ｃは、切り離されたＩＩＩ族窒化物素子層１０７に付着させられたサファイア基板１２０２上のＳｏＧを示し、概略図１２１０ｄは、サファイア基板１２０２上のＳｏＧに付着させられたＩＩＩ族窒化物素子層１０７を示す。
第１のステップでは、ＩＩＩ族窒化物ＥＬＯ層１０５の合体させられたバージョンが、パターン化されたホスト基板１０１上に成長させられる。第２のステップでは、領域１ ２０１および領域１ ２０２が、ドライエッチングを使用して除去され、少なくとも、成長制限マスク１０２を露出させる。本実施形態は、エッチング後、切り離されたＩＩＩ族窒化物素子層１０７を保持するために、補助層３０１またはフック層３０２を使用しない。
次いで、別個のキャリア基板、例えば、サファイアが、ＳｏＧ材料でコーティングされ、ＳｏＧを伴う別個のキャリア基板が、ホスト基板１０１を含む切り離されたＩＩＩ族窒化物素子層１０７の上を覆って設置され、３００℃～４５０℃で、酸化のために高温溶鉱炉内に保たれる。切り離されたＩＩＩ族窒化物素子層１０７は、ＳｏＧを伴う別個のキャリア基板上に正常に移転され、ＩＩＩ族窒化物ＥＬＯ層１０５および成長制限マスク１０２との界面１１１を露出させる。界面１１１の表面粗度は、原子間力顕微鏡検査（ＡＦＭ）を使用して、５μｍ×５μｍにわたる走査に関して、１ｎｍ未満であることが見出された。
さらに、ＳｉＣ上のＡｌＮ／ＧａＮ ＤＢＲ対等のエピタキシャルＤＢＲ、またはエピタキシャル構造、またはＡｌＮ／ＳｉＣまたはＣｕ等の堆積させられたクラッディング層を含むキャリアが、表面活性化接合を使用して、界面１１１に付着させられ得る。そのようなプロセスのさらなる詳細は、ステップ６に見出されることができる。このプロセスは、液体またはゲル等の任意の材料を使用することができ、それらは、接合後、加熱またはＵＶ照射等によって硬化させられる。
４．恒久的接合：
研磨を要求し得る素子１１０、またはＤＢＲ鏡、または外部クラッディング層が、直接、切り離されたＩＩＩ族窒化物素子層１０７に付着させられることができる。この場合、ＳｏＧ材料を使用して、直接、ホスト基板１０１上または別個のキャリア上のＩＩＩ族窒化物素子層１０７にＤＢＲ鏡または外部クラッディング層のためのキャリアを付着させ得る。素子１１０のタイプに応じて、好適なプロセスを選定し得る。
端面発光レーザは、ホスト基板１０１から、中間層を通して、ヒートシンクキャリアウエハ上に恒久的に接合され得る。
このステップでは、ＡｌＮから成るヒートシンクプレートが、調製される。Ａｕ－Ｓｎはんだが、ヒートシンクプレート上に配置され、ヒートシンクプレートは、はんだの融解温度を上回って加熱され、ホスト基板１０１上の切り離されたＩＩＩ族窒化物素子１１０は、Ａｕ－Ｓｎはんだを使用して、ヒートシンクプレートに接合される。素子１１０は、２つの方法において、ヒートシンクプレート上に搭載されることができる：（１）ｎ－電極が、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との界面１１１において、背面上に別個に調製されることができる；または、（２）ｐ－電極が、直接、付着させられ、それは、ジャンクションダウン構成をもたらす。
ステップ６－１１：ホスト基板から分離後の素子の後処理
微小共振器ＬＥＤ、二重クラッド端面発光レーザ、またはＶＣＳＥＬ等のいくつかの素子１１０は、界面１１１の表面またはＩＩＩ族窒化物素子層１０７のｎ－型層を利用する必要がある。概して、一部の研究者は、入射する光の無視可能な吸収が存在するレベルまで薄くすることによって、ホスト基板１０１の背面を利用する。しかしながら、不要な吸収を除去し、制御可能ドーピングを素子１１０のｎ－側に導入することが好ましく、それは、ＩＩＩ族窒化物素子層１０７がエピタキシャルに制御されるときのみ可能である。本発明では、エピタキシャルに成長させられるＩＩＩ族窒化物素子層１０７のみが、使用されるので、いくつかの利点が存在する。
１．エピタキシャルドーピング制御が、空洞層のために可能である。
２．同種基板１０１が、使用されることができる。
３．ＩＩＩ族窒化物素子層１０７が、異種基板１０１上に成長させられるとき、レーザリフトオフまたは化学リフトオフのいずれかが、ＩＩＩ族窒化物素子層１０７を選択的に採取するために使用されなければならず、それは、損傷を空洞層の中に誘発し、設計空間を限定するであろう。しかしながら、ＩＩＩ族窒化物素子層１０７を除去する本発明のアプローチは、損傷を空洞層の中に誘発しないか、または、設計空間を限定しないであろう。
４．ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に成長させられるエピタキシャル層は、概して、直接ホスト基板１０１上に成長させられるエピタキシャル層と比較して、より良質である。
５．素子１１０のｎ－側のＩＩＩ族窒化物素子層１０７は、成長制限マスク１０２との界面１１１を有し、それは、結晶配向独立である。例えば、ＩＩＩ族窒化物素子層１０７を基板１０１から除去するとき、光電気化学エッチング（ＰＥＣ）等の化学リフトオフが、利用されるとき、界面１１１の表面粗度は、結晶配向依存である。ｃ－極性ＧａＮから成るＩＩＩ族窒化物素子層１０７の場合、界面１１１は、Ｎ－極性であり、それは、ＫＯＨを用いたＰＥＣエッチングによって粗面化される。しかしながら、本発明では、界面１１１の表面は、成長制限マスク１０２の表面のみに依存する。
６．界面１１１の表面が利用されない場合でも、ドライエッチング、または化学エッチング、または研磨が、全体的ホスト基板１０１を背面から研磨する代わりに、表面粗度のための所望の値を取得するために、界面１１１上で使用され得る。
７．成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との界面１１１の表面粗度は、ナノメートルレベル、例えば、＜２ｎｍであり、それは、成長制限マスク１０２の材料および厚さによってさえ操作されることができる。この表面は、ＤＢＲまたはクラッディング層との表面活性化接合を採用するために十分に平滑である。
８．二重クラッドレーザは、クラッディング層、例えば、ＡｌＮを必要とする。アルミニウム組成または厚さが大きいほど、亀裂の機会は、増え、それによって、素子１１０のエピタキシャル品質をもたらす。したがって、テンプレートとして別個に調製される、エピタキシャルクラッディング層は、素子１１０をホスト基板１０１から採取した後、直接、切り離された端面発光レーザ素子１１０に付着させられることができる。
代替として、クラッディング層は、ＩＩＩ族窒化物ＥＬＯ層１０５が非合体形態において弛緩させられ、ホスト基板１０１と比較して、より歪み緩和されなければならないので、直接、ＩＩＩ族窒化物ＥＬＯ層１０５上にエピタキシャルに成長させられ、それによって、亀裂を伴わずに、アルミニウムのより大きい組成またはより厚いアルミニウム層を可能にし得る。
成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１の表面粗度は、ナノメートル範囲（＜２ｎｍ）であり、界面１１１の表面は、ホスト基板１０１の結晶配向から独立する。種々の結晶配向のための界面１１１が、図１２Ｃにおける画像１２２０ａおよび１２２０ｂ、および概略図１２２０ｃ、図１２Ｄにおける画像１２３０ａ、１２３０ｂ、１２３０ｃ、および１２３０ｄ、図１２Ｅにおける概略図１２４０ａ、図１２Ｆにおける画像１２５０ａ、１２５０ｂ、１２５０ｃ、１２５０ｄ、図１２Ｇにおける画像１２６０ａ、１２６０ｂ、１２６０ｃ、１２６０ｄ、図１２Ｈにおける、画像１２７０ａ、１２７０ｂ、１２７０ｃ、および図１２Ｉにおける概略図１２８０ａ、１２８０ｂ、１２８０ｃに示される。成長制限マスク１０２の表面のみ、ＩＩＩ族窒化物ＥＬＯ層１０５上に複製されている。界面１１１の表面形態形状は、成長制限マスク１０２の特性およびＩＩＩ族窒化物ＥＬＯ層１０５の成長パラメータによって制御されることができる。
図１２Ｃ、１２Ｄ、１２Ｆ、１２Ｇおよび１２Ｈは、界面１１１の表面の画像を含む。具体的に、画像１２３０ａ、１２３０ｂ、１２３０ｃ、１２３０ｄ、１２５０ａ、１２５０ｂ、１２５０ｃ、１２５０ｄ、１２６０ａ、１２６０ｂ、１２６０ｃ、１２６０ｄ、１２７０ａ、１２７０ｂ、１２７０ｃは、それぞれ、３つの異なる結晶配向、すなわち、極性ｃ－面（１０００）、半極性（２０－２１）、および非極性（１０－１０）、および、より薄い成長制限マスク１０２、より厚い成長制限マスク１０２、および多層状成長制限マスク１０２の実験結果を表す。
図１２Ｃにおける画像１２２０ａ、１２２０ｂおよび概略図１２２０ｃは、本発明に説明される除去方法を実装することによって取得される結果を図示する。これらの結果では、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、極性ｃ－面基板１０１から成長させられ、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、エッチングされ、成長制限マスク１０２を露出させ、キャリアが、ＩＩＩ族窒化物素子層１０７に付着させられ、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、基板１０１から除去される。
図１２Ｄにおける画像１２３０ａ、１２３０ｂ、１２３０ｃ、１２３０ｄは、ｃ－面ＩＩＩ族窒化物から成る移転されたＩＩＩ族窒化物ＥＬＯ層１０５を示す。成長制限マスク１０２は、この場合、１μｍ厚ＳｉＯ２であった。図１２Ｄにおける画像１２３０ａは、ＩＩＩ族窒化物ＥＬＯ層１０５の背面表面である。
画像１２３０ａに示される表面は、Ｎ－極性表面であり、それは、原理上、水酸化カリウム（ＫＯＨ）等の化学物質にさらされると、粗面となるであろう。例えば、ＰＥＣエッチング方法が、Ｇａ－極性半導体層を除去するために使用されるとき、化学物質にさらされる表面は、ＤＢＲ鏡を作製するために使用されることができない。この方法では、成長制限マスク１０２上に成長させられたままのＩＩＩ族窒化物ＥＬＯ層１０５が、ＤＢＲ鏡を作製するために使用される。
レーザ顕微鏡を通して視認される界面１１１の表面の拡大された画像が、画像１２３０ｂに示され、二次電子顕微鏡（ＳＥＭ）を使用して撮影された画像が、画像１２３０ｃに示される。界面１１１の表面に対して行われた原子間力顕微鏡検査（ＡＦＭ）は、画像１２３０ｄをもたらした。表面粗度は、サブナノメートル～１または２ナノメートルであることが見出され、それらは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１０の共振空洞を完成させるために最良である。
図１２Ｅにおける概略図１２４０ａ、図１２Ｆにおける画像１２５０ａ、１２５０ｂ、１２５０ｃ、１２５０ｄ、図１２Ｇにおける画像１２６０ａ、１２６０ｂ、１２６０ｃ、１２６０ｄ、および図１２Ｈにおける画像１２７０ａ、１２７０ｂ、１２７０ｃは、半極性２０－２１および非極性１０－１０基板１０１から除去された成長させられたままのＩＩＩ族窒化物ＥＬＯ層１０５の結果を示す。
図１２Ｆにおける画像１２５０ａ、１２５０ｂ、１２５０ｃ、１２５０ｄは、半極性２０－２１平面基板１０１から移転されるＩＩＩ族窒化物ＥＬＯ層１０５の画像である。成長制限マスク１０２は、この場合、０．２μｍ厚ＳｉＯ２であった。
画像１２５０ａは、ＩＩＩ族窒化物ＥＬＯ層１０５の背面表面、より具体的に、２０－２１表面である。
レーザ顕微鏡を通して視認される界面１１１の表面の拡大された画像が、画像１２５０ｂに示され、ＳＥＭ画像が、画像１２５０ｃに示される。背面表面のうちの１つに対して、特に、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域に対して行われたＡＦＭ画像が、画像１２５０ｄに示される。表面粗度は、サブナノメートル～数ナノメートルに及ぶことが見出され、それは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１０の共振空洞を完成させるために最良である。
同様に、図１２Ｇにおける画像１２６０ａ、１２６０ｂ、１２６０ｃ、１２６０ｄは、非極性１０－１０平面から成る移転されたＩＩＩ族窒化物ＥＬＯ層１０５を表す。成長制限マスク１０２は、この場合、１μｍ厚ＳｉＯ２であった。画像１２６０ａは、ＩＩＩ族窒化物ＥＬＯ層１０５の背面表面であり、それは、１０－１０表面である。この方法では、成長制限マスク１０２上に成長させられたままのＩＩＩ族窒化物ＥＬＯ層１０５が、ＤＢＲ鏡を作製するために使用される。
レーザ顕微鏡を通して視認される界面１１１の表面の拡大された画像が、画像１２６０ｂに示され、ＳＥＭ画像が、画像１２６０ｃに示される。背面表面のうちの１つに対して、特に、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域に対して行われるＡＦＭ画像が、画像１２６０ｄに示される。表面粗度は、サブナノメートル～数ナノメートルであることが見出され、それは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１０の共振空洞を完成させるために最良である。
図１２Ｈにおける画像１２７０ａ、１２７０ｂ、１２７０ｃは、非極性１０－１０平面の移転されたＩＩＩ族窒化物ＥＬＯ層１０５を表す。成長制限マスクは、この場合、５０ｎｍＳｉＮおよび１μｍ厚のＳｉＯ２の多層であり、ＳｉＮは、ＥＬＯ表面の界面に面する。画像１２７０ａは、ＩＩＩ族窒化物ＥＬＯ層１０５の背面表面である。画像に示される表面は、１０－１０表面の背面表面である。この方法では、成長制限マスク上に成長させられたままのＩＩＩ族窒化物ＥＬＯ層１０５が、ＤＢＲ鏡を作製するために使用される。
レーザ顕微鏡を通して視認される界面１１１の表面の拡大された画像が、画像１２７０ｂに示される。表面上、特に、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域に対して行われたＡＦＭ画像が、画像１２７０ｃに示される。画像１２６０ｄおよび１２７０ｃのＡＦＭ結果は、それらが、それぞれ、ＳｉＯ２およびＳｉＮ上にあるときのＩＩＩ族窒化物ＥＬＯ層１０５のウィングの表面粗度を示す。ＳｉＮ表面上では、ＩＩＩ族窒化物ＥＬＯ層１０５は、ＳｉＯ２表面上のＩＩＩ族窒化物ＥＬＯ層１０５と比較して、より微細な粒塊構造を有する。表面粗度は、サブナノメートル～数ナノメートルであることが見出され、それは、第２のＤＢＲ鏡を設置し、ＶＣＳＥＬ素子１１０の共振空洞を完成させるために最良である。
上で解説されるように、成長制限マスク１０２は、背面表面に影響を及ぼし得る。しかしながら、化学物質が関わらないときに界面１１１を制御することは、化学的または機械的に研磨またはＰＥＣエッチングより、行うことがはるかに単純な方法である。好ましくは、界面１１１における収率は、より厚い成長制限マスク１０２および／または複数の成長制限マスク１０２を使用して改良されることができる。
代替として、ＩＩＩ族窒化物ＥＬＯ層１０５を形成するために使用される温度に耐え得る金属層を成長制限マスク１０２の上部に設置することは、除去されたＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１に鏡状仕上げを与え得る。除去されたＩＩＩ族窒化物ＥＬＯ層１０５のウィングにおける界面１１１は、後に、ＶＣＳＥＬ１１０の共振空洞のための第２のＤＢＲ鏡を設置するために使用されることができる。
本発明は、ＶＣＳＥＬ素子１１０の共振空洞のＤＢＲ鏡のためのより良好な結晶品質およびより平滑な表面を取得することに役立つ。さらに、このアプローチは、結晶配向から独立しているが、他の技法は、結晶配向に手間がかかるか、化学的に敏感であるか、または大量生産のためにあまり耐性がないかのいずれかである。
本発明の本質は、ＥＬＯ技術を使用して、素子層１０７のためのより良好な結晶品質および共振空洞のＤＢＲ鏡のための平滑界面を取得するのみならず、空洞厚を制御し、高価なホスト基板１０１、例えば、ＩＩＩ族窒化物基板１０１をリサイクルすることにもある。中間層を有することなく、好ましくは、エピタキシャル成長させられ、伝導性であり、かつより良好に熱性能を果たす第２のＤＢＲ鏡層が、表面活性化接合によって、界面１１１に付着させられることもできる。
ケース１：図１２Ｉにおける界面１１１の粗面表面１２８０ａに示されるように、例えば、１０ｎｍ～５０ｎｍの厚さのより薄い成長制限マスク１０２は、エピタキシャル側方過成長を実施する間のより高いＭＯＣＶＤ成長温度で劣化し得る。この場合、ＩＩＩ族窒化物ＥＬＯ層１０５と基板１０１または成長制限マスク１０２の下方の下層との間の相互拡散が、成長制限マスク１０２を通して生じ、したがって、非制御可能開放エリア（ピットまたは小空隙）を成長制限マスク１０２内に生産し得る。これらの非制御可能開放エリアは、ＩＩＩ族窒化物ＥＬＯ層１０５の成長中、所定の開口部エリア１０３とともに再充填され、基板１０１とＩＩＩ族窒化物ＥＬＯ層１０５との間の接続経路をもたらすことができる。これらの非制御可能開放エリアに拡散されたエピタキシャル層は、粗面界面１１１をもたらし得る。この場合は、除去されたＩＩＩ族窒化物ＥＬＯ層１０５のウィングにおける界面１１１に平滑表面を有する収率は、低減させられ得る。
ケース２：図１２Ｉにおける界面１１１の平滑表面１２８０ｂに示されるように、例えば、１００ｎｍ～１，０００ｎｍ、またはより典型的に、１，０００ｎｍの厚さのより厚い成長制限マスク１０２は、エピタキシャル側方過成長を実施する間、より高いＭＯＣＶＤ成長温度において、損傷された領域等の劣化される領域を成長制限マスク１０２内に制限することができる。したがって、非制御可能開放エリアは、成長制限マスク１０２の高さを増加させることによって、排除されることができ、それは、ＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間のより良好な界面に変換される。
ケース３：代替として、図１２Ｉにおける界面１１１の平滑表面１２８０ｃに示されるように、より厚い成長制限マスク１０２の代わりに、複数の成長制限マスク１０２の組み合わせも、ケース２として機能するであろう。１つの成長制限マスク１０２、例えば、ＳｉＯ２が、容易なリフトオフのために使用され、別の成長制限マスク１０２、例えば、ＳｉＮが、より高い温度における安定性のために使用され、組み合わせられた成長制限マスク１０２をもたらし得る。１００ｎｍ～１，０００ｎｍ以上、典型的に、１，０００ｎｍの組み合わせられた厚さが、好ましい。ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１において、熱的に安定した成長制限マスク１０２を選定することによって、より良好な表面が、除去された素子１１０上の界面１１１のために取得されることができる。
（ａ）クラッディング層を付着させる
低屈折率クラッディング層、例えば、ＡｌＮが、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から採取した後、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との界面１１１上に付着させられ得る。図１６Ａにおける概略図１６００ａは、ｎ－型ＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に堆積させられたＩＩＩ族窒化物素子層１０７を含むホスト基板１０１上に製作され、切り離されたＩＩＩ族窒化物レーザ素子１１０を示し、ＩＩＩ族窒化物素子層１０７は、活性領域１０７ａ、ｐ－型層１０７ｂ、電子遮断層（ＥＢＬ）１０７ｃ、およびクラッディング層１０７ｄ、および他の層を含む。ｎ－接点１６０１およびｐ－接点１６０２．エッチングされた領域１および２ ２０１、２０２も、示される。
図１６Ｂは、素子１１０のための採取プロセスの概略図１６００ｂと、素子１１０をヒートシンクキャリア基板１６０３上に再び付着させることの概略図１６００ｃとを含む。クラッディング層１０７ｄが素子層１０７の中にエピタキシャルに統合される、従来のレーザ構造が、使用されることができ、次いで、ヒートシンクキャリア１６０３として使用され得るプレートが、付着させられる。素子１１０を採取し、ヒートシンクキャリア１６０３上に再びに付着させることは、より大きいサイズを素子１１０に配分する利点を追加する。例えば、図１６Ｂに示されるように、素子１１０をキャリアプレート１６０３上に再び付着させるとき、素子１１０の側方寸法がより小さいときでも、より広い空間ｙが、素子１１０に配分されることができ、それは、熱をより広いエリアに拡散し、それによって、熱を効率的に除去することによって、熱安定性を改良することに役立つ。
代替として、素子１１０を採取し、所望の位置上に設置する代わりに、ＳｏＧまたは恒久的接合方法を使用して、直接、選択された数の採取された素子１１０上にヒートシンクキャリア１６０３を付着させ得る。
（ｂ）ＶＣＳＥＬ素子のためのＤＢＲ鏡を付着させる
図１７Ａにおける概略図１７００ａ、１７００ｂによって表される切り離されたＩＩＩ族窒化物ＥＬＯ層１０５または前工程処理されたＶＣＳＥＬ素子１１０は、ＶＣＳＥＬ素子１１０内の共振空洞１７０２を閉鎖するための第２のＤＢＲ鏡１７０１を必要とする。
本発明は、所望のＶＣＳＥＬ設計に対していくつかの自由度を有することができる。より良好な熱性能のために、短空洞ＶＣＳＥＬ、すなわち、約７λ空洞長（λは、所望される光出力波長である）、または長波長空洞（約２３λ空洞長以上）を使用するための提案が行われている。空洞は、エピタキシャルに制御されるので、空洞長は、精密にエンジニアリングされることができるか、または、ｎ－型の合体させられたＩＩＩ族窒化物ＥＬＯ層１０５が、ＶＣＳＥＬ設計の他のＩＩＩ族窒化物素子層１０７をエピタキシャルに統合する前、研磨されることさえあり得る。典型的ＶＣＳＥＬ素子１１０は、電流阻止層１７０３、電流スプレッダ１７０４、ＤＢＲ鏡１７０１、ｐ－パッド１７０５、およびｎ－パッド１７０６等の全ての所望の要素を伴って、前工程において製作される。次いで、ＶＣＳＥＬ素子１１０は、領域１ ２０１および／または領域１ ２０２を除去することによって、ホスト基板１０１から切り離される。
図１７Ｂにおける概略図１７００ｃ、１７００ｄに示されるように、切り離されたフックされたまたはフックされていないＶＣＳＥＬ素子１１０は、次いで、上で説明されるツールのうちの１つを用いて、１７００ｃに示されるように、処理されたＶＣＳＥＬウエハから採取され、最終ＤＢＲ鏡１７０７が、ＩＩＩ族窒化物ＥＬＯ層１０５および成長制限マスク１０２の界面１１１上に付着させられ、１７００ｄに示されるように、ＶＣＳＥＬ１１０を実現する。
具体的に、図１７Ｂは、処理されたＶＣＳＥＬウエハからのＶＣＳＥＬ素子１１０のための採取プロセスの概略図１７００ｃと、ＤＢＲキャリア基板１７０８を使用して、第２のタイプのＤＢＲ鏡１７０７を素子１１０に追加することの概略図１７００ｄとを含む。
第２のタイプのＤＢＲ鏡を選定することにおいて、いくつかのオプションが存在し得る。
１．エピタキシャルＤＢＲ：
これは、図１７Ｃにおける１７００ｅとして示される。Ｓｉ、ＳｉＣ、サファイア、またはＧａＮ等のキャリア基板１７０８上に、ＡｌＮ／ＧａＮ、ＡｌＩｎＮ／ＧａＮ、Ａｌ（Ｇａ）Ｎ／ＧａＮ、またはＡｌＩｎＧａＮ／ＡｌＩｎＧａＮ等のエピタキシャルＤＢＲ対１７０７が、調製され、表面活性化接合を使用して、またはいくつかの中間層を通してのいずれかにおいて、ＶＣＳＥＬ１１０の切り離されたＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１に付着させられる。好ましくは、表面活性化接合が、界面１１１の表面粗度がナノメートル範囲内にあるので、機能し得る。
エピタキシャルＤＢＲ対１７０７の調製は、以下を含む：
（ａ）ＡｌＮ／ＧａＮ４分の１波長厚層１７０７が、ＳｉＣ、Ｓｉ、またはサファイアキャリア基板１７０８上にエピタキシャルに成長させられることができ、次いで、キャリア基板１７０８は、表面活性化接合によって、ＶＣＳＥＬ１１０の切り離されたＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１に付着させられる。表面活性化接合は、不要な光散乱を回避し、熱的不連続性が最小化されるので、好ましい。
（ｂ）図１７Ｄにおける概略図１７００ｆ、１７００ｇ、１７００ｈに示されるように、ＧａＮまたはサファイア基板１７０９が、提供され、犠牲層１７１０が、その上に成長させられ、犠牲層１７１０は、Ｉｎ、Ｇａ、およびＮの合金を備えている。次いで、ｎ対のＡｌＮ／ＧａＮエピタキシャルＤＢＲ鏡層１７０７が、犠牲層１７１０上に成長させられる。後に、ｎ対のＡｌＮ／ＧａＮ層を備えているＤＢＲ鏡１７０７が、ＰＥＣエッチングまたは電気化学エッチング等によって、犠牲層１７１０を除去することによって、熱伝導基板１７０８に付着させられる。次いで、ＤＢＲ鏡層１７０７を備えている新しく確立されたテンプレート基板１７０８が、ＶＣＳＥＬ素子１１０の切り離されたＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１に付着させられる。
２．ナノ多孔性テンプレート：
これは、図１７Ｅの概略図１７００ｃ、１７００ａ、１７００ｉに示される。高度にドープされたＧａＮ層１７１１が、ＳｉＣ、Ｓｉ、またはサファイア等の異質基板１７１２上に成長させられ、多孔率が、高度にドープされたＧａＮ層１７１１の中に導入され、それは、屈折率を事実上低減させ、次いで、層１７１１が、キャリア１７１２によって、ＶＣＳＥＬ素子１１０の切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７の界面１１１に付着させられる。層１７１１上の多孔率のより良好な均一性のために、いくつかのトレンチ１７１３が、全体的層１７１１の上を覆って均一多孔率が達成され得るように、層１７１１のために推奨される。
代替として、誘電ＤＢＲ層、例えば、対のＳｉＯ２／Ｎｂ２Ｏ５層が、堆積させられ得る。典型的に、１０対が、ＶＣＳＥＬ素子１１０を実現するために、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上に堆積させられることができる。好ましくは、熱伝導性ＤＢＲ層は、熱伝導性キャリア上にエピタキシャルに成長させられ、次いで、表面は、任意の中間層を伴わずに、界面１１１に接合される。
ＧａＮ ＶＣＳＥＬでは、ＭＯＣＶＤによってエピタキシャルＤＢＲおよび活性層を基板上に連続的に成長させることは、困難であることが周知である。格子不整合および熱膨張共同効率における差異が、高結晶品質層を成長させることを妨げる。従来のプロセスを通して取得されるレーザ特性は、あまり良好ではない。したがって、このタイプのＧａＮ ＶＣＳＥＬの収率は、極めて低い。
本発明では、活性層と、基板１０１を伴うエピタキシャルＤＢＲと、ヒートシンクとを含む素子１１０とが、独立して調製されることができる。次いで、これらの要素は、表面活性化プロセス等を使用して、互いに接合されることができる。こうすることによって、本発明は、上記の問題を回避することができ、高収率大量生産プロセスを取得することができる。
概して、表面活性化接合および他の接合方法が、それらが大きいエリアを接合する必要があるので、ウエハ系接合のために使用される。この場合、素子１１０は、非常に小さいので、ウエハの捻じれまたは撓みによって引き起こされる接合破損は、防止されることができ、それは、収率を増加させる。
（素子をヒートシンクプレート上に搭載する）
ステップ５後、分割／切り離された素子１１０が、上で説明されるアプローチ、すなわち（１）ＰＤＭＳスタンプ（２）真空チャック（３）表面接合のために使用されるＳｏＧ材料を含むキャリアプレート構造、および（４）恒久的接合を使用して、リフトオフされ、素子１１０をともに密集させる代わりに、所望の場所に設置されることができる。
例えば、図１８における概略図１８００ａ、１８００ｂ、１８００ｃ、１８００ｄに示されるように、素子１１０を含む素子源ウエハ１８００ａ、１８００ｃが、選択的にパターン化されたヒートシンクプレート１８００ｂ、１８００ｄに付着させられ、概略図１８００ａは、完全に具設された素子１１０源ウエハであり、概略図１８００ｃは、いくつかの素子１１０が除去されている、素子１１０源ウエハである。素子１１０は、最初に、側方寸法ｘを有し、それは、ＩＩＩ族窒化物ＥＬＯ層１０５のウィングより小さく、したがって、側方寸法ｚ＞＞ｘを有し、厚さｈを伴う概略図１８００ｂ、１８００ｄに示されるヒートシンクプレート上のより広い空間に配分されることができ、それは、熱をより効率的に拡散することに役立つ。
さらに、別の利点は、ホスト基板１０１上の素子１１０がホスト基板１０１から切り離されるので、それらがホスト基板上に直接製作される素子より少ない応力を保有することである。したがって、本発明では、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を切り離した後、ＤＢＲテンプレート、またはクラッディングテンプレート、またはヒートシンクをウエハスケールで付着させ得る。ウエハ撓み許容範囲は、本発明が素子１１０をそのホスト基板１０１から外に平行移動させる方法において寛容であることができ、したがって、収率は、産業実践において改良されることができる。
（ＩＩＩ族窒化物ＥＬＯ素子層を採取するための真空チャックの使用および局所的修理方法）
本発明は、標的化されたサイズが５０μｍを下回るとき、より小さい発光開口（代替として発光型無機ピクセルと呼ばれる）の集団移転の問題に対する解決策を提供する。ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作されるＶＣＳＥＬまたはμＬＥＤ１１０は、上で述べられるように、除去されることができる。特に、これらの素子１１０は、好ましくは、ＩＩＩ族窒化物ＥＬＯ層１０５のより大きいウィング領域と、エッチング領域１ ２０１から結果として生じるより小さい開放領域とを有し、すなわち、ウィング領域と開放領域との間の比率は、１を上回り、より好ましくは、５～１０であるはずであり、特に、開放領域は、約１～５μｍであるはずである。したがって、素子１１０は、基板１０１からより容易に除去されることができ、容易な様式において、外部キャリアに移転されるか、または、さらなるステップにおいて処理されることができる。
図１９Ａにおける概略図１９００ａおよび１９００ｂ、および図１９Ｂにおける概略図１９１０ａ、１９１０ｂ、１９１０ｃ、１９１０ｄ、１９１０ｅに示されるように、真空チャック１９０１は、少なくとも、２つのプレート１９０２、１９０３の組み合わせであり、底部プレート１９０３は、ホスト基板１０１からリフトオフされるべき素子１１０より若干小さい寸法ｄ１ １９０４を伴う真空孔を有し、上部プレート１９０２は、切り離された素子１１０をホスト基板１０１から外に物理的に抽出するために電気的または磁気的のいずれかにおいて制御され得るより大きい真空孔１９０５を有する。
真空チャック１９０１は、ホスト基板１０１上の切り離された素子１１０の上を覆って設置され、素子１１０は、真空をオンにし、真空孔１９０５を開放することによって、ホスト基板１０１から外に抽出される。
図１９Ｂにおける概略図１９１０ａおよび１９１０ｂに示されるように、真空チャック１９０１によって含まれる素子１１０は、処理されたキャリアプレート上に設置されるか、または、直接、ディスプレイ背面パネル、またはＤＢＲテンプレート、またはクラッディングテンプレート、またはヒートシンク上に付着させられるかのいずれかである。
図１９Ｃでは、概略図１９２０ａは、真空チェック１９０１の側面図であり、概略図１９２０ｂは、真空チャック１９０１の上面図であり、概略図１９２０ｃは、真空チャック１９０１の拡大部分１９２１の上面図であり、概略図１９２０ｄは、真空チャック１９０１の拡大部分１９２１の平面図である。
図１９Ｄにおける概略図１９３０ａ、１９３０ｂ、１９３０ｃ、１９３０ｄ、１９３０ｅに示されるように、真空チャック１９０１を使用するときの本発明の独特の用途は、欠陥素子１１０が破損に起因して置換を必要とするときに実現される。概略図１９３０ａに示されるように、マスク１９３１を含む選択的孔が、概略図１９３０ｂに示されるように、底部プレート１９０３に付着させられ、欠陥素子１１０が、概略図１９３０ｃに示されるように、ホスト基板１０１から採取され、次いで、欠陥のない素子１１０が、概略図１９３０ｄに示されるように、ディスプレイパネル上の欠陥場所に再び付着させられ、概略図１９３０ｅに示されるように、局所的ピクセルの修理をもたらす。
（用語の定義）
（ＩＩＩ族窒化物系基板）
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板１０１が、成長制限マスク１０２を通してＩＩＩ族窒化物半導体層１０５、１０７の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板を備え得、例えば、｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等または他の面上で、バルクＧａＮおよびＡｌＮ結晶基板１０１からスライスされる任意のＧａＮ基板１０１を備え得る。
（ヘテロ基板）
さらに、本発明はまた、ヘテロ基板１０１を使用することもできる。例えば、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層が、成長制限マスク１０２の堆積に先立って、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ、Ｇａ２Ｏ３等のヘテロ基板１０１上に成長させられ得る。ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層は、典型的に、約２～６μｍの厚さまでヘテロ基板１０１上に成長させられ、次いで、成長制限マスク１０２が、ＧａＮテンプレートまたは他のＩＩＩ族窒化物系半導体層上に配置される。
（成長制限マスク）
成長制限マスク１０２は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２、ＴｉＮ等の誘電体層、または、Ｗ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属を備えている。成長制限マスク１０２は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される多重スタッキング層構造でもあり得る。
一実施形態では、成長制限マスク１０２の厚さは、約０．０５～３μｍである。マスク１０２の幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。成長制限マスク１０２は、スパッタ、電子ビーム蒸着、プラズマ強化化学蒸着（ＰＥＣＶＤ）、イオンビーム蒸着（ＩＢＤ）等によって堆積させられるが、それらの方法に限定されない。
ｍ－面自立ＧａＮ基板１０１上で、成長制限マスク１０２は、複数の開放エリア１０３を備え、複数の開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の０００１方向と平行な第２の方向に、第２の方向に延びている間隔で周期的に配置される。開放エリア１０３の長さは、例えば、２００～３５，０００μｍであり、幅は、例えば、２～１８０μｍであり、開放エリア１０３の間隔は、例えば、２０～１８０μｍである。開放エリア１０３の幅は、典型的に、第２の方向に一定であるが、必要に応じて、第２の方向に変更され得る。
ｃ－面自立ＧａＮ基板１０１上で、開放エリア１０３は、基板１０１の１１－２０方向と平行な第１の方向および基板１０１の１－１００方向と平行な第２の方向に配置される。
半極性（２０－２１）または（２０－２－１）ＧａＮ基板１０１上で、開放エリア１０３は、それぞれ、［－１０１４］および［１０－１４］と平行な方向に配置される。
代替として、ヘテロ基板１０１が、使用されることができる。ｃ－面ＧａＮテンプレートが、ｃ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、自立ｃ－面ＧａＮ基板と同じ方向にあり、ｍ－面ＧａＮテンプレートが、ｍ－面サファイア基板１０１上に成長させられるとき、開放エリア１０３は、自立ｍ－面ＧａＮ基板と同じ方向にある。こうすることによって、ｍ－面劈開面が、ｃ－面ＧａＮテンプレートを有する素子１１０の棒体を分割するために使用されることができ、ｃ－面劈開面が、ｍ－面ＧａＮテンプレートを有する素子１１０の棒体を分割するために使用されることができ、それは、はるかに好ましい。
（ＩＩＩ族窒化物系半導体層）
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物半導体素子層１０７は、Ｉｎ、Ａｌ、および／またはＢのみならず、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物も含むことができる。
ＩＩＩ族窒化物系素子層１０７は、概して、ｎ－型層、ドープされていない層、およびｐ型層の中からの少なくとも１つの層を含む２つを上回る層を備えている。ＩＩＩ族窒化物系素子層１０７は、具体的に、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等を備えている。素子が複数のＩＩＩ族窒化物素子層１０７を有する場合、互いに隣接した島状ＩＩＩ族窒化物系素子層１０７間の距離は、概して、３０μｍまたはそれを下回り、好ましくは、１０μｍまたはそれを下回るが、これらの数字に限定されない。
（エピタキシャル側方過成長の長所）
成長制限マスク１０２上で成長させられる成長制限マスク１０２の縞状開口部１０３からのＩＩＩ族窒化物ＥＬＯ層１０５の結晶性は、非常に高い。その結果、ＩＩＩ族窒化物素子層１０７は、高結晶品質も有する。
さらに、２つの利点が、ＩＩＩ族窒化物系基板１０１を使用して取得され得る。１つの利点は、サファイア基板の使用と比較して、非常に低欠陥密度を伴う等、高品質ＩＩＩ族窒化物素子層１０７が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に取得され得ることである。
エピ層１０５、１０７の成長のためのサファイア（ｍ－面、ｃ－面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等のヘテロ基板１０１の使用の利点は、これらの基板が、低コスト基板であることである。これは、大量生産にとって重要な利点である。
素子１１０の品質に関して言えば、自立ＩＩＩ族窒化物系基板１０１の使用が、上記の理由に起因して、より好ましい。他方では、ヘテロ基板１０１の使用は、より安価かつスケーラブルにする。
また、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５とは、化学的に接合されないので、ＩＩＩ族窒化物ＥＬＯ層１０５内の応力は、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面において引き起こされるスライドによって緩和されることができる。
（平坦表面領域）
平坦表面領域１０８は、層屈曲領域１０９の間にある。さらに、平坦表面領域１０８は、成長制限マスク１０２の縞の領域内にある。
半導体素子１１０の製作は、主に、平坦表面領域１０８上で実施される。平坦表面領域１０８の幅は、好ましくは、少なくとも、５μｍ、より好ましくは、１０μｍ以上である。平坦表面領域１０８は、半導体層１０５、１０７の各々に関して、厚さの高均一性を有する。
（層屈曲領域）
図２Ｂにおける概略図２００ｃは、層屈曲領域１０９を図示する。活性層１０７ａを含む層屈曲領域１０９が、素子１１０内に残っている場合、活性層１０７ａから発光される光の一部は、再吸収される。結果として、層屈曲領域１０９内の活性層１０７ａの少なくとも一部をエッチングによって除去することが好ましい。
活性層１０７ａを含む層屈曲領域１０９が、ＶＣＳＥＬ素子１１０内に残っている場合、レーザモードは、低屈折率（例えば、ＩｎＧａＮ層）に起因して、層屈曲領域１０９によって影響され得る。結果として、層屈曲領域１０９内の活性層１０７ａの少なくとも一部をエッチングによって除去することが好ましい。
活性層１０７ａによって形成される発光領域は、電流注入領域である。ＶＣＳＥＬ１１０の場合、発光領域は、共振空洞開口構造であり、それは、素子１１０のｐ－側の垂直に上方にあるか、素子のｎ－側の垂直に下方にあるか（または、その逆の同様）。
ＶＣＳＥＬ素子１１０に関して、発光領域の縁は、層屈曲領域１０９の縁から少なくとも、１μｍ以上、より好ましくは、５μｍにあるべきである。
別の観点から見ると、開口部エリア１０３を除く平坦表面領域１０８のエピタキシャル層は、開口部エリア１０３のエピタキシャル層より少ない欠陥密度を有する。したがって、開口構造は、平坦表面領域１０８内（ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上を含む）に形成されることがより好ましい。
（半導体素子）
半導体素子１１０は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子に限定されない。本発明は、特に、ＶＣＳＥＬ素子１１０のために有用である。本発明は、特に、空洞形成のための平滑領域を要求する半導体レーザ素子１１０のために有用である。
（ヒートシンクプレート）
上で述べたように、除去された素子１１０は、ＡｌＮ、ＳｉＣ、Ｓｉ、Ｃｕ、ＣｕＷ等であり得るヒートシンクプレートに移転され得る。はんだが、素子１１０をヒートシンク上に付着させるために使用され得、それは、ヒートシンクプレート上に配置されるＡｕ－Ｓｎ、Ｓｕ－Ａｇ－Ｃｕ、Ａｇペースト等であり得る。次いで、ｎ－電極またはｐ－電極が、はんだに接合される。素子１１０は、ヒートシンクプレートにフリップチップ接合されることもできる。
素子１１０をヒートシンクプレートに接合する場合、ヒートシンクプレートのサイズは、問題ではなく、所望に応じて設計されることができる。
（ＤＢＲ鏡）
本発明で述べられた光反射層は、ＤＢＲ鏡とも称され、それは、誘電またはエピタキシャル層から成ることができる。誘電ＤＢＲ鏡は、例えば、半導体多層フィルムまたは誘電多層フィルムから成る。誘電材料の例は、限定ではないが、Ｓｉ、Ｍｇ、Ａｌ、Ｈｆ、Ｎｂ、Ｚｒ、Ｓｃ、Ｔａ、Ｇａ、Ｚｎ、Ｙ、Ｂ、Ｔｉ等、またはＳｉＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＢＮ等のようなこれらの元素の窒化物、またはＳｉＯｘ、ＴｉＯｘ、ＮｂＯｘ、ＺｒＯｘ、ＴａＯｘ、ＺｎＯｘ、ＡｌＯｘ、ＨｆＯｘ、ＳｉＮｘ、ＡｌＮｘ等のようなこれらの元素の酸化物を含む。光反射層は、異なる屈折率を有する１つ以上の誘電材料を交互に積層することによって取得されることができる。異なる屈折率、異なる厚さの材料、および材料層の種々の数が、所望の光反射率を取得するために選定される。誘電層の各フィルムの厚さは、材料および共振空洞から発光される光の発振波長に応じて、調節されることができる。
好ましくは、これらの層の厚さは、発振波長の４分の１の奇数倍である。２つの光反射性要素（上部に１つ、底部に１つ）の反射率は、異なる。活性層、ｎ－ＧａＮ層、およびｐ－ＧａＮ層の一部を含むこれらの２つの光反射要素は、集合的に、共振空洞と呼ばれる。一般に、素子の光反射層の発光側の反射率は、他の側より小さい。ＤＢＲ鏡のうちの一方は、誘電性であることができ、他方は、エピタキシャルＤＢＲであることができる。
エピタキシャルＤＢＲ鏡は、基板上にエピタキシャルに統合されるＡｌＮ／ＧａＮ ＤＢＲ鏡層を備え得る。加えて、エピタキシャルＤＢＲ鏡は（Ｇａ）Ｎ／ＧａＮまたはＡｌＩｎＮ／ＧａＮを備え得る。基板は、ＳｉＣ、Ｓｉ、ＧａＮ、またはサファイアを備え得る。
（電流閉じ込め領域）
共振空洞は、ＶＣＳＥＬ素子１１０を通して流動する電流を共振空洞の開口の直径内に閉じ込めるために十分に細く成形することによる電流閉じ込め領域を使用して、作成されることができる。これは、電流注入が生じる開口の周囲の層を近隣領域より伝導性にすることによって達成されることができる。例えば、反応性イオンエッチング、またはプラズマエッチング、または誘電マスクを使用して、開口の近隣領域は、抵抗性にされることができる。
（代替実施形態）
以下は、本発明の代替実施形態を説明する。
（第１の実施形態）
ＩＩＩ族窒化物系半導体素子１１０および素子１１０を製造する方法が、第１の実施形態に従って説明される。
第１の実施形態では、図１における要素１００ａおよび１００ｂによって示されるように、基部またはホスト基板１０１が、最初に、提供され、複数の縞状開口部エリア１０３を有する成長制限マスク１０２が、基板１０１上に形成される。
本実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５は、図１における概略図１００ａに示されるように、合体せず、島状ＩＩＩ族窒化物半導体層を形成するか、または、ＩＩＩ族窒化物ＥＬＯ層１０５は、図１における概略図１００ｂに示されるように、基礎層を形成するために、近隣ＩＩＩ族窒化物ＥＬＯ層１０５に合体および／または接触することを可能にされる。その後、多量子井戸構造、導波管、電子遮断層、ｐ－ＧａＮ等の素子層１０７が、上記のＩＩＩ族窒化物ＥＬＯ層１０５上に成長させられる。μＬＥＤ、微小共振器ＬＥＤ、端面発光レーザ、およびＶＣＳＥＬ等の素子１１０が、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に製作される。例えば、ＶＣＳＥＬ素子１１０のＤＢＲ鏡のうちの少なくとも１つが、前工程処理ステップにおいて製作され；同様に、端面発光レーザに関して、前工程プロセス（隆起、ｐ－パッドおよびｎ－パッド、およびそれらの切り離し層を製作すること等の全て）が、画定される。
次いで、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、図２Ａおよび３に示されるように、領域１ ２０１および領域１ ２０２をエッチングし、下層成長制限マスク１０２を露出させることによって、個々の素子１１０または素子１１０の群に分割される。この段階では、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、ホスト基板１０１への接続を全く有していない。ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１上に保ち得る唯一の力は、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１における弱い相互作用力（ファンデルワールス力）である。
次いで、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、ＰＤＭＳエラストマスタンプ、真空チャック、ＳｏＧ材料接合、中間層を通した接合、表面活性化接合等のツールを使用して、キャリア上に移転される。ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１からリフトオフ後、さらなる処理が、必要とされ得るか、または、素子１１０は、直接、標的化された用途のために移転され得る。
二重クラッディングレーザまたはハイブリッドＤＢＲ鏡ＶＣＳＥＬ等のいくつかの素子１１０が、本発明を使用して実現可能である。成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１におけるＩＩＩ族窒化物ＥＬＯ層１０５の背面表面実験観察は、結晶配向に関係なく、ナノメートル範囲（＜２ｎｍ）内の表面粗度を示す。したがって、ＳｉＣ基板上へのエピタキシャルＤＢＲ（ＡｌＮ／ＧａＮ）の表面活性化接合が、ハイブリッドＤＢＲＶＣＳＥＬ素子１１０を実現するために使用され得るか、または、ＡｌＮ等の外部低屈折率クラッディング層の付着が、二重クラッドレーザ素子１１０を実現するために使用され得る。追加の中間層を界面１１１とＤＢＲまたはクラッディング層との間に導入しない利点は、熱性能を改良し、不要な光散乱を回避することである。
本発明は、ＶＣＳＥＬ素子１１０のＤＢＲ鏡を製作するための平滑界面１１１を取得するために有利である。基板を薄くすること、またはＰＥＣエッチングによって半導体層を除去すること等の一般的アプローチは、手間がかかり、かつ結晶配向依存である。しかしながら、本発明のアプローチは、ロバストかつ結晶平面独立である。さらに、素子層１０７を生産するために使用される基板１０１は、類似製作のために、数回、リサイクルされることができる。本発明のアプローチは、本発明が共振空洞をＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上で完全に製作することを提案するので、ＤＢＲ鏡のための平滑界面１１１のみならず、良好な結晶品質素子１１０も提供する。好ましくは、これは、ＩＩＩ族窒化物ＥＬＯ層１０５が基板１０１上に成長させられる成長制限マスク１０２の開口部エリア１０３を含まない。
（第２の実施形態）
第２の実施形態は、フックプロセスを使用してＩＩＩ族窒化物ＥＬＯ層１０５を除去し、ＩＩＩ族窒化物ＥＬＯ層１０５は、図３に示されるような補助層３０１またはフック層３０２を備え、補助層３０１またはフック層３０２は、ＩＩＩ族窒化物ＥＬＯ層１０５を一時的に保持し、それらを一時的キャリア基板、恒久的接合基板、ＣＭＯＳパネル、ＴＦＴ背面パネル等上に解放する。ＥＬＯ方法を使用して、より大きいウィングが、ＩＩＩ族窒化物ＥＬＯ層１０５のために取得されることができ、ＶＣＳＥＬ、ＬＥＤ、パワーエレクトロニクス素子等のいくつかの素子１１０が、これらのウィング上に製作されることができる。そうすることによって、これらの素子１１０は、従来の基板から製作される素子と比較して、低減させられた欠陥を有する。
フックプロセスの第１の部分では、それぞれ、図１における１００ａおよび１００ｂに示されるような別個または合体させられたＩＩＩ族窒化物ＥＬＯ層１０５のいずれかを使用して、素子１１０が、ＩＩＩ族窒化物ＥＬＯ層１０５の上に製作される。ＩＩＩ族窒化物ＥＬＯ層１０５は、例えば、化学蒸着、原子層堆積、またはスパッタリングによって堆積させられるＳｉＯ２層を用いてマスクされる。マスクは、２つの異なるタイプのフック設計のうちの１つを設置することによって、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上の有用なチップを抽出するような方法でパターン化されることができる。
例えば、タイプ１フックパターンでは、図３における概略図３００ｂに示されるように、領域１ ２０２が、成長制限マスク１０２を通してエッチングされ、残りの補助層３０１が、フックとしての機能を果たし、素子１１０を保持する。
別の例では、タイプ２フックパターンにおいて、図３における概略図３００ｃに示されるように、誘電層が、フック層３０２として堆積させられ、これはまた、図１５における概略図１５００ａ、１５００ｂ、１５００ｃ、１５００ｄに示されるように、他のタイプのフックパターン、例えば、タイプ３およびタイプ４フックパターンも可能にする。このプロセスは、別個または合体させられたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７上で前工程プロセスが実施された後、実施され得る。
例えば、小サイズＬＥＤ素子１１０の場合、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に製作される素子１１０は、ｐ－電極およびｎ－電極をＩＩＩ族窒化物素子層１０７の上部側に含む。ホスト基板１０１上のＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をエッチングするために使用されるマスクは、不動態化層としての役割も果たし、電気漏出から保護すること、または小サイズＬＥＤ素子１１０のための効率を改良することができる。
マスク（典型的に、ＳｉＯ２）を使用して、所望のチップ寸法が、少なくとも成長制限マスク１０２を露出させるためにエッチングされる。次いで、タイプ２フックパターンでは、フック層３０２が、露出させられた成長制限マスク１０２に接触するように設置される。代替として、フック層３０２は、開放ＥＬＯ窓において、ホスト基板１０１に接触し得る。ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をエッチングし、下にある成長制限マスク１０２を露出させるプロセスは、２つのステップにおいて行われることもでき、例えば、例えば、＞１０μｍのより厚いＩＩＩ族窒化物半導体層１０５、１０７の場合、硬質マスクが、最初に、下にある成長制限マスク１０２が露出させられないように、成長制限マスク１０２の若干上方までエッチングするために使用され、次いで、第２のステップにおいて、フォトレジスト等の軟質層が、少なくとも、下にある成長制限マスク１０２を露出させるために使用される。本構成は、タイプ２フックにおけるパターン１として標識される、フック設計のうちの１つにつながる。代替方法は、２つのエッチングステップを伴わずに、下にある成長制限マスクを露出させ得る。
タイプ２フックでは、下にある成長制限マスク１０２を露出させた後、エッチングされた層１０５、１０７は、図３に示されるように、ホスト基板１０１からの支持を保有していないが、それらは、成長制限マスク１０２とマスクのエッチングされた開放ＥＬＯ窓との間に挟まれている。この段階では、素子１１０は、ホスト基板１０１上に残っている。実験的に、素子１１０の全てが、図１１Ｄにおける光学顕微鏡画像１１００ｇに示されるように、成長制限マスク１０２を露出させた後、成長制限マスク１０２上に残っていることが観察された。この時点におけるＩＩＩ族窒化物半導体層１０５、１０７は、成長制限マスク１０２と成長制限マスク１０２を露出させるために使用されるマスクとの間に挟まれている。これは、本発明のアプローチを使用してのみ達成可能である独特の構成である。ＥＬＯプロセスのための初期成長制限マスク１０２は、ＭＯＣＶＤ反応チャンバ内でのＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７の形成中、約３００℃の低温で調製されたにもかかわらず、成長制限マスク１０２は、約１，２００℃より高い温度にさらされ、それは、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５の背面との間のより弱い接合、例えば、ファンデルワールス力を促進したと考えられる。
代替として、さらなる固定プロセスが、図３および１５の両方に示されるように、１０ｎｍ～３００ｎｍの厚さを有するチップ固定層（好ましくは、誘電ＳｉＯ２）として知られる薄層をエッチングされたマスクの上部に設置することによって可能であり得る。タイプ２、タイプ３、およびタイプ４として知られるいくつかのフック設計は、チップ固定層およびエッチングマスク組み合わせを選択的に開放することによって、可能であり得る。図１４Ａにおける概略図１４００ａ、１４００ｂおよび図１４Ｂにおける画像１４００ｃ、１４００ｄ、１４００ｅ、１４００ｆ、１４００ｇは、実験的に実証されたタイプ２フック設計を図示し、チップ固定層は、チップの幅を横断して伸びる縞を用いてチップを保護する。
ここで、一時的または恒久的であり得るキャリアウエハが、チップに付着させられ得る。超音波、機械的、または熱処理を使用して、唯一の支持フック層が、破壊されることができ、チップは、キャリアウエハ上に移転されることができる。
この独特のプロセスは、現在のマイクロＬＥＤ集団移転問題を解決することにおいて有用であるだけではなく、ＶＣＳＥＬおよび二重クラッド端面発光Ｆａｂｒｙ－Ｐｅｒｏｔレーザの独特の設計を実現することにも役立つ。
（ＶＣＳＥＬ：基板が関わらないエピタキシャル層上のｎ－側湾曲鏡）
チップ固定層を設置後、素子１１０は、図１２Ｂにおける概略図１２１０ａ、１２１０ｂ、１２１０ｃ、１２１０ｄによって示されるように、結晶接合、または電子ろう、または一時的付着層を使用して、一時的ウエハ上に移転される。一時的キャリアウエハ上に移転後、素子１１０の背面側は、レジストをリフローすることによって、凹面様式においてパターン化され、湾曲鏡が、素子１１０がパッケージングのために、恒久的接合ウエハ上に逆移転される前、エピタキシャル層上に製作され、光は、素子１１０のｐ－側から抽出されるであろう。基板１０１を除去するためのこのプロセスを使用して、素子１１０のｐ－側からの光発光が、ＶＣＳＥＬ素子１１０のために可能となる一方、ＰＥＣエッチングまたは電気化学エッチング等の他のプロセスでは、除去されたエピタキシャル層上のｎ－側湾曲鏡は、不可能であり得る。
（二重クラッドＦａｂｒｙ－Ｐｅｒｏｔ（ＦＰ）レーザ）
ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を小サイズＬＥＤまたはＶＣＳＥＬ素子１１０に分割することと異なり、ＦＰレーザ素子１１０は、ＩＩＩ族窒化物素子層１０７上の隆起構造および閉じ込め層をウィング領域上に設置することによって、ＩＩＩ族窒化物層１０５のウィング領域上に設計されることができる。例えば、上で議論されるフック技法のいずれかによって、レーザ素子１１０を除去する前、ＩＴＯ層を外部から１つのクラッディング層として設置し、除去後、窒化アルミニウム（ＡｌＮ）等の別のクラッディング層が、外部から設置される。このプロセスは、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域の厚さが、長波長レーザ素子１１０の非常に厳密な設計のためにエピタキシャルに制御されることができ、レーザ素子１１０のための正確に設計されたエピタキシャル層１０５、１０７が、成長制限マスク１０２から除去されるので、二重クラッドＦＰレーザ素子１１０を達成するためにより制御可能である。２つのクラッディング層は、例えば、スパッタリング、電子ビーム、電子サイクロトロン共振（ＥＣＲ）、化学蒸着（ＣＶＤ）等を使用して、外部から設置される。代替として、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域の背面表面が必ずしも平坦ではない場合、ＩＩＩ族窒化物素子層１０７内のｎ－ＧａＮ層の厚さが、所望の寸法を超える場合でも、第２のクラッディング層を設置する前、ＦＰレーザ素子１１０をキャリア基板上に移転後、エッチング背面を所望の値までエッチングすることができる。この構成では、ジャンクションダウンまたはサンドウィッチ冷却技法が、より良好な熱管理のために、最終素子１１０上に与えられることができる。
（第３の実施形態）
図２０における概略図２０００ａ、２０００ｂ、２０００ｃ、２０００ｄに示されるように、本実施形態は、ＰＤＭＳスタンプ２００１を使用して、切り離された素子１１０をそれらのホスト基板１０１から除去する方法を説明する。切り離されたＩＩＩ族窒化物ＥＬＯ層１０５がホスト基板１０１との接続がないので、または、領域１ ２０１のエッチングから結果として生じる開放領域に作成された非常に脆弱な接続またはフック層３０２が存在する場合でも、この接続は、ＰＤＭＳスタンプ２００１の移動によって、容易に破壊されることができる。ＰＤＭＳスタンプ２００１は、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を一緒に採取するように、または、それらのうちのいくつかを選択的に採取するようにさえ設計されることができる。
粘着およびスタンプ方法：
１．ガラスまたはＳｉ等の堅いキャリア２００２が、いくつかの切り離された素子１１０を集めるために、ＰＤＭＳスタンプ２００１に付着させられる。
２．平坦なＰＤＭＳスタンプ２００１に加え、ＰＤＭＳ歯構造２００３も、使用され得る。ＰＤＭＳ歯構造２００３を使用して、切り離された素子１１０をホスト基板１０１から外に選択的に採取し得る。例えば、未硬化ＰＤＭＳ材料をガラス上にスピンコーティングし、次いで、少量の未硬化ＰＤＭＳ２００４がＰＤＭＳ歯構造２００３上に移転されるであろうように、歯構造２００３を未硬化ＰＤＭＳ２００４と接触させることが可能である。次いで、未硬化ＰＤＭＳ２００４を伴うＰＤＭＳ歯構造２００３は、切り離された素子１１０と接触させられ、未硬化ＰＤＭＳ２００４は、硬化することを可能にされ得る。硬化後、選択された素子１１０をホスト基板１０１から除去し得る。
（第４の実施形態）
第４の実施形態は、真空チャック１９０１を使用して、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から外に採取することについてであり、真空チャック１９０１は、図１９Ａに示されるように、少なくとも、２つのプレート１９０２、１９０３を含むように設計される。プレート１９０３は、有限寸法孔を含有し、それは、除去された素子１１０の寸法より小さく、プレート１９０２は、保持プロセスを制御するために、より大きい寸法真空孔１９０５を有する。真空孔１９０５は、機械、電磁、または油圧方法によって制御され得る。
さらに、図１９Ｄに示されるように、プレート１９０３上の不要な真空孔１９０４を閉鎖することによって、真空チャック１９０１を使用して、選択された素子１１０のみを採取し得る。後処理においても、除去された素子１１０を含む真空チャック１９０１を使用し得る。
（第５の実施形態）
第５の実施形態は、ＳｏＧ材料の低温酸化を使用して、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から採取することについてである。ＳｏＧ材料が、ガラスまたはＳｉ基板上に配置され、表面は、室温で物理的に接触して配置され、続いて、４２５℃で印加される圧力を用いてアニーリングされる。切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、酸化し、ＳｏＧ材料との接合を形成し、ホスト基板１０１から自己分離する。代替として、超音波または小衝撃が、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から切り離し得る。
本発明は、印加される圧力、または室温表面活性化接合、または低温酸素プラズマ支援ウエハ接合等を用いずに実践され得る。ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、ホスト基板１０１からの切り離しの後、室温表面活性化接合または低温酸素プラズマ支援ウエハ接合を補助するように調製され得る。
本発明は、少なくとも２つの場所において、表面活性化接合を使用し得、１つは、切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をホスト基板１０１から分離し、別のものは、二重クラッディングレーザ素子１１０のための外部クラッディング層、またはＶＣＳＥＬ素子１１０のためのＤＢＲ鏡、またはより良好な熱性能のためのヒートシンクプレート等の表面を後処理するために、またはＣＭＯＳ互換性基板を含む窒化ケイ素（ＳｉＮ）導波管等のＳｉ－フォトニクス基板上にＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を統合するために、ＩＩＩ族窒化物ＥＬＯ層１０５および成長制限マスク１０２の界面１１１を再び付着させるためのものである。
（第６の実施形態）
第６の実施形態は、除去されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７の界面１１１を使用することについてである。成長制限マスク１０２およびＩＩＩ族窒化物ＥＬＯ層１０５における界面１１１は、極めて平滑であることが実験的に観察されている。ＡＦＭ走査は、約＜２ｎｍの表面粗度を明らかにし、ある場合、サブナノメートル規模である。ＶＣＳＥＬ、外部からクラッド付着させられた二重クラッディングレーザ、または端面発光レーザ等の素子１１０の後処理では、ＤＢＲ鏡層、クラッディング層、またはヒートシンクのいずれかを含む外部キャリアは、界面１１１において、除去されたＩＩＩ族窒化物ＥＬＯ層１０５に付着させられなければならない。界面１１１の表面は、平滑であるので、表面活性化接合によって、またはプラズマ会合接合機構によってのいずれかにおいて、上記の後処理要素を室温で付着させ得る。平滑表面は、付着成功のための中間層を回避することを補助し、したがって、より良好な性能の素子１１０を取得する。
（第７の実施形態）
第７の実施形態では、ＡｌＧａＮ層が、ＩＩＩ族窒化物ＥＬＯ層１０５および／またはＩＩＩ族窒化物素子層１０７および結果として生じる島状ＩＩＩ族窒化物半導体層において使用される。ＡｌＧａＮ層は、ＩＩＩ族窒化物ＥＬＯ層１０５として、種々のオフ角基板１０１上に成長させられ得る。ＡｌＧａＮ層は、本発明を使用して、非常に平滑な表面を有することができる。本発明を使用して、ＡｌＧａＮ層は、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７および島状ＩＩＩ族窒化物半導体層として、種々のオフ角基板１０１から除去されることができる。
この場合、ＵＶ光（ＵＶ－ＡまたはＵＶ－ＢまたはＵＶ－Ｃ）を発する活性レーザ素子１１０は、ＡｌＧａＮ ＥＬＯ層１０５上に成長させられることができる。除去後、ＡｌＧａＮ ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、擬似ＡｌＧａＮ基板を伴うＵＶ－素子１１０を備えている。こうすることによって、基板１０１による吸収を伴わずに、高品質ＵＶ－ＬＥＤまたはレーザ素子１１０を取得することができる。
（第８の実施形態）
第８の実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５は、種々のオフ角基板１０１上に成長させられる。オフ角配向は、ｍ－面からｃ－面に向かって、０～＋１５度および０～－２８度に及ぶ。本発明は、棒体を破壊せずに、素子１１０の棒体を種々のオフ角基板１０１から除去することができる。種々の結晶平面基板１０１が使用されるとき、開口部エリア１０３における棒体の除去された領域は、階段のような劈開表面を含み得、棒体が機械的に除去されると、開口部エリア１０３をＶＣＳＥＬ素子１１０のためのＤＢＲ鏡を製作するために好適ではないものにする。しかしながら、結晶配向から独立して、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域の表面は、ＶＣＳＥＬ素子１１０のためのそのような繊細なＤＢＲ鏡を製作するために十分に平滑である。例えば、素子１１０の半極性棒体が、半極性平面２０－２－１または２０－２１を備えているそのホスト基板１０１から除去されるとき、領域１ ２０１のエッチングから結果として生じる開放領域は、劈開非極性平面１０－１０等を含み得、それは、ホスト基板１０１の半極性平面から角度７５または１５度にあって、それは、図１２Ｂ、１２Ｃ、１２Ｄ、および１２Ｅに示されるように、開放領域において、階段パターンのように見える。しかしながら、棒体のＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域は、開放領域より平滑な表面を含む。したがって、ＶＣＳＥＬ素子１１０のためのＤＢＲ鏡をＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域上に製作するという本発明の提案は、結晶平面から独立した最良解決策である。これは、種々のオフ角配向半導体平面素子１１０が、製作プロセスを変化させずに実現され得るので、本技法の大きな利点である。
（第９の実施形態）
第９の実施形態では、ＩＩＩ族窒化物ＥＬＯ層１０５は、２つの異なるミスカット配向を伴うｃ－面基板１０１上に成長させられる。次いで、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、本願に説明される本発明を使用して、所望の素子１１０に処理後、基板１０１から除去される。
（第１０の実施形態）
第１０の実施形態では、サファイア基板１０１が、緩衝層と共に使用される。結果として生じる構造は、第１の実施形態とほぼ同じであるが、サファイア基板１０１および緩衝層を使用する。本実施形態では、緩衝層は、追加のｎ－ＧａＮ層または非ドープＧａＮ層も含み得る。緩衝層は、約５００～７００℃の低温で成長させられる。ｎ－ＧａＮ層または非ドープＧａＮ層は、約９００～１，２００℃のより高い温度で成長させられる。総厚は、約１～３μｍである。次いで、成長制限マスク１０２が、緩衝層およびｎ－ＧａＮ層または非ドープＧａＮ層上に配置される。
他方では、緩衝層を使用することは必要ではないこともある。例えば、成長制限マスク１０２は、直接、ヘテロ基板１０１上に配置されることができる。その後、ＩＩＩ族窒化物ＥＬＯ層１０５および／またはＩＩＩ族窒化物素子層１０７が、成長させられることができる。この場合、ＩＩＩ族窒化物ＥＬＯ層１０５は、多くの欠陥を含むヘテロ界面に起因して、基板１０１から容易に分離する。
本発明を採用することで、ＩＩＩ族窒化物ＥＬＯ層１０５のウィング領域、および成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面１１１が、素子１１０内の共振空洞のための鏡として使用されるので、ＩＩＩ族窒化物ＥＬＯ層１０５の平滑界面１１１が、ヘテロ基板１０１を使用する場合でも、例えば、共振空洞のために取得されることができる。
ヘテロ基板１０１の使用は、大量生産への大きな影響も有する。例えば、使用されるヘテロ基板１０１は、自立ＧａＮ基板１０１と比較して、サファイア、ＧａＡｓおよびＳｉ等の低コストかつ大サイズ基板１０１であることができる。これは、低コスト素子１１０をもたらす。さらに、サファイアおよびＧａＡｓ基板は、低熱伝導率材料として周知であり、したがって、これらの基板１０１を使用する素子１１０は、熱問題を有する。しかしながら、本発明を使用して、素子１１０は、ヘテロ基板１０１から除去されるので、これらの熱問題を回避することができる。
さらに、素子１１０の棒体を除去するためにＥＬＯ成長方法を使用する場合では、この方法は、ヘテロ基板１０１を使用する場合、重要な問題となっている転位密度および積層欠陥密度を著しく低減させることができる。
したがって、本発明は、ヘテロ基板１０１の使用から結果として生じる問題の多くを解決することができる。
（第１１の実施形態）
例えば、ディスプレイ、拡張現実（ＡＲ）／仮想現実（ＶＲ）ディスプレイ、量子関連技術、一般計測学、およびバイオセンシング等を含む分光法のために、４００ｎｍまたはより低い、はるかに短い波長に動作波長範囲を拡張させるための大きい需要が存在する。多くの実証が、短波長範囲に対処するために、窒化ケイ素（ＳｉＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、五酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、または大バンドギャップエネルギーを伴う他の好適な材料をベースとするフォトニック集積回路（ＰＩＣ）を利用している。しかしながら、全てのこれらの実証では、レーザは、広い展開のために必要な大量および低コストにスケーリングされないプロセスにおいて、外部から結合されるか、または組み立てられるかのいずれかであった。
新しい出現する市場に対処するために、オンチップ源および増幅器を４００ｎｍ波長まで下げて動作する共通受動プラットフォームに提供するウエハ－スケールプロセスが、必要とされ、好ましくは、それは、最先端製作設備に容易に移転されることができる。加えて、中間層を要求しない本発明に説明されるアプローチは、それらの中間層のバンドギャップによって限定されることなく、受動導波管材料の完全透明性範囲の利用を可能にする。
本発明は、ウエハ－スケールプロセスを使用して、非常に高素子均一性を伴うＳｉＮまたはＴｉＯ２導波管に結合される、電気的に励起されるＧａＮレーザおよび検出器を異種統合するために使用されることができる。本技術は、図２１における概略図２１００ａ、２１００ｂ、２１００ｃ、２１００ｄに示されるように、大量生産高品質ＣＭＯＳ設備を使用して、オンチップ源を伴うフォトニック集積チップのウエハ－スケール製造を可能にすることによって、ディスプレイ、立体光投影、ＡＲ／ＶＲディスプレイ、位置、ナビゲーションおよびタイミング（ＰＮＴ）、量子感知、およびコンピューティングを含む多くの分野に革命をもたらす有望性を持っており、概略図２１００ａは、切り離された素子１１０から成る半導体層ウエハを表し、概略図２１００ｂは、キャリアウエハを表し、概略図２１００ｃは、キャリアウエハ２１００ｂに付着させられる素子１１０を表し、概略図２１００ｄは、レーザ素子２１０１、変調器２１０２、およびマルチプレクサ２１０３が、キャリアウエハ２１００ｂ上で組み合わせられる用途を表す。
（第１２の実施形態）
第１２の実施形態は、本発明のプロセスを使用して改良された収率の利点を有する。本発明は、最初に、ホスト基板１０１上のＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を分離するが、分離／切り離されたＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７は、弱い相互作用力および／または弱い連結３０１、３０２に依拠することによって、ホスト基板１０１の成長制限マスク１０２上に残っている。そうすることによって、素子１１０は、すでに弛緩状態にあり、したがって、応力等に起因する、素子層１０７のウエハ撓みまたは亀裂は、ウエハスケールにおける素子１１０を移転するときに問題とならないこともある。例えば、図２１における概略図２１００ａ、２１００ｂ、２１００ｃ、２１００ｄを参照されたい。
（第１３の実施形態）
図２２における概略図２２００ａ、２２００ｂ、２２００ｃ、２２００ｄ、２２００ｅによって示されるように、第１３の実施形態は、エピタキシャル層の移転プロセスを使用して、大規模基板を作製することについてである。より良好なエピタキシャル品質を伴う大きくされたＩＩＩ族窒化物基板は、本発明のいくつかのプロセスを改変することによって取得されることができる。概略図２２００ａに示されるように、ホスト基板１０１上の合体させられたＩＩＩ族窒化物ＥＬＯ層１０５は、概略図２２００ｂに示されるように、領域１および２ ２０１、２０２をエッチングすることによって、ホスト基板１０１から小さな群に分離され、次いで、概略図２２００ｃに示されるように、Ｓｉ、サファイア等のより大きいキャリア基板２２０１上にタイル状にされることができる。いったんより大きいキャリア基板２２０１上にタイル状にされると、素子１１０エピタキシが、キャリア２２０１を含むタイル状にされたエピタキシ層をＭＯＣＶＤ反応器の中に導入することによって実施されることができる。
この方法は、特に、半極性または非極性ＩＩＩ族窒化物基板１０１等の特殊な配向が要求されるときに有用である。半極性または非極性結晶配向基板は、従来のｃ－面製造プロセスの副産物である。ＨＶＰＥ処理されたｃ－面基板ブールが、種々の結晶配向にスライスされ、半極性基板を生産する。ＩＩＩ族窒化物層とＨＶＰＥのキャリア基板との間の亀裂問題は、より厚いブールの製造を妨げ、したがって、半極性および非極性基板のための達成可能寸法を限定する。
しかしながら、本発明を使用して、より小さい利用可能な特殊な配向の基板１０１を使用して、ベースＩＩＩ族窒化物ＥＬＯ層１０５を発生させ、次いで、それらをそれらのホスト基板１０１から分離し、ＩＩＩ族窒化物素子層１０７が成長させられるとき、ＭＯＣＶＤ温度に耐え得る表面活性化接合またはある中間層のいずれかを使用して、それらをより大きいキャリアウエハ２２０１上にタイル状にし得る。図２２に説明される統合のプロセスを使用して、より大きいサイズのＩＩＩ族窒化物ウエハを実現し得る。
同じプロセスが、素子１１０処理においても適用され得る。例えば、最初に、概略図２２００ｄに示されるように、高品質ＩＩＩ族窒化物ＥＬＯ層１０５およびｎ－型ＩＩＩ族窒化物素子層１０７をホスト基板１０１から分離し、概略図２２００ｅに示されるように、それらをキャリア基板２２０１上に移転し、次いで、キャリア基板２２０１をＭＯＣＶＤ反応器の中に再導入し、活性層およびｐ－型層等の任意の残りのＩＩＩ族窒化物素子層１０７を成長させ得る。キャリアウエハ２２０１上でＩＩＩ族窒化物素子層１０７の成長を完了後、所望の素子１１０が、製作されることができる。
（第１４の実施形態）
第１４の実施形態は、図２３における概略図２３００ａ、２３００ｂ、２３００ｃ、２３００ｄ、２３００ｅ、２３００ｆに示されるように、ＡＲ／ＶＲディスプレイ用途のために小インチあたりピクセル素子１１０を実現することについてである。ステップＡの概略図２３００ａにおけるＩＩＩ族窒化物素子層１０７は、ステップＢの概略図２３００ｂおよびステップＣの概略図２３００ｃに示されるように、選択的エッチング液マスクとしてのｐ－パッド金属層２３０１を伴って成長制限マスク１０２上で切り離される。次いで、ＩＩＩ族窒化物素子層１０７および基板１０１は、反転され、ＣＭＯＳ集積制御（ＩＣ）ウエハ２３０２が、ステップＤの概略図２３００ｄに示されるように、ホスト基板１０１上で分離されたＩＩＩ族窒化物素子層１０７の選択的ピッチに付着または接合され、ホスト基板１０１は、ステップＥの概略図２３００ｅに示されるように、排除される。ｎ－接点層２３０３および電気パッド２３０４は、ＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１であるｎ－型層上で処理される。発する光を遮ることを回避するために、ステップＦの概略図２３００ｆに示されるように、透明伝導性層２３０５をＩＩＩ族窒化物ＥＬＯ層１０５の界面１１１上に設置し、反射性ｎ－金属接触２３０３をＣＭＯＳ ＩＣウエハ上に変位させ得る。さらに、不動態化層２３０６が、ＩＩＩ族窒化物素子層１０７上に堆積させられ得る。
（第１５の実施形態）
図２４における概略図２４００ａ、２４００ｂに示されるように、第１５の実施形態は、複数の発光素子１１０を単一ＩＩＩ族窒化物ＥＬＯ層１０５のウィングから取得する方法を説明する。要求される発光素子１１０寸法が、１μｍ～５０μｍ（非円形または直径寸法の場合、片側に沿って）の範囲内であるとき、領域１ ２０１および領域１ ２０２等の素子１１０を切り離すためのエッチング領域は、図２４における概略図２４００ａ、２４００ｂに示されるように、複数の素子１１０が、ＩＩＩ族窒化物ＥＬＯ層１０５の単一ウィングから抽出され得るように分離される。この抽出方法は、概略図２４００ａに示されるように、合体させられていないＩＩＩ族窒化物ＥＬＯ層１０５内の屈曲領域１０９の数を低減させ、概略図２４００ｂに示されるように、基板１０１上の合体させられたＩＩＩ族窒化物ＥＬＯ層１０５の数を低減させ、したがって、それは、単一ウエハからの有用な素子１１０抽出面積を増加させ、増加させられた収率につながる。
（第１６の実施形態）
図２５Ａ、２５Ｂ、および２５Ｃにおける概略図２５００ａ、２５００ｂ、２５００ｃ、２５００ｄ、２５００ｅ、２５００ｆ、２５００ｇ、２５００ｈに示されるように、第１６の実施形態は、ＶＣＳＥＬ素子１１０を実現する方法を説明する。ステップＡの概略図２５００ａにおいて、ＩＩＩ族窒化物素子層１０７を成長させ、ステップＢの概略図２５００ｂにおいて、素子１１０を切り離した後、素子１１０は、ステップＣの概略図２５００ｃに説明されるように、支持フックの有り、またはなしで成長制限マスク１０２上に残り、素子１１０は、界面１１１がエピタキシャルＤＢＲの事前にパターン化されたパッチに対して下に面するように、ピックアンドプレースまたは真空方法等を使用して、基板１０１からより大きい事前に処理されたキャリア基板上に分散させられた。成長基板１０１からの素子１１０のこの分散は、ステップＤの概略図２５００ｄに説明されるように、より大きいキャリア基板全体に素子を配置するために、数回、実施され得る。キャリア基板に配置した後、表面活性化接合が、ステップＥの概略図２５００ｅに説明されるように、分散させられた素子１１０とキャリアのエピタキシャルＤＢＲ層との間で実施される。表面活性化接合は、材料損傷が、主にエピタキシャル半導体層１０５、１０７を用いて行われる処理から生じないため、より加速された条件で実施されることができる。
電流開口の画定、ｐ－接点層堆積、誘電ＤＢＲ設置等の前工程プロセスが、ステップＦの概略図２５００ｆに説明されるように、大きいキャリア基板上で実施され、それは、収率を改良し、製造コストを低減させる。エピタキシャルＤＢＲを含むキャリアは、電気接点のうちの１つとして使用されることができる。第２の電気接点が、素子１１０の上部表面上に配置され得る。しかしながら、素子１１０が、より小さい、またはある技術的複雑性が、関わる場合、切り離し層は、ステップＧの概略図２５００ｇおよび２５００ｈに説明されるように、キャリアウエハ上に堆積させられ、２つの電気接点を分離し得る。
（プロセスフローチャート）
図２６は、本発明による、半導体素子を製作する方法を図示するフローチャートである。
ブロック２６０１は、ホスト基板１０１を提供することを表す。一実施形態では、基板１０１は、ＩＩＩ族窒化物系基板１０１、例えば、ＧａＮ系基板、またはサファイア基板等のヘテロ基板１０１等、結晶配向から独立する半導体基板である。このステップはまた、テンプレート層を基板１０１上またはその上方に堆積させる随意のステップを含み得、テンプレート層は、ＧａＮ下層等の緩衝層および／または１つ以上の中間層を備え得る。
ブロック２６０２は、成長制限マスク１０２を、基板１０１上またはその上方に、すなわち、基板１０１自体上またはテンプレート層上に堆積させることを表す。成長制限マスク１０２は、複数の縞状開口部エリア１０３を含むようにパターン化される。成長制限マスク１０２は、多層構造を備え得る。
ブロック２６０３は、エピタキシャル側方過成長（ＥＬＯ）を使用して、１つ以上のＩＩＩ族窒化物層１０５を成長制限マスク１０２上またはその上方に形成することを表す。このステップは、ＩＩＩ族窒化物ＥＬＯ層１０５の隣接するものが互いに合体する前、ＩＩＩ族窒化物ＥＬＯ層１０５の成長を停止させることを含むことも、含まないこともある。
ブロック２６０４は、１つ以上のＩＩＩ族窒化物素子層１０７をＩＩＩ族窒化物ＥＬＯ層１０５上またはその上方に成長させ、それによって、１つ以上の素子１１０の棒体を基板１０１上に製作することを表す。追加の素子１１０製作が、素子１１０が基板１０１から除去される前および／または後に生じ得る。
μＬＥＤ素子１１０に関して、このステップは、ｐ－パッドおよびｎ－パッドを画定することと、両方のパッドを金属化することとを含み得、ｐ－パッド金属化は、垂直パッド構成を備えている。
Ｆａｂｒｙ－Ｐｅｒｏｔまたは二重クラッドレーザ素子１１０に関して、このステップは、隆起構造をＩＩＩ族窒化物ＥＬＯ層１０５のウィング上に画定することと、ｐ－パッドおよびｎ－パッドを画定することと、両方のパッドを金属化することとを含み得、ｐ－パッド金属化は、垂直パッド構成を備えている。
ＶＣＳＥＬ素子１１０に関して、このステップは、電流閉じ込め開口を画定することと、ｐ－パッドおよびｎ－パッドを画定することと、両方のパッドを金属化することとを含み得、ｐ－パッド金属化は、垂直パッド構成を備えている。
ブロック２６０５は、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を別個の素子１１０に切り離すことを表す。このステップは、ＥＬＯ層１０５および素子層１０７を素子１１０に分割する分離プロセスを含み得る。このステップは、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７をエッチングし、別個の素子１１０に切り離すことも含み得、エッチングは、切り離しマスクをＩＩＩ族窒化物ＥＬＯ層１０５上に設置し、エッチングを画定することを含み得る。
ブロック２６０６は、補助層３０１またはフック層３０２を設置し、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を基板１０１上に固定する随意のステップを表し、随意に、補助層３０１またはフック層３０２が存在しないこともある。
Ｆａｂｒｙ－Ｐｅｒｏｔまたは二重クラッドレーザ素子１１０に関して、このステップは、切り離しマスク上のパッドにアクセスすることと、ファセット形成およびコーティングのために、素子１１０をキャリアに選択的に接合することと、素子１１０単体化と、パッドのうちの少なくとも１つが形成されているキャリアのヒートシンクへの付着とを含み得る。
ＶＣＳＥＬ素子１１０に関して、このステップは、エピタキシャルＤＢＲを含むキャリア基板に表面活性化接合すること（ＩＩＩ族窒化物ＥＬＯ層１０５と成長制限マスク１０２との間の界面１１１における表面平滑性を利用する）と、切り離しマスク上のパッドにアクセスすることと、素子１１０単体化と、電気パッドのうちの少なくとも１つが形成されるヒートシンクまたはキャリアへの付着とを含み得る。
ブロック２６０７は、ピックアンドプレースまたは真空チャックを使用して、ＩＩＩ族窒化物ＥＬＯ層１０５およびＩＩＩ族窒化物素子層１０７を移転することを表す。
μＬＥＤ素子１１０に関して、このステップは、素子１１０を中間基板上に設置すること、ディスプレイパネル上での局所的修理、および／または素子１１０をディスプレイパネル上に分散させることを含み得、その後、電気経路を画定することが続く。
ブロック２６０８は、より大きい基板上への表面活性化接合のステップを表す。
ブロック２６０９は、より大きいＩＩＩ族窒化物ＥＬＯ層１０５上でのＩＩＩ族窒化物素子層１０７の再成長を実施することを表す。
ブロック２６１０は、この方法の結果として生じる製品、すなわち、この方法に従って製作されるμＬＥＤ、Ｆａｂｒｙ－Ｐｅｒｏｔまたは二重クラッドレーザ、またはＶＣＳＥＬ等の１つ以上のＩＩＩ族窒化物系半導体素子１１０、および素子１１０から除去されており、リサイクルおよび再使用のために利用可能である基板１０１を表す。
（利点および利益）
本発明は、特に、ＥＬＯ層または素子を、はんだを使用せずに、別のキャリアまたは基板に接合するときに有用である。
概して、表面活性化接合方法は、ウエハを接合するとき、広いエリアを伴う平坦性および平滑性を必要とする。各ウエハを接合するとき、力および熱が、ウエハに印加される。力および熱を均一様式において印加することは、特に、各ウエハが異なる材料から作製されるとき、困難である。ウエハのある部分は、互いに接合することができるが、残りは、接合することができない。したがって、収率は、高くない。本発明では、ＥＬＯ層および素子は、小サイズであり、小サイズを用いた接合は、これらの問題を回避することができる。移転されるＥＬＯ層の長さは、４０ｍｍ以下、より好ましくは、２０ｍｍであることが好ましい。移転されるＥＬＯ層の幅も、２００μｍ以下、より好ましくは、１００μｍであることが好ましい。
以下は、上記の利点を取得するためのプロセスフローを説明する。
ケース１：
１．成長制限マスクを用いて、ＥＬＯ層を基板上に成長させる。
２．素子層をＥＬＯ層上に成長させる。
３．素子を素子層上で製作する。
４．素子を成長制限マスク上で切り離す。
５．ＤＢＲまたはクラッディング層あり、またはなしで、はんだを用いずに、素子をキャリアウエハに移転する。
６．キャリアウエハをチップに分割する。
ケース２：
１．成長制限マスクを用いて、ＥＬＯ層を基板上に成長させる。
２．素子層をＥＬＯ層上に成長させる。
３．ＥＬＯ層を成長制限マスク上で切り離す。
４．ＤＢＲまたはクラッディング層あり、またはなしで、はんだを用いずに、素子をキャリアウエハに移転する。
５．素子をキャリアウエハ上の素子層上で製作する。
６．キャリアウエハをチップに分割する。
ケース２は、接合するとき、ＥＬＯ層が、隆起縞等の電極または素子構造を有していないので、強力および高温プロセスが接合するときに印加され得るという利点を有する。強力および高温プロセスは、接合収率を改良することができる。
本発明は、いくつかの他の利点および利益も同様に提供する。
・高価なＩＩＩ族窒化物系基板１１０は、基板１０１が素子層１０６から除去された後、再使用されることができる。
・高結晶品質層１０５、１０６、１０９が、非常に低欠陥密度を伴って、同じまたは同様の材料の基板１０１を使用して、取得され得る。
・基板１０１および層１０５、１０７の両方のために同じまたは同様の材料を使用することは、層１０５、１０７内の歪みを低減させることができる。
・基板１０１および層１０５、１０７の両方のために同じまたは同様の熱膨張を伴う材料を使用することは、エピタキシャル成長中、基板１０１の屈曲を低減させることができる。
・ＥＬＯによって成長させられる層１０５は、良好な結晶品質を有する。
・ＩＩＩ族窒化物ＥＬＯ層１０５が、互いに合体しないとき、内部歪みは、解放され、それは、亀裂の任意の発生を回避することに役立つ。ＡｌＧａＮ層である素子層１０７に関して、それは、特に、高Ａｌ含有層の場合、非常に有用である。
・ＶＣＳＥＬ素子の共振空洞は、ＥＬＯウィング領域上に製作される。
・ＥＬＯウィング領域は、低欠陥領域エリアであり、それは、素子の特性を改良する。
・空洞の第２のＤＢＲ鏡を製作するために、手間がかかる基板薄化プロセスの必要はない。薄化は、素子の発光波長の大きな吸収を回避するために、従来の製作のために必要とされる。
・半導体層を除去するための光化学エッチングプロセスのような代替プロセスは、結晶平面依存かつ極めて低速である。しかしながら、本明細書に説明される方法は、結晶平面依存性を有していない。結晶の任意の平面が、成長制限マスクおよび成長のパラメータを制御することによって、成長制限マスクにおいて、平滑界面を取得することができる。
・他方では、本発明における除去する方法は、高価ではなく、ロバストであり、集団移転のために使用されることができる。
・ＩＩＩ族窒化物ＥＬＯ層１０５を除去後、除去された層の界面が、そのような接合技法を補助するために十分に平滑であるので、それらは、単に、表面活性化または拡散接合によって、外部調製されたＤＢＲ鏡に表面接合されることができる。
・長空洞曲面鏡構造が、複雑なステップを伴うことなく、エピタキシャルに成長させられる層のみを使用して、製作されることができ、それは、基板のリサイクルを可能にする。
・島状ＩＩＩ族窒化物半導体層は、引張応力または圧縮応力が低減させられたように、切り離して形成される。
・さらに、成長制限マスク１０２およびＩＩＩ族窒化物ＥＬＯ層１０５は、化学的に接合されず、したがって、ＩＩＩ族窒化物ＥＬＯ層１０５および追加の素子層１０７内の応力は、成長制限マスク１０２とＩＩＩ族窒化物ＥＬＯ層１０５との間の界面において引き起こされるスライドによって、緩和されることができる。
・高品質半導体結晶の層１０５、１０７は、基板１０１の曲率を抑制することによって、成長させられることができ、さらに、層１０５、１０７が、非常に厚いときでも、亀裂等の発生は、抑制されることができ、それによって、大面積半導体素子が、容易に実現されることができる。
・製作方法は、大サイズウエハ（＞２インチ）にも容易に採用されることができる。
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的である、または本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本発明を実施するための形態によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。

Claims (20)

  1. 方法であって、前記方法は、
    成長制限マスクを使用して、１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を基板上に成長させることと、
    １つ以上の素子を前記ＥＬＯ層および素子層上またはそれらの上方に製作することと、
    前記成長制限マスク上の前記ＥＬＯ層および素子層を前記基板から切り離すことと、
    前記切り離されたＥＬＯ層および素子層をキャリアウエハに移転することと
    を含む、方法。
  2. 前記切り離すステップは、前記ＥＬＯ層および素子層を前記素子に分割する分離プロセスを含む、請求項１に記載の方法。
  3. 前記移転するステップは、はんだを用いない接合プロセスを含む、請求項１に記載の方法。
  4. 前記移転するステップは、はんだを用いる接合プロセスを含む、請求項１に記載の方法。
  5. 前記移転するステップは、前記ＥＬＯ層および素子層を前記キャリアウエハ上に統合し、前記キャリアウエハは、前記基板より大きい、請求項１に記載の方法。
  6. 前記移転されるＥＬＯ層および素子層は、フォトニック集積回路に統合される、請求項１に記載の方法。
  7. 前記製作するステップは、前記移転するステップ後に行われる、請求項１に記載の方法。
  8. 前記切り離されたＥＬＯ層および素子層は、前記成長制限マスク上に残っている、請求項１に記載の方法。
  9. 前記切り離されたＥＬＯ層および素子層は、固定されたフック層からの補助によって前記成長制限マスク上に残っている、請求項８に記載の方法。
  10. 前記ＥＬＯ層および素子層を前記基板から除去することをさらに含む、請求項１に記載の方法。
  11. 前記除去するステップは、ピックアンドプレース、真空チャック、表面活性化接合、または中間層を通した接合を使用して実施される、請求項１０に記載の方法。
  12. 前記除去するステップは、選択的に実施される、請求項１０に記載の方法。
  13. 前記基板は、半導体基板である、請求項１に記載の方法。
  14. 前記半導体基板は、結晶配向から独立している、請求項１３に記載の方法。
  15. 前記キャリアウエハは、前記素子のための１つ以上のクラッディング層、分布ブラッグ反射器（ＤＢＲ）層、またはヒートシンクを有する、請求項１に記載の方法。
  16. 前記キャリアウエハは、前記素子のための１つ以上のエピタキシャル分布ブラッグ反射器（ＤＢＲ）層を有する、請求項１に記載の方法。
  17. 前記成長制限マスクは、多層構造を備えている、請求項１に記載の方法。
  18. 請求項１－１７に記載の方法によって製作される素子。
  19. 素子であって、前記素子は、
    成長制限マスクを使用して基板上に成長させられた１つ以上のエピタキシャル側方過成長（ＥＬＯ）層および素子層を備え、
    １つ以上の素子が、前記ＥＬＯ層および素子層上またはそれらの上方に製作され、
    前記ＥＬＯ層および素子層は、前記成長制限マスク上で前記基板から切り離され、
    前記切り離されたＥＬＯ層および素子層は、キャリアウエハに移転される、素子。
  20. 前記素子は、マイクロサイズ発光ダイオード（μＬＥＤ）、端面発光レーザ、または垂直共振器面発光レーザ（ＶＣＳＥＬ）を備えている、請求項１９に記載の素子。
JP2022577298A 2020-06-19 2021-06-21 半導体素子を実現するための移転プロセス Pending JP2023531177A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063041659P 2020-06-19 2020-06-19
US63/041,659 2020-06-19
PCT/US2021/038194 WO2021258039A1 (en) 2020-06-19 2021-06-21 Transfer process to realize semiconductor devices

Publications (1)

Publication Number Publication Date
JP2023531177A true JP2023531177A (ja) 2023-07-21

Family

ID=79025358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022577298A Pending JP2023531177A (ja) 2020-06-19 2021-06-21 半導体素子を実現するための移転プロセス

Country Status (6)

Country Link
US (1) US20230238477A1 (ja)
EP (1) EP4169078A1 (ja)
JP (1) JP2023531177A (ja)
KR (1) KR20230028782A (ja)
CN (1) CN116057715A (ja)
WO (1) WO2021258039A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117616161A (zh) * 2021-07-13 2024-02-27 加利福尼亚大学董事会 在高品质外延晶体层上制备小尺寸发光二极管的方法
WO2023153358A1 (ja) * 2022-02-10 2023-08-17 京セラ株式会社 レーザ素子の製造方法および製造装置
WO2023238923A1 (ja) * 2022-06-09 2023-12-14 京セラ株式会社 半導体レーザデバイスの製造方法および製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105286B2 (en) * 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
CN110603651B (zh) * 2017-05-05 2023-07-18 加利福尼亚大学董事会 移除衬底的方法
WO2019055936A1 (en) * 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
CN112204754A (zh) * 2018-05-30 2021-01-08 加利福尼亚大学董事会 从半导体衬底移除半导体层的方法

Also Published As

Publication number Publication date
KR20230028782A (ko) 2023-03-02
EP4169078A1 (en) 2023-04-26
US20230238477A1 (en) 2023-07-27
WO2021258039A1 (en) 2021-12-23
CN116057715A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US9773704B2 (en) Method for the reuse of gallium nitride epitaxial substrates
JP2023531177A (ja) 半導体素子を実現するための移転プロセス
EP1326290A2 (en) Method of fabricating semiconductor structures
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
EP3105829A1 (en) Manufacturable laser diode
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
JP7461079B2 (ja) 窒化インジウムガリウム構造およびデバイス
US20230411554A1 (en) Small size light emiting diodes fabricated via regrowth
EP1873880A1 (en) Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element
JP2023523546A (ja) エピタキシャル側方過成長技法を使用してデバイスを除去するための方法
TWI817264B (zh) 垂直式發光二極體及其製造方法
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser
WO2023076607A1 (en) Light emitting diodes containing epitaxial light control features
JP2024525695A (ja) 高品質エピタキシャル結晶層上での小型発光ダイオードの作成方法
WO2024119056A1 (en) Display including lateral-structure multicolor light emitting device pixels and method of fabrication thereof
CN117616161A (zh) 在高品质外延晶体层上制备小尺寸发光二极管的方法
WO2024091466A1 (en) Multicolor light emitting micro led display and method of fabrication thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240326