JP2023526366A - キセノンランプ電源、浄化装置及び冷凍装置 - Google Patents

Abstract

本願は、キセノンランプ電源、浄化装置及び冷凍装置を提供する。キセノンランプ電源は、入力回路、結合アセンブリ、出力回路、及び制御回路を含み、入力回路は、交流入力端及び直流出力端を含み、入力回路は、交流入力端から入力される交流を直流出力端から出力される直流に変換するためのものであり、結合アセンブリの第１の端は直流出力端に接続され、出力回路はキセノンランプ給電回路を含み、キセノンランプ給電回路は、結合アセンブリの第２の端に接続されており、第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電するためのものであり、制御回路は、それぞれ、結合アセンブリの第１の端及び第３の端に接続されており、電磁結合方式で結合アセンブリの第１の端の電気エネルギーを結合アセンブリの第２の端及び第３の端に輸送するように制御するためのものである。

Description

本願は、２０２１年１月２６日に提出された、出願番号が２０２１１０１０５９７２．７であり、発明の名称が「キセノンランプ電源、浄化装置及び冷凍装置」である中国特許出願の優先権を主張し、その全体が参照により本願に組み込まれる。

本願は、エネルギー技術分野に関し、特に、キセノンランプ電源、浄化装置及び冷凍装置に関する。

従来のキセノンランプ電源は通常、デジタル電源を採用しており、その電源全体の電源出力及びＰＷＭ出力はソフトウェアの方式によって制御されているが、ソフトウェア制御の方式はＭＣＵの処理速度及び関連する論理条件に制限されやすく、応答の即時性が悪く、制御精度が劣っている。また、このデジタル電源は通常、非電気的隔離式電源であり、電源全体の入力と出力について、電源の入出力として変圧器の一次と二次を採用しているが、その入力と出力は共接地接続のために同じ基準低電位を有しており、そのため、変圧器の一次と二次の間に強弱電気干渉が発生しやすく、安全性が相対的に低い。

本願は、従来技術において、キセノンランプのデジタル電源の応答即時性及び制御精度が悪く、及びキセノンランプのデジタル電源が非電気的隔離式であることで強弱電気電磁干渉が存在するという問題を解決し、キセノンランプに安定して確実に給電するために、キセノンランプ電源、浄化装置及び冷凍装置を提供する。

本願は、
交流入力端及び直流出力端を含み、前記交流入力端から入力される交流を前記直流出力端から出力される直流に変換するための入力回路と、
第１の端が前記直流出力端に接続される結合アセンブリと、
キセノンランプ給電回路を含み、前記キセノンランプ給電回路は、前記結合アセンブリの第２の端に接続されており、前記第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電する出力回路と、
それぞれ、前記結合アセンブリの第１の端及び第３の端に接続されており、電磁結合方式で前記結合アセンブリの第１の端の電気エネルギーを結合アセンブリの第２の端及び第３の端に輸送するように制御するための制御回路であって、ここで、前記第３の端が前記制御回路に給電する制御回路とを含むキセノンランプ電源を提供する。

本願に係るキセノンランプ電源によれば、前記出力回路は補助給電回路を更に含み、前記補助給電回路は、前記結合アセンブリの第４の端に接続されており、前記第４の端からの電気エネルギーを直流弱電に変換して出力するためのものである。

本願に係るキセノンランプ電源によれば、それぞれ、前記キセノンランプ給電回路及び前記補助給電回路に接続されており、前記キセノンランプ給電回路から出力された直流強電の電圧を検出し、前記補助給電回路から供給された直流弱電と合わせて前記キセノンランプ給電回路から出力された直流強電の電圧の検出信号を生成し、前記検出信号を前記制御回路にフィードバックするフィードバック回路を更に含む。

本願に係るキセノンランプ電源によれば、前記制御回路は、前記キセノンランプ給電回路から出力された直流強電の電圧を変化させるように、前記検出信号に基づいて、前記結合アセンブリの第１の端のオンオフのデューティ比を調整するためのものである。

本願に係るキセノンランプ電源によれば、一端が前記制御回路に接続され、他端が接地されており、前記フィードバック回路の開回路状態を遮蔽するための遮蔽回路を更に含む。

本願に係るキセノンランプ電源によれば、それぞれ、前記制御回路及び前記結合アセンブリの第５の端に接続されており、前記キセノンランプ給電回路から出力された直流強電が予め設定された値より大きい場合に、前記制御回路に対して過電圧保護を行うための過電圧保護回路であって、前記結合アセンブリの第５の端が前記結合アセンブリの第１の端と同位相である過電圧保護回路を更に含む。

本願に係るキセノンランプ電源によれば、前記入力回路から供給された電気エネルギーによって前記制御回路を起動するように、それぞれ、前記制御回路及び前記入力回路に接続される起動回路を更に含む。

本願に係るキセノンランプ電源によれば、前記結合アセンブリの第１の端が電磁結合方式で電気エネルギーを輸送するように前記制御回路が制御する時のサージ電圧を吸収するために、前記制御回路と前記結合アセンブリの第１の端との間に設置されている吸收回路を更に含む。

本願に係るキセノンランプ電源によれば、前記補助給電回路に接続されており、前記補助給電回路の出力状態が異常であるか否かを検出し、前記補助給電回路の出力状態が異常である場合に、前記制御回路が異常処理を行うように、前記制御回路にフィードバックするための電源状態検出回路を更に含む。

本願に係るキセノンランプ電源によれば、前記電源状態検出回路に接続されており、前記補助給電回路の出力状態が異常である場合に、前記制御回路が前記キセノンランプ電源をオフするように、前記制御回路にフィードバックするための電源オフ制御回路を更に含む。

本願は、冷凍装置の浄化装置を更に提供し、前記冷凍装置は、区画室と、前記区画室を冷凍するための冷凍システムと、前記区画室を開閉するための扉体とを含み、前記浄化装置は、キセノンランプアセンブリに給電するための上述したキセノンランプ電源を含み、前記キセノンランプアセンブリは、前記区画室内に設置されるキセノンランプであり、フラッシュ時に、前記区画室内に貯蔵されている食品を浄化する。

本願は、上述した冷凍装置の浄化装置を含む冷凍装置を更に提供する。

本願に係る冷凍装置によれば、前記冷凍装置は冷蔵庫であり、前記区画室は前記冷蔵庫の冷蔵室及び／又は変温室である。

本願は、キセノンランプ電源、浄化装置及び冷凍装置を提供する。キセノンランプ電源は、入力回路、結合アセンブリ、出力回路及び制御回路を含み、入力回路は、交流入力端及び直流出力端を含み、交流入力端から入力される交流を直流出力端から出力される直流に変換するためのものであり、結合アセンブリの第１の端は、直流出力端の電圧を結合アセンブリの他の端に変換するように、直流出力端に接続され、第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電されるように、結合アセンブリの第２の端は出力回路のキセノンランプ給電回路に接続され、制御回路は、それぞれ、前記結合アセンブリの第１の端及び第３の端に接続されており、電磁結合方式で結合アセンブリの第１の端の電気エネルギーを結合アセンブリの第２の端及び第３の端に輸送するように制御するためのものであり、ここで、前記第３の端は前記制御回路に給電する。全体的な回路ハードウェア構造は最適化され、従来技術におけるキセノンランプ電源がソフトウェア論理制御によって制限されている状況から完全に脱却し、各回路モジュールは互いに協力して動作し、しかも結合アセンブリの多端子入出力の設計により、一次巻線と二次巻線の完全に相互に独立した電気的隔離状態を実現し、一次巻線と二次巻線の間の電磁干渉を回避し、キセノンランプ電源の安全防護レベル及び給電性能を向上させることができ、安全性が高く、出力が安定している利点を有する。キセノンランプ電源回路構造の全体的な設計は、電気的隔離式の小電力のアナログ電源によって、従来技術における本来の大電力の電源でしか満足できない電力出力指標を完成し、キセノンランプの高速連続フラッシュ動作を確保するように、キセノンランプに安定して確実に給電することができる。

本願の実施形態又は従来技術における技術案をより明確に説明するために、以下、実施形態又は従来技術の説明に必要な図面を簡単に説明する。勿論、以下に説明する図面は、本願のいくつかの実施形態であり、当業者にとって、創造的な労働を要しない前提で、これらの図面に基づいてその他の図面を更に得ることができる。

図１は、本願に係るキセノンランプ電源の構造の概略図の一である。 図２は、本願に係るキセノンランプ電源の回路原理の概略図である。 図３は、本願に係るキセノンランプ電源の構造の概略図の二である。 図４は、本願に係るキセノンランプ電源の構造の概略図の三である。 図５は、本願に係るキセノンランプ電源の構造の概略図の四である。 図６は、本願に係るキセノンランプ電源の構造の概略図の五である。 図７は、本願に係るキセノンランプ電源の構造の概略図の六である。 図８は、本願に係るキセノンランプ電源の構造の概略図の七である。 図９は、本願に係るキセノンランプ電源の構造の概略図の八である。 図１０は、本願に係るキセノンランプ電源の構造の概略図の九である。 図１１は、本願に係る冷凍装置の浄化装置の構造の概略図である。

本願の目的、技術案及び利点をより明確にするために、本願の図面を参照しながら、本願の技術案を明確かつ完全に説明する。勿論、説明する実施形態は、すべての実施形態ではなく、本願の実施形態の一部の実施形態に過ぎない。当業者が本願における実施形態に基づいて創造的な労働をしない前提で得られたすべての他の実施形態は、本願の保護範囲に含まれる。

以下、図１－図１１を参照しながら、本願に係るキセノンランプ電源、浄化装置及び冷凍装置を説明する。

本願は、キセノンランプ電源を提供し、図１は、本願に係るキセノンランプ電源の構造の概略図の一であり、図１に示すように、前記キセノンランプ電源は、入力回路１０１、結合アセンブリ１０２、出力回路、及び制御回路１０４を含み、ここで、前記入力回路１０１は、交流入力端及び直流出力端を含み、前記入力回路１０１は、前記交流入力端から入力される交流を前記直流出力端から出力される直流に変換するためのものであり、キセノンランプ電源へ電源投入するには、交流入力端は、商用電源から２２０Ｖの交流入力を取得するように、商用電源に接続され、
前記結合アセンブリ１０２の第１の端（図１中の符号１の箇所）は前記入力回路１０１の直流出力端に接続され、
前記出力回路はキセノンランプ給電回路１０３を含み、前記キセノンランプ給電回路１０３は、前記結合アセンブリ１０２の第２の端（図１中の符号２の箇所）に接続されており、前記第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電し、
前記制御回路１０４は、それぞれ、前記結合アセンブリ１０２の第１の端及び第３の端（図１中の符号１の箇所及び符号３の箇所）に接続されており、電磁結合方式で前記結合アセンブリ１０２の第１の端の電気エネルギーを前記結合アセンブリ１０２の第２の端及び第３の端に輸送するように制御するためのものであり、ここで、前記第３の端は前記制御回路１０４に給電する。

本願に係るキセノンランプ電源は、入力回路１０１、結合アセンブリ１０２、出力回路、及び制御回路１０４を含み、ここで、入力回路１０１は、交流入力端及び直流出力端を含み、交流入力端から入力される交流を直流出力端から出力される直流に変換するためのものであり、結合アセンブリ１０２の第１の端は、直流出力端の電圧を結合アセンブリ１０２の他の端に変換するように、直流出力端に接続され、第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電されるように、結合アセンブリ１０２の第２の端は、出力回路のキセノンランプ給電回路１０３に接続され、制御回路１０４は、それぞれ、前記結合アセンブリ１０２の第１の端及び第３の端に接続されており、電磁結合方式で結合アセンブリ１０２の第１の端の電気エネルギーを結合アセンブリ１０２の第２の端及び第３の端に輸送するためのものであり、ここで、前記第３の端は前記制御回路１０４に給電する。

全体的な回路ハードウェア構造は最適化され、従来技術におけるキセノンランプ電源がソフトウェア論理制御によって制限されている状況から完全に脱却し、各回路モジュールは互いに協力して動作し、しかも結合アセンブリの多端子入出力の設計により、一次巻線と二次巻線の完全に相互に独立した電気的隔離状態を実現し、一次巻線と二次巻線の間の電磁干渉を回避し、キセノンランプ電源の安全防護レベル及び給電性能を向上させることができ、安全性が高く、出力が安定している利点を有する。キセノンランプ電源回路構造の全体的な設計は、電気的隔離式の小電力のアナログ電源によって、従来技術における本来の大電力の電源でしか満足できない電力出力指標を完成し、キセノンランプの高速連続フラッシュ動作を確保するように、キセノンランプに安定して確実に給電することができる。また、電気的隔離式の小電力のアナログ電源を採用し、つまり、キセノンランプ電源に必要な電力マージンが小さくなり、例えば、キセノンランプ電源の電力マージンを従来の５倍又は１０倍から１．６倍に低減することにより、キセノンランプ電源自体のサイズ及び体積を大幅に縮小することができ、それにより、キセノンランプ電源の生産コストを大幅に節約することができる。

図２は、本願に係るキセノンランプ電源の回路原理の概略図であり、図１及び図２に示すように、具体的には、前記入力回路１０１は、交流入力端及び直流出力端を含み、キセノンランプ電源への電源投入が必要な場合、前記交流入力端は、商用電源から２２０Ｖ交流入力を取得するように、配線プラグインＣＮ１を介して商用電源に接続される。

交流入力端と直流出力端との間には、前記入力回路１０１は、順次接続された保険モジュール、感圧モジュール、電磁フィルタリングモジュール、及び一次整流モジュールを更に含む。前記保険モジュールは、過高圧入力時に電源全体を保護するために溶断するヒューズＦＵ１を採用する。前記感圧モジュールは感圧電抵抗ＶＲ１を採用する。前記電磁フィルタリングモジュールは、ＥＭＣフィルタリングモジュールとも呼ばれ、前記感圧電抵抗ＶＲ１と並列に接続された後、前記回路のゼロファイア線の間に直列に接続される。前記ＥＭＣフィルタリングモジュールは、具体的には互いに並列に接続された容量ＣＸ１、容量ＣＸ２、及びそれと共にフィルタリングリングネットワークを構成する互いに直列に接続されたコモンモードインダクタンスＬＦ１及びコモンモードインダクタンスＬＦ２を含み、電流中の強電磁干渉又は電気スパーク干渉を抑制ひいては除去する。もちろん、前記ＥＭＣフィルタリングモジュールは、図２に示すように、電抵抗Ｒ１５、電抵抗Ｒ１６、及び電抵抗Ｒ１７の３つの抵抗が直列に接続された容量電圧放出回路を更に含んでもよく、前記容量電圧放出回路は、前記容量ＣＸ１又は容量ＣＸ２の両端に並列に接続されており、キセノンランプ電源への商用電源をオフにしたり、プラグを抜いたりする際に、プラグ内の残留電圧を人体にとって安全な電圧範囲内急速に下げることができ、例えば１ｓの時間内にプラグ残留電圧を３６Ｖ以下に下げることができる。また、前記ＥＭＣフィルタリングモジュールは、一端が共接地され他端がそれぞれ前記ＥＭＣフィルタリングモジュールの両端に接続された容量ＣＹ３と容量ＣＹ４から構成されるＥＭＣデバッグループを更に含んでもよく、前記ＥＭＣフィルタリングモジュールのフィルタリング動作效果を効果的にデバッグすることができる。

前記一次整流モジュールは、整流ブリッジＤＢ１と、両端が整流ブリッジＤＢ１のＶ＋端及びＶ－端にそれぞれ接続された容量ＥＣ１を含み、且つ、前記容量ＥＣ１のＶ－端に接続された端が接地されている。前記一次整流モジュールは、キセノンランプ電源へ電源投入された瞬間に容量ＥＣ１によって発生したサージ電流を抑制するために、整流ブリッジＤＢ１の１つのＡＣ入力端に設けられたサージ抑制器ＮＴＣ１を更に含む。前記ＥＭＣフィルタリングモジュールの出力は、依然として交流であり、整流ブリッジＤＢ１の２つのＡＣ端を介して入力されて、整流フィルタリング処理を経た後、整流ブリッジＤＢ１のＶ＋端を介して直流電圧が出力される。この時、前記整流ブリッジＤＢ１のＶ＋端は前記直流出力端として、ＡＣ２２０Ｖ電圧に基づいて変換されたＤＣ３１０Ｖを直流として出力する。

前記結合アセンブリ１０２の第１の端（前記結合アセンブリはトランスＴ１であり、第１の端は、図１１中の符号１の箇所に対応し、更に図２におけるトランスＴ１の一次巻線４－６に対応する）は、前記ＤＣ３１０Ｖ直流を受信するために、前記入力回路１０１の直流出力端に接続される。また、制御回路１０４による前記結合アセンブリ１０２の第１の端の制御により、前記ＤＣ３１０Ｖ電圧を、一定の変動規則を持つ交流電圧信号（パルス電圧として理解できる）に変化させ、そして、前記交流電圧信号をトランスＴ１の変圧処理の基礎とすることができる。

前記トランスＴ１は、前記交流電圧信号を対応する巻線の変圧比で変圧し、トランスＴ１の第２の端は変圧後の一定の規則性を持つ交流電圧（パルス電圧としても理解できる）を得る。前記出力回路は、キセノンランプ給電回路１０３を含み、前記キセノンランプ給電回路１０３は、前記トランスＴ１の第２の端（図１中の符号２の箇所であり、図２におけるトランスＴ１の二次巻線９－１０に対応する）に接続されており、前記第２の端からのパルス電圧をＤＣ３００Ｖの直流強電に変換した後、当該ＤＣ３００Ｖの直流強電に基づいてキセノンランプに給電する。

ここで、前記キセノンランプ給電回路１０３は、トランスＴ１の二次の主出力回路として、図２に示すように、具体的には、順次接続された主出力整流フィルタリングモジュール、ＥＭＣ改善モジュール、及び仮想負荷モジュールを含み、前記主出力整流フィルタリングモジュールは、ダイオードＤ１、ダイオードＤ２、及びフィルタリング容量ＥＣ２から構成されており、トランスＴ１の二次巻線９－１０から出力されたパルス電圧に対して整流及びフィルタリングを行て、ＤＣ３００Ｖ直流強電に変換するためのものである。ＥＭＣ改善モジュールは、コモンモードインダクタンスＬＦ３を採用しており、回路中の電磁干渉を効果的に低減し、電圧品質を改善することができる。

仮想負荷モジュールは、順次直列に接続されてから前記コモンモードインダクタンスＬＦ３の両端に並列に接続された電抵抗Ｒ７、電抵抗Ｒ１２、及び電抵抗Ｒ１４から構成されており、キセノンランプ給電回路１０３の端末負荷として効果的に機能し、キセノンランプ電源全体の空負荷特性を改善することができる。もちろん、キセノンランプ給電回路１０３の端末空負荷がキセノンランプ電源電源の安定性の要求を満たすことができると、仮想負荷モジュールを追加せずに端末空負荷を保留してもよい。前記キセノンランプ給電回路１０３は、前記主出力整流フィルタリングモジュールと並列に接続されたスパイク電圧吸收回路を更に含んでもよく、前記スパイク電圧吸收回路は、順次直列に接続される容量Ｃ２、電抵抗Ｒ１、電抵抗Ｒ２、及び電抵抗Ｒ３から構成されており、主出力整流フィルタリングモジュールが交流電圧を処理する際に、漏れインダクタンスや寄生パラメータ等などによってダイオードＤ１及びダイオードＤ２に発生した逆スパイク電圧を吸収して、リンギング現象を抑制するためのものである。

前記制御回路１０４は、それぞれ、前記結合アセンブリ１０２の前記第１の端（第１の端は、図１中の符号１の箇所に対応し、図２におけるトランスＴ１の一次巻線４－６に対応する）及び第３の端（第３の端は、図１中の符号３の箇所であり、図２におけるトランスＴ１の一次巻線１－５に対応する）に接続されており、電磁結合方式で前記結合アセンブリ１０２の第１の端の電気エネルギーを前記結合アセンブリ１０２の第２の端及び第３の端に輸送するためのものである。トランスＴ１の一次巻線１は依然としてフォワード巻線である。前記制御回路１０４による前記結合アセンブリ１０２の第１の端の制御は、主に電力スイッチングトランジスタのスイッチング周波数及びオンオフのデューティ比の大きさを調整することにより実現され、前記ＤＣ３１０Ｖ電圧を一定の変動規則を持つ交流電圧信号に効果的に変化させ、そして、前記交流電圧信号をトランスＴ１の変圧処理の基礎とすることができる。また、変圧後トランスＴ１の第３の端から出力された直流電圧は、主に前記制御回路１０４に給電するために用いられる。

具体的には、図２に示すように、前記制御回路１０４は、前記トランスＴ１の第１の端（一次巻線４－６）を制御するための電力スイッチングトランジスタＱ１と、前記電力スイッチングトランジスタＱ１を制御するための第１の電源管理チップＩＣ１を含む。前記電力スイッチングトランジスタＱ１のＤ極は前記結合アセンブリ１０２の第１の端に接続されている。前記第１の電源管理チップＩＣ１は、接地用のＧＮＤピン、フィードバック信号を受信するためのＦＢピン、基準設定用のＲＴピン、電流センシング保護用のＣＳピン、動作電圧を入力するためのＶＤＤピン、及びＰＷＭパルス駆動信号を出力するためのＧＡＴＥピンの６つのピンを有する。前記トランスＴ１の第３の端（一次巻線１－５）から出力された電圧は、電抵抗Ｒ２８、ダイオードＤ１３、ダイオードＤ１２、電抵抗Ｒ２９を順次経て分圧され、更に容量ＥＣ５、容量ＥＣ６及び容量Ｃ１２からなる制御回路フィルタリングモジュールによるフィルタリング処理を経て得られた電圧は、動作電圧として前記第１の電源管理チップＩＣ１のＶＤＤピンに入力されることで、前記第１の電源管理チップＩＣ１が動作するようになっている。

前記ＧＡＴＥピンは、前記電力スイッチングトランジスタＱ１のＧ極に接続されており、ＰＷＭパルス駆動信号を出力することによって前記電力スイッチングトランジスタＱ１をオン又はオフにするように駆動し、言い換えれば、電力スイッチングトランジスタＱ１は、ＰＷＭパルス駆動信号の駆動を受信し、数十ＫＨｚの動作周波数でスイッチング状態で動作する。前記ＧＡＴＥピンと前記電力スイッチングトランジスタＱ１との間には、電抵抗Ｒ２５及び電抵抗Ｒ２６が直列に接続され、前記電抵抗Ｒ２５及び電抵抗Ｒ２６は、電力スイッチングトランジスタＱ１のＧ極に接続されるとともに、電力スイッチングトランジスタＱ１のゲート駆動電抵抗として機能し、そして、電力スイッチングトランジスタＱ１のゲートバイアス電抵抗Ｒ３５に直列に接続された後、前記電力スイッチングトランジスタＱ１のＳ極に接続されている。前記電抵抗Ｒ２６には更にダイオードＤ１１が並列に接続されており、前記ダイオードＤ１１は、前記電力スイッチングトランジスタＱ１のオフ速度を上げて損失を低減することができる。前記電力スイッチングトランジスタＱ１の高速スイッチングは、トランスＴ１の一次巻線４－６と合わせて、トランスＴ１の一次の電気エネルギーをトランスＴ１の二次に絶えず輸送することができ、前記一次巻線４－６は、電力スイッチングトランジスタＱ１のオン時に電気エネルギーを蓄え、電力スイッチングトランジスタＱ１のオフ時に電気エネルギーをトランスＴ１の二次に伝達する。

前記電力スイッチングトランジスタＱ１のＳ極には、電抵抗Ｒ３９、電抵抗Ｒ４０、電抵抗Ｒ４１、電抵抗Ｒ４２、電抵抗Ｒ４３、電抵抗Ｒ４４からなる制御回路電流サンプリングモジュールが接続され、前記制御回路電流サンプリングモジュールの、電力スイッチングトランジスタＱ１のＳ極に接続される一端は、同時に、電抵抗Ｒ３５、電抵抗Ｒ２５、電抵抗Ｒ２６を介して前記第１の電源管理チップＩＣ１のＧＡＴＥピンに接続され、前記制御回路電流サンプリングモジュールの他端は接地されている。これにより、前記制御回路電流サンプリングモジュールにおける各電抵抗の抵抗値の大きさを設定又は調整することにより、前記第１の電源管理チップＩＣ１から出力されたＰＷＭパルス駆動信号に効果的に影響を与えることができ、更に、電力スイッチングトランジスタＱ１のオンオフにより、出力回路の最大出力電力を限定することができる。前記電抵抗Ｒ２５は、ＥＭＣフィルタリングモジュールをデバッグするためにも使用できる。

前記ＣＳピンは、前記第１の電源管理チップＩＣ１を保護するように、電抵抗Ｒ３１を介して電力スイッチングトランジスタＱ１のＳ極に接続されるとともに、容量Ｃ１３を介して接地され、例えば、ＣＳピン端の電圧が一定の閾値に達した場合、第１の電源管理チップＩＣ１を制御して外部への出力を停止し、過電流保護を実現する。前記ＦＢピンは、出力回路からのフィードバック信号を受信し、出力回路のフィードバック信号に基づいて前記ＧＡＴＥピンから出力されたＰＷＭパルス駆動信号を制御しこれにより、電力スイッチングトランジスタＱ１を制御することにより、トランスＴ１の一次巻線４－６（結合アセンブリ１０２の第１の端）に対する制御が実現される。前記出力回路のフィードバック信号は、ＦＢピンを介して第１の電源管理チップＩＣ１に入力され、電力スイッチングトランジスタＱ１のオンオフのデューティ比の大きさに影響することができ、更に、電力スイッチングトランジスタＱ１がトランスＴ１の一次巻線４－６上のＤＣ３１０Ｖ電圧を制御して一定の変動規則を持つ交流電圧信号に変化させて、前記交流電圧信号をトランスＴ１の変圧処理の初期電圧とする。

本願に係るキセノンランプ電源は、ハードウェア回路設計を採用しており、従来技術におけるキセノンランプ電源がソフトウェア論理制御によって制限されている状況から完全に脱却し、また、電源電気エネルギーの変換については、入力回路１０１から出力回路へのキセノンランプ給電回路の１回の変換だけで３００Ｖの直流強電電圧を出力することができ、従来技術で直交整流により交流２２Ｖの電圧を直流１２Ｖの電圧に変換した後、直流整流により直流１２Ｖの電圧を直流３００Ｖの電圧に変換するという２段電源変換方式とは全く異なり、電源出力の変換プロセスを簡略化し、給電効率を高め、給電コストを削減することができる。また、本願のキセノンランプ電源は、単一キセノンランプのフラッシュ動作をサポートすることができるだけでなく、２つ以上のキセノンランプが同期又は交互にフラッシュ動作を行うようにサポートすることができる。複数のキセノンランプが同期にフラッシュ動作を行うようにサポートする場合、キセノンランプ電源が出力できる電気エネルギーをより大きく利用することができ、電気エネルギーの利用効率を向上させ、給電コストを削減することができる。

キセノンランプ電源回路構造の設計の過程において、出力回路が出力するのは３００Ｖの強電であり、且つトランスＴ１の巻数比と寄生パラメータによりトランスＴ１の二次の主出力巻線９－１０に１．３ＫＶ程度であるスパイク電圧が存在することを招き、これにより、トランスＴ１において非絶縁問題又は温度が上がりすぎる問題が生じやすいことを考慮した。そのため、トランスＴ１は、３重の絶縁線を採用して、ＰＱ２６２５磁気コアワイドスパン骨格の設計と組み合わせて、絶縁の安全性を確保し、温度が上がりすぎる問題を克服することができる。

本願に係るキセノンランプ電源によれば、図３は、本願に係るキセノンランプ電源の構造の概略図の二であり、図３に示すように、前記キセノンランプ電源では、前記出力回路は、キセノンランプ給電回路１０３に加えて、補助給電回路１０５を更に含み、前記補助給電回路１０５は、前記結合アセンブリ１０２の第４の端（図中の符号４の箇所であり、図２におけるトランスＴ１の二次巻線７－８に対応する）に接続されており、前記第４の端からの電気エネルギーを直流弱電に変換して出力するためのものである。

図２に示すように、前記補助給電回路１０５は、順次接続された副出力整流フィルタリングモジュール、容量Ｃ８、第２の電源管理チップＩＣ２及び容量ＥＣ４、容量Ｃ７並びに電抵抗Ｒ２３を含み、ここで、前記副出力整流フィルタリングモジュールは前記トランスＴ１の二次巻線７－８の両端に並列に接続され、且つ、前記副出力整流フィルタリングモジュールは、互いに接続されたダイオードＤ１０及びフィルタリング容量ＥＣ３を含み、前記トランスＴ１の二次巻線７－８上の電圧を１５Ｖの直流電圧に整流変換するためのものである。前記第２の電源管理チップＩＣ２のＶＩＮ端は入力とし、ＶＯＵＴ端は出力とし、また、前記第２の電源管理チップＩＣ２は接地端ＧＮＤを更に有する。前記第２の電源管理チップＩＣ２は、１５Ｖの直流電圧を１２Ｖの直流電圧に変換するためのものである。前記容量ＥＣ４、容量Ｃ７、及び電抵抗Ｒ２３は、いずれも前記第２の電源管理チップＩＣ２のＶＯＵＴ端及び接地端ＧＮＤに互いに並列に接続され、且つ、外部に直流１２Ｖ電圧を供給するように、コネクタＣＮ３に並列に接続されている。

本願に係るキセノンランプ電源によれば、図４は、本願に係るキセノンランプ電源の構造の概略図の三であり、図４に示すように、前記キセノンランプ電源はフィードバック回路１０６を更に含み、前記フィードバック回路１０６は、それぞれ、前記キセノンランプ給電回路１０３及び前記補助給電回路１０５に接続されており、前記キセノンランプ給電回路１０３から出力された直流強電の電圧を検出して、前記補助給電回路１０５から供給された直流弱電と合わせて前記キセノンランプ給電回路１０３から出力された直流強電の電圧の検出信号を生成し、前記検出信号を前記制御回路１０４にフィードバックする。

図２に示すように、前記フィードバック回路１０６は、主出力ループサンプリング回路、副出力ループサンプリング回路、周波数補償回路、比較電圧安定化回路、及び光結合フィードバック回路を含んでもよい。前記主出力ループサンプリング回路は、順次直列に接続されるサンプリング電抵抗Ｒ１３、サンプリング電抵抗Ｒ３０、サンプリング電抵抗Ｒ３４、及び電抵抗Ｒ４６から構成されており、前記キセノンランプ給電回路の高圧側から主回路のサンプリング電圧を取得するためのものであり、前記主出力ループサンプリング回路は周波数補償回路に接続されている。前記副出力ループサンプリング回路は、電抵抗Ｒ２７を採用しており、前記補助給電回路の高圧側から補助給電ループのサンプリング電圧を取得する。

前記光結合フィードバック回路と前記比較電圧安定化回路は、直列に接続されてから前記副出力ループサンプリング回路と前記主出力ループサンプリング回路との間に設置される。ここで、前記比較電圧安定化回路は比較レギュレータＩＣ３を採用している。前記主出力ループサンプリング回路は、キセノンランプ給電回路という主出力ループから出力された直流強電３００Ｖの電圧を分圧した後のサンプリング電圧を比較レギュレータＩＣ３の基準端に伝送する。前記比較レギュレータＩＣ３は、基準端から入力されたサンプリング電圧を自身の内部基準電圧と比較し、基準端のサンプリング電圧が内部基準電圧よりも高いと、比較レギュレータＩＣ３がオンされ、基準端のサンプリング電圧が内部基準電圧よりも低いと、比較レギュレータＩＣ３がオフされる。前記周波数補償回路は、容量Ｃ１１と電抵抗Ｒ３７とを直列に接続してから容量Ｃ９を並列に接続して構成されており、前記比較レギュレータＩＣ３を周波数補償して、比較レギュレータＩＣ３の周波数応答性能を改善するためのものである。

前記光結合フィードバック回路は、前記副出力ループサンプリング回路と比較レギュレータＩＣ３との間に設置された光結合送信端ＰＨ１Ａに加えて、制御回路１０４に設置された光結合受信端ＰＨ２Ｂを更に含み、前記光結合送信端ＰＨ１Ａ及び前記光結合受信端ＰＨ２Ｂは、光電結合原理により出力端末の電圧信号を制御回路に関連付けて入力回路の入力端の入力を調整することで、フィードバックループの設定を実現する。制御回路の具体的な構造に合わせて、第１の電源管理チップＩＣ１のＦＢピンは前記光結合受信端ＰＨ２Ｂに接続されている。主出力ループサンプリング回路、副出力ループサンプリング回路、周波数補償回路、比較電圧安定化回路は、互いに協力し合い、前記キセノンランプ給電回路１０３から出力された直流強電の電圧を検出し、前記補助給電回路１０５から提供される直流弱電と合わせて、前記キセノンランプ給電回路１０３から出力された直流強電の電圧の検出信号を生成する。光結合フィードバック回路における光結合送信端ＰＨ１Ａは、前記検出信号を前記光結合受信端ＰＨ２Ｂに結合して、ＦＢピンを介して前記第１の電源管理チップＩＣ１に伝送し、このように、前記検出信号は前記出力回路のフィードバック信号とし、前記第１の電源管理チップＩＣ１は、出力回路のフィードバック信号に基づいて前記ＧＡＴＥピンから出力されたＰＷＭパルス駆動信号を制御する。これにより、電力スイッチングトランジスタＱ１のオンオフのデューティ比の大きさに影響して制御することにより、トランスＴ１の一次巻線４－６（アセンブリ１０２の第１の端に結合）の制御を実現し、更に、電力スイッチングトランジスタＱ１がトランスＴ１の一次巻線４－６上のＤＣ３１０Ｖ電圧を制御して一定の変動規則を持つ交流電圧信号に変化させて、前記交流電圧信号をトランスＴ１の変圧処理の初期電圧とする。キセノンランプ電源は、２ループ出力設計を採用しており、主出力ループが直流強電３００Ｖを出力し、副出力ループが直流弱電１２Ｖを出力し、両者は共にフィードバック過程に参加し、フィードバック閉ループの設置を効果的に実現することも理解できる。

本願に係るキセノンランプ電源によれば、図４にも示すように、前記制御回路１０４は、前記キセノンランプ給電回路１０３から出力された直流強電の電圧を変化させるように、前記検出信号に基づいて前記結合アセンブリ１０２の第１の端のオンオフのデューティ比を調整する。

更に、図２に示すように、前記制御回路１０４における第１の電源管理チップＩＣ１は、そのＦＢピンが受信した前記検出信号に基づいて、前記ＧＡＴＥピンから出力されたＰＷＭパルス駆動信号のデューティ比の大きさを調整し、更に電力スイッチングトランジスタＱ１のオンオフのデューティ比の大きさを調整し、又は、負荷状況に応じて電力スイッチングトランジスタＱ１のオンオフの動作周波数を調整することで前記トランスＴ１の一次巻線４－６の動作時のオンオフのデューティ比を調整し、これにより、前記キセノンランプ給電回路１０３から出力された直流強電の電圧を変化させる。例えば、出力回路におけるキセノンランプ給電回路から出力された直流電圧が３００Ｖよりも大きい場合、フィードバック回路１０６における比較レギュレータＩＣ３は、基準端から入力されたサンプリング電圧を自身の内部基準電圧と比較した後、基準端のサンプリング電圧が内部基準電圧よりも高く、この時比較レギュレータＩＣ３がオンされ、光結合フィードバック回路における光結合送信端ＰＨ１Ａの検出信号の入力電流が増大し、光結合送信端ＰＨ１Ａは、前記検出信号を光結合受信端ＰＨ２Ｂに結合して、更に前記第１の電源管理チップＩＣ１のＦＢピンに伝送し、この時、ＦＢピンの端電圧は減少することで、前記第１の電源管理チップＩＣ１は、前記ＧＡＴＥピンから出力されたＰＷＭパルス駆動信号のデューティ比が減少するように制御し、これにより、電力スイッチングトランジスタＱ１のオンオフのデューティ比の減少により、トランスＴ１の一次巻線４－６から出力された一定の変動規則を持つ交流電圧信号も減少するように制御し、最終的に、前記キセノンランプ給電回路の出力電圧を低下させる。もちろん、出力回路におけるキセノンランプ給電回路から出力された直流電圧が３００Ｖ未満の場合の回路制御原理は、上記の制御方法と同様であり、相互参照が可能である。

本願に係るキセノンランプ電源によれば、図５は、本願に係るキセノンランプ電源の構造の概略図の四であり、図５に示すように、前記キセノンランプ電源は遮蔽回路１０７を更に含み、前記遮蔽回路１０７は、一端が前記制御回路１０４に接続され、他端が接地されており、前記フィードバック回路１０６の開回路状態を遮蔽するためのものである。

更に、図２に示すように、前記遮蔽回路１０７は電抵抗Ｒ３８から構成され、あるいは、前記遮蔽回路は互いに並列に接続された電抵抗Ｒ３８及び容量Ｃ１０から構成され、前記遮蔽回路は、前記光結合フィードバック回路における光結合受信端ＰＨ２Ｂの両端に並列に接続され、且つ前記遮蔽回路１０７の一端が前記制御回路１０４に接続されていることは、前記遮蔽回路の一端が前記第１の電源管理チップのＦＢピンに接続されていることを意味し、それとともに、前記遮蔽回路の他端が接地されている。出力回路の負荷が短絡すると、フィードバックループ全体が開回路状態になり、フィードバックループの開回路状態が一定時間に達すると、キセノンランプ電源全体が間欠動作モードに入るため、キセノンランプ給電回路１０３は、３００Ｖ直流強電電圧の出力を迅速に確立することができない。一方、遮蔽回路１０７の設置により、前記フィードバック回路１０６の開回路状態を遮蔽することができ、これにより、キセノンランプ給電回路１０３は、キセノンランプに３００Ｖ直流強電電圧を供給してキセノンランプをフラッシュさせた後も、次のキセノンランプのフラッシュに使用するめたに、１Ｓの時間内に３００Ｖの直流強電電圧の出力を迅速に再確立することができる。或いは、電気的隔離式の小電力のアナログ電源、例えば４８Ｗの電源によって、従来の大電力の電源、例えば２００Ｗ電源でしか実現できない電力出力指標を達成し、キセノンランプの高速連続フラッシュ動作を確保する。

本願に係るキセノンランプ電源によれば、図６は、本願に係るキセノンランプ電源の構造の概略図の五であり、図６に示すように、前記キセノンランプ電源は過電圧保護回路１０８を更に含み、前記過電圧保護回路１０８は、それぞれ、前記制御回路１０４及び前記結合アセンブリ１０２の第５の端（図６中の符号４の箇所に対応する）に接続されており、前記キセノンランプ給電回路１０３から出力された直流強電が予め設定された値より大きい場合に、前記制御回路１０４に対して過電圧保護を行うためのものであり、ここで、前記結合アセンブリ１０２の第５の端が前記結合アセンブリ１０２の第１の端と同位相である。

図２に示すように、前記過電圧保護回路１０８は、それぞれ、前記制御回路１０４及び前記結合アセンブリ１０２の第５の端（図６中の符号４の箇所に対応し、図２におけるトランスＴ１の一次巻線２－３に対応する）に接続されている。ただし、トランスＴ１の一次巻線１－２－３はいずれもフォワード巻線である。前記過電圧保護回路１０８は、前記第１の電源管理チップＩＣ１のＲＴピンにそれぞれ接続される電抵抗Ｒ３２及び電抵抗Ｒ３６を含み、前記電抵抗Ｒ３６の他端は接地され、前記Ｒ３２の他端はトランスＴ１の一次巻線２の箇所に接続され、且つトランスＴ１の一次巻線３は更に前記トランスＴ１の一次巻線５と共接地接続されている。それと共に、前記トランスＴ１の一次巻線２－３は、前記出力回路の出力電圧を検出するために、更に前記トランスＴ１の二次巻線７－８と同位相を維持する。これにより、過電圧保護回路１０８における電抵抗Ｒ３２と電抵抗Ｒ３６とからなる分圧ネットワークは、前記キセノンランプ給電回路１０３から出力された直流強電が予め設定された値より大きく過電圧となった場合に、前記制御回路１０４に対し過電圧保護を行うことができる。

本願に係るキセノンランプ電源によれば、図７は、本願に係るキセノンランプ電源の構造の概略図の六であり、図７に示すように、前記キセノンランプ電源は起動回路１０９を更に含み、前記起動回路１０９は、前記入力回路１０１から供給された電気エネルギーによって前記制御回路１０４を起動するように、それぞれ、前記制御回路１０４及び前記入力回路１０１に接続される。

更に、図２に示すように、前記起動回路１０９は、それぞれ、前記制御回路１０４及び前記入力回路１０１に接続され、前記起動回路１０９は、順次直列に接続された電抵抗Ｒ９、容量Ｃ５及びダイオードＤ６から構成される第１の起動分岐回路と、順次直列に接続された電抵抗Ｒ４、容量Ｃ６及びダイオードＤ７から構成される第２の起動分岐回路とを含み、前記入力回路１０１から供給された電気エネルギーで前記制御回路１０４を起動するように、前記第１の起動分岐回路の電抵抗寄りの一端は前記入力回路１０１におけるコモンモードインダクタンスＬＦ２の高圧側に接続され、前記第２の起動分岐回路の電抵抗寄りの一端は前記ＥＭＣフィルタリングモジュールにおけるコモンモードインダクタンスＬＦ２の低圧側に接続され、前記第１の起動分岐回路の他端及び前記第２の起動分岐回路の他端は、共に電抵抗Ｒ２９を介して前記第１の電源管理チップＩＣ１のＶＤＤピンに接続される。第１の起動分岐回路の容量Ｃ５とダイオードＤ６との間には逆ダイオードＤ８が更に引き出されると共に、第２の起動分岐回路の容量Ｃ６とダイオードＤ７との間には逆ダイオードＤ９が更に引き出され、且つ、前記逆ダイオードＤ８及び逆ダイオードＤ９の他端は共接地接続されている。前記起動回路１０９は前記第１の電源管理チップＩＣ１の動作に起動電圧を供給し、前記起動回路１０９は、抵抗－容量とダイオードを組み合わせた設計を採用しており、キセノンランプ電源の瞬時負荷短絡応答性を増加させると同時に静的消費電力に影響を与えないことを確保することができる。

本願に係るキセノンランプ電源によれば、図８は、本願に係るキセノンランプ電源の構造の概略図の七であり、図８に示すように、前記キセノンランプ電源は吸收回路１１０を更に含み、前記吸收回路１１０は、前記結合アセンブリ１０２の第１の端が電磁結合方式で電気エネルギーを輸送するように前記制御回路１０４が制御する時のサージ電圧を吸収するために、前記制御回路１０４と前記結合アセンブリ１０２の第１の端（図８中の符号１の箇所に対応する）との間に設置されている。

更に、図２に示すように、前記吸收回路１１０は、ＲＣＤ吸收回路とも呼ばれ、前記制御回路１０４と前記結合アセンブリ１０２の第１の端（図８中の符号１の箇所に対応し、更に図２におけるトランスＴ１の一次巻線４－６に対応する）との間に設置されている。前記吸收回路１１０は、互いに並列に接続された電抵抗Ｒ１１、電抵抗Ｒ１０、電抵抗Ｒ６、電抵抗Ｒ８、容量Ｃ３から構成される第１の吸收分岐回路と、互いに並列に接続された反転ダイオードＤ４、反転ダイオードＤ５から構成される第２の吸收分岐回路とを含み、前記第１の吸收分岐回路及び前記第２の吸收分岐回路は直列に接続され、且つ前記第１の分岐回路の他端は前記トランスＴ１の一次巻線４に接続され、前記第２の吸收分岐回路の他端は、前記トランスＴ１の一次巻線６及び電力スイッチングトランジスタＱ１のＤ極に同時に接続されている。前記吸收回路１１０は、前記結合アセンブリ１０２の第１の端が電磁結合方式で電気エネルギーを輸送するように前記制御回路１０４が制御する時のサージ電圧を吸收し、つまり、ＲＣＤ吸收回路は、電力スイッチングトランジスタＱ１がオフされた瞬間にトランスＴ１の漏れインダクタンスによってもたらされた電圧スパイクを吸收してリンギングを抑制するためのものである。

本願に係るキセノンランプ電源によれば、図９は、本願に係るキセノンランプ電源の構造の概略図の八であり、図９に示すように、前記キセノンランプ電源は電源状態検出回路１１１を更に含み、前記電源状態検出回路１１１は、前記補助給電回路１０５に接続されており、前記補助給電回路１０５の出力状態が異常であるかどうかを検出し、前記補助給電回路１０５の出力状態が異常である場合に、前記制御回路１０４が異常処理を行うように前記制御回路１０４にフィードバックするためのものである。

更に、図２に示すように、前記電源状態検出回路１１１は、前記補助給電回路１０５に接続され、具体的には、前記補助給電回路１０５の出力状態が異常であるかどうかを検出するように、前記補助給電回路１０５から出力された１２Ｖの直流弱電電圧を受信する。前記電源状態検出回路１１１は、光結合検出回路ＰＨ２を採用しており、前記光結合検出回路ＰＨ２の受信端（図２中のＰＨ２の符号１－２の側）は電抵抗Ｒ４７を並列に接続してから電抵抗Ｒ４５を直列に接続することにより、前記補助給電回路１０５から出力された１２Ｖの直流弱電電圧の分圧を受信して、前記分圧を前記光結合検出回路ＰＨ２の送信端（図２中のＰＨ２の符号３－４の側）に結合し、且つ、送信端の符号３の引出線はコネクタＣＮ４のＯＵＴＰＵＴピンに接続され、送信端の符号４の引出線はコネクタＣＮ４のＧＮＤピンに接続されることにより、前記補助給電回路１０５から出力された電圧が正常か異常かを検出する。前記補助給電回路１０５から出力された電圧が正常であると、コネクタＣＮ４のＯＵＴＰＵＴピンはローレベルを出力する。補助給電回路１０５の出力が短絡し続けることで出力電圧が異常であると、コネクタＣＮ４のＯＵＴＰＵＴピンはハイレベルを出力する。これにより、コネクタＣＮ４のＯＵＴＰＵＴピンの出力レベルの検出により、補助給電回路１０５の出力の動作状態を判断することができる。且つ、前記補助給電回路１０５の出力状態が異常である場合には、前記制御回路１０４が異常処理を行うように前記制御回路１０４にフィードバックすることもできる。

本願に係るキセノンランプ電源によれば、図１０は、本願に係るキセノンランプ電源の構造の概略図の九であり、図１０に示すように、前記キセノンランプ電源は電源オフ制御回路１１２を更に含み、前記電源オフ制御回路１１２は、前記電源状態検出回路１１１に接続されており、前記補助給電回路１０５の出力状態が異常である場合に、前記制御回路１０４が前記キセノンランプ電源をオフするように、前記制御回路１０４にフィードバックするためのものである。

更に、図２に示すように、前記電源オフ制御回路１１２は前記電源状態検出回路１１１に接続され、前記電源オフ制御回路１１２は光結合制御回路ＰＨ３を採用し、前記光結合制御回路ＰＨ３の受信端（図２中のＰＨ３の符号１－２の側）の符号１の引出線の一端は電抵抗Ｒ４８に直列に接続されてから前記コネクタＣＮ４のＩＮＰＵＴピンに接続され、符号２の引出線の一端は前記コネクタＣＮ４のＧＮＤ端に接続される。前記光結合制御回路ＰＨ３の送信端（図２中のＰＨ３の符号３－４の側）の符号４の引出線の一端は接地され、符号３の引出線の一端は電抵抗Ｒ４９に直列に接続されてから前記第１の電源管理チップＩＣ１のＲＴピンに直列に接続されることにより、前記補助給電回路１０５の出力状態が異常である場合に、前記制御回路１０４が前記キセノンランプ電源をオフするように、前記制御回路１０４にフィードバックする。これにより、キセノンランプの動作時にキセノンランプ電源をオンにすることができ、キセノンランプの動作の必要がない時にキセノンランプ電源の出力をオフにすることができ、キセノンランプの使用寿命を向上させることができる。また、このキセノンランプ電源のオフ保護の操作方式は、従来技術のリレーの機械的保護方式を完全に排除し、信頼性がよく、耐用年数が長い。つまり、本願に係るキセノンランプ電源は、電源管理制御集積の保護機能及び自己回復機能を十分に利用し、光結合原理を利用してキセノンランプ電源の保護起動条件と保護解除条件を提供することができ、キセノンランプ電源の出力の適時なオフとオンを実現し、キセノンランプ電源の使用性能を大幅に向上させた。

以下、本願に係る冷凍装置の浄化装置を説明する。以下に説明する冷凍装置の浄化装置には、上述したキセノンランプ電源が適用され、具体的な説明は互いに参照することができる。

本願は冷凍装置の浄化装置を更に提供し、前記冷凍装置は、区画室と、前記区画室を冷凍するための冷凍システムと、前記区画室を開閉するための扉体とを含み、図１１は、本願に係る冷凍装置の浄化装置の構造の概略図であり、図１１に示すように、前記浄化装置は、
キセノンランプアセンブリ２００に給電するための上記したキセノンランプ電源１００を含み、ここで、前記キセノンランプアセンブリ２００は、前記区画室内に設置されるキセノンランプであり、フラッシュ時に、前記区画室内に貯蔵されている果物や野菜を浄化し、食品の安全性を向上させる。

ただし、本願に係る冷凍装置の浄化装置では、前記キセノンランプアセンブリ２００は、１つのパルスキセノンランプであってもよく、フラッシュ動作を同期又は交互に行う２つ又は複数のパルスキセノンランプであってもよく、各パルスキセノンランプはいずれも、上記したキセノンランプ電源１００によってサポートされる。前記浄化装置の浄化機能は、殺菌、ウイルス除去、異臭除去、残留農薬除去などの様々な浄化機能を含み、具体的にはソフトウェア制御を通じて、キセノンランプアセンブリ２００中のパルスキセノンランプの数を調整し、及びそれぞれ各パルスキセノンランプのフラッシュ動作時間の長さを合理的に制御することにより、前記浄化装置から出力される浄化剤の量を調整する。浄化剤の量が徐々に大きくなるにつれて、前記浄化装置は、殺菌、ウイルス除去、異臭除去、残留農薬除去などの様々な浄化機能をを実現する。

なお、前記冷凍装置の浄化装置では、キセノンランプ電源及びキセノンランプアセンブリに加えて、キセノンランプ電源の両端にキセノンランプアセンブリと並列に接続された大容量のエネルギー蓄積容量を更に含んでもよく、前記エネルギー蓄積容量、即ち前記エネルギー蓄積容量と前記キセノンランプアセンブリは、共にキセノンランプ電源におけるキセノンランプ給電回路（強電出力回路）の負荷素子とし、前記エネルギー蓄積容量は、直流３００Ｖの電圧に基づいてエネルギーを蓄積し、且つ、パルスキセノンランプがトリガされて起動されたと、エネルギー蓄積容量は前記パルスキセノンランプにエネルギーを供給してキセノンランプのフラッシュ時に瞬時に消費する。前記パルスキセノンランプ毎回のフラッシュ後から次のフラッシュ前までの間、前記キセノンランプ電源は、いずれも急速にエネルギー蓄積容量への充電を完して、次のパルスキセノンランプのフラッシュの瞬時消費に前記エネルギー蓄積容量の再び貯蔵された電気エネルギーを用いることができる。また、前記キセノンランプ電源が前記エネルギー蓄積容量に充電する時間は１ｓ内に短縮することができる。従来の電源技術では通常３００Ｖの電圧を再構築するのに必要な少なくとも１０ｓ時間よりはるかに短く、パルスキセノンランプの高速連続動作の需要を満たすことができる。

本願は、上述した冷凍装置の浄化装置を含む冷凍装置を更に提供する。

具体的には、冷凍装置は、浄化装置を含む任意の一般的な、冷凍機能を備えた家電であってもよく、例えば、上記実施例に示した浄化装置を搭載した冷蔵庫、冷凍庫などであってもよい。

本願に係る冷凍装置によれば、前記冷凍装置は冷蔵庫であり、前記区画室は前記冷蔵庫の冷蔵室及び／又は変温室である。

前記浄化装置が冷蔵庫又は冷凍庫に適用される場合、果物や野菜などの食品の保管とは通常、冷凍室ではなく、常温よりやや低い温度の冷蔵室や変温室に短時間で保管されることであるため、キセノンランプが取り付けられた区画室とは、具体的には冷蔵庫や冷凍庫の冷蔵室や変温室であって、前記浄化装置が前記冷蔵室や変温室に貯蔵された果物や野菜などの各種食品を浄化処理し、食品安全性を向上させるように、浄化の処理空間を効果的に提供するためのものである。

上述した装置の実施形態は、単なる例示的なものであり、ここでは分離した部材として説明したユニットは、物理的に分離されているものでもよく、物理的に分離されているものでなくてもよく、ユニットとして示した部材は、物理的なユニットであってもよく、物理的なユニットでなくてもよく、即ち、１つの場所に位置していてもよく、複数のネットワークユニットに分散していてもよい。本実施形態の技術案の目的は、実際のニーズに応じて、ここでのモジュールの一部又はその全部を選択することにより達成することができる。当業者であれば、創造的な労働をすることなく、理解して実施することができる。

上記の実施形態は、本願の技術案を説明するためのものに過ぎず、本願の技術案を限定するためのものではない。上記の実施形態を参照して本願を詳細に説明したが、当業者であれば、依然として上記の各実施形態に記載された技術案を変更し、又はその一部の技術的特徴を等価的に置き換えることができ、これらの変更又は置き換えが、対応する技術案の本質を本願の各実施形態の技術案の趣旨及び範囲から逸脱させるものではないと理解できるはずである。

１００ キセノンランプ電源
１０１ 入力回路
１０２ アセンブリ
１０３ キセノンランプ給電回路
１０４ 制御回路
１０５ 補助給電回路
１０６ フィードバック回路
１０７ 遮蔽回路
１０８ 過電圧保護回路
１０９ 起動回路
１１０ 吸收回路
１１１ 電源状態検出回路
１１２ 電源オフ制御回路
２００ キセノンランプアセンブリ

Claims (13)

1. 交流入力端及び直流出力端を含み、前記交流入力端から入力される交流を前記直流出力端から出力される直流に変換するための入力回路と、
   第１の端が前記直流出力端に接続される結合アセンブリと、
   キセノンランプ給電回路を含み、前記キセノンランプ給電回路は、前記結合アセンブリの第２の端に接続されており、前記第２の端からの電気エネルギーを直流強電に変換した後、キセノンランプに給電する出力回路と、
   それぞれ、前記結合アセンブリの第１の端及び第３の端に接続されており、電磁結合方式で前記結合アセンブリの第１の端の電気エネルギーを前記結合アセンブリの第２の端及び第３の端に輸送するように制御するための制御回路であって、ここで、前記第３の端が前記制御回路に給電する制御回路とを含むことを特徴とするキセノンランプ電源。
2. 前記出力回路は補助給電回路を更に含み、前記補助給電回路は、前記結合アセンブリの第４の端に接続されており、前記第４の端からの電気エネルギーを直流弱電に変換して出力するためのものであることを特徴とする請求項１に記載のキセノンランプ電源。
3. それぞれ、前記キセノンランプ給電回路及び前記補助給電回路に接続されており、前記キセノンランプ給電回路から出力された直流強電の電圧を検出し、前記補助給電回路から供給された直流弱電と合わせて前記キセノンランプ給電回路から出力された直流強電の電圧の検出信号を生成し、前記検出信号を前記制御回路にフィードバックするフィードバック回路を更に含むことを特徴とする請求項２に記載のキセノンランプ電源。
4. 前記制御回路は、前記キセノンランプ給電回路から出力された直流強電の電圧を変化させるように、前記検出信号に基づいて、前記結合アセンブリの第１の端のオンオフのデューティ比を調整するためのものであることを特徴とする請求項３に記載のキセノンランプ電源。
5. 一端が前記制御回路に接続され、他端が接地されており、前記フィードバック回路の開回路状態を遮蔽するための遮蔽回路を更に含むことを特徴とする請求項３又は４に記載のキセノンランプ電源。
6. それぞれ、前記制御回路及び前記結合アセンブリの第５の端に接続されており、前記キセノンランプ給電回路から出力された直流強電が予め設定された値より大きい場合に、前記制御回路に対して過電圧保護を行うための過電圧保護回路であって、前記結合アセンブリの第５の端が前記結合アセンブリの第１の端と同位相である過電圧保護回路を更に含むことを特徴とする請求項１－４の何れか１項に記載のキセノンランプ電源。
7. 前記入力回路から供給された電気エネルギーによって前記制御回路を起動するように、それぞれ、前記制御回路及び前記入力回路に接続される起動回路を更に含むことを特徴とする請求項１－４の何れか１項に記載のキセノンランプ電源。
8. 前記結合アセンブリの第１の端が電磁結合方式で電気エネルギーを輸送するように前記制御回路が制御する時のサージ電圧を吸収するために、前記制御回路と前記結合アセンブリの第１の端との間に設置されている吸收回路を更に含むことを特徴とする請求項１－４の何れか１項に記載のキセノンランプ電源。
9. 前記補助給電回路に接続されており、前記補助給電回路の出力状態が異常であるか否かを検出し、前記補助給電回路の出力状態が異常である場合に、前記制御回路が異常処理を行うように、前記制御回路にフィードバックするための電源状態検出回路を更に含むことを特徴とする請求項２に記載のキセノンランプ電源。
10. 前記電源状態検出回路に接続されており、前記補助給電回路の出力状態が異常である場合に、前記制御回路が前記キセノンランプ電源をオフするように、前記制御回路にフィードバックするための電源オフ制御回路を更に含むことを特徴とする請求項９に記載のキセノンランプ電源。
11. 冷凍装置の浄化装置であって、前記冷凍装置は、区画室と、前記区画室を冷凍するための冷凍システムと、前記区画室を開閉するための扉体とを含み、前記浄化装置は、キセノンランプアセンブリに給電するための請求項１－１０の何れか１項に記載のキセノンランプ電源を含み、前記キセノンランプアセンブリは、前記区画室内に設置されるキセノンランプであり、フラッシュ時に、前記区画室内に貯蔵されている食品を浄化することを特徴とする冷凍装置の浄化装置。
12. 請求項１１に記載の冷凍装置の浄化装置を含むことを特徴とする冷凍装置。
13. 前記冷凍装置は冷蔵庫であり、前記区画室は前記冷蔵庫の冷蔵室及び／又は変温室であることを特徴とする請求項１２に記載の冷凍装置。

Images