JP2023525648A - 反射要素を有する発光ダイオードチップ構造 - Google Patents

反射要素を有する発光ダイオードチップ構造 Download PDF

Info

Publication number
JP2023525648A
JP2023525648A JP2022560437A JP2022560437A JP2023525648A JP 2023525648 A JP2023525648 A JP 2023525648A JP 2022560437 A JP2022560437 A JP 2022560437A JP 2022560437 A JP2022560437 A JP 2022560437A JP 2023525648 A JP2023525648 A JP 2023525648A
Authority
JP
Japan
Prior art keywords
led chip
chip structure
mesa
isolation portion
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022560437A
Other languages
English (en)
Other versions
JPWO2021216684A5 (ja
Inventor
リ，キミン
Original Assignee
ジェイド バード ディスプレイ（シャンハイ） リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェイド バード ディスプレイ（シャンハイ） リミテッド filed Critical ジェイド バード ディスプレイ（シャンハイ） リミテッド
Publication of JP2023525648A publication Critical patent/JP2023525648A/ja
Publication of JPWO2021216684A5 publication Critical patent/JPWO2021216684A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Abstract

杯状の反射要素を有する発光ダイオード（ＬＥＤ）チップ構造を提供する。このＬＥＤチップ構造は基材、隔離要素、及び隔離要素によって取り囲まれるＬＥＤを含むメサを含む。隔離要素は、上部隔離部分及び下部隔離部分を含む。下部隔離部分は基材内に配置され、上部隔離部分は基材の面から突出する。反射層が上部隔離部分の側壁上に配置され、反射層の下部はメサに接触しない。杯状の反射要素は、反射層を有する隔離要素を少なくとも含む。

Description

関連出願
[0001] 本願は、参照により本明細書に援用する、２０２０年４月２１日に出願され、「反射要素を有する発光ダイオードチップ構造（LIGHT-EMITTING DIODE CHIP STRUCTURES WITH REFLECTIVE ELEMENTS）」と題された米国仮特許出願第６３／０１３，３５８号の優先権を主張する。
技術分野
[0002] 本開示は一般に発光ダイオード（ＬＥＤ）ディスプレイ装置に関し、より詳細には１つ又は複数の反射要素を有するＬＥＤチップ構造に関する。
背景
[0003] ミニＬＥＤ及びマイクロＬＥＤ技術の近年の発展により、拡張現実（ＡＲ）、投影、ヘッドアップディスプレイ（ＨＵＤ）、モバイル装置ディスプレイ、ウェアラブルデバイスディスプレイ、及び自動車用ディスプレイ等の消費者装置及び応用が、解像度及び輝度が改善されたＬＥＤパネルを必要とする。ＬＥＤは、ディスプレイシステム内で、例えばマイクロディスプレイシステム内で小型化し、ピクセル発光体として機能することができる。小型ディスプレイ上でより優れた解像度及び輝度を実現しようと試みる場合、解像度及び輝度の両方の要件を満たすことは難しい場合がある。つまり、ピクセルの解像度及び輝度は反対の関係を有し得るので同時に平衡させるのが困難であり得る。例えば、各ピクセルについて高輝度を得ることは低解像度の原因となり得る。他方で高解像度を得ることは輝度を下げる場合がある。
[0004] 更に、マイクロＬＥＤによって放たれる光は自然放出によって生じる場合があり、従って指向性でなく、大きい発散角を招き得る。大きい発散角はマイクロＬＥＤディスプレイにおいて様々な問題を引き起こす可能性がある。一方で発散角が大きいことにより、マイクロＬＥＤによって放たれる光のごく一部しか利用できない場合がある。このことは、マイクロＬＥＤディスプレイシステムの効率及び輝度を著しく下げる場合がある。他方で発散角が大きいことにより、１つのマイクロＬＥＤピクセルによって放たれる光がその隣接ピクセルを照射し、ピクセル間の光クロストーク、鮮明度が失われること、及びコントラストが失われることを引き起こし得る。大きい発散角を低減する従来の解決策はマイクロＬＥＤから放たれる光を全体として効果的に扱うことができない場合があり、マイクロＬＥＤから放たれる光の中心部分しか利用できず、より斜めの角度で放たれる光の残りの部分を利用しないままにすることがある。
[0005] その結果、とりわけ上述の欠点に対処するディスプレイ装置用のＬＥＤ構造を提供することが望ましい。
概要
[0006] 本開示の例示的実施形態は、１つ又は複数の反射要素を有するＬＥＤチップ構造を対象とする。一部の実施形態では、反射要素はＬＥＤピクセルユニットを取り囲む杯状の構造である。
[0007] 本開示におけるＬＥＤチップ構造の例示的実施形態は、上部隔離部分及び下部隔離部分を含む隔離要素を含む。例示的実施形態は、上部隔離部分上に直接又は間接的に配置される反射層も含む。隔離要素はＬＥＤピクセルユニットを含むメサから放たれる光の発散を減らし、隣接ピクセル間の光クロストークを減らすことができる。例えば、隔離要素及び反射層は斜角からの光を利用することができる。このようにして、従来の解決策よりも高輝度及び電力効率のよいディスプレイを得るために、この光を集めて集束させる際により高い効率を実現することができる。加えて、隔離要素は隣接ピクセル内のＬＥＤから放たれる光を妨げることができ、そのことはピクセル間のクロストークを効果的に抑制し、色のコントラスト及び鮮明度を向上させ得る。本開示の例示的実施形態は投影の輝度及びコントラストを改善し、それにより投影の応用において電力消費量を低減することができる。本開示の例示的実施形態はディスプレイの発光の指向性を改善し、それにより直視型の応用でより優れた画質をユーザに与え、ユーザのプライバシを保護することもできる。
[0008] 本開示の例示的実施形態は複数の利点を与えることができる。１つの利点は、本開示の例示的実施形態がピクセル間の光クロストークを抑制し、輝度を強化できることである。例えばピッチはディスプレイパネル上の隣接ピクセルの中心間の距離を指す。ピッチは約４０ミクロンから約２０ミクロン、約１０ミクロン、及び／又は約５ミクロン以下までと様々であり得る。ピッチの仕様が決定される場合、単一のピクセル領域が固定される。本開示の例示的実施形態は、単一ピクセル内の輝度を電力効率のよいやり方で高めながらピクセル間の光クロストークをより小さいピッチで抑制することができる。別の利点は、本開示の例示的実施形態において、中間基材を導入せずにピクセルドライバを有する基材上に発光ダイオードを直接結合できることであり、そのことは熱放散を改善し、従ってＬＥＤチップの信頼性及び性能を高めることができる。
[0009] 従って、本開示は以下の例示的実施形態を制限なしに含む。
[0010] 一部の例示的実施形態は、第１のＬＥＤチップ構造を提供する。第１のＬＥＤチップ構造は基材と隔離要素とを含む。隔離要素は、上部隔離部分及び下部隔離部分を含む。下部隔離部分は基材内に配置され、上部隔離部分は基材の面から突出する。第１のＬＥＤチップ構造は、上部隔離部分の側壁上に配置される反射層も含む。第１のＬＥＤチップ構造は、隔離要素によって取り囲まれるＬＥＤコンポーネントを含むメサを更に含み、反射層の下部はメサに接触しない。
[0011] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、基材が半導体ウェハ及び半導体ウェハ上の結合金属層を含む。
[0012] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、反射層が上部隔離部分の側壁及び上面上に配置され、反射層の下部が隔離要素からメサへの方向に伸びる。
[0013] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、第１のＬＥＤチップ構造がメサの側壁の下部に配置される誘電体層を更に含み、誘電体層が反射層の下部によって覆われる。
[0014] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の高さが下部隔離部分の高さよりも高い。
[0015] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の下部幅が下部隔離部分の上部幅以上である。
[0016] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の下部幅が下部隔離部分の上部幅よりも長く、下部隔離部分の上部幅の２倍よりも短く、２つの突出部が上部隔離部分のそれぞれの下端部において形成され、２つの突出部それぞれの幅が下部隔離部分の上部幅の半分未満である。
[0017] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、側面から見て、上部隔離部分の断面が台形であり、下部隔離部分の断面が逆台形であり、上部隔離部分の下部が下部隔離部分の上部を覆う。一部の実施形態では、上部隔離部分の下部領域が下部隔離部分の上部領域を上回る。
[0018] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分及び下部隔離部分が線対称及び同軸である。
[0019] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、基材の面に対して上部隔離部分の高さがメサの高さよりも高く、基材の面への垂直な軸に対して上部隔離部分の側壁の傾斜角がメサの側壁の傾斜角よりも大きい。
[0020] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、メサの側壁の傾斜角が４５°未満であり、上部隔離部分の側壁の傾斜角が４５°を上回る。
[0021] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、誘電体層がメサの上面及び側壁を覆い、メサの上面が誘電体層によって覆われていない領域又は誘電体層がない領域を含む。
[0022] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、誘電体層が第１のＬＥＤチップ構造から放たれる光に対して透明である。
[0023] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、誘電体層がシリコン含有誘電体層、アルミニウム含有誘電体層、又はチタン含有誘電体層の１つ又は複数を含む。
[0024] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、シリコン含有誘電体層がシリコンの酸化物又は窒化物を含み、アルミニウム含有誘電体層がアルミニウムの酸化物を含み、チタン含有誘電体層がチタンの酸化物を含む。
[0025] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、チタンの酸化物がＴｉ３Ｏ５である。
[0026] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、反射層が多層構造を含む。
[0027] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、多層構造が１つ又は複数の反射性材料層及び１つ又は複数の誘電体材料層のスタックを含む。
[0028] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、反射層が高反射率を有する１つ又は複数の金属導電材料を含む。一部の実施形態では高反射率が７０％を上回る。一部の実施形態では高反射率が８０％を上回る。一部の実施形態では高反射率が９０％を上回る。
[0029] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含む。
[0030] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、メサの上面及び側壁並びに上部隔離部分の上面及び側壁が導電層によって完全に又は部分的に覆われる。一部の実施形態では導電層が連続的である。
[0031] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、導電層が第１のＬＥＤチップ構造から放たれる光に対して透明である。
[0032] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、隔離要素が感光性誘電体材料を含む。
[0033] 第１のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、感光性誘電体材料がＳＵ－８又は感光性ポリミド（ＰＳＰＩ）である。
[0034] 他の例示的実施形態は第２のＬＥＤチップ構造を提供する。第２のＬＥＤチップ構造は基材と、隔離要素と、メサと、誘電体層と、導電層とを含む。隔離要素は、上部隔離部分及び下部隔離部分を含む。下部隔離部分は基材内に配置され、上部隔離部分は基材の面から突出する。ＬＥＤコンポーネントを含むメサは隔離要素によって取り囲まれる。誘電体層はメサの上面及び側壁を覆い、メサの上面は誘電体層によって覆われていない領域、例えば誘電体層がない領域を更に含む。導電層が誘電体層、誘電体層がない領域を有するメサの上面、及び上部隔離部分の少なくとも側壁を覆う。反射層が、上部隔離部分の側壁を覆う導電層上に少なくとも配置され、反射層の下部はメサに接触しない。
[0035] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、基材が半導体ウェハ及び半導体ウェハ上の結合金属層を含む。
[0036] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、導電層が上部隔離部分の上面及び側壁上に配置され、反射層が上部隔離部分の上面及び側壁上に配置される導電層上に配置され、反射層の下部が隔離要素からメサへと伸びる。
[0037] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の高さが下部隔離部分の高さよりも高い。
[0038] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の下部幅が下部隔離部分の上部幅以上である。
[0039] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分の下部幅が下部隔離部分の上部幅よりも長く、下部隔離部分の上部幅の２倍よりも短く、２つの突出部が上部隔離部分のそれぞれの下端部において形成され、２つの突出部それぞれの幅が下部隔離部分の上部幅の半分未満である。
[0040] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、側面から見て、上部隔離部分の断面が台形であり、下部隔離部分の断面が逆台形であり、上部隔離部分の下部が下部隔離部分の上部を覆う。一部の実施形態では、上部隔離部分の下部領域が下部隔離部分の上部領域を上回る。
[0041] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、上部隔離部分及び下部隔離部分が線対称及び同軸である。
[0042] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、基材の面に対して上部隔離部分の高さがメサの高さよりも高く、基材の面への垂直な軸に対して上部隔離部分の側壁の傾斜角がメサの側壁の傾斜角よりも大きい。
[0043] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、メサの側壁の傾斜角が４５°未満であり、上部隔離部分の側壁の傾斜角が４５°を上回る。
む。
[0044] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、誘電体層が第２のＬＥＤチップ構造から放たれる光に対して透明である。
[0045] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、誘電体層がシリコン含有誘電体層、アルミニウム含有誘電体層、又はチタン含有誘電体層の１つ又は複数を含む。
[0046] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、シリコン含有誘電体層がシリコンの酸化物又は窒化物を含み、アルミニウム含有誘電体層がアルミニウムの酸化物を含み、チタン含有誘電体層がチタンの酸化物を含む。
[0047] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、チタンの酸化物がＴｉ３Ｏ５である。
[0048] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、反射層が多層構造を含む。
[0049] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、多層構造が１つ又は複数の反射性材料層及び１つ又は複数の誘電体材料層のスタックを含む。
[0050] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、反射層が高反射率を有する１つ又は複数の金属導電材料を含む。一部の実施形態では高反射率が７０％を上回る。一部の実施形態では高反射率が８０％を上回る。一部の実施形態では高反射率が９０％を上回る。
[0051] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含む。
[0052] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、導電層が第２のＬＥＤチップ構造から放たれる光に対して透明である。
[0053] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、隔離要素が感光性誘電体材料を含む。
[0054] 第２のＬＥＤチップ構造の一部の例示的実施形態又は先行する例示的実施形態の任意の組み合わせでは、感光性誘電体材料がＳＵ－８又は感光性ポリミド（ＰＳＰＩ）である。
[0055] 以下で簡潔に説明する添付図面と共に以下の詳細な説明を読むことにより、本開示のこれらの及び他の特徴、態様、及び利点が明らかになる。本開示は、本開示に記載する２つ以上の特徴又は要素の任意の組み合わせを、かかる特徴又は要素が本明細書に記載する特定の実施形態の例の中で明確に組み合わせられ或いは列挙されるか否かに関係なく含む。本開示は全体論的に読まれることを意図しており、そのため本開示の文脈上他の意味に解すべき場合を除き、本開示の任意の分離可能な特徴又は要素が、その態様及び例示的実施形態の何れかにおいて組み合わせ可能だと見なされるべきである。
[0056] 従ってこの簡潔な概要は、本開示の一部の態様の基礎的理解を与えるために一部の例示的実施形態を要約するために与えるに過ぎないことが理解されよう。従って、上記の例示的実施形態は例に過ぎず、本開示の範囲又は趣旨を決して狭めるように解釈すべきではないことが理解されよう。添付図面と共に以下の詳細な説明を理解することで実施形態、態様、及び利点の他の例が明らかになり、添付図面は記載する一部の例示的実施形態の原理を例として示す。
図面の簡単な説明
[0057] 本開示をより詳細に理解することができるように、その一部を添付図面に示す様々な実施形態の特徴を参照することでより具体的な説明を得ることができる。但し添付図面は本開示の関連する特徴を示すに過ぎず、そのため本説明は他の有効な特徴を認める場合があるので添付図面を限定的と見なすべきではない。
[0058]一部の例示的実施形態によるＬＥＤチップ構造の上面図を示す。 [0059]一部の例示的実施形態によるＬＥＤチップ構造の断面図を示す。 [0060]一部の例示的実施形態による別のＬＥＤチップ構造の断面図を示す。 [0061]一部の例示的実施形態による、多層構造を有する反射層の断面図を示す。
[0062] 慣行に従って図示の様々な特徴を縮尺通りに描いていない場合がある。従って明瞭にするために様々な特徴の寸法を任意に拡大又は縮小する場合がある。加えて、図面の一部は所与のシステム、方法、又は装置のコンポーネントの全てを描いていない場合がある。最後に、本明細書及び図面の全体を通して同様の特徴を示すために同様の参照番号を使用することがある。
詳細な説明
[0063] 次に、本開示の全てではないが一部の実施形態を示す添付図面に関して本開示の一部の実施形態を以下でより完全に説明する。実際、本開示の様々な実施形態は多くの異なる形で具体化することができ、本明細書に記載する実施形態に限定されると解釈すべきでなく、むしろそれらの例示的実施形態は本開示が徹底的及び完全であるように、並びに本開示の範囲を当業者に完全に伝えるように与えられる。例えば別段の定めがない限り、何かが１番目、２番目等だと言及されることは特定の順序を含意するように解釈されるべきでない。更に、何かは他の何かの上にあるものとして記載され得るは、（別段の定めがない限り）代わりに下にあることができ、その逆も同様であり、同様に他の何かの左側にあるものとして記載される何かは代わりに右側にあることができ、その逆も同様である。全体を通して同様の参照番号が同様の要素を指す。
[0064] 本開示の例示的実施形態は一般にＬＥＤディスプレイ装置に関し、具体的には反射層を有するＬＥＤチップ構造を対象とする。
[0065] 図１は、一部の例示的実施形態によるＬＥＤチップ構造１００の上面図を示す。図示のように、一部の実施形態ではＬＥＤチップ構造１００は１つ又は複数のメサ１０１（例えばメサ１０１ａ、１０１ｂ、及び１０１ｃ）を含む。メサ１０１のそれぞれはＬＥＤ又はマイクロＬＥＤを含み得る。メサ１０１のそれぞれは上部及び下部を有する。例えば円１２０ａはメサ１０１ｂの上部を示すことができ、円１２０ｂはメサ１０１ｂの下部、及びメサ１０１ｂの上部とメサ１０１ｂの下部とを接続する面、即ち円１２０ａと円１２０ｂとの間の空間によって図中に示すメサの側壁を示すことができる。一部の実施形態では、メサ１０１それぞれの上部の直径が１μｍ～８μｍの範囲内にあることができ、メサそれぞれの下部の直径は３μｍ～１０μｍの範囲内にあり得る。一部の実施形態では、メサ１０１それぞれの上部の直径が８μｍ～２５μｍの範囲内にあることができ、メサそれぞれの下部の直径は１０μｍ～３５μｍの範囲内にあり得る。２つの隣接するメサの中心間の距離は１μｍ～１０μｍの範囲内にあり得る。一部の実施形態では、２つの隣接するメサの中心間の距離が約４０μｍから約２０μｍまで、約１０μｍまで、及び／又は約５μｍ以下までばらつきがあり得る。メサのサイズ及びメサ間の距離はディスプレイの解像度に依存する。例えば５０００ピクセルパーインチ（ＰＰＩ）のディスプレイパネルでは、メサ１０１ｂの上部の直径又は幅が１．５μｍであることができ、メサ１０１ｂの下部の直径又は幅が２．７μｍであり得る。メサの高さは約１．３μｍである。メサ１０１ａの最も近い下端部とメサ１０１ｂとの間の距離は２．３μｍであり得る。
[0066] 一部の実施形態では、メサ１０１が少なくとも１つの隔離要素１０２によって取り囲まれ得る。隔離要素１０２は様々なメサから放たれる光を隔離することができる。例えば隔離要素１０２の高さがメサ１０１ａ及び／又は１０１ｃの高さよりも高い場合、隔離要素１０２はメサ１０１ａ及び／又は１０１ｃから放たれる光の少なくとも一部をメサ１０１ｂから放たれる光から隔離することができる。従って隔離要素１０２はピクセル間の光クロストークを抑制し、ＬＥＤディスプレイのコントラストを改善することができる。
[0067] 一部の実施形態では、ＬＥＤチップ構造１００が１つ又は複数の反射層１０３（例えば反射層１０３ａ、１０３ｂ、及び１０３ｃ）も含む。反射層１０３のそれぞれは隔離要素１０２の側壁上に配置され得る。例えば図１に示すように、反射層１０３ｂはメサ１０１ｂを取り囲む隔離要素１０２の円形の側壁上に配置され得る。反射層１０３はメサ１０１から放たれる光を反射し、従ってＬＥＤディスプレイの輝度及び発光効率を強化することができる。例えばメサ１０１ｂから放たれる光は反射層１０３ｂに到達することができ、反射層１０３ｂによって上方向に反射され得る。
[0068] 隔離要素１０２と共に反射層１０３は、メサ１０１から放たれる光の反射方向及び／又は反射強度を利用することができる。例えば隔離要素１０２の側壁を一定の角度傾けることができ、従って隔離要素１０２の側壁上に配置される反射層１０３ｂが（製作公差の範囲内で）同じ角度傾けられる。メサ１０１ｂから放たれる光が反射層１０３ｂに到達する場合、メサ１０１ｂから放たれる光は隔離要素１０２の側壁の角度に従って反射層１０３ｂによって反射される。反射層１０３の材料は高反射性とすることができ、従ってメサ１０１、例えばメサ１０１ｂから放たれる光の殆ど（例えば６０％超）が反射され得る。図面を簡単にするために、図１ではＬＥＤチップ構造１００の一部の要素を省いている。更なる詳細を伴うＬＥＤチップ構造の一部の実施形態を図２～図４に関して以下に記載する。
[0069] 図２は、一部の例示的実施形態によるＬＥＤチップ構造２００の断面図を示す。一部の実施形態では、ＬＥＤチップ構造２００の断面が図１のＡ－Ａの線に沿って取られる。図示のように、一部の実施形態ではＬＥＤチップ構造２００が、ウェハ２０７及びウェハ２０７上の１つ又は複数の結合金属層２０６を含む基材２０８を含む。結合金属層２０６（例えば結合金属層２０６ａ、２０６ｂ、及び２０６ｃ）はウェハ２０７上に配置し、ウェハ２０７を電気的に結合することができる。一部の実施形態では、結合金属層２０６の厚さが約０．１ミクロンから約３ミクロンである。例えば５０００ＰＰＩのディスプレイパネルでは、結合金属層２０６の厚さは約１．３μｍである。一部の例では、結合金属層２０６内に２つの金属層が含まれる。金属層の一方はメサ２０１上に蒸着される。もう一方の結合金属層もウェハ２０７上に蒸着される。一部の実施形態では、結合金属層２０６の組成がＡｕ－Ａｕ結合、Ａｕ－Ｓｎ結合、Ａｕ－Ｉｎ結合、Ｔｉ－Ｔｉ結合、Ｃｕ－Ｃｕ結合、又はその混合を含む。例えばＡｕ－Ａｕ結合が選択される場合、Ａｕの２つの層は接着剤層としてＣｒ被膜を及び拡散防止層としてＰｔ被膜をそれぞれ必要とする。Ｐｔ被膜はＡｕ層とＣｒ層との間にある。Ｃｒ層及びＰｔ層は２つの結合Ａｕ層の上部及び下部に配置される。一部の実施形態では、２つのＡｕ層の厚さがほぼ同じである場合、高圧力及び高温の下、両方の層上のＡｕの相互拡散が２つの層を結合する。使用され得る技法の例は、共晶結合、熱圧縮結合、及び過渡的液相（ＴＬＰ）結合である。
[0070] 一部の実施形態では、ＬＥＤチップ構造２００がウェハ２０７内に統合されたピクセルドライバ集積回路（ＩＣ）を含み得る。ウェハ２０７は高い熱伝導率を有するキャリア材料としてシリコンを含むことができ、そのことは熱放散を促進し低い熱膨張を可能にし得る。
[0071] 一部の実施形態では、ＬＥＤチップ構造２００は図１に関して上記で説明した隔離要素１０２と同様の少なくとも１つの隔離要素２０２も含む。図２に示すように、一部の実施形態では隔離要素２０２は１つ又は複数の上部隔離部分２０４（例えば上部隔離部分２０４ａ及び２０４ｂ）及び１つ又は複数の下部隔離部分２０５（例えば下部隔離部分２０５ａ及び２０５ｂ）を含み得る。例えば図２に示すように、隔離要素２０２は上部隔離部分２０４ａ及び下部隔離部分２０５ａを含む。一部の実施形態では、図２に示すように上部隔離部分２０４ａ及び下部隔離部分２０５ａが１つの部分として一体的に形成される。下部隔離部分２０５ａは、例えば結合金属層２０６の領域内で基材２０８内に配置される。上部隔離部分２０４ａは基材２０８の面から、例えば結合金属層２０６の上面から突出し、下部隔離部分２０５ａの上部に配置される。
[0072] 一実施形態では、上部隔離部分２０４（例えば上部隔離部分２０４ａ及び２０４ｂ）が、例えば互いに接触し又は重複するように導電材料を使用することによって又は上部隔離部分を拡張することによって互いに電気的に接続され得る。別の実施形態では、上部隔離部分２０４（例えば上部隔離部分２０４ａ及び２０４ｂ）が、例えば隣接する上部隔離部分との間に配置されるバッファ空間を使用することによって互いに隔離され得る。
[0073] 一部の実施形態では、図１に関して上記で説明したのと同様に、ＬＥＤチップ構造２００が隔離要素２０２によって取り囲まれる１つ又は複数のメサ２０１（例えばメサ２０１ａ、２０１ｂ、及び２０１ｃ）も含む。例えば図２に示すように、メサ２０１ｂは隔離要素２０２によって、例えば上部隔離部分２０４ａ及び２０４ｂによって並びに下部隔離部分２０５ａ及び２０５ｂによって取り囲まれる。メサ２０１は基材２０８上に、例えば結合金属層２０６上に配置することができ、ピクセルドライバＩＣによって個別に又は集合的に駆動され得る。
[0074] 一部の実施形態では、メサ２０１が結合金属層２０６によってウェハ２０７に電気的に接続され得る。例えば図２には不図示だが、メサ２０１のｐ電極及び駆動トランジスタの出力がメサ２０１の下に配置されてもよく、結合金属層２０６によって電気的に接続される。（メサのｐ電極とピクセルドライバの出力との間の）信号接続、（ｎ電極とシステム接地との間の）接地接続、（ピクセルドライバのソースとシステムＶｄｄとの間の）Ｖｄｄ接続、及びピクセルドライバのゲートへの制御信号接続を駆動するメサ電流は、例えば参照により本明細書に援用する米国特許出願第１５／１３５，２１７号（米国特許出願公開第２０１７／０１７９１９２号）、「統合型薄膜トランジスタ回路を有する半導体装置（Semiconductor Devices with Integrated Thin-Film Transistor Circuitry）」の中で記載されているような様々な実施形態に従って作られる。
[0075] メサ２０１は、広く発散する光をもたらすＬＥＤ又はマイクロＬＥＤとすることができる。例えばメサ２０１ｂはＬＥＤ又はマイクロＬＥＤとすることができ、又はＬＥＤ群若しくはマイクロＬＥＤ群とすることができる。一実施形態では、メサ２０１の側壁から放たれる光の量がメサ２０１の上部から放たれる光の量を上回る。このことはピクセル間の光クロストークを作り出す放射光の広い発散、及び遠視野プロファイルのことによると１８０度までの大きい角度範囲を引き起こし得る。隔離要素２０２はピクセル間の光クロストークを抑制することができる。図２に示すように一部の実施形態では、メサ２０１ｂが上部隔離部分２０４ａ及び２０４ｂによって並びに下部隔離部分２０５ａ及び２０５ｂによって取り囲まれる。隔離要素２０２は、メサ２０１から放たれる光の少なくとも一部を隔離する光隔離として機能することができる。例えばメサ２０１ｂから放たれる光の一部は上部隔離部分２０４ａ及び２０４ｂによって隔離し、それによりメサ２０１ａ及び／又は２０１ｃから放たれる光がメサ２０１ｂから放たれる光を照らすのを防ぐことができる。
[0076] 一部の実施形態では、図１に関して上記で説明したのと同様に、ＬＥＤチップ構造２００が１つ又は複数の反射層２０３（例えば反射層２０３ａ、２０３ｂ、及び２０３ｃ）を更に含む。反射層２０３のそれぞれは隔離要素２０２の１つ又は複数の上部隔離部分の１つ又は複数の側壁上に配置される。例えば図２に示すように、反射層２０３ｂは上部隔離部分２０４ａの側壁上に配置され、上部隔離部分２０４ｂの側壁上にも配置される。一部の実施形態では、反射層それぞれの下部を含む反射層２０３のそれぞれが、メサ２０１のそれぞれと直接接触しない。例えば反射層２０３ｂの下部はメサ２０１ｂ又は他のメサ２０１ａ及び２０１ｃに接触せず又は直接当たらない。反射層２０３は、メサ２０１から放たれる光の一部を反射する受動光学部品として機能することができる。例えばメサ２０１ｂから放たれる光は反射層２０３ｂに到達し、反射層２０３ｂによって上方向に反射し、それによりメサ２０１ｂによって放たれる光の発散を減らすことができる。
[0077] 一部の実施形態では、反射層２０３が１つ又は複数の上部隔離部分２０４の１つ又は複数の側壁上に配置され、及び／又は１つ若しくは複数の上部隔離部分２０４の上面上に配置される。例えば図２に示すように、反射層２０３ｂは上部隔離部分２０４ａ及び２０４ｂの側壁上に配置することができ、反射層２０３ｄ及び２０３ｅは上部隔離部分２０４ａ及び２０４ｂの上部にそれぞれ配置することができる。反射層２０３の下部は隔離要素２０２からメサへと伸びる。例えば反射層２０３ｂの下部は、上部隔離部分２０４ａ及び２０４ｂからメサ２０１ｂへと伸びる。一実施形態では、反射層２０３ａ～２０３ｅが、同じプロセス内で同じ材料を使用する際に形成される同じ反射層であり得る。
[0078] 一部の実施形態では、反射層２０３が、ＬＥＤチップ構造２００から放たれる光に対して高反射率を有する１つ又は複数の金属導電材料を含み得る。一部の実施形態では高反射率が７０％を上回る。一部の実施形態では高反射率が８０％を上回る。一部の実施形態では高反射率が９０％を上回る。これらの実施形態では、１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含み得る。一部の実施形態では、反射層２０３が電子ビーム蒸着又はスパッタリングプロセスの１つ又は複数によって製造され得る。
[0079] 一部の実施形態では、ＬＥＤチップ構造２００が１つ又は複数の誘電体層２０９（例えば誘電体層２０９ａ、２０９ｂ、及び２０９ｃ）を更に含む。誘電体層２０９のそれぞれは、メサ２０１それぞれの側壁の下部において、メサ２０１との間の結合金属層２０６の上面部分上に配置され得る。例えば５０００ＰＰＩのディスプレイパネルでは、結合金属層２０６の上面部分の幅がメサ２０１の１つの底側端部において０．５５μｍである。結合金属層２０６の上面部分上の誘電体層２０９の下部は、反射層２０３それぞれの下部によって覆われる。例えば図２に示すように、誘電体層２０９ｂは、メサ２０１ｂの側壁の下部において、メサ２０１との間の結合金属層２０６ｂの上面部分上に配置される。結合金属層２０６ｂの上面部分上の誘電体層２０９ｂの下部は、反射層２０３ｂそれぞれの下部によって覆われる。一部の実施形態では、誘電体層２０９が化学蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）、又はスパッタリングの１つ又は複数によって製造され得る。
[0080] 一部の実施形態では、誘電体層２０９のそれぞれがメサ２０１それぞれの上面及び側壁を更に覆うことができる一方、メサ２０１それぞれの上面は対応する誘電体層によって覆われていない領域、即ち誘電体層がない領域を含み得る。例えば図２に示すように、誘電体層２０９ｂはメサ２０１ｂの側壁並びにメサ２０１ｂの上面を覆う。メサ２０１ｂの上面は、誘電体層２０９ｂによって覆われていない領域又は開口部を含む。誘電体層２０９を使用することは、反射層２０３それぞれの下部がメサ２０１に直接接触しないことを確実にし得る。
[0081] 一部の実施形態では、誘電体層２０９が透明であり得る。一部の実施形態では、誘電体層２０９がＬＥＤチップ構造２００から放たれる光に対して透明である。一部の実施形態では、誘電体層２０９がシリコン含有誘電体層、アルミニウム含有誘電体層、又はチタン含有誘電体層の１つ又は複数を含み得る。これらの実施形態では、誘電体層２０９に関して、シリコン含有誘電体層がシリコンの酸化物又は窒化物を含むことができ、アルミニウム含有誘電体層がアルミニウムの酸化物を含むことができ、チタン含有誘電体層がチタンの酸化物を含むことができる。一実施形態では、誘電体層２０９に関してチタンの酸化物がＴｉ３Ｏ５である。
[0082] 一部の実施形態では、ＬＥＤチップ構造２００が少なくとも１つの導電層２１０を更に含む。メサ２０１それぞれの上面及び側壁並びに上部隔離部分２０４それぞれの上面及び側壁が導電層２１０によって覆われる。例えば図２に示すように、導電層２１０は、上部隔離部分２０４ａ及び２０５ａの上面及び側壁並びにメサ２０１ｂの上面及び側壁を直接又は間接的に覆う。一部の実施形態では、導電層２１０が透明である。一部の実施形態では、導電層２１０がＬＥＤチップ構造２００から放たれる光に対して透明である。一部の実施形態では、導電層２１０はインジウムスズ酸化物（ＩＴＯ）又はＺｎＯの１つ又は複数を含む透明導電酸化物（ＴＣＯ）層を含み得る。
[0083] 一部の実施形態では、導電層２１０が熱蒸発又はスパッタリングプロセスの１つ又は複数によって製造され得る。導電層２１０内の電流、例えばＮ電極のための電流が反射層２０３によって素早く均一に分配され得る限り、導電層２１０は反射層２０３の形成前に又は形成後に製造され得る。例えば導電層２１０は（図２に示すように）反射層２０３の上にあることができ、又は（図３に示すように）反射層２０３によって覆われ得る。一部の実施形態では、隔離要素２０２及び導電層２１０が結合金属層２０６から絶縁される限り、例えば導電層２１０及び反射層２０３内のＮ電極のための電流がＰ電極に接続される結合金属層２０６から絶縁される限り、誘電体層２０９が隔離要素２０２の形成前に又は形成後に製造され得る。導電層２１０は、例えばメサ２０１ｂとシステムＶｄｄとの間の電流を導電することができる。
[0084] 上記で説明したように、隔離要素２０２がメサ２０１よりも高い場合、隔離要素２０２は或るメサ（例えばメサ２０１ａ）から放たれる光を別のメサ（例えばメサ２０１ｂ）から放たれる光と隔離することができる。一部の実施形態では、隔離要素２０２に関して、上部隔離部分２０４それぞれの高さが上部隔離部分２０４の上面から結合金属層２０６の上面までの距離として決定される。一部の実施形態では、隔離要素２０２に関して、下部隔離部分２０５それぞれの高さが下部隔離部分２０５の底面から結合金属層２０６の上面までの距離として決定される。一部の実施形態では、隔離要素２０２に関して、上部隔離部分２０４の高さが下部隔離部分２０５の高さよりも高くあり得る。例えば図２に示すように、上部隔離部分２０４ａの高さは下部隔離部分２０５ａの高さよりも高い。他の実施形態では、上部隔離部分２０４の高さは下部隔離部分２０５の高さと同じかそれ未満であり得る。加えて、上部隔離部分の高さは異なり得る。例えば上部隔離部分２０４ａの高さは、上部隔離部分２０４ｂの高さと異なり得る。下部隔離部分２０５の高さも異なり得る。例えば下部隔離部分２０５ａの高さは、下部隔離部分２０５ｂの高さと異なり得る。
[0085] 一部の実施形態では、隔離要素２０２に関して、上部隔離部分２０４それぞれの下部幅が下部隔離部分２０５それぞれの上部幅以上であり得る。例えば図２に示すように、上部隔離部分２０４ａの下部幅が下部隔離部分２０５ｂの上部幅以上であり得る。例えば５０００ＰＰＩのディスプレイパネルでは、上部隔離部分２０４ｂの下部幅が約１．７μｍであり、下部隔離部分２０５ｂの上部幅が約１．２μｍであり、下部隔離部分２０５ｂの下部幅が約０．３μｍである。これらの実施形態では上部隔離部分２０４ａの下部幅と下部隔離部分２０５ａの上部幅との間に差があり、従って上部隔離部分２０４ａの下部において２つの突出部が形成される。上部隔離部分２０４ａの下部幅は、下部隔離部分２０５ａの上部幅を下部隔離部分２０５ａの上部幅未満上回ることができる。上部隔離部分２０４ａの合計下部幅は、下部隔離部分２０４ａの上部幅よりも長いが、下部隔離部分２０４ａの上部幅の２倍よりは短い。一部の実施形態では、突出部それぞれの幅が下部隔離部分２０４ａの上部幅の半分未満である。他の実施形態では、２つの突出部それぞれの幅が異なり得る。例えば上部隔離部分２０４ａの下部の左側突出部の幅は、上部隔離部分２０４ａの下部の右側突出部の幅と異なる。例えば５０００ＰＰＩのディスプレイパネルでは、上部隔離部分２０４ａの下部の左側突出部の幅が約０．２μｍである。
[0086] 一部の実施形態では、隔離要素２０２に関して、上部隔離部分２０４それぞれの断面が台形であり、下部隔離部分２０５それぞれの断面が逆台形であり、上部隔離部分２０４それぞれの下部が下部隔離部分２０５それぞれの上部を覆う。一部の実施形態では、上部隔離部分２０４の下部領域が下部隔離部分２０５の上部領域を上回る。例えば図２に示すように、上部隔離部分２０４ａの断面が台形であり、下部隔離部分２０５ａの断面が逆台形である。上部隔離部分２０４ａの下部が下部隔離部分２０５ａの上部を覆う。加えて、台形及び逆台形は二等辺又は直角であり得る。例えば上部隔離部分２０４ａが台形であり、下部隔離部分２０５ａが逆台形であり、その両方が二等辺であり得る。他の実施形態では、上部隔離部分（例えば上部隔離部分２０４ａ）及び対応する下部隔離部分（例えば下部隔離部分２０５ａ）が線対称及び／又は同軸であり得る。
[0087] 一部の実施形態では、結合金属層２０６の面に対して各上部隔離部分２０４の高さがメサ２０１それぞれの高さよりも高くあり得る。一部の実施形態では、ウェハ２０７の面に垂直な軸に対して上部隔離部分２０４それぞれの側壁の傾斜角がメサ２０１それぞれの側壁の傾斜角よりも大きくあり得る。
[0088] 例えば図２に示すように、結合金属層２０６の面に対して上部隔離部分２０４ａの高さがメサ２０１ｂの高さよりも高くあり得る。上部隔離部分２０４ａの高さは更に、メサ２０１の残りのもの（即ちメサ２０１ａ及び２０１ｃ）よりも高くあり得る。更に図２に示すように、上部隔離部分２０４ａの側壁の結合金属層２０６の上面に対する傾斜角αは９０°未満とすることができ、メサ２０１ａの側壁の結合金属層２０６の上面に対する傾斜角βは９０°未満とすることができる。上部隔離部分２０４ａの側壁の傾斜角αは、メサ２０１ａの側壁の傾斜角β未満とすることができる。一部の実施形態では、メサ２０１ａの側壁の傾斜角βは４５°よりも大きくあることができ、上部隔離部分２０４ａの側壁の傾斜角αは４５°未満とすることができる。
[0089] 一部の実施形態では、隔離要素２０２が酸化ケイ素等の誘電体材料を含む。一部の実施形態では、隔離要素２０２が感光性誘電体材料を含む。一部の実施形態では、感光性誘電体材料がＳＵ－８又は感光性ポリミド（ＰＳＰＩ）を含む。他の実施形態では、隔離要素２０２がフォトレジストを含む。更に一部の実施形態では、隔離要素２０２がフォトリソグラフィプロセスによって作られ得る。
[0090] ＬＥＤチップ構造２００は、メサ２０１によって作り出される光の全体的なコリメーションを高めることができる。既に相当にコリメートされている光ビーム（メサの上部から放たれる光ビーム等）は隔離要素２０２に当たらず、隔離要素２０２によって方向を変えられることなくＬＥＤチップ構造２００から出てくる。対照的に、十分にコリメートされていない光ビーム（メサ２０１の側壁から放たれる光ビーム等）は隔離要素２０２に当たり、メサ２０１の上部から放たれる光ビームと同じ方向を含むよりコリメートされた方向に方向を変えられる。従って、順方向（ＬＥＤチップ面の垂直方向）を含むメサ２０１によって作り出される光の全体的なコリメーションを高めながら発散角が低減される。小さい角度における発光効率及びＬＥＤチップ構造２００の輝度も高められる。
[0091] 図３は、一部の例示的実施形態によるＬＥＤチップ構造３００の断面図を示す。一部の実施形態では、ＬＥＤチップ構造３００の断面が図１のＡ－Ａの線に沿って取られる。図示のように、一部の実施形態ではＬＥＤチップ構造３００が、ウェハ３０７及び１つ又は複数の結合金属層３０６及びウェハ３０７の上部上、を含む基材３０８を含む。各結合金属（例えば結合金属層３０６ａ、３０６ｂ、及び３０６ｃ）はウェハ３０７上に形成され得る。結合金属層３０６の材料及び構造は図２に記載した結合金属層２０６と同様である。一部の実施形態では、ＬＥＤチップ構造３００がウェハ３０７に統合されたピクセルドライバＩＣを含み得る。ウェハ３０７は高い熱伝導率を有するキャリア材料としてシリコンを含むことができ、そのことは熱放散を促進し低い熱膨張を実現する。
[0092] 一部の実施形態では、ＬＥＤチップ構造３００は図１に関して上記で説明した隔離要素１０２と同様の少なくとも１つの隔離要素３０２も含む。図３に示すように、一部の実施形態では隔離要素３０２は１つ又は複数の上部隔離部分３０４（例えば上部隔離部分３０４ａ及び３０４ｂ）及び１つ又は複数の下部隔離部分３０５（例えば下部隔離部分３０５ａ及び３０５ｂ）を含み得る。例えば図３に示すように、隔離要素３０２は上部隔離部分３０４ａ及び下部隔離部分３０５ａを含む。一部の実施形態では、図３に示すように上部隔離部分３０４ａ及び下部隔離部分３０５ａが１つの部分として一体的に形成される。下部隔離部分３０５ａは、例えば結合金属層３０６の領域内で基材３０８内に配置される。上部隔離部分３０４ａは基材３０８の面から、例えば結合金属層３０６の上面から突出し、下部隔離部分３０５ａの上部に配置される。
[0093] 一部の実施形態では、隔離要素３０２が感光性誘電体材料を含む。他の実施形態では、感光性誘電体材料がＳＵ－８又は感光性ポリミド（ＰＳＰＩ）であり得る。更に一部の実施形態では、隔離要素３０２がフォトリソグラフィプロセスによって作られ得る。一実施形態では、上部隔離部分３０４（例えば上部隔離部分３０４ａ及び３０４ｂ）が、例えば互いに接触し又は重複するように導電材料を使用することによって又は上部隔離部分を拡張することによって互いに電気的に接続され得る。別の実施形態では、上部隔離部分３０４（例えば上部隔離部分３０４ａ及び３０４ｂ）が、例えば隣接する上部隔離部分との間に配置されるバッファ空間を使用することによって互いに隔離され得る。
[0094] 一部の実施形態では、図１に関して上記で説明したのと同様に、ＬＥＤチップ構造３００が隔離要素３０２によって取り囲まれる１つ又は複数のメサ３０１（例えばメサ３０１ａ、３０１ｂ、及び３０１ｃ）も含む。例えば図３に示すように、メサ３０１ｂは隔離要素３０２によって、例えば上部隔離部分３０４ａ及び３０４ｂによって並びに下部隔離部分３０５ａ及び３０５ｂによって取り囲まれる。メサ３０１は基材３０８上に、例えば結合金属層３０６上に配置することができ、ピクセルドライバＩＣによって個別に又は集合的に駆動され得る。
[0095] 一部の実施形態では、メサ３０１が結合金属層３０６によってウェハ３０７に電気的に接続され得る。例えば図３には不図示だが、メサ３０１のｐ電極及び駆動トランジスタの出力がメサ３０１の下に配置されてもよく、結合金属層３０６によって電気的に接続される。メサ３０１は、広く発散する光をもたらすＬＥＤ又はマイクロＬＥＤとすることができる。例えばメサ３０１ｂはＬＥＤ又はマイクロＬＥＤとすることができ、又はＬＥＤ群若しくはマイクロＬＥＤ群とすることができる。隔離要素３０２はピクセル間のクロストークを抑制することができる。図３に示すように一部の実施形態では、メサ３０１ｂが上部隔離部分３０４ａ及び３０４ｂによって並びに下部隔離部分３０５ａ及び３０５ｂによって取り囲まれる。隔離要素３０２は、メサ３０１から放たれる光の一部を隔離する光隔離として機能することができる。例えばメサ３０１ｂから放たれる光の一部は上部隔離部分３０４ａ及び３０４ｂによって隔離し、それによりピクセル間の光クロストークを抑制することができる。
[0096] 一部の実施形態では、ＬＥＤチップ構造３００が１つ又は複数の誘電体層３０９（例えば誘電体層３０９ａ、３０９ｂ、及び３０９ｃ）を更に含む。誘電体層３０９のそれぞれは、メサ３０１それぞれの側壁の下部において、メサ３０１との間の結合金属層３０６の上面部分上に配置され得る。例えば５０００ＰＰＩのディスプレイパネルでは、結合金属層３０６の上面部分の幅がメサ３０１の１つの底側端部において０．５５μｍである。結合金属層３０６の上面部分上の誘電体層３０９の下部は、以下に記載するように導電層３１０それぞれの下部によって覆われる。
[0097] 一部の実施形態では、誘電体層３０９のそれぞれがメサ３０１それぞれの上面及び側壁を覆うことができる一方、メサ３０１それぞれの上面は対応する誘電体層によって覆われていない領域を含み得る。例えば図３に示すように、誘電体層３０９ｂはメサ３０１ｂの側壁並びにメサ３０１ｂの上面の一部を覆う。加えてメサ３０１ｂの上面は、誘電体層３０９ｂによって覆われていない領域又は開口部を含む。誘電体層３０９を使用することは、導電層３１０又は反射層３０３それぞれの下部がメサ３０１に直接接触しないことを確実にし得る。一部の実施形態では、誘電体層３０９がＣＶＤ、ＡＬＤ、又はスパッタリングプロセスの１つ又は複数によって作られ得る。
[0098] 一部の実施形態では、誘電体層３０９が透明であり得る。一部の実施形態では、誘電体層３０９がＬＥＤチップ構造３００から放たれる光に対して透明である。一部の実施形態では、誘電体層３０９がシリコン含有誘電体層、アルミニウム含有誘電体層、又はチタン含有誘電体層の１つ又は複数を含み得る。これらの実施形態では、誘電体層３０９に関して、シリコン含有誘電体層がシリコンの酸化物又は窒化物を含むことができ、アルミニウム含有誘電体層がアルミニウムの酸化物を含むことができ、チタン含有誘電体層がチタンの酸化物を含むことができる。他の実施形態では、チタンの酸化物がＴｉ３Ｏ５であり得る。
[0099] 一部の実施形態では、ＬＥＤチップ構造３００が少なくとも１つの導電層３１０を更に含む。図３に示すように、導電層３１０は、誘電体層３０９、誘電体層３０９によって覆われていない領域を伴うメサ３０１それぞれの上面、及び上部隔離部分３０４（例えば上部隔離部分３０４ａ及び３０４ｂ）それぞれの側壁を覆う。一部の実施形態では、図３に示すように導電層３１０は、上部隔離部分３０４ａ及び３０４ｂの上面及び側壁並びにメサ３０１ｂ等のメサの上面及び側壁を覆う。一部の実施形態では、導電層３１０が透明である。一部の実施形態では、導電層３１０がＬＥＤチップ構造３００から放たれる光に対して透明である。一部の実施形態では、導電層３１０はインジウムスズ酸化物（ＩＴＯ）又はＺｎＯの１つ又は複数を含む透明導電酸化物（ＴＣＯ）層を含み得る。
[00100] 一部の実施形態では、導電層３１０が熱蒸発又はスパッタリングプロセスの１つ又は複数によって製造され得る。導電層３１０内の電流、例えばＮ電極のための電流が反射層３０３によって素早く均一に分配され得る限り、導電層３１０は反射層３０３の形成前に又は形成後に製造され得る。例えば導電層３１０は（図２に示すように）反射層３０３の上にあることができ、又は（図３に示すように）反射層３０３によって覆われ得る。一部の実施形態では、隔離要素３０２及び導電層３１０が結合金属層２０６から絶縁される限り、例えば導電層３１０及び反射層３０３内のＮ電極のための電流がＰ電極に接続される結合金属層３０６から絶縁される限り、誘電体層３０９が隔離要素３０２の形成前に又は形成後に製造され得る。導電層３１０は、例えばメサ３０１ｂとシステムＶｄｄとの間の電流を導電することができる。
[00101] 一部の実施形態では、図１に関して上記で説明したのと同様に、ＬＥＤチップ構造３００が１つ又は複数の反射層３０３（例えば反射層３０３ａ、３０３ｂ、及び３０３ｃ）を更に含む。反射層３０３のそれぞれは隔離要素３０２の１つ又は複数の上部隔離部分３０４の少なくとも１つ又は複数の側壁上に配置され、反射層３０３それぞれの下部がメサ３０１に接触しなくてもよい。例えば図３に示すように、反射層３０３ｂは上部隔離部分３０４ａの側壁並びに上部隔離部分３０４ｂの側壁上に配置される。一部の実施形態では、反射層３０３それぞれの下部を含む反射層３０３のそれぞれが、メサ３０１のそれぞれと直接接触しない。反射層３０３ｂの下部はメサ３０１ｂに接触せず又は直接当たらないことができる。反射層３０３は、メサ３０１から放たれる光の一部を反射する受動光学部品として機能することができる。例えばメサ３０１ｂから放たれる光は反射層３０３ｂに到達し、反射層３０３ｂによって上方向に反射し、それによりメサ３０１ｂによって放たれる光の発散を減らし、輝度及び発光効率を強化することができる。
[00102] 一部の実施形態では、反射層３０３が、ＬＥＤチップ構造３００から放たれる光に対して高反射率を有する１つ又は複数の金属導電材料を含み得る。一部の実施形態では高反射率が７０％を上回る。一部の実施形態では高反射率が８０％を上回る。一部の実施形態では高反射率が９０％を上回る。これらの実施形態では、１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含み得る。一部の実施形態では、反射層３０３が電子ビーム蒸着又はスパッタリングプロセスの１つ又は複数によって製造され得る。
[00103] 一部の実施形態では、導電層３１０が上部隔離部分３０４（例えば上部隔離部分３０４ａ及び３０４ｂ）それぞれの上面及び側壁上に配置されてもよく、反射層が上部隔離部分それぞれの上面及び側壁上に配置される導電層上に配置され得る。例えば図３に示すように、上部隔離部分３０４ａ及び３０４ｂの上面及び側壁は導電層３１０によって覆われ、反射層は上部隔離部分３０４ａ及び３０４ｂの上面及び側壁を覆う導電層３１０を更に覆う。一部の実施形態では、反射層３０３それぞれの下部は隔離要素３０２から対応するメサへと伸び得る。例えば図３に示すように、反射層３０３ｂの下部は隔離要素３０２の上部隔離部分３０４ａ及び３０４ｂからメサ３０１ｂに伸びる。
[00104] 上記で説明したように、隔離要素３０２は高さにより、メサ３０１ａ及び／又は３０１ｃから放たれる光をメサ３０１ｂから放たれる光と隔離することができる。一部の実施形態では、隔離要素３０２に関して、上部隔離部分３０４それぞれの高さが上部隔離部分３０４の上面から結合金属層３０６の上面までの距離として決定される。一部の実施形態では、隔離要素３０２に関して、下部隔離部分３０５それぞれの高さが下部隔離部分３０５の底面から結合金属層３０６の上面までの距離として決定される。一部の実施形態では、隔離要素３０２に関して、上部隔離部分３０４の高さが下部隔離部分３０５の高さよりも高くあり得る。例えば図３に示すように、上部隔離部分３０４ａの高さは下部隔離部分３０５ａの高さよりも高い。他の実施形態では、上部隔離部分３０４の高さは下部隔離部分３０５の高さと同じかそれ未満であり得る。加えて、上部隔離部分の高さは異なり得る。例えば上部隔離部分３０４ａの高さは、上部隔離部分３０４ｂの高さと異なり得る。下部隔離部分３０５の高さも互いに異なり得る。例えば下部隔離部分３０５ａの高さは、下部隔離部分３０５ｂの高さと異なり得る。
[00105] 一部の実施形態では、隔離要素３０２に関して、上部隔離部分３０４それぞれの下部幅が下部隔離部分３０５それぞれの上部幅以上であり得る。例えば図３に示すように、上部隔離部分３０４ａの下部幅が下部隔離部分３０５ｂの上部幅以上であり得る。例えば５０００ＰＰＩのディスプレイパネルでは、上部隔離部分３０４ｂの下部幅が約１．７μｍであり、下部隔離部分３０５ｂの上部幅が約１．２μｍであり、下部隔離部分３０５ｂの下部幅が約０．３μｍである。これらの実施形態では上部隔離部分３０４ａの下部幅と下部隔離部分３０５ａの上部幅との間に差があり、従って上部隔離部分３０４ａの下部において２つの突出部が形成される。上部隔離部分３０４ａの下部幅は、下部隔離部分３０５ａの上部幅を下部隔離部分３０５ａの上部幅未満上回ることができる。上部隔離部分３０４ａの合計下部幅は、下部隔離部分３０４ａの上部幅よりも長いが、下部隔離部分３０４ａの上部幅の２倍よりは短い。一部の実施形態では、突出部それぞれの幅が下部隔離部分３０４ａの上部幅の半分未満である。他の実施形態では、２つの突出部それぞれの幅が異なり得る。例えば上部隔離部分３０４ａの下部の左側突出部の幅は、上部隔離部分３０４ａの下部の右側突出部の幅と異なる。例えば５０００ＰＰＩのディスプレイパネルでは、上部隔離部分３０４ａの下部の左側突出部の幅が約０．２μｍである。
[00106] 一部の実施形態では、隔離要素３０２に関して、上部隔離部分３０４それぞれの断面が台形であり、下部隔離部分３０５それぞれの断面が逆台形であり、上部隔離部分３０４それぞれの下部が下部隔離部分３０５それぞれの上部を覆う。一部の実施形態では、上部隔離部分３０４の下部領域が下部隔離部分３０５の上部領域を上回る。例えば図３に示すように、上部隔離部分３０４ａの断面が台形であり、下部隔離部分３０５ａの断面が逆台形である。上部隔離部分３０４ａの下部が下部隔離部分３０５ａの上部を覆う。加えて、台形及び逆台形は二等辺又は直角であり得る。例えば上部隔離部分３０４ａが台形であり、下部隔離部分３０５ａが逆台形であり、その両方が二等辺であり得る。他の実施形態では、上部隔離部分（例えば上部隔離部分３０４ａ）及び対応する下部隔離部分（例えば下部隔離部分３０５ａ）が線対称及び／又は同軸であり得る。
[00107] 一部の実施形態では、結合金属層３０６の面に対して各上部隔離部分３０４の高さがメサ３０１（例えばメサ３０１ａ、３０１ｂ、及び３０１ｃ）それぞれの高さよりも高くあることができ、ウェハ３０７の面に垂直な軸に対して上部隔離部分３０４それぞれの側壁の傾斜角がメサ３０１（例えばメサ３０１ａ、３０１ｂ、及び３０１ｃ）それぞれの側壁の傾斜角よりも大きくあり得る。
[00108] 例えば図３に示すように、結合金属層３０６の面に対して上部隔離部分３０４ａの高さがメサ３０１ｂの高さよりも高くあり得る。上部隔離部分３０４ａの高さは更に、メサ３０１の残りのもの（即ちメサ３０１ａ及び３０１ｃ）よりも高くあり得る。更に図３に示すように、上部隔離部分３０４ａの側壁の結合金属層３０６の上面に対する傾斜角αは９０°未満とすることができ、メサ３０１ａの側壁の結合金属層３０６の上面に対する傾斜角βは９０°未満とすることができる。上部隔離部分３０４ａの側壁の傾斜角αは、メサ３０１ａの側壁の傾斜角β未満とすることができる。一部の実施形態では、メサ３０１ａの側壁の傾斜角βは４５°よりも大きくあることができ、上部隔離部分３０４ａの側壁の傾斜角αは４５°未満とすることができる。
[00109] 図１、図２、及び図３は、一部の実施形態によるＬＥＤチップ構造を示すに過ぎない。他の実施形態では、ＬＥＤチップ構造が異なる数のメサ１０１及び／又は異なる数の反射層１０３を含み得る。他の実施形態では、メサ１０１のそれぞれが複数の個別の光学要素、例えば並列に接続される又は個々にスタックされる複数のＬＥＤ又はマイクロＬＥＤを含み得る。他の実施形態では、メサ１０１が上から見て円形でなくてもよい。他の実施形態では、メサ１０１のそれぞれを取り囲む隔離要素１０２の側壁が上から見て円形でなくてもよい。つまり、メサ１０１のそれぞれを取り囲む隔離要素１０２の側壁は上から見てこれだけに限定されないが三角形、正方形、矩形、五角形、六角形、及び八角形を含む他の形状を有することができる。他の実施形態では、隔離要素１０２が複数の別個の又は隔離されたサブ要素を含むことができ、各サブ要素は１つのメサを取り囲むことができる。複数の別個の又は隔離されたサブ要素間にバッファ空間を設けることができる。
[00110] 図４は、一部の例示的実施形態による、多層構造を有する反射層４００の断面図を示す。上述のＬＥＤチップ構造では、反射層４００が多層構造を含み得る。多層構造は１つ又は複数の反射性材料層及び１つ又は複数の誘電体材料層のスタックを含み得る。或る例示的実施形態では、図４に示すように、反射層４００が１つの反射性材料層４０１及び１つの誘電体材料層４０２を含む多層構造を含む。他の実施形態では、多層構造が２つの反射性材料層及び２つの反射性材料層の間に配置される１つの誘電体材料層を含み得る。更に他の一部の実施形態では、多層構造が２つの誘電体材料層及び２つの誘電体材料層の間に配置される１つの反射性材料層を含み得る。一部の実施形態では、多層構造が２つ以上の金属層を含み得る。例えば金属層はＴｉＡｕ、ＣｒＡｌ、又はＴｉＷＡｇの１つ又は複数を含み得る。
[00111] 一部の実施形態では、多層構造が金属層及び透明導電酸化物（ＴＣＯ）を含む多層の全方向性反射器（ＯＤＲ）であり得る。例えば多層構造は、誘電体材料層、金属層、及びＴＣＯ層を含み得る。一部の実施形態では、多層構造が分布ブラッグ反射器（ＤＢＲ）を形成するように交互に配置される２つ以上の誘電体材料層を含み得る。例えば多層構造は誘電体材料層、金属層、及び透明誘電体層を含み得る。透明誘電体層は、ＳｉＯ２、Ｓｉ３Ｎ４、又はＡｌ２Ｏ３の１つ又は複数を含み得る。多層構造は、誘電体材料層、ＴＣＯ、及びＤＢＲを更に含み得る。他の実施形態では、反射層４００が高反射率を有する１つ又は複数の金属導電材料を含み得る。一部の実施形態では高反射率が７０％を上回る。一部の実施形態では高反射率が８０％を上回る。一部の実施形態では高反射率が９０％を上回る。これらの実施形態では、１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含み得る。
[00112] 開示した実施形態についての先の記述は、本明細書に記載した実施形態及びその改変形態を任意の当業者がもたらし、又は使用できるようにするために提供した。これらの実施形態に対する様々な修正が当業者に容易に明らかになり、本明細書で定める全体的な原理は、本明細書で開示した内容の趣旨又は範囲から逸脱することなく他の実施形態に適用することができる。従って、本開示は本明細書に示した実施形態に限定されることを意図するものではなく、添付の特許請求の範囲並びに本明細書で開示した原理及び新規の特徴に一致する最も広い範囲が認められるべきである。
[00113] 本開示の実施形態の１つ又は複数に従って様々な種類のディスプレイパネルを製造することができる。例えばディスプレイパネルの解像度は８ｘ８から３８４０ｘ２１６０に及び得る。よくあるディスプレイ解像度は、３２０ｘ２４０の解像度及び４：３のアスペクト比を有するＱＶＧＡ、１０２４ｘ７６８の解像度及び４：３のアスペクト比を有するＸＧＡ、１２８０ｘ７２０の解像度及び１６：９のアスペクト比を有するＤ、１９２０ｘ１０８０の解像度及び１６：９のアスペクト比を有するＦＨＤ、３８４０ｘ２１６０の解像度及び１６：９のアスペクト比を有するＵＨＤ、及び４０９６ｘ２１６０の解像度を有する４Ｋを含む。サブミクロン以下から１０ｍｍ以上に及ぶ多岐にわたるピクセルサイズもあり得る。全体的な表示領域のサイズも数十ミクロン以下の小ささから数百インチ以上まで及び変化に富み得る。
[00114] 例示的応用はディスプレイ画面、家庭／オフィスプロジェクタ用の光学エンジン、並びにスマートフォン、ラップトップ、ウェアラブル電子機器、ＡＲ及びＶＲグラス、及び網膜投影等のポータブル電子機器を含む。電力消費量は網膜プロジェクタの数ミリワットもの低さから、大画面の屋外ディスプレイ、プロジェクタ、及びスマート自動車のヘッドライトの数キロワットもの高さまで変化に富み得る。フレームレートの観点から、無機ＬＥＤの高速応答（ナノ秒）により、フレームレートはＫＨｚもの高さ、更には小さい解像度ではＭＨｚもの高さであり得る。
[00115] 本発明の特徴は、本明細書で示した特徴の何れかを実行するために処理システムをプログラムするために使用可能な命令がその上／中に記憶されている記憶媒体又はコンピュータ可読記憶媒体等のコンピュータプログラム製品によって、かかるコンピュータプログラム製品を使用して、又はかかるコンピュータプログラム製品の支援で実装することができる。記憶媒体は、これだけに限定されないがＤＲＡＭ、ＳＲＡＭ、ＤＤＲ ＲＡＭ等の高速ランダムアクセスメモリ、又は他のランダムアクセスソリッドステートメモリ装置を含むことができ、１つ又は複数の磁気ディスク記憶装置、光ディスク記憶装置、フラッシュメモリ装置、又は他の不揮発性ソリッドステート記憶装置等の不揮発性メモリを含み得る。メモリは、ＣＰＵから離れて位置する１つ又は複数の記憶装置を任意選択的に含む。メモリ或いはメモリ内の不揮発性メモリ装置は、非一時的コンピュータ可読記憶媒体を含む。
[00116] 任意の機械可読媒体上に記憶され、本発明の特徴は処理システムのハードウェアを制御するための、及び本発明の結果を利用して処理システムが他のメカニズムと対話することを可能にするためのソフトウェア及び／又はファームウェアに組み込むことができる。かかるソフトウェア又はファームウェアは、これだけに限定されないがアプリケーションコード、装置ドライバ、オペレーティングシステム、及び実行環境／コンテナを含み得る。
[00117] 本明細書では様々な要素を表すために「第１の」、「第２の」等の用語を使用する場合があるが、それらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は或る要素を別の要素と区別するために使用するに過ぎない。
[00118] 本明細書で使用した用語は特定の実施形態を説明することを目的とするに過ぎず、特許請求の範囲の限定であることは意図しない。実施形態の説明及び添付の特許請求の範囲で使用するとき、文脈上明白に他の意味を示す場合を除いて単数形「a」、「an」、及び「the」は複数形も含むことを意図する。本明細書で使用するとき「及び／又は」という用語は、列挙される関連アイテムの１つ又は複数の任意の及びあらゆる全ての組み合わせを指し包含することも理解されよう。本明細書で使用するとき「含む」及び／又は「含んでいる」という用語は、述べられた特徴、完全体、ステップ、操作、要素、及び／又はコンポーネントの存在を規定するが、１つ又は複数の他の特徴、完全体、ステップ、操作、要素、コンポーネント、及び／又はそのグループの存在又は追加を除外しないことが更に理解されよう。
[00119] 本明細書で使用するとき、「if（場合）」という用語は、文脈に応じて「when」、又は「upon」、又は述べられた先行条件が真「だと判定することに応答して」、又は「だという判定に応じて」、又は「だと検出することに応答して」を意味すると解釈することができる。同様に、「［述べられた先行条件が真である］と判定される場合（if it is determined）」、又は「［述べられた先行条件が真である］場合（if）」、又は「［述べられた先行条件が真である］とき（when）」という語句は、文脈に応じて述べられた先行条件が真「だと判定するとき（upon determining）」、又は「だと判定することに応答し（in response to determining）」、又は「だという判定に応じて（in accordance with a determination）」、又は「だと検出するとき（upon detecting）」、又は「だと検出することに応答し（in response to detecting）」を意味すると解釈することができる。
[00120] 上記の説明は特定の実施形態に関して説明目的で記載してきた。但し、上記の説明的な解説は網羅的であることも開示した厳密な形態に特許請求の範囲を限定することも意図しない。上記の教示に照らして多くの修正及び改変が可能である。実施形態は操作及び実用的応用の原理を最もよく説明するために、それにより他の当業者が本発明及び様々な実施形態を最もよく利用できるようにするために選択し記載した。

Claims (24)

  1. 基材と、
    上部隔離部分及び下部隔離部分を含む隔離要素であって、前記下部隔離部分は前記基材内に配置され、前記上部隔離部分は前記基材の面から突出する、隔離要素と、
    前記上部隔離部分の側壁上に配置される反射層と、
    前記隔離要素によって取り囲まれるＬＥＤコンポーネントを含むメサであって、前記反射層の下部は前記メサに接触しない、メサと
    を含む、発光ダイオード（ＬＥＤ）チップ構造。
  2. 前記反射層が前記上部隔離部分の前記側壁及び上面上に配置され、前記反射層の前記下部が前記隔離要素から前記メサへと伸びる、請求項１に記載のＬＥＤチップ構造。
  3. 誘電体層が前記メサの側壁の下部に配置され、前記誘電体層が前記反射層の前記下部によって覆われる、請求項１又は２に記載のＬＥＤチップ構造。
  4. 前記上部隔離部分の高さが前記下部隔離部分の高さというよりも高い、請求項１～３の何れか一項に記載のＬＥＤチップ構造。
  5. 前記上部隔離部分の下部幅が前記下部隔離部分の上部幅以上である、請求項１～４の何れか一項に記載のＬＥＤチップ構造。
  6. 前記上部隔離部分の前記下部幅が前記下部隔離部分の前記上部幅よりも長く、前記下部隔離部分の前記上部幅の２倍よりも短く、２つの突出部が前記上部隔離部分のそれぞれの下端部において形成され、前記２つの突出部それぞれの幅が前記下部隔離部分の前記上部幅の半分未満である、請求項５に記載のＬＥＤチップ構造。
  7. 側面から見て、前記上部隔離部分の断面が台形であり、前記下部隔離部分の断面が逆台形であり、前記上部隔離部分の前記下部が前記下部隔離部分の上部を覆う、請求項５又は６に記載のＬＥＤチップ構造。
  8. 前記上部隔離部分及び前記下部隔離部分が線対称及び同軸である、請求項５～７の何れか一項に記載のＬＥＤチップ構造。
  9. 前記基材の面に対して前記上部隔離部分の高さが前記メサの高さよりも高く、前記基材の前記面への垂直な軸に対して前記上部隔離部分の前記側壁の傾斜角が前記メサの前記側壁の傾斜角よりも大きい、請求項１～８の何れか一項に記載のＬＥＤチップ構造。
  10. 前記メサの前記側壁の前記傾斜角が４５°未満であり、前記上部隔離部分の前記側壁の前記傾斜角が４５°を上回る、請求項９に記載のＬＥＤチップ構造。
  11. 前記誘電体層が前記メサの上面及び前記側壁を覆い、前記メサの前記上面は前記誘電体層がない領域を含む、請求項３～１０の何れか一項に記載のＬＥＤチップ構造。
  12. 前記誘電体層が前記ＬＥＤチップ構造から放たれる光に対して透明である、請求項３～１１の何れか一項に記載のＬＥＤチップ構造。
  13. 前記誘電体層がシリコン含有誘電体層、アルミニウム含有誘電体層、又はチタン含有誘電体層の１つ又は複数を含む、請求項３～１２の何れか一項に記載のＬＥＤチップ構造。
  14. 前記シリコン含有誘電体層がシリコンの酸化物又は窒化物を含み、前記アルミニウム含有誘電体層がアルミニウムの酸化物を含み、前記チタン含有誘電体層がチタンの酸化物を含む、請求項１３に記載のＬＥＤチップ構造。
  15. チタンの前記酸化物がＴｉ３Ｏ５である、請求項１４に記載のＬＥＤチップ構造。
  16. 前記反射層が多層構造を含む、請求項１～１５の何れか一項に記載のＬＥＤチップ構造。
  17. 前記多層構造が１つ又は複数の反射性材料層及び１つ又は複数の誘電体材料層のスタックを含む、請求項１６に記載のＬＥＤチップ構造。
  18. 前記反射層が８０％を上回る高反射率を有する１つ又は複数の金属導電材料を含む、請求項１～１７の何れか一項に記載のＬＥＤチップ構造。
  19. 前記１つ又は複数の金属導電材料がアルミニウム、金、又は銀の１つ又は複数を含む、請求項１８に記載のＬＥＤチップ構造。
  20. メサの上面及び前記側壁並びに前記上部隔離部分の前記上面及び前記側壁が導電層によって覆われる、請求項３～１９の何れか一項に記載のＬＥＤチップ構造。
  21. 前記導電層が前記ＬＥＤチップ構造から放たれる光に対して透明である、請求項２０に記載のＬＥＤチップ構造。
  22. 前記隔離要素が感光性誘電体材料を含む、請求項１～２１の何れか一項に記載のＬＥＤチップ構造。
  23. 前記感光性誘電体材料がＳＵ－８又は感光性ポリミド（ＰＳＰＩ）である、請求項２２に記載のＬＥＤチップ構造。
  24. 前記基材が半導体ウェハ及び前記半導体ウェハ上の結合金属層を含む、請求項１～２３の何れか一項に記載のＬＥＤチップ構造。
JP2022560437A 2020-04-21 2021-04-21 反射要素を有する発光ダイオードチップ構造 Pending JP2023525648A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063013358P 2020-04-21 2020-04-21
US63/013,358 2020-04-21
PCT/US2021/028364 WO2021216684A1 (en) 2020-04-21 2021-04-21 Light-emitting diode chip structures with reflective elements

Publications (2)

Publication Number Publication Date
JP2023525648A true JP2023525648A (ja) 2023-06-19
JPWO2021216684A5 JPWO2021216684A5 (ja) 2024-02-09

Family

ID=78082779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022560437A Pending JP2023525648A (ja) 2020-04-21 2021-04-21 反射要素を有する発光ダイオードチップ構造

Country Status (9)

Country Link
US (1) US11804582B2 (ja)
EP (1) EP4139956A1 (ja)
JP (1) JP2023525648A (ja)
KR (1) KR20230003506A (ja)
CN (1) CN115413372A (ja)
AU (1) AU2021261321A1 (ja)
DE (1) DE21792139T1 (ja)
TW (1) TW202147645A (ja)
WO (1) WO2021216684A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142142A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led, micro led array panel and manufacuturing method thereof
US20230282789A1 (en) * 2022-02-25 2023-09-07 Meta Platforms Technologies, Llc Microdisplay architecture with light extraction efficiency enhancement
CN115171530A (zh) * 2022-06-30 2022-10-11 上海天马微电子有限公司 一种显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837295B2 (ja) 2005-03-02 2011-12-14 株式会社沖データ 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
TW200834962A (en) 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
EP2375452A1 (en) * 2010-04-06 2011-10-12 FOM Institute for Atomic and Moleculair Physics Nanoparticle antireflection layer
US20110284887A1 (en) 2010-05-21 2011-11-24 Shang-Yi Wu Light emitting chip package and method for forming the same
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
TWI467528B (zh) * 2013-10-30 2015-01-01 Au Optronics Corp 發光二極體顯示面板及其製作方法
KR102285786B1 (ko) * 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
CN106717121B (zh) 2014-09-16 2019-01-15 夏普株式会社 有机电致发光装置和有机电致发光装置的制造方法
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US10304375B2 (en) * 2016-09-23 2019-05-28 Hong Kong Beida Jade Bird Display Limited Micro display panels with integrated micro-reflectors
US10361349B2 (en) 2017-09-01 2019-07-23 Cree, Inc. Light emitting diodes, components and related methods
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR20210035556A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 디스플레이 장치
US11817435B2 (en) 2019-10-28 2023-11-14 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same

Also Published As

Publication number Publication date
US11804582B2 (en) 2023-10-31
DE21792139T1 (de) 2023-06-22
US20210328116A1 (en) 2021-10-21
CN115413372A (zh) 2022-11-29
TW202147645A (zh) 2021-12-16
AU2021261321A1 (en) 2022-12-08
EP4139956A1 (en) 2023-03-01
WO2021216684A1 (en) 2021-10-28
KR20230003506A (ko) 2023-01-06

Similar Documents

Publication Publication Date Title
JP2023525648A (ja) 反射要素を有する発光ダイオードチップ構造
JP2023525649A (ja) 反射要素を有する発光ダイオードチップ構造
JP2023528829A (ja) 垂直発光するマルチカラーｌｅｄピクセルユニットのシステム及び方法
KR20220024706A (ko) 동축 다색 led를 위한 시스템들 및 방법들
US11967589B2 (en) Systems and methods for multi-color LED pixel unit with horizontal light emission
JP2022536911A (ja) マルチカラーｌｅｄピクセルユニットのシステム及び方法
CN113921556A (zh) 一种micro LED器件及其制造方法
JP2023542832A (ja) 一体型オフアクシスマイクロレンズアレイを備えるディスプレイパネル
TW202226633A (zh) 用於同軸多色led之系統和方法
WO2020080153A1 (ja) 発光素子および画像表示装置
CN113826223B (zh) 半导体发光元件、半导体发光器件及显示装置
CN113903841B (zh) 倒装发光二极管
WO2021063048A1 (zh) 微发光二极管芯片及显示面板
CN114335393B (zh) 显示面板及电子设备
WO2024017330A1 (zh) 显示面板以及电子设备
WO2024050801A1 (en) System and manufacturing method of light emitting pixel structure for improving light emitting efficiency
CN117293158A (zh) Micro led显示面板及其制造方法
TW202416525A (zh) 用於改良發光效率之發光像素結構的系統及製造方法
WO2017104547A1 (ja) 発光ユニットおよび表示装置
CN117199103A (zh) 发光基板、显示装置及发光基板制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240131