TW202416525A - 用於改良發光效率之發光像素結構的系統及製造方法 - Google Patents

用於改良發光效率之發光像素結構的系統及製造方法 Download PDF

Info

Publication number
TW202416525A
TW202416525A TW112133417A TW112133417A TW202416525A TW 202416525 A TW202416525 A TW 202416525A TW 112133417 A TW112133417 A TW 112133417A TW 112133417 A TW112133417 A TW 112133417A TW 202416525 A TW202416525 A TW 202416525A
Authority
TW
Taiwan
Prior art keywords
layer
conductive semiconductor
positive electrode
pixel structure
quantum well
Prior art date
Application number
TW112133417A
Other languages
English (en)
Inventor
郭劍
徐慧文
李起鳴
Original Assignee
中國大陸商上海顯耀顯示科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商上海顯耀顯示科技有限公司 filed Critical 中國大陸商上海顯耀顯示科技有限公司
Publication of TW202416525A publication Critical patent/TW202416525A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本發明中揭示一種用於改良發光效率之像素結構。該像素結構自上而下包含一像素透鏡、一負電極墊層、一導電半導體層、一量子井、一隔離層、一正電極層、一介電層及一積體電路(IC)晶片層，且該量子井係配置於該導電半導體層內部。一個三面覆蓋反射層係配置於該導電半導體層之下表面與該正電極層之頂部之間。該導電半導體層包括一倒梯形半導體部分及一連續平坦化層。該倒梯形半導體部分之兩側上之斜面會聚且在該像素透鏡之方向上反射由該量子井發射之光。且該負電極墊層係配置於該連續平坦化層上。

Description

用於改良發光效率之發光像素結構的系統及製造方法
本發明大體上係關於顯示器之技術領域，特定言之係關於一種用於減少光阻擋效應且改良光反射效率之發光像素結構，及其製造程序。
顯示技術在如今之商業電子裝置中變得愈來愈重要。此等顯示面板廣泛用於固定大螢幕(諸如液晶顯示電視(LCD TV)及有機發光二極體電視(OLED TV))以及攜帶型電子裝置(諸如膝上型個人電腦、智慧型電話、平板電腦及穿戴式電子裝置)中。
一發光二極體(LED)晶片大體上包含一有機發光二極體(OLED)晶片、一迷你(Mini)發光二極體(次毫米發光二極體)晶片或一微型LED (微米級發光二極體)晶片及類似者。LED廣泛應用於照明領域。隨著LED顯示螢幕逐漸向高端市場滲透，對LED顯示螢幕裝置之發光效率要求愈來愈高。
像素係由一影像之小格組成，且小格具有一清晰位置且被指派色彩值，且小格之色彩及位置決定影像之外觀。像素可被視為整個影像中之不可分割的單元或元素。不可分割意謂一像素無法被進一步切割成存在於一單色胞元中之更小單元或元素。各點矩陣影像含有判定呈現在螢幕上之影像之大小的一定數量之像素。
一些實施方案揭示一種用於一顯示器之包括複數個像素之發光二極體單元及具有該等發光二極體單元之顯示裝置。該等實施方案揭示(1)複數個像素，其中各像素包括一第一發光單元、一第二發光單元及一第三發光單元，且各單元分別包括一第一導電半導體層、一作用層及一第二導電半導體層；(2)與第一發光單元至第三發光單元之電連接，以獨立地驅動第一發光單元至第三發光單元；(3)第二波長轉換器，其轉換自第二發光單元發射之光之波長；及(4)第三波長轉換器，其轉換自第三發光單元發射之光之波長，其中與第二波長轉換器相比，第三波長轉換器將光之波長轉換為一更長波長，第二發光單元具有大於第一發光單元之發光區域之一發光區域，且第三發光單元具有大於第二發光單元之發光區域之一發光區域。歸因於包括複數個像素之發光二極體單元之使用，發光單元可易於附接至基板。
然而，該等實施方案中之像素結構具有以下技術問題。由於由發光單元發射之光被發射至發光單元之周邊，故由顯示裝置或近眼擴增實境(AR)裝置發射之光可僅限於由發光單元發射朝向透鏡方向之光。同時，光阻擋情形可存在於發光單元與透鏡之間，使得由透鏡接收之由發光單元發射之光之亮度僅佔由像素中之發光單元發射之光之50%或更少。因此，發光單元之工作效率較低，且需要改良。
因而，將期望提供一種尤其解決上文提及之缺點之用於顯示面板之發光結構。
需要改良且有助於解決習知顯示系統之問題及缺點(諸如上文描述之問題及缺點)之經改良顯示裝置設計。特定言之，需要具有經改良光效率與更佳影像之顯示面板。
本發明係關於顯示器之技術領域，且揭示一種用於減少光阻擋效應且改良光反射效率之像素結構，及像素結構之製造程序。解決目前來自一像素發光單元之低光轉換效率之技術問題。
本發明包含但不限於以下例示性實施例。
本發明之一些例示性實施例包含一種微型發光像素結構。該微型發光像素結構包含：一導電半導體層，其中該導電半導體層具有一倒梯形形狀且包含在該倒梯形形狀之頂部上之一連續平坦化層；一量子井層，其用於發光，其中該量子井層係在該導電半導體層內；一個三面覆蓋反射層，其在該導電半導體層下方，其中該三面覆蓋反射層之一材料係Ag；一負電極墊層，其電連接至該導電半導體層；一正電極層，其電連接至該導電半導體層；及一積體電路(IC)晶片層，其電連接至該正電極層。
本發明之一些例示性實施例包含一種微型發光像素結構。該微型發光像素結構包含：一導電半導體層，其中該導電半導體層具有一倒梯形形狀；一量子井層，其用於發光，其中該量子井層係在該導電半導體層內；一個三面覆蓋反射層，其在該導電半導體層下方，其中該三面覆蓋反射層之一材料係Ag；一隔離層，其在該導電半導體層與該三面覆蓋反射層之間，其中該隔離層之一材料係Al 2O 3或Si 3N 4；一負電極墊層，其電連接至該導電半導體層；一正電極層，其電連接至該導電半導體層；及一積體電路(IC)晶片層，其電連接至該正電極層。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該三面覆蓋反射層包括：一中間導電部分，其與該正電極層及該導電半導體層接觸；兩個側面反射部分，其等與該隔離層接觸；及兩個邊緣反射部分，其等與該隔離層接觸；其中該三面覆蓋反射層在該量子井層周圍形成一倒梯形之一形狀。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該量子井層經圍封在該導電半導體層之該倒梯形形狀內使得來自該量子井之光被聚焦朝向該發光像素結構之一頂部方向。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該隔離層在該量子井層周圍形成一倒梯形之一形狀。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該導電半導體層包含在該倒梯形形狀之頂部上之一連續平坦化層。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該連續平坦化層覆蓋該微型發光像素結構之一整個表面且延伸至一相鄰微型發光像素結構。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該微型發光像素結構進一步包含一隔離層，該隔離層在該導電半導體層與該三面覆蓋反射層之間，其中該隔離層之一材料係Al 2O 3或Si 3N 4。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該負電極墊層係形成於該連續平坦化層上方，且在該量子井上方之一區域中經挖空使得自該量子井發射之光不受該負電極墊層阻擋。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該微型發光像素結構進一步包含在該三面覆蓋反射層與該IC晶片層之間之一介電層，其中該介電層包含覆蓋該三面覆蓋反射層之一表面之由Si 3N 4製成之一頂部介電層，及由SiO 2製成之一底部介電層。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該正電極層包含一上磊晶正電極及一底部晶片正電極，該上磊晶正電極係在該介電層內，且該底部晶片正電極係在該IC晶片層內。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該IC晶片層包含一上晶片介電層及一底部晶片電板。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，包含一底部晶片正電極之該IC晶片層與包含一上磊晶正電極之該介電層接觸。
在微型發光像素結構之一些例示性實施例或例示性實施例之任何組合中，該微型發光像素結構進一步包含在該導電半導體層上方之一像素透鏡。
本發明之一些例示性實施例包含一種製造一微型發光像素結構之方法，其包含：提供包含一導電半導體層及用於發光之一量子井層之一磊晶晶圓，其中該量子井層係在該導電半導體層內；將含該量子井層的該導電半導體層蝕刻成一倒梯形形狀；在該導電半導體層之一底表面上形成一隔離層，其中該隔離層之一材料係Al 2O 3或Si 3N 4；在該隔離層之一底表面上形成一個三面覆蓋反射層，其中該三面覆蓋反射層之一材料係Ag；在該三面覆蓋反射層之一中間導電部分之底表面上形成一第一正電極層；將一積體電路(IC)晶片層接合至該第一正電極層；及在該導電半導體層之上表面上形成一負電極墊層。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，該方法進一步包含在形成該三面覆蓋反射層之後及在形成該第一正電極層之前，在該三面覆蓋反射層與該IC晶片層之間形成一介電層，其中該介電層包含覆蓋該三面覆蓋反射層之一表面之由Si 3N 4製成之一頂部介電層，及由SiO 2製成之一底部介電層。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，蝕刻含該量子井層的該導電半導體層進一步包括：在該導電半導體層中之該倒梯形形狀之頂部上留下一連續平坦化層。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，該磊晶晶圓包含一藍寶石基板層，且在接合該IC晶片層之後及在形成該負電極墊層之前，該方法進一步包含移除該藍寶石基板層。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，形成一隔離層包含：蝕刻該隔離層以形成一開口用於透過該開口在該導電半導體層之一底表面上沈積該三面覆蓋反射層之該中間導電部分。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，形成該介電層包含：蝕刻該介電層以形成一開口用於沈積該第一正電極層。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，接合包含將嵌有一第二正電極層之該IC晶片層對準接合至嵌有該第一正電極層之該介電層之一底表面，其中第一正電極層係一上磊晶正電極且該第二正電極層係底部晶片正電極。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，形成該負電極墊層包含：使用一剝除程序以在該負電極墊層中在該量子井上方之一區域中形成一挖空形狀，使得自該量子井發射之光不受該負電極墊層阻擋。
在製造微型發光像素結構之方法之一些例示性實施例或例示性實施例之任何組合中，該方法進一步包含在形成一負電極墊層之後，在該導電半導體層上方且與該負電極墊層中之該挖空形狀對準形成一像素透鏡。
為解決習知發光單元中之低光效率轉換問題，本發明達成藉由像素結構之內部之設計改良光效率之目的。
在一些例示性實施例中，本發明提供以下技術態樣：
在一些實施例中，一種用於減少光阻擋效應且改良光反射效率之像素結構自上而下或從外部至內部包括一像素透鏡、一負電極墊層、一導電半導體層、一量子井、一隔離層、一正電極層、一介電層及一積體電路(IC)晶片層，其中該量子井係配置於該導電半導體層中。
在一些實施例中，一個三面覆蓋反射層係配置於導電半導體層之下表面與正電極層之頂部之間，且三面覆蓋反射層分別覆蓋並符合導電半導體層之底表面、側表面及一上表面之底表面之形狀。
在一些實施例中，導電半導體層包括一倒梯形半導體部分及一連續平坦化層。量子井係定位於倒梯形半導體部分內部。倒梯形半導體部分在量子井之水平方向上被分成底部處之一P-GaN部分及頂部處之一N-GaN部分。倒梯形半導體部分之兩側上之斜面(倒梯形之傾斜側)會聚且將由量子井發射之光反射朝向像素透鏡之方向。複數個像素之間之連續平坦化層係一體地且連續地配置。連續平坦化層之頂表面具備一負電極墊層，使得負電極墊層及導電半導體層未定位在同一平面層上。正電極層係配置於介電層中，且介電層及IC晶片層處於一對準連接。
根據本文中揭示之上文結構，由量子井發射之光由三面覆蓋反射層反射，且來自量子井之背離像素透鏡之表面的一個側之光線被反射回至像素透鏡，使得由量子井發射之光之利用效率大大改良。同時，藉由使用倒梯形半導體部分之斜面來反射由量子井發射至像素透鏡之兩側之光，使得由量子井發射至像素透鏡之兩側之光亦可在朝向像素透鏡之方向上被聚集並收集，且由量子井發射之光之利用效率進一步改良。另外，使用連續平坦化層結構設計，負電極墊層可配置於連續平坦化層之任何位置處。在一些實施例中，負電極墊層可配置於其中量子井未被阻擋以將光發射至像素透鏡之位置處，使得負電極墊層未阻擋光，且像素透鏡收集光之效率進一步改良。
在一些實施例中，三面覆蓋反射層包含一導電部分、一側面反射部分及一邊緣反射部分。導電部分之上表面係附接至導電半導體層，且導電部分之下表面係附接至正電極層。側面反射部分之上表面及邊緣反射部分之上表面兩者皆附接至隔離層，且側面反射部分之下表面係附接至介電層。
在一些實施例中，導電部分具有一主反射效果，且側面反射部分具有一殘餘光反射效果，且隔離層係一透明層。
在一些實施例中，三面覆蓋反射層係或包含藉由電子束蒸鍍或熱蒸鍍形成之一個Ag層。
在一些實施例中，藉由使用一個Ag層而達成一良好反射效果，且Ag之反射率在反射材料當中係最高的。
在一些實施例中，隔離層係組態為Al 2O 3或Si 3N 4。
在一些實施例中，負電極墊層係中空的，負電極墊層之中空部分具備像素透鏡，且負電極墊層之主體部分係配置於連續平坦化層之除阻擋光線朝向像素透鏡之位置外的上表面位置處。
根據本文中揭示之結構，自量子井朝向像素透鏡之透鏡方向之光線未因定位負電極墊層而被阻擋。
在一些實施例中，介電層包括在頂部處之一Si 3N 4層結構及在底部處之一SiO 2層結構，且Si 3N 4層結構覆蓋並附接三面覆蓋反射層之表面。正電極包括一磊晶正電極及一晶片正電極，而磊晶正電極係以一穿透組態連續配置於Si 3N 4層結構及SiO 2層結構中，且晶片正電極係配置於IC晶片層中。
在一些實施例中，IC晶片層包括在頂部處之一晶片介電層及在底部處之一晶片電板，而晶片正電極係以一穿透組態配置於晶片介電層中，晶片正電極之頂部係藉由對準接合而連接至磊晶正電極，且晶片正電極之底部係電連接至晶片電板。
歸因於Ag三面覆蓋反射層係配置於像素結構中，且實施一傳統像素程序以製造像素結構之事實，可發生Ag層損耗，此進一步引起像素結構之內部短路。在一些實施例中，使用晶片介電層及介電層對準接合連接結構及程序，使得達成IC晶片層之非短路安裝。
在一些實施例中，正電極層係組態為一個Cu柱。
在一些例示性實施例中，本文中之揭示提供以下技術態樣：
在一些實施例中，基於像素內部結構，提供一種用於減少光阻擋效應且改良光反射效率之像素結構製造程序。像素結構製造程序包括以下程序步驟：
步驟1：選擇一磊晶晶圓，在一些實施例中，該磊晶晶圓包含在頂表面上之一藍寶石層及在底部處之一導電半導體層與在導電半導體層中間之一量子井；
步驟2：半導體蝕刻；
步驟2之子步驟2-1：在磊晶晶圓內部蝕刻導電半導體層以形成具有一倒梯形形狀之倒梯形半導體部分，其中量子井係定位於倒梯形半導體部分內部；
步驟3：隔離層沈積及圖案化蝕刻；
步驟3之子步驟3-1：在導電半導體層之底表面上形成隔離層；
步驟3之子步驟3-2：在完成隔離層之沈積之後對其進行蝕刻，且蝕刻以在倒梯形半導體部分之底部處形成一開口用於沈積三面覆蓋反射層之導電部分；
步驟4：三面覆蓋反射層沈積及圖案化蝕刻；
步驟4之子步驟4-1：藉由在隔離層之底表面上進行沈積而形成三面覆蓋反射層；
步驟4之子步驟4-2：修整以形成三面覆蓋反射層之形狀；
步驟5：介電層沈積及圖案化蝕刻；
步驟5之子步驟5-1：藉由在三面覆蓋反射層之下表面上進行沈積而形成介電層；
步驟5之子步驟5-2：蝕刻及修整以形成介電層之形狀；
步驟6：正電極沈積及拋光；
步驟6之子步驟6-1：沈積及形成正電極層；
步驟6之子步驟6-2：對正電極層執行拋光操作；
步驟7：對準接合；
步驟7之子步驟7-1：運用一對準接合程序將IC晶片層連接至介電層之底表面；
步驟8：移除藍寶石層；
步驟9：負電極墊層之沈積及圖案化；
步驟9之子步驟9-1：沈積及形成負電極墊層；
步驟9之子步驟9-2：圖案化負電極墊層以形成一挖空形狀；
步驟10：透鏡沈積及圖案化；
步驟10之子步驟10-1：沈積形成像素透鏡之一層結構；
步驟10之子步驟10-2：圖案化像素透鏡之層結構以形成一透鏡形狀。
透過技術方案，可藉由使用技術來製造新穎像素結構。
在一些實施例中，步驟1中之一磊晶晶圓包括一藍寶石層，選擇一導電半導體層及一量子井作為藉由一像素結構程序處理之一初始材料，其中導電半導體層包括一P型材料(例如，在量子井之底部處之一P-GaN材料層)及一N型材料(例如，在量子井之頂部處之一N-GaN材料層)。
在一些實施例中，在步驟2中在磊晶晶圓中蝕刻導電半導體層之程序係一感應耦合電漿(ICP)半導體蝕刻程序，且藉由蝕刻來形成一倒梯形或碗形圖案。
在一些實施例中，在步驟3中形成隔離層之程序係一原子層沈積(ALD)程序，且針對經沈積隔離層之蝕刻程序實施一ICP蝕刻程序。
在一些實施例中，在步驟4中形成三面覆蓋反射層之程序係電子束蒸鍍或熱蒸鍍之一物理氣相沈積(PVD)程序，且蝕刻三面覆蓋反射層之程序實施一剝除程序以蝕刻及修整以形成形狀。
在一些實施例中，在步驟5中形成介電層之程序係藉由一化學氣相沈積(CVD)程序方法來實施，且蝕刻及修整以形成介電層之形狀係藉由一ICP半導體蝕刻程序來實施。
在一些實施例中，在步驟6中藉由實施一電鍍沈積程序而形成正電極層，且透過一化學機械拋光(CMP)程序來拋光正電極層。
在一些實施例中，在步驟8中藉由一雷射剝除程序來剝除磊晶晶圓之上表面上之藍寶石層。
在一些實施例中，在步驟9中藉由電子束蒸鍍或熱蒸鍍之一物理氣相沈積程序之PVD沈積來形成負電極墊層，且藉由實施一剝除程序而剝除負電極墊層以形成一挖空形狀。
在一些實施例中，步驟10中之程序係用以形成像素透鏡之一層結構之一CVD沈積程序，且針對像素透鏡之層結構實施一ICP半導體蝕刻程序以形成具有一透鏡形狀之像素透鏡。
總而言之，本文中揭示之系統及方法具有以下益處及改良：
(1)由量子井發射之光由三面覆蓋反射層反射，且來自量子井之背離像素透鏡的一個側之光線被反射回像素透鏡，使得由量子井發射之光之利用效率大大改良。
(2)藉由使用倒梯形半導體部分之斜面來反射由量子井發射至像素透鏡之兩側之光，使得由量子井發射至像素透鏡之兩側之光亦可在朝向像素透鏡之方向上被聚集並收集，且由量子井發射之光之利用效率進一步改良。
(3)可藉由利用連續平坦化層結構設計而將負電極墊層配置於連續平坦化層之任何位置處。因此，負電極墊層之位置可配置於其中量子井未被阻擋以將光發射至像素透鏡之位置處，使得負電極墊層未阻擋光，且像素透鏡收集光之效率進一步改良。同時，負電極墊層及平台(即，磊晶晶圓，其包括包含量子井作為中間層之(若干)導電半導體層)未在一個平面層中，使得不易於發生負電極墊層與三面覆蓋反射層之間之一短路狀況。負電極墊層之定位實現自像素結構之頂部至平台之電流擴散。負電極墊層之定位可進一步防止相鄰像素之間之干擾。
(4)歸因於在處理技術中Ag之三面覆蓋反射層形成一個三面覆蓋圖案之事實，在將三面覆蓋反射層連接至IC晶片層時，實施對準接合程序，且磊晶正電極及晶片正電極係一對一對準且接著其等被接合及連接。
(5)複數個像素之間之一連續平坦化層實施一連續設計，起到保護Ag之作用，且對於電流擴散係方便的。
(6)提供Al 2O 3或Si 3N 4材料之一隔離層以隔離三面覆蓋反射層及包含量子井之導電半導體層。選擇Al 2O 3作為隔離層可防止Ag之擴散，此係因為與其他傳統材料相比，Al 2O 3具有更少晶格缺陷。選擇Si 3N 4作為隔離層可防止Ag之擴散，此係因為與其他傳統材料相比，Si 3N 4具有更少晶格缺陷。
(7)實施將介電層分成在頂部處之一Si 3N 4層結構及在底部處之一SiO 2層結構之一新穎結構設計，其中Si 3N 4層結構覆蓋並附接至Ag反射層之表面。
應注意，上文描述之各項實施例可與本文中描述之任何其他實施例組合。本說明書中描述之特徵及優點並非皆為包含性的，且特定言之，鑑於圖式、說明書及發明申請專利範圍，一般技術者將明白許多額外特徵及優點。此外，應注意，本說明書中使用之語言已主要為了易讀性及指導目的而選擇，且可能並未經選擇以劃界或限定本發明標的物。
本文中描述許多細節以提供對隨附圖式中繪示之實例實施例之一透徹理解。然而，可在無許多具體細節之情況下實踐一些實施例，且發明申請專利範圍之範疇僅由發明申請專利範圍中具體敘述之特徵及態樣限制。此外，並未詳盡描述熟知程序、組件及材料以免不必要地使本文中描述之實施例之相關態樣不清楚。
圖1係根據本實施方案之一些實施例的一像素結構之一整體結構之一例示性示意性橫截面視圖。
圖2係根據本實施方案之一些實施例的像素結構之一例示性示意性俯視圖。
在一些實施例中，在圖1及圖2中繪示經組態以減少光阻擋效應且改良反射效率之像素結構。節距係指一顯示面板上之相鄰像素之中心之間的距離。在一些實施例中，節距可從約40微米變化至約20微米，至約10微米，及/或較佳至約5微米或以下。已作出許多努力以減小節距。當判定節距規格時，一單一像素區域係固定的。
結構從外部(上)至內部(下)包含一像素透鏡1、一負電極墊層2、一導電半導體層3、一量子井4、一隔離層5、一正電極層6、一介電層7及一IC晶片層8。且量子井4係配置於導電半導體層3內部。導電半導體層3係由一GaN半導體材料製成，且正電極層6係組態為一個Cu柱。總體工作原理係如下描述。量子井4用作一發光單元。負電極墊層2及正電極層6係分別接地及連接至IC晶片層8上之電信號。且電信號係透過負電極墊層2及正電極層6在像素內部傳輸，藉此為量子井4提供一驅動信號，且控制量子井4是否發光。因此，IC晶片層8之信號控制指令透過正電極層6進入像素結構之內部。
與一傳統像素結構相比，本發明提供一像素結構之經改良內部細節，使得用於製造像素結構之處理技術亦為不同的，且目的係改良收集由像素結構中之量子井4發射之光之效率。在一些實施例中，具體言之，三面覆蓋反射層9係安置於導電半導體層3之下表面與正電極層6之頂部之間，其中三面覆蓋反射層9包括一導電部分9-1、一側面反射部分9-2及一邊緣反射部分9-3。導電部分9-1之上表面與導電半導體層3接觸，且導電部分9-1之下表面與正電極層6接觸。側面反射部分9-2之上表面及邊緣反射部分9-3之上表面兩者皆與隔離層5接觸，且側面反射部分9-2之下表面及邊緣反射部分9-3之下表面兩者皆與介電層7接觸。在一些實施例中，三面覆蓋反射層9以三面覆蓋反射層9之兩側上之一側面反射部分9-2及一邊緣反射部分9-3呈現對稱，如圖1中展示。在本實施例中，三面覆蓋反射層9係或包含藉由電子束蒸鍍或熱蒸鍍形成之一個Ag層，但亦可使用其他反射材料層。由於Ag之反射效果係最佳的，故Ag被用作一反射層材料。然而，由於Ag係一種在蝕刻期間非常易於擴散之材料，故Ag通常不在一像素裝置之內部結構內用作一反射層。在本發明中，在本文中描述Ag之反射層結構及其像素處理技術。
在一些實施例中，由量子井4發射之光線由三面覆蓋反射層9反射，且來自量子井4之背離像素透鏡1的一個側之光線被反射回至像素透鏡1，使得由量子井4發射之光之利用效率大大改良。
在一些實施例中，導電半導體層3包括以下兩個部分：一倒梯形半導體部分3-1及一連續平坦化層3-2。由於量子井4係定位於倒梯形半導體部分3-1內部，故倒梯形半導體部分3-1之斜面3-1B收集由量子井4發射之光線且將其反射至像素透鏡1之方向。因此，藉由使用倒梯形半導體部分3-1之斜面來反射在像素透鏡1之兩側上由量子井4發射之光，使得自像素透鏡1之兩側發射之光亦可在像素透鏡1之方向上被會聚並收集，且由量子井4發射之光之利用效率進一步改良。倒梯形半導體部分3-1沿著量子井4之一水平方向被分成一底部部分3-11及一頂部部分3-12，且量子井4隔離底部部分3-11與頂部部分3-12。在一些實施例中，底部部分3-11係包含P型導電半導體材料(諸如P-GaN、P-InGaP)之一層，且頂部部分3-12係包含N型導電半導體材料(諸如N-GaN、N-InGaP)之一層。在一些實施例中，一透明薄導電膜(諸如氧化銦錫(ITO)薄膜)係沈積於導電半導體層3之頂部上。在一些其他實施例中，P型及N型材料之位置可切換，且正及負電極層之位置可切換。
此外，在一些實施例中，負電極墊層2係組態成如圖1及圖2中展示之一挖空形狀。負電極墊層2之中空部分具備像素透鏡1且與像素透鏡1對準，且負電極墊層2之主體部分係配置於連續平坦化層3-2之除阻擋光線朝向像素透鏡1之位置外的上表面位置處。負電極墊層2之主體部分係從連續平坦化層3-2之上表面位置突出。因此，藉由連續平坦化層3-2之設計，負電極墊層2可配置於其中量子井4將光發射至像素透鏡1之位置處，使得負電極墊層2未阻擋光，且像素透鏡1收集光之效率進一步改良。在一些實施例中，一平台係由一磊晶晶圓形成，該磊晶晶圓係(或包含)導電半導體層3與在中間之量子井4，如圖1中展示。一平台係一發光PN接面。同時，負電極墊層及平台未在一個平面層中，使得負電極墊層與三面覆蓋反射層9之間之一短路狀況不可能發生。
在一些例示性實施例中，平台與三面覆蓋反射層9及介電層7之間之隔離層5係組態為藉由沈積及蝕刻製造之一Al 2O 3或Si 3N 4材料層。
歸因於Ag三面覆蓋反射層9係配置於像素結構中之事實，當使用一傳統像素製造程序來製造像素結構時，其引起Ag層損耗，此進一步引起像素結構之內部短路。在一些實施例中，在本發明中，介電層7包括在頂部處之Si 3N 4層結構7-1及在底部處之SiO 2層結構7-2之一個雙層結構，且Si 3N 4層結構7-1覆蓋並接觸三面覆蓋反射層9之表面。正電極層6包括一磊晶正電極6-1及一晶片正電極6-2，而磊晶正電極6-1係連續地配置於Si 3N 4層結構7-1及SiO 2層結構7-2中，且晶片正電極6-2係配置於IC晶片層8中。同時，IC晶片層8包括一頂部晶片介電層8-1及一底部晶片電板8-2。在晶片正電極6-2穿透晶片介電層8-1時，晶片正電極6-2之頂部係根據一位置對準透過接合連接至磊晶正電極6-1，且晶片正電極6-2之底部係與晶片電板8-2電連接。兩個電極(磊晶正電極6-1及一晶片正電極6-2)在接合之前係在兩個晶圓上，且在接合之後，其等形成一結合。正電極層6係組態為一個Cu柱。在一些實施例中，根據上文結構配置及連接模式，可實現像素結構之製造，即，反射層在製造程序中形成一個三面覆蓋圖案，接著在一隨後階段利用對準接合程序以進行連接。
根據上文描述之在像素內部之結構設計，本實施例提供一種用於減少光阻擋效應且改良光反射效率之像素結構製造程序。程序包括以下處理步驟：
步驟1：選擇一磊晶晶圓。圖3係根據本實施方案之一些實施例之一像素結構製造程序中的步驟1之一例示性示意性結構圖。根據圖3，藉由一像素結構製造程序選擇包括一藍寶石層10、一導電半導體層3’及一量子井4’之一磊晶晶圓作為一初始材料。在一些實施例中，導電半導體層3’包括在量子井4’之底部處之一P-GaN材料層及在量子井4’之頂部處之一N-GaN材料層。
步驟2：半導體蝕刻。圖4係根據本實施方案之一些實施例之一像素結構製造程序中的步驟2之一例示性示意性結構圖。根據圖4，使用一ICP半導體蝕刻程序以在磊晶晶圓內部蝕刻來自圖3之導電半導體層3’，以形成呈一倒梯形形狀之一倒梯形半導體部分3-1及一連續平坦化層3-2。且經蝕刻量子井4係定位於倒梯形半導體部分3-1內部。蝕刻倒梯形半導體部分3-1以在量子井4之水平方向上形成底部處之一P-GaN部分3-11及頂部處之一N-GaN部分3-12。
步驟3：隔離層沈積及圖案化蝕刻。圖5係根據本實施方案之一些實施例之一像素結構製造程序中的步驟3之一例示性示意性結構圖。根據圖5，方法包含兩個子步驟：(A)經由沈積程序在導電半導體層3之底表面上沈積一ALD層以形成一隔離層5 (圖5中未展示在沈積之後隔離層5之原始形狀)，其中藉由使用一Al 2O 3或Si 3N 4材料來沈積隔離層5；及(B)蝕刻經沈積隔離層5以形成圖5中展示之具有一開口之隔離層5，且藉由使用一ICP蝕刻程序來蝕刻倒梯形半導體部分3-1之底部以形成一開口(在圖5中未完全展示)用於沈積三面覆蓋反射層9之導電部分9-1。
步驟4：三面覆蓋反射層沈積及圖案化蝕刻。圖6係根據本實施方案之一些實施例之一像素結構製造程序中的步驟4之一例示性示意性結構圖。根據圖6，方法包含兩個子步驟：(A)在隔離層5之底表面上使用電子束蒸鍍或熱蒸鍍之一PVD程序以形成三面覆蓋反射層9 (圖6中未展示在沈積之後反射層9之原始形狀)。在本實施例中，使用一種Ag材料作為一反射層9；及(B)藉由使用一剝除程序來將三面覆蓋反射層9蝕刻並修整成一形狀。
步驟5：介電層沈積及圖案化蝕刻。圖7係根據本實施方案之一些實施例之一像素結構製造程序中的步驟5之一例示性示意性結構圖。根據圖7，方法包含兩個子步驟：(A)藉由使用一CVD沈積程序在三面覆蓋反射層9之下表面上形成一介電層7 (圖7中未展示在沈積之後介電層7之原始形狀)，其中介電層7被分成在頂部處之一Si 3N 4層結構7-1及在底部處之一SiO 2層結構7-2之一個雙層結構，如圖1中展示；及(B)藉由使用一ICP半導體蝕刻程序將介電層7蝕刻並修整成一形狀以為正電極層6留下一空間。
步驟6：正電極沈積及拋光。圖8係根據本實施方案之一些實施例之一像素結構製造程序中的步驟6之一例示性示意性結構圖。根據圖8，方法包含兩個子步驟：(A)藉由使用一電鍍程序沈積方法來沈積一正電極層6，即，進行沈積以形成一磊晶正電極6-1；及(B)藉由使用一CMP拋光程序來對磊晶正電極6-1執行一拋光操作。
步驟7：對準接合。圖9係根據本實施方案之一些實施例之一像素結構製造程序中的步驟7之一例示性示意性結構圖。根據圖9，藉由使用其中將磊晶正電極6-1及晶片正電極6-2彼此對準及接合之一對準接合程序來將介電層7之底表面連接至IC晶片層8。對準接合通常係在於各表面上具有圖案之晶圓之間進行。在一些實施例中，藍寶石層10及IC晶片層8兩者在其等表面上具有經圖案化電極(銅)及SiO 2。為在其等之間對準接合，將來自兩個晶圓之電極面對面良好對準。接著，兩個晶圓接觸並形成一初始接合。藉由增強銅與銅以及SiO 2與SiO 2接觸之間的接合強度之一後續退火程序來完成接合。
步驟8：移除藍寶石層10。圖10係根據本實施方案之一些實施例之一像素結構製造程序中的步驟8之一例示性示意性結構圖。根據圖10，藉由一雷射剝除程序來剝除磊晶晶圓之上表面上之藍寶石層10。
步驟9：負電極墊層沈積及圖案化。圖11係根據本實施方案之一些實施例之一像素結構製造程序中的步驟9之一例示性示意性結構圖。根據圖11，方法包含兩個子步驟：(A)使用用於電子束蒸鍍或熱蒸鍍之一PVD程序以形成一負電極墊層2 (圖11中未展示在PVD之後負電極墊層2之原始形狀)；及(B)藉由使用一剝除程序剝除負電極墊層2以形成一挖空形狀。
步驟10：透鏡沈積及圖案化。圖12係根據本實施方案之一些實施例之一像素結構製造程序中的步驟10之一例示性示意性結構圖。根據圖12，方法包含兩個子步驟：(A)使用一CVD沈積程序以形成一像素透鏡1之一層結構(圖12中未展示在沈積之後像素透鏡1層之原始形狀)；及(B)藉由使用一ICP半導體蝕刻程序蝕刻像素透鏡1之一層結構以形成一透鏡形狀像素透鏡1。在另一實例中，透鏡1係藉由一CVD沈積程序藉由在未蝕刻之情況下在下伏結構上直接形成一透鏡形狀而透過自組裝形成。在一些實例中，透鏡1與挖空形狀對準。例如，從一垂直視角，透鏡1之邊緣與挖空形狀之邊緣係實質上彼此對準。
在製造程序中使用之尺寸係遵循一微型LED產品像素結構設計。在一些實施例中，實施以下尺寸設計，例如，像素透鏡1之圓形部分之直徑係3.2 ± 0.8 μm，像素透鏡1之底部厚度(例如，不包含焦點透鏡部分)係1 ± 1 μm，倒梯形半導體部分3-1之頂部寬度係2.05 μm至3.8 μm，連續平坦化層3-2之厚度係0.01 μm至0.2 μm，磊晶正電極6-1及晶片正電極6-2之直徑係1 μm，負電極墊層2之高度係從100 nm至1 μm，隔離層5之厚度係從10 nm至200 nm，且根據產品之設計要求設計其他尺寸。
在像素結構之製造程序中，本發明涉及一些特殊處理方法。方法包括以下程序：一ICP半導體蝕刻程序、一ALD程序、一PVD程序、一剝離程序、一CVD程序、一電鍍沈積程序、一CMP拋光程序、一對準接合程序及一雷射剝除程序。一般技術者可理解技術方法。
熟習此項技術者應理解，像素結構不受上文提及之結構限制，且可包含多於或少於如繪示之組件之組件，或可組合一些組件，或可利用一不同組件。
上文描述僅為本發明之實施例，且本發明不限於此。在不脫離本發明之概念及原理之情況下進行之修改、等效替代及改良應落在本發明之保護範疇內。
進一步實施例亦包含上文實施例之各種子集，包含在各項其他實施例中組合或以其他方式重新配置之如圖1至圖12中展示之實施例。
雖然[實施方式]含有許多細節，但此等不應被解釋為限制本發明之範疇，而僅為繪示本發明之不同實例及態樣。應瞭解，本發明之範疇包含上文未詳細論述之其他實施例。例如，上文描述之方法可應用於除LED及OLED外之功能裝置與除像素驅動器外之控制電路系統之整合。非LED裝置之實例包含垂直腔表面發射雷射(VCSEL)、光電偵測器、微機電系統(MEMS)、矽光子裝置、功率電子裝置及分散式回饋雷射(DFB)。其他控制電路系統之實例包含電流驅動器、電壓驅動器、轉阻放大器及邏輯電路。
提供所揭示實施例之前述描述以使任何熟習此項技術者能夠製造或使用本文中描述之實施例及其變動。熟習此項技術者將容易瞭解對此等實施例之各種修改，且本文中定義之一般原理可應用於其他實施例而不脫離本文中揭示之標的物之精神或範疇。因此，本發明不旨在限於本文中展示之實施例，而是應符合與以下發明申請專利範圍及本文中揭示之原理及新穎特徵一致之最廣範疇。
本發明之特徵可實施於一電腦程式產品(諸如一(若干)儲存媒體或一(若干)電腦可讀儲存媒體)中，使用該電腦程式產品實施或在該電腦程式產品之輔助下實施，該電腦程式產品具有儲存於其上/其中之可用於程式化一處理系統以執行本文中呈現的任何特徵之指令。儲存媒體可包含但不限於高速隨機存取記憶體(諸如DRAM、SRAM、DDR RAM或其他隨機存取固態記憶體裝置)，且可包含非揮發性記憶體(諸如一或多個磁碟儲存裝置、光碟儲存裝置、快閃記憶體裝置或其他非揮發性固態儲存裝置)。記憶體視情況包含遠離(若干) CPU定位之一或多個儲存裝置。記憶體或替代地記憶體內之(若干)非揮發性記憶體裝置包括一非暫時性電腦可讀儲存媒體。
儲存於任何(若干)機器可讀媒體上之本發明之特徵可併入於軟體及/或韌體中以用於控制一處理系統之硬體，且使一處理系統能夠利用本發明之結果與其他機構互動。此軟體或韌體可包含但不限於應用程式碼、裝置驅動程式、作業系統及執行環境/容器。
將理解，雖然在本文中可使用術語「第一」、「第二」等來描述各種元件或步驟，但此等元件或步驟不應受此等術語限制。此等術語僅用以區分一元件或步驟與另一元件或步驟。
本文中使用之術語僅係出於描述特定實施例之目的且不旨在限制發明申請專利範圍。如實施例之描述及隨附發明申請專利範圍中所使用，單數形式「一(a/an)」及「該」旨在亦包含複數形式，除非上下文另有清楚指示。亦將理解，如本文中使用之術語「及/或」係指且涵蓋相關聯所列品項之一或多者之任何及全部可能組合。進一步將理解，當在本說明書中使用時，術語「包括(comprises及/或comprising)」指定所述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組。
如本文中所使用，取決於上下文，術語「若」可被解釋為意謂「當一所述先決條件為真時」或「在一所述先決條件為真時」或「回應於判定一所述先決條件為真而」或「根據一所述先決條件為真之一判定」或「回應於偵測到一所述先決條件為真而」。類似地，片語「若判定[一所述先決條件為真]」或「若[一所述先決條件為真]」或「當[一所述先決條件為真]時」可取決於上下文而被解釋為意謂「在判定所述先決條件為真時」或「回應於判定所述先決條件為真而」或「根據所述先決條件為真之一判定」或「在偵測到所述先決條件為真時」或「回應於偵測到所述先決條件為真而」。
為說明之目的，已參考特定實施例描述前述描述。然而，上文之闡釋性論述不旨在為詳盡的或將發明申請專利範圍限於所揭示之精確形式。鑑於上文教示，許多修改及變動係可行的。選取及描述實施例以最佳說明操作及實際應用之原理，以藉此使其他熟習此項技術者能夠最佳利用本發明及各項實施例。
1:像素透鏡 2:負電極墊層 3:導電半導體層 3’:導電半導體層 3-1:倒梯形半導體部分 3-1B:斜面 3-2:連續平坦化層 3-11:P-GaN部分/底部部分 3-12:N-GaN部分/頂部部分 4:量子井 4’:量子井 5:隔離層 6:正電極層 6-1:磊晶正電極 6-2:晶片正電極 7:介電層 7-1:Si 3N 4層結構 7-2:SiO 2層結構 8:積體電路(IC)晶片層 8-1:頂部晶片介電層 8-2:底部晶片電板 9:三面覆蓋反射層 9-1:導電部分 9-2:側面反射部分 9-3:邊緣反射部分 10:藍寶石層
為了可更詳細理解本發明，可藉由參考各項實施例之特徵而進行一更特定描述，在隨附圖式中繪示一些該等實施例。然而，隨附圖式僅繪示本發明之相關特徵且因此不應被視為限制性，此係因為描述可承認其他有效特徵。
為方便起見，「向上」係用於意指遠離一發光結構之基板或電路板(board/plate)，「向下」意指朝向基板，且相應地解釋其他方向術語(諸如頂部、底部、在...上方、在...下方、在...下、在...下面等)。
圖1係根據本實施方案之一些實施例的一像素結構之一整體結構之一例示性示意性橫截面視圖。
圖2係根據本實施方案之一些實施例的一像素結構之一例示性示意性俯視圖。
圖3係根據本實施方案之一些實施例之一像素結構製造程序中的步驟1之一例示性示意性結構圖。
圖4係根據本實施方案之一些實施例之一像素結構製造程序中的步驟2之一例示性示意性結構圖。
圖5係根據本實施方案之一些實施例之一像素結構製造程序中的步驟3之一例示性示意性結構圖。
圖6係根據本實施方案之一些實施例之一像素結構製造程序中的步驟4之一例示性示意性結構圖。
圖7係根據本實施方案之一些實施例之一像素結構製造程序中的步驟5之一例示性示意性結構圖。
圖8係根據本實施方案之一些實施例之一像素結構製造程序中的步驟6之一例示性示意性結構圖。
圖9係根據本實施方案之一些實施例之一像素結構製造程序中的步驟7之一例示性示意性結構圖。
圖10係根據本實施方案之一些實施例之一像素結構製造程序中的步驟8之一例示性示意性結構圖。
圖11係根據本實施方案之一些實施例之一像素結構製造程序中的步驟9之一例示性示意性結構圖。
圖12係根據本實施方案之一些實施例之一像素結構製造程序中的步驟10之一例示性示意性結構圖。
圖包含以下零件識別：1，像素透鏡；2，負電極墊層；3，導電半導體層；3-1，一倒梯形半導體部分；3-11，一P-GaN部分；3-12，一N-GaN部分；3-2，一連續平坦化層；4，一量子井；5，一隔離層；6，一正電極層；6-1，一磊晶正電極；6-2，一晶片正電極；7，一介電層；7-1，一Si 3N 4層結構；7-2，一SiO 2層結構；8，一IC晶片層；8-1，一晶片之一介電層；8-2，一晶片電板；9，三面覆蓋反射層；9-1，一導電部分；9-2，一側面反射部分；及9-3，一邊緣反射部分。
根據常規做法，圖式中繪示之各種特徵可能未按比例繪製。因此，為清楚起見，可任意擴大或縮小各種特徵之尺寸。另外，一些圖式可能未描繪一給定系統、方法或裝置之全部組件。最後，在說明書及圖各處，相同元件符號可用於表示相同特徵。
1:像素透鏡
2:負電極墊層
3:導電半導體層
3-1:倒梯形半導體部分
3-1B:斜面
3-2:連續平坦化層
3-11:P-GaN部分/底部部分
3-12:N-GaN部分/頂部部分
4:量子井
5:隔離層
6:正電極層
6-1:磊晶正電極
6-2:晶片正電極
7:介電層
7-1:Si3N4層結構
7-2:SiO2層結構
8:積體電路(IC)晶片層
8-1:頂部晶片介電層
8-2:底部晶片電板
9:三面覆蓋反射層
9-1:導電部分
9-2:側面反射部分
9-3:邊緣反射部分

Claims (23)

  1. 一種微型發光像素結構，其包括： 一導電半導體層，其中該導電半導體層具有一倒梯形形狀且包含在該倒梯形形狀之頂部上之一連續平坦化層； 一量子井層，其用於發光，其中該量子井層係在該導電半導體層內； 一個三面覆蓋反射層，其在該導電半導體層下方，其中該三面覆蓋反射層之一材料係Ag； 一負電極墊層，其電連接至該導電半導體層； 一正電極層，其電連接至該導電半導體層；及 一積體電路(IC)晶片層，其電連接至該正電極層。
  2. 一種微型發光像素結構，其包括： 一導電半導體層，其中該導電半導體層具有一倒梯形形狀； 一量子井層，其用於發光，其中該量子井層係在該導電半導體層內； 一個三面覆蓋反射層，其在該導電半導體層下方，其中該三面覆蓋反射層之一材料係Ag； 一隔離層，其在該導電半導體層與該三面覆蓋反射層之間，其中該隔離層之一材料係Al 2O 3或Si 3N 4； 一負電極墊層，其電連接至該導電半導體層； 一正電極層，其電連接至該導電半導體層；及 一積體電路(IC)晶片層，其電連接至該正電極層。
  3. 如請求項1或請求項2之微型發光像素結構，其中該三面覆蓋反射層包括： 一中間導電部分，其與該正電極層及該導電半導體層接觸； 兩個側面反射部分，其等與該隔離層接觸；及 兩個邊緣反射部分，其等與該隔離層接觸； 其中該三面覆蓋反射層在該量子井層周圍形成一倒梯形之一形狀。
  4. 如請求項1或請求項2之微型發光像素結構，其中該量子井層經圍封在該導電半導體層之該倒梯形形狀內使得來自該量子井之光被聚焦朝向該發光像素結構之一頂部方向。
  5. 如請求項1或請求項2之微型發光像素結構，其中該隔離層在該量子井層周圍形成一倒梯形之一形狀。
  6. 如請求項2之微型發光像素結構，其中該導電半導體層包含在該倒梯形形狀之頂部上之一連續平坦化層。
  7. 如請求項1或請求項6之微型發光像素結構，其中該連續平坦化層覆蓋該微型發光像素結構之一整個表面且延伸至一相鄰微型發光像素結構。
  8. 如請求項1之微型發光像素結構，其進一步包括一隔離層，該隔離層在該導電半導體層與該三面覆蓋反射層之間，其中該隔離層之一材料係Al 2O 3或Si 3N 4。
  9. 如請求項1或請求項6之微型發光像素結構，其中該負電極墊層係形成於該連續平坦化層上方，且在該量子井上方之一區域中經挖空使得自該量子井發射之光不受該負電極墊層阻擋。
  10. 如請求項1或請求項2之微型發光像素結構，其進一步包括在該三面覆蓋反射層與該IC晶片層之間之一介電層，其中該介電層包含覆蓋該三面覆蓋反射層之一表面之由Si 3N 4製成之一頂部介電層，及由SiO 2製成之一底部介電層。
  11. 如請求項10之微型發光像素結構，其中該正電極層包含一上磊晶正電極及一底部晶片正電極，該上磊晶正電極係在該介電層內，且該底部晶片正電極係在該IC晶片層內。
  12. 如請求項1或請求項2之微型發光像素結構，其中該IC晶片層包含一上晶片介電層及一底部晶片電板。
  13. 如請求項10之微型發光像素結構，其中包含一底部晶片正電極之該IC晶片層與包含一上磊晶正電極之該介電層接觸。
  14. 如請求項1或請求項2之微型發光像素結構，其進一步包括在該導電半導體層上方之一像素透鏡。
  15. 一種製造一微型發光像素結構之方法，其包括： 提供包含一導電半導體層及用於發光之一量子井層之一磊晶晶圓，其中該量子井層係在該導電半導體層內； 將含該量子井層的該導電半導體層蝕刻成一倒梯形形狀； 在該導電半導體層之一底表面上形成一隔離層，其中該隔離層之一材料係Al 2O 3或Si 3N 4； 在該隔離層之一底表面上形成一個三面覆蓋反射層，其中該三面覆蓋反射層之一材料係Ag； 在該三面覆蓋反射層之一中間導電部分之底表面上形成一第一正電極層； 將一積體電路(IC)晶片層接合至該第一正電極層；及 在該導電半導體層之上表面上形成一負電極墊層。
  16. 如請求項15之方法，其進一步包括在形成該三面覆蓋反射層之後及在形成該第一正電極層之前，在該三面覆蓋反射層與該IC晶片層之間形成一介電層，其中該介電層包含覆蓋該三面覆蓋反射層之一表面之由Si 3N 4製成之一頂部介電層，及由SiO 2製成之一底部介電層。
  17. 如請求項15之方法，其中蝕刻含該量子井層的該導電半導體層進一步包括：在該導電半導體層中之該倒梯形形狀之頂部上留下一連續平坦化層。
  18. 如請求項15之方法，其中該磊晶晶圓包含一藍寶石基板層，且在接合該IC晶片層之後及在形成該負電極墊層之前，該方法進一步包含移除該藍寶石基板層。
  19. 如請求項15之方法，其中形成一隔離層包含：蝕刻該隔離層以形成一開口用於透過該開口在該導電半導體層之一底表面上沈積該三面覆蓋反射層之該中間導電部分。
  20. 如請求項16之方法，其中形成該介電層包含：蝕刻該介電層以形成一開口用於沈積該第一正電極層。
  21. 如請求項16之方法，其中接合包含將嵌有一第二正電極層之該IC晶片層對準接合至嵌有該第一正電極層之該介電層之一底表面，其中第一正電極層係一上磊晶正電極且該第二正電極層係底部晶片正電極。
  22. 如請求項15之方法，其中形成該負電極墊層包含：使用一剝除程序以在該負電極墊層中在該量子井上方之一區域中形成一挖空形狀，使得自該量子井發射之光不受該負電極墊層阻擋。
  23. 如請求項22之方法，其進一步包括在形成一負電極墊層之後，在該導電半導體層上方且與該負電極墊層中之該挖空形狀對準形成一像素透鏡。
TW112133417A 2022-09-09 2023-09-04 用於改良發光效率之發光像素結構的系統及製造方法 TW202416525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2022/117988 2022-09-09
PCT/CN2022/117988 WO2024050801A1 (en) 2022-09-09 2022-09-09 System and manufacturing method of light emitting pixel structure for improving light emitting efficiency

Publications (1)

Publication Number Publication Date
TW202416525A true TW202416525A (zh) 2024-04-16

Family

ID=90192492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133417A TW202416525A (zh) 2022-09-09 2023-09-04 用於改良發光效率之發光像素結構的系統及製造方法

Country Status (2)

Country Link
TW (1) TW202416525A (zh)
WO (1) WO2024050801A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985322B2 (ja) * 2012-03-23 2016-09-06 株式会社東芝 半導体発光装置及びその製造方法
JP2014096455A (ja) * 2012-11-08 2014-05-22 Stanley Electric Co Ltd 半導体発光素子アレイおよび車両用灯具
JP6045999B2 (ja) * 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
CN109411583B (zh) * 2018-11-01 2020-12-04 京东方科技集团股份有限公司 发光单元及其制造方法、显示装置
CN112582512B (zh) * 2019-09-30 2022-02-15 成都辰显光电有限公司 微发光二极管芯片及显示面板
CN112582511B (zh) * 2019-09-30 2022-08-02 成都辰显光电有限公司 微发光二极管芯片及显示面板

Also Published As

Publication number Publication date
WO2024050801A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11296144B2 (en) Image display device
JP7529700B2 (ja) マルチカラーｌｅｄピクセルユニットのシステム及び方法
EP3221890B1 (en) Integrated led micro-display and method of fabricating the same
JP7374441B2 (ja) ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
US11967589B2 (en) Systems and methods for multi-color LED pixel unit with horizontal light emission
KR20220024706A (ko) 동축 다색 led를 위한 시스템들 및 방법들
CN112117356B (zh) 一种全彩有源寻址Micro-LED芯片结构及其制作方法
AU2021283948A1 (en) Systems and methods for multi-color led pixel unit with vertical light emission
WO2023071910A1 (zh) Micro-LED芯片结构及其制作方法
JP7463662B2 (ja) 画像表示装置の製造方法および画像表示装置
CN110993756A (zh) Led芯片及其制作方法
TW202145601A (zh) 具有堆疊接合結構之多彩發光二極體(led)之系統及方法
US11935911B2 (en) Double color micro LED display panel
CN111129062A (zh) Led显示模组、led显示屏及制作方法
JP2022538982A (ja) 光電子デバイス用集積構造体の製造方法及び光電子デバイス用集積構造体
TW202226633A (zh) 用於同軸多色led之系統和方法
TW202416525A (zh) 用於改良發光效率之發光像素結構的系統及製造方法
JP2011119627A (ja) 半導体装置
CN114038878B (zh) 发光组件、显示屏及发光组件的制作方法
KR102695902B1 (ko) 디스플레이 패널, 디스플레이 장치 및 디스플레이 패널의 제조 방법
KR20240096671A (ko) 발광 픽셀 영역을 갖는 발광 다이오드 어레이들
KR20220164769A (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치