JP2023523662A - 表示基板およびその製造方法、表示装置 - Google Patents

表示基板およびその製造方法、表示装置 Download PDF

Info

Publication number
JP2023523662A
JP2023523662A JP2021570224A JP2021570224A JP2023523662A JP 2023523662 A JP2023523662 A JP 2023523662A JP 2021570224 A JP2021570224 A JP 2021570224A JP 2021570224 A JP2021570224 A JP 2021570224A JP 2023523662 A JP2023523662 A JP 2023523662A
Authority
JP
Japan
Prior art keywords
display
driving circuit
groove
display area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021570224A
Other languages
English (en)
Inventor
▲潔▼ 代
▲鵬▼▲飛▼ 于
露 白
▲暁▼峰 姜
昊 ▲張▼
思雨 王
慧娟 ▲楊▼
▲シン▼ ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023523662A publication Critical patent/JP2023523662A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

表示基板およびその製造方法、表示装置である。該表示基板は、表示領域（ＡＡ）と周辺領域（ＮＡ）とを含み、周辺領域（ＮＡ）は、表示領域（ＡＡ）の第１側に位置する第１走査駆動回路（Ｇ１）と第２走査駆動回路（Ｇ２）とを含み、周辺領域（ＮＡ）は、第１側に隣接する表示領域（ＡＡ）の第２側に位置するバインディング領域（Ｂ）をさらに含み、周辺領域（ＮＡ）は、有機絶縁層（１０１）を含み、有機絶縁層（１０１）は、少なくとも局所的に第１走査駆動回路（Ｇ１）を覆い、少なくとも局所的に第２走査駆動回路（Ｇ２）を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝（１０１１）を含むことにより、第１走査駆動回路（Ｇ１）と第２走査駆動回路との間の部分（Ｇ２）を露出させ、第１凹溝（１０１１）は、さらに第１側から第２側まで延在し、かつ第２側にほぼ第２方向に沿って延在し、第２方向は、第１方向に交差する。該表示基板の周辺領域（ＮＡ）の第１凹溝（１０１１）は、水や酸素等の不純物が表示領域（ＡＡ）に入る通路を効果的に遮断することができ、さらに表示基板の表示領域（ＡＡ）に対して保護作用を果たす。

Description

本願は、２０２０年４月３０日に提出された出願番号が２０２０１０３６６２９０．７である中国特許出願の優先権を主張し、ここで、上記中国特許出願に開示されている内容の全体が本願の一部として援用される。
本開示の実施例は、表示基板およびその製造方法、表示装置に関する。
ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ、有機発光ダイオード）表示装置は、自発光、コントラストが高く、解像度が高く、視野角が広く、消費電力が低く、応答速度が速く、かつ製造プロセスが薄膜トランジスタ（ＴＦＴ）のプロセスと互換性があるなどの一連の利点を有し、既に新世代の表示装置の重要な発展方向の一つとなるため、ますます注目される。
ＯＬＥＤ装置において、表示領域以外の周辺領域に位置する構造を合理的に設計する必要があり、それが表示領域内の構造に対して一定の保護作用を果たすためであり、例えば外部環境中の不純物が表示領域に入って表示領域の表示効果に悪影響を与えることを防止する。
本開示の少なくとも一つの実施例は、表示基板を提供し、該表示基板は、表示領域と前記表示領域の周辺に位置する周辺領域とを含み、前記周辺領域は、前記表示領域の第１側に位置する第１走査駆動回路と第２走査駆動回路とを含み、前記第１走査駆動回路は、前記第２走査駆動回路の前記表示領域に近い側に位置し、前記周辺領域は、前記第１側に隣接する前記表示領域の第２側に位置するバインディング領域をさらに含み、前記周辺領域は、有機絶縁層を含み、前記有機絶縁層は、少なくとも局所的に前記第１走査駆動回路を覆い、少なくとも局所的に前記第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより、前記第１走査駆動回路と前記第２走査駆動回路との間の部分を露出させ、前記第１凹溝は、さらに前記第１側から前記第２側まで延在し、かつ前記第２側にほぼ第２方向に沿って延在し、前記第２方向は、前記第１方向に交差する。
例えば、本開示の少なくとも一つの実施例に係る表示基板は、ベース基板をさらに含み、前記第１走査駆動回路と、前記第２走査駆動回路と、前記有機絶縁層とは、前記ベース基板に設置され、前記表示基板は、前記ベース基板に位置し、かつ前記周辺領域に位置する第１電源配線をさらに含み、前記第１電源配線は、前記第２側に前記第１方向に沿って延在する第１部分と前記第２方向に沿って延在する第２部分とを含み、前記ベース基板に垂直な方向において、前記第１凹溝は、前記第１電源配線の第１部分と少なくとも局所的に重なり、前記有機絶縁層は、前記第１電源配線の第１部分の前記第２方向に沿う縁部に位置する遮断壁をさらに含み、前記第１凹溝は、前記遮断壁において切れ離れ、前記遮断壁は、前記第１電源配線の第１部分の第２方向に沿う縁部を覆う。
例えば、本開示の少なくとも一つの実施例に係る表示基板は、前記ベース基板に位置し、かつ前記周辺領域に位置する第２電源配線をさらに含み、前記ベース基板に垂直な方向において、前記第１凹溝は、前記第２電源配線と重ならない。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記第２電源配線は、前記第１電源配線の前記表示領域から離れる側に位置し、前記第２電源配線は、前記第２側に前記第１方向に沿って延在する第１部分と前記第２方向に沿って延在する第２部分とを含み、前記第１凹溝の少なくとも一部は、前記第１電源配線の第２部分と前記第２電源配線の第２部分との間にある。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記第１電源配線の第１部分と前記第２電源配線の第１部分とは、前記バインディング領域に電気的に接続される。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記表示領域は、画素アレイを含み、前記画素アレイは、アレイに配列された複数のサブ画素を含み、前記複数のサブ画素のそれぞれは、それぞれ行走査信号と、発光制御信号及びデータ信号を受信するための行走査信号端、発光制御信号端及びデータ信号端とを含み、かつ前記走査信号、前記発光制御信号及び前記データ信号に基づいて動作するように構成され、前記第１走査駆動回路は、行走査駆動回路であり、前記行走査信号を提供するように構成され、前記第２走査駆動回路は、発光走査駆動回路であり、前記発光制御信号を提供するように構成される。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記周辺領域は、前記第１走査駆動回路及び前記第２走査駆動回路の一端にそれぞれ電気的に接続された静電気放電回路をさらに含み、前記第１凹溝は、前記静電気放電回路が位置する平面での正投影が前記静電気放電回路を通過し、かつ前記ベース基板に垂直な方向において、前記第１凹溝は、前記静電気放電回路を露出させない。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記第１凹溝の前記第１側での部分の第１幅は、前記第１凹溝の前記第２側での部分の第２幅より小さく、かつ前記第２幅は、前記第１幅の２～３倍である。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記表示領域は、画素アレイを含み、前記画素アレイは、アレイに配列された複数のサブ画素を含み、前記複数のサブ画素のそれぞれは、発光素子と画素駆動回路とを含み、前記画素駆動回路は、前記ベース基板に設置され、前記表示領域は、前記画素駆動回路の前記ベース基板から離れる側に位置する平坦化層をさらに含み、前記発光素子は、前記平坦化層の前記ベース基板から離れる側に位置し、前記有機絶縁層は、前記平坦化層と同じ層に設置される。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記第１走査駆動回路、前記第２走査駆動回路及び前記静電気放電回路は、前記画素駆動回路と同じ層に設置される。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記周辺領域は、前記第２走査駆動回路の前記表示領域から離れる側に位置する第１バリア壁をさらに含み、前記有機絶縁層は、第２走査駆動回路と第１バリア壁との間に位置する第２凹溝をさらに含み、前記第２凹溝は、前記表示領域の周囲を取り囲む。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記周辺領域は、前記第１バリア壁の前記表示領域から離れる側に位置する第２バリア壁をさらに含み、前記有機絶縁層は、前記第１バリア壁と前記第２バリア壁との間に位置する第３凹溝をさらに含み、前記第３凹溝は、前記表示領域の周囲を取り囲む。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記有機絶縁層は、第２バリア壁の前記表示領域から離れる側に位置する第４凹溝をさらに含み、前記第４凹溝は、前記表示領域の周囲を取り囲む。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記表示領域は、平坦化層の前記画素駆動回路から離れる側に位置する画素画定層と、前記画素画定層の前記平坦化層から離れる側に位置するスペーサ層とをさらに含み、前記第１バリア壁は、前記有機絶縁層、前記画素画定層及び前記スペーサ層のうちの少なくとも一部と同じ層に設置される。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記第２バリア壁は、前記有機絶縁層、前記画素画定層及び前記スペーサ層のうちの少なくとも一部と同じ層に設置され、かつ前記表示基板に垂直な方向において、前記第２バリア壁の高さは、前記第１バリア壁の高さより高い。
例えば、本開示の少なくとも一つの実施例に係る表示基板において、前記画素駆動回路は、薄膜トランジスタを含み、前記薄膜トランジスタは、ゲートとソースドレインとを含み、前記第１電源配線及び前記第２電源配線は、前記ソースドレインと同じ層に設置される。
本開示の少なくとも一つの実施例は、表示装置をさらに提供し、該表示装置は、本開示の実施例に係るいずれか一つの表示基板を含む。
本開示の少なくとも一つの実施例は、表示基板の製造方法をさらに提供し、該製造方法は、表示領域と前記表示領域の周辺に位置する周辺領域とを形成することを含み、前記周辺領域に前記表示領域の第１側に位置する第１走査駆動回路と第２走査駆動回路とを形成し、前記第１走査駆動回路は、前記第２走査駆動回路の前記表示領域に近い側に形成され、かつ前記周辺領域に前記第１側に隣接する前記表示領域の第２側に位置するバインディング領域を形成し、前記製造方法は、前記周辺領域に有機絶縁層を形成することをさらに含み、前記有機絶縁層が少なくとも局所的に前記第１走査駆動回路を覆い、少なくとも局所的に前記第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより前記第１走査駆動回路と前記第２走査駆動回路との間の部分を露出させ、前記第１凹溝が、前記第１側から前記第２側まで延在し、かつ前記第２側にほぼ第２方向に沿って延在し、前記第２方向が、前記第１方向と交差する。
例えば、本開示の少なくとも一つの実施例に係る表示基板の製造方法は、ベース基板を提供することであって、前記第１走査駆動回路、前記第２走査駆動回路及び前記有機絶縁層が前記ベース基板に形成されることと、前記ベース基板に、かつ前記周辺領域に第１電源配線を形成することであって、前記第１電源配線が前記第２側に前記第１方向に沿って延在する第１部分と、前記第２方向に沿って延在する第２部分とを含むことと、をさらに含み、前記ベース基板に垂直な方向において、前記第１凹溝は、前記第１電源配線の第１部分と少なくとも局所的に重なり、前記有機絶縁層は、前記第１電源配線の第１部分の前記第２方向に沿う縁部に位置する遮断壁をさらに含み、前記第１凹溝は、前記遮断壁において切れ離れ、前記遮断壁は、前記第１電源配線の第１部分の第２方向に沿う縁部を覆う。
例えば、本開示の少なくとも一つの実施例に係る表示基板の製造方法は、前記ベース基板上に、かつ前記周辺領域に第２電源配線を形成することをさらに含み、前記ベース基板に垂直な方向において、前記第１凹溝は、前記第２電源配線と重ならない。
本開示の実施例の技術的解決手段をより明確に説明するために、実施例の図面を以下に簡単に紹介する。明らかに、以下の説明の図面は、本開示を限定するのではなく、本開示のいくつかの実施例にのみ関連している。
表示基板の平面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の一部の平面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の他の一部の平面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の別の一部の平面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の別の一部の平面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の画素駆動回路の回路図である。 本開示の少なくとも一つの実施例に係る表示基板の表示領域の断面模式図である。 図２のＡ－Ａ線に沿う断面模式図である。 本開示の少なくとも一つの実施例に係る表示基板の平面模式図である。 図２のＢ－Ｂ線に沿う断面模式図である。 図３における破線丸部分の拡大模式図である。 図１０ＡのＣ－Ｃ線に沿う断面模式図である。 図１０ＡのＤ－Ｄ線に沿う断面模式図である。
本開示の目的、技術案及び利点をさらに明確に説明するために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術案について明確で完全に説明する。明らかなように、記載された実施例は、本開示の一部の実施例であり、全ての実施例ではない。記載された本開示の実施例に基づいて、当業者が創造的な労働をせずに取得するその他の実施例は、いずれも本開示の保護範囲に含まれる。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解する通常の意味を有すべきである。本開示で使用される「第１」、「第２」及び類似語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。「含む」や「含まれる」などの類似語は、この語の前に出現した素子や物がこの語の後に挙げられる素子や物、及びそれらの均等物を含むことを意味するが、その他の素子や物を排除するものではない。「接続」や「互いに接続」などの類似語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、該相対位置関係もそれに応じて変わる可能性がある。
ＯＬＥＤ表示基板の表示領域は、駆動回路層と、発光素子と、発光素子を覆う封止層などの構造を含み、封止層は、外部環境中の不純物が表示領域の内部に入って駆動回路層及び発光素子の構造を破壊することを防止するように、駆動回路層と発光素子とに対して保護作用を果たしている。本開示の発明者は、駆動回路層に、かつ駆動回路層と表示装置との間に一般的に一つ又は複数の絶縁層を有するため、これらの絶縁層のうちの少なくとも一部が親水性を有し、裂け目を有する場合など、封止層が損傷される場合、外部の水や酸素等の不純物が上記絶縁層に沿って表示領域の内部に入り、さらに駆動回路層及び発光素子の構造を破壊し、表示領域に正常に表示できない無効領域を形成し、かつ無効領域が拡大し続けることに着目した。
いくつかの実施形態において、上記絶縁層に凹溝を形成することにより、水や酸素等の不純物が表示領域に入る延伸経路を遮断することができる。
例えば、図１は、表示装置の平面模式図を示し、該ディスプレイ装置において、表示領域ＡＡ以外の周辺領域の絶縁層に凹溝１を有し、凹溝１は、表示領域ＡＡの上側、左側及び右側を囲むことにより、表示領域ＡＡの上側、左側及び右側で水や酸素等の不純物の延伸経路を遮断する。いくつかの実施形態において、周辺領域の絶縁層に凹溝２をさらに有し、凹溝２は、表示領域ＡＡの下側に位置することにより、表示領域ＡＡの下側で水や酸素等の不純物の延伸経路を遮断する。しかしながら、凹溝１と凹溝２との間に凹溝が設置されていない大きな領域があるため、これらの領域にも水や酸素等の不純物の拡散経路が形成される可能性があり、それにより表示領域ＡＡに大きな失効のリスクが存在する。
本開示の少なくとも一つの実施例は、表示基板およびその製造方法、表示装置を提供する。該表示基板は、表示領域と、表示領域の周辺に位置する周辺領域とを含み、周辺領域は、表示領域の第１側に位置する第１走査駆動回路と第２走査駆動回路を含み、第１走査駆動回路は、第２走査駆動回路の表示領域に近い側に位置し、周辺領域は、第１側に隣接する表示領域の第２側に位置するバインディング領域をさらに含み、周辺領域は、有機絶縁層を含み、有機絶縁層は、少なくとも局所的に第１走査駆動回路を覆い、少なくとも局所的に第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより第１走査駆動回路と第２走査駆動回路との間の部分を露出させ、第１凹溝は、さらに第１側から第２側まで延在し、かつ第２側にほぼ第２方向に沿って延在し、第２方向は、第１方向に交差する。該表示基板の周辺領域が有する有機絶縁層は、基本的に表示領域の周囲を囲む第１凹溝を含み、該第１凹溝は、水や酸素等の不純物が表示領域に入る通路を効果的に遮断でき、さらに表示領域を保護する役割を果たす。また、該第１凹溝の少なくとも一部は、周辺領域の第１走査駆動回路と第２走査駆動回路との間に位置するため、表示領域により近い位置で表示領域を保護することができる。
以下、いくつかの具体的な実施例により本開示の実施例に係る表示基板およびその製造方法、表示装置を詳細で非限定的に説明する。
図２は、本開示の少なくとも一つの実施例に係る表示基板の平面模式図を示し、図２に示すように、該表示基板は、表示領域ＡＡと、表示領域の周辺に位置する周辺領域ＮＡとを含む。周辺領域ＮＡは、表示領域ＡＡの第１側（例えば図中の左側）に位置する第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２とを含み、第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２との間に一定の距離を隔て、第１走査駆動回路Ｇ１は、第２走査駆動回路Ｇ２の表示領域ＡＡに近い側に位置し、周辺領域ＮＡは、第１側に隣接する表示領域ＡＡの第２側（例えば図中の下側）に位置するバインディング領域Ｂをさらに含み、周辺領域ＮＡは、有機絶縁層１０１を含み、有機絶縁層１０１は、少なくとも局所的に第１走査駆動回路Ｇ１を覆い、かつ少なくとも局所的に第２走査駆動回路Ｇ２を覆い、それにより第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２との回路構造を保護する。例えば、有機絶縁層１０１は、第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２との間の部分を露出させるようにほぼ第１方向（図中の垂直方向）に沿って延在する長尺状の第１凹溝１０１１を含み、すなわち有機絶縁層１０１の第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２との間に位置する部分が除去されて該第１凹溝１０１１を形成する。例えば、第１凹溝１０１１は、さらに第１側から第２側まで延在し、かつ第２側でほぼ第２方向に沿って延在し、第２方向は、第１方向と交差する。
例えば、第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２とは、第１側に沿って配置され、例えばそれらのそれぞれの延在長さは、表示領域ＡＡの第１側での長さに略相当する。第１凹溝１０１１は、長尺状に形成され、かつほぼ第１方向に沿って第１走査駆動回路Ｇ１と第２走査駆動回路Ｇ２との間に延在する。
例えば、いくつかの実施例において、第２方向は、第１方向に垂直である。例えば、図１に示す実施例において、第１凹溝１０１１は、第１側に表示領域ＡＡの左側縁部に沿って延在し、第１凹溝１０１１は、第１側から第２側まで延在した後、第２側に表示領域ＡＡの下側縁部に沿って延在し続ける。これにより、第１凹溝１０１１は、表示領域ＡＡの周囲に水や酸素等の不純物が表示領域ＡＡに入ることを効果的に遮断するという技術的効果を実現することができる。
例えば、いくつかの実施例において、表示基板は、ベース基板を含み、第１走査駆動回路Ｇ１、第２走査駆動回路Ｇ２及び有機絶縁層１０１などの構造は、ベース基板に設置される。
例えば、図３は、図２における右側破線枠の拡大模式図であり、図３に示すように、表示基板は、ベース基板に位置し、かつ周辺領域ＮＡに位置する第１電源配線１０２をさらに含み、第１電源配線は、第２側に第１方向に沿って延在する第１部分１０２Ａと第２方向に沿って延在する第２部分１０２Ｂを含む。ベース基板に垂直な方向において、第１凹溝１０１１は、第１電源配線の第１部分１０２Ａと少なくとも局所的に重なり、例えば、有機絶縁層１０１は、第１電源配線の第１部分１０２Ａの第２方向に沿う縁部に位置する遮断壁１０１２をさらに含み、第１凹溝１０１１は、遮断壁１０１２において切れ離れ、すなわち有機絶縁層１０１の第１電源配線の第１部分１０２Ａの第２方向に沿う縁部に位置する部分が除去されず、有機絶縁層１０１の材料が保持され、それにより第１凹溝１０１１を遮断する遮断壁１０１２を形成し、このとき、遮断壁１０１２は、第１電源配線の第１部分１０２Ａの第２方向に沿う縁部を覆う。これにより、遮断壁１０１２は、第１電源配線の第１部分１０２Ａの第２方向に沿う縁部に対して保護作用を果たし、該縁部での第１電源配線１０２の材料が表示基板の製造過程で損傷され、例えばエッチング液に侵食されることを防止することができる。
例えば、いくつかの実施例において、図３に示すように、表示基板は、ベース基板に位置し、かつ周辺領域ＮＡに位置する第２電源配線１０３をさらに含み、ベース基板に垂直な方向において、第１凹溝１０１１は、第２電源配線１０３と重ならない。これにより、第１凹溝１０１１は、第２電源配線１０３を露出させず、有機絶縁層１０１は、少なくとも第２電源配線１０３の縁部で第２電源配線１０３を覆うことにより、第２電源配線１０３を保護し、第２電源配線１０３の材料が表示基板の製造過程で損傷され、例えばエッチング液に侵食されることを防止する。
例えば、いくつかの実施例において、第１電源配線１０２は、ハイレベル電源信号を提供するための配線ＶＤＤであり、第２電源配線１０３は、ローレベル電源信号を提供するための配線ＶＳＳである。
例えば、図４Ａは、図２における左側の破線枠の拡大模式図であり、図３及び図４Ａに示すように、第２電源配線１０３は、第１電源配線１０２の表示領域ＡＡから離れる側に位置する。例えば、第２電源配線１０３は、第２側に第１方向に沿って延在する第１部分１０３Ａと第２方向に沿って延在する第２部分１０３Ｂとを含み、第１凹溝１０１１の少なくとも一部、例えば部分１０１１Ｂは、第１電源配線の第２部分１０２Ｂと第２電源配線の第２部分１０３Ｂとの間にある。
例えば、いくつかの実施例において、図２に示すように、第１電源配線の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａは、バインディング領域Ｂに電気的に接続される。例えば、図４Ａにおいて、第１電源配線の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａの下端は、バインディング領域Ｂまで延在する。例えば、バインディング領域Ｂは、複数のコンタクトパッドを含み、第１電源配線の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａの下端は、それぞれこれらのコンタクトパッドに電気的に接続され（すなわちバインディングされ）、それにより第１電源配線１０２及び第２電源配線１０３をバインディング領域Ｂにバインディングする。
例えば、いくつかの実施例において、図２に示すように、表示基板は、バインディング領域Ｂの表示領域ＡＡから離れる側に位置する駆動回路Ｄ、例えばチップＩＣ又はフレキシブル回路基板ＦＰＣをさらに含み、バインディング領域Ｂは、複数本の配線により駆動回路Ｄに電気的に接続され、それにより第１電源配線１０２及び第２電源配線１０３を駆動回路Ｄに電気的に接続し、さらに駆動回路Ｄを利用して第１電源配線１０２及び第２電源配線１０３に電気信号を提供する。例えば、表示基板は、フレキシブル表示基板であってもよく、駆動回路Ｄは、折り曲げて表示基板の非表示側に設置されてもよく、それにより表示基板の表示側における周辺領域の面積を減少させ、さらに表示基板の額縁を縮小し、表示基板の大画面化を実現する。
例えば、図４Ｂは、周辺領域ＮＡの表示領域ＡＡの第２側に位置する一部の平面模式図である。いくつかの実施例において、図４Ｂに示すように、第１電源配線１０２は、表示領域ＡＡの第２側に連続的に配置された配線層であり、それにより第１電源配線１０２の第１部分１０２Ａは、第２方向での左右両端に二つの縁部を有する。例えば、有機絶縁層１０１は、該二つの縁部にいずれも遮断壁１０１２を有し、第１凹溝１０１１は、該二つの縁部において切れ離れることにより、遮断壁１０１２が、該二つの縁部で第１電源配線１０２を保護する。
例えば、いくつかの実施例において、表示基板は、フレキシブル表示基板であり、表示領域ＡＡとバインディング領域Ｂとの間に折り曲げ領域Ｗをさらに有し、駆動回路Ｄは、折り曲げ領域Ｗの折り曲げにより表示基板の非表示側に設置される。例えば、第１電源配線１０２の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａは、折り曲げ領域Ｗによりバインディング領域Ｂに電気的に接続される。例えば、バインディング領域Ｂは、複数本の接続配線を有し、第１電源配線１０２の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａの下端は、それぞれ折り曲げ領域Ｗにおける接続配線の一端に電気的に接続され、折り曲げ領域Ｗにおける接続配線の他端は、バインディング領域Ｂに電気的に接続され、それにより第１電源配線１０２の第１部分１０２Ａ及び第２電源配線の第１部分１０３Ａをバインディング領域Ｂに電気的に接続する。
例えば、いくつかの実施例において、表示基板の表示領域ＡＡは、画素アレイを含み、該画素アレイは、アレイに配列された複数のサブ画素を含み、複数のサブ画素のそれぞれは、発光素子と画素駆動回路とを含み、画素駆動回路は、それぞれ行走査信号、発光制御信号及びデータ信号とを受信するための行走査信号端、発光制御信号端及びデータ信号端を含み、かつ行走査信号、発光制御信号及びデータ信号に基づいて動作するように構成される。
例えば、第１走査駆動回路Ｇ１は、行走査駆動回路であり、行走査信号を提供するように構成され、第２走査駆動回路Ｇ２は、発光走査駆動回路であり、発光制御信号を提供するように構成される。例えば、第１走査駆動回路Ｇ１は、カスケード接続された複数の第１シフトレジスタユニットを含み、該複数の第１シフトレジスタユニットは、それぞれ第１走査信号出力端を含み、該複数の第１走査信号出力端は、それぞれ表示領域ＡＡにおける複数行のサブ画素に対応し、かつ対応する導線によりサブ画素の行走査信号端に接続される。第２走査駆動回路Ｇ２は、同様にカスケード接続された複数の第２シフトレジスタユニットを含み、該複数の第２シフトレジスタユニットは、それぞれ第２走査信号出力端を含み、該複数の第２走査信号出力端は、それぞれ表示領域ＡＡにおける複数行のサブ画素に対応し、かつ対応する導線によりサブ画素の発光制御信号端に接続される。
本開示の実施例は、第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２の具体的な構造を制限せず、例えば、第１走査駆動回路Ｇ１に含まれる複数の第１シフトレジスタユニット、又は、第２走査駆動回路Ｇ２に含まれる複数の第２シフトレジスタユニットは、４Ｔ１Ｃ構造であってもよく、すなわち少なくとも四つのトランジスタ及び一つのコンデンサ（図７は、一つのトランジスタのみを参照として示す）を含み、それによりそれぞれ信号入力、信号出力、レジスタリセット等の機能を実現し、より多くのトランジスタ及び／又は、コンデンサを含んでもよく、例えばプルアップノード制御、プルダウンノード制御、ノイズ低減等の機能を実現するためのサブ回路等を加えることにより、より安定した入力、出力及びリセットを実現する。
なお、本開示の実施例に記載の第１走査駆動回路及び第２走査駆動回路は、それぞれ薄膜トランジスタ、コンデンサ及びそれらの間の接続配線等の構造を含むが、第１走査駆動回路及び第２走査駆動回路の上記構造に接続される外部信号配線を含まない。
例えば、いくつかの実施例において、周辺領域ＮＡの配線は、軸対称に配列される。例えば、図２に示すように、表示基板は、表示領域ＡＡの第１側と対向する第３側に位置する第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２をさらに含み、共に複数のサブ画素に行走査信号及び発光制御信号を提供する。例えば、図２における表示領域ＡＡの垂直中心線を対称軸とし、第１側及び第３側に位置する第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２は、軸対称に配列される。例えば、いくつかの実施例において、図２における表示領域ＡＡの垂直中心線を対称軸とし、第１電源配線１０２は、表示領域ＡＡの第２側に軸対称に配列され、このとき、有機絶縁層１０１は、軸対称に配列される二つの遮断壁１０１２を含み、第１凹溝１０１１は、該二つの遮断壁１０１２で遮断される。
例えば、図５は、画素駆動回路の回路図を示す。いくつかの実施例において、図５に示すように、画素駆動回路は７Ｔ１Ｃの画素駆動回路であってもよく、複数の薄膜トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６及びＴ７と、蓄積コンデンサＣとを含み、かつ行走査信号端Ｓと、発光制御信号端Ｍと、データ信号端Ｄとを有し、それぞれは行走査信号、発光制御信号及びデータ信号を受信するためのものである。
例えば、第１薄膜トランジスタＴ１の第１ゲートは、第３薄膜トランジスタＴ３の第３ドレインＤ３及び第４薄膜トランジスタＴ４の第４ドレインＤ４に電気的に接続される。第１薄膜トランジスタＴ１の第１ソースＳ１は、第２薄膜トランジスタＴ２の第２ドレインＤ２及び第５薄膜トランジスタＴ５の第５ドレインＤ５に電気的に接続される。第１薄膜トランジスタＴ１の第１ドレインＤ１は、第３薄膜トランジスタＴ３の第３ソースＳ３及び第６薄膜トランジスタＴ６の第６ソースＳ６に電気的に接続される。
例えば、第２薄膜トランジスタＴ２の第２ゲートは、行走査信号を受信するように行走査信号端Ｓに構成され、第２薄膜トランジスタＴ２の第２ソースＳ２は、データ信号を受信するようにデータ線に電気的に接続されるデータ信号端Ｄに構成され、第２薄膜トランジスタＴ２の第２ドレインＤ２は、第１薄膜トランジスタＴ１の第１ソースＳ１に電気的に接続される。
例えば、第３薄膜トランジスタＴ３の第３ゲートは、行走査信号を受信するように行走査信号端Ｓに構成され、第３薄膜トランジスタＴ３の第３ソースＳ３は、第１薄膜トランジスタＴ１の第１ドレインＤ１に電気的に接続され、第２薄膜トランジスタＴ３の第２ドレイン電極Ｄ３は、第１薄膜トランジスタＴ１の第１ゲートに電気的に接続される。
例えば、第４薄膜トランジスタＴ４の第４ゲートＧ４は、リセット信号を受信するようにリセット信号端に構成され、第４薄膜トランジスタＴ４の第４ソースＳ４は、初期化信号を受信するように初期化線ＲＬに電気的に接続されるように構成され、第４薄膜トランジスタＴ４の第４ドレインＤ４は、第１薄膜トランジスタＴ１の第１ゲートに電気的に接続される。
例えば、第５薄膜トランジスタＴ５の第５ゲートは、発光制御信号を受信するように発光制御信号端Ｍに構成され、第５薄膜トランジスタＴ５の第５ソースＳ５は、第１電源信号を受信するように第１電源配線ＶＤＤに電気的に接続されるように構成され、第５薄膜トランジスタＴ５の第５ドレインＤ５は、第１薄膜トランジスタＴ１の第１ソースＳ１に電気的に接続される。
例えば、第６薄膜トランジスタＴ６の第６ゲートは、発光制御信号を受信するように発光制御信号端Ｍに構成され、第６薄膜トランジスタＴ６の第６ソースＳ６は、第１薄膜トランジスタＴ１の第１ドレインＤ１に電気的に接続され、第６薄膜トランジスタＴ６の第６ドレインＤ６は、発光素子ＥＭのアノード層に電気的に接続される。
例えば、第７薄膜トランジスタＴ７の第７ゲートは、リセット信号を受信するようにリセット信号端に構成され、第７薄膜トランジスタＴ７の第７ソースＳ７は、発光素子ＥＭのアノード層に電気的に接続され、第７薄膜トランジスタＴ７の第７ドレインＤ７は、初期化信号を受信するように初期化線ＲＬに電気的に接続されるように構成される。例えば、第７薄膜トランジスタＴ７の第７ドレインＤ７は、第４薄膜トランジスタＴ４の第４ソースＳ４に接続されることにより初期化線ＲＬとの電気的接続を実現することができる。
例えば、蓄積コンデンサは、第１コンデンサ極板１０３１と第２コンデンサ極板１０３２とを含む。第２コンデンサ極板１０３２は、第１電源配線ＶＤＤに電気的に接続され、第１コンデンサ電極ＣＥ１は、第１薄膜トランジスタＴ１の第１ゲート及び第３薄膜トランジスタＴ３の第３ドレインＤ３に電気的に接続される。
例えば、発光素子ＥＭのカソード層は、第２電源配線ＶＳＳに電気的に接続される。
なお、第１電源配線ＶＤＤ及び第２電源配線ＶＳＳのうちの一つは、高電圧を提供するための電源線であり、もう一つは、低電圧を提供するための電源線である。例えば、第１電源配線ＶＤＤは、一定の第１電圧を提供し、第１電圧は、正電圧である。第２電源配線ＶＳＳは、一定の第２電圧を提供し、第２電圧は、負電圧等であってもよい。例えば、一部の例において、第２電圧は、接地電圧であってもよい。また、上記リセット信号及び上記初期化信号は、同じ信号であってもよい。例えば、第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２は、それぞれ上記行走査信号端Ｓ及び発光制御信号Ｍに電気的に接続されることにより、それぞれ行走査信号及び発光制御信号を提供する。
例えば、いくつかの実施例において、図４Ａに示すように、表示基板の周辺領域ＮＡは、第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２の一端にそれぞれ電気的に接続される静電気放電回路Ｅをさらに含み、第１凹溝１０１１の静電気放電回路Ｅが位置する平面での正投影は、静電気放電回路を通過し、かつベース基板に垂直な方向において、第１凹溝１０１１は、静電気放電回路Ｅを露出させない。例えば、静電気放電回路Ｅは、画素駆動回路の薄膜トランジスタＴのソースドレイン（後述する）と同じ層に設置される部分を含み、ベース基板に垂直な方向において、第１凹溝１０１１は、該部分と重ならない。これにより、有機絶縁層１０１は、さらに静電気放電回路Ｅを完全に覆うことにより、静電気放電回路Ｅの回路構造が表示基板の製造過程において損傷されること、例えばエッチング液に侵食されることを防止するように静電気放電回路Ｅの回路構造を保護する。第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２を伝送した電気信号が異なる時刻で大きな差がある可能性があるため、該信号がハイレベル及びローレベルの変換時、信号の残留が存在し、さらに信号のクロストークが発生する可能性がある。静電気放電回路が第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２の一端に設置されて第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２の電気信号を処理することができ、さらにこのようなクロストークを除去することができる。
例えば、いくつかの実施例において、図４Ａに示すように、第１凹溝１０１１の第１側での部分１０１１Ａの第１幅は、第１凹溝１０１１の第２側での部分１０１１Ｂの第２幅より小さく、かつ第２幅は、第１幅の２～３倍である。例えば、いくつかの例において、第１凹溝１０１１の第１側での部分１０１１Ａの第１幅は、９μｍ～１１μｍであってもよく、例えば１０μｍであり、第１凹溝１０１１の第２側での部分１０１１Ｂの第２幅は２０μｍ～３０μｍであってもよく、例えば２５μｍである。
なお、第１の溝１０１１の幅とは、第１の溝１０１１の第１凹溝１０１１の延在方向に垂直な方向でのサイズを意味する。表示領域ＡＡの第１側での回路配置が密であるため、第１凹溝１０１１の第１側での部分１０１１Ａの幅が狭く、周辺領域ＮＡの第１側での面積を小さくすることができ、狭額縁を実現する。表示領域ＡＡの第２側での回路配置が相対的に疎であるため、第１凹溝１０１１の第２側での部分１０１１Ｂの幅を増大させ、第１凹溝１０１１の水や酸素等の不純物に対する阻止効果をさらに向上させる。
例えば、図６は、表示領域ＡＡにおいて一つのサブ画素の部分断面模式図を示し、図６に示すように、各サブ画素は、発光素子ＥＭと画素駆動回路とを含み、画素駆動回路は、ベース基板１１０に設置され、薄膜トランジスタＴ（例えば上記第６薄膜トランジスタＴ６）及び蓄積コンデンサＣなどの構造を含む。例えば、表示領域ＡＡは、画素駆動回路のベース基板１１０から離れる側に位置する平坦化層１０１６をさらに含み、発光素子ＥＭは、平坦化層１０１６のベース基板１１０から離れる側に位置する。例えば、周辺領域ＮＡの有機絶縁層１０１は、平坦化層１０１６と同じ層に設置される。
なお、本開示の実施例において、「同じ層に設置される」とは、二つの機能層又は構造層が表示基板の階層構造において同じ層に、かつ同じ材料で形成されることであり、すなわち製造プロセスにおいて、該二つの機能層又は構造層は、同一の材料層で形成されてもよく、かつ同一のパターニングプロセスにより所要なパターン及び構造を形成することができる。
例えば、いくつかの実施例において、第１走査駆動回路Ｇ１、第２走査駆動回路Ｇ２及び静電気放電回路Ｅは、画素駆動回路と同じ層に設置される。
例えば、図６に示すように、画素駆動回路の薄膜トランジスタＴは、ベース基板１１０に順次配置された活性層１０２１と、ゲート１０２２と、ゲート絶縁層１０１４（例えば第１ゲート絶縁層１０１４Ａと第２ゲート絶縁層１０１４Ｂとを含む）と、層間絶縁層１０１５と、ソースドレイン電極（ソース１０２３とドレイン１０２４とを含む）とを含む。画素駆動回路の蓄積コンデンサＣは、第１コンデンサ極板１０３１と第２コンデンサ極板１０３２とを含む。発光素子ＥＭは、アノード層１０４１と発光層１０４２とカソード層１０４３とを含む。アノード層１０４１は、平坦化層１０１６のビアを介して薄膜トランジスタのソース１０２３に接続される。例えば、第１コンデンサ極板１０３１は、ゲート１０２２と同じ層に設置され、第２コンデンサ極板１０３２は、ゲート絶縁層１０１４と層間絶縁層１０１５との間にある。
例えば、図７は、図２におけるＡ－Ａ線に沿う断面模式図であり、それにより第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２の断面構成を示している。図７に示すように、第１走査駆動回路Ｇ１は、薄膜トランジスタＴ１０や配線Ｓ１０等の構造を含み、第２走査駆動回路Ｇ２は、薄膜トランジスタＴ２０や配線Ｓ２０等の構造を含む。薄膜トランジスタＴ１０及びＴ２０も、それぞれ、活性層、ゲート電極、ソースドレイン電極等の構造を有する。例えば、薄膜トランジスタＴ１０及びＴ２０は、画素駆動回路における薄膜トランジスタＴと同じ層に設置され、すなわち薄膜トランジスタＴ１０及びＴ２０は、画素駆動回路の薄膜トランジスタＴにおける対応層とそれぞれ同じ層に設置される。例えば、配線Ｓ１０及び配線Ｓ２０は、第２コンデンサ極板１０３２と同じ層に設置されてもよい。これにより、表示基板の製造プロセスを簡略化することができる。例えば、いくつかの実施例において、図２に示すように、表示基板の周辺領域ＮＡは、第２走査駆動回路Ｇ２の表示領域ＡＡから離れる側に位置する第１バリア壁１０４をさらに含むことができ、有機絶縁層１０１は、第２走査駆動回路Ｇ２と第１バリア壁１０４との間に位置する第２凹溝１１１をさらに含み、すなわち有機絶縁層１０１の第２走査駆動回路Ｇ２と第１バリア壁１０４との間に位置する部分が除去されることにより、第２凹溝１１１を形成する。第２凹溝１１１は、表示領域ＡＡの周囲を取り囲み、例えば、第２凹溝１１１は、無端のリング状を呈し、それにより表示領域ＡＡの周囲を完全に取り囲む。これにより、第２凹溝１１１は、第１凹溝１０１１の表示領域ＡＡから離れる側に水や酸素等の不純物が表示領域ＡＡに入ることを阻止するという技術的効果を実現することができる。
例えば、いくつかの実施例において、図２に示すように、表示基板の周辺領域ＮＡは、第１バリア壁１０４の表示領域ＡＡから離れる側に位置する第２バリア壁１０５をさらに含み、有機絶縁層１０１は、第１バリア壁１０４と第２バリア壁１０５との間に位置する第３凹溝１１２をさらに含み、すなわち有機絶縁層１０１の第１バリア壁１０４と第２バリア壁１０５との間に位置する部分が除去されることにより、第３凹溝１１２を形成する。第３凹溝１１２は、表示領域ＡＡの周囲を取り囲み、例えば、第３凹溝１１２は、無端のリング状を呈し、それにより表示領域ＡＡの周囲を完全に取り囲む。これにより、第３凹溝１１２は、第１凹溝１０１１及び第２凹溝１１１と共に多重阻止作用を実現することができ、それにより水や酸素等の不純物が表示領域ＡＡに入ることを阻止する。
例えば、いくつかの実施例において、図２に示すように、有機絶縁層１０１は、第２バリア壁１０５の表示領域ＡＡから離れる側に位置する第４凹溝１１３をさらに含み、すなわち有機絶縁層１０１の第２バリア壁１０５の表示領域ＡＡから離れる側に位置する部分が除去されることにより、第４凹溝１１３を形成する。第４凹溝１１３は、表示領域ＡＡの周囲を取り囲む。例えば、第４凹溝１１３は、無端のリング状を呈し、それにより表示領域ＡＡの周囲を完全に取り囲む。これにより、図８に示すように、第４凹溝１１３は、第１凹溝１０１１、第２凹溝１１１及び第３凹溝１１２と共に表示領域ＡＡの周囲に多重阻止作用を実現することができ、それにより水や酸素等の不純物が表示領域ＡＡに入ることを阻止し、さらに表示領域ＡＡの内部構造を効果的に保護する。
例えば、いくつかの実施例において、図６に示すように、表示領域ＡＡは、平坦化層１０１６の画素駆動回路から離れる側に位置する画素画定層１０１７（複数のサブ画素を画定するためのものである）と、画素画定層１０１７の平坦化層１０１６から離れる側に位置するスペーサ層１０１８とをさらに含む。例えば、第１バリア壁１０４は、平坦化層１０１６、画素画定層１０１７及びスペーサ層１０１８のうちの少なくとも一部と同じ層に設置される。
例えば、いくつかの実施例において、第２バリア壁１０５は、平坦化層１０１６、画素画定層１０１７及びスペーサ層１０１８のうちの少なくとも一部と同じ層に設置され、かつ表示基板１１０に垂直な方向において、第２バリア壁１０５の高さは、第１バリア壁１０４の高さより高い。
例えば、図９は、図２におけるＢ－Ｂ線に沿う断面模式図であり、それにより第１バリア壁１０４及び第２バリア壁１０５の断面構造を示している。図９に示すように、一例において、第１バリア壁１０４は、三つのサブ層を含み、この三つのサブ層は、それぞれ有機絶縁層１０１、画素画定層１０１７及びスペーサ層１０１８と同じ層に設置される。第２バリア壁１０５も三つのサブ層を含み、この三つのサブ層は、それぞれ有機絶縁層１０１６、画素画定層１０１７及びスペーサ層１０１８と同じ層に設置される。例えば、第１バリア壁１０４の第１サブ層１０４Ａの高さは、第２バリア壁１０５の第１サブ層１０５Ａの高さより小さく、それにより第１バリア壁１０４の全体の高さは、第２バリア壁１０５の全体の高さより小さい。例えば、第１バリア壁１０４の第１サブ層１０４Ａ及び第２バリア壁１０５の第１サブ層１０５Ａは、いずれも有機絶縁層１０１と同じ層に設置されるが、第１バリア壁１０４の第１サブ層１０４Ａは、製造過程において薄化されることにより、第１バリア壁１０４の第１サブ層１０４Ａの高さは、第２バリア壁１０５の第１サブ層１０５Ａの高さよりも小さい。例えば、いくつかの例において、第１バリア壁１０４の高さは、０．８μｍ～１μｍであり、例えば０．９μｍであり、第２バリア壁１０５の高さは、１．２～１．５μｍであり、例えば１．４μｍである。これにより、第１バリア壁１０４及び第２バリア壁１０５は、周辺領域ＮＡに高さの異なるバリア壁を形成し、水や酸素等の不純物が表示領域ＡＡに入る経路を延長させ、さらに表示領域ＡＡを保護する効果を実現することができる。
例えば、他の実施例において、第１バリア壁１０４は、画素画定層１０１７及びスペーサ層１０１８と同じ層に設置され、第２バリア壁１０５は、有機絶縁層１０１６、画素画定層１０１７及びスペーサ層１０１８と同じ層に設置され、それにより第１バリア壁１０４の全体の高さが第２バリア壁１０５の全体の高さよりも小さくてもよい。又は、第１バリア壁１０４は、有機絶縁層１０１６及び画素画定層１０１７と同じ層に設置され、第２バリア壁１０５は、有機絶縁層１０１６、画素画定層１０１７及びスペーサ層１０１８と同じ層に設置され、それにより第１バリア壁１０４の全体の高さが第２バリア壁１０５の全体の高さよりも小さくてもよい。本開示の実施例は、第１バリア壁１０４及び第２バリア壁１０５の具体的な設置態様を限定するものではない。
例えば、いくつかの実施例において、第１電源配線１０２及び第２電源配線１０３は、薄膜トランジスタＴのソースドレインと同じ層に設置される。これにより、表示基板の製造プロセスを簡略化する。例えば、第１電源配線１０２、第２電源配線１０３及び薄膜トランジスタＴのソースドレインは、チタン、アルミニウム、銅又はモリブデン等の金属材料又は合金材料を採用することができる。例えば、第１電源配線１０２、第２電源配線１０３及び薄膜トランジスタＴのソースドレインは、単層又は多層の金属構造、例えば三層の金属層構造を有することができ、例えばチタン／アルミニウム／チタン、モリブデン／アルミニウム／モリブデン、チタン／銅／チタン又はモリブデン／銅／モリブデン等の三層の金属層構造等である。
上記三層構造における中間層、例えばアルミニウム層が比較的に活性であるため、第１電源配線１０２及び第２電源配線１０３の縁部が露出すると、表示基板の後続の製造過程で使用されるエッチング液、例えば発光素子ＥＭのアノード層１０４１をエッチングして形成するエッチング液が第１電源配線１０２及び第２電源配線１０３をエッチングし、さらに第１電源配線１０２及び第２電源配線１０３の構造を破壊する可能性がある。本開示の実施例において、周辺領域ＮＡの有機絶縁層１０１は、少なくとも第１電源配線１０２及び第２電源配線１０３の縁部を覆い、それにより第１電源配線１０２及び第２電源配線１０３の構造を保護する。
例えば、図１０Ａは、図３における破線丸以内の構造を示し、図１０Ｂは、図１０ＡにおけるＣ－Ｃ線に沿う断面模式図である。図１０Ｂに示すように、有機絶縁層１０１の遮断壁１０１２は、第１電源配線１０２の第１部分１０２Ａの第２方向に沿う縁部（すなわち図中の左側縁部）を覆う。これにより、第１電源配線１０２が三層の金属構造である場合、中間層の活性な金属層が露出しないため、エッチングされるリスクを回避する。
例えば、いくつかの実施例において、図１０Ｂに示すように、遮断壁１０１２の第１凹溝１０１１の延在方向（図中の水平方向）での長さは、２５μｍ～３５μｍであり、例えば３０μｍであり、遮断壁１０１２が第１電源配線１０２を覆う部分（すなわち第１電源配線１０２の図中の右側破線枠に位置する部分）の長さは、約１０μｍ～２０μｍであり、例えば１５μｍであり、遮断壁１０１２が第１電源配線１０２を覆わない部分（すなわち第１電源配線１０２の図中の左側破線枠に位置する部分）の長さは、約１０μｍ～２０μｍであり、例えば１５μｍである。
例えば、図１０Ｃは、図１０ＡにおけるＤ－Ｄ線に沿う断面模式図であり、図１０Ｂ及び図１０Ｃに示すように、表示基板は、第１電源配線１０２のベース基板１１０に近い側に位置する配線Ｌ１及び配線Ｌ２をさらに含む。例えば、配線Ｌ１及び配線Ｌ２は、それぞれ第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２に電気的に接続され、第１走査駆動回路Ｇ１及び第２走査駆動回路Ｇ２に電気信号を提供するためのものである。例えば、配線Ｌ１は、蓄積コンデンサＣの第２コンデンサ極板１０３２と同じ層に設置され、配線Ｌ２は、薄膜トランジスタＴのゲート１０２２及び蓄積コンデンサＣの第１コンデンサ極板１０３１と同じ層に設置される。これにより、表示基板の製造プロセスを簡略化する。
例えば、いくつかの実施例において、図６に示すように、表示基板は、ベース基板１１０に設置される阻止層１１１２及びバッファ層１０１３をさらに含むことができ、阻止層１１１２は、水や酸素等の不純物がベース基板１１０から薄膜トランジスタＴ等の機能構造に浸入することを防止することができ、バッファ層１０１３は、平坦な表面を提供することにより、表示基板の他の機能層の設置を容易にする。阻止層１１１２及びバッファ層１０１３は、共にベース基板１１０上の他の機能構成を保護する役割を果たすことができる。
例えば、図６に示すように、表示基板は、封止層ＥＮをさらに含んでもよく、封止層ＥＮは、ベース基板１１０に順次積層設置された第１無機封止層１０５１、第１有機封止層１０５２及び第２無機封止層１０５３を含む。これにより、封止層ＥＮは、表示基板に対して多層封止を形成し、表示基板を保護することができる。
例えば、いくつかの実施例において、ベース基板１１０は、ポリイミド（ＰＩ）等のフレキシブル基板であってもよい。例えば、ゲート１０２２、第１コンデンサ極板１０３１及び第２コンデンサ極板１０３２の材料は、アルミニウム、チタン、コバルト、銅等の金属又は合金材料を含む。活性層１０２１には、ポリシリコンや金属酸化物などの材料を用いることができる。阻止層１１１２、バッファ層１０１３、ゲート絶縁層１０１４（第１ゲート絶縁層１０１４Ａと第２ゲート絶縁層１０１４Ｂとを含む）、層間絶縁層１０１５及び封止層ＥＮの第１無機封止層１０５１と第２無機封止層１０５３とには、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材料を用いることができる。例えば、平坦化層１０１６、有機絶縁層１０１、画素画定層１０１７、スペーサ層１０１８及び封止層ＥＮの第１有機封止層１０５２は、ポリイミド、樹脂等の有機絶縁材料を採用することができる。本開示の実施例は、各機能層の材料を限定せず、かつ各機能層の材料は、上記例に限定されない。
本開示の少なくとも一つの実施例は、表示装置をさらに提供し、該表示装置は、本開示の実施例に係るいずれか一つの表示基板を含む。該表示装置は、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルカメラ、ナビゲーション等の表示機能を有する製品又は部品であってもよい。本開示の実施例は、表示装置の種類を限定するものではない。
本開示の少なくとも一つの実施例は、表示基板の製造方法をさらに提供し、該製造方法は、表示領域と表示領域の周辺に位置する周辺領域とを形成することを含む。周辺領域を形成することは、周辺領域に表示領域の第１側に位置する第１走査駆動回路及び第２走査駆動回路を形成することを含み、第１走査駆動回路は、第２走査駆動回路の表示領域に近い側に形成され、かつ周辺領域に第１側に隣接する表示領域の第２側に位置するバインディング領域を形成し、製造方法は、前記周辺領域に有機絶縁層を形成することをさらに含み、有機絶縁層は、少なくとも局所的に第１走査駆動回路を覆い、かつ少なくとも局所的に第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより第１走査駆動回路と第２走査駆動回路との間の部分を露出させ、第１凹溝は、第１側から第２側まで延在し、かつ第２側に第２方向に沿って延在し、第２方向は、第１方向と交差する。
例えば、いくつかの実施例において、表示基板の製造方法は、ベース基板を提供することであって、第１走査駆動回路、第２走査駆動回路及び有機絶縁層がベース基板に形成されることと、ベース基板に、かつ周辺領域に第１電源配線を形成することであって、第１電源配線が第２側に第１方向に沿って延在する第１部分と、第２方向に沿って延在する第２部分とを含むことと、をさらに含み、ベース基板に垂直な方向において、第１凹溝は、第１電源配線の第１部分と少なくとも局所的に重なり、有機絶縁層は、第１電源配線の第１部分の第２方向に沿う縁部に位置する遮断壁をさらに含み、第１凹溝は、遮断壁において切れ離れ、遮断壁は、第１電源配線の第１部分の第２方向に沿う縁部を覆う。
例えば、いくつかの実施例において、表示基板の製造方法は、ベース基板に、かつ周辺領域に第２電源配線を形成することをさらに含み、ベース基板に垂直な方向において、第１凹溝は、第２電源配線と重ならない。
例えば、いくつかの実施例において、図６に示すとおり、表示領域は、画素アレイを含み、画素アレイは、アレイに配列された複数のサブ画素を含み、複数のサブ画素のそれぞれは、発光素子と画素駆動回路とを含み、画素駆動回路は、ベース基板に形成され、画素駆動回路のベース基板から離れる側に平坦化層が形成され、発光素子は、平坦化層のベース基板から離れる側に形成され、例えば、周辺領域の有機絶縁層は、平坦化層と同じ層に形成され、例えば同じ材料層を採用し、かつ同じパターニングプロセスにより形成され、それにより表示基板の製造プロセスを簡略化する。
例えば、一次パターニングプロセスは、フォトレジストの形成、露光、現像及びエッチング等の工程を含む。本開示の実施例は、各構成層や機能層の形成態様を具体的に限定するものではない。
例えば、いくつかの実施例において、画素駆動回路は、薄膜トランジスタを含み、薄膜トランジスタは、ゲート及びソースドレインなどの構造を含み、第１電源配線及び第２電源配線は、ソースドレインと同じ層に設置される。
例えば、いくつかの実施例において、図６及び図７に示すように、第１走査駆動回路、第２走査駆動回路及び静電気放電回路は、画素駆動回路と同じ層に形成される。例えば、第１走査駆動回路、第２走査駆動回路は、それぞれ薄膜トランジスタを含み、第１走査駆動回路及び第２走査駆動回路の薄膜トランジスタは、画素駆動回路の薄膜トランジスタにおける対応層と同じ層に形成される。
例えば、いくつかの実施例において、図２、図６及び図９に示すように、周辺領域を形成することは、第２走査駆動回路の表示領域から離れる側に第１バリア壁を形成することをさらに含み、有機絶縁層は、第２走査駆動回路と第１バリア壁との間に第２凹溝を形成し、第２凹溝は、表示領域の周囲を取り囲む。
例えば、周辺領域を形成することは、第１バリア壁の表示領域から離れる側に第２バリア壁を形成することをさらに含み、有機絶縁層は、第１バリア壁と第２バリア壁との間に第３凹溝を形成し、第３凹溝は、前記表示領域の周囲を取り囲む。
例えば、有機絶縁層は、第２バリア壁の表示領域から離れる側に第４凹溝をさらに形成し、第４凹溝は、表示領域の周囲を取り囲む。
例えば、表示領域を形成することは、平坦化層の画素駆動回路から離れる側に画素画定層を形成することと、画素画定層の平坦化層から離れる側にスペーサ層を形成することとをさらに含み、第１バリア壁は、有機絶縁層、画素画定層及びスペーサ層のうちの少なくとも一部と同じ層に形成される。例えば、第２バリア壁は、有機絶縁層、画素画定層及びスペーサ層のうちの少なくとも一部と同じ層に形成され、かつ表示基板に垂直な方向において、第２バリア壁の高さは、第１バリア壁の高さより高い。第１バリア壁及び第２バリア壁の具体的な態様は、上記実施例を参照することができ、ここでは、説明を省略する。
本開示の実施例に係る表示基板、又は開示の実施例に係る製造方法を利用して得られた表示基板において、表示基板の周辺領域が有する有機絶縁層は、基本的に表示領域の周囲を取り囲む第１凹溝を含み、該第１凹溝は、水や酸素等の不純物が表示領域に入る通路を効果的に遮断することができ、さらに表示領域に対して保護作用を果たす。また、該第１凹溝の少なくとも一部は、周辺領域の第１走査駆動回路と第２走査駆動回路との間に位置するため、表示領域により近い位置で表示領域を保護することができる。かつ、第１凹溝は、有機絶縁層の下方に位置する第１電源配線及び第２配線の縁部を露出させないため、有機絶縁層は、さらに第１電源配線及び第２電源配線を効果的に保護することができる。また、周辺領域にさらに第２凹溝と、第３凹溝と、第４凹溝と、第１バリア壁と、第２バリア壁等の構造が形成され、これらの構造は、第１凹溝と共に水や酸素等の不純物が表示領域に入ることを効果的に回避することを実現することができ、それにより表示領域を保護し、表示基板の信頼性を向上させる。
下記の点をさらに説明する必要がある。
（１）本開示の実施例の図面は、本開示の実施例の関する構造のみに関し、他の構造について通常の設計を参照することができる。
（２）明確にするために、本開示の実施例を説明するための図面において、層、又は領域の厚さは、拡大又は縮小され、すなわちこれらの図面は、実際の比率に応じて描画されるものではない。理解されるように、層、膜、領域又は基板のような素子は、別の素子「上」又は、「下」に位置すると呼ばれる場合、該素子は、別の素子「上」又は「下」に「直接的に」位置するか又は中間素子が存在してもよい。
（３）衝突がない場合、本開示の実施例および実施例における特徴を互いに組合せて新しい実施例を得ることができる。
以上は、本開示の具体的な実施形態に過ぎず、本開示の保護範囲は、これに限定されず、特許請求の範囲の保護範囲を基準とすべきである。
１０１ 有機絶縁層
１０１１ 第１凹溝
ＡＡ 表示領域
Ｂ バインディング領域
Ｇ１ 第１走査駆動回路
Ｇ２ 第２走査駆動回路
ＮＡ 周辺領域

Claims (20)

  1. 表示領域と、前記表示領域の周辺に位置する周辺領域とを含む表示基板であって、
    前記周辺領域は、前記表示領域の第１側に位置する第１走査駆動回路と第２走査駆動回路とを含み、前記第１走査駆動回路は、前記第２走査駆動回路の前記表示領域に近い側に位置し、前記周辺領域は、前記第１側に隣接する前記表示領域の第２側に位置するバインディング領域をさらに含み、
    前記周辺領域は、有機絶縁層を含み、前記有機絶縁層は、少なくとも局所的に前記第１走査駆動回路を覆い、少なくとも局所的に前記第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより、前記第１走査駆動回路と前記第２走査駆動回路との間の部分を露出させ、
    前記第１凹溝は、さらに前記第１側から前記第２側まで延在し、かつ前記第２側にほぼ第２方向に沿って延在し、前記第２方向は、前記第１方向に交差する表示基板。
  2. ベース基板をさらに含み、
    前記第１走査駆動回路と、前記第２走査駆動回路と、前記有機絶縁層とは、前記ベース基板に設置され、
    前記表示基板は、前記ベース基板に位置し、かつ前記周辺領域に位置する第１電源配線をさらに含み、前記第１電源配線は、前記第２側に前記第１方向に沿って延在する第１部分と前記第２方向に沿って延在する第２部分とを含み、
    前記ベース基板に垂直な方向において、前記第１凹溝は、前記第１電源配線の第１部分と少なくとも局所的に重なり、前記有機絶縁層は、前記第１電源配線の第１部分の前記第２方向に沿う縁部に位置する遮断壁をさらに含み、前記第１凹溝は、前記遮断壁において切れ離れ、前記遮断壁は、前記第１電源配線の第１部分の第２方向に沿う縁部を覆う、請求項１に記載の表示基板。
  3. 前記ベース基板に位置し、かつ前記周辺領域に位置する第２電源配線をさらに含み、
    前記ベース基板に垂直な方向において、前記第１凹溝は、前記第２電源配線と重ならない、請求項１又は２に記載の表示基板。
  4. 前記第２電源配線は、前記第１電源配線の前記表示領域から離れる側に位置し、前記第２電源配線は、前記第２側に前記第１方向に沿って延在する第１部分と前記第２方向に沿って延在する第２部分とを含み、
    前記第１凹溝の少なくとも一部は、前記第１電源配線の第２部分と前記第２電源配線の第２部分との間にある、請求項３に記載の表示基板。
  5. 前記第１電源配線の第１部分及び前記第２電源配線の第１部分は、前記バインディング領域に電気的に接続される、請求項４に記載の表示基板。
  6. 前記表示領域は、画素アレイを含み、前記画素アレイは、アレイに配列された複数のサブ画素を含み、前記複数のサブ画素のそれぞれは、それぞれ行走査信号、発光制御信号及びデータ信号を受信するための行走査信号端、発光制御信号端及びデータ信号端を含み、かつ前記走査信号、前記発光制御信号及び前記データ信号に基づいて動作するように構成され、
    前記第１走査駆動回路は、行走査駆動回路であり、前記行走査信号を提供するように構成され、
    前記第２走査駆動回路は、発光走査駆動回路であり、前記発光制御信号を提供するように構成される、請求項１～５のいずれか一項に記載の表示基板。
  7. 前記周辺領域は、前記第１走査駆動回路及び前記第２走査駆動回路の一端にそれぞれ電気的に接続された静電気放電回路をさらに含み、
    前記第１凹溝の前記静電気放電回路が位置する平面での正投影は、前記静電気放電回路を通過し、かつ前記ベース基板に垂直な方向において、前記第１凹溝は、前記静電気放電回路を露出させない、請求項３～５のいずれか一項に記載の表示基板。
  8. 前記第１凹溝の前記第１側での部分の第１幅は、前記第１凹溝の前記第２側での部分の第２幅より小さく、かつ前記第２幅は、前記第１幅の２～３倍である、請求項１～５のいずれか一項に記載の表示基板。
  9. 前記表示領域は、画素アレイを含み、前記画素アレイは、アレイに配列された複数のサブ画素を含み、前記複数のサブ画素のそれぞれは、発光素子と画素駆動回路とを含み、
    前記画素駆動回路は、前記ベース基板に設置され、前記表示領域は、前記画素駆動回路の前記ベース基板から離れる側に位置する平坦化層をさらに含み、前記発光素子は、前記平坦化層の前記ベース基板から離れる側に位置し、
    前記有機絶縁層は、前記平坦化層と同じ層に設置される、請求項７に記載の表示基板。
  10. 前記第１走査駆動回路、前記第２走査駆動回路及び前記静電気放電回路は、前記画素駆動回路と同じ層に設置される、請求項９に記載の表示基板。
  11. 前記周辺領域は、前記第２走査駆動回路の前記表示領域から離れる側に位置する第１バリア壁をさらに含み、
    前記有機絶縁層は、第２走査駆動回路と第１バリア壁との間に位置する第２凹溝をさらに含み、前記第２凹溝は、前記表示領域の周囲を取り囲む、請求項９又は１０に記載の表示基板。
  12. 前記周辺領域は、前記第１バリア壁の前記表示領域から離れる側に位置する第２バリア壁をさらに含み、
    前記有機絶縁層は、前記第１バリア壁と前記第２バリア壁との間に位置する第３凹溝をさらに含み、前記第３凹溝は、前記表示領域の周囲を取り囲む、請求項１１に記載の表示基板。
  13. 前記有機絶縁層は、第２バリア壁の前記表示領域から離れる側に位置する第４凹溝をさらに含み、前記第４凹溝は、前記表示領域の周囲を取り囲む、請求項１２に記載の表示基板。
  14. 前記表示領域は、平坦化層の前記画素駆動回路から離れる側に位置する画素画定層と、前記画素画定層の前記平坦化層から離れる側に位置するスペーサ層をさらに含み、
    前記第１バリア壁は、前記有機絶縁層、前記画素画定層及び前記スペーサ層のうちの少なくとも一部と同じ層に設置される、請求項１２又は１３に記載の表示基板。
  15. 前記第２バリア壁は、前記有機絶縁層、前記画素画定層及び前記スペーサ層のうちの少なくとも一部と同じ層に設置され、かつ前記表示基板に垂直な方向において、前記第２バリア壁の高さは、前記第１バリア壁の高さより高い、請求項１４に記載の表示基板。
  16. 前記画素駆動回路は、薄膜トランジスタを含み、前記薄膜トランジスタは、ゲートとソースドレインとを含み、
    前記第１電源配線、前記第２電源配線は、前記ソースドレインと同じ層に設置される、請求項９～１５のいずれか一項に記載の表示基板。
  17. 請求項１～１６のいずれか一項に記載の表示基板を含む表示装置。
  18. 表示領域と前記表示領域の周辺に位置する周辺領域とを形成することを含む表示基板の製造方法であって、前記周辺領域に前記表示領域の第１側に位置する第１走査駆動回路及び第２走査駆動回路を形成し、前記第１走査駆動回路は、前記第２走査駆動回路の前記表示領域に近い側に形成され、かつ前記周辺領域に前記第１側に隣接する前記表示領域の第２側に位置するバインディング領域を形成し、
    前記製造方法は、前記周辺領域に有機絶縁層を形成することをさらに含み、前記有機絶縁層が少なくとも局所的に前記第１走査駆動回路を覆い、少なくとも局所的に前記第２走査駆動回路を覆い、かつほぼ第１方向に沿って延在する長尺状の第１凹溝を含むことにより、前記第１走査駆動回路と前記第２走査駆動回路との間の部分を露出させ、前記第１凹溝が、前記第１側から前記第２側まで延在し、かつ前記第２側にほぼ第２方向に沿って延在し、前記第２方向が、前記第１方向と交差する、表示基板の製造方法。
  19. ベース基板を提供することであって、前記第１走査駆動回路、前記第２走査駆動回路及び前記有機絶縁層が前記ベース基板に形成されることと、
    前記ベース基板に、かつ前記周辺領域に第１電源配線を形成することであって、前記第１電源配線が前記第２側に前記第１方向に沿って延在する第１部分と、前記第２方向に沿って延在する第２部分とを含むこととをさらに含み、
    前記ベース基板に垂直な方向において、前記第１凹溝は、前記第１電源配線の第１部分と少なくとも局所的に重なり、前記有機絶縁層は、前記第１電源配線の第１部分の前記第２方向に沿う縁部に位置する遮断壁をさらに含み、前記第１凹溝は、前記遮断壁において切れ離れ、前記遮断壁は、前記第１電源配線の第１部分の第２方向に沿う縁部を覆う、請求項１８に記載の表示基板の製造方法。
  20. 前記ベース基板に、かつ前記周辺領域に第２電源配線を形成することをさらに含み、
    前記ベース基板に垂直な方向において、前記第１凹溝は、前記第２電源配線と重ならない、請求項１８又は１９に記載の表示基板の製造方法。
JP2021570224A 2020-04-30 2021-03-12 表示基板およびその製造方法、表示装置 Pending JP2023523662A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010366290.7 2020-04-30
CN202010366290.7A CN113594204B (zh) 2020-04-30 2020-04-30 显示基板及其制备方法、显示装置
PCT/CN2021/080498 WO2021218447A1 (zh) 2020-04-30 2021-03-12 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
JP2023523662A true JP2023523662A (ja) 2023-06-07

Family

ID=78237527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021570224A Pending JP2023523662A (ja) 2020-04-30 2021-03-12 表示基板およびその製造方法、表示装置

Country Status (5)

Country Link
US (1) US20220320236A1 (ja)
EP (1) EP4145529A4 (ja)
JP (1) JP2023523662A (ja)
CN (1) CN113594204B (ja)
WO (1) WO2021218447A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023092317A1 (zh) * 2021-11-24 2023-06-01 京东方科技集团股份有限公司 电子基板及电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196719A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd プラズマディスプレイ装置
JP6114670B2 (ja) * 2013-09-19 2017-04-12 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法
EP3671883A1 (en) * 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
KR102399574B1 (ko) * 2015-04-03 2022-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102592955B1 (ko) * 2016-06-17 2023-10-24 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 전자 기기
KR102405120B1 (ko) * 2016-09-29 2022-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
CN106775173B (zh) * 2017-02-07 2019-12-20 上海天马微电子有限公司 一种触控显示面板和触控显示装置
KR102457251B1 (ko) * 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN206650080U (zh) * 2017-04-25 2017-11-17 上海天马微电子有限公司 一种显示面板和显示装置
JP2018186046A (ja) * 2017-04-27 2018-11-22 株式会社Ｊｏｌｅｄ 表示装置
CN109301075B (zh) * 2017-07-25 2020-07-03 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN107393906B (zh) * 2017-07-28 2019-06-04 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其制作方法、有机发光显示装置
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
TWI637217B (zh) * 2017-10-27 2018-10-01 友達光電股份有限公司 顯示裝置
KR102421143B1 (ko) * 2017-12-27 2022-07-15 삼성디스플레이 주식회사 표시 장치
CN108565353B (zh) * 2018-04-20 2020-03-06 京东方科技集团股份有限公司 显示背板及显示器件
KR102631254B1 (ko) * 2018-09-21 2024-01-31 삼성디스플레이 주식회사 표시 패널
KR102688182B1 (ko) * 2018-11-09 2024-07-24 엘지디스플레이 주식회사 표시 장치
KR20200113055A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
CN110504386B (zh) * 2019-08-29 2022-04-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110706596B (zh) * 2019-10-21 2022-06-21 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20220320236A1 (en) 2022-10-06
EP4145529A1 (en) 2023-03-08
WO2021218447A1 (zh) 2021-11-04
CN113594204A (zh) 2021-11-02
CN113594204B (zh) 2024-04-02
EP4145529A4 (en) 2023-09-27

Similar Documents

Publication Publication Date Title
US11462714B2 (en) Organic light emitting diode display device
CN112562586B (zh) 显示面板及显示装置
JP7486523B2 (ja) 表示基板及びその製造方法、表示装置
TWI753513B (zh) 顯示基板及顯示裝置
US12004387B2 (en) Display substrate and manufacturing method thereof, and display device
CN113439338A (zh) 显示基板及其制备方法
US11737310B2 (en) Flexible display module, method for manufacturing the same, and flexible display device
EP4050658B1 (en) Display substrate, preparation method therefor, and display device
CN113439339A (zh) 显示基板及其制备方法
CN212625587U (zh) 显示基板和显示装置
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
CN114497118A (zh) 显示基板及其制备方法、显示装置
WO2022052681A1 (zh) 显示基板及其制造方法和显示装置
JP2023523662A (ja) 表示基板およびその製造方法、表示装置
CN114094030B (zh) 显示基板及其制备方法、显示面板、显示装置
CN215955282U (zh) 显示面板及其显示装置
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
CN115224072A (zh) 显示面板及其显示装置
WO2023169192A1 (zh) 显示面板及显示装置
US20240274767A1 (en) Display substrate
WO2023137663A1 (zh) 显示基板和显示装置
WO2023179713A1 (zh) 显示基板
CN116368962A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240306