JP2023517657A - 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御 - Google Patents

発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御 Download PDF

Info

Publication number
JP2023517657A
JP2023517657A JP2022554701A JP2022554701A JP2023517657A JP 2023517657 A JP2023517657 A JP 2023517657A JP 2022554701 A JP2022554701 A JP 2022554701A JP 2022554701 A JP2022554701 A JP 2022554701A JP 2023517657 A JP2023517657 A JP 2023517657A
Authority
JP
Japan
Prior art keywords
led
active electrical
package
electrical element
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022554701A
Other languages
English (en)
Other versions
JP7459280B2 (ja
Inventor
ハッセル，クリストファー・ピー
Original Assignee
クリーエルイーディー，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/815,101 external-priority patent/US11694601B2/en
Priority claimed from US17/081,522 external-priority patent/US20210043821A1/en
Application filed by クリーエルイーディー，インコーポレーテッド filed Critical クリーエルイーディー，インコーポレーテッド
Publication of JP2023517657A publication Critical patent/JP2023517657A/ja
Priority to JP2024042571A priority Critical patent/JP2024079734A/ja
Application granted granted Critical
Publication of JP7459280B2 publication Critical patent/JP7459280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Led Devices (AREA)

Abstract

発光ダイオード（ＬＥＤ）ディスプレイ内のＬＥＤ画素の同期は、すべてのＬＥＤ画素の１つまたは複数のアクションが、同じ時間に、またはミリ秒以内に開始されることができるように提供される。ＬＥＤディスプレイおよび対応するシステムは、ＬＥＤ画素の１つまたは複数のストリングに通信信号を送信するために構成されるコントローラを含んでもよい。各ＬＥＤ画素内のアクティブ電気素子は、通信信号を受信し、対応する同期信号を生成し、特定のＬＥＤディスプレイ内のすべての他のＬＥＤ画素と調和するように応答するように構成されてもよい。ＬＥＤストリング内のＬＥＤ画素故障の故障軽減は、コントローラが、ＬＥＤストリングとの通信のための双方向通信ポートを伴って構成される場合に提供される。故障軽減プロセスにおいて、双方向通信ポートは、ＬＥＤストリングの両側に通信信号を提供するために方向を切り替えてもよい。

Description

[0002]本発明は、発光ダイオードデバイスおよび発光ダイオードディスプレイを含む固体照明デバイスに関する。
[0003]発光ダイオード（ＬＥＤ）は、電気エネルギーを光に変換し、正負逆にドープされたｎ型層とｐ型層との間に配置される半導体材料（またはアクティブ領域）の１つまたは複数のアクティブ層を概して含む、固体デバイスである。バイアスがドープ層をまたいで印加されると、正孔および電子が、１つまたは複数のアクティブ層内へ注入され、ここでそれらは再結合して、可視光または紫外線出射などの出射を発生させる。ＬＥＤチップは、典型的には、例えば、炭化ケイ素、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウム、リン化ガリウム、窒化アルミニウム、ガリウムヒ素ベースの材料のエピタキシャル層から、および／または有機半導体材料から製造される場合があるアクティブ領域を含む。
[0004]ＬＥＤは、液晶ディスプレイ（ＬＣＤ）システムの背面照明（例えば、冷陰極蛍光管の代用品として）のため、および直視型ＬＥＤディスプレイのため、様々な照明環境に広く採用されてきた。ＬＥＤアレイを利用した応用としては、車両用ヘッドランプ、車道照明、照明器具、ならびに様々な屋内、屋外、および専門環境が挙げられる。ＬＥＤデバイスの望ましい特性としては、高い発光効率、長い寿命、および広色域が挙げられる。
[0005]従来のＬＣＤシステムは、本質的に光利用効率を減少させる、偏光子および色フィルタ（例えば、赤、緑、および青）を必要とする。自発光型ＬＥＤを利用し、背面光、偏光子、および色フィルタの必要性のない直視型ＬＥＤディスプレイは、高められた光利用効率をもたらす。
[0006]大型のマルチカラー直視型ＬＥＤディスプレイ（フルカラーＬＥＤビデオ画面を含む）は、典型的には、隣接する画素同士の距離または「画素ピッチ」によって決定される画像解像度を提供する多数の個々のＬＥＤパネル、パッケージ、および／または構成要素を含む。直視型ＬＥＤディスプレイは、アレイ式の赤色、緑色、および青色（ＲＧＢ）ＬＥＤを伴う３色ディスプレイ、ならびにアレイ式の赤色および緑色（ＲＧ）ＬＥＤを伴う２色ディスプレイを含む。他の色または色の組合せが使用されてもよい。遠くから見ることが意図される大型ディスプレイ（例えば、電子看板およびスタジアムディスプレイ）は、典型的には、比較的大きい画素ピッチを有し、通常、視聴者にはフルカラー画素であるように見えるものを形成するように独立して動作される場合があるマルチカラー（例えば、赤色、緑色、および青色）ＬＥＤを伴う別々のＬＥＤアレイを含む。比較的より小さい視聴距離を伴う中型ディスプレイは、より短い画素ピッチ（例えば、３ｍｍ以下）を必要とし、アレイ式の赤色、緑色、および青色ＬＥＤ構成要素が、ＬＥＤを制御するドライバ印刷回路基板に装着された単一の電子デバイスに搭載されているパネルを含む場合がある。ドライバ印刷回路基板には、典型的には、ディスプレイの画素を駆動するためのコンデンサ、電界効果トランジスタ（ＦＥＴ）、デコーダ、マイクロコントローラ、および同様のものを含む電子デバイスが密に存在する。画素ピッチが高解像度ディスプレイのために減少し続けると、そのような電子デバイスの密度は、所与のパネル領域の増大した数の画素に対応してより大きくなる。これは、ディスプレイ応用のためのＬＥＤパネルにより高い複雑性および費用を追加する傾向、ならびにドライバ電子機器がより近くに離間される領域において熱密集を増大させる傾向がある。
[0007]当該技術分野は、従来のデバイスおよび生産方法と関連付けられた制限を克服しながらも、小さい画素ピッチを有する改善されたＬＥＤアレイデバイスを求め続ける。
[0008]本開示は、発光ダイオード（ＬＥＤ）、ＬＥＤパッケージ、および関連ＬＥＤディスプレイ、ならびにより詳細には、ＬＥＤディスプレイ内のＬＥＤのアクティブ制御に関する。ＬＥＤディスプレイは、ＬＥＤ画素のアレイを形成するＬＥＤダイオードの行および列を含んでもよい。特定のＬＥＤ画素は、同じ色または複数の色のＬＥＤチップの集まりを含んでもよく、例示的なＬＥＤ画素は、赤色ＬＥＤチップ、緑色ＬＥＤチップ、および青色ＬＥＤチップを含む。特定の実施形態において、ＬＥＤパッケージは、少なくとも１つのＬＥＤ画素を形成する複数のＬＥＤチップを含み、複数のそのようなＬＥＤパッケージを、ＬＥＤディスプレイのためのＬＥＤ画素のアレイを形成するように配置してもよい。各ＬＥＤパッケージは、制御信号を受信し、他のＬＥＤパッケージがアドレッシングされている間、ＬＥＤパッケージのＬＥＤチップのための輝度もしくはグレーレベルまたは色選択信号などの動作状態をアクティブに維持するように構成されるアクティブ電気素子を含んでもよい。特定の実施形態において、アクティブ電気素子は、数ある中でも、ドライバデバイス、信号調節または変換デバイス、メモリデバイス、デコーダデバイス、静電気放電（ＥＳＤ）保護デバイス、熱管理デバイス、および検出デバイスのうちの１つまたは複数を含むアクティブ回路を含んでもよい。この点に関して、ＬＥＤディスプレイの各ＬＥＤ画素は、アクティブマトリクスアドレッシングを用いた動作のために構成されてもよい。アクティブ電気素子は、アナログ制御信号、符号化されたアナログ制御信号、デジタル制御信号、および符号化されたデジタル制御信号のうちの１つまたは複数を受信するように構成されてもよい。そのようなＬＥＤ画素のアレイをパネルの第１の面に、およびＬＥＤ画素の各アクティブ電気素子と通信するように構成される制御回路をパネルの裏側に含むディスプレイパネルが開示される。
[0009]本開示の態様によると、ＬＥＤディスプレイ内のＬＥＤ画素の同期は、すべてのＬＥＤ画素の１つまたは複数のアクションが、同じ時間に、またはミリ秒以内に開始されることができるように提供される。ＬＥＤディスプレイおよび対応するシステムは、ＬＥＤ画素の１つまたは複数のストリングに通信信号を送信するために構成されるコントローラを含んでもよい。各ＬＥＤ画素内のアクティブ電気素子は、通信信号を受信し、対応する同期信号を生成し、特定のＬＥＤディスプレイ内のすべての他のＬＥＤ画素と調和するように応答するように構成されてもよい。本開示のさらなる態様は、コントローラがＬＥＤストリングのための双方向通信ポートを伴って構成される、ＬＥＤストリング内のＬＥＤ画素故障の故障軽減を含む。故障軽減プロセスにおいて、双方向通信ポートは、ＬＥＤストリングの両側に通信信号を提供するために方向を切り替えてもよい。
[0010]１つの態様において、ＬＥＤパッケージは、少なくとも１つのＬＥＤチップと、少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子とを備え、該アクティブ電気素子は、データストリームからシリアル通信を受信し、データストリーム内のデータの反復パターンに相関される同期信号を決定するように構成される。特定の実施形態において、アクティブ電気素子は、同期信号をカウントするように構成されるカウンタを備える。特定の実施形態において、カウンタは、アクティブ電気素子の場所に対応するカウンタ開始値からカウントダウンするように構成される。特定の実施形態において、アクティブ電気素子は、カウンタが第１の既定の値に達するときイベント信号を開始するように構成される。特定の実施形態において、第１の既定の値は、アクティブ電気素子の場所に基づいて決定され、アクティブ電気素子内で開始されるイベント信号は、データストリームを受信するように配置される他のアクティブ素子と同期される。特定の実施形態において、イベント信号は、少なくとも１つのＬＥＤチップをオンにすること、少なくとも１つのＬＥＤチップをオフにすること、および少なくとも１つのＬＥＤチップを動作状態に保持すること、のうちの１つまたは複数を含む。特定の実施形態において、アクティブ電気素子は、カウンタが第２の既定の値に達するとき第２のイベント信号を開始するように構成される。特定の実施形態において、第２のイベント信号は、少なくとも１つのＬＥＤチップをオンにすること、少なくとも１つのＬＥＤチップをオフにすること、および少なくとも１つのＬＥＤチップを動作状態に保持すること、のうちの１つまたは複数を含む。特定の実施形態において、カウンタの出力は、アクティブ電気素子の処理ユニットに提供される。特定の実施形態において、アクティブ電気素子は、処理ユニットにオーバーフロービットを提供するように構成されるオーバーフローレジスタを備える。特定の実施形態において、カウンタは、データストリームからの１つまたは複数の既定のコマンドがアクティブ電気素子によって受信されるときにリセットされるように構成される。特定の実施形態において、１つまたは複数の既定のコマンドは、フレームコマンドの終了を含む。
[0011]ＬＥＤディスプレイを制御する別の態様において、複数の第１のＬＥＤ画素を備える第１のＬＥＤストリングを提供するステップであって、複数の第１のＬＥＤ画素の各第１のＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、ステップと、第１のＬＥＤストリングにおける各第１のＬＥＤ画素の場所に基づいて各第１のＬＥＤ画素のアクティブ電気素子に異なるカウンタ値を読み込むステップと、異なるカウンタ値に基づいて各第１のＬＥＤ画素の動作状態を同期させるステップと、を含む。特定の実施形態において、異なるカウンタ値の読み込みは、第１のＬＥＤストリングに接続されるコントローラによって実施される。特定の実施形態において、本方法は、複数の第２のＬＥＤ画素を備える第２のＬＥＤストリングを提供するステップであって、複数の第２のＬＥＤ画素の各第２のＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、ステップと、第２のＬＥＤストリングにおける各第２のＬＥＤ画素の場所に基づいて各第２のＬＥＤ画素のアクティブ電気素子に異なるカウンタ値を読み込むステップと、カウンタ値に基づいて複数の第１のＬＥＤ画素および複数の第２のＬＥＤ画素の動作状態を同期させるステップと、をさらに含む。特定の実施形態において、複数の第１のＬＥＤ画素および複数の第２のＬＥＤ画素の動作状態を同期させるステップは、複数の第１のＬＥＤ画素および複数の第２のＬＥＤ画素をオンまたはオフにすることを含む。特定の実施形態において、各第１のＬＥＤ画素の動作状態を同期させることは、複数の第１のＬＥＤ画素がすべてオフにされるタイムフレームを提供する。特定の実施形態において、ＬＥＤディスプレイは、視聴者のために３Ｄシャッタ眼鏡を必要とする三次元（３Ｄ）ＬＥＤディスプレイであり、タイムフレームは、複数の第１のＬＥＤ画素がオフである間に３Ｄシャッタ眼鏡が１つの視聴条件から別の視聴条件へ遷移することを可能にするように決定される。
[0012]１つの態様において、ＬＥＤパッケージは、少なくとも１つのＬＥＤチップと、少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子と、を備え、該アクティブ電気素子は、少なくとも１つのＬＥＤチップにパルス幅変調（ＰＷＭ）信号を提供することであって、ＰＷＭ信号が、ＰＷＭ期間およびＰＷＭデューティサイクルを含む、提供することと、ＰＷＭ期間の一部分においてＰＷＭ信号を中断することと、中断されたＰＷＭ期間の一部分からＰＷＭ信号を再開することと、を行うように構成される。特定の実施形態において、アクティブ電気素子は、データストリームからシリアル通信を受信し、データストリーム内のデータの反復パターンに相関される同期信号を決定し、少なくとも１つのＬＥＤチップの場所に対応するカウンタ開始値から同期信号をカウントダウンし、カウントが既定の値に達するときＰＷＭ信号を中断するために第１のイベント信号を開始するように構成される。特定の実施形態において、アクティブ電気素子は、カウントが第２の既定の値に達するときＰＷＭ信号を再開するために第２のイベント信号を開始するようにさらに構成される。
[0013]別の態様において、ＬＥＤパッケージは、少なくとも１つのＬＥＤチップと、少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子と、を備え、該アクティブ電気素子は、通信方向においてデータストリームからデータを受信し、データストリームの通信方向を逆転することによってデータストリーム内のコマンドに応答するように構成される。特定の実施形態において、アクティブ電気素子は、通信方向を逆転する前に通信方向においてコマンドを伝送するように構成される。特定の実施形態において、アクティブ電気素子は、通信方向を逆転した後にデータストリームに戻りデータを提供するように構成される。特定の実施形態において、戻りデータは、ＬＥＤパッケージのためのコントローラによってカウントされるように構成されるパルスを含む。ＬＥＤパッケージは、コマンドを受信し、次いで少なくとも１つの双方向通信ポートの方向を逆転してコマンドに応答するように構成される少なくとも１つの双方向通信ポートをさらに備えてもよい。
[0014]別の態様において、ＬＥＤディスプレイは、複数のＬＥＤ画素を備える少なくとも１つのＬＥＤストリングであって、複数のＬＥＤ画素の各ＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、少なくとも１つのＬＥＤストリングと、少なくとも１つのＬＥＤストリングに接続されるコントローラと、を備え、該コントローラは、ＬＥＤストリングの１つまたは複数の動作可能なＬＥＤ画素およびＬＥＤストリングの少なくとも１つの動作不可能なＬＥＤ画素を識別する故障軽減プロセスを提供するように構成され、故障軽減モードは、少なくとも１つのＬＥＤストリングに通信を送信することを含み、１つまたは複数の動作可能なＬＥＤ画素のアクティブ電気素子は、コントローラに戻り通信を送信し、少なくとも１つの動作不可能なＬＥＤ画素は、通信に応答しない。特定の実施形態において、通信は、ポーリング通信であり、戻り通信は、戻りポーリング通信である。特定の実施形態において、戻り通信は、１つまたは複数の動作可能なＬＥＤ画素の各々からのピングまたはパルスを含む。特定の実施形態において、コントローラは、各ピングまたはパルスをカウントして１つまたは複数の動作可能なＬＥＤ画素の数を決定するように構成される。特定の実施形態において、コントローラは、少なくとも１つのＬＥＤストリングの両端に結合される第１の双方向通信ポートおよび第２の双方向通信ポートを備える。特定の実施形態において、第１および第２の双方向通信ポートのうちの一方の通信方向は、戻りポーリング通信を受信するために逆転される。ＬＥＤディスプレイは、少なくとも１つのＬＥＤストリング内の複数のＬＥＤ画素のうちのＬＥＤ画素の少なくとも１つの隣接ペアの間に接続されるデータ線タップをさらに備えてもよい。特定の実施形態において、データ線タップを通じた通信は、故障軽減プロセス中に開始される。特定の実施形態において、複数のＬＥＤ画素の各ＬＥＤ画素は、ポーリング通信を受信し、次いで戻りポーリング通信をコントローラに送信するために少なくとも１つの双方向通信ポートの通信方向を逆転するように構成される少なくとも１つの双方向通信ポートを備える。特定の実施形態において、少なくとも１つのＬＥＤストリング内の複数のＬＥＤ画素のうちの１０～１００ＬＥＤ画素の範囲は、ＬＥＤディスプレイの外周縁に沿って配置される。
[0015]別の態様において、前述の態様のいずれか、ならびに／または本明細書に説明されるような様々な別個の態様および特徴を、追加の利点のために組み合わせてもよい。本明細書に開示されるような様々な特徴および要素のいずれかを、１つまたは複数の他の開示された特徴および要素と組み合わせてもよいが、本明細書にそれと反対のことが示される場合はその限りではない。
[0016]当業者は、添付の図面と関連して好ましい実施形態の以下の詳細な説明を読んだ後に、本開示の範囲を理解し、その追加の態様を認識するものとする。
[0017]本明細書に組み込まれ、またその一部を形成する添付の図面は、本開示のいくつかの態様を例証し、また説明と併せて本開示の原則を説明する役割を果たす。
[0018]複数のアクティブＬＥＤ画素を含む発光ダイオード（ＬＥＤ）ディスプレイのための代表的なディスプレイパネルの前面の上面図である。 [0019]図１Ａの代表的なディスプレイパネルの裏面の下面図である。 [0020]複数のＬＥＤおよびアクティブ電気素子がサブマウントに搭載される、製造の特定の状態におけるＬＥＤパッケージの下面図である。 [0021]図２Ａの断面線Ａ－Ａに沿って見た断面図である。 [0022]封入層および複数の導電性トレースが形成されている、製造のその後の状態にある図２ＡのＬＥＤパッケージの下面図である。 [0023]図２Ｃの断面線Ｂ－Ｂに沿って見た断面図である。 [0024]追加の封入層および複数のパッケージボンドパッドが形成されている、製造のその後の状態にある図２ＣのＬＥＤパッケージの下面図である。 [0025]図２Ｅの断面線Ｃ－Ｃに沿って見た断面図である。 [0026]図２Ｅの断面線Ｄ－Ｄに沿って見た断面図である。 [0027]図２ＥのＬＥＤパッケージの簡略上面図である。 [0028]図２ＥのＬＥＤパッケージの簡略下面図である。 [0029]導電性トレースのうちの特定のものの部分がＬＥＤパッケージのためのパッケージボンドパッドを形成する、複数の導電性トレースを含む代表的なＬＥＤパッケージの下面図である。 [0030]図３Ａの断面線Ｅ－Ｅに沿って見た断面図である。 [0031]１つまたは複数のＬＥＤチップおよびアクティブ電気素子が同じ水平面に沿って搭載される構成を例証するＬＥＤパッケージの断面図である。 [0032]１つまたは複数のＬＥＤチップが第１の水平面に沿って搭載され、アクティブ電気素子が第１の水平面とは異なる第２の水平面に沿って搭載される構成を例証するＬＥＤパッケージの断面図である。 [0033]１つまたは複数のＬＥＤチップおよびアクティブ電気素子がサブマウントの対向する面に搭載される構成を例証するＬＥＤパッケージの断面図である。 [0034]本明細書に開示される実施形態に従う複数のＬＥＤ画素を含むＬＥＤパッケージの下面図である。 [0035]本明細書に開示される実施形態に従うアクティブ電気素子の構成要素を例証するブロック概略図である。 [0036]本明細書に開示される実施形態に従うアクティブ電気素子の構成要素を例証するブロック概略図である。 [0037]本明細書に開示される実施形態に従うアクティブ電気素子内に含まれてもよい揮発性メモリ素子の例示的な構造を例証する概略図である。 [0038]電圧制御された電流源回路を含むドライバ素子を例証する概略図である。 [0039]アクティブカスコード構成で配置されるトランスコンダクタンス増幅器を含むドライバ素子を例証する概略図である。 [0040]図１１Ｂのドライバ素子に追加される入力増幅器を含むドライバ素子を例証する概略図である。 [0041]図１１Ｃのドライバ素子と同様であるが、極性接続が反転されているドライバ素子を例証する概略図である。 [0042]ハウランド電流ポンプを含むドライバ素子を例証する概略図である。 [0043]図１１Ｅのドライバ素子と同様であり、電圧分割器およびさらなる演算増幅器を追加するドライバ素子を例証する概略図である。 [0044]検出器素子を含むアクティブ電気素子の実施形態を例証するブロック概略図である。 [0045]本明細書に開示される実施形態に従う光ダイオードを含むＬＥＤパッケージの下面図である。 [0046]本明細書に開示される実施形態に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームに含まれてもよい様々な構成要素を例証するブロック概略図である。 [0047]特定のＬＥＤ画素に対応するアクティブ電気素子が、行選択信号線、ならびにＬＥＤ画素内に含まれる各赤色、緑色、および青色ＬＥＤチップのための別個の制御信号を受信するように構成される構成を表す概略図である。 [0048]特定のＬＥＤ画素と一致するアクティブ電気素子が、ＬＥＤ画素の各ＬＥＤチップのための別個の行選択信号線、およびＬＥＤ画素内のＬＥＤチップのすべてのための単一の色レベル信号線を受信するように構成される構成を表す概略図である。 [0049]特定のＬＥＤ画素と一致するアクティブ電気素子が、ＬＥＤ画素の各ＬＥＤチップのための符号化された行選択信号、およびＬＥＤ画素内のＬＥＤチップのすべてのための単一の色レベル信号線を受信するように構成される構成を表す概略図である。 [0050]特定のＬＥＤパッケージのアクティブ電気素子が、行選択信号、色レベル信号、ならびに、ＬＥＤパッケージ内に含まれる赤色、緑色、および青色ＬＥＤチップのための１つまたは複数の色選択信号を受信するように構成される構成を表す概略図である。 [0051]図１６および図１７の両方の構成と同様である独立表記構成を表す概略図である。 [0052]特定のＬＥＤ画素と一致するアクティブ電気素子が、ＬＥＤ画素のすべてのＬＥＤチップのために単一の行選択信号線および単一の色レベル信号線を受信するように構成される構成を表す概略図である。 [0053]特定のＬＥＤ画素と一致するアクティブ電気素子が、ＬＥＤ画素のすべてのＬＥＤチップのために単一の行選択信号線および単一の色レベル信号線を受信するように構成される構成を表す概略図である。 [0054]ＬＥＤ画素アレイの各アクティブ電気素子が、図２０の実施形態に従う信号線を受信するように構成される、ＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。 [0055]図２０および図２１の構成に従う動作のために構成されるＬＥＤディスプレイパネルのためのルーティング構成を例証する部分平面図である。 [0056]特定のＬＥＤ画素と一致するアクティブ電気素子が、行、列、および／または色選択信号のための全デジタル通信を受信するように構成される構成を表す概略図である。 [0057]ＬＥＤ画素アレイの各アクティブ電気素子が、図２３の実施形態に従う信号線を受信するように構成される、ＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。 [0058]図２３の構成に従う動作のために構成されるＬＥＤディスプレイパネルのためのルーティング構成を例証する部分平面図である。 [0059]本明細書に開示される実施形態に従う例示的なデータパケットの配置を例証する概略図である。 本明細書に開示される実施形態に従う例示的なデータパケットの配置を例証する概略図である。 [0060]本明細書に開示される実施形態に従う、制御素子から複数のＬＥＤパッケージへのデータパケットのカスケード式の流れを例証する概略図である。 [0061]本明細書に開示される実施形態に従う、制御素子から複数のＬＥＤパッケージへのデータパケットのカスケード式の流れ、および制御素子への１つまたは複数のトークバックデータパケットの流れを例証する概略図である。 [0062]本明細書に開示される実施形態に従う、すべてのＬＥＤパッケージに情報を提供するように構成されるデータパケットを追加的に含む、制御素子からのデータパケットのカスケード式の流れを例証する概略図である。 [0063]本明細書に開示される実施形態に従う、少なくとも１つのＬＥＤパッケージに追加の情報を提供するように構成される１つまたは複数の続きのデータパケットを追加的に含む制御素子からのデータパケットのカスケード式の流れを例証する概略図である。 [0064]本明細書に開示される実施形態に従う動作のために構成されるＬＥＤパネルのためのルーティング構成を例証する部分平面図である。 [0065]本明細書に開示される実施形態に従う、選択的に割り当て可能な通信ポートを有するＬＥＤパッケージを含むＬＥＤパネルのためのルーティング構成を例証する部分平面図である。 [0066]本明細書に開示される実施形態に従う、選択的に割り当て可能な通信ポートを有するＬＥＤパッケージを含むＬＥＤパネルのための別のルーティング構成を例証する部分平面図である。 [0067]本明細書に開示される実施形態に従う、電圧線および接地線の追加を伴った図３３のＬＥＤパネルのためのルーティング構成を例証する部分平面図である。 [0068]本明細書に開示される実施形態に従う、アクティブ電気素子のための様々な入力および対応するアクションを例証する概略図である。 [0069]本明細書に開示される実施形態に従う、有限状態機械を備えるアクティブ電気素子を例証する概略図である。 [0070]本明細書に開示される実施形態に従う、アクティブ電気素子が少なくとも１つのＬＥＤの正常または有害動作条件を検出するように構成される実施形態を例証する概略図である。 [0071]本明細書に開示される実施形態に従う、アクティブ電気素子が、少なくとも１つのＬＥＤに順バイアス状態および逆バイアス状態の両方を提供するように構成される実施形態を例証する概略図である。 [0072]本明細書に開示される実施形態に従う、図３８の抵抗器ネットワークおよび対応する選択スイッチが電流源と置き換えられる実施形態を例証する概略図である。 [0073]図３９の概略図と同様の複数のＬＥＤ実施形態を例証する概略図である。 [0074]本明細書に開示される実施形態に従う、供給電圧、接地、および双方向通信ポートを含む複数のポートを伴って構成される図４０のアクティブ電気素子を例証する概略図である。 [0075]本明細書に開示される実施形態に従う、極性非依存の入力能力を伴って構成される図４１のアクティブ電気素子を例証する概略図である。 [0076]図４２のスイッチングネットワークに初期電力を提供するために使用されてもよい４入力整流器を例証する概略図である。 [0077]アクティブ電気素子が１つまたは複数のＬＥＤのパルス幅変調（ＰＷＭ）制御のためにデューティサイクルを区分するように構成される実施形態を例証する概略図である。 [0078]カウンタ変換デバイスが、ＬＥＤのための対応するデューティサイクルを区分するために複数のＬＥＤ間で共有されるように構成される実施形態を例証する概略図である。 [0079]１つまたは複数のＬＥＤのＰＷＭ制御のための、逐次的に順序付けされたカウンタを提供するための表図である。 [0080]１つまたは複数のＬＥＤのＰＷＭ制御のための、ビット逆転シーケンスに従う非逐次的に順序付けされたカウンタを提供するための表図である。 [0081]１つまたは複数のＬＥＤのＰＷＭ制御のための、部分ビット逆転シーケンスに従う非逐次的に順序付けされたカウンタを提供するための表図である。 [0082]１つまたは複数のＬＥＤのＰＷＭ制御のための、２セグメントシーケンシングに従う非逐次的に順序付けされたカウンタを提供するための表図である。 [0083]１つまたは複数のＬＥＤのＰＷＭ制御のための、４セグメントシーケンシングに従う非逐次的に順序付けされたカウンタを提供するための表図である。 [0084]１つまたは複数のＬＥＤのＰＷＭ制御のための、８セグメントシーケンシングに従う非逐次的に順序付けされたカウンタを提供するための表図である。 [0085]アクティブ電気素子に提供される場合のあるゼロ復帰（ＲＺ）形式にあるデータストリームを例証する図である。 [0086]アクティブ電気素子に提供される場合のあるリセット信号を含むＲＺ形式にあるデータストリームを例証する図である。 [0087]本開示の同期原則に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。 [0088]本開示の同期原則に従う図５２のサブコントローラのための概略プロセスフローである。 [0089]図５３のサブコントローラに接続される各ＬＥＤ画素のアクティブ電気素子内のカウンタ論理のための例示的なプロセスのための概略プロセスフローである。 [0090]図５４のアクティブ電気素子内の処理ユニットの例示的なプロセスのための概略プロセスフローである。 [0091]本開示の故障軽減原則に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。 [0092]データ線タップがＬＥＤディスプレイの１つまたは複数のＬＥＤストリングに沿って提供される実施形態についてのＬＥＤディスプレイの一部分の上面配置図である。
[0093]以下に明記される実施形態は、当業者が本実施形態を実践することを可能にし、本実施形態を実践する最良の形態を例証するために必要な情報を表す。添付の図面を考慮して以下の説明を読むことで、当業者は本開示の概念を理解し、本明細書で具体的に取り扱われないこれらの概念の応用を認識するものとする。これらの概念および応用は、本開示の範囲および添付の特許請求の範囲内に入るということを理解されたい。
[0094]第１、第２などの用語が、様々な要素を説明するために本明細書内で使用される場合があるが、これらの要素は、これらの用語によって制限されるべきではないということを理解されたい。これらの用語は、１つの要素を別の要素から区別するために使用されるにすぎない。例えば、本開示の範囲から逸脱することなく、第１の要素は、第２の要素と命名されることがあり、また同様に、第２の要素は、第１の要素と命名されることがある。本明細書で使用される場合、用語「および／または」は、関連した列挙項目のうちの１つまたは複数の任意およびすべての組合せを含む。
[0095]層、領域、または基板などの要素が別の要素の「上（ｏｎ）」にある、または「上まで（ｏｎｔｏ）」延在すると称されるとき、それは、他の要素の上に直接あることができるか、もしくは他の要素の上まで直接延在することができるか、または介在要素が存在する場合があるということを理解されたい。逆に、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または「上まで直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在すると称されるとき、介在要素は存在しない。同様に、層、領域、または基板などの要素が別の要素の「上（ｏｖｅｒ）」にある、または「上（ｏｖｅｒ）」に延在すると称されるとき、それは、他の要素の上に直接あることができるか、もしくは他の要素の上に直接延在することができるか、または介在要素が存在する場合がある。逆に、要素が別の素子の「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」ある、または「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」延在すると称されるとき、介在要素は存在しない。要素が他の要素に「接続される」または「結合される」と称されるとき、それは、他の要素に直接接続もしくは結合されることができるか、または介在要素が存在する場合があるということも理解されたい。逆に、要素が別の素子に「直接接続される」、または「直接結合される」と称されるとき、介在要素は存在しない。
[0096]「下」または「上」または「上方」または「下方」または「水平」または「垂直」または「上部」または「下部」または「行」または「列」などの相対的な用語は、図に例証されるような、１つの要素、層、表面、または領域の、別の要素、層、表面、または領域に対する関係性を説明するために本明細書内で使用される場合がある。これらの用語および上で論じられるものは、図に描写される配向に加えて、デバイスの異なる配向を包含することが意図されるということを理解されたい。例えば、特定の図内の装置がひっくり返される場合、「上」と説明される要素、層、表面、または領域は、以後「下」として配向されることになる。
[0097]本明細書で使用される用語は、特定の実施形態のみを説明する目的のためであり、本開示の制限であることは意図されない。本明細書で使用される場合、単数形「ａ（１つの）」、「ａｎ（１つの）」、および「ｔｈｅ（その）」は、複数形も同様に含むことが意図されるが、文脈が別のことを明白に示す場合はこの限りではない。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えること（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含むこと（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で使用されるとき、記載した特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を除外しないということをさらに理解されたい。
[0098]別途規定のない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する当業者によって共通して理解されるものと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一貫する意味を有すると解釈されるべきであり、理想的または過剰に正式な意味で解釈されるものではないが、本明細書内で明示的にそのように規定される場合はその限りではない。
[0099]本開示は、発光ダイオード（ＬＥＤ）、ＬＥＤパッケージ、および関連ＬＥＤディスプレイ、ならびにより詳細には、ＬＥＤディスプレイ内のＬＥＤのアクティブ制御に関する。ＬＥＤディスプレイは、ＬＥＤ画素のアレイを形成するＬＥＤの行および列を含んでもよい。特定のＬＥＤ画素は、同じ色または複数の色のＬＥＤチップの集まりを含んでもよく、例示的なＬＥＤ画素は、赤色ＬＥＤチップ、緑色ＬＥＤチップ、および青色ＬＥＤチップを含む。特定の実施形態において、ＬＥＤパッケージは、少なくとも１つのＬＥＤ画素を形成する複数のＬＥＤチップを含み、複数のそのようなＬＥＤパッケージが、ＬＥＤディスプレイのためのＬＥＤ画素のアレイを形成するように配置される場合がある。各ＬＥＤパッケージは、制御信号を受信し、他のＬＥＤパッケージがアドレッシングされている間、輝度もしくはグレーレベル、またはＬＥＤパッケージのＬＥＤチップのための色選択信号などの動作状態をアクティブに維持するように構成されるアクティブ電気素子を含んでもよい。特定の実施形態において、アクティブ電気素子は、数ある中でも、ドライバデバイス、信号調節または変換デバイス、メモリデバイス、デコーダデバイス、静電気放電（ＥＳＤ）保護デバイス、熱管理デバイス、および検出デバイスのうちの１つまたは複数を含むアクティブ回路を含んでもよい。この点に関して、ＬＥＤディスプレイの各ＬＥＤ画素は、アクティブマトリクスアドレッシングを用いた動作のために構成されてもよい。アクティブ電気素子は、アナログ制御信号、符号化されたアナログ制御信号、デジタル制御信号、および符号化されたデジタル制御信号のうちの１つまたは複数を受信するように構成されてもよい。そのようなＬＥＤ画素のアレイをパネルの第１の面に、およびＬＥＤ画素の各アクティブ電気素子と通信するように構成される制御回路をパネルの裏側に含むディスプレイパネルが開示される。
[00100]本開示は、パルス幅変調（ＰＷＭ）によるＬＥＤ、ＬＥＤパッケージ、および関連ＬＥＤディスプレイのアクティブ制御に関する。特定の実施形態において、ＬＥＤのための効果的なＰＷＭ周波数は、ＬＥＤが個々のＰＷＭ期間内で電気的に活性化されるデューティサイクルを区分することによって増大される。ＰＷＭ期間内でデューティサイクルを区分することは、比較器が、ＬＥＤを動作させるドライバに制御信号を出力するシーケンスを変形させること、または再順序付けすることによって達成されてもよい。このようにして、各ＰＷＭ期間内のデューティサイクルは、デューティサイクルの持続時間の間ＬＥＤを電気的に活性化した状態に連続して保つのではなく、各ＬＥＤを各ＰＷＭ期間内で複数回、電気的に活性化および非活性化する一連のパルスにわたって区分されてもよい。特定の実施形態において、ＬＥＤディスプレイの１つまたは複数のＬＥＤパッケージ内に組み込まれるアクティブ電気素子は、１つまたは複数のＬＥＤのためのデューティサイクルを区分することができる。特定の実施形態において、リセットアクションを開始すること、またはディスプレイの他のアクティブ電気素子に沿ってリセット信号をパスすることのいずれかのために、データストリームからリセット信号を受信することができるアクティブ電気素子が開示される。
[00101]本開示の態様によると、ＬＥＤディスプレイ内のＬＥＤ画素の同期は、すべてのＬＥＤ画素の１つまたは複数のアクションが、同じ時間に、またはミリ秒以内に開始されることができるように提供される。ＬＥＤディスプレイおよび対応するシステムは、ＬＥＤ画素の１つまたは複数のストリングに通信信号を送信するために構成されるコントローラを含んでもよい。各ＬＥＤ画素内のアクティブ電気素子は、通信信号を受信し、対応する同期信号を生成し、特定のＬＥＤディスプレイ内のすべての他のＬＥＤ画素と調和するように応答するように構成されてもよい。本開示のさらなる態様は、コントローラがＬＥＤストリングのための双方向通信ポートを伴って構成される、ＬＥＤストリング内のＬＥＤ画素故障の故障軽減を含む。故障軽減モードにおいて、双方向通信ポートは、ＬＥＤストリングの両側に通信信号を提供するために方向を切り替えてもよい。
[00102]ＬＥＤチップは、典型的には、異なる方式で配置される多くの異なる半導体層を有することができるアクティブＬＥＤ構造体または領域を備える。ＬＥＤおよびそれらのアクティブ構造体の製造および動作は、当該技術分野において一般的に知られており、本明細書では簡単にしか説明されない。アクティブＬＥＤ構造体の層は、既知のプロセスを使用して製造されることができ、好適なプロセスは、有機金属化学蒸着法を使用した製造である。アクティブＬＥＤ構造体の層は、多くの異なる層を備えることができ、一般的には、ｎ型およびｐ型の正負逆にドープされたエピタキシャル層の間に挟まれたアクティブ層を備え、それらのすべてが、成長基板上に連続して形成される。バッファ層、核生成層、超格子構造、非ドープ層、クラッド層、接触層、電流拡がり層、ならびに光抽出層および素子を含むが、これらに限定されない、追加の層および素子もまたアクティブＬＥＤ構造体内に含まれることができるということを理解されたい。アクティブ層は、単一の量子ウェル、複数の量子ウェル、二重ヘテロ構造、または超格子構造を備えることができる。
[00103]アクティブＬＥＤ構造体は、異なる材料系から製造されることができ、いくつかの材料系は、ＩＩＩ族窒化物ベースの材料系である。ＩＩＩ族窒化物は、窒素と、周期表のＩＩＩ族内の元素、通常、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）との間に形成される半導体化合物を指す。窒化ガリウム（ＧａＮ）は、一般的な二元化合物である。ＩＩＩ族窒化物は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などの三元および四元化合物も指す。ＩＩＩ族窒化物では、ケイ素（Ｓｉ）が、一般的なｎ型ドーパントであり、マグネシウム（Ｍｇ）が、一般的なｐ型ドーパントである。したがって、アクティブ層、ｎ型層、およびｐ型層は、ＩＩＩ族窒化物に基づいた材料系の場合は、非ドープであるか、ＳｉまたはＭｇでドープされるかのいずれかであるＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＩｎＧａＮの１つまたは複数の層を含む場合がある。他の材料系としては、炭化ケイ素（ＳｉＣ）、有機半導体材料、ならびに、リン化ガリウム（ＧａＰ）、ガリウムヒ素（ＧａＡｓ）、および関連化合物などの他のＩＩＩ－Ｖ属系が挙げられる。
[00104]アクティブＬＥＤ構造体は、サファイア、ＳｉＣ、窒化アルミニウム（ＡｌＮ）、ＧａＮなどの多くの材料を含むことができる成長基板上で成長されてもよく、好適な基盤はＳｉＣの４Ｈポリタイプであるが、３Ｃ、６Ｈ、および１５Ｒポリタイプを含む、他のＳｉＣポリタイプも使用されることができる。ＳｉＣは、他の基板よりもＩＩＩ族窒化物に対するより近い結晶格子一致などの特定の利点を有し、高品質のＩＩＩ族窒化物膜を結果としてもたらす。ＳｉＣはまた、非常に高い熱伝導性を有し、その結果として、ＳｉＣ上のＩＩＩ族窒化物デバイスの合計出力電力は、基板の熱分散によって制限されない。サファイアは、ＩＩＩ族窒化物のための別の一般的な基板であり、これもまた、より低い費用であること、確立された製造プロセスを有すること、および良好な透光性光学的性質を有することを含む特定の利点を有する。
[00105]アクティブＬＥＤ構造体の異なる実施形態は、アクティブ層ならびにｎ型およびｐ型層の混成に応じて光の異なる波長を発することができる。例えば、様々なＬＥＤのためのアクティブＬＥＤ構造体は、およそ４３０ナノメートル（ｎｍ）～４８０ｎｍのピーク波長範囲で青色を、５００ｎｍ～５７０ｎｍのピーク波長範囲で緑色光を、６００ｎｍ～６５０ｎｍのピーク波長範囲で赤色光を発する場合がある。ＬＥＤチップはまた、リン光体などの、１つまたは複数のルミフォア材料または他の変換材料で被覆されることができ、その結果として、ＬＥＤチップからの光の少なくとも一部は、１つまたは複数のリン光体によって吸収され、１つまたは複数のリン光体からの特徴的な放射に従って１つまたは複数の異なる波長スペクトルへと変換される。いくつかの実施形態において、ＬＥＤチップおよび１つまたは複数のリン光体の組合せは、概して白色の光の組合せを発する。１つまたは複数のリン光体は、黄色（例えば、ＹＡＧ：Ｃｅ）、緑色（例えば、ＬｕＡｇ：Ｃｅ）、および赤色（例えば、Ｃａｉ－ｘ－ｙＳｒｘＥｕｙＡｌＳｉＮ３）発光リン光体、ならびにそれらの組合せを含んでもよい。本明細書に説明されるようなルミフォア材料は、リン光体、シンチレータ、ルミフォアインク、量子ドット材料、昼光テープ、および同様のもののうちの１つまたは複数であってもよく、またはこれらを含んでもよい。ルミフォア材料は、任意の好適な手段、例えば、ＬＥＤの１つまたは複数の表面上への直接コーティング、１つもしくは複数のＬＥＤを被覆するように構成される封入体材料内への分散、および／または１つもしくは複数の光学もしくは支持素子上への被覆（例えば、粉体コーティング、インクジェット印刷、または同様のものによる）によって提供されてもよい。特定の実施形態において、ルミフォア材料は、ダウンコンバートまたはアップコンバートであってもよく、またダウンコンバート材料およびアップコンバート材料の両方が提供されてもよい。特定の実施形態において、異なるピーク波長を生成するように配置される複数の異なる（例えば、組成的に異なる）ルミフォア材料が、１つまたは複数のＬＥＤチップからの発光を受信するように配置されてもよい。
[00106]ＬＥＤチップのアクティブ層または領域から発せられる光は、典型的には、ランバーシアン発光パターンを有する。指向性応用の場合、内部鏡または外部反射面が、できる限り多くの光を所望の発光方向へ方向転換するために採用されてもよい。内部鏡は、単一または複数の層を含む場合がある。いくつかの多層鏡は、金属反射器層および誘電体反射器層を含み、誘電体反射器層は、金属反射器層と複数の半導体層との間に配置される。パッシベーション層が、金属反射器層と第１および第２の電気接点との間に配置されてもよく、第１の電気接点は、第１の半導体層と導電性電気通信状態に配置され、第２の電気接点は、第２の半導体層と導電性電気通信状態に配置される。いくつかの実施形態において、第１および第２の電気接点自体が、鏡層として構成されてもよい。１００％未満の反射率を呈する表面を含む単層または多層鏡の場合、一部の光は、鏡によって吸収される場合がある。加えて、アクティブＬＥＤ構造体を通じて方向転換される光は、ＬＥＤチップ内の他の層または素子によって吸収される場合がある。
[00107]本明細書で使用される場合、発光デバイスの層または領域は、その層または領域に入射する発光放射の少なくとも８０％がその層または領域を通って出現するとき、「透明」であると見なされてもよい。さらに、本明細書で使用される場合、ＬＥＤの層または領域は、その層または領域に入射する発光放射の少なくとも８０％が反射されるとき、「反射性」である、または「鏡」もしくは「反射器」を具現化すると見なされる。いくつかの実施形態において、発光放射は、ルミフォア材料ありまたはなしで、青色および／または緑色ＬＥＤなどの可視光を含む。他の実施形態において、発光放射は、非可視光を含む場合がある。例えば、ＧａＮベースの青色および／または緑色ＬＥＤの文脈では、銀（例えば、少なくとも８０％反射性）は、反射性材料と見なされる場合がある。紫外（ＵＶ）ＬＥＤの場合、適切な材料は、所望の反射率、およびいくつかの実施形態においては、高い反射率、ならびに／または、所望の吸収、およびいくつかの実施形態においては、低い吸収を提供するために選択されてもよい。特定の実施形態において、「透光性」材料は、所望の波長の発光放射の少なくとも５０％を透過するように構成される場合がある。特定の実施形態において、最初に「透光性」の材料が、灰色、暗色、または黒色粒子または材料を含む、不透明または非反射性材料などの１つまたは複数の光吸収材料の追加により、所望の波長の発光放射の５０％未満を透過する「光吸収材料」となるように変更される場合がある。
[00108]本開示は、垂直幾何構造または横幾何構造などの様々な幾何構造を有するＬＥＤチップに有用であることができる。垂直幾何構造ＬＥＤチップは、典型的には、ＬＥＤチップの対向する側面に陽極および陰極接続を含む。横幾何構造ＬＥＤチップは、典型的には、成長基板などの基板とは反対向きのＬＥＤチップの同じ側面に陽極接続および陰極接続の両方を含む。本明細書に開示される特定の実施形態は、透光性基板が露出発光表面を表すフリップチップＬＥＤデバイスの使用に関する。
[00109]１つまたは複数のＬＥＤチップを含むＬＥＤチップまたはＬＥＤパッケージは、物体、表面、またはエリアの照明を提供するために多くの異なる応用で配置されることができる。特定の応用において、異なる色のＬＥＤチップまたはＬＥＤパッケージの集まりが、ビデオディスプレイを含む、ＬＥＤディスプレイ応用のための画素として配置されてもよい。例えば、赤色、緑色、および青色ＬＥＤチップの個々の集まりが、より大きいＬＥＤディスプレイのＬＥＤ画素を形成してもよい。特定の応用において、各画素の赤色、緑色、および青色ＬＥＤチップは、複数ＬＥＤパッケージとして一緒にパッケージ化されてもよく、ＬＥＤディスプレイは、そのような複数ＬＥＤパッケージのアレイが一緒に配置されるときに形成される。この点に関して、各画素は、赤色ＬＥＤチップ、緑色ＬＥＤチップ、および青色ＬＥＤチップを含む単一のＬＥＤパッケージを含んでもよい。他の実施形態において、赤色、緑色、および青色ＬＥＤチップは、チップオンボード構成で、別々にパッケージ化されるか、または配置されてもよい。特定のＬＥＤディスプレイ応用において、ＬＥＤ画素のアレイは、タイルまたはＬＥＤモジュールとも称される場合があるパネル上に配置され、そのようなパネルのアレイは、より大きいＬＥＤディスプレイを形成するために一緒に配置される。応用に応じて、ＬＥＤディスプレイの各パネルは、異なる数のＬＥＤ画素を含んでもよい。特定の応用において、ＬＥＤディスプレイの各パネルは、６４行×６４列以上のＬＥＤ画素によって形成されるアレイを含んでもよい。特定の実施形態において、ＬＥＤディスプレイの各パネルは、約４，０００ＬＥＤ画素の水平ディスプレイ解像度、または４Ｋ解像度で構成されてもよい。より高い画面解像度がＬＥＤディスプレイに所望される応用の場合、各パネルは、互いにより密集したさらに多くの行および列のＬＥＤ画素を含んでもよい。所望の画面解像度に応じて、画素ピッチは、約３ミリメートル（ｍｍ）、または約２．５ｍｍ、または約１．６ｍｍ、または約１．５ｍｍ～約３ｍｍの範囲内、または約１．６ｍｍ～約３ｍｍの範囲内、または約１．５ｍｍ～約２．５ｍｍの範囲内であってもよい。加えて、さらに高い画面解像度を有するファインピッチＬＥＤディスプレイの場合、画素ピッチは、１ｍｍ未満、または０．８ｍｍ未満、または約０．５ｍｍ～約１ｍｍの範囲内、または特定の実施形態では約０．７ｍｍであるように構成されてもよい。
[00110]従来のビデオディスプレイ応用において、ＬＥＤ画素は、典型的には、パッシブマトリクスアドレッシングのために構成される。この点に関して、ＬＥＤ画素は、別個のドライバまたはコントローラへの電気接続を提供するパッシブインターフェース素子に結合するために配置されてもよい。例えば、直交して配置された（例えば、垂直および水平）コンダクタが、グリッドパターンで行および列を形成し、これにより、各ＬＥＤ画素の個々のＬＥＤチップは、行および列の各交差点によって画定される。多重シーケンシングは、コモン行陽極またはコモン行陰極マトリクス配置のいずれかを利用することによって、アレイ内のＬＥＤチップの数よりも少ない数のコンダクタを採用しながらアレイの各ＬＥＤチップの個々の制御を許すために使用される場合があり、輝度制御は、パルス幅変調によって提供されてもよい。このようにして、行または列のためのコンダクタは、多くのＬＥＤ画素の間で共有され、時分割多重が、それぞれ個々のＬＥＤ画素をアドレッシングするために採用される。それらのパッシブ構成に起因して、各ＬＥＤ画素は、それらのそれぞれの通信時間内しか光を発しない。ディスプレイを制御するための別個のドライバは、典型的には、別個のボードもしくはモジュール上、または各パネルの裏側に装着されるか、もしくは別の方法で搭載される印刷回路基板（ＰＣＢ）上、または画素のアレイを前側に含む共通ＰＣＢの裏側など、ディスプレイの画素から離れて配置される。以前に説明されたように、ＰＣＢには、特定のパネル上の画素の各々を駆動するためのコンデンサ、電界効果トランジスタ（ＦＥＴ）、デコーダ、マイクロコントローラ、および同様のものを含む電気デバイスが密に存在する。より高解像度のディスプレイでは、そのような電気デバイスの密度は、各パネル上の増大した数の画素に対応してより拡大する。以前に説明されたように、これは、ディスプレイ応用のためのＬＥＤパネルにより高い複雑性および費用を追加し、ドライバ電子機器がより近くに離間されるエリアにおいて熱密集を増大させることができる。パッシブマトリクスアドレッシングの場合、ＬＥＤ画素は、典型的には、パルス信号シーケンスによって駆動される。この点に関して、ＬＥＤ画素は、ディスプレイスキャンレートに応じて６０ヘルツ（Ｈｚ）または１２０Ｈｚなどの特定の周波数で素早くパルスを発する場合がある。ビデオディスプレイは、人の目に素早くパルスを発しているように見えない場合があるが、それは、画像捕捉設備により検出可能な場合があり、いくつかの場合において、干渉ビーティングが、ビデオディスプレイと他のパルスディスプレイ、またはビデオディスプレイの近くにある光源との間に存在することがある。
[00111]本明細書に開示される実施形態によると、ＬＥＤディスプレイの各ＬＥＤ画素は、アクティブマトリクスアドレッシングを用いた動作のために構成されてもよい。アクティブマトリクスアドレッシングの場合、各ＬＥＤ画素は、他のＬＥＤ画素がアドレッシングされている間、輝度もしくはグレーレベル、または色選択などの動作または駆動状態をアクティブに維持するように構成され、以て、各ＬＥＤ画素が、駆動構成に応じて、低減されたパルシングまたはパルシングなしのいずれかで、それらの駆動状態を維持することを可能にする。したがって、各ＬＥＤ画素は、パッシブマトリクスアドレッシングと関連付けられたパルス信号によってではなく、連続した駆動信号により各ＬＥＤ画素のそれぞれの動作状態を保持するように構成されてもよい。この点に関して、各ＬＥＤ画素は、メモリデバイス、およびメモリデバイスからのメモリに基づいてＬＥＤ画素の駆動条件（ｄｒｉｖｉｎｇ ｃｏｎｄｉｔｉｏｎ）または駆動条件（ｄｒｉｖｅ ｃｏｎｄｉｔｉｏｎ）を変更する能力を含む場合のあるアクティブ電気チップまたはアクティブ電気素子を含んでもよい。特定の実施形態において、連続した駆動信号は、一定のアナログ駆動電流であり、輝度レベルがパルス幅変調（ＰＷＭ）などのパルス法によって制御される場合がある他の実施形態において、連続した駆動信号は、アレイ内またはサブアレイ内の他のＬＥＤ画素の走査によって邪魔されないＰＷＭ信号を指す場合がある。特定の実施形態において、アクティブ電気チップは、数ある中でも、ドライバデバイス、信号調節または変換デバイス、メモリデバイス、デコーダデバイス、ＥＳＤ保護デバイス、熱管理デバイス、および検出デバイスのうちの１つまたは複数を含むアクティブ回路を含んでもよい。本明細書で使用される場合、用語「アクティブ電気チップ」、「アクティブ電気素子」、または「アクティブ電気構成要素」は、チップまたは構成要素内に格納される場合があるメモリまたは他の情報に基づいてＬＥＤの駆動条件を変更することができる任意のチップまたは構成要素を含む。本明細書で使用される場合、用語「アクティブＬＥＤ画素」は、上に説明されるような画素およびアクティブ電気チップを形成する１つまたは複数のＬＥＤデバイスを含む。特定の実施形態において、各ＬＥＤ画素は、上に説明されるような複数のＬＥＤチップおよびアクティブ電気素子を含むアクティブＬＥＤパッケージとして構成される単一のＬＥＤパッケージを備えてもよい。このようにして、以前に説明されたようなＬＥＤディスプレイのＬＥＤパネルの裏側に位置する別個の電気デバイスなど、ＬＥＤディスプレイに必要とされる別個の電気デバイスの数は、低減される場合がある。加えて、ＬＥＤパネルを実行するために必要とされる全体的な動作電力は、低減される場合がある。
[00112]図１Ａは、複数のアクティブＬＥＤ画素１２を含むＬＥＤディスプレイのための代表的なディスプレイパネル１０の前面の上面図である。例証されるように、複数のアクティブＬＥＤ画素１２は、ディスプレイパネル１０の前面にわたってアクティブＬＥＤ画素１２のアレイを形成するために、行および列で配置されてもよい。特定の実施形態において、アクティブＬＥＤ画素１２の各々は、入力信号を受信し、入力信号に基づいてメモリを格納し、格納されたメモリに基づいて各アクティブＬＥＤ画素１２内のＬＥＤの駆動条件を変更し、メモリが入力信号によって更新される度に駆動条件を更新する能力を含むアクティブ電気素子により構成される。特定の実施形態において、各アクティブＬＥＤ画素１２は、ＬＥＤ画素およびアクティブ電気素子を形成する複数のＬＥＤチップを含むＬＥＤパッケージを備える。図１Ｂは、図１Ａの代表的なディスプレイパネルの裏面の下面図である。すべて例証されるが、ディスプレイパネル１０は、信号を受信し、処理し、アクティブＬＥＤ画素（図１Ａの１２）に配信するように構成される追加のパッシブまたはアクティブ素子を含んでもよい。例えば、ディスプレイパネル１０は、入力信号コネクタ１４および出力信号コネクタ１６を含んでもよく、それらの各々が、数ある中でも、ビデオグラフィックスアレイ（ＶＧＡ）コネクタ、デジタルビジュアルインターフェース（ＤＶＩ）コネクタ、高精細マルチメディアインターフェース（ＨＤＭＩ（登録商標））コネクタ、またはディスプレイポートコネクタを含む、ビデオソースコネクタとして構成されてもよい。ディスプレイパネル１０は、半導体制御素子など、制御回路を含む制御素子１８を備える場合がある。制御素子１８は、入力信号コネクタ１４を介して入力信号を受信し、アクティブＬＥＤ画素のための制御信号を出力するように構成されてもよい。後でより詳細に説明されるように、各ＬＥＤ画素のアクティブ電気素子は、制御素子１８から出力される制御信号に応答して、ＬＥＤ画素内の各ＬＥＤチップの駆動条件を独立して変更するように構成される。特定の実施形態において、制御素子１８は、特定用途向け集積回路（ＡＳＩＣ）、マイクロコントローラ、プログラマブル制御素子、およびフィールドプログラマブルゲートアレイ（ＦＰＧＡ）のうちの１つまたは複数などの集積回路を備える。特定の実施形態において、複数の制御素子１８は、各ディスプレイパネル１０上で構成されるか、または各ディスプレイパネル１０に登録されてもよい。デコーダ素子２０は、制御素子１８から制御信号を受信して、アクティブＬＥＤ画素（図１Ａの１２）のための複数の信号線にルーティングするように構成されてもよい。特定の実施形態において、１つまたは複数のデジタルアナログ変換器（ＤＡＣ）２２が、アクティブＬＥＤ画素（図１Ａの１２）に到達する前に制御素子１８およびデコーダ素子２０からのデジタル信号を変換するために提供されてもよい。ディスプレイパネル１０はまた、追加のデコーダ、抵抗器、コンデンサ、またはビデオディスプレイのための他の電気素子もしくは回路を含む場合がある他のパッシブまたはアクティブ素子２４を含んでもよい。このようにして、信号コネクタ１４および１６、制御素子１８、デコーダ素子２０、ＤＡＣ２２、ならびに他のパッシブまたはアクティブ素子２４は、ディスプレイパネル１０に登録される。代替の実施形態において、ディスプレイパネル１０の裏面は、ＬＥＤ画素の別のアレイを形成する別の複数のＬＥＤパッケージを備える場合がある。この点に関して、ディスプレイパネル１０は、両面ディスプレイ応用のために構成されてもよい。そのような実施形態において、信号コネクタ１４および１６、制御素子１８、デコーダ素子２０、ＤＡＣ２２、ならびに他のパッシブまたはアクティブ素子２４のうちの少なくともいくつかは、ディスプレイパネル１０の１つまたは複数のエッジから制御信号を提供するための構成において裏面以外の場所でディスプレイパネル１０に登録されてもよい。
[00113]図２Ａ～図２Ｉは、本明細書に開示される実施形態に従う、複数のＬＥＤ２８－１～２８－３およびアクティブ電気素子３０を含むＬＥＤパッケージ２６の製造の様々な状態を例証する。特定の実施形態において、別個のＬＥＤパッケージ２６は、ディスプレイパネル（図１Ａの１０）内のアクティブＬＥＤ画素（図１Ａの１２）の各々を形成するように構成されてもよい。アクティブ電気素子３０は、アクティブ電気チップまたはアクティブ電気構成要素とも称される場合がある。図２Ａは、複数のＬＥＤ２８－１～２８－３およびアクティブ電気素子３０がサブマウント３２に搭載される、製造の特定の状態におけるＬＥＤパッケージ２６の下面図である。特に、複数のＬＥＤ２８－１～２８－３およびアクティブ電気素子３０は、サブマウント３２の第１の面３２’に搭載されてもよい。透光性ダイアタッチ材料が、搭載を促進するために複数のＬＥＤ２８－１～２８－３とサブマウント３２との間に配置されてもよい。複数のＬＥＤ２８－１～２８－３の各々は、対応する陰極コンタクト３４－１～３４－３（例えば、ｎ型接触パッド）および対応する陽極コンタクト３６－１～３６－３（例えば、ｐ型接触パッド）を含んでもよい。特定の実施形態において、複数のＬＥＤ２８－１～２８－３は、異なる光の主波長を生成する個々のＬＥＤチップを備える。例えば、ＬＥＤ２８－１は、主に緑色発光を生成するように構成されてもよく、ＬＥＤ２８－２は、主に青色発光を生成するように構成されてもよく、ＬＥＤ２８－３は、主に赤色発光を生成するために構成されてもよい。したがって、複数のＬＥＤ２８－１～２８－３は、緑色ＬＥＤチップ、青色ＬＥＤチップ、および赤色ＬＥＤチップを備える場合がある。他の実施形態においては、異なる色の組合せおよびＬＥＤの数が可能である。依然としてさらなる実施形態において、複数のＬＥＤ２８－１～２８－３の各々は、主に互いと同じである発光を生成するように構成されてもよい。他の実施形態において、複数のＬＥＤ２８－１～２８－３は、互いから独立してアドレッシング可能であってもよい複数のＬＥＤ２８－１～２８－３を形成するために共通のアクティブＬＥＤ構造体が複数のアクティブＬＥＤ構造体部分に分けられる、マイクロＬＥＤ構造体を備える場合がある。
[00114]特定の実施形態において、アクティブ電気素子３０は、信号または複数の信号を受信して、複数のＬＥＤ２８－１～２８－３の各々のＬＥＤを独立して駆動するように構成される。特定の実施形態において、アクティブ電気素子３０は、制御素子（図１Ｂの１８）などの外部ソースから受信される複数のＬＥＤ２８－１～２８－３のための１つまたは複数の動作状態を格納するように構成されるメモリ素子、チップ、または構成要素を含む。アクティブ電気素子３０は、１つまたは複数の格納された動作状態に基づいて複数のＬＥＤ２８－１～２８－３の１つまたは複数の駆動条件を変更するようにさらに構成されてもよい。特定の実施形態において、アクティブ電気素子３０は、メモリ素子によって格納される複数の動作状態に基づいて複数のＬＥＤ２８－１～２８－３の各ＬＥＤの駆動条件を独立して変更するように構成される。この点に関して、アクティブ電気素子３０は、１つまたは複数の動作状態を受信および格納し、１つまたは複数の動作状態に従って複数のＬＥＤ２８－１～２８－３の各ＬＥＤを独立して駆動するように構成されてもよい。アクティブ電気素子３０は、アクティブ電気素子３０が更新された動作状態に対応するリフレッシュまたは更新された信号を受信するまで、複数のＬＥＤ２８－１～２８－３の各ＬＥＤの動作状態を駆動および維持し続けてもよい。このようにして、アクティブ電気素子３０は、メモリ素子の一時的に格納された動作状態に従って複数のＬＥＤ２８－１～２８－３の駆動条件を変更するように構成されてもよい。したがって、複数のＬＥＤ２８－１～２８－３は、以前に説明されたように、アクティブマトリクスアドレッシングのために構成されてもよい。複数のＬＥＤ２８－１～２８－３の１つまたは複数の動作状態を素早く受信するために、アクティブ電気素子３０は、複数の接触パッド３８を含んでもよい。特定の実施形態において、複数の接触パッド３８のうちの特定の接触パッドは、１つまたは複数の信号を受信するように構成され、複数の接触パッド３８のうちの他の接触パッドは、複数のＬＥＤ２８－１～２８－３を独立して駆動またはアドレッシングするために信号を送信するように構成される。特定の実施形態において、アクティブ電気素子３０は、集積回路チップ、ＡＳＩＣ、マイクロコントローラ、またはＦＰＧＡのうちの１つまたは複数を備える。特定の実施形態において、アクティブ電気素子３０は、それがアクティブ電気素子３０内に組み込まれる様々なメモリ素子およびロジックを通じて製造された後、プログラム可能または再プログラム可能であるように構成されてもよい。この点に関して、アクティブ電気素子３０は、アクティブ電気素子３０が完全なＦＰＧＡを含まない実施形態ではプログラム可能と見なされてもよい。
[00115]サブマウント３２は、多くの異なる材料で形成されることができ、好ましい材料は電気絶縁である。好適な材料としては、限定されるものではないが、酸化アルミニウムもしくはアルミナ、ＡｌＮなどのセラミック材料、またはポリイミド（ＰＩ）およびポリフタラミド（ＰＰＡ）のような有機絶縁体が挙げられる。他の実施形態において、サブマウント３２は、ＰＣＢ、サファイア、Ｓｉ、または任意の他の好適な材料を含むことができる。ＰＣＢ実施形態の場合、標準ＦＲ－４ＰＣＢ、ビスマレイミド・トリアジン（ＢＴ）、もしくは関連材料、メタルコアＰＣＢ、または任意の他のタイプのＰＣＢなど、異なるＰＣＢタイプを使用することができる。特定の実施形態において、サブマウント３２は、複数のＬＥＤ２８－１～２８－３からの発光がサブマウント３２を通過することができるように透光性材料を備える。この点に関して、複数のＬＥＤ２８－１～２８－３の各々の発光面は、サブマウント３２に搭載されてもよい。サブマウント３２のための好適な透光性材料は、ガラス、サファイア、エポキシ、およびシリコーンを含む。サブマウント３２が透光性サブマウントである特定の実施形態において、サブマウント３２は、スーパーストレートと称される場合がある。用語「スーパーストレート」は、部分的に、ＬＥＤチップの成長もしくは搬送基板またはＬＥＤパッケージ２６のための異なるサブマウントなどの、半導体発光デバイスの一部であってもよい他の基板との混同を避けるために本明細書で使用される。用語「スーパーストレート」は、それが説明する構造体の配向、場所、および／または組成を制限することは意図されない。特定の実施形態において、サブマウント３２は、透光性スーパーストレートを備える場合があり、ＬＥＤパッケージ２６は、別のサブマウントがなくてもよい。他の実施形態において、サブマウント３２は、透光性スーパーストレートを備える場合があり、ＬＥＤパッケージ２６は、追加のサブマウントを備え、複数のＬＥＤ２８－１～２８－３は、サブマウント３２と追加のサブマウントとの間に配置される。
[00116]図２Ｂは、図２Ａの断面線Ａ－Ａに沿って見た断面図である。例証されるように、ＬＥＤ２８－１は、サブマウント３２の第１の面３２’に搭載される。したがって、ＬＥＤ２８－１からの発光は、サブマウント３２の第２の面３２’’がＬＥＤパッケージ２６の一次出光面として構成されるように、サブマウント３２を通過するように構成されてもよい。とりわけ、ＬＥＤ２８－１の陽極コンタクト３６－１および陰極コンタクト（３４－１）は、サブマウント３２に対してＬＥＤ２８－１の反対側に配置される。この点に関して、ＬＥＤ２８－１からの発光は、互いに作用すること、または陽極コンタクト３６－１および陰極コンタクト（３４－１）によって吸収されることなく、サブマウントを通過して反対面３２”から外へ出る場合がある。図２Ｂにおける断面図の配向は、サブマウント３２の第２の面３２’’が一次発光面として構成されることを例証することが意図されるが、中間製造ステップの間、図２Ｂの配向およびその後の断面製造図は、ＬＥＤ２８－１がサブマウント３２の上に順次に組み立てられるように１８０度回転される場合がある。
[00117]図２Ｃは、封入層４０および複数の導電性トレース４２－１～４２－７が形成されている、製造のその後の状態における図２ＡのＬＥＤパッケージ２６の下面図である。図２Ｄは、電気コネクタ４４が見えている、図２Ｃの断面線Ｂ－Ｂに沿って見た断面図である。封入層４０および複数の導電性トレース４２－１～４２－７の形成の前に、複数の電気コネクタ４４が、複数のＬＥＤ２８－１～２８－３の各々の陰極コンタクト３４－１～３４－３および陽極コンタクト３６－１～３６－３の上に形成されてもよい。複数の電気コネクタ４４はまた、アクティブ電気素子３０の複数の接触パッド３８の上に形成されてもよい。特定の実施形態において、複数の電気コネクタ４４は、数ある中でも、金属バンプボンド、金属パッド、金属ワイヤ、金属相互接続、および金属台座のうちの少なくとも１つを含んでもよい。複数の電気コネクタ４４は、ワイヤバンプボンディング、ソルダバンピング、めっき、後に金属で充填されるビアのレーザ穴あけ、または他の金属化形成技術を含むが、これらに限定されない、様々な方法により形成されてもよい。電気コネクタ４４は、部品組み立て前、ＬＥＤ２８－１～２８－３のダイ装着後、または様々なプロセス構成に応じて他の製造ステップにおいて、ウェハレベルで形成されてもよい。複数の電気コネクタ４４の形成後、封入層４０は、複数のＬＥＤ２８－１～２８－３およびアクティブ電気素子３０を被覆するためにブランケット堆積されてもよい。特定の実施形態において、封入層４０は、複数の電気コネクタ４４をさらに被覆してもよい。封入層４０は、複数のＬＥＤ２８－１～２８－３の各ＬＥＤの外周縁または側縁を囲むように構成されてもよい。図２Ｄに例証されるように、封入層４０は、複数のＬＥＤ２８－１～２８－３の各ＬＥＤの底面の少なくとも一部分を被覆してもよい。封入層４０はまた、アクティブ電気素子３０の外周縁または側縁を囲むように構成されてもよい。そのような実施形態において、封入層４０の一部分が除去されて複数の電気コネクタ４４の露出面が形成されるように、除去ステップが、その後、封入層４０に対して適用されてもよい。除去ステップは、複数の電気コネクタ４４を露出するために、封入層４０を研削、ラッピング、またはポリッシングすることなど、平坦化プロセスを含んでもよい。複数の電気コネクタ４４がレーザ穴あけされたビアまたはマイクロビアを備える実施形態では、除去ステップは必要とされない場合がある。
[00118]封入層４０は、被覆または分注プロセスによって適用または堆積されてもよい。特定の実施形態において、封入層４０は、シリコーン、エポキシ、および、数ある中でも、ポリカーボネート、脂肪族ウレタン、またはポリエステルなどの熱可塑性物質のうちの１つまたは複数を含んでもよい。封入層４０は、複数のＬＥＤ２８－１～２８－３から出力される光を変更または制御するように構成されてもよい。例えば、封入層４０は、複数のＬＥＤ２８－１～２８－３の間を進む一部の光を吸収する場合がある、灰色、暗色、または黒色材料などの不透明または非反射性材料を含んでもよく、以て、サブマウント３２を通過する複数のＬＥＤ２８－１～２８－３の発光の間のコントラストを向上させる。特定の実施形態において、封入層４０は、シリコーンまたはエポキシなどのバインダ中に懸濁される光吸収粒子を含んでもよい。光吸収粒子は、炭素、ケイ素、または金属粒子もしくはナノ粒子のうちの少なくとも１つを含んでもよい。特定の実施形態において、光吸収粒子は、バインダ中に懸濁されるとき、封入層４０の主に黒いまたは暗い色を提供する主に黒い色を含む。所望の応用に応じて、封入層４０は、透明または透光性として構成されてもよく、または封入層４０は、封入層４０の主に白い色を形成する、溶融シリカ、ヒュームドシリカ、または二酸化チタン（ＴｉＯ２）粒子などの光反射または光方向転換材料を含んでもよい。他の粒子またはフィルタが、封入層４０の機械的、熱的、光学的、または電気的性質を強化するために使用されてもよい。特定の実施形態において、封入層４０は、様々な機械的、熱的、光学的、または電気的性質を有する複数の層を含んでもよい。
[00119]電気コネクタ４４の表面が封入層４０を通じて露出された後、複数の導電性トレース４２－１～４２－７が、封入層４０（例えば、図２Ｄに例証される配向では、封入層４０の底面）の上に形成され、導電性トレース４２－４～４２－７のうちの特定のものが、特定の電気コネクタ４４の露出面により、複数のＬＥＤ２８－１～２８－３に電気的に接続される。複数の導電性トレース４２－１～４２－７のうちの特定のものは、アクティブ電気素子３０の複数の接触パッド３８と各ＬＥＤ２８－１～２８－３の陰極コンタクト３４－１～３４－３および陽極コンタクト３６－１～３６－３との間に導電通路を提供するように構成されてもよい。図２Ｃに例証されるように、導電性トレース４２－１、４２－２、および４２－３は、アクティブ電気素子３０に電気的に接続されるが、複数のＬＥＤ２８－１～２８－３のいずれにも電気的に接続されない。この点に関して、導電性トレース４２－１、４２－２、および４２－３は、外部ソース（図１Ｂの制御素子１８など）からアクティブ電気素子３０へ信号を供給するように構成されてもよい。とりわけ、図２Ｃ内の導電性トレース４２－７は、アクティブ電気素子３０と複数のＬＥＤ２８－１～２８－３の各々の陽極コンタクト３６－１～３６－３との間に導電通路を提供するように構成される。この点に関して、複数のＬＥＤ２８－１～２８－３は、コモン陽極制御のために構成されてもよい。他の実施形態において、複数の導電性トレース４２－１～４２－７および複数のＬＥＤ２８－１～２８－３は、コモン陰極制御のために構成されてもよい。
[00120]図２Ｅは、追加の封入層４６および複数のパッケージボンドパッド４８－１～４８－４が形成されている、製造のその後の状態における図２ＣのＬＥＤパッケージ２６の下面図である。図２Ｆは、図２Ｅの断面線Ｃ－Ｃに沿って見た断面図である。図２Ｇは、追加の電気コネクタ５０が見えている、図２Ｅの断面線Ｄ－Ｄに沿って見た断面図である。追加の封入層４６および複数のパッケージボンドパッド４８－１～４８－４の形成の前に、複数の追加の電気コネクタ５０が、導電性トレース４２－１、４２－２、４２－３、および４２－７の上に形成され、またこれと電気接続状態にあってもよい。追加の電気コネクタ５０は、以前に説明された電気コネクタ４４と同様にして構成および形成されてもよい。特定の実施形態において、追加の電気コネクタ５０は、介在する導電性トレースなしに、電気コネクタ４４上に形成されてもよい。代替的に、追加の封入層４６が、まず適用されてもよく、追加の電気コネクタ５０のためのビアもしくは開口部が、レーザ穴あけなどの選択的除去ステップによって続いて形成されてもよい。同様にして、選択的除去ステップはまた、以前に説明された電気コネクタ４４のための開口部を形成するために使用されてもよい。追加の封入層４６が、次いで、複数の導電性トレース４２－１～４２－７の底面ならびに追加の電気コネクタ５０を被覆するためにブランケット堆積されてもよい。追加の封入層４６は、以前に説明された封入層４０と同様にして構成および形成されてもよい。とりわけ、追加の封入層４６はまた、複数の導電性トレース４２－１～４２－７によって被覆されない封入層４０の部分に形成されてもよい。この点に関して、封入層４０および追加の封入層４６は、複数の導電性トレース４２－１～４２－７の少なくともいくつかの部分が封入層４０、４６内に埋め込まれるように、連続的である封入層４０、４６を一緒に形成してもよい。追加の封入層４６の形成の後、以前に説明されたような除去ステップ（例えば、平坦化）が、複数の追加の電気コネクタ５０の露出面を形成するために適用されてもよい。複数のパッケージボンドパッド４８－１～４８－４が、次いで、追加の封入層４６の底面に形成され、追加の電気コネクタ５０と電気通信状態にあってもよい。この点に関して、パッケージボンドパッド４８－１～４８－４は、ＬＥＤパッケージ２６に対して外部である信号を受信するように構成される。特定の実施形態において、パッケージボンドパッド４８－１～４８－４は、外部信号（例えば、図１Ｂの制御素子１８からの）を受信するために、別の表面（例えば、電気トレースまたは他のタイプの信号線を含むＬＥＤパネルの搭載面）に搭載および接着されるように構成される。例証されるように、パッケージボンドパッド４８－４は、特定の追加の電気コネクタ５０および導電性トレース４２－１を含む電気通路によって、アクティブ電気素子３０に電気的に接続される。同様にして、パッケージボンドパッド４８－３は、異なる追加の電気コネクタ５０および導電性トレース４２－２を含む異なる電気通路によって、アクティブ電気素子３０に電気的に接続される。パッケージボンドパッド４８－２は、異なる追加の電気コネクタ５０および導電性トレース４２－３を含む異なる電気通路によって、アクティブ電気素子３０に電気的に接続される。とりわけ、パッケージボンドパッド４８－１は、コモン陽極制御のための構成で、異なる追加の電気コネクタ５０および導電性トレース４２－７によってＬＥＤ２８－１～２８－３の各々の陽極コンタクト３６－１～３６－３に電気的に接続される。以前に説明されたように、ＬＥＤパッケージ２６は、コモン陰極制御が複数の導電性トレース４２－１～４２－７のルーティングを再編成するように構成されることができる。ソルダマスクまたは他の絶縁層もしくは材料などの追加の層が、パッケージボンドパッド４８－１～４８－４の設置面積をさらに線引きし、ＰＣＢ上に組み立てられる、または搭載されるときにソルダ材料の短絡を防ぐために、追加の封入層４６およびパッケージボンドパッド４８－１～４８－４の選択されたエリアに適用されてもよい。特定の実施形態において、複数の追加の封入層４６および少なくとも１つの追加の電気トレースが、パッケージボンドパッド４８－１～４８－４が形成される前に、同様にして形成されてもよい。このようにして、電気トレースの追加の層は、ＬＥＤパッケージ２６のためにより多くの導電通路および接続を提供するために、積層されるか、または複数の追加の封入層４６と交互になっていてもよい。
[00121]図２Ｈは、図２ＥのＬＥＤパッケージ２６の簡略上面図である。動作中、図２Ｈによって例証される図は、ＬＥＤパッケージ２６の一次出光面５２を表す。複数のＬＥＤ２８－１～２８－３は、したがって、サブマウント３２（例えば、透光性サブマウントまたは透光性スーパーストレート）を通過する発光を提供するためにサブマウント３２の下に構成される。アクティブ電気素子３０もまた、サブマウント３２の下に構成され、以前に説明されたようなすべての電気接続および導電通路は、したがって、アクティブ電気素子３０の下に、および一次出光面５２に対して複数のＬＥＤ２８－１～２８－３の下に配置される。したがって、複数のＬＥＤ２８－１～２８－３から生成される光は、サブマウント３２を通過し、電気接続、導電通路、またはＬＥＤパッケージ２６内の他の素子への低減された損失または吸収を伴って一次出光面５２から外へ出る場合がある。特定の実施形態において、複数のＬＥＤ２８－１～２８－３は、ビデオディスプレイ応用のためのＬＥＤ画素アレイを形成するために他のＬＥＤパッケージと組み合わされることができるＬＥＤパッケージ２６のためのＬＥＤ画素を形成する。
[00122]図２Ｉは、図２ＥのＬＥＤパッケージ２６の簡略下面図である。動作中、図２Ｉによって例証される下面図は、ＬＥＤパッケージ２６の主要搭載面５４を表す。この点に関して、ＬＥＤパッケージ２６は、パッケージボンドパッド４８－１～４８－４が、外表面に提供される電気通信線に接着またははんだ付けされるように、外表面（例えば、ビデオディスプレイのパネルまたはＰＣＢ）に搭載されるように構成される。特定の実施形態において、少なくとも１つのパッケージボンドパッド４８－１は、外表面に対するＬＥＤパッケージ２６の極性および搭載位置を伝えるように構成される、切り込み、異なる形状、または他の形態の識別子など、識別子５６を備える場合がある。
[00123]図３Ａは、導電性トレース６０－１～６０－４の部分が、ＬＥＤパッケージ５８のためのパッケージボンドパッド６２－１～６２－４を形成する、複数の導電性トレース６０－１～６０－７を含む代表的なＬＥＤパッケージ５８の下面図である。図３Ｂは、図３Ａの断面線Ｅ－Ｅに沿って見た断面図である。ＬＥＤパッケージ５８は、以前に説明されたように、サブマウント３２、封入層４０、陰極コンタクト３４－１～３４－３および陽極コンタクト３６－１～３６－３を伴う複数のＬＥＤ２８－１～２８－３、ならびに接触パッド３８を伴うアクティブ電気素子３０を含んでもよい。以前に説明されたように、陰極コンタクト３４－１～３４－３、陽極コンタクト３６－１～３６－３、および接触パッド３８を露出するために封入層４０を平坦化した後、複数の導電性トレース６０－１～６０－７は、図２Ｃの複数の導電性トレース４２－１～４２－７と同様にして封入層４０上に形成される。図３Ａに例証されるように、特定の導電性トレース６０－１～６０－４の部分は、ＬＥＤパッケージ５８にわたるより広い面積を伴って構成される。ソルダマスクなどの絶縁材６４が、次いで、導電性トレース６０－１～６０－７の部分の上に形成される。とりわけ、絶縁材６４は、導電性トレース６０－１～６０－７のすべてにわたって全体的に延在するわけではない。特に、導電性トレース６０－１～６０－４の部分は、ＬＥＤパッケージ５８のパッケージボンドパッド６２－１～６２－４を形成するために絶縁材６４によって被覆されない。この点に関して、パッケージボンドパッド６２－１～６２－４は、別の表面に接着またははんだ付けされてもよく、絶縁材６４が、導電性トレース６０－１～６０－７のうちの異なるもの同士の電気的短絡を防いでもよい。
[00124]図４は、１つまたは複数のＬＥＤ２８－１およびアクティブ電気素子３０がＬＥＤパッケージ６６の第１の水平面Ｐ１に沿って搭載される構成を例証するＬＥＤパッケージ６６の断面図である。図４では、ＬＥＤ２８－１のみが例証されるが、ＬＥＤパッケージ６６は、図４のＬＥＤ２８－１と同様にして搭載される複数のＬＥＤを含んでもよいということを理解されたい。例証されるように、ＬＥＤ２８－１およびアクティブ電気素子３０は、サブマウント３２の搭載面によって画定される第１の水平面Ｐ１に沿って搭載または接着される。いくつかの実施形態において、ＬＥＤ２８－１およびアクティブ電気素子３０は、サブマウント３２に対する異なる厚さまたは高さなど、異なる寸法を含んでもよい。加えて、異なる厚さの接着層が、ＬＥＤ２８－１およびアクティブ電気素子３０をそれぞれサブマウント３２に接着するために提供されてもよい。ＬＥＤ２８－１およびアクティブ電気素子３０を第１の水平面Ｐ１に沿って接着した後、電気コネクタ４４、封入層４０、追加の電気コネクタ５０、導電性トレース４２－１～４２－３、追加の封入層４６、およびパッケージボンドパッド４８－１が、以前に説明されたように形成されてもよい。
[00125]図５は、１つまたは複数のＬＥＤ２８－１が第１の水平面Ｐ１に沿って搭載され、アクティブ電気素子３０がＬＥＤパッケージ６８の第１の水平面Ｐ１とは異なる第２の水平面Ｐ２に沿って搭載される構成を例証するＬＥＤパッケージ６８の断面図である。図５では、ＬＥＤ２８－１のみが例証されるが、ＬＥＤパッケージ６８は、図５のＬＥＤ２８－１と同様にして搭載される複数のＬＥＤを含んでもよいということを理解されたい。例証されるように、ＬＥＤ２８－１は、サブマウント３２の搭載面によって画定される第１の水平面Ｐ１に沿って搭載または接着される。電気コネクタ４４、封入層４０、および複数の導電性トレース４２－１～４２－３が、次いで、以前に説明されたように形成される。アクティブ電気素子３０が、次いで、ＬＥＤ２８－１と反対である複数の導電性トレース４２－１～４２－３の面によって画定される第２の水平面Ｐ２に沿って搭載される。このようにして、複数の導電性トレース４２－１～４２－２は、これにより、ＬＥＤ２８－１とアクティブ電気素子３０との間に配置される。追加の電気コネクタ５０、追加の封入層４６、およびパッケージボンドパッド４８－１が、以前に説明されたように、続いて形成されてもよい。とりわけ、アクティブ電気素子３０は、この構成では、追加の封入層４６に少なくとも部分的に埋め込まれてもよい。したがって、追加の封入層４６、および追加の電気コネクタ５０のうちの少なくとも１つは、以前に説明された実施形態のものよりも大きい厚さを含んでもよい。特定の実施形態において、追加の封入層４６は、第２のサブマウントを備える場合があり、アクティブ電気素子３０は、第２のサブマウント内に埋め込まれるか、またはそれに搭載されるかのいずれかである。そのような配置は、チップスケール構成と称される場合がある。
[00126]図６は、１つまたは複数のＬＥＤ２８－１およびアクティブ電気素子３０がサブマウント３２の対向する面に搭載される構成を例証するＬＥＤパッケージ７０の断面図である。図６では、ＬＥＤ２８－１のみが例証されるが、ＬＥＤパッケージ７０は、図６のＬＥＤ２８－１と同様にして搭載される複数のＬＥＤを含んでもよいということを理解されたい。例証されるように、複数の導電性トレース４２－１、４２－２は、サブマウント３２の第２の面３２’’に形成され、追加の電気トレース７１－１、７１－２は、サブマウント３２の第１の面３２’に形成される。ＬＥＤ２８－１は、電気コネクタ４４により導電性トレース４２－１、４２－２に搭載または接着され、アクティブ電気素子３０は、追加の電気コネクタ５０により追加の電気トレース７１－１、７１－２に搭載または接着される。封入層４０は、ＬＥＤ２８－１およびサブマウント３２の第２の面３２’’の上に形成される。特定の実施形態において、封入層４０の一部は、ＬＥＤパッケージ７０の一次出光面５２を形成する。以前に説明されたように、封入層４０は、ＬＥＤ２８－１とＬＥＤパッケージ７０に搭載されてもよい他のＬＥＤとの間の向上されたコントラストを提供するために、黒色材料を含んでもよい。特定の実施形態において、別の層または封入層４０の延長が、ＬＥＤ２８－１の封入を提供するためにＬＥＤ２８－１の上に延在してもよい。そのような実施形態において、ＬＥＤ２８－１の上の他の層または封入層４０の延長は、透光性材料、追加の層、またはテクスチャを含んでもよい。追加の封入層４６は、アクティブ電気素子３０のために封入を提供するためにサブマウント３２の第１の面３２’に形成されてもよい。この点に関して、追加の封入層４６は、サブマウント３２の第１の面３２’全体にわたって延在する場合とそうでない場合とがある。とりわけ、追加の封入層４６によって被覆されない追加の導電性トレース７１－２の部分が、以前に説明されたように、パッケージボンドパッド４８を形成してもよい。外表面への接着を促進するために、導電接着材料７２は、アクティブ電気素子３０および追加の封入材料４６よりも大きいか、それとほぼ同じ厚さである、サブマウント３２に対する厚さを含んでもよい。導電性トレース４２－２と追加の導電性トレース７１－１との間に電気通信を提供するために、金属スラグ、ビア、またはトレースなどの１つまたは複数の導電インターコネクト７３が、図６に例証されるようなサブマウント３２を通じて提供されてもよく、または導電インターコネクト７３が、サブマウント３２の側縁に巻き付いてもよい。
[00127]図７は、本明細書に開示される実施形態に従う複数のＬＥＤ画素を含むＬＥＤパッケージ７４の下面図である。ＬＥＤパッケージ７４は、図２ＥのＬＥＤパッケージ２６と同様であるが、互いから離間され、同じＬＥＤパッケージ７４内に一緒にパッケージ化される複数のＬＥＤ画素をそれぞれ形成する複数のＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３を含む。例証されるように、ＬＥＤチップ７５－１～７５－３は、第１のＬＥＤ画素を形成し、ＬＥＤチップ７６－１～７６－３は、第２のＬＥＤ画素を形成し、ＬＥＤチップ７７－１～７７－３は、第３のＬＥＤ画素を形成し、ＬＥＤチップ７８－１～７８－３は、第４のＬＥＤ画素を形成する。特定の実施形態において、各ＬＥＤ画素は、赤色ＬＥＤチップ、青色ＬＥＤチップ、および緑色ＬＥＤチップを備える。ＬＥＤパッケージ７４は、以前に説明されたように、複数の画素、複数の導電性トレース４２－１～４２－１６、および複数のパッケージボンドパッド４８－１～４８－４と電気的に接続するように構成されるアクティブ電気素子３０’をさらに含む。とりわけ、ＬＥＤパッケージ７４は、単一画素ＬＥＤパッケージ（例えば、図２ＨのＬＥＤパッケージ２６）について以前に説明されたものと同じ数のパッケージボンドパッド４８－１～４８－４で構成されてもよい。例証されるように、ＬＥＤパッケージ７４は、供給電圧（Ｖｄｄ）、接地（Ｖｓｓ）、色選択信号、輝度レベル（またはグレーレベル）信号、アナログ信号、符号化された色選択信号、符号化された輝度レベル選択信号、デジタル信号、クロック信号、および非同期データ信号など、後でより詳細に説明されるような、入力信号または接続の様々な組合せを受信するために構成される４つのパッケージボンドパッド４８－１～４８－４を備える。以て、アクティブ電気素子３０’は、４つの入力／出力および電力接続を備えるが、アクティブ電気素子３０’は、後に説明されるように、複数のＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３の各ＬＥＤチップの駆動条件を独立して変更するように構成される。とりわけ、導電性トレース４２－１は、コモン陽極制御のためにＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３の各々の陽極に電気的に接続されてもよい。導電性トレース４２－１はまた、パッケージボンドパッド４８－１とアクティブ電気素子３０’との間に電気的に接続される。導電性トレース４２－２は、パッケージボンドパッド４８－４とアクティブ電気素子３０’との間に電気的に接続され、導電性トレース４２－９は、パッケージボンドパッド４８－３とアクティブ電気素子３０’との間に電気的に接続され、導電性トレース４２－１０は、パッケージボンドパッド４８－２とアクティブ電気素子３０’との間に電気的に接続される。他の実施形態において、ＬＥＤパッケージ７４は、以前に説明されたように、コモン陰極制御のために構成されてもよい。ＬＥＤパッケージ７４内の増大した数のＬＥＤ画素との電気通信を提供するために、アクティブ電気素子３０’は、増大した数の導電性トレース４２－１～４２－１６との通信のために増大した数の接触パッド３８を備える場合がある。接触パッド３８のうちの４つは、以前に説明されたように、パッケージボンドパッド４８－１～４８－４に電気的に接続され、残りの接触パッド３８は、ＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３のうちの異なるものに電気的に接続される。ＬＥＤパッケージ７４が低減された数の入力信号接続で複数のＬＥＤ画素を制御するために、アクティブ電気素子３０は、入力通信信号を受信し、部分画素選択関数を実施して、ＬＥＤ画素の各々のＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３の各々に別個に動作状態を独立して通信するように構成される回路を含んでもよい。この点に関して、複数のＬＥＤパッケージ７４が、ディスプレイ応用のためのＬＥＤ画素のアレイを形成するために一緒に配置されるとき、結果として生じるディスプレイは、各ＬＥＤパッケージが単一ＬＥＤ画素のみを備える同様のサイズのディスプレイと比較して、低減された数のＬＥＤパッケージ７４を有することになる。この点に関して、外部ソース（例えば、図１Ｂの制御素子１８）とＬＥＤ画素との間の通信信号の総数は低減されてもよい。単一画素の実施形態（例えば、図２Ｅ）と同様に、通信信号のルーティングのほぼ無限の組合せは、１つまたは複数の金属トレースが図３Ａおよび図３Ｂについて以前に説明されたものと同じ平面に沿って構成される単純な変異形を含め、本開示の範囲内である。
[00128]図８は、本明細書に開示される実施形態に従うアクティブ電気素子３０（または図７のアクティブ電気素子３０’）の構成要素を例証するブロック概略図である。以前に説明されたように、アクティブ電気素子３０は、ＬＥＤパッケージへと組み込まれて、対応するＬＥＤディスプレイのためのアクティブマトリクスアドレッシングを可能にしてもよい。アクティブ電気素子３０は、外部ソース（例えば、図１Ｂの制御素子１８）から入力信号を受信し、ＬＥＤパッケージ内の１つまたは複数のＬＥＤのための駆動条件を独立して保持および／または変更するように構成される。後でより詳細に説明されるように、入力信号は、アナログ、デジタル、またはアナログおよびデジタル形式の組合せで、単一の通信線または複数の通信線を含んでもよい。特定の実施形態において、アクティブ電気素子３０は、揮発性および不揮発性メモリ素子のうちの１つまたは複数を含む場合があるメモリ素子８０を備える。メモリ素子８０は、数ある中でも、双極トランジスタ、電界効果トランジスタ、インバータ、論理ゲート、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、プログラマブルリードオンリメモリ（ＰＲＯＭ）、消去可能なプログラマブルリードオンリメモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、演算増幅器、コンデンサ、およびルックアップテーブルのうちの１つまたは複数を備える場合がある。特定の実施形態において、メモリ素子８０は、サンプルアンドホールド回路、ラッチ回路、およびフリップフロップ回路のうちの少なくとも１つを備える。特定の実施形態において、メモリ素子８０は、入力信号に基づいて１つまたは複数のＬＥＤの動作状態を格納するように構成される揮発性メモリ素子を備える。動作中、更新された入力信号がアクティブ電気素子３０によって受信される度に、揮発性メモリ素子は、１つまたは複数のＬＥＤの新規の動作状態により更新され、１つまたは複数のＬＥＤは、これに応じて、新規の動作状態に従って活性化および保持される。この点に関して、揮発性メモリ素子は、一時的な動作状態を格納するように構成されてもよく、アクティブ電気素子３０は、以て、一時的に格納された動作状態に従って１つまたは複数のＬＥＤの駆動条件を変更するように構成される。特定の実施形態において、揮発性メモリ素子は、加えて、較正因子、またはゲインなどの電気伝達関数など、一時的とは見なされない場合がある他の状態または条件を格納するように構成されてもよい。この点に関して、一時的な動作状態および非一時的な状態または条件のうちの１つまたは複数は、１つまたは複数のＬＥＤのための駆動条件を生成するためにまとめて使用されてもよい。特定の実施形態において、メモリ素子８０は、１つまたは複数のＬＥＤの動作状態を変更するために同様に使用される場合がある予め設定されたデータまたは情報を格納するように構成される不揮発性メモリ素子を備える。ルックアップテーブルまたはハッシュテーブルなどの不揮発性メモリ素子が、ＬＥＤパッケージの動作条件または環境に基づいて動作状態を変更するために提供されてもよい。例えば、ＬＥＤパッケージの動作温度を監視する、図８に示されるような熱管理素子が、アクティブ電気素子３０内に埋め込まれてもよく、また１つまたは複数のＬＥＤの動作状態は、これに応じて、不揮発性メモリ素子によって格納される値との動作温度の比較に基づいて調整されてもよい。特定の実施形態において、熱管理素子は、温度センサ、または外部温度センサからの温度センサ入力を含む。他の実施形態において、光センサからの周囲光レベル情報が、１つまたは複数のＬＥＤの輝度レベルを変更するために、不揮発性メモリ素子に格納された値と比較されてもよい。さらなる実施形態において、不揮発性メモリ素子は、ディスプレイのＬＥＤまたはＬＥＤ画素についての、既定の位置設定データ、または後でプログラムされる位置設定データを含む、位置設定データを格納するようにプログラムされてもよい。位置設定は、ＬＥＤディスプレイの設置前または後にプログラムされてもよい。位置設定は、個々のＬＥＤチップ、ＬＥＤ画素を含む個々のＬＥＤパッケージ、およびＬＥＤディスプレイをまとめて形成する場合がある個々のＬＥＤパネルのための位置設定を含んでもよい。この点に関して、共通制御線が、２つ以上のＬＥＤ、ＬＥＤ画素、またはＬＥＤパッケージに接続されてもよく、位置設定は、入力信号を解釈し、共通制御線によって接続される意図したＬＥＤのみを駆動するために使用されてもよい。
[00129]アクティブ電気素子３０は、加えて、入力信号とアクティブ電気素子３０内の他の構成要素との間に構成される１つまたは複数のＥＳＤ保護素子を備える場合がある。特定の実施形態において、デコーダまたは制御論理素子が、入力信号のうちの１つまたは複数を受信し、これを出力信号の固有の組合せへと変換するために、アクティブ電気素子３０内に提供され、この出力信号の固有の組合せは、１つまたは複数のＬＥＤの異なる動作状態を変更するために使用される。特に、デコーダまたは制御論理素子は、揮発性メモリ素子内に格納され、定期的に更新される場合がある出力信号の組合せを出力してもよい。揮発性メモリ素子が更新される度に、１つまたは複数のＬＥＤの動作状態は、ドライバ素子８２を介して変更または更新される。特定の実施形態において、デコーダ素子は、１つもしくは複数のＬＥＤのための行もしくは列選択情報、またはＬＥＤの各々のための輝度もしくはグレーレベルを提供するように構成される。複数のＬＥＤ画素を含むＬＥＤパッケージ構成の場合、デコーダ素子は、ＬＥＤパッケージ内の画素または部分画素選択をメモリ素子８０に提供するように構成されてもよい。デコーダ素子は、プログラミング、設定点情報、または較正情報をメモリ素子８０に提供するように構成されてもよい。特定の実施形態において、デコーダ素子は、共有された制御線上の特定の画素のための既定の位置設定を復号することによって、制御線を共有する特定の画素を選択するように構成されてもよいため、特定の画素のみが制御信号に反応することになる。既定の位置設定は、不揮発性メモリ素子などのメモリ素子８０内にプログラムされ、格納されてもよい。特定の実施形態において、ドライバ素子８２（またはバッファ素子）は、ソースドライバ素子、シンクドライバ素子、またはソースドライバ素子およびシンクドライバ素子の両方を備える。ソースドライバ素子は、典型的には、ＬＥＤがコモン陰極制御のために構成されるときに使用され、シンクドライバは、典型的には、ＬＥＤがコモン陽極制御のために構成されるときに使用される。特定の実施形態において、ソースドライバおよびシンクドライバは、アクティブ電気素子３０内に含まれてもよく、したがって、ソースドライバおよびシンクドライバは、１つまたは複数のＬＥＤを制御するために差動電圧出力を提供するように構成されてもよい。特定の実施形態において、アクティブ電気素子３０はまた、制御信号を、それらがソースドライバまたはシンクドライバによって受信される前に、変換（ｃｏｎｖｅｒｔ）、操作、または別途変換（ｔｒａｎｓｆｏｒｍ）するように構成される１つまたは複数の信号調節素子を含んでもよい。信号調節素子は、ガンマ補正などの応用のためにアナログ信号またはデジタル信号を変換するように、または他の非線形伝達関数を適用するように構成されてもよい。特定の実施形態において、デコーダ／制御論理は、信号調節素子に直接通信され、他の実施形態において、デコーダ／制御論理は、デジタル領域内の信号調節素子のタスクまたは関数を仮定する。そのような実施形態において、信号調節素子は、デコーダ／制御論理がタスクを仮定するとき、単純にワイヤを備えることができる。信号調節素子は、メモリ素子８０を出る信号がドライバ素子８２に到達する前に変換または操作されてもよいように、メモリ素子８０とドライバ素子８２との間に構成されるか、または電気的に接続されてもよい。信号調節素子は、入力信号がメモリ素子８０に到達する前に変換または操作されてもよいように、入力信号とメモリ素子８０との間に構成されるか、または電気的に接続されてもよい。アクティブ電気素子３０の様々な素子の分割が他の方式で行われることができるため、様々な他の配置が企図される。例えば、デコーダ／制御論理は、信号調節およびメモリ素子と一緒に単一のプロセッサユニットと見なされることがある。加えて、アクティブ電気素子３０は、特定の応用に応じて、複数のＥＳＤ素子、および／または複数のデコーダ／制御論理素子、および／または複数のメモリ素子８０、および／または複数の信号調節素子、および／または複数の熱管理素子、および／または複数のドライバ素子８２を備える場合がある。デコーダ／制御論理素子、メモリ素子８０、信号調節素子、熱管理素子、およびドライバ素子の各々は、ソフトウェアおよびファームウェアおよび同様のものを含む、アナログ素子、デジタル素子、およびアナログおよびデジタル素子の組合せとして構成されることができる。
[00130]図９は、本明細書に開示される実施形態に従うアクティブ電気素子３０の構成要素を例証するブロック概略図である。図９において、アクティブ電気素子３０は、ＥＳＤ保護素子、デコーダ／制御論理、揮発性メモリ素子、不揮発性メモリ素子、および熱管理素子を含む、図８について以前に説明されたものと同じ構成要素のうちの多くを含んでもよい。図９にさらに示されるように、揮発性メモリ素子の出力は、ＬＥＤ（ＬＥＤ１～ＬＥＤ３）の各々のための別個の信号線８４－１～８４－３へと分かれてもよい。別個の信号線８４－１～８４－３の各々は、以前に説明されたような、信号調節素子、ソースドライバ素子、およびシンクドライバ素子の異なるものを含んでもよい。この点に関して、ＬＥＤ（ＬＥＤ１～ＬＥＤ３）の各々は、アクティブ電気素子３０に入る１つまたは複数の制御信号に基づいて独立して駆動および変更されてもよい。加えて、異なる色のＬＥＤの場合、異なるＬＥＤは、異なる電力供給線または供給電圧入力Ｖ１、Ｖ２において構成されることが望ましい場合がある。例えば、青色または緑色ＬＥＤ（例えば、ＧａＮベース）と比較して、赤色ＬＥＤを形成するために典型的に使用される異なる材料系（例えば、ＧａＡｓ、ＡｌＧａＩｎＰ、ＧａＰベース）のより低いバンドギャップに起因して、赤色ＬＥＤは、典型的には、青色または緑色ＬＥＤ（例えば、３～３．３Ｖ）と比較してより低いターンオンまたは順電圧（例えば、１．８～２．４ボルト（Ｖ））を有する。この点に関して、アクティブ制御素子３０は、赤色ＬＥＤのための別個の電源線または入力（例えば、約１．８～２．４ＶのＶ１）、ならびに青色ＬＥＤおよび緑色ＬＥＤの両方のための共通の電源線または入力（例えば、約３～３．３ＶのＶ２）を受信するように構成される別個の接続（例えば、図２Ａの接触パッド３８）で構成されてもよい。
[00131]様々なデジタルメモリ素子に加えて、アナログメモリ素子が使用されてもよい。図１０は、本明細書に開示される実施形態に従うアクティブ電気素子内に含まれる場合があるアナログ揮発性メモリ素子を含む例示的な構造を例証する概略図である。図１０において、スイッチングデバイス８８、コンデンサ９０、演算増幅器９２、および入力とコンデンサ９０との間の任意選択の演算増幅器バッファ９４を含む例示的なサンプルアンドホールド回路８６が示される。入力信号をサンプリングするために、スイッチングデバイス８８は、演算増幅器バッファ９４を介して入力信号をコンデンサ９０に接続し、コンデンサ９０は、電荷を格納する。入力信号をサンプリングした後、スイッチングデバイス８８は、コンデンサ９０を切り離し、コンデンサ９０の格納した電荷が、演算増幅器９２を通じて放電して、入力信号が再びサンプリングされるまで保持される特定のＬＥＤのための動作状態を提供する。このようにして、任意選択の演算増幅器バッファ９４およびスイッチングデバイス８８は、デコーダ／制御論理（図８および図９）の構成要素と見なされる場合があり、コンデンサ９０は、メモリ素子（図８および図９）の構成要素と見なされる場合があり、演算増幅器９２は、システム構成に応じて線形または非線形であってもよい信号調節素子（図８および図９）の構成要素と見なされる場合がある。
[00132]図１１Ａ～図１１Ｆは、本明細書に開示される実施形態に従うアクティブ電気素子内に含まれる場合があるドライバ素子のための例示的な構造体を例証する概略図である。ビデオディスプレイ応用の場合、ドライバ素子が、各ＬＥＤを約０マイクロアンペア（μＡ）または約０Ｖの完全にオフ状態から低電力消費を伴う約１ミリアンペア（ｍＡ）または約３Ｖまで線形に駆動するように構成される非反転回路を備えることが望ましい場合がある。図１１Ａは、ドライバ素子９６がトランスコンダクタンス増幅器などの電圧制御された電流源回路を備える実施形態を表す。トランスコンダクタンス増幅器では、差動入力電圧は、ＬＥＤを駆動するための出力電流へ変換される。図１１Ａの簡略図では、ドライバ素子９６は、非反転回路を備えるが、ドライバ素子９６は、より複雑なデバイスレイアウトをもたらす動作のためにＬＥＤの両方の端子への接続を必要とする。したがって、ドライバ素子９６は、コモン陽極制御のためのシンクドライバ素子またはコモン陰極制御のためのソースドライバ素子ではない。加えて、抵抗器Ｒ１は、入力電圧感度を低減させるために大きい必要があり、このことがドライバ素子９６の効率を低減することがある。加えて、ＬＥＤがオフにされる必要があるとき、出力電流は、ターンオフを達成するのに十分に低い値（０μＡ）に到達するのが困難な場合がある。図１１Ｂは、ドライバ素子９８が、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｍ１などのトランジスタ、および追加の抵抗器Ｒ２を含むアクティブカスコード構成で配置されるトランスコンダクタンス増幅器を備え、このことがＬＥＤの完全なターンオフを促進する場合がある。図１１Ａについて以前に説明されたように、ドライバ素子９８の電圧感度は、高くなりすぎることがある。ＬＥＤの完全なターンオン、または約１ｍＡでは、ドライバ素子９８は、低い電圧入力、例えば、約０．０５Ｖを結果としてもたらす場合があり、したがって、アクティブカスコード構成は、望ましくない信号対雑音比を被る場合がある。
[00133]図１１Ｃは、図１１Ｂのアクティブカスコード構成でトランスコンダクタンス増幅器を含むドライバ素子９８に入力増幅器を追加するドライバ素子１００の実施形態を表す。追加された入力増幅器は、より低い信号感度のために電圧を逆増幅し、改善された信号対雑音比を提供する役割を果たしてもよい。加えて、ドライバ素子１００は、ＬＥＤのために、シンキング、またはコモン陽極構成を提供するが、入力電圧は反転している。図１１Ｄは、図１１Ｃの実施形態と同様であるが、フリップフロップ極性接続を伴うドライバ素子１０２の実施形態を表す。この点に関して、ドライバ素子１０２は、入力電圧と、図１１Ｂのアクティブカスコード構成でトランスコンダクタンス増幅器を含む、ドライバ素子９８の逆極性バージョンであるドライバ素子９８’との間に入力増幅器を含む。例証されるように、図１１Ｄに表されるドライバ素子１０２は、非反転であるという利点をもたらすが、ＬＥＤのための、ソーシング、またはコモン陰極構成を結果としてもたらす。図１１Ｅおよび図１１Ｆに例証されるハウランド電流ポンプ構成１０４、１０６など、他のドライバ素子配置が可能である。図１１Ｅにおいて、ハウランド電流ポンプ１０４は、ＬＥＤを駆動するように構成される演算増幅器および抵抗器ブリッジを含む。図１１Ｆにおいて、ハウランド電流ポンプ１０６は、さらに、電流がほとんどあるいは全く流れていないときの性能を改善するために、図１１Ｅのハウランド電流ポンプ１０４に追加される、抵抗器Ｒ５およびＲ６を含む電圧分割器を含む。加えて、追加の演算増幅器が電圧入力において提供されて、非反転電圧フォロワ（例えば、前置増幅器）を形成して、適正なホールドタイムを確実にするためにサンプルアンドホールド回路の出力バッファに必要とされる高入力抵抗を提供する。
[00134]本明細書に開示されるような複数のＬＥＤパッケージが、ＬＥＤディスプレイ応用のためのＬＥＤ画素アレイを形成するために配置されるとき、各々個々のＬＥＤパッケージの場所が各ＬＥＤパッケージの対応するアクティブ電気素子内で知られているのが、またはその各ＬＥＤパッケージがそれと関連付けられた特定のアドレスを有するのが有利である場合がある。特定の実施形態において、各ＬＥＤパッケージ内の各アクティブ電気素子は、ＬＥＤパッケージが登録される特定の行および列など、場所またはアドレス特有の情報を格納するように構成される。この点に関して、ディスプレイ制御ユニットは、ＬＥＤ画素アレイ内の特定の場所について符号化される信号をＬＥＤ画素アレイにわたって送信してもよく、また各々個々のＬＥＤパッケージの各アクティブ電気素子は、以て、信号を解釈し、場所またはアドレス情報に基づいて特定の信号に応答すべきか、無視すべきかを決定するように構成される。特定の実施形態において、各ＬＥＤパッケージのアクティブ電気素子は、ディスプレイ内のＬＥＤパッケージのアレイ内のＬＥＤパッケージの場所を検出し、マスタコントローラ（例えば、他のハードウェア／ソフトウェア構成と一緒に、図１Ｂの制御素子１８）と連動して働き、アクティブ電気素子内のメモリ格納のためにその情報を中継するように構成される検出器素子を備える。このタスクは、特別な構成プログラムが、アドレスおよび較正情報を正しく設定し、アクティブ電気素子の不揮発性メモリ、１つもしくは複数の遠隔メモリデバイス、またはアクティブ電気素子および１つもしくは複数の遠隔メモリデバイスの両方に格納するために実行されるときは、ＰＣＢ組み立ての後に実施されてもよい。
[00135]図１２Ａは、検出器／信号調節素子を含むアクティブ電気素子３０の実施形態を例証するブロック概略図である。以前に説明されたように、アクティブ電気素子３０は、アクティブマトリクスアドレッシングのために構成されるＬＥＤディスプレイを可能にするために、ＬＥＤパッケージへと組み込まれてもよい。アクティブ電気素子３０は、外部ソース（例えば、図１Ｂの制御素子１８）から入力信号を受信し、ＬＥＤパッケージ内の１つまたは複数のＬＥＤのための駆動条件を独立して変更するように構成される。図１２Ａのブロック図は、図８のブロック図と同様であり、以前に説明されたようにメモリ素子８０およびドライバ素子８２を含む。例証されるように、ＥＳＤ保護素子、デコーダ／制御論理素子、熱管理素子、および信号調節素子もまた、以前に説明されたように含まれてもよい。特定の実施形態において、ＬＥＤのうちの１つまたは複数は、検出器／信号調節素子によって受信される信号を生成するために光検出器として使用されてもよい。例えば、ＬＥＤ画素アレイ内の複数のＬＥＤパッケージの設置後、共通データバスへ接続されるすべてのＬＥＤパッケージは、個々の固有アドレスを持っていない場合がある。この点に関して、初期セットアップ手続き（または場所セットアップ手続き）が実施されてもよく、この場合、ＬＥＤパッケージの各々は、光ビームで走査されてもよく、ＬＥＤパッケージの各々の中の少なくとも１つのＬＥＤは、ＬＥＤパッケージの特定の場所と一致する対応する電圧および／または電流信号を提供する光ダイオードとしての役割を果たしてもよい。このようにして、ＬＥＤのうちの少なくとも１つは、初期セットアップ手続き中、光起電または光伝導モードで動作してもよい。光ビームによって生成される信号は、構成要素にそのアドレスを記録させるために、データバスを介して提供されるマスタコントローラ（例えば、他のハードウェア／ソフトウェア構成と一緒に図１Ｂの制御素子１８）からの電気信号と併せて使用される。各画素の場所についての符号化された信号がＬＥＤ画素アレイにわたって送信されるとき、各ＬＥＤパッケージは、したがって、ＬＥＤパッケージがどの信号に対して応答することになっているかを知っているように構成されてもよい。そのような実施形態では、ＬＥＤドライバ素子８２は、初期セットアップ手続き中に１つまたは複数のＬＥＤの光検出器モードを支持するために、高インピーダンス出力で構成されてもよい。特定の実施形態において、検出器／信号調節素子は、電圧検出器、電流センサ、またはさらに、場所信号をデコーダ／制御論理素子に送達するワイヤを備える場合がある。このようにして、アクティブ電気素子３０は、アドレッシングされるように構成されてもよく、ＬＥＤのうちの少なくとも１つの動作状態は、ローカルメモリに格納されるアドレスなどの情報に依存した方式で変更されてもよい。特定の実施形態において、ＬＥＤパッケージ内のＬＥＤのうちの１つではない別個の光ダイオードが、場所信号をアクティブ電気素子３０に提供するためにＬＥＤパッケージ内で構成されてもよい。特定の実施形態において、検出器／信号調節素子は、ＬＥＤの動作電圧または電流を監視し、そのような情報をメモリ素子に格納するように構成されてもよい。この点に関して、アクティブ電気素子３０は、熱管理素子からの動作温度、位置情報、または検出器／信号調節素子を介したＬＥＤからの電圧もしくは電流情報、を含む監視情報を格納するように構成される。特定の実施形態において、アクティブ電気素子３０は、そのような監視情報を、外部ソース（例えば、図１Ｂの制御素子１８、または別個のデバイス）と通信するように構成されてもよく、その結果として、ＬＥＤディスプレイは、様々な動作条件を自己監視し、監視された動作条件のうちのいずれかが標的ウィンドウの外側である場合にレポートまたは視覚標示を生成するように構成されてもよい。この点に関して、アクティブ電気素子３０は、外部ソースとの双方向通信のために構成されてもよい。
[00136]図１２Ｂは、本明細書に開示される実施形態に従う光ダイオード１１０を含むＬＥＤパッケージ１０８の下面図である。ＬＥＤパッケージ１０８は、図７のＬＥＤパッケージ７４と同様であり、以前に説明されたように、それぞれ複数のＬＥＤ画素を形成する複数のＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３、ならびにアクティブ電気素子３０’を含む。ＬＥＤパッケージ１０８はまた、パッケージボンドパッド４８－１～４８－４および導電性トレース（図７の４２－１～４２－１６）を含んでもよい。例証されるように、ＬＥＤパッケージ１０８は、光信号を検出し、図１２Ａに説明されるようなアクティブ電気素子３０’の他の構成要素に通信するように構成される光ダイオード１１０を備える。特定の実施形態において、アクティブ電気素子３０’は、光ダイオード１１０を備える。特定の実施形態において、光ダイオード１１０は、アクティブ電気素子３０上に配置される。他の実施形態において、光ダイオード１１０は、アクティブ電気素子３０’の外側に配置される。例えば、特定の実施形態において、ＬＥＤパッケージ１０８は、ＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３の各々に登録されるエリアを除きＬＥＤパッケージ１０８を被覆する黒色封入材料を含む。この点に関して、光ダイオード１１０は、適切な量の光信号が黒色封入材料によって吸収されることなく光ダイオード１１０に到達することができるように、ＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３のうちの１つに隣接して配置されてもよい。他の実施形態において、光ダイオードは、数ある中でも、図２ＨのＬＥＤパッケージ２６、図３ＡのＬＥＤパッケージ５８、図４のＬＥＤパッケージ６６、図５のＬＥＤパッケージ６８、および図６のＬＥＤパッケージ７０を含む、他のＬＥＤパッケージ内に組み込まれてもよい。以前に説明されたように、光ダイオード１１０は、特定の実施形態においては省略されてもよく、ＬＥＤチップ７５－１～７５－３、７６－１～７６－３、７７－１～７７－３、および７８－１～７８－３のうちの１つまたは複数が、初期セットアップ手続き中に光ビームで走査されるとき光ダイオードとしての役割を果たしてもよい。
[00137]図１３は、本明細書に開示される実施形態に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームに含まれる場合がある様々な構成要素を例証するブロック概略図である。特定の実施形態において、システムレベル制御スキームの構成要素は、図１Ｂにおいて以前に説明されたように、ディスプレイパネルの裏側に含まれてもよい。動作中、入力信号は、外部ビデオソースからＬＥＤディスプレイパネルによって受信される。以前に説明されたように、数ある中でも、ＶＧＡ、ＤＶＩ、ＨＤＭＩ、ＨＵＢ７５、ＵＳＢなどのビデオソースが、適切な電気コネクタを通じて提供される。ＤＶＩ／ＨＤＭＩデコーダなどの信号デコーダは、２４ビットトランジスタトゥトランジスタ論理（ＴＴＬ）または相補型金属酸化物半導体（ＣＭＯＳ）色画素データなどの他の形式への入力信号の変換をもたらすように構成されてもよい。例えば、信号デコーダは、入力信号を、画素クロック、垂直同期、および制御素子へとその後ルーティングされる水平同期などの他の制御信号と一緒に２４ラインデータバス内へ変換してもよい。以前に説明されたように、制御素子は、ＡＳＩＣ、マイクロコントローラ、プログラマブル制御素子、およびフィールドプログラマブルゲートアレイＦＰＧＡのうちの１つまたは複数を備える場合がある。例えば、制御素子は、信号デコーダからの変換されたデータをスケーリング、オフセット、または別途変換し、最終的に様々な信号をＬＥＤパッケージおよびＬＥＤディスプレイパネルの対応するＬＥＤ画素に送達する制御線のためのデータのバッファリングを提供するようにプログラムされるＦＰＧＡを備える場合がある。特定の実施形態において、制御素子はまた、入力信号を変換するために使用される追加の入力を受信するように構成される。例えば、追加の入力は、より大きいＬＥＤディスプレイ内のＬＥＤディスプレイパネルの水平および垂直パネル位置情報を含んでもよい。複数のＬＥＤディスプレイパネルが一緒に組み立てられてより大きいＬＥＤディスプレイを形成するとき、ＬＥＤディスプレイパネルの各々は、制御素子へ中継される固有の位置識別子を伴って構成されてもよい。シリアル番号または位置座標などの固有の識別子は、設置前もしくは設置中に予め割り当てられてもよく、または、固有の識別子は、ＬＥＤディスプレイパネルが組み立てられるときにそれらが接続される順序によって単純に割り当てられてもよい。後者の構成では、ＬＥＤディスプレイパネルの各々は、シフトレジスタまたは同様のものを介して互いと通信するように構成されてもよく、その結果として、設置中、ＬＥＤディスプレイパネルがデイジーチェーン構成で互いの隣に配置されると、位置情報は、ＨＵＢ７５互換性パネルと同様にして、それらが設置される順に１つのＬＥＤディスプレイパネルから次のＬＥＤディスプレイパネルへと中継される。追加の入力はまた、情報を提供するハッシュテーブルなどの較正テーブルを含んでもよく、その結果として、制御素子は、ＬＥＤディスプレイパネルのＬＥＤチップ間のいかなる不均等な性能特性も補償するように入力信号を変換してもよい。例えば、ＬＥＤディスプレイパネルの組み立て後、すべてのＬＥＤ画素の強度が測定されてもよく、較正テーブルは、このとき、情報を制御素子に提供して、それらの初期測定輝度レベルに基づいて異なるＬＥＤ画素に対して駆動信号を異なってスケーリングするように構成されてもよい。
[00138]制御素子は、以て、信号デコーダを介した入力信号、ならびにパネル位置または較正情報を含む追加の入力を受信するように構成されてもよい。以前に説明されたように、制御素子は、様々なタイプの１つまたは複数の集積回路を備える場合がある。特定の実施形態において、制御素子は、ＬＥＤディスプレイパネルにおける応用のために予め構成されるＡＳＩＣを備える。他の実施形態において、制御素子は、プログラムされる、および設置後に再プログラムされる能力を提供するＦＰＧＡを備える。したがって、電力入力および調節器、プログラミングインターフェース、揮発性および不揮発性メモリ素子、ならびに同様のものなどの他の支援デバイスが示唆される。制御素子は、入力信号、ならびにＬＥＤ画素の各々のアクティブ電気素子に送信される追加の入力および出力制御信号のいずれかを処理するように構成される。特定の実施形態において、複数のＤＡＣは、制御素子からの信号を、この信号をＬＥＤ画素へルーティングする前に変換するように配置されてもよい。制御素子はまた、各ＬＥＤ画素および各ＬＥＤ画素内の各ＬＥＤチップが複数のＤＡＣからの制御信号にいつ応答するかを決定する列、行、およびＬＥＤ色選択情報を、ＬＥＤ画素に出力するように構成されてもよい。特定の実施形態において、１つまたは複数の列、行、または色選択デコーダは、出力された列、行、および／またはＬＥＤ色選択情報を、ＬＥＤ画素へルーティングする前に、制御素子から受信して変換するように構成されてもよい。例えば、制御素子は、列、行、または色選択情報のために０および１のデジタル信号コードを出力するＦＰＧＡを備える場合がある。代わりに、列、行、または色選択デコーダは、ＬＥＤディスプレイパネル内の特定のＬＥＤ画素のアクティブ制御素子が活性化されることができるように、デジタル信号を受信および復号するように構成されてもよい。
[00139]ディスプレイ応用の場合、ＬＥＤディスプレイパネルは、ＬＥＤ画素アレイを形成するために列および行で配置される複数のＬＥＤパッケージを含んでもよい。ＬＥＤパッケージの各々は、以前に説明されたように、第１のＬＥＤチップ（例えば、赤色ＬＥＤチップ）、第２のＬＥＤチップ（例えば、青色ＬＥＤチップ）、および第３のＬＥＤチップ（例えば、緑色ＬＥＤチップ）を含む１つまたは複数のＬＥＤ画素、ならびにアクティブ電気素子を含んでもよい。制御素子とＬＥＤパッケージとの間の駆動構成に応じて、制御素子と各ＬＥＤパッケージとの間に接続される制御線の数および行、列、色選択線の数は、様々であってもよい。
[00140]図１４は、特定のＬＥＤ画素に対応するアクティブ電気素子３０が、行選択信号線、ならびにＬＥＤ画素内に含まれる赤色、緑色、および青色ＬＥＤチップの各々のための別個の制御信号を受信するように構成される構成を表す概略図である。この点に関して、行選択信号は、ＬＥＤ画素の特定の行の各アクティブ電気素子３０を活性化し、ＬＥＤ画素の各列は、赤色、緑色、および青色ＬＥＤチップの各々のための３つの別個の制御信号を受信するように構成される。３つの別個の制御信号は、列あたり３つの別個のＤＡＣ、またはアナログ制御信号に対応する場合がある。制御信号は、特定のＬＥＤ画素内の赤色、緑色、および青色ＬＥＤチップの各々について、輝度レベル、またはグレーレベルを制御してもよい。したがって、制御信号が、特定の列に沿ってパスされるとき、行選択信号は、ＬＥＤ画素のうちのどれが信号に対応するかを決定する。以前に説明されたように、各ＬＥＤ画素に対応するアクティブ電気素子３０は、赤色、緑色、および青色レベル信号情報を格納し、これに応じて、アクティブ電気素子３０が信号情報をリフレッシュまたは更新するために次に活性化されるまで、一貫した形でＬＥＤチップを駆動するように構成される。したがって、図１４の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、４つの異なる信号線（行選択、赤色レベル、緑色レベル、青色レベル）を受信するための接続を伴って構成される。したがって、この構成は、少なくとも６つの接続を必要とし、ＰＣＢルーティング複雑性が増大されている。特定の実施形態において、以前の実施形態（例えば、図２Ｅ）に示される４接続実施形態など、より少ない接続を有することが望ましい場合がある。
[00141]図１５は、特定のＬＥＤ画素と一致するアクティブ電気素子３０が、ＬＥＤ画素の各ＬＥＤチップのための別個の行選択信号線、およびＬＥＤ画素内のＬＥＤチップのすべてのための単一の色レベル信号線を受信するように構成される構成を表す概略図である。図１５では、３つの別個の行選択信号（赤色行選択、緑色行選択、青色行選択）が、ＬＥＤ画素内の赤色、緑色、および青色ＬＥＤチップの各々を別々に活性化することになる。したがって、単一の色レベル（例えば、輝度レベルまたはグレーレベル）が、ＬＥＤ画素内の赤色、緑色、および青色ＬＥＤチップのために提供されてもよい。この点に関して、各列は、以前に説明されたように、単一のＤＡＣを伴って構成されてもよい。他の実施形態において、アクティブ電気素子３０は、任意選択の列選択線を受信するように構成されてもよく、以て、単一のＤＡＣがＬＥＤ画素の複数の列のための色レベル信号を提供することを可能にする。動作中、特定の行選択信号は、特定の時間に色レベル信号に応答するため、特定のＬＥＤチップを活性化する。以前の実施形態と同様に、アクティブ電気素子３０は、色レベル信号情報を格納し、これに応じて、アクティブ電気素子３０が色レベル情報をリフレッシュまたは更新するために次に活性化されるまでＬＥＤチップの各々を駆動するように構成される。したがって、図１５の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、４～５つの異なる信号線（赤色行選択、青色行選択、緑色行選択、色レベル、および任意選択の列選択）を受信するための接続を伴って構成される。全体的なシステム複雑性は、ＤＡＣの低減により減少されるが、少なくとも６つの接続の要件は、一部の応用では望ましくない場合がある。
[00142]図１６は、特定のＬＥＤ画素と一致するアクティブ電気素子３０が、ＬＥＤ画素の各ＬＥＤチップのための符号化された行選択信号、およびＬＥＤ画素内のＬＥＤチップのすべてのための単一の色レベル信号線を受信するように構成される構成を表す概略図である。図１６では、色レベルおよび任意選択の列選択線は、図１５について以前に説明されたものと同じように構成されてもよいが、行選択信号は、２つの行選択線（行選択ＲＳ０、行選択ＲＳ１）へと減少される。この点に関して、行選択線は、どのＬＥＤチップが特定の色レベル信号に応答するべきかを決定する符号化されたデジタル信号（０および１の組合せ）を提供するように構成される。非限定的な例として、２つの行選択線は、ＬＥＤチップのいずれも応答すべきではない動作状態に対応する「００」デジタル信号、赤色ＬＥＤチップの活性化に対応する「０１」デジタル信号、青色ＬＥＤチップの活性化に対応する「１０」信号、および緑色ＬＥＤチップの活性化に対応する「１１」信号を提供することができる。以前の実施形態と同様に、アクティブ電気素子３０は、色レベル信号情報を格納し、これに応じて、アクティブ電気素子３０が色レベル情報をリフレッシュまたは更新するために次に活性化されるまでＬＥＤチップの各々を一貫した形で駆動するように構成される。したがって、図１６の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、３～４つの異なる信号線（行選択ＲＳ０、行選択ＲＳ１、色レベル、および任意選択の列選択）を受信するための接続を伴って構成される。したがって、少なくとも１つの接続の低減は、図１４および図１５の実施形態と比較して、減少されたＰＣＢ複雑性における改善を表す。
[00143]図１７は、特定のＬＥＤ画素のアクティブ電気素子３０が、行選択信号、色レベル信号、ならびに、ＬＥＤ画素内に含まれる赤色、緑色、および青色ＬＥＤチップのための１つまたは複数の色選択信号を受信するように構成される構成を表す概略図である。図１７では、行選択信号は、図１４の構成と同じように構成されるが、ＬＥＤチップの各々の色レベル（例えば、輝度またはグレーレベル）のための信号は、単一の信号線によって制御される。この点に関して、各列は、以前に説明されたように、単一のＤＡＣを伴って構成されてもよい。他の実施形態において、単一のＤＡＣは、色レベルのための信号をＬＥＤ画素の複数の列に提供するように構成されてもよい。ＬＥＤ画素内のＬＥＤチップのうちのどれが特定の色レベル信号に応答するべきかを決定するために、２つの色選択線（色選択０、色選択１）は、どのＬＥＤチップが特定の色レベル信号に応答するべきかを決定する符号化されたデジタル信号（０および１の組合せ）を提供するように構成される。非限定的な例として、２つの色選択線は、ＬＥＤチップのいずれも応答すべきではない動作状態に対応する「００」デジタル信号、赤色ＬＥＤチップの活性化に対応する「０１」デジタル信号、青色ＬＥＤチップの活性化に対応する「１０」信号、および緑色ＬＥＤチップの活性化に対応する「１１」信号を提供することができる。したがって、図１７の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、４つの異なる信号線（行選択、色レベル、色選択０、色選択１）を受信するための接続を伴って構成される。
[00144]図１８は、図１６および図１７の両方の構成と同様である構成を表す概略図である。特に、図１８は、図１６または図１７の構成のいずれかを表すことができる構成非依存の表記を表す。図１８において、アクティブ電気素子３０は、図１６および図１７の色レベル線と同じである色レベル線を含む。図１８のアクティブ電気素子３０は、さらに、デバイス選択（ＤＳ）線および２つの色選択線（ＣＳ０およびＣＳ１）を含む。ＤＳ線は、行選択信号および列選択信号のうちの少なくとも一方を含んでもよいデバイス選択信号を提供するように構成される。ＣＳ０およびＣＳ１線は、図１６の行選択ＲＳ０および行選択ＲＳ１線、または図１７の色選択０および色選択１線のいずれかに対応することができる符号化された信号を提供するように構成される。この点に関して、アクティブ電気素子３０は、特定の数の動作条件をいくつかの接続を用いて制御するように構成されてもよい。ＤＳ線は、図１６の列選択線または図１７の行選択線のいずれかと一致する。
[00145]図１９は、特定のＬＥＤ画素と一致するアクティブ電気素子３０が、ＬＥＤ画素のすべてのＬＥＤチップのために単一の行選択信号線および単一の色レベル信号線を受信するように構成される構成を表す概略図である。図１９では、色レベルおよび任意選択の列選択線は、図１５について以前に説明されたものと同じように構成されてもよいが、行選択信号は、単一の行選択線へと組み合わされる。この点に関して、単一の行選択線は、ＬＥＤ画素内のＬＥＤチップの各々に別個に対応する符号化された信号を送信するように構成されてもよい。符号化された信号は、可変振幅信号、可変周波数信号、または可変位相信号のうちの少なくとも１つを含むアナログ信号を含んでもよい。符号化された信号はまた、多重化または多レベル論理信号を含んでもよい。特定の実施形態において、行選択線は、ＬＥＤチップの異なるものに対応する異なる電圧状態で信号を提供するように構成されてもよい。例えば、行選択線は、４つの信号レベルの各々が以下の動作条件：ＬＥＤチップが選択されない、赤色ＬＥＤ選択、青色ＬＥＤ選択、および緑色ＬＥＤ選択のうちの１つに対応する４レベル信号線として構成されてもよい。特定の実施形態において、追加のアクティブ電気素子が、４レベル信号線の処理をさらに促進するために提供されてもよい。追加のアクティブ電気素子は、各ＬＥＤパッケージ内に、または各ＬＥＤパッケージとは別個に提供されてもよい。以前の実施形態と同様に、アクティブ電気素子３０は、色レベル信号情報を格納し、これに応じて、アクティブ電気素子３０が色レベル情報をリフレッシュまたは更新するために次に活性化されるまでＬＥＤチップの各々を一貫した形で駆動するように構成される。したがって、図１９の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、２～３つの異なる信号線（行選択（多レベル）、色レベル、および任意選択の列選択）を受信するための接続を伴って構成される。この構成は、以前に説明された４接続構成（例えば、図２Ｅ）など、減少された複雑性を伴う応用に望ましい。
[00146]図２０は、特定のＬＥＤ画素と一致するアクティブ電気素子３０が、ＬＥＤ画素のすべてのＬＥＤチップのために単一の行選択信号線および単一の色レベル信号線を受信するように構成される構成を表す概略図である。図２０は、図１９の構成と同様であり、以前に説明されたように、色レベルおよび任意選択の列選択線を含む。図２０において、行選択信号線は、非同期である符号化されたデジタル信号などの符号化された信号を送信するように構成されてもよく、この信号の部分は、ＬＥＤ画素内のＬＥＤチップの各々に別個に対応する。特定の実施形態において、符号化された信号は、赤色ＬＥＤ選択、青色ＬＥＤ選択、緑色ＬＥＤ選択、ＬＥＤ選択なしの動作条件の各々に対応する異なるパルスを含む。他の動作状態もまた、コード体系を拡張することによって、アドレッシングされる場合がある。このようにして、アクティブ電気素子３０は、符号化された信号の各パルスを用いて動作状態（例えば、選択なし、赤色選択、青色選択、緑色選択）の各々を順に繰り返すシフトレジスタを備える場合がある。シフトレジスタが同期しなくなることを防ぐために、符号化された信号はまた、シフトレジスタを次のサイクルの始まりへとリセットするために各サイクルの終わりにパルスコードを含んでもよい。シーケンシャルパルスに加えて、行選択線は、上で述べた４つ以上の動作状態のうちの異なるものを識別し、それに対応する他の符号化された信号を含んでもよい。したがって、図２０の構成では、アクティブ電気素子３０は、接地および電圧入力接続に加えて、２～３つの異なる信号線（行選択（符号化）、色レベル、および任意選択の列選択）を受信するための接続（例えば、図２Ａの接触パッド３８）を伴って構成される。図１９の構成と同様に、図２０の構成は、以前に説明された４接続構成（例えば、図２Ｅ）など、減少された複雑性を伴う応用に望ましい。
[00147]図２１は、ＬＥＤ画素アレイの各アクティブ電気素子が図２０の実施形態に従う信号線を受信するように構成される、ＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。図２１では、入力信号、信号デコーダ、制御素子、行／列デコーダ、パネル位置入力、較正テーブル入力、および複数のＤＡＣが、図１３について以前に説明されたように提供されてもよい。図２１では、列選択線は含まれず、任意選択のＤＡＣデコーダ素子は、正しいＤＡＣ素子の選択が、共通データバスによって提供されるデータを受信することを可能にするように配置される。他の実施形態において、制御素子は、ＤＡＣ復号能力を含むように構成されてもよく、したがって、ＤＡＣデコーダ素子は必要とされない場合がある。特定のＦＰＧＡまたは他の制御素子において利用できる出力ピンの数に応じて、別個の行／色デコーダもまた、必要とされない場合がある。
[00148]図２２は、図２０および図２１の構成に従う動作のために構成されるＬＥＤパネル１１２のためのルーティング構成を例証する部分平面図である。図２２では、複数のＬＥＤパッケージ２６は、ＬＥＤ画素アレイを形成するために行および列で配置される。各ＬＥＤパッケージ２６は、以前に説明されたように、ＬＥＤ画素を形成する複数のＬＥＤ（例えば、図２の２８－１～２８－３）、アクティブ電気素子（図２の３０）、および複数のパッケージボンドパッド４８－１～４８－４を含んでもよい。図２２に例証されるように、複数のＬＥＤパッケージ２６は、図２０の色レベル選択線に対応する複数の色レベル制御線１１４－１～１１４－４、および図２０の行選択線に対応する複数の行選択制御線１１６－１～１１６－３に接続される。図２２においてラベル付けされるＬＥＤパッケージ２６の場合、パッケージボンドパッド４８－１は、色レベル制御線１１４－１に接続され、パッケージボンドパッド４８－３は、行選択制御線１１６－３に接続される。パッケージボンドパッド４８－２は、複数の電圧入力線１１８－１～１１８－４の電圧入力線１１８－１に接続され、パッケージボンドパッド４８－４は、接地接続平面（図示されない）に接続される。特定の実施形態において、複数の色レベル制御線１１４－１～１１４－４および複数の行選択制御線１１６－１～１１６－３は、多層コネクタインターフェースの異なるレベルまたは平面に配置されてもよく、それらの間には電気絶縁のために１つまたは複数の誘電層が配置されている。例えば、行選択制御線１１６－１～１１６－３は、複数のＬＥＤパッケージ２６に最も近い第１の平面に沿って配置されてもよい。複数の色レベル制御線１１４－１～１１４－４および複数の電圧入力線１１８－１～１１８－４は、複数のＬＥＤパッケージ２６から距離がかなり離れたところの異なる平面に沿って配置されてもよい。最後に、接地接続平面（図示されない）は、複数の色レベル制御線１１４－１～１１４－４および複数の電圧入力線１１８－１～１１８－４よりも複数のＬＥＤパッケージ２６から距離がかなり離れたところの別の異なる平面に沿って配置されてもよい。複数のビア１２０が、パッケージボンドパッド４８－１～４８－４との対応する接続を提供するために多層コネクタインターフェースを通って配置されてもよい。図２２は、ＬＥＤパネル１１２のルーティング構成のための多くの構成のうちの１つのみを例証する。他の実施形態において、様々な線１１４－１～１１４－４、１１６－１～１１６－３、および１１８－１～１１８－４は、全垂直および全水平構成を含むが、これらに限定されない、異なる配置の垂直および水平構成で提供されてもよい。
[00149]図２３は、特定のＬＥＤ画素と一致するアクティブ電気素子３０が、行、列、および／または色選択信号のための全デジタル通信を受信するように構成される構成を表す概略図である。加えて、双方向通信は、多くの標準または慣習的なプロトコルのうちの１つによって達成されてもよい。したがって、通信ハンドシェイク、アドレッシング、状況レポート、およびより拡張的なコマンド構造など、多くの追加のタスクが有効にされる。異なる言い方をすると、アクティブ電気素子は、シリアル通信素子を備える。このようにして、シリアル入力／出力線は、様々なシリアル通信リンク技術のうちの１つに従ってデジタル信号をアクティブ電気素子３０に提供するように構成される。シリアル通信技術は、典型的には、経時的にデータをシングルビットで逐次的に送信またはストリーミングすることに関与する。任意選択のクロック入力は、ＬＥＤ画素のためのサイクリング情報を提供するクロック信号を受信するように構成されてもよい。特定の実施形態において、シリアル通信（例えば、送信または受信）は、低電圧差動信号（ＬＶＤＳ）、遷移数最小差動信号（ＴＤＭＳ）、電流モードロジック（ＣＭＬ）、およびソース結合型ロジック（ＳＣＬ）を含むが、これらに限定されない、差動信号を用いた高ビットレートを含む場合がある。この点に関して、アクティブ電気素子３０は、任意選択の差動入力／出力線および任意選択のクロック差動入力／出力線を受信するように構成されてもよい。特定のシリアル通信技術は、自己クロック構成、または自己クロック信号を受信するための構成を伴って構成されてもよく、したがって、クロック入力は必要とされない場合がある。そのような自己クロック構成は、８ｂ／１０ｂ符号化、マンチェスタコーディング、位相コーディング、時限リセットありまたはなしのパルスカウンティング、等時性信号コーディング、または非等時性信号コーディングなど、クロック回復のための様々な復号能力を含むアクティブ電気素子内のデコーダ素子を備える場合がある。他の通信技術は、数ある中でも、集積回路間（Ｉ２Ｃ）プロトコル、Ｉ３Ｃプロトコル、シリアル周辺機器インターフェース（ＳＰＩ）、イーサネット、ファイバチャネル（ＦＣ）、ユニバーサルシリアルバス（ＵＳＢ）、ＩＥＥＥ１３９４またはＦｉｒｅＷｉｒｅ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（ＨＴ）、ＩｎｆｉｎｉＢａｎｄ（ＩＢ）、デジタルマルチプレックス（ＤＭＸ）、ＤＣ－ＢＵＳまたは他の電力線通信プロトコル、アビオニクスデジタルビデオバス（ＡＤＶＢ）、シリアル入力／出力（ＳＩＯ）、コントローラエリアネットワーク（ＣＡＮ）、ｃｃＴａｌｋプロトコル、ＣｏａＸＰｒｅｓｓ（ＣＸＰ）、楽器デジタルインターフェース（ＭＩＤＩ）、ＭＩＬ－ＳＴＤ－１５５３、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩ Ｅｘｐｒｅｓｓ）、プロフィバス、ＲＳ－２３２、ＲＳ－４２２、ＲＳ－４２３、ＲＳ－４８５、シリアルデジタルインターフェース（ＳＤＩ）、シリアルＡＴアタッチメント（Ｓｅｒｉａｌ ＡＴＡ）、シリアルアタッチドＳＣＳＩ（ＳＡＳ）、同期型光ネットワーク（ＳＯＮＥＴ）、同期型デジタルヒエラルキ（ＳＤＨ）、ＳｐａｃｅＷｉｒｅ、ＵＮＩ／Ｏバス、および１－Ｗｉｒｅを含んでもよい。いくつかの構成では、アクティブ制御素子３０は、Ｉ２Ｃプロトコルを含むが、これに限定されない、上記プロトコルのうちの１つと互換性のある信号の少なくともサブセットを用いて動作（例えば、送信または受信）するように構成される。全デジタル通信のために配置されるとき、アクティブ電気素子３０は、入力データをラッチし、他のロジックを実施し、色レベルまたはグレーレベルをディスプレイのＬＥＤ画素に提供するように構成される。特定の実施形態において、アクティブ電気素子３０は、ＤＡＣ制御された電流ドライバを備える場合があり、この場合、１つまたは複数のＤＡＣが、電流駆動出力を有するアクティブ電気素子３０内に含まれる。特定の実施形態において、アクティブ電気素子３０は、デジタル入力信号に基づいてＬＥＤ画素の各ＬＥＤを独立して駆動するように構成されるＰＷＭドライバまたは電流源を備える。アクティブ電気素子３０が全デジタル通信のために配置されるとき、ＬＥＤ画素アレイのルーティングは簡略化されてもよい。この点に関して、各アクティブ電気素子３０は、特定の実施形態において、図２３に例証されるシリアル入力／出力線など、わずか１つの通信または信号線を受信するように構成される必要があるだけの場合がある。
[00150]図２４は、ＬＥＤ画素アレイの各アクティブ電気素子が図２３の実施形態に従う信号線を受信するように構成される、ＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図である。図２４では、入力信号、信号デコーダ、パネル位置入力、および較正テーブル入力が、図１３について以前に説明されたように提供されてもよい。特定の実施形態において、制御素子は、以前に説明されたように、１つまたは複数のシリアル通信インターフェースまたはシリアル通信素子を備える。したがって、ＤＡＣ素子は必要とされず、以て、図２１のブロック図と比較して簡略化した構成を提供する。特定のＦＰＧＡまたは他の制御素子において利用できる出力ピンの数に応じて、別個の行／色デコーダもまた、必要とされない場合がある。例証されるように、制御素子の出力は、ＬＥＤアレイのＬＥＤの複数のシリアル線またはストリングと通信状態にある複数のシリアル出力を用いてＬＥＤアレイに直接通信してもよい。図２４において、ＬＥＤの各ストリングは、例証の目的のために２つの列を有して示される。実際、ＬＥＤのストリングは、異なるサイズおよび数の行および列で配置されてもよく、または各ストリングの電気接続は、示されるような行および列に従わなくてもよい。
[00151]図２５は、図２３の構成に従う動作のために構成されるＬＥＤパネルのためのルーティング構成を例証する部分平面図である。図２５では、複数のＬＥＤパッケージ２６は、ＬＥＤ画素アレイを形成するために行および列で配置される。各ＬＥＤパッケージ２６は、以前に説明されたように、ＬＥＤ画素を形成する複数のＬＥＤ（例えば、図２の２８－１～２８－３）、アクティブ電気素子（例えば、図２の３０）、および複数のパッケージボンドパッド４８－１～４８－４を含んでもよい。この構成では、制御線１１６－１～１１６－４は、図２３のシリアル入力／出力線、第１および第２の電圧入力線１１８－１～１１８－４および１２０－１～１２０－４、ならびに例証される接地接続線１２２－１～１２２－４に対応する。例証されるように、ＤＡＣからの色レベル制御線（例えば、図２２の１１４－１～１１４－４）は必要とされず、以て、簡略化されたＰＣＢルーティング構成を提供する。図２５では、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４を含む入力電気接続はすべて、ＬＥＤパネルの同じ平面または層に沿って配置される。この構成は、より単純な構造および製造プロセス、ならびに低減された費用をもたらす。他の実施形態において、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４は、各ＬＥＤパッケージ２６への様々な接続を作り出すために異なる配置の誘電層およびビアを有する異なる平面上に構成されてもよい。図２５では、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４は、ＬＥＤパネルにわたる長い線形セグメントで例証される。特定の実施形態において、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４は、くしルーティングまたは様々な線間のクロストークを低減する場合がある他のチェーン構成など、他の構成で配置されてもよい。特定の実施形態において、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４は、ＬＥＤパッケージ２６の特定の行および列に登録されない場合がある。例えば、制御線１１６－１～１１６－４、電圧線１１８－１～１１８－４、１２０－１～１２０－４、および接地線１２２－１～１２２－４は、ＬＥＤパネルにわたってブロックまたは他の形状で配置されるＬＥＤパッケージ２６のサブグループと接続および通信するように構成されてもよい。
[00152]特定の実施形態において、制御素子とＬＥＤディスプレイのＬＥＤパッケージとの間の信号通信は、複数のデータパケットを含む制御信号を制御素子から送信することを含んでもよい。特定のデータパケットは、アレイの個々のＬＥＤパッケージのための色選択データおよび輝度レベルデータなどの制御情報を含んでもよい。特定の実施形態において、データパケットは、わずかシングルビットのデータからはるかにより大きいファイルサイズ（例えば、大きいビデオファイル）を含む範囲を含むファイルサイズを含んでもよい。各データパケットはまた、アレイの各ＬＥＤパッケージがコマンドコードを受信し、データパケットに応答するか、データパケットを次のＬＥＤパッケージにパスするかのいずれかを行うことを可能にする識別子または一連の識別子として構成されるコマンドコードを含んでもよい。このようにして、ＬＥＤパッケージは、異なるデータパケットを制御信号からカスケード式で受信するように配置されてもよい。
[00153]図２６Ａおよび図２６Ｂは、本明細書に開示される実施形態に従う例示的なデータパケット１２４の配置を例証する概略図である。データパケット１２４は、制御素子１８からＬＥＤパッケージ２６のアクティブ電気素子３０へ制御線を介して送信されるデータストリーム１２６に含まれる。特定の実施形態において、データストリーム１２６は、データストリーム１２６が複数のサブデータストリームを含むカスケード手法を含め、複数のデータストリームを含んでもよい。特定の実施形態において、ＬＥＤパッケージ２６は、以前に説明されたように、１つまたは複数の画素（例えば、図１Ａの１２）を形成する。データストリーム１２６を受信するように構成されるＬＥＤパッケージ２６の前または後ろに配置される追加のＬＥＤパッケージが存在してもよい。このようにして、ＬＥＤパッケージ２６は、データパケット１２４を、制御素子１８から直接、またはデータストリーム１２６内に、制御素子１８とＬＥＤパッケージ２６との間に配置される別のＬＥＤパッケージを通じて受信してもよい。データパケット１２４は、ＬＥＤパッケージ２６内に配置される各ＬＥＤチップのための別個の色選択および輝度レベルデータを含む、ＬＥＤパッケージ２６の１つまたは複数のＬＥＤチップを選択し動作させるための情報またはデータ選択（「Ｄａｔａ」と示される）を含んでもよい。情報またはデータはまた、数ある中でも、セットアップデータ、較正データ、温度補償データ、およびオプション選択データを含んでもよい。加えて、データパケット１２４は、ＬＥＤパッケージ２６の１つまたは複数のＬＥＤチップをオンまたはオフにするための命令を含んでもよい。特定の実施形態において、データパケット１２４からの情報またはデータのうちの少なくとも一部は、後の使用のためにＬＥＤパッケージ２６内のレジスタに格納されてもよい。ＬＥＤパッケージ２６が、複数のＬＥＤチップ（例えば、赤色、緑色、および青色ＬＥＤチップ）を含む１つまたは複数のＬＥＤ画素を形成する応用の場合、情報またはデータは、ＬＥＤチップの１つ１つに対応するデータサブセットを含んでもよい。データパケット１２４はまた、アクティブ電気素子３０がどのようにデータパケット１２４に応答するべきかを識別するデータパケット１２４のための識別子または一連の識別子として構成されるコマンドコード（「Ｃｏｍｍａｎｄ」と示される）を含むセクションを含んでもよい。特に、コマンドコードは、アクティブ電気素子３０が実行するべきアクションを識別するように構成される。特定の実施形態において、アクションは、ＬＥＤパッケージ２６を通じてデータパケット１２４をパスすること、またはＬＥＤパッケージ２６の出力ポートを通じてデータパケット１２４を伝送もしくは再伝送することを含む。特定の実施形態において、アクションは、ＬＥＤパッケージ２６内のＬＥＤチップのうちの１つまたは複数を駆動すること、およびＬＥＤパッケージ２６を通じてデータパケット１２４を伝送することなど、ＬＥＤパッケージ２６内で内部アクションを実施することを含む。本明細書で使用される場合、ＬＥＤパッケージ２６に対する内部アクションは、データパケット１２４によって画定される時間フレームにわたる持続状態の、または所与のタイムフレームにわたる任意の他の関連データパケットの設定または変更を含んでもよい。持続状態は、数ある中でも、１つまたは複数のＬＥＤチップをオンまたはオフにすること、ＬＥＤチップの色もしくは輝度レベルを変更すること、または較正データを設定もしくは更新することのうちの１つまたは複数を含んでもよい。特定の実施形態において、アクションは、ＬＥＤパッケージ２６を通じてデータパケット１２４を伝送することなくＬＥＤパッケージ２６内のＬＥＤチップのうちの１つまたは複数を駆動することを含む。特定の実施形態において、アクションは、ＬＥＤパッケージ２６の内部で任意の他のアクションを実施することなくデータパケット１２４を伝送することを含む。そのようなアクションは、少なくとも、ＬＥＤパッケージ２６によって以前に受信された１つまたは複数の他のデータパケットに部分的に基づいてもよい。さらなる実施形態において、ＬＥＤパッケージ２６によって受信される、別のデータパケット、または第２のデータパケットは、実行するべき第２のアクションを識別する第２のコマンドコードを含んでもよく、第２のアクションは、ＬＥＤパッケージ２６を通じて第２のデータパケットを伝送することを含む。他の実施形態において、第２のアクションは、ＬＥＤパッケージ２６内のＬＥＤチップのうちの１つまたは複数を駆動すること、およびＬＥＤパッケージ２６を通じて第２のデータパケットを伝送することを含む。このようにして、データパケット１２４は、自己識別を用いて構成される。特定の実施形態において、データパケット１２４は、データストリーム１２６内の別のＬＥＤパッケージとのデータハンドシェイクを提供するように構成される情報を含んでもよい。データハンドシェイク能力は、ＬＥＤパッケージ２６がデータパケット１２４の受領および／または転送を認識することができるように、データパケット１２４のパケットセクションの開始（「ＢＯＰ」と示される）および／またはパケットセクションの終了（「ＥＯＰ」と示される）を含んでもよい。特定の実施形態において、データストリーム１２６は、データストリーム１２６内のデータパケット１２４の前または後ろに配置される、データなしの期間または空伝送期間である余白セクション（「Ｓｐａｃｅ」と示される）を含んでもよい。データ伝送なしの期間は、通信速度を制御し、ＬＥＤパッケージ２６のための制御信号のバッファ超過を防ぐように構成されてもよい。例えば、異なる通信速度またはクロック構成を有する複数のＬＥＤパッケージ２６が、データストリーム１２６から異なるデータパケットをカスケード式で受信するように構成される場合、データ超過が発生することがある。したがって、データ伝送なしの期間は、バッファ超過を回避または低減するために、制御されたまたはより緩徐な速度で通信が効果的に実行することを確実にするために提供されてもよい。データ伝送なしの期間はまた、リセットまたはリスタート条件をシグナリングするように、または次のフレーム条件をシグナリングするように構成されてもよい。データ伝送なしの期間はまた、図２６Ａに例証されるようにデータパケット１２４の後、または図２６Ｂに例証されるようにデータパケット１２４の前など、データパケット１２４に対して異なる場所で構成されてもよい。特定の実施形態において、データパケット１２４は、対応するＬＥＤパッケージ２６のための基本のオンまたはオフ命令など、他のコマンドを含んでもよい。
[00154]図２７は、制御素子１８から複数のＬＥＤパッケージ２６－１、２６－２…２６－ｎへの複数のデータパケットＤＰ１、ＤＰ２…ＤＰｎのカスケード式の流れを例証する概略図である。特定の実施形態において、任意の数（ｎ）のＬＥＤパッケージが、ＬＥＤディスプレイを形成するために提供されてもよい。例証されるように、制御素子１８は、複数のデータパケットＤＰ１、ＤＰ２…ＤＰｎを、データストリーム１２６に沿って、複数のＬＥＤパッケージ２６－１、２６－２…２６－ｎに送信するように構成される。データパケットＤＰ１、ＤＰ２…ＤＰｎの各々は、例えば、図２６Ａまたは図２６Ｂのデータパケット１２４について説明されるように構成されてもよい。データパケットのグループ（例えば、ＤＰ１、ＤＰ２…ＤＰｎの１つまたは複数の組合せ）は、特定のＬＥＤパッケージ２６－１、２６－２…２６－ｎによって受信されるデータパケットＤＰ１、ＤＰ２…ＤＰｎの特定のグループに対応する複数のデータセット１２８－１、１２８－２…１２８－ｎのうちの１つを形成してもよい。例えば、データセット１２８－１は、第１のＬＥＤパッケージ２６－１によって受信されるデータパケットＤＰ１、ＤＰ２…ＤＰｎのグループに対応し、データセット１２８－２は、第２のＬＥＤパッケージ２６－２によって受信されるデータパケットＤＰ２…ＤＰｎのグループに対応する、などである。特定の実施形態において、特定のデータパケット（例えば、第１のデータパケットＤＰ１）は、対応するＬＥＤパッケージ（例えば、第１のＬＥＤパッケージ２６－１）のために構成される。このようにして、データパケットＤＰ１、ＤＰ２…ＤＰｎは、第１のＬＥＤパッケージ２６－１によって受信され、この第１のＬＥＤパッケージ２６－１は、第１のデータパケットＤＰ１の第１のコマンドコードに基づいてアクションを実行し、第１のデータパケットＤＰ１をデータストリーム１２６から除去し、データパケットＤＰ２…ＤＰｎを隣接するＬＥＤパッケージ２６－２へパスまたは再伝送するように構成される。同様にして、ＬＥＤパッケージ２６－２は、アクションを実行し、データパケットＤＰ２を除去し、残りのデータパケットＤＰｎをパスまたは再伝送するように構成される。このシーケンスは、データセット１２８－ｎの残りのデータパケットＤＰｎが残りのＬＥＤパッケージ２６－ｎによって受信されるまで続く。特定のディスプレイ応用の場合、ＬＥＤパッケージ２６－１、２６－２…２６－ｎの各々は、制御素子１８が対応するＬＥＤパッケージ２６－１、２６－２…２６－ｎのための新規のデータセット１２８－１を送信するまで、それらの対応するデータパケットＤＰ１、ＤＰ２…ＤＰｎからの動作状態を保つことになる。特定の実施形態において、制御素子１８は、前のデータセット１２８－１、１２８－２…１２８－ｎが完了したことをＬＥＤパッケージ２６－１、２６－２…２６－ｎに示すビットパターン／コードまたは伝送遅延などのデータストリーム１２６の一部分を提供し、次のデータセット１２８－１、１２８－２…１２８－ｎを探すように構成されてもよい。異なるデータセット１２８－１、１２８－２…１２８－ｎ間の伝送遅延の場合、時間遅延は、ＬＥＤパッケージ２６－１、２６－２…２６－ｎが次のデータセット１２８－１、１２８－２…１２８－ｎを探し始めるのに十分なタイムアウトを提供する１マイクロ秒～０．１秒の範囲を含んでもよい。ＬＥＤディスプレイ応用の場合、各データセット１２８－１、１２８－２…１２８－ｎは、ＬＥＤディスプレイのためのデータフレームまたはビデオフレームに対応してもよい。他のＬＥＤ応用では、各データセット１２８－１、１２８－２…１２８－ｎは、全般照明色ポイントおよび／もしくは輝度レベルなどの動作状態、またはＬＥＤパッケージ２６－１、２６－２…２６－ｎによってまとめて提供されることになる静的画像に対応してもよい。特定の実施形態において、第１のＬＥＤパッケージ２６－１のために構成される第１のデータパケットＤＰ１は、第２のデータパケットＤＰ２と同じデータ長を含んでもよい。他の実施形態において、第１のデータパケットＤＰ１は、色選択データ、輝度レベルデータ、セットアップデータ、較正データ、温度補償データ、および／またはオプション選択データなど、より多くの情報を第１のＬＥＤパッケージ２６－１に転送するために、第２のデータパケットＤＰ２のデータ長よりも大きいデータ長を含んでもよい。
[00155]図２８は、制御素子１８から複数のＬＥＤパッケージ２６－１、２６－２…２６－ｎへの複数のデータパケットＤＰ１、ＤＰ２…ＤＰｎのカスケード式の流れ、および制御素子１８への１つまたは複数のトークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎの流れを例証する概略図である。制御素子１８およびデータストリーム１２６は、図２７について説明されるように、データパケットＤＰ１、ＤＰ２…ＤＰｎのグループを伴うデータセット１２８－１、１２８－２…１２８－ｎをＬＥＤパッケージ２６－１、２６－２…２６－ｎに提供する。図２８において、第１のＬＥＤパッケージ２６－１は、受信し、第１のデータパケットＤＰ１をデータストリーム１２６から除去し、続いて、第１のデータパケットＤＰ１を、データセット１２８－２または第１のＬＥＤパッケージ２６－１を出るデータストリーム１２６内で第１のトークバックデータパケットＴＢ１と置き換えるためのアクションを実行するように構成される。同様にして、残りのＬＥＤパッケージ２６－２…２６－ｎは、対応するデータパケットＤＰ２…ＤＰｎを受信し、続いて、それらを、対応するトークバックデータパケットＴＢ２…ＴＢｎと置き換えるように構成されてもよい。トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎはこのとき、監視のために制御素子１８へ戻るＬＥＤパッケージ２６－１、２６－２…２６－ｎに関する情報を通信するように構成されるデータセット１２８－ｃを形成してもよい。特定の実施形態において、トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎは、制御素子１８が、トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎのうちの１つまたは複数に基づいて、後続のデータセット１２８－１、１２８－２…１２８－ｎへの追加のデータを変更または追加することができるように、動作温度、動作電流、または他の動作状態のうちの１つまたは複数など、ＬＥＤパッケージ２６－１、２６－２…２６－ｎの１つまたは複数の状態を通信するように構成される。トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎはまた、データチェックサムパリティまたは他のデータ検証を制御素子１８に提供するように構成されてもよい。そのような実施形態において、データパケットＤＰ１、ＤＰ２…ＤＰｎのうちの１つまたは複数のコマンドコードは、対応するＬＥＤパッケージ２６－１、２６－２…２６－ｎのアクティブ電気素子３０がトークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎを提供するように指示またはプロンプトするように構成されるコードまたは信号を含んでもよい。したがって、ＬＥＤパッケージ２６－１、２６－２…２６－ｎのうちの１つまたは複数、およびＬＥＤパッケージ２６－１、２６－２…２６－ｎの各々の中の対応するアクティブ電気素子は、入力データ（例えば、データパケットＤＰ１、ＤＰ２…ＤＰｎのうちの１つまたは複数）を受信し、追加のデータ（例えば、トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎのうちの１つまたは複数）をデータストリーム１２６へ導入するように構成されてもよい。
[00156]図２９は、データストリーム１２６を受信するＬＥＤパッケージ２６－１、２６－２…２６－ｎのすべてに情報を提供するように構成されるデータパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２を追加的に含む、制御素子１８からの複数のデータパケットＤＰ１、ＤＰ２…ＤＰｎのカスケード式の流れを例証する概略図である。制御素子１８およびデータストリーム１２６は、図２７について説明されるように、データパケットＤＰ１、ＤＰ２…ＤＰｎのグループを伴うデータセット１２８－１、１２８－２…１２８－ｎをＬＥＤパッケージ２６－１、２６－２…２６－ｎに提供する。特定の実施形態において、データセット１２８－１、１２８－２…１２８－ｎは、ＬＥＤパッケージ２６－１、２６－２…２６－ｎのすべてのための共通またはブロードキャストデータパケットとして構成されるデータパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２のうちの１つまたは複数をさらに含む。この点に関して、第１のＬＥＤパッケージ２６－１は、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２を受信してこれに応答し、さらに、データストリーム１２６に沿ってデータパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２をパスまたは再伝送するように構成され、その結果として、残りのＬＥＤパッケージ２６－２…２６－ｎもまた、それに応じて受信および応答してもよい。特定の実施形態において、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２のうちの１つまたは複数は、ＬＥＤパッケージ２６－１、２６－２…２６－ｎのすべてに、オンもしくはオフにするように、またはユーザ入力もしくは周囲光検知に応答してＬＥＤパッケージ２６－１、２６－２…２６－ｎのすべてのための輝度レベルを提供するように指示する。他の実施形態において、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２のうちの１つまたは複数は、図２８について説明されるように、ＬＥＤパッケージ２６－１、２６－２…２６－ｎに、トークバックデータパケットＴＢ１、ＴＢ２…ＴＢｎを提供するように指示するように構成されてもよい。特定の実施形態において、同じデータセット１２８－１、１２８－２…１２８－ｎが、第１のデータパケットＤＰＡＬＬ－１および第２のデータパケットＤＰＡＬＬ－２を含んでもよく、それらの各々が、オンにするようにＬＥＤパッケージ２６－１、２６－２…２６－ｎに命令するＤＰＡＬＬ－１、およびＬＥＤパッケージ２６－１、２６－２…２６－ｎのための共通の輝度設定を提供するＤＰＡＬＬ－２など、ＬＥＤパッケージ２６－１、２６－２…２６－ｎに異なる共通命令を提供する。図２９において、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２は、データセット１２８－１、１２８－２…１２８－ｎの始めおよび終わりに例証されるが、他の実施形態において、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２は、データセット１２８－１、１２８－２…１２８－ｎ内の任意の場所に配置されてもよい。特定の実施形態において、データパケットＤＰＡＬＬ－１、ＤＰＡＬＬ－２は、制御素子１８によって受信されるデータセット１２８－ｃを形成するためにＬＥＤパッケージ２６－ｎを通じて再伝送されてもよい。
[00157]図３０は、ＬＥＤパッケージ２６－１、２６－２…２６－ｎのうちの少なくとも１つに追加の情報を提供するように構成される１つまたは複数の続きのデータパケットＣＤＰ２をさらに含む、制御素子１８からの複数のデータパケットＤＰ１、ＤＰ２…ＤＰｎのカスケード式の流れを例証する概略図である。制御素子１８は、図２７について説明されるように、データパケットＤＰ１、ＤＰ２…ＤＰｎを含むデータセット１２８－１、１２８－２…１２８－ｎをＬＥＤパッケージ２６－１、２６－２…２６－ｎに提供するように構成される。特定の実施形態において、データセット１２８－１、１２８－２…１２８－ｎは、追加のデータまたは情報をＬＥＤパッケージ２６－１、２６－２…２６－ｎのうちの少なくとも１つ（例えば、図３０内の第２のＬＥＤパッケージ２６－２）に提供するように構成される続きのデータパケットＣＤＰ２をさらに含む。この点に関して、続きのデータパケットＣＤＰ２は、データストリーム１２６のデータセット１２８－１、１２８－２…１２８－ｎ内でデータパケットＤＰ２の後ろおよびデータパケットＤＰ３の前に配置される。加えて、続きのデータパケットＣＤＰ２のコマンドコードは、第１のＬＥＤパッケージ２６－１が続きのデータパケットＣＤＰ２をパスし、第２のＬＥＤパッケージ２６－２が、データパケットＤＰ２を除去し、これに応答した後に、続きのデータパケットＣＤＰ２を除去し、これに応答するように構成されてもよい。特定の実施形態において、続きのデータパケットＣＤＰ２は、データパケットＤＰ２から受信される色選択データおよび／または輝度レベルデータに対して追加的であってもよい色選択データおよび／または輝度レベルデータを含む。特定の実施形態において、続きのデータパケットＣＤＰ２は、セットアップデータ、オプション選択データ、および較正データのうちの少なくとも１つを含む。例えば、特定の実施形態において、ＬＥＤパッケージ２６－１、２６－２…２６－ｎのうちの１つまたは複数のアクティブ電気素子３０は、フラッシュメモリなしに配置されてもよく、本明細書に開示されるような続きのデータパケットＣＤＰ２は、リセットまたは初期起動条件に続いて１つまたは複数の伝達関数を提供するように構成されてもよい。伝達関数は、温度補償情報、ガンマ関数、および同様のものを含んでもよい。
[00158]本明細書に開示される実施形態によると、複数のＬＥＤパッケージは、データパケットのカスケード式の流れを受信するように連続的に配置されてもよい。複数のＬＥＤパッケージが、ＬＥＤディスプレイパネル、ＬＥＤサインパネル、または全般照明パネルの少なくとも一部分を形成する場合があるＬＥＤパッケージのアレイを形成してもよい。そのような実施形態において、ＬＥＤパッケージのうちの１つまたは複数は、データパケットのうちの１つまたは複数を受信して、それに対してアクションを実行する、以前に説明されたようなアクティブ電気素子を備える場合がある。特定の実施形態において、ＬＥＤパッケージのアレイは、ＬＥＤパッケージの間に低減された接地面積の電気ルーティングまたはトレースを提供すると同時に、データパケットのカスケード式の流れを提供するように構成される蛇行配置でパネル上に配置されてもよい。
[00159]図３１は、本明細書に開示される実施形態に従う動作のために構成されるＬＥＤパネル１３０のためのルーティング構成を例証する部分平面図である。図３１では、複数のＬＥＤパッケージ２６は、ＬＥＤ画素アレイを形成するために行および列で配置される。各ＬＥＤパッケージ２６は、以前に説明されたように、ＬＥＤ画素を形成する複数のＬＥＤ（例えば、図２の２８－１～２８－３）、アクティブ電気素子（例えば、図２の３０）、および複数のパッケージボンドパッド４８－１～４８－４を含んでもよい。図３１において、各ＬＥＤパッケージ２６のパッケージボンドパッド４８－１、４８－３は、データストリームのデータパケットのカスケード式の流れを送信および受信するための通信ポートとして構成される。特に、各パッケージボンドパッド４８－３は、データストリームのための入力ポート（データインを意味する「ＤＩＮ」と示される）として予め割り当てられ、各パッケージボンドパッド４８－１は、データストリームのための出力ポート（データアウトを意味する「ＤＯＵＴ」と示される）として予め割り当てられる。各パッケージボンドパッド４８－２は、電圧ポート（ＶＤＤ）として構成され、各パッケージボンドパッド４８－４は、接地ポート（ＧＮＤ）として構成される。このようにして、データストリームは、ＬＥＤパネル１３０の右下角（「入力」と指定される）にあるＬＥＤパッケージ２６のパッケージボンドパッド４８－３において受信されてもよい。次いで、データストリームの少なくとも一部分は、パッケージボンドパッド４８－１を介してＬＥＤパッケージ２６を出て、隣接するＬＥＤパッケージ２６によって受信されてもよい。データストリームのための複数の通信バス線１３２－１～１３２－３は、１つのＬＥＤパッケージ２６のパッケージボンドパッド４８－１を次のＬＥＤパッケージ２６のパッケージボンドパッド４８－３と接続するように配置される。特定の実施形態において、通信バス線１３２－１～１３２－３は、ＬＥＤパッケージ２６を蛇行式で連続的に接続するように構成される。図３１において、通信バス線１３２－１～１３２－３は、ＬＥＤパネル１３０の最終行にわたって右から左へ、および最終行から上へ次の行にわたって左から右へ、ＬＥＤパッケージ２６を連続的に接続する。このシーケンスは、ＬＥＤパネル１３０の各々の追加の行について繰り返して、蛇行配置を形成する。行から行への連続接続の交互の方向に応じて、通信バス線１３２－１～１３２－３のうちの異なるものは、連続して接続されたＬＥＤパッケージ２６のパッケージボンドパッド４８－１と４８－３との間の接続を行うために異なる長さを含んでもよい。例えば、通信バス線１３２－１は、より短い長さを含み、より大きい長さを有する通信バス線１３２－３と行から行へ交互を取ってもよい。例証されるように、通信バス線１３２－２は、１つの行を別の行へ接続するために配置され、通信バス線１３２－１と同じまたは同様の長さを含んでもよい。このようにして、通信バス線１３２－１～１３２－３のすべては、ＬＥＤパッケージ２６へのデータストリームのための連続接続を提供しながらＬＥＤパネル１３０の同じ層または平面上に配置されてもよい。図示されないが、ＬＥＤパッケージ２６のための少なくともいくつかの電力接続が、通信バス線１３２－１～１３２－３とは異なる層または平面上に配置されてもよい。
[00160]図３２は、本明細書に開示される実施形態に従う、選択的に割り当て可能な、または双方向の、通信ポートを有するＬＥＤパッケージ２６を含むＬＥＤパネル１３４のためのルーティング構成を例証する部分平面図である。図３２では、複数のＬＥＤパッケージ２６は、ＬＥＤ画素アレイを形成するために、蛇行式で行および列で配置および接続される。各ＬＥＤパッケージ２６は、以前に説明されたように、ＬＥＤ画素を形成する複数のＬＥＤ（例えば、図２の２８－１～２８－３）、アクティブ電気素子（例えば、図２の３０）、および複数のパッケージボンドパッド４８－１～４８－４を含んでもよい。図３２において、パッケージボンドパッド４８－２（ＶＤＤ）およびパッケージボンドパッド４８－４（ＧＮＤ）は、図３２と同様にして構成される一方、各ＬＥＤパッケージ２６のパッケージボンドパッド４８－１（Ｄ２）、４８－３（Ｄ１）は、データストリームのデータパケットのカスケード式の流れを送信および受信するための通信ポートとして構成される。例証されるように、パッケージボンドパッド４８－１の各々は、各ＬＥＤパッケージ２６の左上角に配置され、パッケージボンドパッド４８－３の各々は、図３１と同様にして、各ＬＥＤパッケージ２６の右下角に配置される。図３２において、パッケージボンドパッド４８－１、４８－３は、通信バス線１３２－１～１３２－３がＬＥＤパッケージ２６の各々を通じてデータストリームを入力および出力するためにどのように配置されるかに基づいて、選択的に割り当て可能な通信ポートとして構成される。この点に関して、通信バス線１３２－１～１３２－３は、各ＬＥＤパッケージ２６のパッケージボンドパッド４８－１、４８－３のいずれかからのデータストリームを入力または出力するように配置されてもよい。起動時、またはＬＥＤパネル１３４のリセット後、特定のＬＥＤパッケージ２６が最初にデータストリームを受信するとき、ＬＥＤパッケージ２６のアクティブ電気素子は、以て、データストリームから入力信号を受信する第１および第２の通信ポートのうちの最初のもの（例えば、パッケージボンドパッド４８－１、４８－３のうちの一方）を識別し、第１および第２の通信ポートのうちの最初のものを入力ポートとして選択的に割り当て、第１および第２の通信ポートのうちの２番目のもの（例えば、パッケージボンドパッド４８－１、４８－３のうちの他方）を出力ポートとして選択的に割り当てるように構成される。このようにして、パッケージボンドパッド４８－１、４８－３は、各ＬＥＤパッケージ２６内の双方向通信ポートとして構成されてもよい。したがって、特定のＬＥＤパッケージ２６は、入力ポートとして割り当てられるパッケージボンドパッド４８－１を有してもよいが、同じＬＥＤパネル１３４内の他のＬＥＤパッケージ２６は、出力ポートとして割り当てられるパッケージボンドパッド４８－１を有してもよい。特定の実施形態において、各ＬＥＤパッケージ２６のアクティブ電気素子は、入力および出力通信部分を選択的に割り当てるように構成される回路を備える場合がある。例えば、アクティブ電気素子は、トライステートバッファを含む回路を備える場合があり、その結果として、アクティブ電気素子は、入力通信信号が受信されるときにレジスタ内の入力ポートおよび出力ポートを割り当ててもよい。そのような選択的に割り当て可能な通信ポートを提供することによって、ＬＥＤパッケージ２６間の通信バス線１３２－１～１３２－３のルーティングは、低減された長さで簡略化される場合があり、以て、より低費用をもたらし、ＬＥＤパネル１３４のためのより高い解像度を可能にする。
[00161]図３３は、本明細書に開示される実施形態に従う、選択的に割り当て可能な通信ポートを有する複数のＬＥＤパッケージ２６を含むＬＥＤパネル１３６のための別のルーティング構成を例証する部分平面図である。図３３では、複数のＬＥＤパッケージ２６は、ＬＥＤ画素アレイを形成するために、蛇行式で行および列で配置および接続される。各ＬＥＤパッケージ２６は、以前に説明されたように、ＬＥＤ画素を形成する複数のＬＥＤ（例えば、図２の２８－１～２８－３）、アクティブ電気素子（例えば、図２の３０）、および複数のパッケージボンドパッド４８－１～４８－４を含んでもよい。図３３において、パッケージボンドパッド４８－１～４８－４のうちのいくつかは、図３２の例証とは異なる配置で提供される。特に、パッケージボンドパッド４８－１は、図３３では接地ポート（ＧＮＤ）として構成され、パッケージボンドパッド４８－２は、電圧ポート（ＶＤＤ）のままであり、パッケージボンドパッド４８－３（Ｄ１）、４８－４（Ｄ２）は、選択的に割り当て可能な通信ポートとして構成される。このようにして、選択的に割り当て可能な通信ポートは、同じＬＥＤパッケージ２６内で互いに対してより近くに、隣接するＬＥＤパッケージ２６の選択的に割り当て可能な通信ポートのより近くに配置される。したがって、通信バス線１３２－１、１３２－２は、ＬＥＤパッケージ２６間の低減された長さでさらに簡略化される場合がある。特に、通信バス線１３２－１は、ＬＥＤパネル１３６の各行に沿って隣接するＬＥＤパッケージ２６間に直線を形成してもよい。より長い通信バス線１３２－２は、１つの行を別の行に接続し、ＬＥＤパネル１３６の周縁に配置される。
[00162]図３４は、本明細書に開示される実施形態に従う、電圧線１１８および接地線１２２の追加を伴った図３３のＬＥＤパネル１３６のためのルーティング構成を例証する部分平面図である。１つまたは複数の選択的に割り当て可能な通信ポートを伴う複数のＬＥＤパッケージ２６（例えば、パッケージボンドパッド４８－１～４８－４のうちの１つまたは複数）を有することによって、通信線１３２－１、１３２－２の簡略化されたルーティング配置は、ＬＥＤパネル１３６の電圧線１１８および接地線１２２のための簡略化されたルーティング配置を可能にする。特に、そのようなルーティング構成は、通信線１３２－１、１３２－２、電圧線１１８、および接地線１２２がすべて、ＬＥＤパネル１３６の同じ層または平面上に配置されることを可能にする。特定の応用において、配電を改善し、トレース抵抗からの電圧垂下を低減し、クロスウォークおよび他のソースからの雑音を低減するために、電圧線１１８または接地線１２２のうちの１つまたは複数が通信バス線１３２－１、１３２－２とは異なる平面に配置されることが有益な場合がある。特定の実施形態において、通信バス線１３２－１、１３２－２、および電圧線１１８は、ＬＥＤパネル１３６の第１の層または平面に配置されてもよく、接地線１２２は、接地線１２２を各ＬＥＤパッケージ２６のパッケージボンドパッド４８－１に接続する電気ビアを伴うＬＥＤパネル１３６の第２の層または平面に配置されてもよい。ＬＥＤパネル１３６の第２の層または平面上のサブセット分配は、電気ビアの数を減少させるために提供されてもよい。
[00163]図３１～図３４の各々において、ＬＥＤパッケージ２６は、４つのパッケージボンドパッド４８－１～４８－４により例証される。特定の実施形態において、図３１～図３４のいずれかに例証されるＬＥＤパッケージ２６は、追加の数のパッケージボンドパッドを備える場合があるということを理解されたい。特定の実施形態において、ＬＥＤパッケージ２６は、同期またはＬＥＤパッケージ２６のための他のタイミングシーケンスをもたらすためにクロック信号インおよびクロック信号アウトを提供するように構成される少なくとも２つの追加のパッケージボンドパッドを有してもよい。特定の実施形態において、連続的に接続されたＬＥＤパッケージ２６は、自己クロック構成、または自己クロック信号を受信するための構成を伴って構成されてもよく、したがって、クロック入力は必要とされない場合がある。特定の実施形態において、追加のパッケージボンドパッドは、電力節約のために追加の電圧入力を受信するように構成されてもよい。例えば、ＬＥＤパッケージ２６内の１つまたは複数の赤色ＬＥＤチップは、同じＬＥＤパッケージ２６内の１つまたは複数の青色または緑色ＬＥＤチップとは異なる電圧入力を用いてより低い電圧で実行してもよい。加えて、アクティブ電気素子３０内の１つまたは複数の論理回路配置は、異なる電圧入力を用いてより低い電圧で実行してもよい。
[00164]本明細書で使用される場合、連続的に接続されたＬＥＤパッケージ２６は、温度または他の補償、較正、補正、または伝達関数能力を伴って構成されてもよい。そのような能力または技術は、１つまたは複数のルックアップテーブル、伝達係数に基づいた計算、区分的連続伝達関数を提供する伝達係数計算とルックアップテーブルの組合せを含んでもよい。特定の実施形態において、データパケットＤＰ、続きのデータパケットＣＤＰ、または共通もしくはブロードキャストデータパケットＤＰＡＬＬのうちの１つまたは複数は、ＬＥＤパッケージ２６のうちの１つまたは複数の中のアクティブ電気素子に、そのようなルックアップテーブルおよび／または伝達係数計算から、単一のＬＥＤパッケージ２６、ＬＥＤパッケージ２６のサブグループ、またはデータストリーム１２６内のＬＥＤパッケージ２６のすべてへの通信を可能にすることを促すように構成されるコマンドコードを含んでもよい。
[00165]本明細書に開示されるように、データストリームからデータを受信し、受信したデータに少なくとも部分的に応答して１つまたは複数のアクションを実行するように構成されるアクティブ電気素子を含むＬＥＤパッケージが開示される。特定の実施形態において、アクティブ電気素子は、ＬＥＤパッケージの現在の状態またはアクティブ電気素子によって受信された以前のコマンドのうちの１つまたは複数と組み合わせて、データストリームから受信されるデータによって識別されるコマンドに基づいて、１つまたは複数のアクションを実行してもよい。
[00166]図３５は、本明細書に開示される実施形態に従う、アクティブ電気素子のための様々な入力および対応するアクションを例証する概略図である。例証されるように、アクティブ電気素子３０は、入力データストリーム１２６Ａを受信し、データストリーム１２６Ａ、ならびに実行するべき１つまたは複数の対応するアクション１４０－１～１４０－ｎを識別するために使用される、様々な入力および内部状態１３８－１～１３８－ｎに従って行動するように構成される。特に、１つまたは複数の入力および内部状態１３８－１～１３８－ｎは、アクティブ電気素子３０の制御論理１４１によって受信される。１つまたは複数の入力または内部状態１３８－１～１３８－ｎは、アクティブ電気素子３０（および対応するＬＥＤパッケージ２６）の現在の状態１３８－１、入力データストリーム１２６Ａの現在の部分から受信されるコマンドコードに対応する現在のコマンド１３８－２、入力データストリーム１２６Ａの以前の部分から受信される以前のコマンドコードに対応する事前コマンド１３８－３、および１つまたは複数の追加の入力（…１３８－ｎ）を含む。現在の状態１３８－１は、レジスタを初期状態へリセットすることなど、アクティブ電気素子３０のためのリセットまたは起動条件を含んでもよい。ＬＥＤパッケージ２６が、双方向通信ポートを伴って配置される場合、初期状態は、入力信号を探すように双方向通信ポートをリセットすることを含んでもよい。現在の状態１３８－１はまた、１つまたは複数の通信ポートからのデータ入力を待つことを含んでもよい。入力データストリーム１２６Ａからデータを受信した後、現在の状態１３８－１は、ＬＥＤパッケージ２６の動作条件を維持すること、または共通もしくはブロードキャストコマンドおよび任意の対応する継続データコマンドの実施を含んでもよい。現在のコマンド１３８－２を受信すると、アクティブ電気素子３０の制御論理１４１は次いで、制御論理１４１入力および内部状態１３８－１～１３８－ｎの１つまたは複数の組合せに基づいて実行するべき１つまたは複数のアクション１４０－１～１４０－ｎを識別してもよく、また現在の状態１３８－１を変更することを含んでもよい。１つまたは複数のアクション１４０－１～１４０－ｎは、入力データストリーム１２６Ａから出力データストリーム１２６Ｂへデータ１４０－１を伝送もしくは再伝送すること、出力データストリーム１２６ＢへトークバックパケットなどのＬＥＤデータ１４０－２を伝送することを含んでもよく、または任意の数の他のアクション１４０－３、１４０－４…１４０－ｎは、ＬＥＤパッケージ２６のＬＥＤチップもしくは他の素子を通電すること、ＬＥＤパッケージ２６の出力をオンもしくはオフにすること、受信した入力データストリーム１２６Ａに従って較正レジスタへデータを送信すること、ＬＥＤパッケージ２６の双方向通信ポートを識別し、入力および出力ポートのうちの異なるものとして割り当てること、入力もしくは出力データストリーム１２６Ａ／１２６Ｂに従ってデータレートを変更すること、ＬＥＤパッケージ２６のためのオプションの特定のセットを実施すること、またはＬＥＤパッケージ２６の駆動条件を変更することを含む。この点に関して、アクティブ電気素子３０は、電流または以前の入力コマンドおよびＬＥＤパッケージ２６の１つまたは複数の有限または現在の状態に基づいて、識別し、アクションを実行するように構成される有限状態機械を備える場合がある。
[00167]図３６は、本明細書に開示される実施形態に従う、有限状態機械１４２を備えるアクティブ電気素子３０を例証する概略図である。アクティブ電気素子３０は、図３５の現在の状態１３８－１に対応する任意の数の状態１４４－１～１４４－４に従って構成されてもよい。起動またはリセット状態１４４－１は、レジスタおよび通信ポートを初期状態へリセットするための初期状態を含んでもよい。起動またはリセット状態１４４－１の後、アクティブ電気素子３０は、通信ポートセットアップ状態１４４－２へと進んでもよく、ここでアクティブ電気素子３０は、データストリームからのデータ入力を待つ。データ入力を受信すると、アクティブ電気素子３０は、対応するＬＥＤパッケージのための入力ポートおよび出力ポートを割り当ててもよい。様々な入力信号から受信されるコマンドコードに応じて、アクティブ電気素子３０は、コマンド状態１４４－３、１４４－４のうちの一方へ前進してもよい。コマンド状態１４４－３は、受信したコマンドコードに従ってアクティブ電気素子３０の個々のＬＥＤパッケージの動作条件を実施および／または維持することに対応する。コマンド状態１４４－４は、データストリーム内のすべてのＬＥＤパッケージのための共通またはブロードキャスト動作条件を実施および／または維持することに対応する。通常動作において、アクティブ電気素子３０は、タイムアウト条件などの他の条件と一緒に受信される様々なコマンドコードに従って、コマンド状態１４４－３、１４４－４の間で前進および循環する前に、起動またはリセット状態１４４－１から通信ポートセットアップ状態１４４－２へ前進してもよい。例証されるように、様々な状態１４４－１～１４４－４のすべては、条件またはコマンドが、アクティブ電気素子３０を様々な状態１４４－１～１４４－４のうちの別のものへ変化させるために提供されるまで、それら自身へループバックしてもよい。特定の実施形態において、コマンドまたは条件は、様々な状態１４４－１～１４４－４のうちの異なるものの間の破線によって示されるように、様々な状態１４４－１～１４４－４のうちの１つを様々な状態１４４－１～１４４－４のうちの別のものへ変化させてもよい。４つの状態１４４－１～１４４－４のみが例証されるが、アクティブ電気素子３０および有限状態機械１４２は、本明細書に開示される実施形態に従う追加の状態を有してもよい。したがって、図３６は、アクティブ電気素子３０の基本動作の高水準概念図として提供される。同じ動作が、コマンド状態を組み合わせて１つにすること、および第１のコマンド条件を従属の状態へ降格することなど多くの異なる方法を表すことができるということを理解されたい。特定の実施形態において、すべての状態１４４－１～１４４－４は、リセット条件を最終的に強いる場合がある、特定の状態１４４－１～１４４－４を状態１４４－１～１４４－４のうちの以前のものへ変化させる１つまたは複数のタイムアウト条件を伴って構成されてもよい。この点に関して、アクティブ電気素子３０は、無反応状態１４４－１～１４４－４から抜け出せなくなることを回避してもよい。
[00168]本明細書に開示される特定の実施形態において、ＬＥＤパッケージは、ＬＥＤパッケージ内の１つまたは複数のＬＥＤからの有害動作条件または対応する誤り信号を検出するように構成されるアクティブ電気素子を含む。特定の実施形態において、アクティブ電気素子は、１つまたは複数のＬＥＤに対して順バイアス状態および逆バイアス状態の両方を提供し、およびこれらの間で切り替えるように構成されてもよい。順バイアス状態は、１つまたは複数のＬＥＤを活性化する、またはオンにするために提供され、逆バイアス状態は、電流漏出測定および逆バイアス電圧測定を含む他の能力のためにＬＥＤのうちの１つまたは複数に別個に提供されてもよい。特定の実施形態において、アクティブ電気素子は、順電圧監視および対応する調整を１つまたは複数のＬＥＤのための駆動信号に提供するように構成されてもよい。順バイアス状態および逆バイアス状態の両方を提供するように構成される複数のＬＥＤパッケージを備えるＬＥＤパネルが開示される。ＬＥＤパネルは、ＬＥＤパッケージのうちの１つまたは複数が起動時または他の間隔もしくは時間に自己検査ルーチンを実行することができるように構成されてもよい。そのような自己検査ルーチンは、各ＬＥＤパッケージ内のＬＥＤのいずれかについて、逆漏れ測定値を逆漏れ要件と、および順電圧測定値を順電圧要件と比較することを含んでもよい。そのような自己検査ルーチンはまた、ＬＥＤのいずれかについての温度評価を含んでもよい。特定の実施形態において、逆漏れ測定値および順電圧測定値は、制御素子（例えば、図２８の１８）へ戻されるデータに追加されてもよく、またはそれを置き換えてもよい。不適切な逆漏れ値に応答して、特定のＬＥＤパッケージのアクティブ電気素子は、他のＬＥＤ、ＬＥＤ画素、またはＬＥＤパッケージから電流が離れないように、ＬＥＤパネルの通常動作中、ＬＥＤパッケージ内の特定のＬＥＤをシャットダウンするか、ＬＥＤパッケージ内のＬＥＤ画素をシャットダウンするか、またはＬＥＤパッケージ全体をシャットダウンしてもよい。順電圧測定値における偏差に応答して、特定のＬＥＤパッケージのアクティブ電気素子は、パッケージ内のＬＥＤのうちの１つまたは複数のためのＰＷＭ信号などの駆動信号を応答可能に調整してもよい。特定の実施形態において、例示的な自己検査ルーチンは、初期輝度測定を実施するために各ＬＥＤを循環すること、内部逆漏れおよび／または順電圧測定を実施すること、ならびに外部機械が検出および復号するべきＬＥＤ色またはパルスシーケンスを介して１つまたは複数の診断信号を提供することを含んでもよい。特定の実施形態において、自己検査ルーチンは、パッケージ内のＬＥＤのためのパスまたはフェイル条件のうちの少なくとも一方を示す出力信号を提供してもよい。出力信号は、デジタル信号として電気ポートへ通信されてもよい。他の実施形態において、出力信号は、パッケージ内のＬＥＤのうちの１つまたは複数を通じて光信号として通信されてもよい。特定の実施形態において、自己検査ルーチンは、ＬＥＤが可視信号を人間の観察者に提供するためにより緩徐に電気的に活性化されるステップを繰り返してもよい。このようにして、光信号は、予め決定された色、持続時間、および／または数での１つまたは複数のＬＥＤの明滅から解釈されることができるコードを含んでもよい。特定の実施形態において、光信号は、まず、人間の観察者によって検出不可能であるか、または検出することが困難である高速で通信され、その後に、人間による検出のための人間が読むことができるコードを提供するためにより緩徐な速度での通信が続く場合がある。ＬＥＤパッケージは、そのような自己検査ルーチンを電力起動時に自動的に実施するように構成されてもよく、またはＬＥＤパッケージは、試験のために別個の電源に直接接続されるときにそのような自己検査ルーチンを実施するように構成されてもよい。加えて、時間遅延が、電力オン時の高速通信と低速通信コードとの間に提供されてもよく、これは、コントローラが、低速通信が表示または伝送される前に自己検査ルーチンを停止するためにコマンドを送信するための時間を有するのにかなり十分なものである。したがって、ディスプレイ画面は、電力が最初に印加されるときに高速通信に従って明滅するだけの場合があり、マスタコントローラは、起動後にほぼ瞬時に全オフコマンドを送信することができる。このようにして、起動中の高速での初期明滅は、人間の観察者によって検出することは困難になる。
[00169]図３７～図４２は、本明細書に説明されるアクティブ電気素子に関連した概念を表すために全体的な概略図およびブロック図として提供される。図３７～図４２は、全体的な概略図およびブロック図として例証されるが、様々な構成および追加の支援素子および回路が様々な実施形態において存在してもよい。図３７～図４２において、異なる素子を接続する任意の線は、応用および伝送される信号のタイプ（例えば、アナログまたはデジタル）に応じて単一の線または複数の線を含んでもよい。ここでも、これらの図は、一般的に概念を伝えることが意図される。他の抵抗性素子、容量性素子、およびアクティブ素子の追加が、所望の機能および性能を達成するために必要とされる場合がある。ソースおよび／またはシンクドライバなどの他の配置も検討される。加えて、各ノードのために別個のＡＤＣ入力の代わりにマルチプレクサスイッチを有する１つのＡＤＣを使用することなどの他の配置は、本開示の範囲内であるということを理解されたい。また前と同じように、別個の電圧入力を、異なる電圧要件のＬＥＤのために使用することができる（例えば、緑色または青色ＬＥＤの電圧入力とは別個の赤色ＬＥＤのための電圧入力）。
[00170]図３７は、本明細書に開示される実施形態に従う、アクティブ電気素子３０が少なくとも１つのＬＥＤ１４６の正常または有害動作条件を検出するように構成される実施形態を例証する概略図である。例証されるように、アクティブ電気素子３０のドライバ１４８は、実質的に、アクティブ電気素子３０のアナログインターフェースであり、高抵抗器値（例えば、１０，０００～１００，０００オーム）で設定されるプルアップ抵抗器Ｒ６、閾値検出器１５０、および抵抗器Ｒ３～Ｒ５とそれぞれ結合される選択スイッチＦＥＴ１～ＦＥＴ３を有する異なる抵抗器値の抵抗器ネットワークＲ１～Ｒ５を含む。閾値検出器１５０は、制御論理１４１へ誤り（ＥＲＲ）信号を通信するための比較器／演算増幅器構成を含んでもよい。そのような誤り信号は、数ある中でも、ＬＥＤ１についての電気的短絡または開状態を含んでもよい。制御論理１４１は、アクティブ電気素子３０のデジタルインターフェースであり、ドライバ１４８と結合される抵抗器選択（Ｒ－選択）およびＰＷＭ回路を含む。ＬＥＤ１４６の陰極は、プルアップ抵抗器Ｒ６、閾値検出器１５０、および抵抗器ネットワークＲ１～Ｒ５と結合される。通常動作において、選択スイッチＦＥＴ１～ＦＥＴ３は、抵抗器Ｒ３～Ｒ５の選択が、予め決定された電流制限を提供することを可能にし、選択スイッチＦＥＴ４は、ＬＥＤ１４６のための輝度制御を提供するために制御論理１４１のＰＷＭ回路と結合される。ＬＥＤ１４６が電気的短絡状態にあるとき、誤りは、２Ｖ超または３Ｖ超などの高電圧として検出され、対応する誤り信号が、制御論理１４１へ通信される。ＬＥＤ１４６が電気的開放状態にあるとき、誤りは、特定の抵抗器選択に応じて、０．５Ｖ未満などの低電圧として検出される。ＬＥＤ１４６のみが例証されるが、本明細書に説明される概念は、複数ＬＥＤ配置にも適用可能であり、この場合、別個のまたは多重化した閾値検出器１５０が、各ＬＥＤと共に構成される。以前に説明した実施形態と同様に、図３７において構成されるようなアクティブ電気素子３０は、１つまたは複数のＬＥＤ（例えば、ＬＥＤ１４６）と同じＬＥＤパッケージ内へ組み込まれてもよい。加えて、アクティブ電気素子３０は、別の制御素子（例えば、図１Ｂの制御素子１８）と通信し、そこからのコマンドに応答するように構成されてもよい。
[00171]図３８は、本明細書に開示される実施形態に従う、アクティブ電気素子３０が、少なくとも１つのＬＥＤ１４６に順バイアス状態および逆バイアス状態の両方を提供するように構成される実施形態を例証する概略図である。特定の実施形態において、制御論理１４１は、適切なアクティブ素子により、出力信号に従ってＶｓｓ近くまたはＶｄｄ近くのいずれかの電圧レベルをＬＥＤ１４６に供給するように構成される逆バイアス制御出力信号を含む。技術用語「逆バイアス」は、高レベルの制御論理１４１出力が逆バイアス状態をもたらすことを示唆するため、出力信号は、ドライバ１４８内に提供されるインバータ１５２と単に結合されることができる。したがって、ＬＥＤ１４６は、特定の動作状態に応じて、順バイアスされるか逆バイアスされるかのいずれかであってもよい。インバータ１５２、またはインバータ論理素子は、ＬＥＤ１４６を駆動するために十分な出力特性を有してもよい。他の態様と同様、他の素子の追加が、すべての要件を満たすために必要とされる場合がある。図３８において、ＡＤＣ１５４は、ＬＥＤ１４６の動作条件に関するＬＥＤ１４６の電圧を検出するように構成される。したがって、ＡＤＣ１５４は、図３７の閾値検出器１５０に置き換わるように配置される。特定の実施形態において、ＡＤＣ１５４は、ドライバ１４８内に配置される抵抗器コンデンサ（ＲＣ）回路またはアナログフィルタ、および制御論理１４１内に配置されるデジタルフィルタ回路のうちの少なくとも１つを備える。ＡＤＣ１５４は、比較器、デジタルフィードバック付きのサンプリング素子、およびデジタル領域内の追加のフィルタリングをさらに備える場合がある。アナログ－デジタル変換のための他の配置／方法が企図される。ＬＥＤ１４６の逆漏れなどの動作条件を測定するために、制御論理１４１は、ＬＥＤ１４６の陽極が０Ｖ近くになるように、逆バイアスをＬＥＤ１４６に印加してもよい。ＰＷＭ回路がオフにされたまま逆バイアスされた状態において、プルアップ抵抗器Ｒ６に結合されたＬＥＤ１４６の陰極は、ＬＥＤ１４６が好適に低い逆漏れを示す場合、Ｖｄｄ近くにあることになる。ＬＥＤ１４６が逆バイアス状態下で漏れている場合、ＬＥＤ１４６の陰極は、より低い電圧を有することになる。これは、ＡＤＣ１５４または制限センサにより検知されることができ、ＬＥＤ１４６をシャットダウンすること、および通信プロトコルを通じてマスタ制御素子１８に通知することなど、適切なアクションを実行するために制御論理１４１によって使用されることができる。この点に関して、ＡＤＣ１５４は、ＬＥＤ１４６が逆バイアス状態にある間、誤り信号を提供するように構成されるレベルセンサを形成してもよい。したがって、ＡＤＣ１５４は、ＬＥＤ１４６が逆バイアス状態にある間、ＬＥＤ１４６の動作条件に関連して電圧を検出するように構成される。
[00172]他の実施形態において、制御論理１４１は、ＬＥＤパッケージ内の１つまたは複数のＬＥＤをシャットダウンしてもよく、または制御論理１４１は、検出された逆漏れに応答してＬＥＤパッケージ全体をシャットダウンしてもよい。依然として他の実施形態において、制御論理１４１は、検出された逆漏れに応答してＬＥＤ１４６への制御信号を調整してもよい。例証されるように、ドライバ１４８は、抵抗器ネットワークＲ１～Ｒ５および選択スイッチＦＥＴ１～ＦＥＴ４を含んでもよく、制御論理１４１は、図３７について説明されるように、Ｒ選択回路およびＰＷＭ回路を含んでもよい。上で述べたように、ＬＥＤ１４６の逆バイアス状態の間、ＰＷＭ回路はオフに切り替えられることになる。特定の実施形態において、アクティブ電気素子３０のそのような構成は、電圧レベルを検出すること、ならびにパスおよびフェイル状態のみに応答することを越えて、ＬＥＤ１４６の動作条件の調整および改善された制御を可能にする場合がある。抵抗器ネットワークＲ１～Ｒ５は、ＬＥＤ１４６のための電流制限回路としての役割を果たし、またこのようにして、アクティブフィードバックなしに、小さなＬＥＤ電圧変化に応答してＬＥＤ１４６の電流を精密に制御しない。これらの変化は、ＬＥＤ１４６の寿命にわたって全体的に観察される。ＡＤＣ１５４からのＬＥＤ１４６の順電圧レベルフィードバックは、ＬＥＤ１４６のＰＷＭデューティサイクルを決定および／または調整するために計算の一部として使用されてもよい。例えば、ＡＤＣ１５４がＬＥＤ１４６の順電圧レベルの減少を検出した場合、制御論理１４１は、ＬＥＤ１４６のＰＷＭデューティサイクルを応答可能に増加させて、さもなければ観察される輝度差を補償してもよい。この疑似電流制御は、それが実施するのにより少ないリソース（例えば、追加のチップ空間および電力）を必要とすることから、電流制御の他の方法よりも好ましい場合がある。ＬＥＤ１４６の順電圧レベルフィードバックと一緒に、伝達曲線、温度補償データ、および入力輝度レベルデータもまた、ＰＷＭデューティサイクルを決定および調整するための計算の一部であってもよい。加えて、ＡＤＣ１５４は、ＬＥＤ１４６の電圧レベル監視を制御論理１４１に提供することができるため、ＬＥＤ１４６の電気的短絡または電気的開放状態も検出される場合がある。このようにして、ＡＤＣ１５４は、ＬＥＤ１４６が順バイアス状態にある間、ＬＥＤ１４６の、順電圧レベルなどの動作条件に関連して電圧を検出するように構成される。本明細書に開示される実施形態によると、ＡＤＣ１５４は、マスタ制御素子（例えば、図１Ｂの制御素子１８）への連続出力のために、測定したデータ（例えば、逆漏れおよび順電圧測定値）をアクティブ電気素子３０に伝送するように構成されてもよい。ＬＥＤ１４６のみが図３８に例証されるが、本明細書に説明される概念は、別個のＡＤＣ１５４が各ＬＥＤにより構成されるか、またはスイッチのネットワーク（例えば、マルチプレクサ）が、１つのＡＤＣ１５４がいくつかのＬＥＤから電圧測定値を得ることを可能にする、複数ＬＥＤ配置にも適用可能である。以前に説明した実施形態と同様に、図３８において構成されるようなアクティブ電気素子３０は、１つまたは複数のＬＥＤ（例えば、ＬＥＤ１４６）と同じＬＥＤパッケージ内へ組み込まれてもよい。
[00173]図３９は、本明細書に開示される実施形態に従う、図３８の抵抗器ネットワークＲ１－Ｒ５および対応する選択スイッチＦＥＴ１～ＦＥＴ３がアクティブ電気素子３０内の電流源１５６と置き換えられる実施形態を例証する概略図である。図３９において、プルアップ抵抗器Ｒ６およびインバータ１５２は、図３８について説明されるように、ＬＥＤ１４６と結合される。電流源１５６は、電流を選択可能（例えば、いくつかのレベル）または調整可能（例えば、多くのレベル）であるＬＥＤ１４６に提供するように構成される。電流源１５６の概略図は、図３８の抵抗器ネットワークＲ１～Ｒ５および対応する選択スイッチＦＥＴ１～ＦＥＴ３よりも一般的であるが、後の図は、図３８の抵抗器ネットワークＲ１～Ｒ５および対応する選択スイッチＦＥＴ１～ＦＥＴ３を含め、ＬＥＤ電流を制御するための任意の方法を表すために電流源１５６を使用する。制御論理１４１は、ＬＥＤ１４６のチップサイズまたは同様のものに基づいて最大電流または輝度レベルを設定するために概して使用される電流選択回路（または図３７では抵抗器選択回路）を含む。そのような選択は、一般的に、初期セットアップにおいて行われてもよく、その後は必ずしも変更されてなくてもよい。特定の実施形態において、ＰＷＭは省略されてもよく、ＬＥＤ１４６は、図１１Ｅのハウランド電流ポンプで以前に説明されたように、電流源１５６のみによって実行されてもよい。特定の実施形態において、電流源１５６には、ビルトインフィードバックが装備され、したがって、ＡＤＣ１５４からのフィードバックは必要とされない場合がある。特定の実施形態において、温度測定フィードバックは、ＡＤＣ１５４の１つまたは複数の構成要素によって電流源１５６に提供されてもよい。ＬＥＤ１４６のみが図３９に例証されるが、本明細書に説明される概念は、複数ＬＥＤ配置にも適用可能である。以前に説明した実施形態と同様に、図３９において構成されるようなアクティブ電気素子３０は、１つまたは複数のＬＥＤ（例えば、ＬＥＤ１４６）と同じＬＥＤパッケージ内へ組み込まれてもよい。
[00174]図４０は、図３９の概略図と同様の複数のＬＥＤ実施形態を例証する概略図である。例証されるように、アクティブ電気素子３０内のプルアップ抵抗器Ｒ６－１～Ｒ６－３の別個のものが、複数のＬＥＤ１４６－１～１４６－３の対応するものに結合される。加えて、ＬＥＤ１４６－１～１４６－３の各々は、対応するＡＤＣ１５４－１～１５４－３および対応する電流源１５６－１～１５６－３と結合される。図４０において、インバータ１５２は、ＬＥＤ１４６－１～１４６－３の各々について、順バイアス状態から逆バイアス状態へ変化させる、または切り替えるように構成される。他の実施形態において、アクティブ電気素子３０は、ＬＥＤ１４６－１～１４６－３の各々のために別個のインバータ１５２を備える場合がある。先に論じられるように、別個のＶｄｄ電圧入力は、アクティブ電気素子３０内でのより少ない電力消散を伴って、ＬＥＤ１４６－１～１４６－３をそれらのそれぞれの電圧レベルで駆動することによって電力を節約するために利用することができる。電流源１５６－１～１５６－３が例証されるが、抵抗器ネットワーク（例えば、図３８のＲ１～Ｒ５）および選択スイッチ（例えば、図３８のＦＥＴ１～ＦＥＴ３）もまた、ＬＥＤ１４６－１～１４６－３の各々のために構成されてもよい。したがって、図４０のアクティブ電気素子３０は、ＬＥＤ１４６－１～１４６－３の各々について、電気的開放検出、電気的短絡検出、順電圧監視、および逆漏れ監視を提供し、ＬＥＤ１４６－１～１４６－３の１つ１つまたはグループを応答可能に調整または遮断するように構成される。以前に説明した実施形態と同様に、図４０において構成されるようなアクティブ電気素子３０は、ＬＥＤ１４６－１～１４６－３と同じＬＥＤパッケージ内へ組み込まれてもよい。複数のＡＤＣ１５４－１～１５４－３が例証されるが、単一のＡＤＣが、複数のノードにおいて電圧または電圧レベルを検出するために提供されてもよく、その結果として、単一のＡＤＣは、複数のＬＥＤ１４６－１～１４６－３について、逆漏れ測定値および順電圧測定値のうちの少なくとも一方を提供するように構成される。
[00175]図４１は、本明細書に開示される実施形態に従う、供給電圧Ｖｄｄ、接地Ｖｓｓ、および双方向通信ポート（入力／出力（Ｉ／Ｏ）ポート１およびＩ／Ｏポート２）を含む複数のポートを伴って構成される図４０のアクティブ電気素子３０を例証する概略図である。図４１において、図の左側のＶｄｄ、Ｖｓｓ、Ｉ／Ｏポート１、およびＩ／Ｏポート２という４つのポートに加えて、アクティブ電気素子３０は、ＬＥＤ１４６－１～１４６－３と結合される、図の右側の４つのポートを含む。例証されるように、ＬＥＤ１４６－１～１４６－３は、以前に説明されたように、インバータ１５２、プルアップ抵抗器Ｒ６－１～Ｒ６－３、ＡＤＣ１５４－１～１５４－３、および電流源１５６－１～１５６－３と電気的に結合される。他の実施形態において、電流源１５６－１～１５６－３は、以前に説明されたように、対応する抵抗器ネットワークおよび選択スイッチと置き換えられてもよい。双方向通信ポートＩ／Ｏポート１およびＩ／Ｏポート２は、１つまたは複数のＩ／Ｏバッファ１５８と電気的に結合される。Ｉ／Ｏバッファ１５８は、アクティブ電気素子３０がシステム内でどのように接続されるかに基づいて、制御論理１４１と一緒に、双方向通信ポートＩ／Ｏポート１およびＩ／Ｏポート２を入力（データイン）または出力（データアウト）通信ポートのいずれかとして割り当てるように構成される回路（例えば、様々なバッファおよびトライステートバッファ）を含む。双方向通信ポートＩ／Ｏポート１およびＩ／Ｏポート２のいずれかにおける入力データ接続に応答して、制御論理１４１は、これに応じて、入力ポート方向および出力ポート方向を割り当てる。制御論理１４１は、メモリ素子、クロックもしくは発振器、ならびに／または、熱管理能力を提供するために温度センサおよび抵抗器コンデンサに接続されるフィルタおよびＡＤＣなど、図４１に概して例証される１つまたは複数の追加の素子を含んでもよい。特定の実施形態において、ＡＤＣ１５４－１～１５４－３のうちの１つもしくは複数、または別個のＡＤＣは、温度センサによって提供される電圧を測定することによって、温度測定を提供するように構成されてもよい。
[00176]図４２は、本明細書に開示される実施形態に従う、極性非依存の（ｐｏｌａｒｉｔｙ－ａｇｎｏｓｔｉｃ）、または極性に依存しない（ｐｏｌａｒｉｔｙ－ｉｎｄｅｐｅｎｄｅｎｔ）入力能力を伴って構成される図４１のアクティブ電気素子３０を例証する概略図である。例証されるように、入力ポートまたはピンから複数の接続（例えば、ポートＰ１～Ｐ４）を受信または接続し、別個の信号線を、Ｖｄｄ、Ｖｓｓ、データイン、およびデータアウト信号線のうちの１つとして構成する、アクティブスイッチングネットワークなどのスイッチングネットワーク１６０が配置されてもよい。したがって、ポートＰ１～Ｐ４は、様々な信号を受信または伝送するように構成される複数の極性非依存の接続ポートを形成する。特定の実施形態において、スイッチングネットワーク１６０は、ポートＰ１～Ｐ４がどんな順序で接続されるかとは無関係に自己構成するように構成される回路を含む。スイッチングネットワーク１６０の例示的な回路は、入力において検知された電圧レベルに従ってバイアスされるゲートを有するＭＯＳＦＥＴなど、アクティブ制御されるスイッチのネットワークを含んでもよい。特定の実施形態において、スイッチングネットワーク１６０は、図４１のＩ／Ｏバッファ１５８の機能の一部を提供してもよい。したがって、特定の実施形態においては、図４１のＩ／Ｏバッファ１５８の機能をスイッチングネットワーク１６０へと組み合わせることが望ましい場合がある。図４２のアクティブスイッチングネットワーク１６０内の破線によって例証されるように、ポートＰ１～Ｐ４の１つ１つが、Ｖｄｄ、Ｖｓｓ、データイン、およびデータアウト信号線の任意の単一のものとして接続されることができる。このようにして、ＬＥＤパッケージのアクティブ電気素子３０は、ＬＥＤパッケージのパッケージボンドパッド（例えば、図２Ｉの４８－１～４８－４）が、Ｖｄｄ、Ｖｓｓ、入力通信、および出力通信のうちのいずれか１つに接続されてもよい極性非依存の接続ポートを形成するように、スイッチングネットワーク１６０および１つまたは複数の双方向通信ポートを備える場合がある。出力通信の場合、複数のポート（例えば、ポートＰ１～Ｐ４）のうちの少なくとも１つは、したがって、出力通信ポートとして構成されてもよい。スイッチングネットワーク１６０は電源も同様に含むため、電力ピンが、まず指定され、適切なノードへ切り替えられなければならない。この電力入力は、パッシブ回路（例えば、ＦＥＴのＲＣネットワーク制御ゲート）を通じて達成されることができる。例として、図４３は、図４２のスイッチングネットワーク１６０に初期電力を提供するために使用される場合がある４入力整流器１６２を例証する全体的な概略図である。例証されるように、ポートＰ１～Ｐ４の各々は、バイポーラダイオード、ショットキーダイオード、および同様のものなど、一対の低電圧接続と結合される。そのようなダイオードは、それらの電圧降下（特に、低電圧ＬＥＤ構成要素の場合）が理由ではるかに多くの電力を消費する場合があり、したがって、４入力整流器１６２は、図４２のスイッチングネットワーク１６０に最初に電力供給するために使用されるだけの場合があり、その後に、アクティブ素子および論理を、最終スイッチ接続を行うために使用されることができる。このようにして、図４２の電力スイッチングネットワークは、次いで、ＭＯＳＦＥＴなどの低電圧スイッチを使用して、ダイオード整流器（例えば、図４３の１６２）を迂回して電力ピンの低抵抗ルーティングを提供してもよい。特定の実施形態において、ＭＯＳＦＥＴは、４入力整流器１６２と組み合わせて使用されるスイッチングネットワーク１６０のアクティブ整流器内に含まれてもよい。他の実施形態において、アクティブ整流器は、図４３に例証されるダイオードの各々を、ＭＯＳＦＥＴおよび／またはバイポーラ接合トランジスタを含むトランジスタなどの、アクティブ制御されるスイッチと置き換えることによって、４入力整流器１６２の代わりに使用されてもよい。
[00177]以前に説明されたように、圧縮デジタルコードまたは符号化された信号などのデジタルコードをＬＥＤディスプレイの制御素子から受信するように構成されるＬＥＤパッケージのアクティブ電気素子が開示される。例えば、アクティブ電気素子は、より大量のコマンドコードを通信するためにデータストリーム内で低減されたデータビットを利用する符号化されたデジタル信号（例えば、図２０）を受信するように構成されてもよい。この点に関して、アクティブ電気素子は、圧縮デジタルコードを受信し、その後、アクティブ電気素子によって受信されるデータストリームのためにデジタルコードを展開するように構成されてもよい。したがって、受信されるデジタルコードの展開は、データストリームのダイナミックレンジを増大させることができる指数関数的逆べき関数を含む、受信されるデータストリームの展開（ｅｘｐａｎｓｉｏｎ）のための任意の非線形関数またはアルゴリズムを含んでもよい。デジタル信号のダイナミックレンジは、ビット数によって概して説明される信号レベルの範囲（例えば、上方値および下方値）を指してもよい。圧縮の１つの形態は、そのようなビットがどのように使用されるかに単に関する。ビットは、多くの場合、ＬＥＤへの電流または電力入力を直線的に発生させるために使用される。これは、人間の観察者が、ガンマ補正に使用されるものなどの対数またはべき法則関数により類似した非直線形式で光を認識することから、ディスプレイシステムのためのビット深度（例えば、ダイナミックレンジ）の非効率的な使用となることがある。所与のビット数のダイナミックレンジは、小さくてもよい（例えば、８ビットコードの最高レベルは、ゼロを除く最低レベルのものの２５５倍である）が、そのダイナミックレンジは、目の非線形応答に一致させるためにデータを変換するとき、何桁も拡張されることができる。例として、８ビットの場合に２５５のダイナミックレンジを有する代わりに、２．２のガンマを適用することによって、依然として８ビットだけを使用しながらおよそ２００，０００のダイナミックレンジを得る。圧縮なしでは、１８ビットが、同じレベルのダイナミックレンジを達成するために必要とされることになる。このようにして、ダイナミックレンジは、アクティブ電気素子のデータストリームの有用なビット数、サンプリング、または解像度を指してもよい。したがって、本明細書に開示されるようなアクティブ電気素子は、圧縮データを受信し、そのようなデータを展開して、より大きな観察されるおよび有用なダイナミックレンジを提供するように構成されてもよい。たった今説明したように、特定の実施形態において、圧縮および展開スキームは、デジタル画像と人間の観察者による知覚画像との間のダイナミックレンジを増大させるためにべき法則式（例えば、ガンマ補正）に従ってもよい。他の実施形態において、圧縮および展開スキームは、隣接するＬＥＤ画素／パッケージのグループ、または互いに近接したＬＥＤ画素／パッケージを含んでもよい。ＬＥＤ画素のそのようなグループは、ＬＥＤ画素のグループがＬＥＤディスプレイマトリクス内の共通の電気素子の制御下にある実施形態に適用可能であってもよい。特に、ＬＥＤパッケージは、２つ以上の隣接するＬＥＤ画素および圧縮データコードを含んでもよく、続いて、展開データコードは、２つ以上の隣接するＬＥＤ画素の隣り合うもの同士において予期される場合があるデータ内の冗長性を除去することによってデータ非効率性を低減する。したがって、共通のコードが、２つ以上の隣接するＬＥＤ画素または部分画素のためのコードを提供するために復号または展開される。
[00178]図４１および図４２について上に説明されるように、いくつかの双方向通信ポートのうちのいずれかにおいて、または極性非依存のパッケージボンドパッド（例えば、図２Ｉの４８－１～４８－４）において、圧縮デジタルデータを受信し、そのようなデジタルデータを展開することができるＬＥＤパッケージが開示される。加えて、いくつかの双方向通信ポートのいずれかへ、または極性非依存のパッケージボンドパッド（例えば、図２Ｉの４８－１～４８－４）のいずれかにおいて、ＬＥＤパッケージ内で適用されるべき伝達関数または伝達関数値を受信することができるＬＥＤパッケージが開示される。伝達関数は、アクティブ電気素子が補間すべき伝達関数係数の１つまたは複数のサブセットを含んでもよい。このようにして、伝達関数は、デジタル領域で計算されてもよい。特定の実施形態において、伝達関数は、区分的伝達関数を含んでもよい。本明細書に開示される実施形態によると、伝達関数は、ＡＤＣ入力（例えば、図３８のＡＤＣ１５４）に対して、ＰＷＭ出力（例えば、図３８のＰＷＭ回路）に対して、およびアクティブ電気素子のＤＡＣ制御された出力に対して、ＬＥＤパッケージ内の１つもしくは複数のＬＥＤの温度測定、またはＬＥＤパッケージ内の１つもしくは複数のＬＥＤの輝度出力のうちの１つまたは複数を指示または制御するために適用されてもよい。本明細書で使用される場合、「伝達関数」は、出力データが入力データとは異なるように、入力データを出力データへ変換するための任意の数の方式で実施される場合がある任意のタイプの関数を指す。特定の実施形態において、伝達関数は、加法、乗法、および同様のものなどの線形関数に従ってデータを変換するように構成されてもよい。特定の実施形態において、伝達関数は、指数関数、対数関数、超越関数、アルゴリズム関数、フーリエ変換（例えば、離散フーリエ変換）、および同様のものなどの非線形関数に従ってデータを変換するように構成されてもよい。伝達関数は、温度、輝度、または電圧調整、ならびにそれらの組合せのために、ＬＥＤのための対応する制御信号を生成するために温度センサ値を変換することによって、温度制御へ適用されてもよい。特定の実施形態において、伝達関数は、制御素子（図１Ｂの１８）からの入力、温度センサからの入力、およびＬＥＤの順電圧測定値または逆漏れ測定値を含む入力など、複数のソースからのデータ値の複数の入力を受信および変換するように構成されてもよい。ＬＥＤパッケージの外部にある制御素子からの入力は、数ある中でも、所望の輝度、較正、および伝達係数を含むシリアル通信またはシリアル入力として構成されてもよい。温度センサからの入力、または順電圧および／もしくは逆漏れ測定値を含む入力は、特定のＬＥＤパッケージ内で内部生成されてもよい。このようにして、データ値を受信し、伝達関数に従ってデータ値を変換するように構成されるアクティブ電気素子を含むＬＥＤパッケージが開示される。特定の実施形態において、データ値は、アクティブ電気素子によって受信される圧縮データコードを含み、アクティブ電気素子は、圧縮データコードを展開データコードへ変換するように構成される。展開データコードは、ＬＥＤパッケージ内のＬＥＤのための輝度レベルまたは他の制御信号を含んでもよい。
[00179]本明細書に開示される特定の実施形態において、ＬＥＤパッケージのアクティブ電気素子は、ユーザ選択可能な色深度データを含むデータストリームからデータを受信するように構成される。色深度は、ＬＥＤまたはＬＥＤ画素の色を示す、または表すために使用されるいくつかのデータビットを指してもよい。例えば、１ビット色深度は、黒および白などのモノクロ色を含んでもよく、２４ビット色深度は、特定のＬＥＤパッケージ内の赤色ＬＥＤ、青色ＬＥＤ、および緑色ＬＥＤの各々について８ビットを含んでもよい。応用に応じて、ユーザ選択可能な色深度データは、１ビット色深度～１００ビット色深度の範囲にある色深度を含んでもよい。特定の実施形態において、ユーザは、２４ビット、３０ビット、３６ビット、および４８ビット色深度のいずれか１つから選択可能である、ＬＥＤディスプレイ内の１つまたは複数のＬＥＤパッケージのための色深度を選択してもよい。特定の実施形態において、特定のビット深度（例えば、２４ビット、３０ビット、３６ビット、および４８ビット色深度のうちの１つ）は、次に上位のビット深度を選択し、相違に関していくつかの最下位ビットをゼロパディングすることによって達成されてもよい。選択される色深度に応じて、特定のＬＥＤパッケージのアクティブ電気素子によって受信されるデータストリームは、選択された色深度に対応するビットサイズに従って調整されてもよい。例えば、より大きい色深度からより小さい色深度へ変化するとき、対応するビットの数および伝送時間は低減される。このようにして、選択可能な色深度データのビットサイズは調整可能である。データストリームのための異なる通信速度において、色深度に関連したビットサイズまたは深度、フレームレート、および制御チェーン内のいくつかの画素または部分画素の間にはトレードオフが存在することがある。
[00180]本明細書に開示されるように、ＬＥＤパッケージのアクティブ電気素子は、任意の数のコマンドコードに対応する圧縮または符号化された信号および色深度データを含む、様々なデータ信号を受信するように構成されてもよい。以前に説明されたように、コマンドコードは、データストリームのデータパケットの一部として含まれてもよい。特定の実施形態において、特定のＬＥＤまたはＬＥＤ画素のためのコマンドコードは、特定のＬＥＤまたはＬＥＤ画素がどのようにコマンドコードに応答するべきかをアクティブ電気素子に示す識別子信号を含んでもよい。例として、識別子信号は、コマンドコードが、単一のＬＥＤもしくは単一のＬＥＤ画素を対象とする単一画素コマンドコードであることを示す「０」デジタル信号、または、コマンドコードが、すべてのＬＥＤもしくはすべてのＬＥＤ画素を対象とする全画素コマンドコードであることを示す「１」デジタル信号を含んでもよい。特定の実施形態において、単一画素データは、データを受信する特定の画素によってデータストリームから除去され、また、以前に説明されたように、トークバックデータまたはトークバックデータパケットと置き換えられてもよい。単一画素コマンドコードは、数ある中でも、画素をスキップする、電圧に対する輝度復帰を設定する、輝度復帰温度および状態を設定する、ならびに逆漏れを返すまたはトークバックするコマンドのうちのいずれか１つを含んでもよい。画素をスキップするコマンドコードは、チェーン内の特定のＬＥＤまたはＬＥＤ画素を、上流にある他のＬＥＤまたはＬＥＤ画素に影響を及ぼすことなく、アドレッシングする能力を可能にする。全画素コマンドコードは、すべてのＬＥＤもしくはＬＥＤ画素のための輝度を設定する、またはコマンドコードの終了のうちのいずれか１つを含んでもよい。特定の実施形態において、フレームコマンドコードの終了は、ＬＥＤまたはＬＥＤ画素が次の単一画素コマンドコードに応答するべきであることを示すために提供される。特定の実施形態において、単一画素コマンドコードは、特定のＬＥＤまたはＬＥＤ画素をアドレッシングするためにチェーンに沿って伝送または再伝送されてもよい。この点に関して、単一画素コマンドコードに応答するＬＥＤパッケージのアクティブ電気素子は、「実行された」コマンドコードを示すために、変更されたコードを有する単一画素コマンドコードを応答可能に伝送し、次いで、次の単一画素コマンドコードに応答する前にフレームコマンドコードの終了が受信されるまで待機してもよい。そのようなアクティブ電気素子は、それが、データを受信および再送信するが、時には、データを変更または置き換え、常に受信したデータと同じデータを返すわけではないことから、カスケード通信においては疑似リピータと称される場合がある。
[00181]単一画素コマンドコードまたは全画素コマンドコードのいずれか（例えば、「Ａｌｌ」コマンドビットの場合０または１のいずれか）であることができるコマンドコードの例は、リセット、オプションを設定する、ＲＧＢ較正を設定する、ＲＧＢ伝達係数を設定する、ＲＧＢ熱係数を設定するコマンドコード、データの読み込み、およびプログラムの読み込みのうちのいずれか１つを含んでもよい。データの読み込みおよびプログラムの読み込みは、任意のデータまたはプログラムを、アクティブ電気素子のメモリ素子へ送信するため、および／またはそこから受信するために使用されてもよい。特定の実施形態において、オプションを設定するコマンドコードの後には、各ビットが以下のオプションのうちの１つを表す追加のデータバイトが続いてもよい：赤色ＬＥＤオフ、緑色ＬＥＤオフ、青色ＬＥＤオフ、熱シャットダウンの無効化、赤色ＬＥＤシャットダウンの無効化、緑色ＬＥＤシャットダウンの無効化、青色ＬＥＤシャットダウンの無効化、通信速度０、通信速度１、色深度０、色深度１、パリティフェイルのターンオフ／オン、ＰＷＭタイプ０，ＰＷＭタイプ１、抵抗器選択０、抵抗器選択１、抵抗器選択２、短絡したＬＥＤをオフにしない、熱補償を使用する、電力オンリセット条件がアドレッシングされていることを確認するためのセットアップ確認、および順電圧フィードバックがＰＷＭデューティサイクルを調整するために使用されるモードを設定する電圧補償を使用すること。通信速度０および１オプションは、出力のために最大４つの通信速度を提供してもよく、または、入力からの通信速度を検出するために提供されてもよい。この点に関して、伝送されたクロック信号なしにデータの通信速度を変化または適合させるように構成されるアクティブ電気素子を含むＬＥＤパッケージが開示される。色深度０および１オプションは、２４ビット深度、３０ビット深度、３６ビット深度、および４８ビット深度を含む色深度の間でトグルするように構成されてもよい。
[00182]上に説明されるように、特定の実施形態は、ＰＷＭなどのパルス式の方法によりＬＥＤの輝度および／またはグレーレベル出力を制御することを含む場合がある。全体的なＰＷＭ制御の下、ＬＥＤは、ＰＷＭ期間の一部分、またはＰＷＭ期間のデューティサイクルにわたって電気的に活性化されてもよい。ＰＷＭ期間は、ＰＷＭレートまたはＰＷＭ周波数と称される場合があり、各ＰＷＭサイクルを完了するための時間の長さに対応する。ＰＷＭ制御を利用するＬＥＤディスプレイ応用の場合、より高いＰＷＭ周波数が典型的には望まれる。６０Ｈｚ未満では、人間の目は、ＬＥＤの明滅を検出することができる場合があるが、６０Ｈｚ～１０００Ｈｚでは、他のサイクリング（ＰＷＭまたは走査）ソースまたは記録設備とのビーティングが発生する場合がある。この点に関して、少なくとも６０Ｈｚ、または少なくとも１，０００Ｈｚ、または少なくとも１０，０００Ｈｚ、または６０Ｈｚおよび１０，０００Ｈｚを含む範囲内、または６０Ｈｚおよび１，０００Ｈｚを含む範囲内、または１，０００Ｈｚおよび１０，０００Ｈｚを含む範囲内の効果的なＰＷＭ周波数でのＰＷＭ動作が可能である、本明細書に開示されるようなＬＥＤディスプレイが提供される。
[00183]より高いＰＷＭ周波数は、増大した電力消費および低減した直線性を含む性能トレードオフを伴うことがある。加えて、ディスプレイ応用のためのＰＷＭ周波数は、ディスプレイのための色またはビット深度およびクロックまたはカウンタレートによって制限されることができる。具体的には、ＰＷＭ期間は、ビット深度をクロック周波数で除算したもの等しい。この点に関して、高ダイナミックレンジ（ＨＤＲ）ディスプレイでは、ビット深度が増大すると、ＰＷＭ周波数は、クロック周波数に対して比例的に減少される。したがって、ＰＷＭ周波数を増大させるための従来の方式は、クロック周波数を増大させることを含むが、実際のクロック周波数は、１ＭＨｚおよび５０ＭＨｚを含む範囲に制限されることができ、いくつかの例示的なディスプレイ応用は、３ＭＨｚのクロック周波数で動作する。ビット深度は、ディスプレイ内の特定の色を表すために使用されるビットの数に対応する。各ビットは、２つの可能な値、０または１を有し、したがって、特定のビット深度についての合計ビット数は、可能な値の数（２）をビット深度に対応する累乗まで引き上げることによって計算される。このようにして、２ビット深度（例えば、２２）は、合計ビット数４に対応し、４ビット深度（例えば、２４）は、合計ビット数１６に対応し、１６ビット深度（例えば、２１６）は、合計ビット数６５，５３６に対応するなどである。したがって、より高いビット深度を有するディスプレイ応用では、より高いＰＷＭ周波数は、許容可能なクロック周波数の範囲内を達成するのが困難なことがある。
[00184]本明細書に開示される実施形態によると、ＬＥＤディスプレイのための効果的なＰＷＭ周波数は、ＬＥＤが各ＰＷＭ期間内で電気的に活性化されるデューティサイクルを区分することによって増大される。異なる言い方をすると、効果的なＰＷＭ周波数は、クロックまたはビット深度を変化させることなく、また依然として同じＰＷＭ期間を維持して実現される（例えば、ＰＷＭ期間は、ビット深度をクロック周波数で除算したものに依然として等しいが、効果的なＰＷＭ周波数は、クロック周波数をセグメントの数で乗算し、ビット深度で除算したものになる）。ＰＷＭ期間内のデューティサイクルを区分する１つの方式は、所望のレベルと比較されるクロックカウンタのシーケンスを変換、または再順序付けすることであり、その結果が、少なくとも１つのＬＥＤを動作させるドライバへの出力制御信号になる。このようにして、各ＰＷＭ期間内のデューティサイクルは、デューティサイクルの持続時間にわたってＬＥＤを電気的に活性化した状態に連続して保つのではなく、各ＬＥＤを各ＰＷＭ期間内で複数回活性化および非活性化する一連のパルスにわたって区分されてもよい。特定の実施形態において、ＬＥＤディスプレイの１つまたは複数のＬＥＤパッケージ内に組み込まれる、本明細書に開示されるアクティブ電気素子は、１つまたは複数のＬＥＤの１つまたは複数のセットためのデューティサイクルを個々に区分することができる。
[00185]図４４Ａは、アクティブ電気素子３０が１つまたは複数のＬＥＤのためのデューティサイクルを区分するように構成される実施形態を例証する概略図である。図４４Ａは、以下に説明される構成要素を含むが、アクティブ電気素子３０は、例証の目的のために図４４Ａでは再現されない以前に説明されたような多くの他の構成要素を含んでもよい。この点に関して、図４４Ａは、潜在的により複雑な素子のサブブロックの実装形態の例を表してもよい。以前に説明されたように、アクティブ電気素子３０は、データストリームを受信し、駆動または制御信号を１つまたは複数のＬＥＤに応答可能に送信するように構成される。データストリームは、アクティブ電気素子３０によって受信され、任意選択的にメモリ素子１６４またはレジスタ内に格納されてもよい。メモリ素子１６４は、図８のメモリ素子８０について以前に説明されたように、メモリ素子、レジスタ素子、および／またはチップのうちのいずれかを含んでもよい。加えて、１つまたは複数の信号調節素子１６６は、図８の信号調節素子について説明されるように、駆動信号が１つまたは複数のＬＥＤへ送信される前に、データストリームからの制御信号を変換（ｃｏｎｖｅｒｔ）、操作、または別途転換（ｔｒａｎｓｆｏｒｍ）するように構成されてもよい。別個の信号調節素子入力が、信号調節素子１６６に対して以前に説明されたように、伝達係数および同様のものを導入するために提供されてもよい。特定の実施形態において、信号調節素子１６６は、任意選択であってもよい。他の実施形態において、信号調節素子１６６は、特定のタスクのためにアクティブ電気素子３０内に構築されるハードロジックを用いて実装されることができる。さらに他の実施形態において、マイクロコントローラなどのプログラム可能なデバイスが、プログラム命令を通じた計算または他の手段によってデータを変換するために使用されることができる。比較器１６８は、メモリ素子１６４、および存在する場合、信号調節素子１６６を用いて、データストリームからコマンド信号を受信するように構成される。比較器１６８はまた、クロック１７０およびカウンタ１７１を用いてクロックまたはカウンタ信号を受信し、これに応じて、データストリームからのコマンド信号とカウンタ信号との比較に基づいて制御信号を出力するように構成される。クロック１７０およびカウンタ１７１は、以前に説明されたクロック構成のうちのいずれかを含んでもよい。図４４Ａにおいて、クロック１７０およびカウンタ１７１は、アクティブ電気素子３０内に例証されるが、他の実施形態において、クロック１７０は、アクティブ電気素子３０の外側に位置してもよい。加えて、データストリーム、信号調節、およびカウンタ変換のための入力は、実際には、外部入力が、以前に説明されたように、アクティブ電気素子３０内の介在構成要素を通ってルーティングする場合があるため、アクティブ電気素子３０内に例証される。
[00186]動作中、クロック１７０およびカウンタ１７１は、ＬＥＤディスプレイのための所望のビット深度に対応する逐次カウントを提供する。このようにして、カウンタ１７１は、ビット深度のための合計ビット数を逐次カウントし、次いでゼロへリセットまたはロールオーバする。本明細書で使用される場合、逐次カウントは、合計ビット数を番号順に（例えば、０、１、２、３、４、…）カウントすることを指す一方、非逐次カウントは、１つのＰＷＭ期間の間、同じ合計ビット数のすべてを含みながらも非数値的な順序にある数のシーケンスに従って合計ビット数を順序付けすることを指す。したがって、比較器１６８は、任意の信号調節／変換後のデータストリームからのビットを、以下に説明されるような任意のカウンタ変換の後にカウンタ１７１によって提供されるカウント値と比較し、制御信号をドライバ１７２に応答可能に提供する。例示的なＰＷＭ期間またはサイクルの間、ビット深度に応じたいくつかのビットに対応するデータ値は、データストリームから受信され、カウンタ値と比較される。カウンタ値がデータ値より小さいとき、比較器１６８は、対応する１つまたは複数のＬＥＤを電気的に活性化するために、制御信号をドライバ１７２に応答可能に提供してもよい。カウント値が進むと、比較器１６８は、カウント値がデータ値を超えるときに対応する１つまたは複数のＬＥＤを電気的に非活性化するために制御信号をドライバ１７２に応答可能に提供してもよい。このようにして、ＰＷＭ制御がＬＥＤに提供され、この場合、ＬＥＤは、ＰＷＭ期間のデューティサイクルの間、電気的に活性化され、ＰＷＭ期間の残りの部分の間、電気的に非活性化される。ドライバ１７２は、図８について説明されるようなドライバ素子８２を含む、以前に説明されたようなドライバデバイスおよび素子のうちのいずれかを含んでもよい。特定の実施形態において、比較器１６８は、未満、以下、超、以上、および／または等しくないなど、データ値とカウンタ値との単純な比較を実施するように構成されてもよい。他の実施形態において、比較器１６８は、さらなる論理演算に基づいて比較を実施するように構成されてもよい。
[00187]図４４Ａにさらに例証されるように、カウンタ変換デバイス１７４または回路は、クロック１７０およびカウンタ１７１からカウンタ信号を受信し、カウンタ信号を、それが比較器１６８によって受信される前に、応答可能に変換するために提供されてもよい。このようにして、カウンタ変換デバイス１７４は、比較器１６８が、各ＰＷＭ期間にわたって、上で説明した各データ値との比較を非逐次的な順序で（例えば、非数値的な順序で）実施するように、カウンタ信号の順序を再配置するように構成されてもよい。非逐次的に比較を適用することにより、比較器１６８の出力は、各ＰＷＭ期間の間、複数の移行を経る場合がある。このようにして、デューティサイクルは、単一の連続したデューティサイクルではなく、データ値に応じて複数の電気的に活性化された部分へと区分されてもよく、以て、ＬＥＤのための効果的なＰＷＭ周波数を増大させる。特定の実施形態において、カウンタ変換デバイス１７４は、アクティブ電気素子３０が区分されたデューティサイクルと単一パルスデューティサイクルとの間で選択的にトグルすることができるように、応用に応じて各ＰＷＭ期間にわたって、数値的に順序付けされたシーケンスと１つまたは複数の非数値的に順序付けされたシーケンスとの間で選択可能であるように構成されてもよい。この点に関して、同じカウンタ変換デバイス１７４が、特定の応用においては、カウンタ１７１から変換または変更されない数値的に順序付けされたカウンタ値を提供してもよいが、他の応用においては、変換されかつ非数値的に順序付けされたカウンタ値を提供することもできる。特定の実施形態において、別個のカウンタ変換入力が、数値的に順序付けされたシーケンスと非数値的に順序付けされたシーケンスとの間で選択する能力を提供するために、カウンタ変換デバイス１７４に提供されてもよい。
[00188]図４４Ｂは、図４４Ａのカウンタ変換デバイス１７４が、ＬＥＤ、ＬＥＤ１～ＬＥＤ３のための対応するデューティサイクルを区分するために複数のＬＥＤ、ＬＥＤ１～ＬＥＤ３間で共有されるように構成される実施形態を例証する概略図である。図４４Ａと同様、図４４Ｂは、図４４Ｂにおいて再現されない以前に説明されたような多くの他の構成要素を含んでもよい。この点に関して、図４４Ｂは、潜在的により複雑な素子のサブブロックの実装形態の例を表してもよい。図４４Ｂにおいて、クロック１７０およびカウンタ１７１は、図４４Ａと同じように構成される。しかしながら、カウンタ変換デバイス１７４出力は、複数のＬＥＤ、ＬＥＤ１～ＬＥＤ３のために共有される。このようにして、ＬＥＤ、ＬＥＤ１～ＬＥＤ３の各々は、対応するおよび別個のメモリ素子１６４－１～１６４－３、信号調節素子１６６－１～１６６－３、比較器１６８－１～１６８－３、およびドライバ１７２－１～１７２－３を含む。したがって、カウンタ変換デバイス１７４の出力は、ＬＥＤ、ＬＥＤ１～ＬＥＤ３の各々のための別個のデータ信号との比較のために、比較器１６８－１～１６８－３の各々と共有される。特定の実施形態において、ＬＥＤ、ＬＥＤ１～ＬＥＤ３は、単一のカウンタ変換デバイス１７４によってサーブされる複数の部分画素または部分画素のマトリクスを形成する任意の数のＬＥＤを備える場合がある。
[00189]図４５～図５０は、ＰＷＭ制御のために図４４Ａのカウンタ変換デバイス１７４によって提供されてもよい、逐次的なカウンタシーケンス、および様々な非逐次的または修正されたカウンタシーケンスをそれぞれ表す表図を提供する。特定の実施形態において、図４４Ａのカウンタ変換デバイス１７４は、図４５～図５０に例証されるものなど、任意の数のカウントシーケンスの間での選択を可能にするために、選択／制御入力を有してもよい。図４５～図５０の各々において、表の各行は、特定の所望の出力電力またはＬＥＤ輝度のためのデータストリームから受信される場合があるデータ値を表す。これらのデータ値は、逐次的なデシマル値（例えば、１、２、３など）およびそれらの対応するバイナリ値（例えば、００００、０００１、００１０など）で表される。各列は、カウンタシーケンスの各ステップについてバイナリ値でカウンタ値（逐次的および／または修正された）を表す。例証の目的のため、図４５～図５０に示される例は、１６個の可能な値（例えば、０、１、２…１５）が各色またはグレーレベルのために提供される４ビット深度ディスプレイ応用のために提供される。実際には、図４５～図５０に例証される実施形態は、２４ビット深度、３０ビット深度、３６ビット深度、および４８ビット深度構成を含むが、これらに限定されない、より高解像度ディスプレイのためのより大きいビット深度応用へとスケーラブルである。これらのビット深度構成の各々は、画素あたりのビット深度（例えば、８、１０、１２、または１６ビット）のために３で除算されることになる。３色または他の多重部分画素構成要素の場合、単一のカウンタおよび変換されたカウンタ信号は、各々が図４４Ｂについて以前に説明されたような独自のデータ、比較器、およびドライバを有するすべての部分画素の間で共有されることができる。
[00190]図４５は、図４４Ａの比較器へカウンタシーケンスを番号順に提供するための表図を表す。この点に関して、特定のＰＷＭ期間にわたるデータ値は、比較器（図４４Ａの１６８）によって、０で始まり番号順に１５まで逐次的に進むカウンタ値と比較される。図４５は変換されない線形カウンタ値を表すため、表の修正カウンタ値部分は空のままである。データ値がカウンタ値よりも大きいとき、制御信号（例えば、「１」）が提供されて、対応するＬＥＤを電気的に活性化する。データ値がカウンタ値以下であるとき、制御信号（例えば、「０」）が提供されて、対応するＬＥＤを電気的に非活性化する。この点に関して、データ値０は、対応するＬＥＤがＰＷＭ期間全体にわたって電気的に非活性化されることを結果としてもたらす。データ値８は、対応するＬＥＤが合計１６カウントのカウンタシーケンスのうちの連続した８カウントにわたって電気的に活性化されることを結果としてもたらし、以て、ＰＷＭ期間の５０％に対応するデューティサイクルを提供する。例証されるように、データ値０～１５の各々について、対応するＬＥＤは、各ＰＷＭ期間内のデューティサイクルの持続時間にわたって１回電気的に活性化される。異なる言い方をすると、各ＰＷＭ期間内には、ＬＥＤに送達される電気パルスは最大でも１つのみであるか、または最大で１つの正遷移および１つの負遷移が存在する。低周波数では、これは、顕著な明滅または点滅を引き起こす場合があり、また、追加的に、他の光源または撮像源とのビーティングをもたらす場合がある。
[00191]図４６は、非数値的に順序付けされたカウンタ値を、フルビット逆転シーケンスに従って図４４Ａの比較器１６８に提供するための表図を表す。データ値を図４４Ａのカウンタ１７１によって提供される数値的に順序付けされたカウンタ値と比較するのではなく、図４４Ａのカウンタ変換デバイス１７４は、ビット逆転によってカウンタ値を再順序付けして、修正カウンタ値を提供してもよい。例えば、カウンタシーケンス３では、逐次的なカウンタ値００１１は、逆の順序に変換されて、元々はカウンタシーケンス１２に対応していた修正カウンタ値１１００になる。フルビット逆転の場合、すべての逐次的なバイナリカウンタ値は、このように変換される。これは、カウンタのビット出力を逆の順序に電送することによって達成されることができ、決定論理、計算、またはルックアップを必要としないことから、再配置の最も単純な方法のうちの１つである。したがって、図４４Ａの比較器１６８は、以下の非数値的に順序付けされたシーケンス：０、８、４、１２、２、１０、６、１４、１、９、５、１３、３、１１、７、１５で配置される修正カウンタ値に従って、特定のＰＷＭ期間にわたるデータ値を比較する。データ値が修正カウンタ値よりも大きいとき、制御信号（例えば、「１」）が提供されて、対応するＬＥＤを電気的に活性化する。データ値が修正カウンタ値以下であるとき、制御信号（例えば、「０」）が提供されて、対応するＬＥＤを電気的に非活性化する。特定のビット深度およびデータ値に応じて、対応するＬＥＤは、特定の正味デューティサイクルを提供するために複数回電気的に活性化および非活性化されてもよい。例えば、データ値８は、対応するＬＥＤが合計１６カウントのうちの非連続の８カウントにわたって電気的に活性化されることを結果としてもたらし、以て、ＰＷＭ期間の５０％のデューティサイクルを提供するためにオンおよびオフを８回サイクルする（または遷移する）。このようにして、５０％デューティサイクルのための効果的なＰＷＭ周波数は、図４５のレートよりも８倍高い。０、１、および１５のデータ値の場合、対応するＬＥＤは、図４５に例証されるものと同様にして駆動されることになる。図４６のビット逆転手法は、多くのデータ値にとって増大した効果的なＰＷＭレートを提供するが、ＬＥＤが各ＰＷＭ期間内でより多くの回数オンおよびオフをサイクルされることから、電力消費も増大される場合がある。示されるように、５０％データレベルでは、フルビット逆転されたＰＷＭは、クロックレートの半分で駆動周波数を提供し、これは所望されるよりもはるかに高い場合がある。加えて、ドライバが比較器によって提供される高速信号に正確に従わない場合があるため、直線性の問題が発生する場合がある。
[00192]図４７は、修正カウンタ値を、部分ビット逆転シーケンスに従って図４４Ａの比較器１６８に提供するための表図を表す。部分ビット逆転の場合、カウンタビットの一部分のみが逆転される。例として、図４７は、カウンタ値の最初の２桁を逆転することによって得られる修正カウンタ値を表す。したがって、カウンタシーケンス４の場合、デシマル値４を表す逐次的なカウンタ値０１００は、デシマル値８を表す修正バイナリカウンタ値１０００へ変換される。この例では、最初の２桁のみを変換することにより、５０％レベルにおける遷移の数は、フルビット逆転のものの４分の１減少される。したがって、図４４Ａの比較器１６８は、以下の非数値的に順序付けされたシーケンス：０、１、２、３、８、９、１０、１１、４、５、６、７、１２、１３、１４、１５で配置される修正カウンタ値に従って、特定のＰＷＭ期間にわたるデータ値を比較する。部分ビット逆転を適用することにより、対応するＬＥＤは、図４５の数値的に順序付けされたシーケンスよりも各ＰＷＭ期間内でより多くの回数、図４６のフルビット逆転シーケンスより少ない回数、電気的に活性化および非活性化されてもよい。例えば、データ値８は、対応するＬＥＤが、５０％デューティサイクルを提供するために、４カウントごとの連続した増分で電気的に活性化および非活性化されることを結果としてもたらす。したがって、対応するＬＥＤは、データ値８の場合、各ＰＷＭ期間内で２回オンおよびオフをサイクル（または遷移）することになり、以て、図４５と比較して効果的なＰＷＭ周波数を２倍にするが、図４６のより高い効果的なＰＷＭ周波数と比較してより小さい電力消費からの恩恵を得る。特定の実施形態において、部分ビット逆転は、逐次的なバイナリカウンタ値の他の桁を逆転することを含んでもよい。特定の実施形態において、ゼロからカウンタビットの合計数までいくつかのビットが逆転されてもよい。特定の実施形態において、いくつのビットが逆転するかの選択は、システム内でハードコードまたはハードワイヤされてもよい。依然としてさらなる実施形態において、入力として認められるユーザオプションおよび／または設定としてビット逆転および／または部分ビット逆転シーケンスへの変更を可能にする適応ビット逆転が利用されてもよい。
[00193]上に説明されるように、部分ビット逆転は、ＰＷＭ期間あたり１回よりも著しく高い、より高い遷移周波数を提供すると同時に、クロック周波数よりも著しく低い遷移周波数も提供することによって、生カウンタシーケンスに勝るいくつかの利点を提供する。しかしながら、図４７における例証が示すように、５未満および１１超のデータレベルは、元々の方法（例えば、図４５）のものから変わらない。これは、ビットセグメントスワッピングによりさらにアドレッシングされてもよい。以前の実施形態は、すべてのカウンタビットまたはカウンタビットの一部分を逆転する。ビットセグメントスワッピングでは、ビットのセグメントは、各セグメント内のビットを逆転することなくスワップされる。例えば、ＰＷＭ期間内のｙパルスを達成するため、ｘ個の最上位のビットセグメントを残りのビットとスワップし、この場合、２ｘ＝ｙである。例として、ビット位置７６５４３２１０を有する８ビットカウンタは、最上位ビットとしてビット位置７を有してもよい。大半のデータ値にとって期間あたり４つのＰＷＭパルスが望ましい場合、最上位の２つのビット（７６）は、最下位位置へと動かされてシーケンス５４３２１０７６を提供してもよい。この点に関して、このビット順を使用する修正カウンタが、図４４Ａの比較器１６８へ伝達されてもよい。
[00194]図４８は、２セグメントシーケンシングに従ったビットセグメントスワッピングによる修正カウンタ値を、図４４Ａの比較器１６８に提供するための表図を表す。２セグメントシーケンスの場合、修正カウンタ値は、すべての偶数を１つのセグメント、続いてすべての奇数を第２のセグメントなど、１６個の値を２つの異なるセグメントへ再配置することによって得られる。これは、最上位ビットが最下位ビット位置へ動かされるようにカウンタビットの順序をスワップすることによって、以前に説明されたように達成される。したがって、図４４Ａの比較器１６８は、以下の非数値的に順序付けされたシーケンス：０、２、４、６、８、１０、１２、１４、１、３、５、７、９、１１、１３、１５で配置される修正カウンタ値に従って、特定のＰＷＭ期間にわたるデータ値を比較する。例証されるように、増大した数のデータ値は、ＬＥＤが、図４７の部分ビット逆転シーケンスと比較して、各ＰＷＭ期間内で２回電気的に活性化および非活性化されることに対応してもよく、以て、より低いおよびより高いデータ値ならびに約５０％の値についてより高い効果的なＰＷＭ周波数を提供する。
[00195]図４９は、４セグメントシーケンシングに従ったビットセグメントスワッピングによる修正カウンタ値を、図４４Ａの比較器１６８に提供するための表図を表す。４セグメントシーケンスの場合、修正カウンタ値は、１６個の値を４つの異なるセグメントへ再配置することによって得られる。異なる言い方をすると、上方２つのビットが、各セット内のビットを逆転することなく、下方２つのビットとスワップされる。結果として、図４９は、４つの異なるセグメントが、修正カウンタ値を０で開始し、修正カウンタシーケンスの最初の４つの数字を提供するために４つカウントすることによって、続いて、修正カウンタ値１において５番目の数字を設定し、次の４つの数字を提供するために４つカウントする、と続くことによって、提供されることを示す。したがって、図４４Ａの比較器１６８は、以下の非数値的に順序付けされたシーケンス：０、４、８、１２、１、５、９、１３、２、６、１０、１４、３、７、１１、１５で配置される修正カウンタ値に従って、特定のＰＷＭ期間にわたるデータ値を比較する。例証されるように、データ値に応じて、対応するＬＥＤは、各ＰＷＭ期間内で１～４回電気的に活性化および非活性化されてもよい。
[00196]図５０は、８セグメントシーケンシングに従ったビットセグメントスワッピングによる修正カウンタ値を、図４４Ａの比較器１６８に提供するための表図を表す。８セグメントシーケンスの場合、修正カウンタ値は、１６個の値を８つの異なるセグメントへ再配置することによって得られる。異なる言い方をすると、上方３つのビットが、各セット内のビットを逆転することなく、下方ビットとスワップされる。結果として、図５０は、最大８つの異なるセグメントが、修正カウンタ値を０で開始し、修正カウンタシーケンスの最初の２つの数字を提供するために８つカウントすることによって、続いて、修正カウンタ値１において３番目の数字を設定し、次の２つの数字を提供するために８つカウントする、と続くことによって、提供されることを示す。したがって、図４４Ａの比較器１６８は、以下の非数値的に順序付けされた順序：０、８、１、９、２、１０、３、１１、４、１２、５、１３、６、１４、７、１５で配置される修正カウンタ値に従って、特定のＰＷＭ期間にわたるデータ値を比較する。例証されるように、データ値に応じて、対応するＬＥＤは、各ＰＷＭ期間内で１～８回電気的に活性化および非活性化されてもよい。上の例は、２セグメント、４セグメント、および８セグメントシーケンシングについて提供されるが、そのような実施形態は、２４ビット深度、３０ビット深度、３６ビット深度、および４８ビット深度構成を含むが、これらに限定されない、より高解像度ディスプレイのためのより大きいビット深度応用へとスケーラブルである。そのようなより高いビット深度応用の場合、より高いセグメントシーケンシングは、数ある中でも、１６セグメント、３２セグメント、および６４セグメントシーケンシングを含んでもよい。
[00197]図４５～図５０の各々において、最後の列はゼロであり、その結果として、最高輝度レベルの場合でさえ、ＬＥＤは、最後のカウンタシーケンス値に対応する１つのクロックパルスにわたって非活性化される。これは、実際上の図４５～図５０の様々な実装形態の１つの表現である。ＬＥＤが全ＰＷＭ期間を通じて活性化されたままであるように最大レベルが遷移を有さないことが望ましい場合、実装形態は、最後のカウンタ値（すなわち、最後の列）を省略し、以前の実装形態よりも１サイクル早くゼロへロールオーバしてもよい。明白性のため、すべての図４５～図５０は、修正カウンタがデシマルでの逐次値１５と同じである（またはバイナリでは１１１１）最後の任意選択のサイクルを示す。
[00198]図４５～図５０の例によって例証されるような非数値的に順序付けされたおよび／または修正された様々なカウントシーケンスを提供することにより、より高い効果的なＰＷＭ周波数が実現されてもよい。この点に関して、ＰＷＭ制御のために構成されるアクティブ電気素子は、特定の応用のためにクロック周波数をビット深度で除算することによって計算されるようなＰＷＭ周波数よりも高い効果的なＰＷＭ周波数を実現する場合がある。より高い効果的なＰＷＭ周波数を提供することにより、ＬＥＤディスプレイは、有利には、正確な高輝度および低輝度レベルを有するより高いダイナミックレンジを提供し、ならびにクロックレートを増大させることまたは電力効率を犠牲にすることを必要とせずに、良好な直線性を維持しながら、低周波数干渉効果を回避してもよい。そのような非数値的に順序付けされたおよび／または修正されたカウントシーケンスは、画素を形成する複数のＬＥＤチップを有する図２Ａ～図２ＩのＬＥＤパッケージ２６、複数の画素を形成するＬＥＤチップの複数のグループを含む図７のＬＥＤパッケージ７４および／または図１２ＢのＬＥＤパッケージ１０８、ならびに図８～図１２Ａおよび図１４～図３５に説明されるようなアクティブ電気素子構造、関連構成要素、および関連システムレベル構成のうちのいずれかを含む、以前に説明された実施形態のうちのいずれかのために提供されてもよい。特定の実施形態において、本明細書に説明される非数値的に順序付けされたおよび／または修正されたカウントシーケンスは、ＡＳＩＣなどの共通のアクティブ電気素子または複数の別個のＡＳＩＣのいずれかを含む共通ボード上に形成される画素グループ内に形成される複数のＬＥＤチップを含むオールインワンの複数の画素ディスプレイに適用可能である。そのようなオールインワンの複数の画素ディスプレイは、チップオングラス（ＣＯＧ）、チップオンボード（ＣＯＢ）、パッケージオンパッケージ（ＰＯＰ）、パッケージオンボード（ＰＯＢ）、またはＰＣＢアセンブリのうちの１つまたは複数を含んでもよい。
[00199]本明細書に説明されるようなＬＥＤディスプレイは、発生する場合がある様々な誤り状態に起因してリセットすることを時に必要とする場合がある。以前に説明されたように、データ伝送なしの期間および／またはリセットコマンドコードを含むコマンドコードは、リセットまたはリスタート条件をシグナリングするように構成されてもよい。特定の実施形態において、ＬＥＤディスプレイおよび対応するアクティブ電気素子は、データ伝送なしの期間および／またはリセットコマンドコードを必要とすることなく、リセットおよび／または割り込み条件を開始するように構成されてもよい。この点に関して、リセットおよび／または割り込み条件は、正常動作で予期されるものよりも長い時間間隔にわたって線状態を高または低位置に保持することによって、シリアル通信信号などの共通のデータ信号を介して開始されてもよい。ディスプレイ内のすべてのアクティブ電気素子、またはディスプレイ内の１つもしくは複数の個々のアクティブ電気素子をリセットするように構成される、そのようなリセット条件がシグナリングされてもよい。１つまたは複数の個々のアクティブ電気素子の場合、リセット信号は、特定のアクティブ電気素子に対応する、異なる長さおよび／またはパルスで提供されてもよい。この点に関して、リセット信号に対応しないアクティブ電気素子は、単にリセット信号を次のアクティブ電気素子へパスしてもよい。ストリング内の個々のアクティブ電気素子へリセットをシグナリングするための別の方式は、「次をハードリセットする」コマンドに応答するようにアクティブ電気素子を構成することである。このようにして、コマンドは、リセットされるべき標的アクティブ電気素子に先行するアクティブ電気素子へと向けられることができ、またリセット信号をその出力へ向け、故に、すべての前のアクティブ電気素子がハードリセット信号を受信することを回避する。特定の実施形態において、２つのそのようなコマンド：「１つをハードリセットする」および「すべてをハードリセットする」コマンドが存在することができる。「１つをハードリセットする」コマンドは、２つのリセット信号のうちの短い方など個々のリセット信号を送信する。すべてをハードリセットするコマンドは、出力においてより長いパルスを向けることができ、リセットするべきストリング内に続くすべてのアクティブ電気素子にシグナリングする。リセット信号をデータストリーム内に埋め込むことによってリセット条件を開始する能力は、ＬＥＤディスプレイおよび対応するアクティブ電気素子が、コマンドコードまたはデータ伝送なしの期間を含む他のリセット通信に応答しないとき、リセットを強制するのに特に有益である場合がある。
[00200]図５１Ａは、以前に説明された実施形態に従うアクティブ電気素子に提供される場合のある、ゼロ復帰（ＲＺ）形式にある正常データストリームを例証する図である。図５１Ｂは、リセット信号１８０を含む、ＲＺ形式にあるデータストリーム１７８を例証する。例証されるように、リセット信号１８０は、図５１Ａの正常データストリーム１７６の一部分よりも長い時間の持続時間にわたってデータストリーム１７８がハイ状態（例えば、「１」）に保持される時間の期間に対応する。このようにして、リセット信号１８０の対象となるアクティブ電気素子は、リセット信号１８０を受信すると、その動作状態を応答可能にリセットしてもよい。加えて、リセット信号１８０の対象とならない任意のアクティブ電気素子は、リセットアクションを開始することなく、次のアクティブ電気素子にリセット信号１８０を単にパスしてもよい。リセット信号１８０はハイ状態（例えば、「１」）で例証されるが、リセット信号１８０は、代替的に、ロー状態（例えば、「０」）に保持されてもよく、またはリセット信号１８０は、本明細書に開示される原則から逸脱することなく、異なる長さおよび／または複数のパルスを含んでもよい。特定の実施形態において、データストリーム１７８は、リセット信号１８０を受信した後に開始されるべきリセットまたは割り込み条件のタイプを示す１つまたは複数のコマンドまたは命令をさらに含んでもよい。加えて、データストリーム１７８は、リセットまたは割り込み条件が開始された後に実行するべき次のアクションを示す追加のコマンドを含んでもよい。
[00201]ＬＥＤパッケージおよび／またはＬＥＤディスプレイの動作温度を監視する熱管理素子が、図８について以前に説明されたように、ＬＥＤパッケージおよび／またはＬＥＤディスプレイ内に組み込まれてもよい。したがって、パッケージおよび／またはディスプレイ内の１つまたは複数のＬＥＤの動作状態は、１つまたは複数の熱管理素子によって提供される監視された温度に基づいて調整されてもよい。場合によっては、熱管理素子の応答時間は、遅くてもよく、または熱管理素子の場所は、熱補償を適時提供するために特定のＬＥＤからかなり離れて離間されてもよい。例えば、図２Ａに例証されるような３チップＬＥＤパッケージ２６において、対応する熱管理素子は、別個のＬＥＤチップ２８－１～２８－３の各々の動作温度全体への個々の寄与を判別することなく、ＬＥＤパッケージ２６のための単一の動作温度を提供してもよい。いくつかの場合において、ＬＥＤチップのうちの１つ（例えば、２８－１）が、他のＬＥＤチップ（例えば、２８－２、２８－３）よりも不均衡により熱く動作している場合がある。そのような条件の場合、パッケージ内のＬＥＤチップ２８－１～２８－３の各々のための熱管理補償を別個に決定するように構成される積分器が、アクティブ電気素子３０に組み込まれてもよい。例えば、積分器は、熱管理素子によって測定されるような動作温度を、ＬＥＤチップ２８－１～２８－３の各々に送達されている１つまたは複数の異なる輝度レベルと、およびＬＥＤチップ２８－１～２８－３の各々のための個々の熱補償調整を計算するための任意の較正定数と比較してもよい。
[00202]ＬＥＤ画素が表示することができる色空間または色域は、ＬＥＤ画素を形成するＬＥＤチップのそれぞれの色ポイントによって画定されてもよい。例えば、赤色ＬＥＤチップ、緑色ＬＥＤチップ、および青色ＬＥＤチップを備えるＬＥＤ画素のための色空間は、色度図内の三角形領域として画定されてもよく、ここでは、三角形領域の頂点がＬＥＤチップの異なる色ポイントと一致する。特定の実施形態において、入ってくるビデオソースの色空間は、ＬＥＤ画素のＬＥＤチップによって画定されるような色空間とは異なるものであってもよい。結果として、表示された色は、データ変換がない限り、異なるモニタ上では異なることがある。特定の応用において、変換は、データ信号をＬＥＤディスプレイに送信する前にビデオプロセッサによりリアルタイムで発生する場合がある。ＬＥＤディスプレイは、使用されているビデオ技術に従って標準の色空間または色域のうちの１つまたはいくつかをシミュレートするために独自のビデオプロセッサを備える場合がある。例えば、比較的広い色域が可能であるＬＥＤディスプレイは、特定のビデオソースに基づいたアナログテレビのためのＮａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ（ＮＴＳＣ）色域など、より狭い色域を表示するように構成されてもよい。そのようなビデオプロセッサは、これをリアルタイムで行うために、かなり高速かつ強力である必要があり、したがって、かなり高価になることがある。特定の実施形態において、以前に説明されたようなアクティブ電気素子は、１つの色空間または色域からの入力データを受容し、このデータを変換して、アクティブ電気素子によって制御されるＬＥＤチップのその色空間または色域をより正確に表すことができることによるデジタル信号処理のために構成されてもよい。アクティブ電気素子は少数の部分画素（典型的には、単一画素ＲＧＢの場合は３、２×２画素ＲＧＢの場合は１２）のみにサーブするため、色空間変換のタスクは、著しくより単純であり、以て、ディスプレイ内のすべての画素のための変換を計算するために高速プロセッサを必要としない。
[00203]特定の実施形態において、アクティブ電気素子は、各ＬＥＤ画素のために３超のＬＥＤチップを制御するように構成されてもよい。例えば、アクティブ電気素子は、４ポイントガマットでは４つのＬＥＤチップを制御するように構成されてもよい。そのような例において、アクティブ電気素子は、３色入力データを受信し、それを変換して、予期した４ポイントガマットにより正確に一致させるように構成されてもよい。さらなる例において、ＬＥＤディスプレイのためのコントローラは、緑色のためのコマンドを送信してもよく、また緑色ＬＥＤのみを単にオンにするのではなく、アクティブ電気素子は、そのそれぞれの色空間内のソースデータによって予期される緑の色合いに一致させるためにＬＥＤチップへの駆動信号の組合せを計算してもよい。したがって、アクティブ電気素子は、緑色入力信号を、ＬＥＤ画素内の３つ以上のＬＥＤチップすべてのための駆動信号へ変換してもよい（例えば、より小さい量の青色ＬＥＤおよび赤色ＬＥＤ発光と組み合わされた実質的により高い緑色ＬＥＤ発光）。特定の実施形態において、デジタル信号処理が可能であるアクティブ電気素子は、演算論理装置、マイクロコントローラ、実行コントローラ、およびデジタル信号処理装置のうちの１つまたは複数を備える１つまたは複数のＡＳＩＣを含んでもよい。
[00204]本明細書に開示されるような実施形態は、画素を形成する複数のＬＥＤチップを有する図２Ａ～図６のＬＥＤパッケージ、ならびに複数の画素を形成するＬＥＤチップの複数のグループを含む図７のＬＥＤパッケージ７４および／または図１２ＢのＬＥＤパッケージ１０８を含む、いくつかの応用において実施されてもよい。本明細書に説明されるような実施形態はまた、ＡＳＩＣなどの共通のアクティブ電気素子または複数の別個のＡＳＩＣのいずれかを含む共通ボード上に形成される画素グループ内に形成される複数のＬＥＤチップを含むオールインワンの複数の画素ディスプレイに適用可能であってもよい。そのようなオールインワンの複数の画素ディスプレイは、チップオングラス（ＣＯＧ）、チップオンボード（ＣＯＢ）、パッケージオンパッケージ（ＰＯＰ）、パッケージオンボード（ＰＯＢ）、またはＰＣＢアセンブリのうちの１つまたは複数を含んでもよい。この点に関して、図８～図１２Ａおよび図１４～図５１Ｂに説明されるようなアクティブ電気素子構成、関連構成要素構成、および関連システムレベル構成のうちのいずれかは、ＬＥＤパッケージおよびＬＥＤディスプレイシステムの両方に適用可能であってもよい。
[00205]以前に説明した実施形態において、ディスプレイ内のＬＥＤ画素は、それぞれの動作状態を更新することを、各ＬＥＤ画素がそれを行うための特定のコマンドを受信するときに行うように構成されてもよい。各ＬＥＤ画素のためのコマンドは、異なる時間に受信されてもよく、したがって、個々のＬＥＤ画素の動作状態は、フレームレートおよびストリング内の個々のＬＥＤ画素の配置に基づいて異なる時間に更新されてもよい。このようにして、ディスプレイ内のすべてのＬＥＤ画素にわたる同期は、各ＬＥＤ画素が他のＬＥＤ画素と調和せずに独自のクロックに従って動作している場合があるため、困難になることがある。これは、フレームレートが人間の目が知覚できるよりも高い一般的な目的の場合には問題ないが、より高いレートで動作する機器を利用するいくつかの用途は、同期を必要とする場合がある。例えば、三次元（３Ｄ）シャッタ眼鏡を利用する高度なディスプレイは、片方の目のための偶数フレームおよび他方の目のための奇数フレームを必要とする場合があり、シャッタ時間が切り替わるのを可能にするために、暗時間がフレームの間に組み込まれる。そのような用途において、すべての画素は、一緒にオンおよびオフに遷移しなければならない。
[00206]本明細書に開示される実施形態によると、ＬＥＤディスプレイ内のＬＥＤ画素の同期は、すべてのＬＥＤ画素が、同時にオフにされて、調和した黒画面を提供することができるように、および／またはすべてのＬＥＤ画素が、調和した時間にオンになって、特定の画像もしくは映像を提供することができるように、提供される。同期はまた、すべてのＬＥＤ画素をある時間期間にわたって特定の色および／もしくは輝度に保持すること、または複数の動作状態を調和して進行することなど、ＬＥＤ画素をオンおよびオフにすることを越えて、ＬＥＤ画素の他の状態を調和させることを含んでもよい。ＬＥＤディスプレイおよび対応するシステムは、通信信号を複数のサブコントローラに送信するように構成される中央またはマスタコントローラを含んでもよく、複数のサブコントローラの各々が、通信信号をＬＥＤ画素の１つまたは複数のストリングに送信することを担う。追加的に、各ＬＥＤ画素（例えば、以前に説明されるようなＬＥＤパッケージ）内のアクティブ電気素子は、通信信号を受信し、対応する同期信号を生成し、ディスプレイ内のすべてのＬＥＤ画素と調和するように応答するように構成されてもよい。
[00207]図５２は、本開示の同期原則に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図１８２である。サブコントローラ１９０は、複数のＬＥＤ画素１９４の１つまたは複数のＬＥＤストリング１９２を制御するように配置される。図５２内のサブコントローラ１９０は、以前に説明されるような制御素子１８を採用してもよい。このようにして、サブコントローラ１９０は、ＡＳＩＣ、マイクロコントローラ、プログラマブル制御素子、およびＦＰＧＡのうちの１つまたは複数などの集積回路を備えてもよい。図５２において、例示的なＬＥＤストリング１９２は、ブロック図内の破線ボックスによって示される。ＬＥＤストリング１９２のみが詳細に提供されるが、１つまたは複数の他のＬＥＤストリングもまた、例証されるようなサブコントローラ１９０と結合されてもよい。ＬＥＤストリング１９２は、複数のＬＥＤ画素１９４を含み、これらの各々が、アクティブ電気素子３０のうちの１つ１つを含んでもよい。サブコントローラ１９０のデータ信号アウト（ＤＯＵＴ）は、連続式でＬＥＤストリング１９２に沿ってパスされてもよく、戻りデータ信号イン（ＤＩＮ）は、サブコントローラ１９０に戻って受信されてもよい。図５２において、各ＬＥＤ画素１９４には、「Ｐｘ１，１」などのラベルが設けられ、第１の数字は行を表し、第２の数字は列を表す。各アクティブ電気素子３０は、各ＬＥＤ画素１９４が上に詳細に説明されるような受信したデータ信号に応答するための論理を含むことができるように、ＬＥＤ画素１９４のうちの特定の１つの中に登録および収容される。各ＬＥＤ画素１９４は、以前に説明されるように１つまたは複数のＬＥＤチップおよびアクティブ電気素子を含むＬＥＤパッケージ２６を具現化してもよい。サブコントローラ１９０は、より大きいディスプレイのシステムレベルマスタコントローラ１９６から１つまたは複数の信号を受信するように構成されてもよい。マスタコントローラ１９６は、受信機１９８によって提供される１つまたは複数の信号を受信するように構成されてもよい。特定の用途において、受信機１９８は、ＨＤＭＩ入力信号２００を受信するように構成されるＨＤＭＩ／ＤＶＩデジタル受信機を具現化してもよい。このようにして、受信機１９８からマスタコントローラ１９６への１つまたは複数の信号は、１つまたは複数の色信号（例えば、ＲＥＤ、ＢＬＵＥ、ＧＲＥＥＮ）ならびに様々なクロック信号（例えば、ＨＳＹＮＣ、ＶＳＹＮＣ、およびＰＩＸＣＬＫ）を含んでもよい。参考までに、ＨＳＹＮＣは、線ラスタに対応する水平クロック信号を指し、ＶＳＹＮＣは、フレームパルスに対応する垂直クロック信号を指し、ＰＩＸＣＬＫは、画素クロックを指す。上に説明される１つまたは複数の信号は、マスタコントローラ１９６によって処理され、特定の用途に基づいてサブコントローラ１９０のうちの１つまたは複数にルーティングされる。例えば、サブコントローラ１９０のうちの複数のサブコントローラおよび対応するＬＥＤストリング１９２は、より大きいディスプレイを形成するために結び付けられてもよい。より小さいディスプレイなどの特定の実施形態において、マスタコントローラ１９６は、必要とされない場合がある。例証されるように、サブコントローラ１９０はまた、マイクロコントローラおよびメモリ２０２のうちの１つまたは複数など、１つまたは他の素子から信号を受信するように構成されてもよい。
[00208]各ＬＥＤ画素１９４のアクティブ電気素子３０は、各ＬＥＤ画素１９４を伴うＬＥＤチップの動作状態を制御するための論理を制御することに貢献する、中央処理ユニット、マイクロプロセッサ、またはさらに状態マシンなどの処理ユニットを含んでもよい。シリアル通信中、各ＬＥＤ画素１９４のためのコマンドは、異なる時間に受信されてもよく、したがって、個々のＬＥＤ画素１９４および対応するＬＥＤチップの動作状態は、提供されたフレームレートに従って異なる時間に更新されてもよい。本開示の原則によると、各アクティブ電気素子３０は、各アクティブ電気素子の対応するＬＥＤ画素１９４内のアクションおよび／または動作状態を他のアクティブ電気素子３０が存在する他のＬＥＤ画素１９４のアクションおよび／または動作状態と同期させるようにさらに構成されてもよい。起動および／または較正などの第１のステップにおいて、サブコントローラ１９０は、各ＬＥＤ画素１９４の相対的場所に基づいて、およびそれぞれのコマンドが各フレーム内でいつ送信されるべきかに従って、異なる遅延パラメータを各ＬＥＤ画素１９４に送信するように構成されてもよい。この遅延パラメータは、メモリ２０２によって処理および記憶される情報に基づいてもよい。このようにして、各ＬＥＤ画素１９４の各アクティブ電気素子３０には、オンまたはオフにすることなどの所望の応答をいつ活性化すべきかを決定するのを助けるために、遅延パラメータが読み込まれてもよい。異なるＬＥＤ画素１９４の内部クロック周波数は、非常に異なる場合があるため、そのような遅延コマンドのみでは、好適な同期を達成するには不十分な場合がある。そのようなものとして、サブコントローラ１９０によって提供される共通クロックに関するタイミング信号が利用されてもよいが、別個のクロック信号なしのクロックなし通信用途において、共通クロックは、各ＬＥＤ画素１９４において容易に再生成されず利用可能にされない場合がある。
[00209]本開示の原則によると、各アクティブ電気素子３０は、データストリーム内のパターンの何らかの発生または再発生に基づく同期信号を提供するように構成されてもよい。例えば、同期信号は、一連の入力ビット、または一連の入力バイト、または一連の受信されるコマンド、および／またはデータストリームから受信される一連のデータパケットに基づいて生成されてもよい。このようにして、同期信号は、サブコントローラ１９０の共通クロックに対応する同期パルスを提供してもよく、以て、疑似コントローラクロックドメイン内の動作を提供する。例として、各アクティブ電気素子３０は、データストリームから意図したコマンドを受信し、このコマンドを実行し、次いで、他のＬＥＤ画素１９４のために意図される他のコマンドを連続式でパススルーしながら、データストリーム内で、実行したコマンドを送信してもよい。各ＬＥＤ画素１９４のアクティブ電気素子３０は、最後のフレーム終了コマンドからすべてのコマンド（意図したコマンドおよびパススルーしたコマンド）をカウントするように構成される同期カウンタレジスタ２０３をさらに備えてもよい。特定の実施形態において、同期カウンタレジスタ２０３は、他のイベントが発生するために所望の遅延を生成するために、設定値までカウントアップするアップカウンタおよび／またはゼロまでカウントダウンするダウンカウンタを具現化してもよい。他のイベントは、アクティブ電気素子３０の処理ユニットが、オンにすること、オフにすること、または輝度レベルを提供することなど、ＬＥＤ画素１９４内のＬＥＤチップのうちの１つまたは複数の状態を変化させることを含んでもよい。同期カウンタレジスタ２０３は、アクティブ電気素子３０内に存在してもよい。特定の実施形態において、サブコントローラ１９０からの共通クロックは、各フレームに同じ数のコマンドなど、同じパルス間隔でコマンドを送信してもよい。他の実施形態において、サブコントローラ１９０は、特定のフレーム内に追加のコマンドを含んでもよい。これが発生するとき、サブコントローラ１９０は、各アクティブ電気素子３０がデータストリーム内の異なるサイズのフレームを補償することを可能にする補償コマンドおよび／または変換係数をさらに提供してもよい。そのようなものとして、アクティブ電気素子３０は、サブコントローラ１９０からの共通クロックを周期的フレームおよび非周期的フレームの両方に相関させるように構成されてもよい。
[00210]各アクティブ電気素子３０内の処理ユニットは、アクションを起こすためのプログラムに従って同期カウンタレジスタ２０３によって提供される値を読み出してもよく、または、所望の値に達したときに意図したルーチンへ切り替えることを処理ユニットに強いる割り込み信号が生成されてもよい。例えば、割り込み信号は、割り込みルーチンへ進むように処理ユニットをトリガしてもよく、この割り込みルーチンが次いで、ＬＥＤ画素１９４のすべてを同期式でオフにすることなど、次のステップまたはアクションを決定する。特定の用途において、各ＬＥＤ画素１９４は、同じサブコントローラ１９０により制御される他のＬＥＤ画素１９４と、ならびにディスプレイのマスタコントローラ１９６とすべて結合される他のサブコントローラにより制御される他のＬＥＤ画素と、１ミリ秒以内に同期されてもよい。各ＬＥＤ画素１９４を対応するサブコントローラ１９０と同期させることにより、サブコントローラ１９０およびサブコントローラ１９０のための任意のマスタコントローラ１９６は、以て、ディスプレイ内のすべてのＬＥＤ画素１９４に任意の同期効果をもたらすように構成されてもよい。特定の実施形態において、オーバーフローレジスタは、処理ユニットが、最後のカウンタリセット以降にカウントされたものよりも多くのデータを送信するサブコントローラ１９０など、出力が有効ではなく、カウンタ割り込みイベントが発生したときを知ることを可能にするために、同期カウンタレジスタ２０３内に提供されてもよい。処理ユニットが、カウンタ割り込みイベントが初発生であり、同期カウンタレジスタ２０３がロールオーバして同じ値に戻った後に生成されたのではないことを知ることができる他の方法が存在するが、オーバーフローレジスタは、カウンタの妥当性を保証するためのよりロバストな手段を提供するために使用されてもよい。
[00211]図５３は、本開示の同期原則に従う図５２のサブコントローラ１９０のための概略プロセスフロー２０４である。起動２０６時、サブコントローラ１９０は、メモリから較正パラメータ、プログラムパラメータ、およびセットアップパラメータのうちの１つまたは複数を複製し、そのような情報をＬＥＤ画素に送信することによって、サブコントローラ１９０に結合されるＬＥＤ画素を初期化してもよい。特定の実施形態において、サブコントローラ１９０は、アクティブ電気素子３０の内部のレジスタに記憶される場所特有のカウンタ開始値によりＬＥＤ画素を初期化してもよい。このようにして、各ＬＥＤ画素には、ＬＥＤストリング内の各ＬＥＤ画素の特定の場所に基づいて、異なるカウンタ開始値が提供されてもよい。起動２０６後、サブコントローラ１９０は、次いで、サブコントローラ１９０がサブコントローラ１９によって制御される各ＬＥＤストリングのための特定フレーム２１０を含むデータストリームを送信する実行モード２０８へ進んでもよい。各ＬＥＤストリングのためのフレーム２１０は、１つまたは複数の入力ビット、バイト、コマンド、および／または任意の他のデータのパケットを含む、データの連続配置を含んでもよい。この連続配置は、個々のＬＥＤ画素のためのコマンドおよび／またはデータが、ＬＥＤストリング内のＬＥＤ画素の順序に対応するデータパケットの順序で配置されるように提供されてもよい。図５３において、これは、図５２のＬＥＤストリング１９２内のＬＥＤ画素１９４の配置に対応するために、データパケットを有するＰｘ１，１コマンド、これに続くデータパケットを有するＰｘ１，２コマンド、などとして表される。このようにして、第１のＬＥＤ画素（Ｐｘ１，１）は、フレーム２１０からのＰｘ１，１コマンド／データパケットを実行／受信し、他のＬＥＤ画素のためのすべての他のコマンド／データパケットと一緒に、実行されたコマンド／データパケットをパススルーしてもよい。そのようなものとして、フレーム２１０は、サブコントローラ１９０の共通クロックに対応するＬＥＤ画素の各々に同期パルスを提供する。フレーム２１０は、次のフレームへ進むようにＬＥＤ画素にシグナリングする、同期カウンタレジスタ２０３をリセットするための特定コマンドなど、フレーム終了（ＥＯＦ）コマンドまたは他の既定のコマンドをさらに含んでもよい。ＥＯＦコマンドはまた、フレームの開始と見なされてもよい。同期の目的のため、これは、ＥＯＦコマンドが、同期カウンタレジスタ２０３をリセット（例えば、クリア、ロード、またはプリセット）するために使用されるコマンドとして使用されることになるかどうかのより良好な解釈となる場合がある。いくつかの実施形態において、ＥＯＦコマンドは、次の非実行コマンドを実行するようにアクティブ電気素子３０にシグナリングするため、および同期カウンタレジスタ２０３を再開するため、二重目的を有してもよい。
[00212]図５４は、図５３のサブコントローラ１９０に接続される各ＬＥＤ画素のアクティブ電気素子３０内のカウンタ論理のための例示的なプロセスのための概略プロセスフロー２１２である。図５３において上で説明されるように、サブコントローラ１９０は、起動２０６時に、場所特有のカウンタ開始値によりＬＥＤ画素を初期化してもよい。以下に説明されるように、各々の場所特有のカウンタ開始値は、次いで、各アクティブ電気素子３０内の各コマンド／データパルスを評価し、ＬＥＤストリング内の他のアクティブ電気素子３０と調和する応答タイミングを決定するために使用される。図５４に例証されるように、起動２０６後の第１のステップ２１４において、アクティブ電気素子３０によって受信されるＥＯＦコマンドは、次のフレームへの前進をシグナリングする。これに関して、ＥＯＦコマンドは、別のコマンドに応答するようにアクティブ電気素子３０にシグナリングする。第２のステップ２１６において、場所特有のカウンタ開始値に対応する第１の値は、図５４に例証されるようなダウンカウンタなどの同期カウンタレジスタ（例えば、図５２の２０３）に提供される。以前に説明されるように、アクティブ電気素子３０は、データストリーム内のパターンに基づいて、パターン化パルスの同期信号２１８を生成するように構成される。特定の実施形態において、同期信号２１８は、アクティブ電気素子３０内のシリアルインターフェース２２０において生成される。第３のステップ２２２において、アクティブ電気素子３０は、同期信号２１８を受信し、同期カウンタレジスタ（例えば、図５２の２０３）は、カウンタ開始値からカウントダウンシーケンスを開始する。同期カウンタレジスタが、第４のステップ２２４において、ゼロに到達すると、アクティブ電気素子は、第５のステップ２２６において、割り込み信号を送信してもよい。割り込み信号は、それぞれのカウントダウンシーケンスに基づいてディスプレイ内の他のＬＥＤ画素と同期式でオンにすることおよび／またはオフにすることなど、ＬＥＤ画素内のＬＥＤチップにアクションを起こさせる割り込みルーチンを開始するようにアクティブ電気素子３０の処理ユニットをトリガしてもよい。特定の実施形態において、同期ルーチンは、第１の割り込みでＬＥＤをオフにし、その後の割り込みでＬＥＤをオンに戻すことなど、２つ以上の割り込み信号を必要とする場合がある。このようにして、アクティブ電気素子３０は、次いで、以前の第５のステップ２２６の割り込み信号が第６のステップ２２８に例証されるような最後のイベントであるかどうかを決定してもよい。それが最後のイベントではない場合、プロセスは、第２のステップ２１６へ戻って繰り返し、ダウンカウンタ（同期カウンタレジスタ２０３）は、アクティブ電気素子３０が第５のステップ２２６へ進んでもう一度割り込み信号を送信するべきときに対応する第２の場所特有のカウンタ開始値からのカウントダウンを開始する。様々な実施形態において、このプロセスは、起動２０６において提供される場所特有のカウンタ開始値の量に基づいて、任意の回数繰り返されてもよい。例として、３Ｄシャッタ眼鏡を視聴者が装着する３Ｄ ＬＥＤディスプレイ用途の場合、第１の割り込み信号は、すべてのＬＥＤをオフにしてもよく、また第２の割り込み信号は、すべてのＬＥＤをオンに戻してもよく、ＬＥＤシャッタ眼鏡が、片方の目から他方の目など、１つの視聴条件から別の視聴条件へ遷移することを可能にする、シリアル通信の各フレーム内の全オフタイムフレームを効果的に作成する。割り込み信号が最後のイベントであるとき、プロセスは、第１のステップ２１４における始まりに戻ってもよい。図５４に例証されるようなステップのいずれかの間のいかなる時間においても、フレーム終了信号２３０は、プロセスフロー２１２が終了したかどうかにかかわりなく、プロセスを第１のステップ２１４へ戻してもよい。図５４のプロセスフロー２１２は、アクティブ電気素子３０のいくつかの他の状態マシンと一緒に処理ユニットによって実行される他のプログラムの実行など、アクティブ電気素子３０内の以前に説明される他のプロセスと並行して動作してもよい。
[00213]図５５は、図５４のアクティブ電気素子３０内の処理ユニット２４２の例示的なプロセスのための概略プロセスフロー２４０である。処理ユニット２４２は、各ＬＥＤ画素を伴うＬＥＤチップの動作状態を制御するための論理を制御することに貢献する、中央処理ユニット、マイクロプロセッサ、またはさらに状態マシンを含んでもよい。通常動作下では、１つまたは複数のメインプログラムルーチン２４４が、処理ユニット２４２によって実行されてもよい。メインプログラムルーチン２４４は、初期化ルーチン、および、以前の実施形態のうちのいずれかについて説明されるようなエンドレスループにおいて１つまたは複数のメインプログラムを実行することを含んでもよい。割り込み信号を受信すると（例えば、図５４のステップ２２６）、処理ユニット２４２は、メインプログラムルーチン２４４から出て、１つまたは複数の割り込みサービスルーチン２４６を開始してもよい。割り込みサービスルーチン２４６は、割り込みが何を引き起こしたのかを決定し、適切な応答を選択するために、割り込みのソースをポーリングすることを含んでもよい。例えば、受信される第１の割り込み信号は、ＬＥＤがオフにされるべきであることを示してもよく、受信される次の割り込み信号は、ＬＥＤがオンに戻されるべきであることを示してもよい。様々なタイプの割り込み応答は、一般的には、プロセスフロー２４０内で＃１～＃４として指定され、これは、ＬＥＤを単にオフおよびオフにすることを越えて可能である、より多くの割り込み応答が可能であることを示す。いくつかの他の割り込み応答は、メインプログラムルーチン２４４への信号として値を設定することを含んでもよい。実際には、他の割り込み応答は、特定の用途に合うようにプログラム可能な場合がある。意図した割り込み応答が決定および実行されると、プロセスフローは、次の割り込み信号が開始されるまで、メインプログラムルーチン２４４に戻る。本明細書に開示されるように、割り込み信号はまた、アクティブ電気素子３０が、データストリームにおける、またはアクティブ電気素子内の通信エラーを検出する場合にトリガされてもよい。特定の実施形態において、メイン処理ユニットは、以前の実施形態において説明されるようなＰＷＭドライバによりＬＥＤ画素を制御する。ＬＥＤがフレーム色および強度を設定するコマンドに対して異なる時間にオンおよびオフにされる、上に説明されるようなイベントでは、ＰＷＭカウンタを継続したままＬＥＤをオフにするのではなく、暗期間を通してＰＷＭを中断することも必要な場合がある。このようにして、処理ユニットには、ＬＥＤ（例えば、ＲＧＢ）強度を設定するだけでなく、ＰＷＭカウントを中断し、暗期間が終了してからそれを再開し、以て、ＰＷＭカウントが中断されたＰＷＭ期間およびデューティサイクル内の特定の位置においてＰＷＭ信号を再開する能力が備わっていてもよい。
[00214]本開示の特定の態様において、ＬＥＤストリング内のＬＥＤ画素故障の軽減は、ＬＥＤストリングのための双方向通信ポートを伴って構成されるコントローラまたはサブコントローラによってもたらされてもよい。通常動作下では、第１の通信ポートは、コントローラの外へ、およびＬＥＤストリングの第１の端部内へデータストリームを提供するように構成されてもよく、第２の双方向通信ポートは、ＬＥＤストリングの反対端から戻ってデータストリームを受信するように構成されてもよい。ＬＥＤ画素がＬＥＤストリング内で故障するとき、データストリームは、コントローラへ戻ることができない。そのようなことが起こった場合、コントローラは、故障したＬＥＤ画素のいずれかの側のＬＥＤ画素が、依然としてデータストリームからデータを受信することができるように、コントローラの外へ、およびＬＥＤストリングの第２の端部内へもデータストリームを提供するように第２の双方向通信ポートを変更してもよい。特定の実施形態において、ＬＥＤ画素故障中に第２の双方向通信ポートによって提供されるデータストリームは、ＬＥＤ画素の逆順序を補償するために逆転されてもよい。
[00215]図５６は、本開示の故障軽減原則に従うＬＥＤディスプレイパネルのためのシステムレベル制御スキームを例証するブロック概略図２４８である。概略図２４８は、図５２の概略図１８２と概して同様であり、以下に説明されるような故障軽減能力をさらに含む。故障軽減をもたらすため、ＬＥＤストリング１９２は、２つの双方向通信ポート（ＤＯＵＴ／ＩＮおよびＤＩＮ／ＯＵＴ）においてサブコントローラ１９０に結合される。通常動作下では、サブコントローラは、ＤＯＵＴ／ＩＮポートの外へ、およびＬＥＤ画素Ｐｘ１，１におけるＬＥＤストリング１９２の第１の端部内へデータストリームを送信する。データストリームは、次いで、ＬＥＤストリング１９２およびＬＥＤ画素Ｐｘｍ，１におけるＬＥＤストリング１９２の第２の端部を通って、サブコントローラ１９０のＤＩＮ／ＯＵＴポート内へと進む。特定の故障モード下では、故障したＬＥＤ画素（図５６では１９４’として示される）は、もはやデータストリームに応答しない場合があり、またＬＥＤストリング１９２に沿ってデータストリームをパスすることができない場合があり、以て、故障したＬＥＤ画素１９４’の下流であるＬＥＤ画素１９４がデータストリームを受信することを妨げる。故障したＬＥＤ画素１９４’は、数ある故障機序の中でも、電力の損失、開回路、および電気的短絡のうちの１つまたは複数によって引き起こされる場合がある。図５６において、サブコントローラ１９０が、ＤＩＮ／ＯＵＴポートにおいて戻りデータストリームを受信することをやめるとき、サブコントローラ１９０は、データストリームをＬＥＤ画素Ｐｘｍ，１近くの第２の端部におけるＬＥＤストリング１９２に提供するようにＤＩＮ／ＯＵＴポートを再構成することにより、故障軽減モードに入ってもよい。このようにして、逆転したＤＩＮ／ＯＵＴポートからのデータストリームは、ＬＥＤ画素Ｐｘｍ，１からＬＥＤ画素Ｐｘ２，３へ逆に提供されてもよい。すなわち、故障軽減モードにおける逆転したＤＩＮ／ＯＵＴポートから提供されるデータストリームは、ＤＯＵＴ／ＩＮポートから提供されるデータストリームとは逆に配置されてもよい。したがって、各々の動作可能なＬＥＤ画素１９４は、データストリームのその意図した部分を受信してもよく、故障したＬＥＤ画素１９４’のみが、動作不可能となる。特定の実施形態において、サブコントローラ１９０に結合されるすべてのＬＥＤストリングのためのすべての通信ポートは、双方向通信ポートであってもよい。
[00216]特定の実施形態において、サブコントローラ１９０が故障したＬＥＤ画素１９４’の場所を識別することが有用である場合がある。故障軽減モードが開始されるとき、サブコントローラ１９０は、ＤＯＵＴ／ＩＮポートからＬＥＤストリング１９２に沿ってポーリングコマンドまたは通信を送信するように構成されてもよい。以前に説明されるように、ＬＥＤストリング１９２内の各ＬＥＤ画素１９４もまた、双方向通信ポートを伴って構成されてもよい。ポーリング通信中、各々の機能しているＬＥＤ画素１９４（例えば、Ｐｘ１，１）は、ポーリング通信を受信し、ポーリング通信を次のＬＥＤ画素１９４（例えば、Ｐｘ１，２）に再伝送し、ＬＥＤ画素１９４（例えば、Ｐｘ１，１）内の双方向ポートの通信方向を逆転し、次いで、通常のデータストリームと逆方向に、ピング、パルス、またはデータなどの戻りポーリング通信を有するポーリング通信をサブコントローラ１９０へ返す。第１のＬＥＤ画素（例えば、Ｐｘ１，１）の双方向ポートが逆転されるため、下流のＬＥＤ画素（例えば、Ｐｘ１，２～Ｐｘ２，１）の各々からのピングまたは他の戻りデータは、ＬＥＤ画素（Ｐｘ１，１）を通って、サブコントローラ１９０へと再伝送されてもよい。サブコントローラ１９０は、ＬＥＤストリング１９２上の第１の故障の前にいくつのＬＥＤ画素１９４が機能しているかを決定するために受信されるピングまたはデータをカウントしてもよい。他の情報も同様に取得されてもよい。特定の実施形態において、ポーリング通信を受信するＬＥＤ画素１９４は、データストリームのいずれかの方向において１つまたは複数のＬＥＤ画素１９４を迂回するためにスキップコマンドを応答可能に提供してもよい。ポーリング手順が終了するとき、サブコントローラ１９０およびＬＥＤ画素１９４の両方の双方向通信ポートは、それらの通常の通信方向へと戻ってもよい。代替的に、双方向通信ポートは、両方の双方向通信ポートが入力に設定される最初の起動状態に設定されてもよく、故に、通信方向が再規定されることを可能にする。このポーリング手順はまた、単一のＬＥＤ画素故障または複数のＬＥＤ画素故障が存在するかどうかを決定するために、ＤＩＮ／ＯＵＴポートから実施されてもよい。複数のＬＥＤ画素故障が存在する場合、双方向通信ポートの各々からのポーリングコマンドは、ＬＥＤストリング１９２の第１の故障したＬＥＤ画素および最後の故障したＬＥＤ画素のみを識別してもよく、以て、その間のＬＥＤ画素１９４に関するさらなる情報は提供しない。特定の実施形態において、以下に説明されるようなデータ線タップは、複数の故障があるとき、故障したＬＥＤ画素場所をさらに精緻化するために、ＬＥＤストリング１９２の１つまたは複数の部分に配置されてもよい。
[00217]図５７は、データ線タップがＬＥＤディスプレイ２５０の１つまたは複数のＬＥＤストリング１９２－１～１９２－３に沿って提供される実施形態についてのＬＥＤディスプレイ２５０の一部分の上面配置図である。例証の目的のため、３つのＬＥＤストリング１９２－１～１９２－３が、ＬＥＤディスプレイ２５０に沿って描かれ、サブコントローラ１９０の対応する通信ポート（Ａ～Ｉ）が、ＬＥＤディスプレイ２５０の右側に示される。ＬＥＤストリング１９２－１の場合、ポートＡは、サブコントローラ１９０から外へ送信されるデータストリームを示し、ポートＢは、ＬＥＤストリング１９２－１をパススルーした後にサブコントローラ１９０に戻って受信されるデータストリームを示す。同様して、ポートＣおよびＤは、ＬＥＤストリング１９２－２に対応し、ポートＥおよびＦは、ＬＥＤストリング１９２－３に対応する。ポートＧ、Ｈ、およびＩは、ＬＥＤストリング（例えば、図５７内の１９２－１および１９２－２）のうちの異なるものに接続される場合があるデータ線タップ（ＴＡＰ１～ＴＡＰ３）に対応する。特定の実施形態において、データ線タップ（ＴＡＰ１～ＴＡＰ３）は、通常のＤＩＮおよびＤＯＵＴ通信ポート（Ａ～Ｆ）のようにＬＥＤ画素１９４のうちの特定のものに結合されるのではなく、ＬＥＤ画素１９４のうちの隣接するものの間に結合される。例証されるように、ＬＥＤストリング１９２－１は、２つのデータ線タップ（ＴＡＰ１およびＴＡＰ２）を伴って構成される一方、ＬＥＤストリング１９２－２は、単一のデータ線タップ（ＴＡＰ３）を伴って構成される。実際には、ＬＥＤディスプレイ２５０内の各ＬＥＤストリングのために少なくとも１つのデータ線タップなど、任意の数のデータ線タップが、任意の数のＬＥＤストリングに接続されてもよい。他の実施形態において、ＬＥＤディスプレイ２５０のＬＥＤストリングのうちの一部のみが、図５７に例証されるようなデータ線タップを含んでもよい。通常動作において、データ線タップ（ＴＡＰ１～ＴＡＰ３）は、それらが通常はオフであるか、使用されていないように、高インピーダンス値のために設定されてもよい。故障軽減手順を開始するＬＥＤ画素１９４故障があった場合、データ線タップ（ＴＡＰ１～ＴＡＰ３）のうちの１つまたは複数は、複数の故障の間のＬＥＤ画素１９４にアクセスするため、および／または正しく機能しているＬＥＤストリングの部分からデータを受信するために使用されてもよい。例として、ＬＥＤストリング１９２－２のための故障軽減手順は、ポートＣおよびＤに関して図５６について説明されるようなポーリングシーケンスを実行してもよい。ポーリングデータが、タップＩ（例えば、ＴＡＰ３）が２つの故障の間にあることを示す場合、ＴＡＰ３がオンにされ、適切なデータが、ＴＡＰ３を介して２つの故障の間のＬＥＤ画素１９４に送信される。図５７にさらに例証されるように、別の故障軽減法は、ＰＣＢ基板などの基板上のＬＥＤストリング１９２－１～１９２－３の配置を、基板の外周縁に沿ったＬＥＤ画素１９４がＬＥＤストリングの端部の近くにあるように設計することであってもよい。取り扱いおよび組み立ての間、外周縁に沿ったＬＥＤ画素１９４は、機械的損傷および故障をより受けやすい場合がある。これらのＬＥＤ画素１９４をＬＥＤストリング１９２－１～１９２－３の端部に向けて配置することにより、データストリームは、通常動作下で、故障したＬＥＤ画素１９４に到達する前に、ＬＥＤストリング１９２－１～１９２－３の各々におけるより多くの動作可能なＬＥＤ画素に到達してもよい。加えて、故障したＬＥＤ画素１９４のより高い濃度が縁に沿っている場合は、ＬＥＤディスプレイ２５０の中心部分においてよりも、ＬＥＤディスプレイ２５０の全体的な外観に破壊的な影響をあまり与えない場合がある。特定の実施形態において、ＬＥＤストリング１９２－１～１９２－３のうちの１つにおける最後の直列接続されたＬＥＤ画素１９４のうちの少なくとも５つ、または少なくとも１０個、または５～１０の範囲、または１０～５０の範囲、または１０～１００の範囲は、ＬＥＤディスプレイ２５０の外周に沿って配置される。異なる言い方をすると、ＬＥＤディスプレイ２５０の外周縁に沿って配置されるＬＥＤディスプレイ２５０のＬＥＤ画素１９４の少なくとも半分は、実際には、それらのそれぞれのＬＥＤストリング１９２－１～１９２－３の最後の２５％以内に存在してもよい。加えて、データ線タップ（ＴＡＰ１～ＴＡＰ３）の大部分、あるいはすべてが、ＬＥＤストリング１９２－１～１９２－３へのより簡単な接続を提供するために、ＬＥＤディスプレイ２５０の外周に沿って配置されてもよい。
[00218]特定の実施形態において、前述の態様のいずれか、ならびに／または本明細書に説明されるような様々な別個の態様および特徴を、追加の利点のために組み合わせてもよい。本明細書に開示されるような様々な特徴および要素のいずれかを、１つまたは複数の他の開示された特徴および要素と組み合わせてもよいが、本明細書に反対のことが示される場合はその限りではない。
[00219]当業者は、本開示の好ましい実施形態に対する改善および修正を認識するものとする。すべてのそのような改善および修正は、本明細書に開示される概念の範囲、および以下に続く特許請求項の範囲内と見なされる。

Claims (36)

  1. 発光ダイオード（ＬＥＤ）パッケージであって、
    少なくとも１つのＬＥＤチップと、
    前記少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子と、を備え、前記アクティブ電気素子は、データストリームからシリアル通信を受信し、前記データストリーム内のデータの反復パターンに相関される同期信号を決定するように構成される、発光ダイオード（ＬＥＤ）パッケージ。
  2. 前記アクティブ電気素子は、前記同期信号をカウントするように構成されるカウンタを備える、請求項１に記載のＬＥＤパッケージ。
  3. 前記カウンタは、前記アクティブ電気素子の場所に対応するカウンタ開始値からカウントダウンするように構成される、請求項２に記載のＬＥＤパッケージ。
  4. 前記アクティブ電気素子は、前記カウンタが第１の既定の値に達するときイベント信号を開始するように構成される、請求項２に記載のＬＥＤパッケージ。
  5. 前記第１の既定の値は、前記アクティブ電気素子の場所に基づいて決定され、前記アクティブ電気素子内で開始される前記イベント信号は、前記データストリームを受信するように配置される他のアクティブ素子と同期される、請求項４に記載のＬＥＤパッケージ。
  6. 前記イベント信号は、前記少なくとも１つのＬＥＤチップをオンにすること、前記少なくとも１つのＬＥＤチップをオフにすること、および前記少なくとも１つのＬＥＤチップを動作状態に保持すること、のうちの１つまたは複数を含む、請求項４に記載のＬＥＤパッケージ。
  7. 前記アクティブ電気素子は、前記カウンタが第２の既定の値に達するとき第２のイベント信号を開始するように構成される、請求項６に記載のＬＥＤパッケージ。
  8. 前記第２のイベント信号は、前記少なくとも１つのＬＥＤチップをオンにすること、前記少なくとも１つのＬＥＤチップをオフにすること、および前記少なくとも１つのＬＥＤチップを動作状態に保持すること、のうちの１つまたは複数を含む、請求項７に記載のＬＥＤパッケージ。
  9. 前記カウンタの出力は、前記アクティブ電気素子の処理ユニットに提供される、請求項２に記載のＬＥＤパッケージ。
  10. 前記アクティブ電気素子は、前記処理ユニットにオーバーフロービットを提供するように構成されるオーバーフローレジスタを備える、請求項９に記載のＬＥＤパッケージ。
  11. 前記カウンタは、前記データストリームからの１つまたは複数の既定のコマンドが前記アクティブ電気素子によって受信されるときにリセットされるように構成される、請求項２に記載のＬＥＤパッケージ。
  12. 前記１つまたは複数の既定のコマンドは、フレームコマンドの終了を含む、請求項１１に記載のＬＥＤパッケージ。
  13. 発光ダイオード（ＬＥＤ）ディスプレイを制御する方法であって、
    複数の第１のＬＥＤ画素を備える第１のＬＥＤストリングを提供するステップであって、前記複数の第１のＬＥＤ画素の各第１のＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、ステップと、
    前記第１のＬＥＤストリングにおける各第１のＬＥＤ画素の場所に基づいて各第１のＬＥＤ画素の前記アクティブ電気素子に異なるカウンタ値を読み込むステップと、
    前記異なるカウンタ値に基づいて各第１のＬＥＤ画素の動作状態を同期させるステップと、を含む、方法。
  14. 前記異なるカウンタ値の前記読み込みは、前記第１のＬＥＤストリングに接続されるコントローラによって実施される、請求項１３に記載の方法。
  15. 複数の第２のＬＥＤ画素を備える第２のＬＥＤストリングを提供するステップであって、前記複数の第２のＬＥＤ画素の各第２のＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、ステップと、
    前記第２のＬＥＤストリングにおける各第２のＬＥＤ画素の場所に基づいて各第２のＬＥＤ画素の前記アクティブ電気素子に異なるカウンタ値を読み込むステップと、
    前記カウンタ値に基づいて前記複数の第１のＬＥＤ画素および前記複数の第２のＬＥＤ画素の動作状態を同期させるステップと、をさらに含む、請求項１３に記載の方法。
  16. 前記複数の第１のＬＥＤ画素および前記複数の第２のＬＥＤ画素の前記動作状態を同期させるステップは、前記複数の第１のＬＥＤ画素および前記複数の第２のＬＥＤ画素をオンまたはオフにすることを含む、請求項１５に記載の方法。
  17. 各第１のＬＥＤ画素の前記動作状態を同期させるステップは、前記複数の第１のＬＥＤ画素がすべてオフにされるタイムフレームを提供する、請求項１３に記載の方法。
  18. 前記ＬＥＤディスプレイは、視聴者のために３Ｄシャッタ眼鏡を必要とする三次元（３Ｄ）ＬＥＤディスプレイであり、前記タイムフレームは、前記複数の第１のＬＥＤ画素がオフである間に前記３Ｄシャッタ眼鏡が１つの視聴条件から別の視聴条件へ遷移することを可能にするように決定される、請求項１７に記載の方法。
  19. 発光ダイオード（ＬＥＤ）パッケージであって、
    少なくとも１つのＬＥＤチップと、
    前記少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子と、を備え、前記アクティブ電気素子は、
    前記少なくとも１つのＬＥＤチップにパルス幅変調（ＰＷＭ）信号を提供することであって、前記ＰＷＭ信号が、ＰＷＭ期間およびＰＷＭデューティサイクルを含む、提供することと、
    前記ＰＷＭ期間の一部分において前記ＰＷＭ信号を中断することと、
    中断された前記ＰＷＭ期間の前記一部分から前記ＰＷＭ信号を再開することと、を行うように構成される、発光ダイオード（ＬＥＤ）パッケージ。
  20. 前記アクティブ電気素子は、
    データストリームからシリアル通信を受信し、前記データストリーム内のデータの反復パターンに相関される同期信号を決定し、
    前記少なくとも１つのＬＥＤチップの場所に対応するカウンタ開始値から前記同期信号をカウントダウンし、
    前記カウントが既定の値に達するとき前記ＰＷＭ信号を中断するために第１のイベント信号を開始するように構成される、請求項１９に記載のＬＥＤパッケージ。
  21. 前記アクティブ電気素子は、前記カウントが第２の既定の値に達するとき前記ＰＷＭ信号を再開するために第２のイベント信号を開始するようにさらに構成される、請求項２０に記載のＬＥＤパッケージ。
  22. 発光ダイオード（ＬＥＤ）パッケージであって、
    少なくとも１つのＬＥＤチップと、
    前記少なくとも１つのＬＥＤチップに電気的に接続されるアクティブ電気素子と、を備え、前記アクティブ電気素子は、
    通信方向においてデータストリームからデータを受信し、
    前記データストリームの前記通信方向を逆転することによって前記データストリーム内のコマンドに応答するように構成される、発光ダイオード（ＬＥＤ）パッケージ。
  23. 前記アクティブ電気素子は、前記通信方向を逆転する前に前記通信方向において前記コマンドを伝送するように構成される、請求項２２に記載のＬＥＤパッケージ。
  24. 前記アクティブ電気素子は、前記通信方向を逆転した後に前記データストリームに戻りデータを提供するように構成される、請求項２３に記載のＬＥＤパッケージ。
  25. 前記戻りデータは、前記ＬＥＤパッケージのためのコントローラによってカウントされるように構成されるパルスを含む、請求項２４に記載のＬＥＤパッケージ。
  26. 前記コマンドを受信し、次いで前記少なくとも１つの双方向通信ポートの方向を逆転して前記コマンドに応答するように構成される少なくとも１つの双方向通信ポートをさらに備える、請求項２２に記載のＬＥＤパッケージ。
  27. 発光ダイオード（ＬＥＤ）ディスプレイであって、
    複数のＬＥＤ画素を備える少なくとも１つのＬＥＤストリングであって、前記複数のＬＥＤ画素の各ＬＥＤ画素が、少なくとも１つのＬＥＤチップおよびアクティブ電気素子を備える、少なくとも１つのＬＥＤストリングと、
    前記少なくとも１つのＬＥＤストリングに接続されるコントローラと、を備え、前記コントローラは、前記ＬＥＤストリングの１つまたは複数の動作可能なＬＥＤ画素および前記ＬＥＤストリングの少なくとも１つの動作不可能なＬＥＤ画素を識別する故障軽減プロセスを提供するように構成され、前記故障軽減モードは、
    前記少なくとも１つのＬＥＤストリングに通信を送信することを含み、前記１つまたは複数の動作可能なＬＥＤ画素の前記アクティブ電気素子は、前記コントローラに戻り通信を送信し、前記少なくとも１つの動作不可能なＬＥＤ画素は、前記通信に応答しない、
    発光ダイオード（ＬＥＤ）ディスプレイ。
  28. 前記通信は、ポーリング通信であり、前記戻り通信は、戻りポーリング通信である、請求項２７に記載のＬＥＤディスプレイ。
  29. 前記戻り通信は、前記１つまたは複数の動作可能なＬＥＤ画素の各々からのピングまたはパルスを含む、請求項２８に記載のＬＥＤディスプレイ。
  30. 前記コントローラは、各ピングまたはパルスをカウントして前記１つまたは複数の動作可能なＬＥＤ画素の数を決定するように構成される、請求項２９に記載のＬＥＤディスプレイ。
  31. 前記コントローラは、前記少なくとも１つのＬＥＤストリングの両端に結合される第１の双方向通信ポートおよび第２の双方向通信ポートを備える、請求項２８に記載のＬＥＤディスプレイ。
  32. 前記第１および第２の双方向通信ポートのうちの一方の通信方向は、前記戻りポーリング通信を受信するために逆転される、請求項３１に記載のＬＥＤディスプレイ。
  33. 前記少なくとも１つのＬＥＤストリング内の前記複数のＬＥＤ画素のうちの前記ＬＥＤ画素の少なくとも１つの隣接ペアの間に接続されるデータ線タップをさらに備える、請求項２７に記載のＬＥＤディスプレイ。
  34. 前記データ線タップを通じた通信は、前記故障軽減プロセス中に開始される、請求項３３に記載のＬＥＤディスプレイ。
  35. 前記複数のＬＥＤ画素の各ＬＥＤ画素は、前記ポーリング通信を受信し、次いで戻りポーリング通信を前記コントローラに送信するために前記少なくとも１つの双方向通信ポートの通信方向を逆転するように構成される、少なくとも１つの双方向通信ポートを備える、請求項２８に記載のＬＥＤディスプレイ。
  36. 前記少なくとも１つのＬＥＤストリング内の前記複数のＬＥＤ画素のうちの１０～１００ＬＥＤ画素の範囲は、前記ＬＥＤディスプレイの外周縁に沿って配置される、請求項２７に記載のＬＥＤディスプレイ。
JP2022554701A 2020-03-11 2021-02-25 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御 Active JP7459280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024042571A JP2024079734A (ja) 2020-03-11 2024-03-18 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/815,101 2020-03-11
US16/815,101 US11694601B2 (en) 2019-03-29 2020-03-11 Active control of light emitting diodes and light emitting diode displays
US17/081,522 US20210043821A1 (en) 2019-03-29 2020-10-27 Active control of light emitting diodes and light emitting diode displays
US17/081,522 2020-10-27
PCT/US2021/019708 WO2021183299A1 (en) 2020-03-11 2021-02-25 Active control of light emitting diodes and light emitting diode displays

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024042571A Division JP2024079734A (ja) 2020-03-11 2024-03-18 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御

Publications (2)

Publication Number Publication Date
JP2023517657A true JP2023517657A (ja) 2023-04-26
JP7459280B2 JP7459280B2 (ja) 2024-04-01

Family

ID=75108869

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022554701A Active JP7459280B2 (ja) 2020-03-11 2021-02-25 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御
JP2024042571A Pending JP2024079734A (ja) 2020-03-11 2024-03-18 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024042571A Pending JP2024079734A (ja) 2020-03-11 2024-03-18 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御

Country Status (5)

Country Link
EP (1) EP4118637A1 (ja)
JP (2) JP7459280B2 (ja)
KR (1) KR102699977B1 (ja)
CN (1) CN115917631A (ja)
WO (1) WO2021183299A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023150502A1 (en) * 2022-02-07 2023-08-10 Creeled, Inc. Light-emitting diodes with mixed clock domain signaling
US12014673B2 (en) 2022-02-07 2024-06-18 Creeled, Inc. Light-emitting diodes with mixed clock domain signaling
US12014677B1 (en) 2023-04-10 2024-06-18 Creeled, Inc. Light-emitting diode packages with transformation and shifting of pulse width modulation signals and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073411A (ja) * 2015-10-05 2017-04-13 ソニー株式会社 発光装置
US20170330509A1 (en) * 2016-05-10 2017-11-16 X-Celeprint Limited Multi-pixel distributed pulse width modulation control

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100555396C (zh) * 2004-09-30 2009-10-28 夏普株式会社 定时信号生成电路、电子设备、显示装置、图像接收装置和驱动方法
US8169444B2 (en) * 2007-12-20 2012-05-01 Himax Technologies Limited Bit block transfer circuit and method thereof and color filling method
US20120299480A1 (en) * 2009-11-06 2012-11-29 Neofocal Systems, Inc. System And Method For Current Modulated Data Transmission
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
TWI523516B (zh) * 2013-04-11 2016-02-21 威盛電子股份有限公司 電視牆
US9912845B2 (en) * 2015-03-26 2018-03-06 Mitsubishi Electric Corporation Video information reproduction system and video information reproduction device
KR20180050174A (ko) * 2016-11-04 2018-05-14 삼성전자주식회사 전자 장치 및 그 제어 방법
CN110782828B (zh) 2018-07-26 2021-05-11 深圳市爱协生科技有限公司 显示装置
WO2020030993A1 (en) * 2018-08-09 2020-02-13 Santanu Roy Microcontroller based control of light emitting diode (led) video wall

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017073411A (ja) * 2015-10-05 2017-04-13 ソニー株式会社 発光装置
US20170330509A1 (en) * 2016-05-10 2017-11-16 X-Celeprint Limited Multi-pixel distributed pulse width modulation control

Also Published As

Publication number Publication date
KR102699977B1 (ko) 2024-08-30
KR20220152558A (ko) 2022-11-16
EP4118637A1 (en) 2023-01-18
WO2021183299A1 (en) 2021-09-16
JP2024079734A (ja) 2024-06-11
CN115917631A (zh) 2023-04-04
JP7459280B2 (ja) 2024-04-01

Similar Documents

Publication Publication Date Title
JP7313471B2 (ja) 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御
US11776460B2 (en) Active control of light emitting diodes and light emitting diode displays
US11790831B2 (en) Active control of light emitting diodes and light emitting diode displays
US20210043821A1 (en) Active control of light emitting diodes and light emitting diode displays
US11727857B2 (en) Active control of light emitting diodes and light emitting diode displays
JP7459280B2 (ja) 発光ダイオードおよび発光ダイオードディスプレイのアクティブ制御
US20200312222A1 (en) Active control of light emitting diodes and light emitting diode displays
JP5107244B2 (ja) カラーディスプレイのバックライティング用発光ダイオードの独立制御
KR102416894B1 (ko) 분배된 구동기 회로들 및 디밍 데이터를 위한 공유된 멀티-와이어 통신 인터페이스를 갖는 디스플레이 디바이스
CN112489588A (zh) 对显示装置中驱动器的动态的地址分配
JP7250375B2 (ja) 駆動制御電気回路、駆動制御チップ、集積封止デバイス、表示システム及びスパース駆動の方法
KR20140008376A (ko) 광학적으로 통신하는 칩렛을 구비한 전계발광 디스플레이 디바이스
JP2022145663A (ja) 発光型ｌｅｄ表示デバイス
US12014673B2 (en) Light-emitting diodes with mixed clock domain signaling
KR20170101058A (ko) 표시 제어 장치 및 방법
KR20240134047A (ko) 발광 다이오드들 및 발광 다이오드 디스플레이들의 능동 제어
JP2024530940A (ja) ディスプレイ装置及びディスプレイシステムを構成するシステム及び方法
US20240159840A1 (en) Error detection in led packages
US20240296786A1 (en) Light-emitting diodes with mixed clock domain signaling
US11270633B1 (en) Skewing drive times of LED zones in a display device with distributed driver circuits
US20230005453A1 (en) Display device with pixel group addressing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R150 Certificate of patent or registration of utility model

Ref document number: 7459280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150