JP2023508449A - 復号化方法、装置、ネットワークデバイス及び記録媒体 - Google Patents

復号化方法、装置、ネットワークデバイス及び記録媒体 Download PDF

Info

Publication number
JP2023508449A
JP2023508449A JP2022539294A JP2022539294A JP2023508449A JP 2023508449 A JP2023508449 A JP 2023508449A JP 2022539294 A JP2022539294 A JP 2022539294A JP 2022539294 A JP2022539294 A JP 2022539294A JP 2023508449 A JP2023508449 A JP 2023508449A
Authority
JP
Japan
Prior art keywords
data
bank
databank
target
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022539294A
Other languages
English (en)
Inventor
ダイ，リー
グオ，ジェンウェイ
デン，ボー
Original Assignee
セインチップス テクノロジー カンパニーリミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セインチップス テクノロジー カンパニーリミテッド filed Critical セインチップス テクノロジー カンパニーリミテッド
Publication of JP2023508449A publication Critical patent/JP2023508449A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3769—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using symbol combining, e.g. Chase combining of symbols received twice or more
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management

Abstract

Figure 2023508449000001
本願は復号化方法、装置、ネットワークデバイス及び記録媒体を提供する。該方法は、デインターリーブ前のデータとソフトビット符号化位置を受信するステップと、前記デインターリーブ前のデータを分割し、第１データバンクを取得するステップと、パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるステップと、前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するステップと、を含む。

Description

本願は通信分野に関し、具体的には、復号化方法、装置、ネットワークデバイス及び記録媒体に関する。
通信システムにおいて、レートマッチングの役割はレートマッチングモジュールの出力するビット数が、システムに割り当てられた物理リソースで搬送できるビット数と一致するように、チャネルコーダーの出力するコードレートを調整することである。レートマッチングには、一般的にインターリーブが用いられ、これにより信号の誤り時に誤りを離散化して、誤り訂正処理の難易度を低下させ、符号化データを保護し、符号化性能の安定性を向上させる。
３ＧＰＰＮＲプロトコルはアップリンク・ダウンリンクトラフィックチャネルで低密度パリティチェックコード(Low Density Parity Check Code,ＬＤＰＣ)を使用し、符号化後にまずレートマッチングを行い、続いてインターリーブを行い、これらのプロセスはすべてコードブロック(Code Block,ＣＢ)を単位としており、レートマッチングには、循環バッファに基づくレートマッチングメカニズムが用いられ、インターリーブには、一般的なＲ行Ｃ列のパケットインターリーブが用いられる。
デインターリーブとレートデマッチングは、レートマッチング、インターリーブの逆プロセスである。ＬＤＰＣ復号化では、スループットレートの要求を満たすために、通常、１サイクルでＺｃ個のソフトビットを読み取って処理し、即ちレートデマッチング又はデコーダはＺｃ個のソフトビットを組み合わせる必要があり、レートデマッチングプロセスにｘ／Ｚｃ又はｘ％Ｚｃなどのアドレス指定操作が間接的に求められ、ｘはデコーダにおけるソフトビットの位置であり、ＺｃはＬＤＰＣ符号化に使用されるリフティング係数であり、対応する値が８つあり、かつすべて素数であるため、このアドレス指定操作の実現が複雑になる。
本願は復号化方法、装置、ネットワークデバイス及び記録媒体を提供する。
本願の実施例は復号化方法を提供し、
デインターリーブ前のデータとソフトビット符号化位置を受信するステップと、
前記デインターリーブ前のデータを分割し、第１データバンクを取得するステップと、
パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるステップと、
前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するステップと、を含む。
本願の実施例は復号化装置を提供し、
デインターリーブ前のデータとソフトビット符号化位置を受信するように設定されるデインターリーブ前のデータ受信モジュールと、
前記デインターリーブ前のデータを分割し、第１データバンクを取得するように設定される第１データバンク生成モジュールと、
パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるように設定される第２データバンク生成モジュールと、
前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するように設定される復号化データ決定モジュールと、を含む。
本願の実施例はネットワークデバイスを提供し、メモリに記憶されるプログラムを実行し、本願の実施例におけるいずれかの方法を実現するように設定される少なくとも１つのプロセッサ及びメモリを含む。
本願の実施例は記憶媒体を提供し、前記記憶媒体には、プロセッサによって実行される時に請求項及び本願実施例におけるいずれかの方法を実現するコンピュータプログラムが記憶される。
本願の以上の実施例及びその他の態様及びその実施形態に関する更なる説明は、図面の説明、発明を実施するための形態及び請求項に記載されている。
本願の実施例における送信側と受信側の相互作用のフローチャートである。 本願の実施例における復号化方法のフローチャートである。 本願の実施例における符号化データ構造を示す図である。 本願の実施例が適用される応用シナリオを示す図である。 本願の実施例におけるソフトビット記憶フォーマットを示す図である。 本願の実施例におけるバンク処理のシーケンス図である。 本願の実施例におけるレートマッチング後のデータを示す図である。 本願の実施例におけるインターリーブマトリックスを示す図である。 本願の実施例における別のインターリーブマトリックスを示す図である。 本願の実施例における復号化装置を示す図である。
本願の目的、技術案及び利点をより明確で分かりやすくするために、以下では、図面と併せて本願の実施例について詳細に説明する。なお、矛盾が生じない限り、本願の実施例及び実施例における特徴は互いに任意に組み合わせることが可能である。
本願の実施例により提供される技術案を紹介する前に、容易な理解を図るために、まず送信側と受信側の通信プロセスに関わるデータ処理について紹介し、具体的には、図１に示すようである。
送信側は、送信されるべき伝送ブロックに応じて巡回冗長検査コード(Cyclic Redundancy Check,ＣＲＣ)を生成し、伝送ブロックを伝送バンクとしてＣＢに分割し、各ＣＢのＣＲＣを計算する。各コードブロックに対して低密度パリティ検査(ＬＤＰＣ)符号化を行い、ＣＢに対応する符号化データを取得し、符号化データに対してレートマッチングとインターリーブを順次行い、かつ出力結果に対してカスケード、スクランブリング、変調、逆高速フーリエ変換を順次行い、設定された周波数で送信し、無線エアインターフェースを介して受信側に送信する。
受信側は受信されたデータに基づいてそれぞれ高速フーリエ変換、チャネル推定及び復調、デスクランブリング及びデコードブロックカスケードを順次行い、続いて各コードブロックに対応するデータをデインターリーブし、取得されたデインターリーブ前のデータに対してレートデマッチング及びソフトマージを行い、従って復号化対象データを取得し、その後、復号化対象データに対してＬＤＰＣ復号化を行い、復号化データを取得し、ここで、復号化データは符号化データと同じである。
最後に、取得されたコードブロックに対してＣＲＣ検証を行い、ＣＲＣ検証に合格した複数のコードブロックに対してデコードブロックの分割を行い、伝送ブロックを取得する。同時に伝送ブロックに対してＣＲＣ検証を行い、検証に合格した伝送ブロックを送信側が実際に送信したデータとし、受信側は該データに対して後続処理を行うことができる。
ここで、ＣＢのすべてのシステムビットとＣＲＣ検査ビットの合計をＫ’個のビットとし、ここで、Ｌ個のＣＲＣ検査ビット(Ｌ＞０)があり、対応するシーケンスは以下の通りである。
Figure 2023508449000002
現在、プロトコルではＬＤＰＣパリティ検査マトリックスにベースグラフ１(ＢＧ１)とベースグラフ２(ＢＧ２)の２種類があると規定されている。
ベースグラフが決定された後に、Ｋ’及びベースグラフに基づいて該ＣＢの符号化時に使用されるＬＤＰＣリフティング係数Ｚｃを一意に決定することができる。
リフティング係数Ｚｃは式Ｚｃ＝ａ×２jに基づいて決定することができ、ここでｊ＝０，ｌ，．．．，７かつＺｃ≦３８４で、ａは素数で、集合｛２，３，５，７，９，１１，１３，１５｝のいずれか１つである。Ｚｃは１つのコードブロックに含まれる情報ビットとＣＲＣ検査ビット数の合計、及びＬＤＰＣベースグラフ(値は１又は２とする)によって決定される。
ＬＤＰＣ符号化後、すなわちレートマッチング前のＮビットシーケンスは以下の通りである。
Figure 2023508449000003
ここで、システムビットは以下の通りである。
Figure 2023508449000004
このことから分かるように、システムビットは以下の通りである。
Figure 2023508449000005
受信側に送信されることなく、固定的にパンクチャされる。
フィラービット(Filler Bits)の位置は以下の通りである(Ｋ－Ｋ’個のフィラービットを含む)。
Figure 2023508449000006
ここで、ベースグラフ１の場合、Ｋ＝２２ＺCで、ベースグラフ２の場合、Ｋ＝１０ＺCである。
残りのビットはＬＤＰＣ検査マトリックスで生成された検査ビットである。
次に、レートマッチングを行う。
Ｅをレートマッチング後に出力されたビット数とすると、レートマッチングプロセスは以下の通りである。
Figure 2023508449000007
ここで、Ｎcb≦Ｎ、Ｎcbは有限バッファのレートマッチングにおける循環バッファの実サイズである。
ｋ0は異なる冗長バージョンのレートマッチング開始位置であり、ｋ0に対応するサイズ(即ち第Ｋ’－２ＺC個のソフトビットとの間に含まれるソフトビットの数)はＺｃの整数倍である。
該コードブロックのレートマッチング後に出力されるビット数、即ち送信側によって実際に送信されるビット数は、Ｑmの整数倍の値を取る必要がある。
次に、インターリーブを行う。
Figure 2023508449000008
ここで、Ｑmは変調次数、Ｅはレートマッチング後に出力されるビット数で、Ｑで割り切れる。
該インターリーブは行列インターリーバーで、ここで、行数Ｒ＝Ｑm、列数Ｃ＝Ｅ／Ｑmである。
最後に、コードブロックのカスケード、スクランブリング、レイヤーマッピング、逆高速フーリエ変換などの処理を行い、アンテナを介して送信処理を行う。変調する場合、１列Ｑm行のソフトビットはすべて同じコンスタレーションポイントに変調される。
実施例
図２は本願の実施例で提供される復号化方法のフローチャートであり、本実施例は通信データの受信側で通信データに対してデインターリーブ及びレートデマッチングを行う状況に適用でき、該方法は本願の実施例で提供される復号化装置によって実行でき、該装置はソフトウェア及び／又はハードウェアの方式で実現でき、かつ一般にネットワークデバイスに統合できる。図２に示すように、具体的に以下を含む。
Ｓ１１０、デインターリーブ前のデータとソフトビット符号化位置を受信する。
デインターリーブ前のデータはソフトビットであってもよい。デインターリーブ前のデータは実際に送信側が行単位でインターリーブマトリックスに書き込み、列単位で読み出したビットデータであり、送信側の１つのビットは受信側の１つのソフトビットに対応付けられる。デインターリーブ前のデータは送信側がＣＢをインターリーブして得られたインターリーブデータと同じであるべきであるが、エアインターフェース伝送が行われたため、受信側の受信したデータは必ずしも正しいデータではなく、すなわちデインターリーブ前のデータはインターリーブデータと同じでない可能性がある。
ソフトビット符号化位置は少なくともデインターリーブ前のデータ内の各ソフトビットの符号化データ(即ち復号化データ)における位置を含む。ソフトビット符号化位置は受信されたインターリーブマトリックスによって決定することができ、送信側から直接受信側に送信することもできる。符号化データは即ち送信側で符号化した後に、レートマッチングとインターリーブを行う前のデータである。
本願の実施例に係る復号化プロセスは、受信されたデインターリーブ前のデータに対してレートデマッチングとソフトマージを行って復号化対象データを取得し、かつ復号化対象データを復号化するプロセスである。復号化対象データは復号化データを取得するための復号化に使用され、復号化対象データは符号化データと同じである。実際、正確な復号化を実現するために、復号化の前に、まずいかなる処理も行われなかった符号化データに復元する必要がある。
ソフトビットとは、受信側が信号を受信した後に、決定せずにアナログ量を直接出力して量子化するビットを指す。
Ｓ１２０、前記デインターリーブ前のデータを分割し、第１データバンクを取得する。
第１データバンクは少なくとも２つのソフトビットを含み、ソフトビットを組み合わせ、レートデマッチングとソフトマージの処理バンクとして処理するために使用される。
前記デインターリーブ前のデータの分割は、実際にデインターリーブ前のデータに含まれるすべてのソフトビットをグループ化することである。
Ｓ１３０、パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定される。
ここで、Ｓ１２０の順序はＳ１３０と調整してもよく、Ｓ１３０の後にしてもＳ１３０と同時に行ってもよく、本願の実施例はこれに対して具体的に限定しない。
実際、本願の実施例におけるレートマッチングとは、送信側がビットを繰り返すか又はパンクチャすることで、物理チャネルの伝送容量とマッチングすることである。パンクチャとは、物理チャネルで伝送できないビットを冗長データとしてパンクチャすると同時に、後続のソフトビットを１ビットずつ前方に移すことである。繰り返しとは、バッファ内の数値を周期的に取ることで繰り返しの効果を達成することであり、繰り返されるビットは隣接しない。レートデマッチングは逆で、パンクチャされたビットを復元しかつ繰り返されたデータをマージすることである。ここで、パンクチャと繰り返しは選択可能である。本願の実施例におけるレートマッチングは循環バッファに基づくレートマッチングメカニズムである。
パンクチャされたデータはレートマッチングプロセスにおいてパンクチャされたソフトビットである。パンクチャされたデータは、デインターリーブ前のデータと組み合わせて、符号化データと同じの復号化対象データを生成するために使用される。
第２データバンクは少なくとも２つのソフトビットを含み、ソフトビットを組み合わせ、レートデマッチングとソフトマージの処理バンクとして処理するために使用される。
実際、符号化データはソフトビットシーケンスと見なすことができ、これをレートマッチングすることでデインターリーブ前のデータを取得し、ここで、符号化データから削除されたデータはパンクチャされるデータに属する。図３に示すように、符号化データはシステムビット、フィラービット(３)及び検査ビットを含む。ここで、通信規格では、システムビットに含まれる前の２Ｚｃ個のビットはパンクチャされたデータとして固定される。また、システムビットに他のパンクチャされたデータが更に含まれる可能性があり、検査ビットに他のパンクチャされたデータが存在してもよい。
なお、システムビットに含まれる他のパンクチャされたデータ、検査ビットに含まれるパンクチャされたデータ及びフィラービットが存在しても存在しなくてもよい。ここで、前の２Ｚｃ個のビットはパンクチャされたデータとして固定されるが、該パンクチャされたデータの復元操作はレートデマッチングに属さない。残りのパンクチャされたデータの復元操作はレートデマッチングに属する。
ソフトビット符号化位置はデインターリーブ前のデータ内の各ソフトビットの符号化データにおける位置及びパンクチャされたデータ内の各ソフトビットの符号化データにおける位置を含む。符号化データのレートマッチングプロセスが完了した後に、インターリーブなどの操作が行われる。従って、符号化データはソフトビット符号化位置に対し、パンクチャされたデータ内に位置するソフトビットの符号化データにおける位置に基づいて、パンクチャされたデータを決定することができる。
デインターリーブ前のデータは、繰り返しソフトビットを取得して繰り返すことで形成されるデータ、再送されるソフトビットを取得することで形成されるデータ、繰り返さないソフトビットを取得することで形成されるデータなど様々な形態のデータを含んでもよい。
ここで、繰り返されるソフトビット、再送されるソフトビット及び繰り返さないソフトビットはデインターリーブ前のデータ内に位置し、これにより、繰り返されるソフトビット、再送されるソフトビット及び繰り返さないソフトビットの符号化データにおける位置に基づいて、デインターリーブ前のデータ内の各ソフトビットの符号化データにおける位置を決定することができる。ここで、繰り返されるソフトビットは実際に繰り返し表示され、即ちデインターリーブ前のデータ内に、符号化データ内の同じ位置にあるソフトビットが複数存在する。
一例示的な実施例の形態では、前記第１データバンクと前記第２データバンクのバンク長さはいずれも目標長さであり、前記目標長さはリフティング係数によって決定され、前記目標長さは前記リフティング係数に関連する整数分割条件を満たす。
目標長さは、第１データバンクと第２データバンクに含まれるソフトビットの最大数を決定するために使用される。リフティング係数は、送信側での符号化に使用されるリフティング係数を指してもよく、ビット数の拡張の倍数を表す。
バンク長さがすべて目標長さで、かつリフティング係数によって決定されるように構成することで、バンク長さを合理的に構成することができると同時に、各バンク長さを同じにすることで、バンク内のソフトビットに対してアドレス指定を容易に行うことができる。
実際、受信側は１つのＣＢに対して処理するため、ＣＢが正しく復号化された場合、該ＣＢに対するデインターリーブ及びレートデマッチングプロセスが終了する。
ＣＢが初めて伝送される場合、通常、ＨＡＲＱ内の該ＣＢに記憶される履歴マージデータをクリアする。デインターリーブ前のデータに関連するコードブロックの処理が完了した時点で、該コードブロックの関連データを削除するか、又はコードブロックの関連データにコードブロック識別子を追加し、該コードブロックの関連データと次のコードブロックの関連データを区別することができる。コードブロック識別子は、各コードブロックの有効区間を識別するために使用される。
受信側は伝送されるすべてのデータを受信した後、循環バッファのフォーマットでＨＡＲＱ内に記憶し、かつ符号化後の元の順序でＬＤＰＣデコーダに記憶する。１回に１Ｚｃのデータに対して復号化処理を行うため、１つのアドレスにＺｃ個のソフトビットを保存する必要がある。最後のアドレスに記憶した場合、受信された最後のアドレスに属するソフトビットの総数はＺｃ未満であり、最後のアドレス内のソフトビットの数がＺｃと等しくなるように０で埋めることができる。
ここで、任意の実施例では、目標長さはリフティング係数に関連する整数分割条件を満たすことができ、これは、リフティング係数が目標長さによって割り切れることを示し、従って、１つのデータバンクのデータに、異なるＺｃに属す状況が存在せず、１つのデータバンクのデータが２つのＺｃを跨がないことを保証し、ＬＤＰＣデコーダの記憶フォーマットと合わせることができ、ｎ個のデータバンクのデータも１つのアドレスに記憶できるＺｃ個のソフトビットに等しく、１つのアドレスを超えないことを保証し、従って処理の複雑さを低減させる。
一例示的な実施例の形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記第１の量が設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。
例示的には、ＣＢはＬＤＰＣ符号化を使用し、リフティング係数はＬＤＰＣ符号化のリフティング係数である。
リフティング係数Ｚｃは式Ｚｃ＝ａ×２jに基づいて決定することができ、ここでｊ＝０，ｌ，．．．，７かつＺｃ≦３８４で、ａは素数で、集合｛２，３，５，７，９，１１，１３，１５｝のいずれか１つである。Ｚｃは１つのコードブロックに含まれる情報ビットとＣＲＣ検査ビット数の合計、及びＬＤＰＣベースグラフ(値は１又は２とする)によって決定される。
バンク長さがすべて目標長さで、かつリフティング係数によって決定されるように構成することで、バンク長さを合理的に構成することができると同時に、各バンク長さを同じにすることで、バンク内のソフトビットに対してアドレス指定を容易に行うことができる。
一例示的な実施例の形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記第１の量が設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。
具体的には、目標長さはＺｓである。閾値をＡとして設定し、Ｚｓ≦Ａで、Ａは動作周波数及び利用可能なリソースに基づいて決定され、設定値はｍである。具体的には、Ｚｓは以下のプロセスによって決定される。
Ｚｓ＝Ｚｃ
ｍ＝０
Ｚｓ＞Ａである場合、Ｚｓ＝Ｚｓ／２、ｍ＝ｍ＋ｌとし、ＺｓがＺｓ＜Ａを満たすまで、このプロセスを繰り返す。
リフティング係数によって目標長さを決定することで、バンク長さを合理的に構成し、１回に処理されたソフトビットが多すぎ又は少なすぎることを回避し、従ってソフトビットのレートマッチング効率を向上させることができる。
Ｓ１４０、前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得する。
ソフトビット符号化位置、第１データバンク及び第２データバンクは、復号化対象データを決定するために使用される。具体的には、第１データバンクと第２データバンクを組み合わせて復号化対象データを形成し、該復号化対象データを復号化して復号化データを取得することができる。理解すべきこととして、この組み合わせ方法には、第１データバンクと第２データバンクの位置関係を知る必要があり、ソフトビット符号化位置に基づいて第１データバンクと第２データバンク内のソフトビットの符号化データ(即ち復号化対象データ)における位置を決定することができ、これにより、位置関係に応じて第１データバンクと第２データバンクを配列し、復号化対象データを取得することができる。
一例示的な実施例の形態では、前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化する前記ステップは、前記ソフトビット符号化位置及び各前記第１データバンク内の１番目のソフトビットに基づいて、各前記第１データバンクのバンク符号化位置を決定するステップと、前記ソフトビット符号化位置及び各前記第２バンク内の１番目のソフトビットに基づいて、各前記第２データバンクのバンク符号化位置を決定するステップと、各前記バンク符号化位置に基づいて前記第１データバンクと前記第２データバンクをそれぞれデコーダ内のマッチングする記憶アドレスに記憶し、前記第１データバンクと前記第２データバンクを配列し、復号化対象データを形成することで、前記デコーダが前記復号化対象データを復号化することができるようにするステップと、を含む。
ここで、第１データバンクと第２データバンクはソフトビットシーケンスと見なすことができる。ソフトビットシーケンス内の１番目のソフトビットの符号化データにおける位置を、該ソフトビットシーケンスの符号化データにおける位置、即ちバンクのバンク符号化位置とすることができる。各バンクの１番目のソフトビット以外の位置は、ソフトビット間の順序、即ち相対位置、及びバンク符号化位置に基づいて決定することができる。
それに応じて、各バンクを記憶する際に、バンク符号化位置に対応する記憶アドレスに１番目のソフトビットを書き込み、該記憶アドレスから１ビットオフセットしたアドレスに次のソフトビットを書き込み、続いて、後続のオフセットアドレスの後に後続のソフトビットを書き込むというように順次類推し、バンク内のソフトビットを順次デコーダに書き込む。
デコーダ内のマッチングする記憶アドレスはバンク符号化位置に対応付けられる。各第１データバンクと各第２データバンクのバンク符号化位置に基づいてそれぞれマッチングする位置に記憶することにより、記憶すると同時に、バンク符号化位置に基づく各第１データバンクと各第２データバンクの配列を実現し、従って復号化対象データのスプライシング組み合わせ及び形成を実現する。
ソフトビット符号化位置に基づいて各第１データバンクと各第２データバンクを決定し、それに応じて各第１データバンクと各第２データバンクをバンク符号化位置にマッチングする記憶アドレスに記憶することにより、デコーダ内で各第１データバンクと各第２データバンクを配列して組み合わせることができるようになり、レートデマッチングの正確性を保証し、従って復号化対象データを正確にスプライシングして形成することができる。
本願の実施例で提供される復号化方法、装置、ネットワークデバイス及び記録媒体及び記憶媒体は、デインターリーブ前のデータ内のソフトビットを分割し、複数の第１データバンクを形成すると同時に、パンクチャされたデータを取得し、ソフトビット分割を行い、複数の第２データバンクを生成し、かつソフトビット符号化位置、第１データバンク及び第２データバンクに基づいて復号化対象データを形成して復号化することで、複数のソフトビットをバンクに形成して処理することを実現し、レートデマッチングプロセスにおいてソフトビットを１つずつ処理することによりレートデマッチング効率が低いという従来技術における問題を解決し、レートデマッチングと復号化プロセスにおいて１つずつのソフトビットに対して単独でアドレス指定を行うという状況を低減し、レートデマッチングと復号化効率を向上させることができる。
一例示的な実施例の形態では、デインターリーブ前のデータを受信し、前記デインターリーブデータを分割し、第１データバンクを取得する前記ステップは、デインターリーブマトリックスが列ごとに出力するソフトビットをマルチチャネルで並列に受信するステップと、各チャネルで受信されたソフトビットを順次記憶し、複数の第３データバンクを生成するステップと、設定サイクル数のクロックサイクルに応じて、各前記第３データバンクを順次ソフトマージし、複数の第１データバンクを形成するステップと、を含む。
実際、デインターリーブ前のデータはデインターリーブマトリックスから取得されたものである。デインターリーブマトリックスは列ごとに出力され、インターリーブマトリックスには、計Ｑm行があり、１列あたりＱm個のソフトビットが出力される。デインターリーブ前に列ごとに出力されるソフトビットをマルチチャネルで並列に受信し、１つの設定サイクル数のクロックサイクル内に、１チャネルあたり最大１つのソフトビットを受信する。各チャネルは受信されたソフトビットをそれぞれ受信順序で記憶し、即ち１チャネルに記憶されるソフトビットはデインターリーブマトリックス内の１行のソフトビットである。
Ｑm個の直並列変換モジュールを構成することができ、各直並列変換モジュールが並列して動作し、各直並列変換モジュールがデインターリーブマトリックスの１行を処理することで、ソフトビットのマルチチャネル並列受信と順次記憶を実現し、従って第３データバンクのソフトビット収集を独立して完了し、第３データバンクを形成する。同時にソフトビット位置に基づいて、第３データバンクで受信された１番目のソフトビットの符号化データにおける位置を決定するとともに、該位置を第３データバンクのバンク符号化位置とし、形成された第３データバンクと一緒に次の処理モジュールに送信して後続処理を行う。
Ｑm個の直並列変換モジュールは、Ｑmの整数倍の第３データバンクを生成することができる。第３データバンクの処理プロセスにおいて、直列処理方式で、各第３データバンクをそれぞれ順次処理する。
ここで、ソフトマージとは、ハイブリッド自動再送要求(Hybrid Automatic Repeatrequest,ＨＡＲＱ)に基づくマージを指す。実際、送信側はパケットを送信した後、正しいメッセージを受け取ったという送信側からのフィードバックを待つ必要があり、フィードバックがない場合、送信側は該パケット又は該パケットの一部を再送し、受信側が正しいパケットを受信できることを保証する。受信側は第３データバンクを取得した後に、ＨＡＲＱメモリ内のマッチングするバッファデータをマージすることができ、マージされたバンクは第１データとし、それと同時に、該第１データバンクは正しく伝送される有効なデータバンクである。
ここで、直列処理の順序の決定方法は、設定された規則(例えば、ポーリング)に従って、マルチチャネルから１チャネルによって形成される第３データバンクを処理バンクとして順次選択して処理することであってもよい。
設定サイクル数のクロックサイクルは、第３データバンクの処理頻度として使用され、即ちマルチチャネルから１チャネルによって形成される第３データバンクを選択する選択頻度とする。設定サイクル数のクロックサイクルは必要に応じて設定できる。通常、１クロックサイクルの期間は１つの第３データバンクの処理タスクを完了するのに十分ではないため、複数のクロックサイクルを１つの処理サイクルとして選択し、１つの第３データバンクの処理タスクを完了することができる。
デインターリーブマトリックスから出力されるソフトビットを並列に受信し、ソフトビットを順次記憶して第３データバンクを形成し、ソフトビットをバンクに変換すると同時に、各第３データバンクを直列処理することで、バンク形式での処理を実現し、ソフトビットの処理効率を向上させる。
一例示的な実施例の形態では、各チャネルで受信されたソフトビットを順次記憶し、複数の第３データバンクを生成する前記ステップは、受信された目標ソフトビットがフィラービット開始隣接条件を満たす場合、前記目標ソフトビットを受信された最後のソフトビットとして現在の第３データバンクを生成し、引き続き次のソフトビットを受信し、次の第３データバンクを生成するステップを含む。
実際、符号化データはフィラービットを含んでもよく、フィラービットはデインターリーブ前のデータにないため、デインターリーブ前のデータを記憶する際に、現在の第３データバンクでフィラービットの位置を保留し、受信された次のソフトビットに基づいて、次の第３データバンクを生成することができる。
ここで、目標ソフトビットが現在の第３データバンク内の最後のソフトビットである場合、現在の第３データバンクでフィラービットの位置を保留することなく、現在の第３データバンクを直接生成することができる。受信された次のソフトビットに基づいて新しい第３データバンクを形成すると同時に、受信された次のソフトビットを第３データバンクの１番目のソフトビットとする。
実際、事前に第３データバンクを構築し、その中で受信されたソフトビットを充填すると同時に、フィラービットの位置でソフトビットを充填することなく、位置を保留することができる。
フィラービット開始隣接条件は、受信されたソフトビットの符号化データにおける位置から目標長さをオフセットした位置がフィラービットの位置であるかどうかを決定するために使用される。目標ソフトビットとは、符号化データにおける位置から目標長さをオフセットした位置がフィラービットの位置であるソフトビットを指す。目標ソフトビットは、現在の第３データバンク内のソフトビットの取得を終了するかどうかを決定するために使用される。現在の第３データバンクとは、現在生成されるべき第３データバンクを指す。
現在の第３データバンクは、該目標ソフトビットを、デインターリーブ前のデータから受信された最後のソフトビットとすることができ、目標ソフトビットが現在の第３データバンク内の最後のソフトビットである場合は、現在の第３データバンクを直接生成し、そうでない場合は、フィラービットの位置を保留し、現在の第３データバンクを生成し、この場合、該現在の第３データバンクに含まれる、デインターリーブ前のデータに属するソフトビット数は目標長さより小さい。
実際、符号化データ内のソフトビットを順次番号付け、この番号をソフトビットの位置とすることができる。
具体的には、フィラービット開始隣接条件は、ソフトビットの符号化データにおける位置がＫ’－２Ｚc－ｌであるかどうかを含む。ソフトビットの位置がＫ’－２Ｚc－ｌである場合、該ソフトビットがフィラービット開始隣接条件を満たすことを決定する。
引き続き次のソフトビットを受信し、該ソフトビットを新しい第３データバンクの１番目のソフトビットとし、新しい第３データバンクを生成する。
第３データバンクでフィラービットの位置を保留することで、第３データバンク内のソフトビットの符号化データにおける位置がすべて連続していることを保証し、従って後続で第３データバンクを配列する際に、正確に配列することができ、１つの第３データバンクに連続していない複数のソフトビットが含まれることで、対応する第１データバンクを配列して組み合わせる前に分割処理する必要があることを回避し、第１データバンクを単位として直接配列して組み合わせ、第１データバンクの処理効率を向上させることができる。
一例示的な実施例の形態では、前記第３データバンクをソフトマージし、第１データバンクを形成する前記ステップは、前記第３データバンクに対応するバンク符号化位置に基づいて、前記第３データバンクにマッチングするマージ対象バンクをマージ対象セットで検索してマージし、第１データバンクを取得するステップと、前記第１データバンクに基づき、バンク長さが目標長さで、前記第３データバンク内のソフトビットとマージするための履歴マージデータを記憶するための、前記マッチングしたマージ対象バンクを前記マージ対象セットで更新し、前記第３データバンク内のソフトビットを更新するステップと、を含む。
マージ対象セットは、履歴マージデータを記憶するために使用され、履歴マージデータは、マージ対象バンクの形式で記憶される。履歴マージデータの初期値は０であり、１回目の伝送されるデータを履歴マージデータとして、マージ対象セットに保存することができ、受信側は正確に復号化できる場合、復号化して復号化データを取得して後続処理を行い、マージ対象セット内のデータはリセットするか、又は次のＣＢのために新しいマージ対象セットを構成することができる。受信側は正確に復号化できないと発見した場合、送信側にデータの再送を要求し、該再送データはＣＢのデータの全部であってもよく、ＣＢのデータの一部であってもよい。
受信側は２回目の再送された記憶された１回目の伝送されたデータ、即ち履歴マージデータに基づいてマージし、マージされたデータに基づいて履歴マージデータを更新して復号化し、正しく復号化された場合は、復号化して復号化データを取得して後続処理を行い、正しく復号化できない場合は、引き続きデータ再送を要求し、上記ステップを繰り返す。
履歴マージデータは実際に過去に伝送されたデータをマージしたデータである。デインターリーブ前のデータに誤りがある可能性があると、それに対応して形成される第３データバンクに誤りがあり、この場合、履歴マージデータに基づいて修正し、正しい第１データバンクの形成を保証することができる。
マージ対象セットはＨＡＲＱメモリに位置し、マージ対象バンクのＨＡＲＱメモリにおける記憶位置は第３データバンクのバンク符号化位置に対応付けられる。これにより、第３データバンクのバンク符号化位置に基づいて、ＨＡＲＱメモリでマッチングするマージ対象バンクを検索することができる。
実際、本願の実施例におけるソフトマージは、第３データバンクにマッチングするマージ対象バンクをＨＡＲＱメモリから読み取ることである。マージ対象バンク内のソフトビットと第３データバンク内のソフトビットを１対１対応付け、マージを並列に完了する。第３データバンク内のソフトビットをマージされたソフトビットに置き換え、第１データバンクを取得してデコーダ内に送信して記憶すると同時に、それを１部コピーしてＨＡＲＱメモリ内に書き戻し、元のマージ対象バンクを更新し、次のソフトマージ操作が容易にできるようにする。
ソフトマージセット内のマージ対象バンクの記憶アドレスが第３データバンクのバンク符号化位置と対応付けられるように構成することで、第３データバンクにマッチングするマージ対象バンクを正確に検索しかつマージし、それにより第３データバンクを単位としたソフトマージ操作を実現し、ソフトマージ操作の効率を向上させ、データの信頼性を向上させる。
一例示的な実施例の形態では、目標サイクル数と同じで、又は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数で、前記目標サイクル数は前記第３データバンクのソフトマージの開始から第１データバンクの生成までに要する時間に対応するクロックサイクル数を含む。
具体的には、１つの第３データバンクがＨＡＲＱメモリからの読み取りを開始し、ソフトマージを完了し、最終的に同一のアドレスに書き戻すのにかかるクロックサイクル数はＱと想定し、ＰはＱ又はＱ／２を取ることができ、Ｑが奇数の場合、ＰはＱ／２を切り上げた値である。Ｑは即ち目標サイクル数で、Ｐは設定サイクル数である。
設定サイクル数を構成することで、第３データバンク処理の頻度を柔軟に実現することができる。
一例示的な実施例の形態では、前記設定サイクル数は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数であり、前記第３データバンクをソフトマージし、第１データバンクを形成する前記ステップは、現在処理されている第３データバンクに対応するバンク符号化位置及び１つ前の第３データバンクに対応するバンク符号化位置に基づいて、前記現在処理されている第３データバンクにより得られる第１データバンクが繰り返しレートマッチング条件を満たすと決定された場合、前記１つ前の第３データバンクに対応するマージ対象バンクに基づいて、前記現在処理されている第３データバンクにマッチングするマージ対象バンクを決定するステップを含む。
繰り返しレートマッチング条件は、直列処理される連続の２つの第３データバンク内のソフトビットが同じであるかどうかを判断するために使用され、具体的には、この２つの第３データバンクに対応するバンク符号化が同じであるかどうかによって判断することができる。現在処理されている第３データバンクに対応するバンク符号化位置が１つ前の第３データバンクに対応するバンク符号化位置と同じである場合は、この２つの第３データバンク内のソフトビットが同じであることを示し、現在処理されている第３データバンクが繰り返しレートマッチング条件を満たすと決定される。
実際、１つの第３データバンクがＨＡＲＱメモリからの読み取りを開始し、ソフトマージを完了し、最終的に同一のアドレスに書き戻すのにかかる期間は目標サイクル数である。設定サイクル数が目標サイクル数の半分、又は半分を丸めた値である場合は、１つの第３データバンクが同じアドレスへの書き戻しを完了していない間に、他の第３データバンクが処理を開始し、即ちＨＡＲＱメモリから対応するマージ対象バンクの読み取りを開始していることを示す。
この場合、繰り返しレートマッチング条件を満たす２つの第３データバンクに対応するマージ対象バンクは実際に同じものであり、２番目の処理される第３データバンクがＨＡＲＱメモリから読み取ったマージ対象バンクは実際に更新されておらず、これにより、１番目の処理される第３データバンクにより得られた第１データバンクを、２番目の処理された第３データバンクにより得られたマージ対象バンクとして直接マージすることができ、マージ対象セットで更新されたマージ対象バンクの読み取りを待つための処理時間と読み取り回数を削減することができる。
また、設定サイクル数が目標サイクル数である場合、任意の２つの連続する第３データバンク内で、１つの第３データバンクが第１データバンクを形成して書き戻した後に、他の第３データバンクが処理を開始するため、繰り返しレートマッチングはこの２つの第３データバンクの処理に影響を与えない。
一例示的な実施例の形態では、パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを生成する前記ステップは、複数のゼロ化バンクを生成し、前記ゼロ化バンクに含まれる各ソフトビットは０であり、前記ゼロ化バンクのバンク長さは目標長さであり、各前記ゼロ化バンクに合計で含まれるソフトビットの数はリフティング係数と２の積であり、各前記ゼロ化バンクに対応するバンク符号化位置は各前記第１データバンクに対応するバンク符号化位置の前にあるステップと、前記符号化データにフィラービットがある場合に、フィラービットを取得し、バンク長さが目標長さのパディングバンクを生成するステップと、繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン前のパンクチャビットがある場合、冗長バージョン前のビットを取得し、バンク長さが目標長さの冗長バージョン前のバンクを生成し、各前記冗長バージョン前のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の前にあるステップと、繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン後のパンクチャビットがある場合、冗長バージョン後のビットを取得し、バンク長さが目標長さの冗長バージョン後のバンクを生成し、各前記冗長バージョン後のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の後にあるステップと、を含む。
具体的には、図３に示すように、符号化データはゼロ化ソフトビット(１)、冗長バージョン前のパンクチャビット(２)、フィラービット(３)及び冗長バージョン後のパンクチャビット(５)を含んでもよい。ここで、ゼロ化ソフトビット(１)は符号化データに含まなければならないソフトビットである。符号化データは冗長バージョン前のパンクチャビット(２)、フィラービット(３)及び冗長バージョン後のパンクチャビット(５)の少なくとも１つを含み得るか、又はそれらのいずれも含まない。
ここで、送信側が受信側に送信した実際のデータはデインターリーブ前のデータ(４)であり、デインターリーブ前のデータ(４)には、フィラービット(３)が含まれない。また、後続データ(６)は本ＣＢ以降の伝送データである。
通常、符号化データ内のソフトビットの位置は図３の０から統計される。符号化データ内の前の２Ｚc個のソフトビットが受信側に送信されることなく、固定的にパンクチャされるため、前の２Ｚc個のソフトビット以降の１番目のソフトビットから直接統計し始めることができる。ｋ0は異なる冗長バージョンのレートマッチング開始位置であり、ｋｌは今回伝送される冗長バージョンの終了位置であり、Ｎｒは該ＣＢがすでに受信された複数の冗長バージョンから受信したすべてのソフトビットの循環バッファにおける位置の最大値であり、つまり、Ｎｒ≦Ｎcbである。
ＬＤＰＣを使用して符号化する際に、ベースグラフ１の場合は、Ｋ＝２２ＺＣ、ベースグラフの場合は、Ｋ＝１０ＺCである。Ｋ’は１つのＣＢに含まれる情報ビットとＣＲＣ検査ビット数の合計である。Ｎｅｂは循環バッファの終了位置である。
従って、ゼロ化バンクはゼロ化ソフトビット(１)を分割することで形成されたバンクであり、ゼロ化バンクに含まれるソフトビットはすべて０である。また、ゼロ化バンクのバンク符号化バンクはすべて符号化データ内の循環バッファの前にあり、即ちデインターリーブ前のデータ(４)の各ソフトビットの符号化データにおける位置の前にあり、デインターリーブ前のデータ(４)により形成された第１データバンクのバンク符号化位置の前にある。具体的には、目標長さはＺｓである場合、ゼロ化バンクの数は２Ｚｃ個である。ゼロ化バンクは、システムビット内の固定した前の２Ｚｃ個のソフトビットにより形成されたデータバンクである。
フィラーバンクは、フィラービット(３)を分割することで形成されたバンクである。フィラービット(３)はローカルメモリから取得するか、又はＨＡＲＱメモリから読み取ることができる。フィラービット(３)は通常、送信側と受信側で予め規定されたソフトビットである。同時に、フィラービット(３)は冗長バージョン前のパンクチャビット(２)と冗長バージョン後のパンクチャビット(５)の間に位置し、デインターリーブ前のデータ(４)の中間に位置し、これにより形成されたフィラーバンクのバンク符号化位置は第１データバンクのバンク符号化位置の間に位置する。具体的には、フィラービット(３)の符号化データにおける開始位置はＫ’－２Ｚｃで、終了位置はＫ－２Ｚｃで、対応するフィラーバンクのバンク符号化位置はＫ’－２ＺｃとＫ－２Ｚｃの間に位置する。
繰り返しレートマッチング条件を満たす第１データバンクがあることは、Ｅ≧Ｎcb－(Ｋ－Ｋ’)を示す。符号化データに冗長バージョン前のパンクチャビット(２)があることは、１番目の第１データバンクのバンク符号化位置が０であることを示す。冗長バージョン前のパンクチャビット(２)はＨＡＲＱメモリから読み取ることができる。冗長バージョン前のバンクは、冗長バージョン前のパンクチャビット(２)を分割することで形成されたバンクである。
冗長バージョン前のパンクチャビット(２)の符号化データにおける開始位置は０で、終了位置はｋ0で、対応する冗長バージョン前のバンクのバンク符号化位置は０とｋ0の間に位置する。同時に、冗長バージョン前のパンクチャビット(２)はデインターリーブ前のデータ(４)の各ソフトビットの符号化データにおける位置の前にあり、対応する冗長バージョン前のバンクのバンク符号化位置は、デインターリーブ前のデータ(４)により形成された第１データバンクのバンク符号化位置の前にある。
符号化データに冗長バージョン後のパンクチャビットがあることは、Ｅ＋ｋ0≧Ｎcbを示す。冗長バージョン後のパンクチャビット(５)はＨＡＲＱメモリから読み取ることができる。冗長バージョン後のバンクは、冗長バージョン後のパンクチャビット(５)を分割することで形成されたバンクである。冗長バージョン後のパンクチャビット(５)の符号化データにおける開始位置はｋ1で、終了位置はＮｒで、対応する冗長バージョン後のバンクのバンク符号化位置はｋ1とＮrの間に位置する。同時に、冗長バージョン後のパンクチャビット(５)はデインターリーブ前のデータ(４)の各ソフトビットの符号化データにおける位置の後にあり、対応する冗長バージョン後のバンクのバンク符号化位置は、デインターリーブ前のデータ(４)により形成された第１データバンクのバンク符号化位置の後にある。
複数の第２データバンクを構成し、異なるパンクチャ方法で復元することで、第２データバンクを取得し、復元されたパンクチャデータの正確性を保証すると同時に、バンク形式でソフトビットを１つずつ置き換えて復元されたパンクチャデータを復元し、レートデマッチングの速度を向上させる。
また、冗長バージョン前のバンクに従って冗長バージョン前のパンクチャビットをＨＡＲＱメモリに直接記憶することで、冗長バージョン前のバンクをＨＡＲＱメモリから直接読み取ることができる。冗長バージョン後のバンクに従って冗長バージョン後のパンクチャビットをＨＡＲＱメモリに直接記憶することで、冗長バージョン後のバンクをＨＡＲＱメモリから直接読み取ることができる。
一例示では、図４に示すモジュールによって各バンクの処理プロセスを実現することができる。
デコードブロックカスケードモジュールはデコードブロックの分割を完了し、１クロックサイクルでデインターリーブマトリックスの同じ列にＱm個のソフトビットを出力する。デコードブロックカスケードモジュールはそれをデインターリーブマトリックスからＱmチャネルの直並列変換モジュールに列ごとに並列に出力する。
各直並列変換モジュールは、デコードブロックで分割されたデータを受信し、Ｑmチャネルの並列処理を実現するように設定され、各チャネルでＺｓ個のソフトビットの収集を独立して完了し、第３データバンクを形成し、かつデインターリーブアービトレーションモジュールに送信して処理する。
デインターリーブアービトレーションモジュールは、Ｑmチャネルの直並列変換が完了した第３データバンクから１つを選択し、レートデマッチングモジュールに直列送信して処理するように設定される。
レートデマッチングモジュールは、デインターリーブアービトレーションモジュールから送信された第１データバンク(Ｚｓ個のソフトビットを含む)に対してＨＡＲＱマージ処理を完了し、レートデマッチング(パンクチャレートマッチング)を完了するように設定される。
ＨＡＲＱメモリはレートデマッチングモジュールにマージ対象バンクを提供し、デコーダは復号化するために使用され、デコーダはＬＤＰＣデコーダである。具体的には、ＬＤＰＣデコーダとＨＡＲＱデコーダ内の各ソフトビットの記憶フォーマットは図５に示す。Ｚｃ＝２０８、Ｚｓ＝１３の場合、各バンク(Ｂａｎｋ)に１３個のソフトビットを順次記憶し、各Ｂａｎｋの上位１１個のソフトビット位置を保留する。
実際、インターリーブマトリックスから行ごとに若干(即ちＺｓ個)のデータを収集してから処理を開始しており、異なる行で収集されたデータは直列処理されるため、読み書きの再読み込みを避けることができる。
ここで、Ｚｓは任意に設定されたものではない。実際、デコーダはＺｃ個のデータの処理ブロックを単位として処理しているため、ＺｃがＺｓで割り切れない場合、Ｚｓ個のデータが異なる処理ブロックに属することになり、データ処理の複雑度が大幅に増すことになる。これにより、ＺｃがＺｓで割り切れるように構成することで、Ｚｓ個のデータが２つの処理ブロックを跨がないことを保証し、データ処理の複雑度を低減することができる。
具体的には、バンクごとにバンク識別子を構成し、バンク内のソフトビットにビット識別子を構成し、バンク識別子とビット識別子によって各ソフトビットを決定することができる。即ち、バンク内の各ソフトビットについて、どのバンクかを検索し、バンクを決定した後にどのソフトビットかをバンクで検索して決定することができる。
各Ｚｃ長さのバンクは(２m)個のＺｓ長さのバンクを含み、Ｚｓ長さのバンク番号Ｚｓ_ｉに基づいて、対応するＺｃ長さのバンク内のアドレスＺｓ_ｉ＞＞ｍ、及びＺｃ長さのバンク内のどのＺｓ長さのバンクＺｓ_ｉ％(２m)に属するかを直接取得するように構成でき、これにより、各Ｚｓ長さのバンクのアドレス指定が非常に容易になる。例えば、Ｚｓ＝１６とすると、Ｚｃ／Ｚｓ＝２４となり、この場合、Ｚｓ_ｉ／２４とＺｓ_ｉ％２４を計算する必要があり、このように計算が簡単となり、アドレス指定操作が簡略化される。
まず、目標長さＺｓ＝ａ×２mを計算し、かつＺｓ≦Ａが好ましい場合、Ａは２４とする。
次に、デインターリーブマトリックス内の各行第１列のソフトビットが位置するバンク、及び該バンク内の何番目のソフトビットかといったデインターリーブ前のデータの開始位置の関連パラメータを計算する。
具体的には、デインターリーブマトリックス内の各行のソフトビットの循環バッファにおける位置をｋｓ［ｉ］として設定すると、以下のようになる。
Figure 2023508449000009
ここで、ｉ＝０，ｌ，．．．Ｑm－１。
それに応じて、今回伝送される冗長バージョンの終了位置ｋ0の属するバンクは以下の通りである。
Figure 2023508449000010
次に、フィラービットの相対位置Ｋ’、Ｋ及び有限循環バッファレートマッチングＮcbのソフトビットの属するバンク及びバンク内の何番目のソフトビットかを計算する。
Figure 2023508449000011
最後に、実際に使用される循環バッファサイズＮｒが属するバンクを計算する。
Figure 2023508449000012
(１)デインターリーブプロセス
前段復調モジュールは、各層の１つのコンスタレーションポイントがＱmソフトビットに対応するように復調するため、ｉ番目のソフトビットがデインターリーブマトリックスの第ｉ行に対応し、ｉは０，１，．．．Ｑm－１を取る。各サイクルの復調モジュールはｎＬ層のソフトビットを同時に出力する可能性があり、ｎＬは１，２，３又は４を取る。デスクランブリングモジュールはｎＬ層を直列処理し、クロックサイクルごとに１層のソフトビットを順次出力する。
Ｑm個の直並列変換モジュールは並列動作し、各直並列変換モジュールは第ｉチャネルのソフトビットを処理し、各チャネルはクロックサイクルごとに最大１個のソフトビットを受信し、ｉは０，１，．．．Ｑm－１を取る。
直並列変換は、アドレスａ及びオフセットアドレスに基づいて、Ｚｓ個のソフトビットを収集して１つのバンクを形成し、後続のレートデマッチング及びＨＡＲＱ処理の処理単位とすることを目的としている。第ｉ個のＺｓ長さのバンク内のソフトビットは以下の通りである。
Ｚｓ×ａ＋ｍ，ｍ＝０，ｌ，．．．Ｚｓ－１。
Ｑm個の直並列変換モジュールは独立して動作し、具体的な処理は以下の通りである。
ＣＢデータが到着する前に、Ｑm直並列変換モジュールの初期化処理を完了する。
各バンクには、アドレスａとオフセットｏのカウンターが含まれ、ここで、アドレスａはバンク符号化位置である。
初期化は具体的に以下の通りである。
ａ＝ｋｓ_ｎＺｓ［ｉ］
ｏ＝ｋｓ_ｏＺｓ［ｉ］
直並列変換モジュールに関連付けられるストレージをクリアする。
初期化が完了した後、各直並列変換モジュールがすべてのＥ／Ｑm個のソフトビットの収集・処理を完了するまでソフトビットを周期的に待ち、その後、該ＣＢのデインターリーブ処理を終了する。
１ソフトビットが送信されるたびに、前段モジュールは該ソフトビットを該バンクの０番目の位置に保存し、バンクのアドレスａとオフセットｏを更新し、ｏの初期値は０で、以下のように順次処理する。
ａｒ＝ａ
ｏ＝ｏ＋１
ｆｌａｇ＝１
ｏ＝Ｚｓの場合は、１つのバンクの収集が終了したことを示し、該収集されたＺｓ個のソフトビットを１つの第３データバンク、アドレスａｒをバンク符号化位置としてデインターリーブアービトレーションモジュールに送信し、その後、直並列変換モジュールの関連ストレージをクリアし、ｆｌａｇを０にし、同時にｏを０にし、ａ＝ａ＋１とする。
ｏ＝Ｋｐ_ｏＺｓ［０］、かつａ＝Ｋｐ_ｎＺｓ［０］の場合は、現在のソフトビットの位置する符号化データにおける次のソフトビットがフィラービットの開始位置にあり、スキップする必要があり、即ち受信された次のソフトビットがフィラービットの終了位置の後のソフトビットであることを示す。ｆｌａｇ＝１の場合は、直並列変換モジュールにより記憶されたソフトビットを１つの第３データバンク、アドレスａｒをバンク符号化位置としてデインターリーブアービトレーションモジュールに送信し、その後、直並列変換モジュールの関連ストレージをクリアし、ｆｌａｇを０にし、同時にｏをＫ_ｏＺｓにし、ａ＝Ｋ_ｎＺｓとする。
ｏ＝Ｋｐ_ｏＺｓ［０］、かつａ＝Ｋｐ_ｎＺｓ［０］の場合は、現在のソフトビットの位置する符号化データにおける次のソフトビットがフィラービットの開始位置、即ち図３のＫ’－２Ｚｃに対応する位置にあり、スキップする必要があり、即ち受信された次のソフトビットがフィラービットの終了位置の後のソフトビットであることを示す。ｆｌａｇ＝１の場合は、直並列変換モジュールにより記憶されたソフトビットを１つの第３データバンク、アドレスａｒをバンク符号化位置としてデインターリーブアービトレーションモジュールに送信し、その後、直並列変換モジュールの関連ストレージをクリアし、ｆｌａｇを０にし、同時にｏをＫ_ｏＺｓにし、ａ＝Ｋ_ｎＺｓ、即ち図３のＫ－２Ｚｃに対応する位置とする。
ｏ＝Ｎcb_ｏＺｓ、かつａ＝Ｎcb_ｎＺｓの場合は、現在、ソフトビットが循環バッファの終了位置、即ち図３のＮｅｂに対応する位置にあり、０位置に循環する必要があることを示す。ｆｌａｇ＝１の場合は、直並列変換モジュールにより記憶されたソフトビットを１つの第３データバンク、アドレスａｒをバンク符号化位置としてデインターリーブアービトレーションモジュールに送信し、その後、直並列変換モジュールの関連ストレージをクリアし、ｆｌａｇを０にし、同時にｏを０にし、ａ＝０とする。
(２)デインターリーブアービトレーション
デインターリーブアービトレーションモジュールは、Ｑmチャネルの直並列変換モジュールの書き込み状況に応じて、処理すべき１チャネル又は複数のチャネルの番号を記録する。続いて、Ｐのクロックサイクル(Ｐ＞０)ごとに、ポーリングメカニズムに従ってマルチチャネルデータから１つの第３データバンク及びバング符号化位置ａｒを順次選択してレートデマッチングモジュールに送信して処理し、かつ選択されたチャネル番号を処理されるべきタスクから削除する。
好ましくは、Ｑは４、Ｐは２とし、具体的なタイミングは図６に示す。直列処理された２つの連続して隣接処理された第３データバンクが同一アドレスａｒであるかどうかを判断する際に、アドレスが同じである場合は、繰り返しレートマッチングで、後の第３データバンクはＨＡＲＱメモリからマージ対象バンクを読み取らず、１つ前の第３データバンクのマージした結果を直接使用し、即ち形成した第１データバンクをマージし続ける。アドレスが異なる場合、後の第３データバンクはＨＡＲＱメモリからデータを読み取るだけで済む。このように、繰り返しレートマッチングは、前後２つの処理された第３データバンクが繰り返されているかどうかを判断するだけで済み、繰り返しレートマッチングの判断と処理を大幅に簡略化する。
一例として、Ｋ’＝８３８４、Ｚｃ＝３８４、Ｎcb＝１１９０４とし、それに応じて、ＬＤＰＣ符号化により形成された符号化データは８４４８＊３＋２＊３８４個のソフトビットを含み、ここで、前２Ｚｃ＝７６８個のソフトビットはパンクチャされたデータとしてパンクチャされ、中間の第８３８４－８４４７個のソフトビットはいずれもフィラーソフトビットであり、パンクチャされたデータとしてパンクチャされ、パンクチャされたソフトビットについて新たに番号を付け、前の０－７６７個のソフトビットがパンクチャされ、７６８個のソフトビットからソフトビットの符号化位置を０として再決定し、この場合、データのパンクチャされたデータは０－９５６７であり、ここで、フィラービットは７６１６－７６７９であり、残りのソフトビットは０－７６１５及び７６８０－９５６７である。
レートマッチングを経て、フィラービットをパンクチャし、残りのソフトビットを４回繰り返し、レートマッチングされたデータを形成し、図７に示すように、レートマッチングされたデータは計４＊１１８４０個のビットで、即ち、実際に送信されたビット数は４＊１１８４０である。レートマッチングされたデータをインターリーブし、即ち行ごとに書き込み、列ごとに読み出す。図８に示すように、インターリーブマトリックスは４行(サイクル数と同じ)、計１１８４０列である。図９に示すように、インターリーブマトリックスは４行(サイクル数と同じ)、計１１８３９列である。
図８では、インターリーブマトリックスの各行はいずれも０－７６１５(縦線で塗りつぶされた領域)、７６８０－１１９０３(斜線で塗りつぶされた領域)で、即ちインターリーブマトリックスの異なる行、同じ列のソフトビットは同じ位置に記憶されている。
図９では、インターリーブマトリックスの各行はそれぞれ、０－７６１５(縦線で塗りつぶされた領域)、７６８０－１１９０２(斜線で塗りつぶされた領域)、１１９０３(斜線で塗りつぶされた領域)、０－７６１５(縦線で塗りつぶされた領域)、７６８０－１１９０１(斜線で塗りつぶされた領域)、１１９０２－１１９０３(斜線で塗りつぶされた領域)、０－７６１５(縦線で塗りつぶされた領域)、７６８０－１１９００(斜線で塗りつぶされた領域)、１１９０１－１１９０３(斜線で塗りつぶされた領域)、０－７６１５(縦線で塗りつぶされた領域)、７６８０－１１８９９(斜線で塗りつぶされた領域)であり、即ちインターリーブマトリックスの異なる行、異なる列のソフトビットは同じ位置に記憶されている。
従来技術では、繰り返しレートデマッチングを行う際に、１行ずつ判断する必要があるが、図９の状況があった場合、列のオフセット状況に応じて、同じ位置に記憶されたソフトビットを１行ずつ検索する必要がある。
本願の実施例は１クロックサイクル内で各行のソフトビットを並列に受信し、かつ直列処理し、即ち異なる行でそれぞれ取得されたデータバンクを直列処理した後に、処理プロセスにおいて最大隣接する２つのＺｓ長さのバンクのバンク符号化位置が同じであるかどうかを判断するだけで済み、同じであれば、前のＺｓ長さのバンクに対応するマージ結果に後のＺｓ長さのバンクを直接マージするだけで済み、マージ対象セットから対応するマージ対象バンクを再び検索して読み取る必要がなく、マージ対象セットからの検索と読み取りための時間と処理データ量を節約する。
図８に示すインターリーブマトリックスから出力されるソフトビットはそれぞれ０，０，０，０，１，１，１，１，２，２，２，２．．．で、この場合、直列処理プロセスにおいて、４回の連続処理はすべてバンク符号化位置が０のデータバンクに対して行われる。従って、行ごとの判断を考慮することなく、処理プロセスにおける隣接する２つのデータバンクのみで実現でき、レートデマッチングの複雑度を大幅に低減する。
残りの状況について、図９に示すインターリーブマトリックスから出力されるソフトビットはそれぞれ０，１１９０３，１１９０２，１１９０１，１，０，１１９０３，１１９０２．．．であり、データバンクは５つの間隔で１回繰り返され、後のデータバンクの処理時に、前のデータバンクのデータがすでにＨＡＲＱに書き込まれたため、後のデータバンクがＨＡＲＱから対応するデータを直接読み取るだけで済み、自然に繰り返しレートマッチング・マージ処理が完了する。繰り返しレートマッチングの判断を行う必要がなく、レートデマッチングの効率を向上させる。
(３)レートデマッチングとＨＡＲＱマージ
各ＣＢが新たに送信される場合、初期化処理の際に、ＣＢに対応するＨＡＲＱメモリに記憶されるマージ対象バンクをすべてクリアする必要があり、関連アドレスに直接０を書き込むか、フラグビット識別子を使用するか、又はその他の任意の同等の方法でＣＢに対応するマージ対象バンクのキャッシュを実現することができる。
レートデマッチングは実際、デインターリーブアービトレーションモジュールのアドレスａｒに基づいて、ＨＡＲＱメモリからａｒに対応するＺｓ個のソフトビット、即ちマージ対象バンクを読み取る。第３データバンクとマージ対象バンクで形成された２組のＺｓ個のソフトビットを１対１対応付けてそれぞれマージを並列して完了するために、Ｚｓ個のＨＡＲＱマージモジュールによる並列処理を必要とする。
マージが完了した後、Ｚｓ個のマージされた結果、即ち第１データバンクをＬＤＰＣデコーダのアドレスが２＋(ａｒ／２m)のバンク位置に書き込み、第１データバンクのソフトビットを該バンク位置のアドレスがａｒ％２mの位置に順次書き込む。実際、デコーダで記憶するときは、バンクに応じて記憶し、即ち、第１データバンクをマッチングするバンク位置に書き込み、該バンク位置のアドレス指定はシフトセレクタによって実現され、実現しやすい。同時に第１データバンクをａｒに対応するＨＡＲＱメモリに書き戻し、対応するマージ対象バンクを上書きする。
また、レートデマッチングで第３データバンクを処理すると同時に、同様にバンクを単位として、以下のパンクチャ解除処理を順次完了する。
３.１)システムビットの前２Ｚｃ個のビットを固定的にパンクチャし、繰り返しレートマッチングを行うかどうかにかかわらず、ＬＤＰＣアドレスが０～２m+1－ｌのすべてのバンクに０を書き込み、ゼロ化バンクを形成する必要がある。
３.２)Ｋ’＝Ｋの場合、該ステップをスキップし、そうでない場合は、以下の処理を行う必要がある。
フィラービットを取得してフィラーバンクを生成し、フィラーバンクに対応するバンク符号化位置ａｐを実際に符号化データ内のアドレス区間Ｋｐ_ｎＺｓ～Ｋｐ_ｎＺｓ－ｌから取り、かつＬＤＰＣデコーダのアドレスが２＋(ａｐ／２m)のバンク位置に順次書き込み、フィラーバンクのソフトビットを該バンク位置内のアドレスがａｐ％２mの位置に順次書き込む。ここで、各ソフトビットの書き込み値は正として表現できる最大値である。
３.３)繰り返しレートマッチングがあり、即ちＥＯＮ≧Ｎcb－(Ｋ－Ｋ’)、又はｋｓ_ｎＺｓ［Ｏ］及びｋｓ_ｏＺｓ［０］がいずれも０と等しい場合、該ステップをスキップし、そうでない場合は、以下の処理を行う。
バンク符号化位置ａｐにマッチングする冗長バージョン前のパンクチャビットをＨＡＲＱメモリから取得し、冗長バージョン前のバンクを生成する。冗長バージョン前のバンクのバンク符号化位置ａｐの値を実際に符号化データ内のアドレス区間０～ｋ_ｎＺｓ［Ｏ］－ｌから取り、かつＬＤＰＣデコーダのアドレスが２＋(ａｐ／２m)のバンク位置に順次書き込み、バンク内のソフトビットを該バンク位置内のアドレスがａｐ％２mの位置に順次書き込む。
３.４)繰り返しレートマッチングがあり、即ちＥ≧Ｎcb－(Ｋ－Ｋ’)又はＥ＋ｋ0≧Ｎcbの場合、該ステップをスキップし、そうでない場合は、以下の処理を行う。
バンク符号化位置ａｐにマッチングする冗長バージョン後のパンクチャビットをＨＡＲＱメモリから取得し、冗長バージョン後のバンクを生成する。冗長バージョン後のバンクのバンク符号化位置ａｐの値を実際に符号化データ内のアドレス区間ｋｌ_ｎＺｓ～Ｎｒ_ｎＺｓから取り、かつＬＤＰＣデコーダのアドレスが２＋(ａｐ／２m)のバンク位置に順次書き込み、バンク内のソフトビットを該バンク位置内のアドレスがａｐ％２mの位置に順次書き込む。
それにより第１データバンクと第２データバンクを符号化データにおける位置関係に応じて記憶し、復号化対象データに配列してつなぎ合わせることを実現し、これによりデコーダが復号化し、復号化データを取得することができる。
具体的には、タイミングは図６を参照されたい。１矩形は１クロックサイクルであり、この場合、Ｑは４クロックサイクルで、Ｐは２クロックサイクルである。デインターリーブアービトレーションモジュールは、２クロックサイクルごとに、１つの第３データバンクを選択してレートデマッチングモジュールに入力して処理する。
図６に示す期間において、デインターリーブアービトレーションモジュールは、７つの第３データバンクを選択してレートデマッチングモジュールに直列入力して順次処理する。
具体的には、１番目のＰのサイクルにおいて、０番目の第３データバンクに基づいてＨＡＲＱメモリでマージ対象バンクの検索を開始し、２番目のＰのサイクルにおいて、０番目の第３データバンクにマッチングするマージ対象バンクを取得し、３番目のＰのサイクルにおいて、０番目の第３データバンクに対してソフトマージし、それと同時に、１番目の第３データバンクに基づいてマージ対象バンクの検索を開始し、４番目のＰのサイクルにおいて、０番目の第３データバンクをソフトマージすることで形成される第１データバンクをＨＡＲＱメモリに書き戻す及び／又はデコーダに書き込むと同時に、１番目の第３データバンクにマッチングするマージ対象バンクを取得する。これによって類推する。この他、第２データバンクは任意のＰのサイクルで生成され、デコーダに格納されてもよい。
図１０は、本願の実施例で提供される復号化装置を示す図である。本実施例は、本願に係る上記の任意の実施例で提供される復号化方法を実現するための対応する装置であり、該装置はネットワークデバイスに設定することができる。
デインターリーブ前のデータ受信モジュール３１０は、デインターリーブ前のデータとソフトビット符号化位置を受信するように設定される。
第１データバンク生成モジュール３２０は、前記デインターリーブ前のデータを分割し、第１データバンクを取得するように設定される。
第２データバンク生成モジュール３３０は、パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるように設定される。
復号化データ決定モジュール３４０は、前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するように設定される。
本願の実施例で提供される復号化方法、装置、ネットワークデバイス及び記録媒体及び記憶媒体は、デインターリーブ前のデータ内のソフトビットを分割し、複数の第１データバンクを形成すると同時に、パンクチャされたデータを取得し、ソフトビット分割を行い、複数の第２データバンクを生成し、かつソフトビット符号化位置、第１データバンク及び第２データバンクに基づいて復号化対象データを形成して復号化することで、複数のソフトビットをバンクに形成して処理することを実現し、レートデマッチングプロセスにおいてソフトビットを１つずつ処理することによりレートデマッチング効率が低いという従来技術における問題を解決し、レートデマッチングと復号化プロセスにおいて１つずつのソフトビットに対して単独でアドレス指定を行うという状況を低減し、レートデマッチングと復号化効率を向上させることができる。
一実施形態では、前記復号化データ決定モジュール３４０は更に、前記ソフトビット符号化位置及び各前記第１データバンク内の１番目のソフトビットに基づいて、各前記第１データバンクのバンク符号化位置を決定するように設定され、前記ソフトビット符号化位置及び各前記第２バンク内の１番目のソフトビットに基づいて、各前記第２データバンクのバンク符号化位置を決定するように設定され、各前記バンク符号化位置に基づいて前記第１データバンクと前記第２データバンクをそれぞれデコーダ内のマッチングする記憶アドレスに記憶し、前記第１データバンクと前記第２データバンクを配列し、復号化対象データを形成することで、前記デコーダが前記復号化対象データを復号化することができるようにするように設定される。
一実施形態では、前記第１データバンクと前記第２データバンクのバンク長さはいずれも目標長さであり、前記目標長さはリフティング係数によって決定される。
一実施形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記第１の量が設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。
一実施形態では、前記第１データバンク生成モジュール３２０は更に、デインターリーブマトリックスが列ごとに出力するソフトビットをマルチチャネルで並列に受信するように設定され、各チャネルで受信されたソフトビットを順次記憶し、複数の第３データバンクを生成し、設定サイクル数のクロックサイクルに応じて、各前記第３データバンクを順次ソフトマージし、複数の第１データバンクを形成するように設定される。
一実施形態では、前記第１データバンク生成モジュール３２０は更に、受信された目標ソフトビットがフィラービット開始隣接条件を満たす場合、前記目標ソフトビットを受信された最後のソフトビットとして現在の第３データバンクを生成し、引き続き次のソフトビットを受信し、次の第３データバンクを生成するように設定される。
一実施形態では、前記第１データバンク生成モジュール３２０は更に、前記第３データバンクに対応するバンク符号化位置に基づいて、前記第３データバンクにマッチングするマージ対象バンクをマージ対象セットで検索してマージし、第１データバンクを取得するように設定され、前記第１データバンクに基づき、バンク長さが目標長さで、前記第３データバンク内のソフトビットとマージするための履歴マージデータを記憶するための、前記マッチングしたマージ対象バンクを前記マージ対象セットで更新し、前記第３データバンク内のソフトビットを更新するように設定される。
一実施形態では、前記設定サイクル数は目標サイクル数と同じで、又は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数で、前記目標サイクル数は前記第３データバンクのソフトマージの開始から第１データバンクの生成までに要する時間に対応するクロックサイクル数を含む。
一実施形態では、前記設定サイクル数は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数であり、前記第１データバンク生成モジュール３２０は更に、現在処理されている第３データバンクに対応するバンク符号化位置及び１つ前の第３データバンクに対応するバンク符号化位置に基づいて、前記現在処理されている第３データバンクにより得られる第１データバンクが繰り返しレートマッチング条件を満たすと決定された場合、前記１つ前の第３データバンクに対応するマージ対象バンクに基づいて、前記現在処理されている第３データバンクにマッチングするマージ対象バンクを決定するように設定される。
一実施形態では、前記第２データバンク生成モジュール３３０は更に、複数のゼロ化バンクを生成し、前記ゼロ化バンクに含まれる各ソフトビットは０であり、前記ゼロ化バンクのバンク長さは目標長さであり、各前記ゼロ化バンクに合計で含まれるソフトビットの数はリフティング係数と２の積であり、各前記ゼロ化バンクに対応するバンク符号化位置は各前記第１データバンクに対応するバンク符号化位置の前にあるように設定され、前記符号化データにフィラービットがある場合、フィラービットを取得し、バンク長さが目標長さのパディングバンクを生成するように設定され、繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン前のパンクチャビットがある場合、冗長バージョン前のビットを取得し、バンク長さが目標長さの冗長バージョン前のバンクを生成し、各前記冗長バージョン前のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の前にあるように設定され、繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン後のパンクチャビットがある場合、冗長バージョン後のビットを取得し、バンク長さが目標長さの冗長バージョン後のバンクを生成し、各前記冗長バージョン後のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の後にあるように設定される。
上記復号化装置は、本願の実施例で提供される復号化方法を実行することができ、実行された復号化方法に対応する機能モジュール及び有益な効果を有する。
本願はネットワークデバイスを提供し、メモリに記憶されるプログラムを実行し、上記実施例の方法を実現するように設定される少なくとも１つのプロセッサ及びメモリを含む。ここで、ネットワークデバイスはデバイスに電力を供給するための電源装置である。
コンピュータ可読記憶媒体としてのメモリは、本願の実施例における復号化方法に対応するプログラム命令／モジュールなどのソフトウェアプログラム、コンピュータ実行可能なプログラム及びモジュールを記憶するように設定される。
メモリは主にオペレーティングシステム、少なくとも１つの機能に必要なアプリケーションプログラムを記憶することができるプログラム記憶領域と、端末の使用に応じて作成されたデータなどを記憶することができるデータ記憶領域を含んでもよい。この他、メモリは高速ランダムアクセスメモリを含んでもよく、更に少なくとも１つの磁気ディスクメモリ、フラッシュメモリ又はその他の不揮発性固体メモリなどの不揮発性メモリを含んでもよい。いくつかの実例では、メモリは更にプロセッサに対して遠隔設定されるメモリを含んでもよく、これらの遠隔メモリはネットワークを介してデバイスに接続することができる。上記ネットワークの実例としては、インターネット、企業内イントラネット、ローカルエリアネットワーク、移動体通信ネットワーク及びそれらの組み合わせを含むがこれらに限定されない。
本願は記憶媒体を提供し、前記記憶媒体には、プロセッサによって実行される時に上記実施例における方法を実現するコンピュータプログラムが記憶される。
本発明の実施例に係るコンピュータ記憶媒体は、１つ以上のコンピュータ可読媒体の任意の組み合わせを用いることができる。コンピュータ可読媒体は、コンピュータ可読信号媒体又はコンピュータ可読記憶媒体であってもよい。
コンピュータ可読記憶媒体は、例えば、電気、磁気、光、電磁気、赤外線、又は半導体のシステム、装置又はデバイス、あるいは任意の上記の組み合わせであってもよいが、これらに限定するものではない。コンピュータ可読記憶媒体のより具体的な例示(全てを列挙したものではないリスト)としては、１本以上の導線を有する電気接続、携帯可能なコンピュータ磁気ディスク、ハードディスク、ＲＡＭ、読み出し専用メモリ(Read Only Memory,ＲＯＭ)、消去可能プログラマブル読み出し専用メモリ(Erasable Programmable Read Only Memory,ＥＰＲＯＭ)、フラッシュメモリ、光ファイバ、携帯可能なＣＤ－ＲＯＭ、光記憶装置、磁気記憶装置、又は上記の任意の適切な組み合わせを含む。
本願において、コンピュータ可読記憶媒体は、プログラムを含有又は記憶するいずれの有形媒体であってもよく、該プログラムは、命令実行システム、装置又はデバイスに用いられ、又はそれらに組み合わせて用いられてもよい。
コンピュータ可読信号媒体は、ベースバンドにおいて又はキャリアの一部として伝搬されるデータ信号を含んでもよく、コンピュータ可読プログラムコードがロードされる。このように伝搬されるデータ信号は、電磁気信号、光信号又は上記任意の適切な組み合わせを含む種々の形式を採ることができるが、これらに限定されない。コンピュータ可読信号媒体は更に、コンピュータ可読記憶媒体以外のいかなるコンピュータ可読媒体であってもよく、該コンピュータ可読媒体は、命令実行システム、装置又はデバイスにより使用され、又はそれらと組み合わせて使用されるためのプログラムを送信、伝搬又は伝送することができる。
コンピュータ可読媒体に含まれるプログラムコードは、無線、電線、光ケーブル、無線周波数(RadioFrequency,ＲＦ)など、又は前述のものの任意の適切な組み合わせを含むがこれらに限定はされない、任意の適切な媒体を使用して伝送され得る。
本発明の動作を実行するためのコンピュータプログラムコードは、Ｊａｖａ、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋又は同様のものなどのオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語若しくは類似のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つ以上のプログラミング言語の任意の組み合わせで書かれていてよい。
プログラムコードは、完全にユーザコンピュータ上で実行されても、部分的にユーザコンピュータ上で実行されても、スタンド・アロン・ソフトウェア・パッケージとして実行されても、部分的にユーザコンピュータ上でかつ部分的に遠隔コンピュータ上で実行されても、又は完全にリモートコンピュータ若しくはサーバ上で実行されてもよい。
リモートコンピュータに関わる場合、リモートコンピュータはＬＡＮ又はＷＡＮを含む任意のタイプのネットワークを通じてユーザコンピュータに接続されてもよく、又は外部コンピュータ(例えばインターネットサービスプロバイダーによるインターネットを通じて接続する)に接続されてもよい。
以上の記載は、本願の好ましい実例に過ぎず、本願の保護範囲を限定するものではない。
ユーザ端末という用語は、携帯電話、携帯データ処理装置、携帯ウェブブラウザ又は車載移動局などの任意の適切なタイプの無線ユーザ機器を含むことを当業者は理解すべきである。
一般に、本願の複数の実施例は、ハードウェア又は専用回路、ソフトウェア、ロジック又はそれらの任意の組み合わせで実現することができる。例えば、いくつかの態様はハードウェアで実現されてもよく、他の態様はコントローラ、マイクロプロセッサ又は他のコンピューティングデバイスによって実行され得るファームウェア又はソフトウェアで実現されてもよいが、本願はこれらに限定されるものではない。
本願の実施例は、プロセッサエンティティにおいて、又はハードウェアによって、又はソフトウェアとハードウェアの組み合わせによって、モバイルデバイスのデータプロセッサを介してコンピュータプログラム命令を実行することで実現することができる。コンピュータプログラム命令は、アセンブリ命令、命令セットアーキテクチャ(ＩＳＡ)命令、マシン命令、マシン関連命令、マイクロコード、ファームウェア命令、状態設定データ、又は１つ以上のプログラミング言語の任意の組み合わせで書かれたソースコード又はオブジェクトコードであってもよい。
本願の図面における論理フローのブロック図は、いずれもプログラムステップを表してもよく、又は相互に接続された論理回路、モジュール及び機能を表してもよく、又はプログラムステップと論理回路、モジュール及び機能との組合せを表してもよい。コンピュータプログラムはメモリに記憶されてもよい。メモリは、ローカルの技術環境に適した任意のタイプを有してもよく、かつ読み出し専用メモリ(ＲＯＭ)、ランダムアクセスメモリ(ＲＡＭ)、光学メモリデバイス及びシステム(デジタル多用途ディスクＤＶＤ又はＣＤディスク)など、任意の適切なデータ記憶技術を使用して実現することができる。
コンピュータ可読媒体は非一時的な記憶媒体を含み得る。データプロセッサは、汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタル信号プロセッサ(ＤＳＰ)、専用集積回路(ＡＳＩＣ)、プログラマブル論理デバイス(ＦＧＰＡ)及びマルチコアプロセッサアーキテクチャに基づくプロセッサなどであってもよいがこれらに限定されない、ローカル技術環境に適した任意のタイプであってもよい。
例示的かつ非限定的な例として、上記は本願の例示的な実施例の詳細な説明を提供している。しかしながら、図面及び請求項と併せて検討すると、本発明の範囲から逸脱することなく、以上の実施例に対する様々な修正及び調整は、当業者には明らかであろう。従って、本発明の適切な範囲は請求項に基づいて決定される。
一例示的な実施例の形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記目標長さが設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。
一例示的な実施例の形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記目標長さが設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。
一実施形態では、前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記目標長さが設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される。

Claims (13)

  1. デインターリーブ前のデータとソフトビット符号化位置を受信するステップと、
    前記デインターリーブ前のデータを分割し、第１データバンクを取得するステップと、
    パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるステップと、
    前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するステップと、を含む、復号化方法。
  2. 前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行う前記ステップは、
    前記ソフトビット符号化位置及び各前記第１データバンク内の１番目のソフトビットに基づいて、各前記第１データバンクのバンク符号化位置を決定するステップと、
    前記ソフトビット符号化位置及び各前記第２データバンク内の１番目のソフトビットに基づいて、各前記第２データバンクのバンク符号化位置を決定するステップと、
    各前記バンク符号化位置に基づいて前記第１データバンクと前記第２データバンクをそれぞれデコーダ内のマッチングする記憶アドレスに記憶して、前記第１データバンクと前記第２データバンクを配列し、復号化対象データを形成するステップと、
    前記デコーダによって前記復号化対象データを復号化するステップと、を含む、請求項１に記載の方法。
  3. 前記第１データバンクと前記第２データバンクのバンク長さはいずれも目標長さであり、前記目標長さはリフティング係数によって決定される、請求項１に記載の方法。
  4. 前記目標長さは２の設定値累乗に対するリフティング係数の比であり、前記第１の量が設定量の閾値以下で、前記設定量の閾値が動作周波数及び利用可能なリソースに基づいて決定される、請求項３に記載の方法。
  5. デインターリーブ前のデータを受信し、前記デインターリーブ前のデータを分割し、第１データバンクを取得する前記ステップは、
    インターリーブマトリックスが列ごとに出力するソフトビットをマルチチャネルで並列に受信するステップと、
    各チャネルで受信されたソフトビットを順次記憶し、複数の第３データバンクを生成するステップと、
    設定サイクル数のクロックサイクルに応じて、各前記第３データバンクを順次ソフトマージし、複数の第１データバンクを形成するステップと、を含む、請求項２に記載の方法。
  6. 各チャネルで受信されたソフトビットを順次記憶し、複数の第３データバンクを生成する前記ステップは、
    受信された目標ソフトビットがフィラービット開始隣接条件を満たす場合、前記目標ソフトビットを受信された最後のソフトビットとして現在の第３データバンクを生成し、引き続き次のソフトビットを受信し、次の第３データバンクを生成するステップを含む、請求項５に記載の方法。
  7. 前記第３データバンクをソフトマージし、第１データバンクを形成する前記ステップは、
    前記第３データバンクに対応するバンク符号化位置に基づいて、前記第３データバンクにマッチングするマージ対象バンクをマージ対象セットで検索してマージし、第１データバンクを取得するステップと、
    前記第１データバンクに基づき、前記マッチングしたマージ対象バンクを前記マージ対象セットで更新するステップであって、前記マージ対象バンクのバンク長さが目標長さであり、前記マージ対象バンクは履歴マージデータを記憶するためのものであり、前記履歴マージデータは、前記第３データバンク内のソフトビットとマージして前記第３データバンク内のソフトビットを更新するためのものである、ステップと、を含む、請求項５に記載の方法。
  8. 前記設定サイクル数は目標サイクル数と同じで、又は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数で、前記目標サイクル数は前記第３データバンクのソフトマージの開始から第１データバンクの生成までに要する時間に対応するクロックサイクル数を含む、請求項５に記載の方法。
  9. 前記設定サイクル数は目標サイクル数の半分に従って決定され、前記設定サイクル数は整数であり、
    前記第３データバンクをソフトマージし、第１データバンクを形成する前記ステップは、
    現在処理されている第３データバンクに対応するバンク符号化位置及び１つ前の第３データバンクに対応するバンク符号化位置に基づいて、前記現在処理されている第３データバンクにより得られる第１データバンクが繰り返しレートマッチング条件を満たすと決定された場合、前記１つ前の第３データバンクに対応するマージ対象バンクに基づいて、前記現在処理されている第３データバンクにマッチングするマージ対象バンクを決定するステップを含む、請求項８に記載の方法。
  10. パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを生成する前記ステップは、
    複数のゼロ化バンクを生成し、前記ゼロ化バンクに含まれる各ソフトビットは０であり、前記ゼロ化バンクのバンク長さは目標長さであり、各前記ゼロ化バンクに合計で含まれるソフトビットの数はリフティング係数と２の積であり、各前記ゼロ化バンクに対応するバンク符号化位置は各前記第１データバンクに対応するバンク符号化位置の前にあるステップと、
    前記符号化データにフィラービットがある場合、フィラービットを取得し、バンク長さが目標長さのパディングバンクを生成するステップと、
    繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン前のパンクチャビットがある場合、冗長バージョン前のビットを取得し、バンク長さが目標長さの冗長バージョン前のバンクを生成し、各前記冗長バージョン前のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の前にあるステップと、
    繰り返しレートマッチング条件を満たす第１データバンクがあるか、又は前記符号化データに冗長バージョン後のパンクチャビットがある場合、冗長バージョン後のビットを取得し、バンク長さが目標長さの冗長バージョン後のバンクを生成し、各前記冗長バージョン後のバンクにそれぞれ対応するバンク符号化位置はいずれも各前記第１データバンクに対応するバンク符号化位置の後にあるステップと、を含む、請求項２に記載の方法。
  11. デインターリーブ前のデータとソフトビット符号化位置を受信するように設定されるデインターリーブ前のデータ受信モジュールと、
    前記デインターリーブ前のデータを分割し、第１データバンクを取得するように設定される第１データバンク生成モジュールと、
    パンクチャされたデータを取得し、前記パンクチャされたデータに基づいて、第２データバンクを取得し、前記デインターリーブ前のデータと前記パンクチャされたデータは前記ソフトビット符号化位置に基づいて符号化データ内で決定されるように設定される第２データバンク生成モジュールと、
    前記ソフトビット符号化位置、前記第１データバンク及び前記第２データバンクに基づいて復号化を行い、復号化データを取得するように設定される復号化データ決定モジュールと、を含む、復号化装置。
  12. メモリに記憶されるプログラムを実行し、請求項１～１０のいずれか１項に記載の方法を実現するように設定される少なくとも１つのプロセッサ及びメモリを含むネットワークデバイス。
  13. プロセッサによって実行される時に請求項１～１０のいずれか１項に記載の方法を実現するコンピュータプログラムが記憶される記憶媒体。
JP2022539294A 2019-12-26 2020-12-28 復号化方法、装置、ネットワークデバイス及び記録媒体 Pending JP2023508449A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911370321.X 2019-12-26
CN201911370321.XA CN113055021A (zh) 2019-12-26 2019-12-26 译码方法、装置、网络设备及存储介质
PCT/CN2020/140278 WO2021129877A1 (zh) 2019-12-26 2020-12-28 译码方法、装置、网络设备及存储介质

Publications (1)

Publication Number Publication Date
JP2023508449A true JP2023508449A (ja) 2023-03-02

Family

ID=76505665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022539294A Pending JP2023508449A (ja) 2019-12-26 2020-12-28 復号化方法、装置、ネットワークデバイス及び記録媒体

Country Status (6)

Country Link
US (1) US11843396B2 (ja)
EP (1) EP4084338A4 (ja)
JP (1) JP2023508449A (ja)
KR (1) KR20220119468A (ja)
CN (1) CN113055021A (ja)
WO (1) WO2021129877A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114050892B (zh) * 2021-11-11 2023-12-05 杭州红岭通信息科技有限公司 一种降低上行harq合并缓存空间大小的方法
CN114448572B (zh) * 2022-01-28 2023-09-15 芯翼信息科技(上海)有限公司 软比特处理方法、装置、介质和设备
CN115173994B (zh) * 2022-06-29 2023-09-08 哲库科技(北京)有限公司 Pbch接收方法、装置、设备、存储介质
CN115173997B (zh) * 2022-07-01 2023-07-18 北京神经元网络技术有限公司 Pdcch盲检测的译码过滤处理方法、设备及介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200408955A (en) 2002-09-30 2004-06-01 Advent Networks Inc Implementing request/reply programming semantics using publish/subscribe middleware
KR20100071490A (ko) * 2008-12-19 2010-06-29 한국전자통신연구원 디레이트 매칭하는 방법 및 그 장치
WO2011069277A1 (en) 2009-12-10 2011-06-16 Texas Instruments Incorporated Method for high-efficient implementation of de-rate matching including harq combining for lte
KR101641147B1 (ko) * 2010-01-26 2016-08-03 삼성전자주식회사 인코딩 장치
KR20130001098A (ko) 2011-06-24 2013-01-03 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
CN105680983B (zh) 2014-11-21 2019-01-11 深圳市中兴微电子技术有限公司 一种解速率匹配和解交织的方法和装置
US9584163B2 (en) * 2014-11-24 2017-02-28 Zenith Electronics Llc Length and rate compatible LDPC encoder and decoder
CN108011691B (zh) 2016-10-27 2021-04-06 电信科学技术研究院 一种低密度奇偶校验码的传输方法及装置
CN108574562B (zh) 2017-03-14 2020-09-29 华为技术有限公司 数据传输方法及装置
WO2018174569A1 (en) * 2017-03-22 2018-09-27 Samsung Electronics Co., Ltd. Apparatus and method of transmission using harq in communication or broadcasting system
CN107248904B (zh) 2017-07-31 2020-04-17 北京理工大学 一种基于联合编码的ldpc码差错控制方法
US10103843B1 (en) * 2017-12-08 2018-10-16 Qualcomm Incorporated On the fly interleaving/rate matching and deinterleaving/de-rate matching for 5G NR
US20210119848A1 (en) * 2019-10-22 2021-04-22 Nvidia Corporation Parallel de-rate-matching and layer demapping for physical uplink shared channel

Also Published As

Publication number Publication date
CN113055021A (zh) 2021-06-29
US20230031031A1 (en) 2023-02-02
EP4084338A4 (en) 2023-02-08
EP4084338A1 (en) 2022-11-02
WO2021129877A1 (zh) 2021-07-01
KR20220119468A (ko) 2022-08-29
US11843396B2 (en) 2023-12-12

Similar Documents

Publication Publication Date Title
JP2023508449A (ja) 復号化方法、装置、ネットワークデバイス及び記録媒体
KR101689906B1 (ko) 레이트 매칭 방법 및 그 장치
CN107370489B (zh) 结构化ldpc码的数据处理方法及装置
JP3636708B2 (ja) 通信システムにおける符号を生成するための装置及び方法
US8433987B2 (en) Method for high-efficient implementation of de-rate matching including HARQ combining for LTE
US7475330B2 (en) Method and apparatus for generating a punctured symbol vector for a given information vector
US8416794B2 (en) Method for sub-packet generation with adaptive bit index
CN108400838B (zh) 数据处理方法及设备
JP2004531116A (ja) ターボデコーダ用インタリーバ
CN101119182A (zh) 一种高阶调制中的比特优先选择方法
JP2004529571A (ja) 通信システムにおける符号生成装置及び方法
KR20220141767A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
JP2020507990A (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
KR102453472B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
US8924831B2 (en) Systems and methods for network coding using convolutional codes
RU2461970C2 (ru) Способ и устройство для приема данных
KR101435830B1 (ko) 인터리빙 수행 방법
KR20220142404A (ko) 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR20240024869A (ko) 가변 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법
KR102638456B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102638450B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR20240023540A (ko) 고정 길이 시그널링 정보를 위한 역 제로 패딩 장치 및 이를 이용한 역 제로 패딩 방법
KR20220141768A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR20240024868A (ko) 고정 길이 시그널링 정보를 위한 역 패리티 인터리빙 장치 및 이를 이용한 역 패리티 인터리빙 방법
CN107733557A (zh) 一种数据发送的方法及装置、通信设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220628

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231020