JP2023179985A - wiring board - Google Patents

wiring board Download PDF

Info

Publication number
JP2023179985A
JP2023179985A JP2022092997A JP2022092997A JP2023179985A JP 2023179985 A JP2023179985 A JP 2023179985A JP 2022092997 A JP2022092997 A JP 2022092997A JP 2022092997 A JP2022092997 A JP 2022092997A JP 2023179985 A JP2023179985 A JP 2023179985A
Authority
JP
Japan
Prior art keywords
layer
wiring board
protrusion
metal
metal bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022092997A
Other languages
Japanese (ja)
Inventor
史朗 西脇
Shiro Nishiwaki
敬介 清水
Keisuke Shimizu
裕之 渡辺
Hiroyuki Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022092997A priority Critical patent/JP2023179985A/en
Publication of JP2023179985A publication Critical patent/JP2023179985A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

To improve mounting quality of a wiring board.SOLUTION: A wiring board 1 of an embodiment includes: an insulator layer 22; a first conductor pad 321 that is formed on a surface 22a of the insulator layer 22; a solder mask layer 4 that is formed on the surface 22a and that has a top surface 4a directed in a direction opposite to the insulator layer 22; and a metal bump 5 that is connected to the first conductor pad 321 and that protrudes from the top surface 4a through the solder mask layer 4. In the metal bump 5, an end surface 5a, which is a surface connected to an electrode E1 of a component E mounted on the wiring board 1, is provided on the side of a part protruded from the solder mask layer 4. The wiring board 1 also includes a protrusion 6 that protrudes from the top surface 4a of the solder mask layer 4 and that prevents proximity less than a predetermined interval between the end surface 5a of the metal bump 5 and the electrode E1.SELECTED DRAWING: Figure 1

Description

本発明は配線基板に関する。 The present invention relates to a wiring board.

特許文献1には、半導体チップの実装に用いられるメタルポストを備えた基板が開示されている。メタルポストはソルダーレジスト層の上部に突出しており、メタルポストの側面及び上面にはソルダバンプが形成されている。 Patent Document 1 discloses a substrate including metal posts used for mounting semiconductor chips. The metal post protrudes above the solder resist layer, and solder bumps are formed on the side and top surfaces of the metal post.

特開2010-129996号公報Japanese Patent Application Publication No. 2010-129996

特許文献1に開示の基板では、半導体チップの実装時に、メタルポスト上で溶融したソルダバンプがメタルポストの周囲に広がり、隣接するメタルポストの上面又は側面のソルダバンプと接触して短絡不良を生じさせることがある。 In the substrate disclosed in Patent Document 1, when a semiconductor chip is mounted, the solder bumps melted on the metal post spread around the metal post and come into contact with the solder bumps on the top or side surface of the adjacent metal post, causing a short circuit failure. There is.

本発明の配線基板は、絶縁層と、前記絶縁層の表面に形成されている第1導体パッドと、前記表面の上に形成されていて、前記絶縁層と反対方向を向く上面を有するソルダーレジスト層と、前記第1導体パッドに接続されていて、前記ソルダーレジスト層を貫いて前記上面から突出する金属バンプと、を含んでいる。そして、前記金属バンプは、前記ソルダーレジスト層からの突出部側に、前記配線基板に搭載される部品の電極との接続面である端面を有しており、前記配線基板は、さらに、前記ソルダーレジスト層の前記上面から突出していて、前記金属バンプの前記端面と前記電極との所定の間隔を下回る近接を防ぐ突起を含んでいる。 The wiring board of the present invention includes an insulating layer, a first conductor pad formed on the surface of the insulating layer, and a solder resist formed on the surface and having an upper surface facing in a direction opposite to the insulating layer. a metal bump connected to the first conductive pad and protruding from the top surface through the solder resist layer. The metal bump has an end surface, which is a connection surface with an electrode of a component mounted on the wiring board, on a protrusion side from the solder resist layer, and the wiring board further includes a The resist layer includes a protrusion that protrudes from the upper surface of the resist layer and prevents the end surface of the metal bump and the electrode from coming closer to each other than a predetermined distance.

本発明の実施形態によれば、配線基板に搭載される部品の電極間の短絡不良が抑制されると考えられる。 According to the embodiments of the present invention, it is thought that short-circuit failures between electrodes of components mounted on a wiring board are suppressed.

本発明の一実施形態の配線基板の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a wiring board according to an embodiment of the present invention. 部品の電極と金属バンプとの間隔と、それらの接続材の層の厚さとの関係の一例を示すグラフ。The graph which shows an example of the relationship between the space|interval of the electrode of a component and a metal bump, and the thickness of the layer of the connection material. 図1のIII部の拡大図。An enlarged view of part III in FIG. 1. 図1の配線基板の平面図。FIG. 2 is a plan view of the wiring board shown in FIG. 1; 一実施形態の配線基板における突起の他の例を示す断面図。FIG. 3 is a cross-sectional view showing another example of a protrusion on the wiring board according to the embodiment. 一実施形態に配線基板における突起の他の例を示す断面図。FIG. 3 is a cross-sectional view showing another example of a protrusion on a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。FIG. 1 is a cross-sectional view showing an example of a manufacturing process of a wiring board according to an embodiment. 一実施形態の配線基板の製造工程の他の例を示す断面図。FIG. 4 is a cross-sectional view showing another example of the manufacturing process of the wiring board according to the embodiment.

本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、本実施形態の配線基板の一例である配線基板1の断面図が示されている。なお、配線基板1は本実施形態の配線基板の一例に過ぎない。例えば、本実施形態の配線基板の積層構造、並びに、本実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板1の積層構造、及び配線基板1に含まれる導体層及び絶縁層それぞれの数に限定されない。また、以下の説明で参照される各図面では、開示される実施形態が理解され易いように特定の部分が拡大して描かれていることがあり、大きさや長さに関して、各構成要素が互いの間の正確な比率で描かれていない場合がある。 A wiring board according to an embodiment of the present invention will be explained with reference to the drawings. FIG. 1 shows a cross-sectional view of a wiring board 1, which is an example of the wiring board of this embodiment. Note that the wiring board 1 is only an example of the wiring board of this embodiment. For example, the laminated structure of the wiring board of this embodiment and the number of conductive layers and insulating layers included in the wiring board of this embodiment are the same as the laminated structure of the wiring board 1 of FIG. The number of conductive layers and insulating layers is not limited. In addition, in the drawings referred to in the following description, certain parts may be enlarged to make it easier to understand the disclosed embodiments, and each component may differ from the other in terms of size and length. may not be drawn to exact proportions.

図1に示されるように、配線基板1は、コア基板10と、コア基板10におけるその厚さ方向と直交する2つの主面(第1面10a及び第2面10b)それぞれに積層されている絶縁層及び導体層を含んでいる。具体的には、配線基板1は、コア基板10の第1面10a上に積層されている絶縁層21、絶縁層21上に形成されている導体層31、絶縁層21及び導体層31の上に積層されている絶縁層22(第1絶縁層)、及び、絶縁層22上に形成されている導体層32(第1導体層)を含んでいる。図1の配線基板1は、さらに、コア基板10の第2面10b上に交互に積層されている2つの絶縁層23及び2つの導体層33を含んでいる。絶縁層21~23それぞれには、絶縁層21~23それぞれを挟む導体層同士を接続するビア導体20が形成されている。 As shown in FIG. 1, the wiring board 1 is laminated on a core substrate 10 and two main surfaces (a first surface 10a and a second surface 10b) perpendicular to the thickness direction of the core substrate 10. It includes an insulating layer and a conductive layer. Specifically, the wiring board 1 includes an insulating layer 21 laminated on the first surface 10a of the core board 10, a conductor layer 31 formed on the insulating layer 21, and a conductor layer 31 formed on the insulating layer 21 and the conductor layer 31. The conductor layer 32 includes an insulating layer 22 (first insulating layer) stacked on the insulating layer 22 (first insulating layer) and a conductor layer 32 (first conductor layer) formed on the insulating layer 22. The wiring board 1 in FIG. 1 further includes two insulating layers 23 and two conductor layers 33 that are alternately stacked on the second surface 10b of the core board 10. Via conductors 20 are formed in each of the insulating layers 21 to 23 to connect conductor layers sandwiching the insulating layers 21 to 23, respectively.

コア基板10は、絶縁層11と、絶縁層11の両面それぞれに形成されている導体層12と、絶縁層11を貫通してその両面の導体層12同士を接続する筒状のスルーホール導体13と、を含んでいる。スルーホール導体13の内部は、エポキシ樹脂などで形成される充填体14で充填されている。 The core board 10 includes an insulating layer 11, a conductor layer 12 formed on each of both sides of the insulating layer 11, and a cylindrical through-hole conductor 13 that penetrates the insulating layer 11 and connects the conductor layers 12 on both sides. Contains. The inside of the through-hole conductor 13 is filled with a filler 14 made of epoxy resin or the like.

配線基板1は、絶縁層22の表面22aに形成されている第1導体パッド321を含んでいる。図1の例の配線基板1は、さらに、絶縁層22の表面22aに形成されている第2導体パッド322を含んでいる。第1導体パッド321及び第2導体パッド322は導体層32に含まれている。第1導体パッド321及び第2導体パッド322は、いずれも、図1の例のように絶縁層22の表面22aの上に形成されずに、表面22aにその一部を露出させて絶縁層22内に埋め込まれていてもよい。 The wiring board 1 includes first conductor pads 321 formed on the surface 22a of the insulating layer 22. The wiring board 1 in the example of FIG. 1 further includes a second conductor pad 322 formed on the surface 22a of the insulating layer 22. The first conductive pad 321 and the second conductive pad 322 are included in the conductive layer 32. Both the first conductive pad 321 and the second conductive pad 322 are not formed on the surface 22a of the insulating layer 22 as in the example of FIG. It may be embedded within.

配線基板1は、さらに、絶縁層22の表面22aの上に形成されているソルダーレジスト層4を含んでいる。ソルダーレジスト層4は、絶縁層22と反対方向を向く上面4aを有している。ソルダーレジスト層4は絶縁層22及び導体層32を覆っている。図1の例の配線基板1は、さらに、絶縁層23及び導体層33を覆うソルダーレジスト層41を含んでいる。 Wiring board 1 further includes solder resist layer 4 formed on surface 22 a of insulating layer 22 . The solder resist layer 4 has an upper surface 4a facing in the opposite direction to the insulating layer 22. Solder resist layer 4 covers insulating layer 22 and conductor layer 32. The wiring board 1 in the example of FIG. 1 further includes a solder resist layer 41 that covers the insulating layer 23 and the conductor layer 33.

なお、実施形態の配線基板の説明では、配線基板1の厚さ方向において、絶縁層11から遠い側は、「上側」、「外側」、又は、単に「上」若しくは「外」とも称される。一方、配線基板1の厚さ方向において、絶縁層11に近い側は、「下側」、「内側」、又は単に「下」若しくは「内」とも称される。また、実施形態の配線基板の各構成要素において絶縁層11と反対側を向く表面は「上面」とも称され、絶縁層11側を向く表面は「下面」とも称される。なお、配線基板1の厚さ方向は、単に「Z方向」とも称される。 In the description of the wiring board of the embodiment, the side far from the insulating layer 11 in the thickness direction of the wiring board 1 is also referred to as "upper side", "outer side", or simply "upper" or "outer". . On the other hand, in the thickness direction of the wiring board 1, the side closer to the insulating layer 11 is also referred to as the "lower side", "inside", or simply "lower" or "inner". Further, in each component of the wiring board of the embodiment, the surface facing the opposite side to the insulating layer 11 is also referred to as the "upper surface", and the surface facing the insulating layer 11 side is also referred to as the "lower surface". Note that the thickness direction of the wiring board 1 is also simply referred to as the "Z direction."

配線基板1は、さらに、金属バンプ5を含んでいる。図1の例の配線基板1は、複数の金属バンプ5を含んでいる。各金属バンプ5は、第1導体パッド321の上に形成されていて第1導体パッド321に接続されている。金属バンプ5は、ソルダーレジスト層4を貫いてその上面4aから突出している。金属バンプ5は、そのようにソルダーレジスト層4から突出する突出部側に、その突出部側の先端面として端面5aを有している。端面5aは、配線基板1に搭載される部品Eの電極E1との接続面である。すなわち、図1の例の配線基板1には、その使用時に部品Eが搭載される。金属バンプ5は、部品Eが備える電極E1と電気的及び機械的に接続される。金属バンプ5は導電性を有している。従って、第1導体パッド321及び導体層32は、金属バンプ5を介して部品Eの電極E1と電気的に接続される。実施形態の配線基板1では、金属バンプ5が備えられているので、部品Eのような搭載部品の電極間の短絡が抑制される。そして実施形態の配線基板1では、単に導電性バンプを備える従来の配線基板と比べて、後述されるように短絡不良が一層抑制される。 Wiring board 1 further includes metal bumps 5. The wiring board 1 in the example of FIG. 1 includes a plurality of metal bumps 5. Each metal bump 5 is formed on the first conductive pad 321 and connected to the first conductive pad 321. The metal bumps 5 penetrate the solder resist layer 4 and protrude from its upper surface 4a. The metal bump 5 has an end surface 5a on the side of the protrusion that protrudes from the solder resist layer 4 as a tip surface on the side of the protrusion. The end surface 5a is a connection surface with the electrode E1 of the component E mounted on the wiring board 1. That is, the component E is mounted on the wiring board 1 in the example of FIG. 1 when the wiring board 1 is used. The metal bump 5 is electrically and mechanically connected to the electrode E1 provided on the component E. The metal bumps 5 have electrical conductivity. Therefore, the first conductor pad 321 and the conductor layer 32 are electrically connected to the electrode E1 of the component E via the metal bump 5. Since the wiring board 1 of the embodiment includes the metal bumps 5, short circuits between the electrodes of mounted components such as the component E are suppressed. In the wiring board 1 of the embodiment, short-circuit failures are further suppressed, as will be described later, compared to conventional wiring boards that simply include conductive bumps.

図1の例では、配線基板1は、さらに、金属バンプ5の端面5a上に形成されている接続層7を含んでいる。接続層7によって、部品Eの電極E1と金属バンプ5とが電気的に接続され、好ましくは、機械的にも接続される。接続層7は、このように、電極E1と金属バンプ5とを少なくとも電気的に接続することが可能な任意の材料で形成され得る。接続層7は、例えば、配線基板1への部品Eの搭載時に一旦溶融してその後固化することによって電極E1と金属バンプ5とを接続する。接続層7は、一例として、はんだなどの任意の材料からなるろう材によって形成される。接続層7を形成するはんだは、例えばすずを主成分として含むと共に、銀、銅、ビスマス、亜鉛、及び/又はインジウムなどを含んでいてもよく、略すずだけを含んでいてもよい。接続層7は、例えば、これらはんだを構成する金属を含む電解めっき膜である。接続層7は、これらはんだが溶融状態から固化したはんだの固化体であってもよい。 In the example of FIG. 1, the wiring board 1 further includes a connection layer 7 formed on the end surface 5a of the metal bump 5. By the connection layer 7, the electrode E1 of the component E and the metal bump 5 are electrically connected, and preferably also mechanically connected. The connection layer 7 may be formed of any material capable of at least electrically connecting the electrode E1 and the metal bump 5 in this way. For example, the connection layer 7 connects the electrode E1 and the metal bump 5 by once melting and then solidifying when the component E is mounted on the wiring board 1. The connection layer 7 is formed of, for example, a brazing material made of an arbitrary material such as solder. The solder forming the connection layer 7 contains, for example, tin as a main component, and may also contain silver, copper, bismuth, zinc, and/or indium, or may contain substantially only tin. The connection layer 7 is, for example, an electrolytically plated film containing metals constituting these solders. The connection layer 7 may be a solidified solder obtained by solidifying these solders from a molten state.

なお、配線基板1は必ずしも接続層7を含まない。その代わりに、接続層7と同様の接続層(例えば図1に例示の接続層7を上下反転した断面形状を有する接続層)が部品Eの電極E1に設けられていてもよい。或いは、配線基板1への部品Eの搭載時に、接続層7の材料として前述したはんだなどの接合材が、金属バンプ5の端面5a上に供給されてもよい。 Note that the wiring board 1 does not necessarily include the connection layer 7. Instead, a connection layer similar to the connection layer 7 (for example, a connection layer having a cross-sectional shape obtained by vertically inverting the connection layer 7 illustrated in FIG. 1) may be provided on the electrode E1 of the component E. Alternatively, when mounting the component E on the wiring board 1, a bonding material such as the solder described above as the material for the connection layer 7 may be supplied onto the end surface 5a of the metal bump 5.

本実施形態の配線基板1は、さらに、ソルダーレジスト層4の上面4aから突出する突起6を含んでいる。突起6によって、配線基板1に部品Eが搭載されるときに金属バンプ5の端面5aと部品Eの電極E1との所定の間隔を下回る近接が防がれる。突起6は、そのように所定の間隔を下回って端面5aと電極E1とが近づくような部品Eと金属バンプ5との近接を防ぎ得るように形成されている。例えば、突起6は、部品Eと当接することによって、金属バンプ5の端面5aと部品Eの電極E1との所定の間隔を下回る近接を防止する。従って、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、所定の間隔を下回って端面5aと電極E1とが近づくほど金属バンプ5に近接する部品Eと当接するような高さを有し得る。 The wiring board 1 of this embodiment further includes a protrusion 6 protruding from the upper surface 4a of the solder resist layer 4. The protrusion 6 prevents the end surface 5a of the metal bump 5 and the electrode E1 of the component E from coming close to each other below a predetermined distance when the component E is mounted on the wiring board 1. The protrusion 6 is formed to prevent the component E and the metal bump 5 from coming close to each other such that the end surface 5a and the electrode E1 come closer to each other at a distance smaller than a predetermined distance. For example, the protrusion 6 comes into contact with the component E, thereby preventing the end surface 5a of the metal bump 5 and the electrode E1 of the component E from coming close to each other below a predetermined distance. Therefore, the height of the protrusion 6 from the upper surface 4a of the solder resist layer 4 is set such that the closer the end face 5a and the electrode E1 are than the predetermined distance, the more the protrusion 6 comes into contact with the component E that is closer to the metal bump 5. may have.

金属バンプ5の端面5aと部品Eの電極E1との「所定の間隔」は、接続層7のような金属バンプ5と電極E1との接続材の体積(V)及び端面5aの面積(S)に応じて任意に選択され得る。例えば、「所定の間隔」は、(0.5×V/S)以上、(1.5×V/S)であり得、(0.8×V/S)以上、(1.2×V/S)であってもよい。以下では、端面5aと電極E1との「所定の間隔を下回る近接」は、単に「過度な近接」とも称される。 The "predetermined interval" between the end surface 5a of the metal bump 5 and the electrode E1 of the component E is determined by the volume (V) of the connecting material between the metal bump 5 and the electrode E1, such as the connection layer 7, and the area (S) of the end surface 5a. can be arbitrarily selected depending on. For example, the "predetermined interval" may be (0.5 x V/S) or more, (1.5 x V/S), (0.8 x V/S) or more, (1.2 x V /S). Hereinafter, the "proximity of the end surface 5a and the electrode E1 that is less than a predetermined distance" will also be simply referred to as "excessive proximity".

金属バンプ5の端面5aと部品Eの電極E1との過度な近接を防ぐ突起6は、少なくとも、ソルダーレジスト層4の上面4aと部品Eとの間に隙間を空けて部品Eを支持する。すなわち、突起6は、配線基板1において、ソルダーレジスト層4の上面4aよりもさらに上方のZ方向における所定の位置で部品Eを支持する支持体であり得る。また突起6は、配線基板1において、部品Eとソルダーレジスト層4の上面4aとの間に所定の隙間を確保するスペーサでもあり得る。 The protrusion 6, which prevents the end surface 5a of the metal bump 5 from coming too close to the electrode E1 of the component E, supports the component E by leaving at least a gap between the top surface 4a of the solder resist layer 4 and the component E. That is, the protrusion 6 may be a support that supports the component E at a predetermined position in the Z direction further above the upper surface 4a of the solder resist layer 4 on the wiring board 1. Further, the protrusion 6 may also be a spacer that secures a predetermined gap between the component E and the upper surface 4a of the solder resist layer 4 on the wiring board 1.

このように、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接を防ぐ突起6を含む配線基板1では、電極E1が端面5aに近付き過ぎることが防止され、電極E1と端面5aとの間に適度な大きさの隙間が確保され得る。そのため、接続層7のような電極E1と金属バンプ5との接続材が、部品Eの電極E1と端面5aとに挟まれた領域内に留まり切れずにその周囲に過剰にはみ出すことを抑制することができる。すなわち、電極E1と端面5aとに挟まれた領域からZ方向と交差する方向への接続層7のような導電性の接続材の過剰な広がりを抑制することができる。従って、隣接する電極E1同士の短絡、及び/又は、隣接する金属バンプ5同士、延いては隣接する第1導体パッド321同士の短絡を防止することができる。 In this way, in the wiring board 1 including the protrusion 6 that prevents the electrode E1 of the component E from coming too close to the end surface 5a of the metal bump 5, the electrode E1 is prevented from coming too close to the end surface 5a, and the electrode E1 and the end surface 5a An appropriately sized gap can be secured between the two. Therefore, the connecting material between the electrode E1 and the metal bump 5, such as the connecting layer 7, is prevented from remaining in the area sandwiched between the electrode E1 and the end surface 5a of the component E, and from protruding excessively around the area. be able to. That is, it is possible to suppress excessive spread of the conductive connecting material such as the connecting layer 7 from the region sandwiched between the electrode E1 and the end surface 5a in the direction intersecting the Z direction. Therefore, it is possible to prevent short circuits between adjacent electrodes E1 and/or short circuits between adjacent metal bumps 5 and, by extension, between adjacent first conductor pads 321.

配線基板1のように部品との接続用の導電性バンプを備える配線基板に部品が搭載される場合、接続層7のような接続材の量が適正な範囲よりも少ないと、部品の電極と配線基板内の導電体とが電気的に接続されないオープン不良が発生する。接続材の量の適正範囲は、配線基板の反りや、導電性バンプの側面への溶融状態の接続材の回り込み具合のばらつきなどによって容易に変動する。また、複数の導電性バンプが形成されている場合、導電性バンプ間の高さのばらつきによって、接続材の量の適正範囲が導電性バンプ毎に変動する。そのため、オープン不良を防ぐべく、適正範囲の中央値よりも多くの量の接続材を供給することが好ましいことがある。しかしながら、部品の搭載時の諸所の条件によって配線基板内の導電体と部品の電極との間隔が過度に近接してしまうと、接続材の量が相対的に適正範囲を超えてしまって、部品の隣接電極同士の短絡不良が発生することがある。 When components are mounted on a wiring board that includes conductive bumps for connection to components, such as wiring board 1, if the amount of connection material such as connection layer 7 is less than the appropriate range, the electrodes of the components may An open failure occurs in which the electrical conductor in the wiring board is not electrically connected. The appropriate range of the amount of the connecting material easily changes depending on the warpage of the wiring board, variations in the extent to which the molten connecting material wraps around the side surfaces of the conductive bumps, and the like. Further, when a plurality of conductive bumps are formed, the appropriate range of the amount of the connecting material varies for each conductive bump due to variations in height between the conductive bumps. Therefore, in order to prevent open defects, it may be preferable to supply a larger amount of the connecting material than the median value of the appropriate range. However, if the distance between the conductor in the wiring board and the electrode of the component becomes too close due to various conditions when mounting the component, the amount of connecting material will exceed the relative appropriate range. Short-circuit defects may occur between adjacent electrodes of components.

この点に関し、本実施形態では、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接を防ぐ突起6が設けられているので、電極E1、金属バンプ5、及び/又は第1導体パッド321における短絡を抑制することができる。そして、そのように短絡不良が抑制されるので、短絡不良に関する低いリスクの下で、電極E1と金属バンプ5との接続材の量を増やすことができる。従って、配線基板1では、電極E1などに関する短絡不良が抑制されると共に、電極E1と金属バンプ5とのオープン不良も抑制され得る。 Regarding this point, in this embodiment, since the protrusion 6 is provided to prevent the electrode E1 of the component E and the end surface 5a of the metal bump 5 from coming too close to each other, the electrode E1, the metal bump 5, and/or the first conductor Short circuits at the pads 321 can be suppressed. Since short-circuit failures are suppressed in this way, the amount of connecting material between electrode E1 and metal bump 5 can be increased with a low risk of short-circuit failures. Therefore, in the wiring board 1, short-circuit defects related to the electrode E1 and the like can be suppressed, and open defects between the electrode E1 and the metal bumps 5 can also be suppressed.

図2には、図1の接続層7のような金属バンプ5と部品Eの電極E1との接続材からなる層の厚さtと、金属バンプ5の端面5aと電極E1のようにその接続材によって互いに接続される部品及び配線基板それぞれの接続部同士の間隔gとの関係の一例が示されている。図2において直線L1は、X軸に示される厚さtそれぞれに対する、短絡不良が発生し難い間隔gの下限を示し、直線L2は、X軸に示される厚さtそれぞれに対する、オープン不良が発生し難い間隔gの上限を示している。すなわち、各X軸座標における直線L1から直線L2までの範囲が、そのX軸座標が示す厚さtにおいて短絡不良もオープン不良も生じ難い間隔gの適正範囲を示している。換言すると、各Y軸座標における直線L2から直線L1までの範囲が、そのY軸座標が示す間隔gにおいてオープン不良も短絡不良も生じ難い、接続材の層の厚さtの適正範囲を示している。図2に示されるように、間隔gの適正範囲は、接続材の層の厚さtが大きくなるほど、すなわち接続材の量が多くなるほど広がっている。 FIG. 2 shows the thickness t of a layer made of a connecting material between the metal bump 5 such as the connection layer 7 in FIG. 1 and the electrode E1 of the component E, and the connection between the end surface 5a of the metal bump 5 and the electrode E1. An example of the relationship between the distance g between the connecting parts of the parts and the wiring board that are connected to each other by the material is shown. In FIG. 2, the straight line L1 indicates the lower limit of the interval g at which short-circuit defects are unlikely to occur for each thickness t shown on the X-axis, and the straight line L2 indicates the lower limit of the interval g at which short-circuit defects are unlikely to occur for each thickness t shown on the X-axis. This shows the upper limit of the distance g that is difficult to maintain. That is, the range from the straight line L1 to the straight line L2 in each X-axis coordinate indicates the appropriate range of the interval g in which short-circuit defects and open defects are unlikely to occur at the thickness t indicated by the X-axis coordinate. In other words, the range from the straight line L2 to the straight line L1 in each Y-axis coordinate indicates the appropriate range of the thickness t of the connecting material layer in which open defects and short-circuit defects are unlikely to occur at the interval g indicated by the Y-axis coordinate. There is. As shown in FIG. 2, the appropriate range of the distance g becomes wider as the thickness t of the connecting material layer increases, that is, as the amount of the connecting material increases.

前述したように、本実施形態では、突起6によって短絡不良が抑制されるので、金属バンプ5と部品Eの電極E1との接続材の量を増やすことができる。図2の例示のように、接続材の量が多いと、その接続材によって接続される接続部同士の間隔の適正範囲が広まることがある。そのため本実施形態では、例えば接続層7の厚さを厚くして金属バンプ5と部品Eの電極E1との接続材の量を多くすることによって、金属バンプ5の端面5aと電極E1との間隔の適正範囲を広げることができると考えられる。すなわち金属バンプ5の端面5aと電極E1との間隔は部品Eの搭載毎にばらつき得るが、そのばらつきの許容範囲を広げ得ることがある。従って、電極E1や金属バンプ5などに関する短絡不良や、電極E1と金属バンプ5との間のオープン不良を少なくし得ることがある。 As described above, in this embodiment, the protrusion 6 suppresses short circuit failures, so the amount of connecting material between the metal bump 5 and the electrode E1 of the component E can be increased. As illustrated in FIG. 2, when the amount of the connecting material is large, the appropriate range of the distance between the connecting parts connected by the connecting material may be widened. Therefore, in this embodiment, for example, by increasing the thickness of the connection layer 7 and increasing the amount of connection material between the metal bump 5 and the electrode E1 of the component E, the distance between the end surface 5a of the metal bump 5 and the electrode E1 is increased. It is thought that it is possible to expand the appropriate range of That is, although the distance between the end surface 5a of the metal bump 5 and the electrode E1 may vary depending on the mounting of the component E, the allowable range of the variation may be widened. Therefore, short-circuit defects related to the electrode E1, metal bumps 5, etc., and open defects between the electrode E1 and the metal bumps 5 can be reduced.

また本実施形態では、前述したように、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接が突起6によって防がれるので、接続層7の厚さに関して工程能力を向上させ得ることがある。この点が、引き続き図2を参照して説明される。一例として、突起6が無い場合に、図2に示されるΔg0の幅で部品Eの電極E1と金属バンプ5の端面5aとの間隔gがばらつき、同図に示される厚さT0を目標値(設計値)として接続層7が形成される状況が仮定される。その場合、間隔gが大きい方にばらついてもオープン不良が発生せず、一方間隔gが小さい方にばらついても短絡不良が生じないように、接続層7の厚さtは、厚さT01からT02の範囲で管理される必要がある。 Furthermore, in this embodiment, as described above, the protrusion 6 prevents the electrode E1 of the component E from coming too close to the end surface 5a of the metal bump 5, so that the process capability regarding the thickness of the connection layer 7 can be improved. Sometimes. This point will be explained with continued reference to FIG. As an example, when there is no protrusion 6, the distance g between the electrode E1 of the component E and the end surface 5a of the metal bump 5 varies with a width of Δg0 shown in FIG. 2, and the thickness T0 shown in the figure is set to the target value ( A situation is assumed in which the connection layer 7 is formed as a design value). In that case, the thickness t of the connection layer 7 is changed from the thickness T01 so that an open failure will not occur even if the interval g varies toward a large side, and a short circuit failure will not occur even if the interval g varies toward a small side. It needs to be managed within the range of T02.

このような状況に、突起6を含む本実施形態が適用されると、先ず、短絡不良が抑制されるので、接続層7の厚さが厚くされ得る。一例として、厚さT1を有するように接続層7が形成され得る。その場合、短絡不良もオープン不良も生じ難い間隔gの適正範囲(直線L1から直線L2までのY軸方向の距離)が、厚さT0に対する適正範囲から、厚さT1に対する適正範囲(間隔G11~間隔G12)まで拡大する。この場合、例えば、間隔G13を下回る電極E1と端面5aとの近接を防ぎ得る高さを有する突起6が設けられる。なお、間隔G13は、適正範囲の下限である間隔G11に対して大きい方向に適切なマージンを有する間隔であり得る。 When this embodiment including the protrusion 6 is applied to such a situation, first, short circuit failures are suppressed, so that the thickness of the connection layer 7 can be increased. As an example, the connection layer 7 may be formed to have a thickness T1. In that case, the appropriate range of the interval g (distance in the Y-axis direction from the straight line L1 to the straight line L2) in which short-circuit defects and open defects are unlikely to occur is from the appropriate range for the thickness T0 to the appropriate range for the thickness T1 (the interval G11 to The interval G12) is expanded. In this case, for example, a protrusion 6 having a height that can prevent the electrode E1 and the end surface 5a from coming close to each other, which is less than the distance G13, is provided. Note that the interval G13 may be an interval that has an appropriate margin in a larger direction than the interval G11, which is the lower limit of the appropriate range.

一方、電極E1と端面5aとの間隔gのばらつきは、小さい方向へのばらつきが突起6によって防がれるので、低減されると考えられる。従って、仮にそのばらつき幅がΔg1であれば、接続層7の厚さtは、間隔gが大きい方にばらついてもオープン不良が発生せず、間隔G13においても短絡不良が生じない範囲である、厚さT11からT12の範囲で管理され得る。すなわち、本実施形態によれば、接続層7の厚さに関して求められる管理幅を広くすることができ、もって接続層7の厚さに関する工程能力を向上させ得ることがある。 On the other hand, it is considered that variations in the distance g between the electrode E1 and the end surface 5a are reduced because variations in the smaller direction are prevented by the protrusions 6. Therefore, if the variation width is Δg1, the thickness t of the connection layer 7 is within a range in which open defects do not occur even if the distance g varies toward a large value, and short circuit defects do not occur even at the distance G13. The thickness can be controlled within the range of T11 to T12. That is, according to the present embodiment, it is possible to widen the control range required for the thickness of the connection layer 7, thereby improving the process capability regarding the thickness of the connection layer 7.

引き続き、図1を参照すると共に、図3及び図4を参照して、配線基板1の全体構造及び各部の構造が説明される。図3には、図1に示される配線基板1のIII部の拡大図が示されており、図4には、配線基板1の平面図が示されている。引き続き参照される図1は、図4に示されるI-I線での配線基板1の断面図である。なお、図3において部品Eは、配線基板1への部品Eの例示的な固定位置に描かれている。例えば、接続層7の溶融と再硬化とを経て、図3に示される位置で部品Eが配線基板1に固定される。 Subsequently, the overall structure and the structure of each part of the wiring board 1 will be explained with reference to FIG. 1 and FIGS. 3 and 4. 3 shows an enlarged view of part III of the wiring board 1 shown in FIG. 1, and FIG. 4 shows a plan view of the wiring board 1. FIG. 1, to which reference will be continued, is a cross-sectional view of the wiring board 1 taken along the line II shown in FIG. Note that in FIG. 3, the component E is depicted at an exemplary fixed position of the component E to the wiring board 1. For example, after the connection layer 7 is melted and re-hardened, the component E is fixed to the wiring board 1 at the position shown in FIG.

配線基板1を構成する絶縁層11及び絶縁層21~23は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの熱硬化性の絶縁性樹脂を用いて形成され得る。絶縁層11及び絶縁層21~23は、それぞれ、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン(PTFE)樹脂、ポリエステル(PE)樹脂、及び変性ポリイミド(MPI)樹脂のような熱可塑性の絶縁性樹脂を用いて形成されていてもよい。図1の例では、絶縁層11は、例えばガラス繊維やアラミド繊維などで構成される補強材(芯材)11aを含んでいる。絶縁層21~23も、絶縁層11が含む補強材11aのような補強材を含んでいてもよい。各絶縁層は、さらに、シリカ又はアルミナなどの無機フィラーを含んでいてもよい。 The insulating layer 11 and the insulating layers 21 to 23 constituting the wiring board 1 may each be formed using a thermosetting insulating resin such as epoxy resin, bismaleimide triazine resin (BT resin), or phenol resin. The insulating layer 11 and the insulating layers 21 to 23 are made of thermoplastic insulation such as fluororesin, liquid crystal polymer (LCP), fluorinated ethylene (PTFE) resin, polyester (PE) resin, and modified polyimide (MPI) resin, respectively. It may be formed using a synthetic resin. In the example of FIG. 1, the insulating layer 11 includes a reinforcing material (core material) 11a made of, for example, glass fiber or aramid fiber. The insulating layers 21 to 23 may also include a reinforcing material like the reinforcing material 11a included in the insulating layer 11. Each insulating layer may further contain an inorganic filler such as silica or alumina.

ソルダーレジスト層4、41は、それぞれ、例えば感光性のエポキシ樹脂やポリイミド樹脂(PI樹脂)などで形成されている。なお、絶縁層11、21~23、及びソルダーレジスト層4、41の材料としてここに示される各樹脂は、各絶縁層及び各ソルダーレジスト層を形成し得る材料の例示に過ぎない。各絶縁層及び各ソルダーレジスト層は、配線基板1に含まれる導体層間の絶縁性や、それら各導体層と外部の導電体との間の絶縁性を提供し得る任意の材料で形成され得る。 The solder resist layers 4 and 41 are each made of, for example, photosensitive epoxy resin or polyimide resin (PI resin). Note that the resins shown here as materials for the insulating layers 11, 21 to 23 and the solder resist layers 4, 41 are merely examples of materials that can form each insulating layer and each solder resist layer. Each insulating layer and each solder resist layer may be formed of any material that can provide insulation between conductor layers included in wiring board 1 and insulation between each conductor layer and an external conductor.

導体層12及び導体層31~33、スルーホール導体13、並びにビア導体20は、銅又はニッケルなどの任意の金属を用いて形成される。導体層12及び導体層31~33、スルーホール導体13、並びにビア導体20は、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。図1の例では、導体層12は、これら金属箔や金属膜によって構成される多層構造を有している。導体層31~33、スルーホール導体13、及びビア導体20も、図1では単層構造で示されているが、2以上の金属層を含む多層構造を有し得る。導体層12及び導体層31~33は、それぞれ任意の導体パターンを含み得る。前述したように、導体層32は第1導体パッド321及び第2導体パッド322を含んでいる。 The conductor layer 12, the conductor layers 31 to 33, the through-hole conductor 13, and the via conductor 20 are formed using any metal such as copper or nickel. The conductor layer 12, the conductor layers 31 to 33, the through-hole conductor 13, and the via conductor 20 may be formed of, for example, metal foil such as copper foil, and/or a metal film formed by plating or sputtering. In the example of FIG. 1, the conductor layer 12 has a multilayer structure composed of these metal foils and metal films. The conductor layers 31 to 33, through-hole conductor 13, and via conductor 20 are also shown as having a single layer structure in FIG. 1, but may have a multilayer structure including two or more metal layers. The conductor layer 12 and the conductor layers 31 to 33 may each include an arbitrary conductor pattern. As described above, the conductor layer 32 includes the first conductor pad 321 and the second conductor pad 322.

図1の例の配線基板1において、第1導体パッド321上に形成されている金属バンプ5は、ソルダーレジスト層4に形成されている貫通孔4bを通って上面4aから突出している。すなわち、貫通孔4bが第1導体パッド321上に設けられており、貫通孔4bによって、第1導体パッド321の上面の少なくとも一部がソルダーレジスト層4から露出されている。そして、その露出部分に金属バンプ5が形成されており、貫通孔4bの内部が金属バンプ5で充填されている。金属バンプ5は、図3に示されるように、第1導体パッド321上、貫通孔4bの内部に露出するソルダーレジスト層4の内壁面上、及びソルダーレジスト層4の上面4a上に形成されている下地層52と、下地層52上に形成されている本体層53とを含んでいる。 In the wiring board 1 shown in FIG. 1, the metal bumps 5 formed on the first conductor pads 321 protrude from the upper surface 4a through the through holes 4b formed in the solder resist layer 4. That is, the through hole 4b is provided on the first conductive pad 321, and at least a portion of the upper surface of the first conductive pad 321 is exposed from the solder resist layer 4 through the through hole 4b. A metal bump 5 is formed in the exposed portion, and the inside of the through hole 4b is filled with the metal bump 5. As shown in FIG. 3, the metal bumps 5 are formed on the first conductor pad 321, on the inner wall surface of the solder resist layer 4 exposed inside the through hole 4b, and on the upper surface 4a of the solder resist layer 4. The main body layer 53 is formed on the base layer 52 and the base layer 52 .

突起6は、図1に示されるように、絶縁層22と反対方向を向く表面6aを有している。部品Eは、接続層7の厚さ次第で、表面6aの上に載置されることがある。また、部品Eは、接続層7の溶融時に表面6aの上に載置されることがある。部品Eと表面6aとの当接によって、金属バンプ5の端面5aと部品Eの電極E1との過度な近接が防止されることがある。図1及び図3の例の突起6は、平坦な表面6aを有している。突起6が平坦な表面6aを有しているので、部品Eが適切な体勢で、例えば配線基板1に対して顕著に傾かずに、安定して搭載されることがある。なお、突起6の表面6aに関して「平坦」は、表面6aが、表面6aの幅の20%以上の高さで、絶縁層22と反対方向に向かって湾曲していないことを意味している。ここで表面6aの「幅」は、表面6aの外周上の最も離れた2点間の距離である。 The protrusion 6 has a surface 6a facing in the opposite direction to the insulating layer 22, as shown in FIG. The component E may be placed on the surface 6a depending on the thickness of the connection layer 7. Furthermore, the component E may be placed on the surface 6a when the connection layer 7 is melted. The contact between the component E and the surface 6a may prevent the end surface 5a of the metal bump 5 from coming too close to the electrode E1 of the component E. The protrusion 6 in the example of FIGS. 1 and 3 has a flat surface 6a. Since the protrusion 6 has the flat surface 6a, the component E may be stably mounted in an appropriate position, for example, without being significantly tilted relative to the wiring board 1. Note that regarding the surface 6a of the protrusion 6, "flat" means that the surface 6a is not curved in the opposite direction to the insulating layer 22 at a height of 20% or more of the width of the surface 6a. Here, the "width" of the surface 6a is the distance between two farthest points on the outer circumference of the surface 6a.

図1及び図3の例において、突起6は、ソルダーレジスト層4の上面4aから、ソルダーレジスト層4を貫いて第2導体パッド322と接続されていている。すなわち、図1及び図3の例において突起6は、第2導体パッド322上に形成されている。突起6は、ソルダーレジスト層4に形成されている貫通孔4cを通ってソルダーレジスト層4の上面4aから突出している。すなわち、貫通孔4cが第2導体パッド322上に設けられており、貫通孔4cによって第2導体パッド322の上面の少なくとも一部がソルダーレジスト層4から露出されている。そして、その露出部分上に突起6が形成されており、貫通孔4cの内部が突起6の一部で充填されている。突起6は、図3に示されるように、第2導体パッド322上、貫通孔4cの内部に露出するソルダーレジスト層4の内壁面上、及びソルダーレジスト層4の上面4a上に形成されている下地層62と、下地層62上に形成されている本体層63とを含んでいる。 In the example of FIGS. 1 and 3, the protrusion 6 is connected to the second conductive pad 322 from the upper surface 4a of the solder resist layer 4 through the solder resist layer 4. That is, in the example of FIGS. 1 and 3, the protrusion 6 is formed on the second conductive pad 322. The protrusion 6 passes through a through hole 4c formed in the solder resist layer 4 and projects from the upper surface 4a of the solder resist layer 4. That is, the through hole 4c is provided on the second conductive pad 322, and at least a portion of the upper surface of the second conductive pad 322 is exposed from the solder resist layer 4 through the through hole 4c. A projection 6 is formed on the exposed portion, and a portion of the projection 6 fills the inside of the through hole 4c. As shown in FIG. 3, the protrusion 6 is formed on the second conductor pad 322, on the inner wall surface of the solder resist layer 4 exposed inside the through hole 4c, and on the upper surface 4a of the solder resist layer 4. It includes a base layer 62 and a main body layer 63 formed on the base layer 62.

金属バンプ5の下地層52及び本体層53は、導体層31~33などと同様に、銅又はニッケルなどの任意の金属を用いて形成される。図3の例では、突起6の下地層62及び本体層63も、銅又はニッケルなどの任意の金属を用いて形成されている。金属バンプ5の下地層52及び突起6の下地層62は、例えば銅やニッケルなどの金属からなる無電解めっき膜、又はこれら金属の合金からなるスパッタリング膜であり得る。また、金属バンプ5の本体層53及び突起6の本体層63は、例えば、下地層52及び下地層62を含む金属膜を給電層として用いる電解めっきによって形成された電解めっき膜であり得る。なお、突起6を形成する材料は、少なくとも部品Eの自重によって変形しない程度の剛性を有するものであればよく、銅やニッケルなどの金属に限定されない。 The base layer 52 and main body layer 53 of the metal bump 5 are formed using any metal such as copper or nickel, similarly to the conductor layers 31 to 33 and the like. In the example of FIG. 3, the base layer 62 and main body layer 63 of the protrusion 6 are also formed using an arbitrary metal such as copper or nickel. The base layer 52 of the metal bump 5 and the base layer 62 of the protrusion 6 may be, for example, an electroless plating film made of a metal such as copper or nickel, or a sputtering film made of an alloy of these metals. Further, the main body layer 53 of the metal bump 5 and the main body layer 63 of the protrusion 6 may be, for example, an electroplated film formed by electrolytic plating using a metal film including the base layer 52 and the base layer 62 as a power supply layer. Note that the material forming the protrusion 6 may be any material that has at least enough rigidity to not be deformed by the weight of the component E, and is not limited to metals such as copper and nickel.

図3などに例示の金属バンプ5は、さらに、被覆層51(第1被覆層)を含んでいる。被覆層51は、本体層53の上に形成されていて本体層53の上面を覆っている。図3などの例では、被覆層51の上面が金属バンプ5の端面5aを構成している。同様に、図3などに例示の突起6は、さらに、被覆層61(第2被覆層)を含んでいる。被覆層61は、本体層63の上に形成されていて本体層63の上面を覆っている。図3などの例では、被覆層61の上面が、突起6における絶縁層22(図1参照)と反対方向を向く表面6aを構成している。被覆層51及び被覆層61は、例えば、本体層53及び本体層63と同様に、下地層52及び下地層62を含む金属膜を給電層として用いる電解めっきによって形成された電解めっき膜であり得る。しかし、被覆層51及び被覆層61は、電解めっき膜に限定されず、例えば、無電解めっき膜であってもよく、スパッタリング膜であってもよい。 The metal bump 5 illustrated in FIG. 3 and the like further includes a coating layer 51 (first coating layer). The covering layer 51 is formed on the main body layer 53 and covers the upper surface of the main body layer 53. In the example shown in FIG. 3, the upper surface of the coating layer 51 constitutes the end surface 5a of the metal bump 5. Similarly, the protrusion 6 illustrated in FIG. 3 and the like further includes a covering layer 61 (second covering layer). The covering layer 61 is formed on the main body layer 63 and covers the upper surface of the main body layer 63. In an example such as FIG. 3, the upper surface of the covering layer 61 constitutes a surface 6a of the protrusion 6 facing in the opposite direction to the insulating layer 22 (see FIG. 1). The covering layer 51 and the covering layer 61 may be, for example, electroplated films formed by electrolytic plating using a metal film including the base layer 52 and the base layer 62 as a power supply layer, similarly to the main body layer 53 and the main body layer 63. . However, the covering layer 51 and the covering layer 61 are not limited to electroplated films, and may be, for example, electroless plated films or sputtered films.

被覆層51及び被覆層61それぞれを構成する材料としては、ニッケルや金が例示される。被覆層51と被覆層61は、異なる材料で形成されていてもよいが、同じ材料で形成されていてもよい。被覆層51の形成と被覆層61の形成に同じ材料を用いることにより、被覆層51と被覆層61とを効率よく形成し得ることがある。被覆層51及び被覆層61によって、例えば銅で形成される、本体層53及び/又は本体層63の腐食の進行を鈍化させ得ることがある。また、被覆層51によって、本体層53への接続層7の構成材料の拡散を妨げ得ることがある。しかし、被覆層51及び被覆層61の材料は、ニッケル及び金だけに限定されず、本体層53、本体層63、及び/又は接続層7に、好ましくは何らかの有益な作用を及ぼし得る任意の材料が用いられる。 Examples of materials constituting the covering layer 51 and the covering layer 61 include nickel and gold. The covering layer 51 and the covering layer 61 may be formed of different materials, or may be formed of the same material. By using the same material for forming the covering layer 51 and the covering layer 61, the covering layer 51 and the covering layer 61 may be formed efficiently. The covering layer 51 and the covering layer 61 may be able to slow down the corrosion progress of the body layer 53 and/or the body layer 63, which is made of copper, for example. Furthermore, the covering layer 51 may prevent the constituent material of the connection layer 7 from diffusing into the main body layer 53 . However, the materials of the covering layer 51 and the covering layer 61 are not limited to nickel and gold, but are preferably any material that can have some beneficial effect on the body layer 53, the body layer 63, and/or the connection layer 7. is used.

金属バンプ5の上に接続層7が設けられる図3の例では、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、接続層7における金属バンプ5と反対方向を向く表面7aよりも低い。表面7aがソルダーレジスト層4と反対方向に向かって凸となるように湾曲している図3の例では、ソルダーレジスト層4の上面4aからの高さに関して、突起6は少なくとも表面7aの頭頂部よりも低い。ソルダーレジスト層4の上面4aに対する突起6の高さH6が上面4aからの接続層7の表面7aの高さH7よりも小さいので、接続層7と部品Eの電極E1とを略確実に接触させることができる。 In the example of FIG. 3 in which the connection layer 7 is provided on the metal bump 5, the protrusion 6 is higher than the surface 7a of the connection layer 7 facing in the opposite direction to the metal bump 5 with respect to the height from the upper surface 4a of the solder resist layer 4. is also low. In the example of FIG. 3 in which the surface 7a is curved so as to be convex in the direction opposite to the solder resist layer 4, the protrusions 6 are at least at the top of the surface 7a with respect to the height from the upper surface 4a of the solder resist layer 4. lower than. Since the height H6 of the protrusion 6 with respect to the upper surface 4a of the solder resist layer 4 is smaller than the height H7 of the surface 7a of the connection layer 7 from the upper surface 4a, the connection layer 7 and the electrode E1 of the component E are brought into substantially reliable contact. be able to.

さらに、図3の例では、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aよりも高い。ソルダーレジスト層4の上面4aに対する突起6の高さH6が上面4aからの金属バンプ5の端面5aの高さH5よりも大きいので、端面5aと部品Eの電極E1との間に、適度な大きさの隙間が確保され易い。例えば、図3の例のように、部品Eにおいて突起6と当接する下面Eaから電極E1が突出している場合でも、端面5aと電極E1との間に、適度な大きさの隙間を確保できることがある。 Furthermore, in the example of FIG. 3, the height of the protrusion 6 from the top surface 4a of the solder resist layer 4 is higher than the end surface 5a of the metal bump 5. Since the height H6 of the protrusion 6 with respect to the upper surface 4a of the solder resist layer 4 is greater than the height H5 of the end surface 5a of the metal bump 5 from the upper surface 4a, there is a distance between the end surface 5a and the electrode E1 of the component E of an appropriate size. It is easy to secure a gap. For example, as in the example of FIG. 3, even when the electrode E1 protrudes from the lower surface Ea that contacts the projection 6 of the component E, it is possible to ensure an appropriately sized gap between the end surface 5a and the electrode E1. be.

なお、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、接続層7の表面7aと同じ又は高くてもよい。例えば、電極E1が部品Eの下面Eaから大きく突出している場合は、突起6が接続層7の表面7aより高くても、電極E1と接続層7又は金属バンプ5とが接触し得ることがある。また、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aと同じ又は低くてもよい。例えば、電極E1の接続面が部品Eの下面Eaよりも凹んでいる場合は、突起6が金属バンプ5の端面5aより低くても、端面5aと電極E1との間に適度な大きさの隙間を確保できることがある。或いは、部品Eの下面Eaにおける突起6との当接部が、その周囲の下面Ea又は電極E1の表面面よりも突出している場合は、端面5aと電極E1との間に適度な大きさの隙間を確保できることがある。 Note that the height of the protrusion 6 from the upper surface 4a of the solder resist layer 4 may be the same as or higher than the surface 7a of the connection layer 7. For example, if the electrode E1 largely protrudes from the lower surface Ea of the component E, the electrode E1 may come into contact with the connection layer 7 or the metal bump 5 even if the protrusion 6 is higher than the surface 7a of the connection layer 7. . Further, the height of the protrusion 6 from the upper surface 4a of the solder resist layer 4 may be the same as or lower than the end surface 5a of the metal bump 5. For example, if the connection surface of the electrode E1 is recessed than the lower surface Ea of the component E, even if the protrusion 6 is lower than the end surface 5a of the metal bump 5, there is a gap of an appropriate size between the end surface 5a and the electrode E1. It may be possible to ensure that Alternatively, if the contact portion of the lower surface Ea of the component E with the protrusion 6 protrudes beyond the surrounding lower surface Ea or the surface surface of the electrode E1, an appropriate size may be provided between the end surface 5a and the electrode E1. Sometimes it is possible to secure a gap.

このように、ソルダーレジスト層4の上面4aに対する突起6の高さH6は任意に選択される。しかし、前述したように、突起6の高さH6が、接続層7の表面7aの高さH7よりも小さく、且つ、金属バンプ5の端面5aの高さH5よりも大きいと、部品Eの実装におけるオープン不良や短絡不良の抑制に関して好ましいことがある。突起6の高さH6が金属バンプ5の端面5aの高さH5よりも大きく、且つ接続層7の高さH7よりも小さい場合の高さH6と高さH5との差は、例えば、接続層7の厚さT7の30%以上、70%以下である。オープン不良及び短絡不良のいずれも生じ難いことがある。 In this way, the height H6 of the protrusion 6 with respect to the upper surface 4a of the solder resist layer 4 is arbitrarily selected. However, as described above, when the height H6 of the protrusion 6 is smaller than the height H7 of the surface 7a of the connection layer 7 and larger than the height H5 of the end surface 5a of the metal bump 5, the mounting of the component E is prevented. There are some advantages in terms of suppressing open defects and short circuit defects. When the height H6 of the protrusion 6 is larger than the height H5 of the end surface 5a of the metal bump 5 and smaller than the height H7 of the connection layer 7, the difference between the height H6 and the height H5 is, for example, The thickness is 30% or more and 70% or less of the thickness T7 of No.7. Both open defects and short circuit defects may be difficult to occur.

図4に示されるように、図1の例の配線基板1は、複数の金属バンプ5によって構成される一群の金属バンプ50を含んでいる。一群の金属バンプ50の上に部品E(図1参照)が搭載される。図4の例において、配線基板1は複数の突起6を含んでいる。複数の突起6は、それぞれ金属バンプ5に隣接して設けられていて、全体として、一群の金属バンプ50を囲んでいる。そのため、図4の例の配線基板1では、部品Eが、顕著な傾きなく安定して載置されると考えられる。また、金属バンプ5と部品Eの電極E1(図1参照)との間の領域からその周囲への接続層7のような接続材の広がりが、各金属バンプ5間で均等に抑制され易いと考えられる。このように、配線基板1は複数の突起6を含んでいてもよく、複数の突起6は、全体として、1以上の金属バンプ5を平面視で囲んでいてもよい。なお「平面視」は、実施形態の配線基板をその厚さ方向と平行な視線で見ることを意味している。 As shown in FIG. 4, the wiring board 1 in the example shown in FIG. 1 includes a group of metal bumps 50 made up of a plurality of metal bumps 5. A component E (see FIG. 1) is mounted on a group of metal bumps 50. In the example of FIG. 4, the wiring board 1 includes a plurality of protrusions 6. The plurality of protrusions 6 are provided adjacent to the metal bumps 5, respectively, and surround the group of metal bumps 50 as a whole. Therefore, in the wiring board 1 of the example shown in FIG. 4, it is considered that the component E is stably placed without significant inclination. Further, the spread of the connecting material such as the connecting layer 7 from the area between the metal bump 5 and the electrode E1 of the component E (see FIG. 1) to the surrounding area can be easily suppressed evenly between the metal bumps 5. Conceivable. In this way, the wiring board 1 may include a plurality of protrusions 6, and the plurality of protrusions 6 as a whole may surround one or more metal bumps 5 in plan view. Note that "planar view" means viewing the wiring board of the embodiment from a line of sight parallel to its thickness direction.

なお、配線基板1に含まれる複数の突起6は、図4の例にように金属バンプ5を囲んでいなくてもよく、例えば、実施形態の配線基板1は、1以上の金属バンプ5を挟む位置にそれぞれが配置された2つの突起6を含んでいてもよい。例えば、図4の例のように一群の金属バンプ50がマトリクス状の配置で設けられている場合、一群の金属バンプ50によって構成されるマトリクスの1つ又は2つの対角線上に、一群の金属バンプ50を挟む1組の突起6が設けられていてもよい。 Note that the plurality of protrusions 6 included in the wiring board 1 do not have to surround the metal bumps 5 as in the example of FIG. It may also include two protrusions 6, each disposed at a sandwiching position. For example, when a group of metal bumps 50 are arranged in a matrix as in the example of FIG. A pair of protrusions 6 sandwiching the protrusions 50 may be provided.

図5A及び図5Bには、本実施形態の配線基板1における突起の他の例である突起6α及び突起6βがそれぞれ示されている。 5A and 5B respectively show a protrusion 6α and a protrusion 6β, which are other examples of protrusions on the wiring board 1 of this embodiment.

図5Aの例の突起6αは、その全体がソルダーレジスト層4の上面4aの上に形成されている。すなわち、図5Aの例の突起6αは、ソルダーレジスト層4を貫通する部分を有していない。また、突起6αは、図3の例の突起6のような下地層62、本体層63、及び被覆層61を含む多層構造を有さず、全体として一体の構造を有している。突起6αは、任意の方法でソルダーレジスト層4の上面4a上に設けられ得る。例えば、突起6αは、金属バンプ5の形成とは別に形成され、適切な接着剤を用いて、形成済みのソルダーレジスト層4の上面4aに貼り付けられてもよい。 The entire protrusion 6α in the example of FIG. 5A is formed on the upper surface 4a of the solder resist layer 4. That is, the protrusion 6α in the example of FIG. 5A does not have a portion that penetrates the solder resist layer 4. Further, the protrusion 6α does not have a multilayer structure including the base layer 62, the main body layer 63, and the covering layer 61 like the protrusion 6 in the example of FIG. 3, but has an integral structure as a whole. The protrusion 6α may be provided on the upper surface 4a of the solder resist layer 4 by any method. For example, the projections 6α may be formed separately from the formation of the metal bumps 5, and may be attached to the upper surface 4a of the already formed solder resist layer 4 using an appropriate adhesive.

また突起6αを形成する材料は、多様な素材から選択され得る。例えば金属バンプ5を構成する材料と異なる材料で突起6αが形成されていてもよい。突起6αは、例えば、ステンレスやアルミニウムなどの金属(導電体)、エポキシ樹脂やフェノール樹脂などの樹脂(有機絶縁体)、又はアルミナなどのセラミックス(無機絶縁体)によって形成されていてもよい。 Further, the material forming the protrusion 6α may be selected from various materials. For example, the protrusion 6α may be formed of a material different from the material constituting the metal bump 5. The protrusion 6α may be formed of, for example, metal (conductor) such as stainless steel or aluminum, resin (organic insulator) such as epoxy resin or phenol resin, or ceramic (inorganic insulator) such as alumina.

図5Bの突起6βは、図3の例の突起6と同様に、第2導体パッド322の上に形成されていて第2導体パッド322に接続されており、突起6と同様に、下地層62、本体層63、及び被覆層61を含んでいる。そして図5Bの例の突起6βは、これら下地層62、本体層63、及び被覆層61を含むベース部6bと、ベース部6b上に形成されている表面部6cと、を含んでいる。図5Bの例において下地層62、本体層63、及び被覆層61を含むベース部6bは、下地層52、本体層53、及び被覆層51を含む金属バンプ5を構成する金属と同じ金属によって形成されている。そのため、ベース部6bは、金属バンプ5の形成方法と同じ形成方法で、金属バンプ5の形成と同時に形成され得る。 The protrusion 6β in FIG. 5B is formed on the second conductor pad 322 and connected to the second conductor pad 322, like the protrusion 6 in the example of FIG. , a main body layer 63 , and a cover layer 61 . The protrusion 6β in the example of FIG. 5B includes a base portion 6b including the base layer 62, the main body layer 63, and the covering layer 61, and a surface portion 6c formed on the base portion 6b. In the example of FIG. 5B, the base portion 6b including the base layer 62, the main body layer 63, and the covering layer 61 is formed of the same metal as the metal that constitutes the metal bump 5 including the base layer 52, the main body layer 53, and the covering layer 51. has been done. Therefore, the base portion 6b can be formed simultaneously with the formation of the metal bumps 5 by the same formation method as that of the metal bumps 5.

さらに、突起6βが含むベース部6bにおける表面部6c側の表面6baは、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aと略同じである。すなわち、ソルダーレジスト層4の上面4aに対するベース部6bの高さは、上面4aからの金属バンプ5の端面5aの高さと略同じである。図5Bの例では、第2導体パッド322の上面からのベース部6bの表面6baの高さは、第1導体パッド321の上面からの金属バンプ5の端面5aの高さと略同じである。さらに、第2導体パッド322の上面からの突起6βの本体層63の上面の高さは、第1導体パッド321の上面からの金属バンプ5の本体層53の上面の高さと略同じである。従って、本体層53及び本体層63を、互いに略同じ時間で、前述したように電解めっきによって形成できることがある。また、金属バンプ5の被覆層51及び突起6βの被覆層61を、互いに略同じ時間で、電解めっきによって形成できることがある。従って、効率良く配線基板1が製造されると考えられる。 Furthermore, the surface 6ba of the base portion 6b included in the projection 6β on the surface portion 6c side is approximately the same as the end surface 5a of the metal bump 5 with respect to the height from the upper surface 4a of the solder resist layer 4. That is, the height of the base portion 6b with respect to the upper surface 4a of the solder resist layer 4 is approximately the same as the height of the end surface 5a of the metal bump 5 from the upper surface 4a. In the example of FIG. 5B, the height of the surface 6ba of the base portion 6b from the top surface of the second conductor pad 322 is approximately the same as the height of the end surface 5a of the metal bump 5 from the top surface of the first conductor pad 321. Furthermore, the height of the upper surface of the main body layer 63 of the protrusion 6β from the upper surface of the second conductive pad 322 is approximately the same as the height of the upper surface of the main body layer 53 of the metal bump 5 from the upper surface of the first conductive pad 321. Therefore, the main body layer 53 and the main body layer 63 may be formed by electrolytic plating as described above in approximately the same time period. Further, the coating layer 51 of the metal bump 5 and the coating layer 61 of the protrusion 6β may be formed by electrolytic plating in approximately the same time period. Therefore, it is considered that the wiring board 1 can be manufactured efficiently.

図5Bの例の突起6βの表面部6cは、金属バンプ5の端面5a上に形成されている接続層7の構成材料が有する融点よりも高い融点を有している。表面部6cが接続層7よりも高い融点を有しているので、配線基板1への部品E(図1参照)の搭載時に接続層7が溶融している間も、固体状態の表面部6cを含む突起6βによって、部品Eの電極E1(図1参照)と金属バンプ5との過度な近接が防止され得る。表面部6cの材料としては、所謂高融点はんだに分類されるはんだが例示される。例えば表面部6cは、金、すず、アンチモン、ビスマス、及び亜鉛などの合金によって形成される。 The surface portion 6c of the protrusion 6β in the example of FIG. 5B has a melting point higher than that of the constituent material of the connection layer 7 formed on the end surface 5a of the metal bump 5. Since the surface portion 6c has a higher melting point than the connection layer 7, the surface portion 6c remains solid even while the connection layer 7 is melting when the component E (see FIG. 1) is mounted on the wiring board 1. The protrusion 6β including the protrusion 6β can prevent the electrode E1 of the component E (see FIG. 1) from coming too close to the metal bump 5. An example of the material for the surface portion 6c is a solder classified as a so-called high melting point solder. For example, the surface portion 6c is formed of an alloy of gold, tin, antimony, bismuth, zinc, or the like.

図5Bの例において、突起6βの表面部6cの表面6caは、ベース部6bと反対方向に向かって凸となるように湾曲している。しかし、表面6caは、図3の例の突起6の表面6aのように平坦であってもよい。また、図5Bの例において、ソルダーレジスト層4の上面4aからの表面6caの頭頂部の高さは、上面4aからの接続層7の表面7aの頭頂部の高さと略同じである。しかし、ソルダーレジスト層4の上面4aからの表面6caの高さは、図5Bの例に限定されず、例えば、上面4aからの接続層7の表面7aの高さよりも小さく、且つ、上面4aからの金属バンプ5の端面5aの高さよりも大きくてもよい。オープン不良及び短絡不良のいずれも生じ難いことがある。 In the example of FIG. 5B, the surface 6ca of the surface portion 6c of the protrusion 6β is curved so as to be convex in the direction opposite to the base portion 6b. However, the surface 6ca may be flat like the surface 6a of the protrusion 6 in the example of FIG. In the example of FIG. 5B, the height of the top of the surface 6ca from the top surface 4a of the solder resist layer 4 is approximately the same as the height of the top of the surface 7a of the connection layer 7 from the top surface 4a. However, the height of the surface 6ca from the top surface 4a of the solder resist layer 4 is not limited to the example of FIG. may be greater than the height of the end surface 5a of the metal bump 5. Both open defects and short circuit defects may be difficult to occur.

図6A~図6Fを参照して、図1に示される配線基板1が製造される場合を例に、実施形態の配線基板を製造する方法が説明される。先ず、図6Aに示されるように、コア基板10が用意され、コア基板10の第1面10a側に、絶縁層21、導体層31、絶縁層22、及び導体層32が形成される。コア基板10の第2面10b側には、絶縁層23と導体層33とを交互に形成することによって2組の絶縁層23及び導体層33が形成される。 With reference to FIGS. 6A to 6F, a method for manufacturing the wiring board according to the embodiment will be described, taking as an example the case where the wiring board 1 shown in FIG. 1 is manufactured. First, as shown in FIG. 6A, the core substrate 10 is prepared, and the insulating layer 21, the conductor layer 31, the insulating layer 22, and the conductor layer 32 are formed on the first surface 10a side of the core substrate 10. Two sets of insulating layers 23 and conductive layers 33 are formed on the second surface 10b side of core substrate 10 by alternately forming insulating layers 23 and conductive layers 33.

コア基板10の用意では、例えば、絶縁層11を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層12が絶縁層11の両面に形成されると共に、スルーホール導体13が絶縁層11内に形成される。スルーホール導体13の空洞部は、エポキシ樹脂などを注入することによって充填体14で充填される。図6Aの例では、充填体14の両端を覆う金属膜が無電解めっき及び電解めっきによって形成されている。そのため、充填体14の両端を覆う金属膜を含む導体層12が絶縁層11の両面に形成されている。 In preparing the core substrate 10, for example, a double-sided copper-clad laminate including the insulating layer 11 is prepared. Then, a conductor layer 12 including a predetermined conductor pattern is formed on both sides of the insulating layer 11 by a subtractive method or the like, and a through-hole conductor 13 is formed in the insulating layer 11. The cavity of the through-hole conductor 13 is filled with a filler 14 by injecting epoxy resin or the like. In the example of FIG. 6A, the metal film covering both ends of the filling body 14 is formed by electroless plating and electrolytic plating. Therefore, a conductor layer 12 including a metal film covering both ends of the filler 14 is formed on both sides of the insulating layer 11.

絶縁層21~23は、それぞれ、例えば、フィルム状の絶縁性樹脂を熱圧着することによって形成される。導体層31~33は、それぞれ、例えばレーザー光の照射による絶縁層21、絶縁層22、又は絶縁層23への貫通孔の形成の後に、セミアディティブ法などの任意の方法を用いて形成される。導体層32には、第1導体パターン321及び第2導体パターン322が設けられる。絶縁層21~23に形成された貫通孔の内部には、導体層31~33の形成と共にビア導体20が形成される。 The insulating layers 21 to 23 are each formed, for example, by thermocompression bonding a film-like insulating resin. The conductor layers 31 to 33 are each formed using an arbitrary method such as a semi-additive method after forming through holes in the insulating layer 21, the insulating layer 22, or the insulating layer 23 by irradiating laser light, respectively. . The conductor layer 32 is provided with a first conductor pattern 321 and a second conductor pattern 322. Inside the through holes formed in the insulating layers 21 to 23, the via conductors 20 are formed together with the formation of the conductor layers 31 to 33.

図6Bに示されるように、絶縁層22及び導体層32の上にソルダーレジスト層4が形成され、それぞれ外側の絶縁層23及び導体層33の上にソルダーレジスト層41が形成される。ソルダーレジスト層4には、第1導体パッド321を露出させる貫通孔4b、及び第2導体パッド322を露出させる貫通孔4cが形成される。ソルダーレジスト層41には、外側の導体層33の一部を露出させる貫通孔41aが形成されている。 As shown in FIG. 6B, a solder resist layer 4 is formed on the insulating layer 22 and the conductor layer 32, and a solder resist layer 41 is formed on the outer insulating layer 23 and the conductor layer 33, respectively. A through hole 4b that exposes the first conductor pad 321 and a through hole 4c that exposes the second conductor pad 322 are formed in the solder resist layer 4. A through hole 41a is formed in the solder resist layer 41 to expose a part of the outer conductor layer 33.

ソルダーレジスト層4及びソルダーレジスト層41は、例えば、感光性を有するエポキシ樹脂やポリイミド樹脂などを含む樹脂膜を、スプレーコーティング、カーテンコーティング、又は積層などの方法で形成することによって形成される。そして、貫通孔4a~4cの形成位置に応じた適切なパターンを有する露光マスクを用いる露光、及び現像によって、貫通孔4a~4cが形成される。 The solder resist layer 4 and the solder resist layer 41 are formed, for example, by forming a resin film containing a photosensitive epoxy resin, polyimide resin, or the like by a method such as spray coating, curtain coating, or lamination. Then, the through holes 4a to 4c are formed by exposure using an exposure mask having an appropriate pattern depending on the formation position of the through holes 4a to 4c, and development.

図6Cから図6Fに示されるように、導体層32上に、金属バンプ5及び突起6(図6F参照)が形成される。なお、金属バンプ5及び突起6の形成と共に、図6Bに示される絶縁層23、導体層33、及びソルダーレジスト層41上で何の処理も行われない場合は、これら各層の露出部は、例えば、適切な材料からなる保護フィルム(図示せず)の貼着によって保護される。図6C~図6Fでは、絶縁層22よりも下側の部分の図示は省略されている。 As shown in FIGS. 6C to 6F, metal bumps 5 and protrusions 6 (see FIG. 6F) are formed on the conductor layer 32. Note that when no processing is performed on the insulating layer 23, conductive layer 33, and solder resist layer 41 shown in FIG. 6B together with the formation of the metal bumps 5 and protrusions 6, the exposed portions of these layers are, for example, , by applying a protective film (not shown) made of a suitable material. In FIGS. 6C to 6F, illustration of a portion below the insulating layer 22 is omitted.

図6Cに示されるように、先ず、ソルダーレジスト層4の上面4a、貫通孔4b、4cに露出するソルダーレジスト層4の壁面、貫通孔4bへの第1導体パッド321の露出面、及び貫通孔4cへの第2導体パッド322の露出面の全面に、金属膜562が形成される。例えば、無電解めっきやスパッタリングによって、銅やニッケルなどの適切な導電性を有する金属からなる金属膜562が形成される。金属膜562の一部が、後述されるように、金属バンプ5の下地層52及び突起6の下地層62(図6F参照)を構成する。 As shown in FIG. 6C, first, the upper surface 4a of the solder resist layer 4, the wall surface of the solder resist layer 4 exposed to the through holes 4b and 4c, the exposed surface of the first conductor pad 321 to the through hole 4b, and the through hole. A metal film 562 is formed on the entire surface of the second conductor pad 322 exposed to the second conductor pad 4c. For example, a metal film 562 made of a metal having appropriate conductivity such as copper or nickel is formed by electroless plating or sputtering. A part of the metal film 562 constitutes the base layer 52 of the metal bump 5 and the base layer 62 of the protrusion 6 (see FIG. 6F), as will be described later.

金属膜56上に、例えばドライフィルムレジストの積層によって、めっきレジストRが形成される。めっきレジストRには、金属バンプ5及び突起6(図6F参照)の形成位置に応じた適切なパターンを有する露光マスクを用いる露光、及び現像によって開口R1が形成される。 A plating resist R is formed on the metal film 56, for example, by laminating dry film resists. An opening R1 is formed in the plating resist R by exposure using an exposure mask having an appropriate pattern according to the formation positions of the metal bumps 5 and projections 6 (see FIG. 6F) and development.

図6Dに示されるように、めっきレジストRの開口R1内に露出する金属膜562上に、金属膜563が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、銅やニッケルなどの適切な導電性を有する金属からなる金属膜563が形成される。各開口R1内の金属膜563が、後述されるように、金属バンプ5の本体層53及び突起6の本体層63(図6F参照)を構成する。 As shown in FIG. 6D, a metal film 563 is formed on the metal film 562 exposed in the opening R1 of the plating resist R. For example, the metal film 563 made of a metal having appropriate conductivity, such as copper or nickel, is formed by electrolytic plating in which the metal film 562 is used as a power supply layer. The metal film 563 in each opening R1 constitutes the main body layer 53 of the metal bump 5 and the main body layer 63 of the protrusion 6 (see FIG. 6F), as described later.

図6Dの例では、第2導体パッド322上の開口R1内には、第1導体パッド321上の開口R1内に形成される金属膜563よりも厚い金属膜563が形成されている。例えば、電解めっき時のめっき電流の密度の調整によって、第1導体パッド321上の開口R1内のめっき金属の析出速度と、第2導体パッド322上の開口R1内のめっき金属の析出速度が調整される。そうすることで、互いに厚さの異なる金属膜563が各開口R1内に形成され得る。或いは、第1金属膜321上の開口R1内への所望の厚さの金属膜563の形成完了後、適切な材料からなる保護フィルム(図示せず)などの貼着によって第1導体パッド321上の開口R1が塞がれてもよい。そして、第2導体パッド322上の開口R1内への金属膜563の形成が継続されてもよい。 In the example of FIG. 6D, a metal film 563 is formed in the opening R1 on the second conductive pad 322, which is thicker than the metal film 563 formed in the opening R1 on the first conductive pad 321. For example, by adjusting the density of the plating current during electrolytic plating, the deposition rate of the plating metal in the opening R1 on the first conductor pad 321 and the deposition rate of the plating metal in the opening R1 on the second conductor pad 322 can be adjusted. be done. By doing so, metal films 563 having mutually different thicknesses can be formed in each opening R1. Alternatively, after completing the formation of the metal film 563 with a desired thickness in the opening R1 on the first metal film 321, a protective film (not shown) made of an appropriate material may be attached to the first conductor pad 321. The opening R1 may be closed. The formation of the metal film 563 within the opening R1 on the second conductor pad 322 may then be continued.

図6Eに示されるように、各開口R1内の金属膜563の上にさらに金属膜561が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、ニッケルや金などの金属を含む金属膜561が形成される。金属膜561は、無電解めっきやスパッタリングで形成されてもよい。各開口R1内の金属膜561が、後述されるように、金属バンプ5の被覆層51及び突起6の被覆層61(図6F参照)を構成する。 As shown in FIG. 6E, a metal film 561 is further formed on the metal film 563 in each opening R1. For example, the metal film 561 containing a metal such as nickel or gold is formed by electrolytic plating in which the metal film 562 is used as a power supply layer. The metal film 561 may be formed by electroless plating or sputtering. The metal film 561 in each opening R1 constitutes the coating layer 51 of the metal bump 5 and the coating layer 61 of the protrusion 6 (see FIG. 6F), as described later.

第1導体パッド321上の金属膜561上にさらに金属膜564が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、すず、銀、銅、ビスマス、亜鉛、及び/又はインジウムなどの金属を含む金属膜564が形成される。金属膜564が、後述されるように、金属バンプ5の上に備えられる接続層7(図6F参照)を構成する。なお、金属膜564の形成時には、第2導体パッド322上の開口R1は、例えば、適切な材料からなる保護フィルム(図示せず)などの貼着によって塞がれる。 A metal film 564 is further formed on the metal film 561 on the first conductor pad 321. For example, the metal film 564 containing a metal such as tin, silver, copper, bismuth, zinc, and/or indium is formed by electrolytic plating in which the metal film 562 is used as a power supply layer. The metal film 564 constitutes the connection layer 7 (see FIG. 6F) provided on the metal bump 5, as described below. Note that when forming the metal film 564, the opening R1 on the second conductor pad 322 is closed by, for example, pasting a protective film (not shown) made of an appropriate material.

金属膜564の形成後、めっきレジストRが、適切な溶剤を用いて除去される。その後、めっきレジストRの除去による金属膜562の露出部分が、クイックエッチングなどによって除去される。 After forming the metal film 564, the plating resist R is removed using a suitable solvent. Thereafter, the exposed portion of the metal film 562 due to removal of the plating resist R is removed by quick etching or the like.

その結果、図6Fに示されるように、互いに分離された金属バンプ5及び突起6が得られる。図6Fの例において、金属バンプ5は、第1導体パッド321及びソルダーレジスト層4に接する下地層52と、下地層52上に形成されていて貫通孔4bを充填する本体層53と、本体層53の上面を覆う被覆層51と、を含んでいる。被覆層51の上には接続層7が設けられている。また、図6Fの例において、突起6は、第2導体パッド322及びソルダーレジスト層4に接する下地層62と、下地層62上に形成されていて貫通孔4cを充填する本体層63と、本体層63の上面を覆う被覆層61と、を含んでいる。接続層7は、接続層7を構成する材料の融点を超える温度でのリフローなどの熱処理によって、その上面が金属バンプ5と反対方向に向かって凸となるように湾曲する形状に整形される。以上の工程を経ることによって、図1の例の配線基板1が完成する。 As a result, as shown in FIG. 6F, metal bumps 5 and protrusions 6 that are separated from each other are obtained. In the example of FIG. 6F, the metal bump 5 includes a base layer 52 in contact with the first conductor pad 321 and the solder resist layer 4, a body layer 53 formed on the base layer 52 and filling the through hole 4b, and a body layer 53 that is formed on the base layer 52 and fills the through hole 4b. A coating layer 51 that covers the upper surface of 53 is included. A connection layer 7 is provided on the covering layer 51. In the example of FIG. 6F, the protrusion 6 includes a base layer 62 in contact with the second conductor pad 322 and the solder resist layer 4, a main body layer 63 formed on the base layer 62 and filling the through hole 4c, and a main body layer 63 that is formed on the base layer 62 and fills the through hole 4c. A covering layer 61 covering the upper surface of the layer 63 is included. The connection layer 7 is shaped by heat treatment such as reflow at a temperature exceeding the melting point of the material constituting the connection layer 7 so that its upper surface is curved so as to be convex in the direction opposite to the metal bumps 5. Through the above steps, the wiring board 1 of the example shown in FIG. 1 is completed.

なお、先に参照した図5Aの例の突起6αは、前述したように、任意の導電性材料や絶縁性材料で金属バンプ5とは別個に形成された、突起6αとなる部材を適切な接着剤を用いてソルダーレジスト層4の上面4aに貼り付けることによって形成され得る。 Incidentally, the protrusion 6α in the example of FIG. 5A referred to above is formed separately from the metal bump 5 using any conductive material or insulating material, as described above, by attaching a member that will become the protrusion 6α with appropriate adhesive. It can be formed by attaching it to the upper surface 4a of the solder resist layer 4 using an agent.

図5Bの例の突起6βが形成される場合は、図6Dを参照して説明された方法と同様の方法で、めっきレジストRの各開口R1内に、略同じ厚さの金属膜563が形成される。その金属膜563の上に、図6Eを参照して説明された方法と同様の方法で金属膜561が形成される。そして、第2導体パッド322上の開口R1内の金属膜561上に、例えば金属膜562を給電層として用いる電解めっきによって、突起6βの表面部6c(図5B参照)が形成される。表面部6cは、表面部6cの構成材料の融点を超える高温リフローなどの熱処理によって、金属膜561と反対方向に向かって湾曲する形状を有する形状に整形されてもよい。その後、金属膜564が、図6Eを参照して説明されたように形成され、図6Fに示される接続層7の整形のためのリフローなどの熱処理が行われてもよい。或いは、突起6βの表面部6cは、金属膜564の形成後に形成されてもよい。そして、前述した高温リフローなどの熱処理によって、接続層7と突起6βの表面部6cとが同時に整形されてもよい。 When the protrusion 6β in the example of FIG. 5B is formed, a metal film 563 of approximately the same thickness is formed in each opening R1 of the plating resist R by a method similar to that described with reference to FIG. 6D. be done. A metal film 561 is formed on the metal film 563 in a manner similar to that described with reference to FIG. 6E. Then, the surface portion 6c of the protrusion 6β (see FIG. 5B) is formed on the metal film 561 in the opening R1 on the second conductor pad 322, for example, by electrolytic plating using the metal film 562 as a power supply layer. The surface portion 6c may be shaped into a shape that curves in the opposite direction to the metal film 561 by heat treatment such as high temperature reflow exceeding the melting point of the constituent material of the surface portion 6c. Thereafter, a metal film 564 is formed as described with reference to FIG. 6E, and a heat treatment such as reflow for shaping the connection layer 7 shown in FIG. 6F may be performed. Alternatively, the surface portion 6c of the protrusion 6β may be formed after the metal film 564 is formed. Then, the connection layer 7 and the surface portion 6c of the protrusion 6β may be shaped simultaneously by heat treatment such as the high-temperature reflow described above.

また、図5Bの例の突起6βの表面部6cは、図7に例示の方法で形成されてもよい。すなわち、表面部6cは、金、すず、アンチモン、ビスマス、及び亜鉛などの、接続層7の融点よりも高い融点を有する合金を含む金属ボール6dを用いて形成されてもよい。図7の例では、図6Dを参照して説明された方法で、各開口R1内に互いに同じ厚さの金属層563が形成されている。さらに図6Dを参照して説明された方法による金属膜564の形成から金属膜562の露出部分の除去までの工程後の金属膜564の上に、開口M1を有するマスクMが載置される。マスクMは、開口M1が、突起6βのベース部6b上に位置するように位置づけられる。そして、ボールプレーサなどにより、ベース部6b上に金属ボール6dが載置される。その後、前述した高温リフローなどの熱処理によって金属ボール6dが溶融され、その後固化することによって、図5Bの例の表面部6cが形成される。金属ボール6dを用いることによって、表面部6cの体積のばらつきを小さくし得ることがある。従って、所望の高さを有する突起6bを容易に形成し得ることがある。 Further, the surface portion 6c of the protrusion 6β in the example of FIG. 5B may be formed by the method illustrated in FIG. 7. That is, the surface portion 6c may be formed using a metal ball 6d containing an alloy having a melting point higher than that of the connection layer 7, such as gold, tin, antimony, bismuth, and zinc. In the example of FIG. 7, metal layers 563 having the same thickness are formed in each opening R1 by the method described with reference to FIG. 6D. Further, a mask M having an opening M1 is placed on the metal film 564 after the steps from forming the metal film 564 to removing the exposed portion of the metal film 562 by the method described with reference to FIG. 6D. The mask M is positioned such that the opening M1 is located on the base portion 6b of the protrusion 6β. Then, the metal ball 6d is placed on the base portion 6b using a ball placer or the like. Thereafter, the metal ball 6d is melted by heat treatment such as the above-mentioned high-temperature reflow and then solidified, thereby forming the surface portion 6c in the example of FIG. 5B. By using the metal balls 6d, variations in volume of the surface portion 6c may be reduced. Therefore, it may be possible to easily form the protrusion 6b having a desired height.

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、実施形態の配線基板は、前述したように接続層7を備えていなくてもよい。接続層7の表面7aは平坦であってもよい。また、金属バンプ5は被覆層51を含まなくてもよく、突起6も被覆層61を含まなくてもよい。実施形態の配線基板は、コア基板10を含まない所謂コアレス基板であってもよい。また、実施形態の配線基板の金属バンプ上には、パッケージングされた、又はベアチップ状態の半導体集積回路装置などを始め、任意の電気部品が搭載され得る。 The wiring board of the embodiment is not limited to the structure illustrated in each drawing and the structure, shape, and material illustrated in this specification. For example, the wiring board of the embodiment may not include the connection layer 7 as described above. The surface 7a of the connection layer 7 may be flat. Further, the metal bump 5 may not include the coating layer 51, and the protrusion 6 may not include the coating layer 61 either. The wiring board of the embodiment may be a so-called coreless board that does not include the core board 10. Furthermore, any electrical component, including a semiconductor integrated circuit device in a packaged or bare chip state, may be mounted on the metal bumps of the wiring board of the embodiment.

1 配線基板
11、21~23 絶縁層
22a 絶縁層22の表面
12、31~33 導体層
321 第1導体パッド
322 第2導体パッド
4、41 ソルダーレジスト層
4a 上面
5 金属バンプ
5a 端面
51 被覆層(第1被覆層)
6、6α、6β 突起
6a 表面
6b ベース部
6c 表面部
61 被覆層(第2被覆層)
7 接続層
7a 表面
E 部品
E1 電極
H5 ソルダーレジスト層の上面からの金属バンプの端面の高さ
H6 ソルダーレジスト層の上面に対する突起の高さ
H7 ソルダーレジスト層の上面からの接続層の表面の高さ
1 Wiring board 11, 21-23 Insulating layer 22a Surface 12, 31-33 of insulating layer 22 Conductor layer 321 First conductor pad 322 Second conductor pad 4, 41 Solder resist layer 4a Top surface 5 Metal bump 5a End surface 51 Covering layer ( 1st coating layer)
6, 6α, Protrusion 6a Surface 6b Base portion 6c Surface portion 61 Coating layer (second coating layer)
7 Connection layer 7a Surface E Component E1 Electrode H5 Height of the end surface of the metal bump from the top surface of the solder resist layer H6 Height of the protrusion with respect to the top surface of the solder resist layer H7 Height of the surface of the connection layer from the top surface of the solder resist layer

Claims (9)

絶縁層と、
前記絶縁層の表面に形成されている第1導体パッドと、
前記表面の上に形成されていて、前記絶縁層と反対方向を向く上面を有するソルダーレジスト層と、
前記第1導体パッドに接続されていて、前記ソルダーレジスト層を貫いて前記上面から突出する金属バンプと、
を含む配線基板であって、
前記金属バンプは、前記ソルダーレジスト層からの突出部側に、前記配線基板に搭載される部品の電極との接続面である端面を有しており、
前記配線基板は、さらに、前記ソルダーレジスト層の前記上面から突出していて、前記金属バンプの前記端面と前記電極との所定の間隔を下回る近接を防ぐ突起を含んでいる。
an insulating layer;
a first conductor pad formed on the surface of the insulating layer;
a solder resist layer formed on the surface and having an upper surface facing in a direction opposite to the insulating layer;
a metal bump connected to the first conductor pad and protruding from the upper surface through the solder resist layer;
A wiring board comprising:
The metal bump has an end surface on a protrusion side from the solder resist layer, which is a connection surface with an electrode of a component mounted on the wiring board,
The wiring board further includes a protrusion that protrudes from the upper surface of the solder resist layer and prevents the end surface of the metal bump and the electrode from coming closer to each other than a predetermined distance.
請求項1記載の配線基板であって、さらに、前記金属バンプの前記端面上に形成されていて前記電極と前記金属バンプとを接続する接続層を含んでいる。 The wiring board according to claim 1, further comprising a connection layer formed on the end surface of the metal bump and connecting the electrode and the metal bump. 請求項2記載の配線基板であって、前記突起は、前記ソルダーレジスト層の前記上面からの高さに関して、前記接続層における前記金属バンプと反対方向を向く表面よりも低く、且つ、前記金属バンプの前記端面よりも高い。 3. The wiring board according to claim 2, wherein the protrusion is lower in height from the upper surface of the solder resist layer than a surface of the connection layer facing in a direction opposite to the metal bump, and higher than the end face of. 請求項1記載の配線基板であって、前記突起は、前記絶縁層と反対方向を向く平坦な表面を有している。 2. The wiring board according to claim 1, wherein the protrusion has a flat surface facing in a direction opposite to the insulating layer. 請求項1記載の配線基板であって、
前記金属バンプは、前記端面を構成する第1被覆層を含んでおり、
前記突起は、前記突起における前記絶縁層と反対方向を向く表面を構成する第2被覆層を含んでおり、
前記第1被覆層と前記第2被覆層が同じ材料で形成されている。
The wiring board according to claim 1,
The metal bump includes a first coating layer forming the end surface,
The protrusion includes a second covering layer forming a surface of the protrusion facing in a direction opposite to the insulating layer,
The first covering layer and the second covering layer are formed of the same material.
請求項1記載の配線基板であって、さらに、前記絶縁層の前記表面に形成されている第2導体パッドを含み、
前記突起は、前記ソルダーレジスト層を貫いて前記第2導体パッドと接続されていている。
The wiring board according to claim 1, further comprising a second conductor pad formed on the surface of the insulating layer,
The protrusion penetrates the solder resist layer and is connected to the second conductor pad.
請求項1記載の配線基板であって、前記突起は前記ソルダーレジスト層の前記上面の上に形成されている。 2. The wiring board according to claim 1, wherein the protrusion is formed on the upper surface of the solder resist layer. 請求項1記載の配線基板であって、さらに、前記金属バンプの前記端面上に形成されていて前記電極と前記金属バンプとを接続する接続層を含み、
前記突起は、前記金属バンプを構成する金属と同じ金属によって形成されているベース部と、前記ベース部上に形成されていて前記接続層よりも高い融点を有する表面部と、を含んでいる。
The wiring board according to claim 1, further comprising a connection layer formed on the end surface of the metal bump and connecting the electrode and the metal bump,
The protrusion includes a base portion made of the same metal as the metal that constitutes the metal bump, and a surface portion formed on the base portion and having a higher melting point than the connection layer.
請求項8記載の配線基板であって、前記ソルダーレジスト層の前記上面からの高さに関して、前記ベース部における前記表面部側の表面は、前記金属バンプの前記端面と略同じである。 9. The wiring board according to claim 8, with respect to the height of the solder resist layer from the top surface, a surface of the base portion on the surface portion side is approximately the same as the end surface of the metal bump.
JP2022092997A 2022-06-08 2022-06-08 wiring board Pending JP2023179985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022092997A JP2023179985A (en) 2022-06-08 2022-06-08 wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022092997A JP2023179985A (en) 2022-06-08 2022-06-08 wiring board

Publications (1)

Publication Number Publication Date
JP2023179985A true JP2023179985A (en) 2023-12-20

Family

ID=89235770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022092997A Pending JP2023179985A (en) 2022-06-08 2022-06-08 wiring board

Country Status (1)

Country Link
JP (1) JP2023179985A (en)

Similar Documents

Publication Publication Date Title
JP7074409B2 (en) Built-in element type printed circuit board
JP2008160160A (en) Wiring board and semiconductor device
US9510450B2 (en) Printed wiring board and method for manufacturing the same
KR20140044034A (en) The printed circuit board and the method for manufacturing the same
JP5106197B2 (en) Semiconductor device and manufacturing method thereof
US10879188B2 (en) Wiring substrate
JP2018082084A (en) Printed circuit board and manufacturing method thereof
JPWO2011062252A1 (en) Manufacturing method of component built-in module and component built-in module
CN107770946B (en) Printed wiring board and method for manufacturing the same
KR101300318B1 (en) Printed circuit board and method of manufacturing a printed circuit board
JP2023179985A (en) wiring board
JP2015195308A (en) Printed wiring board and manufacturing method thereof
JP2009212160A (en) Wiring board and manufacturing method therefor
JP2005129899A (en) Wiring board and semiconductor device
TWI489919B (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
JP2016100352A (en) Printed wiring board and manufacturing method of the same
US12027451B2 (en) Wiring substrate
JP2015103760A (en) Chip capacitor mounting method, method of manufacturing wiring board with chip capacitor using the same, and wiring board with chip capacitor connection pad
US20230070624A1 (en) Wiring substrate
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
TWI420989B (en) Printed circuit board and method of manufacturing the same
JP2023087329A (en) wiring board
JP2024061418A (en) Wiring Board
WO2019229956A1 (en) Layered body and production method therefor
JP2021168349A (en) Component built-in wiring board