JP2023179985A - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP2023179985A JP2023179985A JP2022092997A JP2022092997A JP2023179985A JP 2023179985 A JP2023179985 A JP 2023179985A JP 2022092997 A JP2022092997 A JP 2022092997A JP 2022092997 A JP2022092997 A JP 2022092997A JP 2023179985 A JP2023179985 A JP 2023179985A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- protrusion
- metal
- metal bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 191
- 239000002184 metal Substances 0.000 claims abstract description 191
- 239000004020 conductor Substances 0.000 claims abstract description 95
- 229910000679 solder Inorganic materials 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims description 351
- 239000000463 material Substances 0.000 claims description 51
- 239000011247 coating layer Substances 0.000 claims description 14
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 abstract description 5
- 230000007547 defect Effects 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000011162 core material Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001152 Bi alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000000816 ethylene group Chemical group [H]C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は配線基板に関する。 The present invention relates to a wiring board.
特許文献1には、半導体チップの実装に用いられるメタルポストを備えた基板が開示されている。メタルポストはソルダーレジスト層の上部に突出しており、メタルポストの側面及び上面にはソルダバンプが形成されている。
特許文献1に開示の基板では、半導体チップの実装時に、メタルポスト上で溶融したソルダバンプがメタルポストの周囲に広がり、隣接するメタルポストの上面又は側面のソルダバンプと接触して短絡不良を生じさせることがある。
In the substrate disclosed in
本発明の配線基板は、絶縁層と、前記絶縁層の表面に形成されている第1導体パッドと、前記表面の上に形成されていて、前記絶縁層と反対方向を向く上面を有するソルダーレジスト層と、前記第1導体パッドに接続されていて、前記ソルダーレジスト層を貫いて前記上面から突出する金属バンプと、を含んでいる。そして、前記金属バンプは、前記ソルダーレジスト層からの突出部側に、前記配線基板に搭載される部品の電極との接続面である端面を有しており、前記配線基板は、さらに、前記ソルダーレジスト層の前記上面から突出していて、前記金属バンプの前記端面と前記電極との所定の間隔を下回る近接を防ぐ突起を含んでいる。 The wiring board of the present invention includes an insulating layer, a first conductor pad formed on the surface of the insulating layer, and a solder resist formed on the surface and having an upper surface facing in a direction opposite to the insulating layer. a metal bump connected to the first conductive pad and protruding from the top surface through the solder resist layer. The metal bump has an end surface, which is a connection surface with an electrode of a component mounted on the wiring board, on a protrusion side from the solder resist layer, and the wiring board further includes a The resist layer includes a protrusion that protrudes from the upper surface of the resist layer and prevents the end surface of the metal bump and the electrode from coming closer to each other than a predetermined distance.
本発明の実施形態によれば、配線基板に搭載される部品の電極間の短絡不良が抑制されると考えられる。 According to the embodiments of the present invention, it is thought that short-circuit failures between electrodes of components mounted on a wiring board are suppressed.
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、本実施形態の配線基板の一例である配線基板1の断面図が示されている。なお、配線基板1は本実施形態の配線基板の一例に過ぎない。例えば、本実施形態の配線基板の積層構造、並びに、本実施形態の配線基板に含まれる導体層及び絶縁層それぞれの数は、図1の配線基板1の積層構造、及び配線基板1に含まれる導体層及び絶縁層それぞれの数に限定されない。また、以下の説明で参照される各図面では、開示される実施形態が理解され易いように特定の部分が拡大して描かれていることがあり、大きさや長さに関して、各構成要素が互いの間の正確な比率で描かれていない場合がある。
A wiring board according to an embodiment of the present invention will be explained with reference to the drawings. FIG. 1 shows a cross-sectional view of a
図1に示されるように、配線基板1は、コア基板10と、コア基板10におけるその厚さ方向と直交する2つの主面(第1面10a及び第2面10b)それぞれに積層されている絶縁層及び導体層を含んでいる。具体的には、配線基板1は、コア基板10の第1面10a上に積層されている絶縁層21、絶縁層21上に形成されている導体層31、絶縁層21及び導体層31の上に積層されている絶縁層22(第1絶縁層)、及び、絶縁層22上に形成されている導体層32(第1導体層)を含んでいる。図1の配線基板1は、さらに、コア基板10の第2面10b上に交互に積層されている2つの絶縁層23及び2つの導体層33を含んでいる。絶縁層21~23それぞれには、絶縁層21~23それぞれを挟む導体層同士を接続するビア導体20が形成されている。
As shown in FIG. 1, the
コア基板10は、絶縁層11と、絶縁層11の両面それぞれに形成されている導体層12と、絶縁層11を貫通してその両面の導体層12同士を接続する筒状のスルーホール導体13と、を含んでいる。スルーホール導体13の内部は、エポキシ樹脂などで形成される充填体14で充填されている。
The
配線基板1は、絶縁層22の表面22aに形成されている第1導体パッド321を含んでいる。図1の例の配線基板1は、さらに、絶縁層22の表面22aに形成されている第2導体パッド322を含んでいる。第1導体パッド321及び第2導体パッド322は導体層32に含まれている。第1導体パッド321及び第2導体パッド322は、いずれも、図1の例のように絶縁層22の表面22aの上に形成されずに、表面22aにその一部を露出させて絶縁層22内に埋め込まれていてもよい。
The
配線基板1は、さらに、絶縁層22の表面22aの上に形成されているソルダーレジスト層4を含んでいる。ソルダーレジスト層4は、絶縁層22と反対方向を向く上面4aを有している。ソルダーレジスト層4は絶縁層22及び導体層32を覆っている。図1の例の配線基板1は、さらに、絶縁層23及び導体層33を覆うソルダーレジスト層41を含んでいる。
なお、実施形態の配線基板の説明では、配線基板1の厚さ方向において、絶縁層11から遠い側は、「上側」、「外側」、又は、単に「上」若しくは「外」とも称される。一方、配線基板1の厚さ方向において、絶縁層11に近い側は、「下側」、「内側」、又は単に「下」若しくは「内」とも称される。また、実施形態の配線基板の各構成要素において絶縁層11と反対側を向く表面は「上面」とも称され、絶縁層11側を向く表面は「下面」とも称される。なお、配線基板1の厚さ方向は、単に「Z方向」とも称される。
In the description of the wiring board of the embodiment, the side far from the
配線基板1は、さらに、金属バンプ5を含んでいる。図1の例の配線基板1は、複数の金属バンプ5を含んでいる。各金属バンプ5は、第1導体パッド321の上に形成されていて第1導体パッド321に接続されている。金属バンプ5は、ソルダーレジスト層4を貫いてその上面4aから突出している。金属バンプ5は、そのようにソルダーレジスト層4から突出する突出部側に、その突出部側の先端面として端面5aを有している。端面5aは、配線基板1に搭載される部品Eの電極E1との接続面である。すなわち、図1の例の配線基板1には、その使用時に部品Eが搭載される。金属バンプ5は、部品Eが備える電極E1と電気的及び機械的に接続される。金属バンプ5は導電性を有している。従って、第1導体パッド321及び導体層32は、金属バンプ5を介して部品Eの電極E1と電気的に接続される。実施形態の配線基板1では、金属バンプ5が備えられているので、部品Eのような搭載部品の電極間の短絡が抑制される。そして実施形態の配線基板1では、単に導電性バンプを備える従来の配線基板と比べて、後述されるように短絡不良が一層抑制される。
図1の例では、配線基板1は、さらに、金属バンプ5の端面5a上に形成されている接続層7を含んでいる。接続層7によって、部品Eの電極E1と金属バンプ5とが電気的に接続され、好ましくは、機械的にも接続される。接続層7は、このように、電極E1と金属バンプ5とを少なくとも電気的に接続することが可能な任意の材料で形成され得る。接続層7は、例えば、配線基板1への部品Eの搭載時に一旦溶融してその後固化することによって電極E1と金属バンプ5とを接続する。接続層7は、一例として、はんだなどの任意の材料からなるろう材によって形成される。接続層7を形成するはんだは、例えばすずを主成分として含むと共に、銀、銅、ビスマス、亜鉛、及び/又はインジウムなどを含んでいてもよく、略すずだけを含んでいてもよい。接続層7は、例えば、これらはんだを構成する金属を含む電解めっき膜である。接続層7は、これらはんだが溶融状態から固化したはんだの固化体であってもよい。
In the example of FIG. 1, the
なお、配線基板1は必ずしも接続層7を含まない。その代わりに、接続層7と同様の接続層(例えば図1に例示の接続層7を上下反転した断面形状を有する接続層)が部品Eの電極E1に設けられていてもよい。或いは、配線基板1への部品Eの搭載時に、接続層7の材料として前述したはんだなどの接合材が、金属バンプ5の端面5a上に供給されてもよい。
Note that the
本実施形態の配線基板1は、さらに、ソルダーレジスト層4の上面4aから突出する突起6を含んでいる。突起6によって、配線基板1に部品Eが搭載されるときに金属バンプ5の端面5aと部品Eの電極E1との所定の間隔を下回る近接が防がれる。突起6は、そのように所定の間隔を下回って端面5aと電極E1とが近づくような部品Eと金属バンプ5との近接を防ぎ得るように形成されている。例えば、突起6は、部品Eと当接することによって、金属バンプ5の端面5aと部品Eの電極E1との所定の間隔を下回る近接を防止する。従って、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、所定の間隔を下回って端面5aと電極E1とが近づくほど金属バンプ5に近接する部品Eと当接するような高さを有し得る。
The
金属バンプ5の端面5aと部品Eの電極E1との「所定の間隔」は、接続層7のような金属バンプ5と電極E1との接続材の体積(V)及び端面5aの面積(S)に応じて任意に選択され得る。例えば、「所定の間隔」は、(0.5×V/S)以上、(1.5×V/S)であり得、(0.8×V/S)以上、(1.2×V/S)であってもよい。以下では、端面5aと電極E1との「所定の間隔を下回る近接」は、単に「過度な近接」とも称される。
The "predetermined interval" between the
金属バンプ5の端面5aと部品Eの電極E1との過度な近接を防ぐ突起6は、少なくとも、ソルダーレジスト層4の上面4aと部品Eとの間に隙間を空けて部品Eを支持する。すなわち、突起6は、配線基板1において、ソルダーレジスト層4の上面4aよりもさらに上方のZ方向における所定の位置で部品Eを支持する支持体であり得る。また突起6は、配線基板1において、部品Eとソルダーレジスト層4の上面4aとの間に所定の隙間を確保するスペーサでもあり得る。
The
このように、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接を防ぐ突起6を含む配線基板1では、電極E1が端面5aに近付き過ぎることが防止され、電極E1と端面5aとの間に適度な大きさの隙間が確保され得る。そのため、接続層7のような電極E1と金属バンプ5との接続材が、部品Eの電極E1と端面5aとに挟まれた領域内に留まり切れずにその周囲に過剰にはみ出すことを抑制することができる。すなわち、電極E1と端面5aとに挟まれた領域からZ方向と交差する方向への接続層7のような導電性の接続材の過剰な広がりを抑制することができる。従って、隣接する電極E1同士の短絡、及び/又は、隣接する金属バンプ5同士、延いては隣接する第1導体パッド321同士の短絡を防止することができる。
In this way, in the
配線基板1のように部品との接続用の導電性バンプを備える配線基板に部品が搭載される場合、接続層7のような接続材の量が適正な範囲よりも少ないと、部品の電極と配線基板内の導電体とが電気的に接続されないオープン不良が発生する。接続材の量の適正範囲は、配線基板の反りや、導電性バンプの側面への溶融状態の接続材の回り込み具合のばらつきなどによって容易に変動する。また、複数の導電性バンプが形成されている場合、導電性バンプ間の高さのばらつきによって、接続材の量の適正範囲が導電性バンプ毎に変動する。そのため、オープン不良を防ぐべく、適正範囲の中央値よりも多くの量の接続材を供給することが好ましいことがある。しかしながら、部品の搭載時の諸所の条件によって配線基板内の導電体と部品の電極との間隔が過度に近接してしまうと、接続材の量が相対的に適正範囲を超えてしまって、部品の隣接電極同士の短絡不良が発生することがある。
When components are mounted on a wiring board that includes conductive bumps for connection to components, such as
この点に関し、本実施形態では、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接を防ぐ突起6が設けられているので、電極E1、金属バンプ5、及び/又は第1導体パッド321における短絡を抑制することができる。そして、そのように短絡不良が抑制されるので、短絡不良に関する低いリスクの下で、電極E1と金属バンプ5との接続材の量を増やすことができる。従って、配線基板1では、電極E1などに関する短絡不良が抑制されると共に、電極E1と金属バンプ5とのオープン不良も抑制され得る。
Regarding this point, in this embodiment, since the
図2には、図1の接続層7のような金属バンプ5と部品Eの電極E1との接続材からなる層の厚さtと、金属バンプ5の端面5aと電極E1のようにその接続材によって互いに接続される部品及び配線基板それぞれの接続部同士の間隔gとの関係の一例が示されている。図2において直線L1は、X軸に示される厚さtそれぞれに対する、短絡不良が発生し難い間隔gの下限を示し、直線L2は、X軸に示される厚さtそれぞれに対する、オープン不良が発生し難い間隔gの上限を示している。すなわち、各X軸座標における直線L1から直線L2までの範囲が、そのX軸座標が示す厚さtにおいて短絡不良もオープン不良も生じ難い間隔gの適正範囲を示している。換言すると、各Y軸座標における直線L2から直線L1までの範囲が、そのY軸座標が示す間隔gにおいてオープン不良も短絡不良も生じ難い、接続材の層の厚さtの適正範囲を示している。図2に示されるように、間隔gの適正範囲は、接続材の層の厚さtが大きくなるほど、すなわち接続材の量が多くなるほど広がっている。
FIG. 2 shows the thickness t of a layer made of a connecting material between the
前述したように、本実施形態では、突起6によって短絡不良が抑制されるので、金属バンプ5と部品Eの電極E1との接続材の量を増やすことができる。図2の例示のように、接続材の量が多いと、その接続材によって接続される接続部同士の間隔の適正範囲が広まることがある。そのため本実施形態では、例えば接続層7の厚さを厚くして金属バンプ5と部品Eの電極E1との接続材の量を多くすることによって、金属バンプ5の端面5aと電極E1との間隔の適正範囲を広げることができると考えられる。すなわち金属バンプ5の端面5aと電極E1との間隔は部品Eの搭載毎にばらつき得るが、そのばらつきの許容範囲を広げ得ることがある。従って、電極E1や金属バンプ5などに関する短絡不良や、電極E1と金属バンプ5との間のオープン不良を少なくし得ることがある。
As described above, in this embodiment, the
また本実施形態では、前述したように、部品Eの電極E1と金属バンプ5の端面5aとの過度な近接が突起6によって防がれるので、接続層7の厚さに関して工程能力を向上させ得ることがある。この点が、引き続き図2を参照して説明される。一例として、突起6が無い場合に、図2に示されるΔg0の幅で部品Eの電極E1と金属バンプ5の端面5aとの間隔gがばらつき、同図に示される厚さT0を目標値(設計値)として接続層7が形成される状況が仮定される。その場合、間隔gが大きい方にばらついてもオープン不良が発生せず、一方間隔gが小さい方にばらついても短絡不良が生じないように、接続層7の厚さtは、厚さT01からT02の範囲で管理される必要がある。
Furthermore, in this embodiment, as described above, the
このような状況に、突起6を含む本実施形態が適用されると、先ず、短絡不良が抑制されるので、接続層7の厚さが厚くされ得る。一例として、厚さT1を有するように接続層7が形成され得る。その場合、短絡不良もオープン不良も生じ難い間隔gの適正範囲(直線L1から直線L2までのY軸方向の距離)が、厚さT0に対する適正範囲から、厚さT1に対する適正範囲(間隔G11~間隔G12)まで拡大する。この場合、例えば、間隔G13を下回る電極E1と端面5aとの近接を防ぎ得る高さを有する突起6が設けられる。なお、間隔G13は、適正範囲の下限である間隔G11に対して大きい方向に適切なマージンを有する間隔であり得る。
When this embodiment including the
一方、電極E1と端面5aとの間隔gのばらつきは、小さい方向へのばらつきが突起6によって防がれるので、低減されると考えられる。従って、仮にそのばらつき幅がΔg1であれば、接続層7の厚さtは、間隔gが大きい方にばらついてもオープン不良が発生せず、間隔G13においても短絡不良が生じない範囲である、厚さT11からT12の範囲で管理され得る。すなわち、本実施形態によれば、接続層7の厚さに関して求められる管理幅を広くすることができ、もって接続層7の厚さに関する工程能力を向上させ得ることがある。
On the other hand, it is considered that variations in the distance g between the electrode E1 and the
引き続き、図1を参照すると共に、図3及び図4を参照して、配線基板1の全体構造及び各部の構造が説明される。図3には、図1に示される配線基板1のIII部の拡大図が示されており、図4には、配線基板1の平面図が示されている。引き続き参照される図1は、図4に示されるI-I線での配線基板1の断面図である。なお、図3において部品Eは、配線基板1への部品Eの例示的な固定位置に描かれている。例えば、接続層7の溶融と再硬化とを経て、図3に示される位置で部品Eが配線基板1に固定される。
Subsequently, the overall structure and the structure of each part of the
配線基板1を構成する絶縁層11及び絶縁層21~23は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの熱硬化性の絶縁性樹脂を用いて形成され得る。絶縁層11及び絶縁層21~23は、それぞれ、フッ素樹脂、液晶ポリマー(LCP)、フッ化エチレン(PTFE)樹脂、ポリエステル(PE)樹脂、及び変性ポリイミド(MPI)樹脂のような熱可塑性の絶縁性樹脂を用いて形成されていてもよい。図1の例では、絶縁層11は、例えばガラス繊維やアラミド繊維などで構成される補強材(芯材)11aを含んでいる。絶縁層21~23も、絶縁層11が含む補強材11aのような補強材を含んでいてもよい。各絶縁層は、さらに、シリカ又はアルミナなどの無機フィラーを含んでいてもよい。
The insulating
ソルダーレジスト層4、41は、それぞれ、例えば感光性のエポキシ樹脂やポリイミド樹脂(PI樹脂)などで形成されている。なお、絶縁層11、21~23、及びソルダーレジスト層4、41の材料としてここに示される各樹脂は、各絶縁層及び各ソルダーレジスト層を形成し得る材料の例示に過ぎない。各絶縁層及び各ソルダーレジスト層は、配線基板1に含まれる導体層間の絶縁性や、それら各導体層と外部の導電体との間の絶縁性を提供し得る任意の材料で形成され得る。
The solder resist
導体層12及び導体層31~33、スルーホール導体13、並びにビア導体20は、銅又はニッケルなどの任意の金属を用いて形成される。導体層12及び導体層31~33、スルーホール導体13、並びにビア導体20は、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。図1の例では、導体層12は、これら金属箔や金属膜によって構成される多層構造を有している。導体層31~33、スルーホール導体13、及びビア導体20も、図1では単層構造で示されているが、2以上の金属層を含む多層構造を有し得る。導体層12及び導体層31~33は、それぞれ任意の導体パターンを含み得る。前述したように、導体層32は第1導体パッド321及び第2導体パッド322を含んでいる。
The
図1の例の配線基板1において、第1導体パッド321上に形成されている金属バンプ5は、ソルダーレジスト層4に形成されている貫通孔4bを通って上面4aから突出している。すなわち、貫通孔4bが第1導体パッド321上に設けられており、貫通孔4bによって、第1導体パッド321の上面の少なくとも一部がソルダーレジスト層4から露出されている。そして、その露出部分に金属バンプ5が形成されており、貫通孔4bの内部が金属バンプ5で充填されている。金属バンプ5は、図3に示されるように、第1導体パッド321上、貫通孔4bの内部に露出するソルダーレジスト層4の内壁面上、及びソルダーレジスト層4の上面4a上に形成されている下地層52と、下地層52上に形成されている本体層53とを含んでいる。
In the
突起6は、図1に示されるように、絶縁層22と反対方向を向く表面6aを有している。部品Eは、接続層7の厚さ次第で、表面6aの上に載置されることがある。また、部品Eは、接続層7の溶融時に表面6aの上に載置されることがある。部品Eと表面6aとの当接によって、金属バンプ5の端面5aと部品Eの電極E1との過度な近接が防止されることがある。図1及び図3の例の突起6は、平坦な表面6aを有している。突起6が平坦な表面6aを有しているので、部品Eが適切な体勢で、例えば配線基板1に対して顕著に傾かずに、安定して搭載されることがある。なお、突起6の表面6aに関して「平坦」は、表面6aが、表面6aの幅の20%以上の高さで、絶縁層22と反対方向に向かって湾曲していないことを意味している。ここで表面6aの「幅」は、表面6aの外周上の最も離れた2点間の距離である。
The
図1及び図3の例において、突起6は、ソルダーレジスト層4の上面4aから、ソルダーレジスト層4を貫いて第2導体パッド322と接続されていている。すなわち、図1及び図3の例において突起6は、第2導体パッド322上に形成されている。突起6は、ソルダーレジスト層4に形成されている貫通孔4cを通ってソルダーレジスト層4の上面4aから突出している。すなわち、貫通孔4cが第2導体パッド322上に設けられており、貫通孔4cによって第2導体パッド322の上面の少なくとも一部がソルダーレジスト層4から露出されている。そして、その露出部分上に突起6が形成されており、貫通孔4cの内部が突起6の一部で充填されている。突起6は、図3に示されるように、第2導体パッド322上、貫通孔4cの内部に露出するソルダーレジスト層4の内壁面上、及びソルダーレジスト層4の上面4a上に形成されている下地層62と、下地層62上に形成されている本体層63とを含んでいる。
In the example of FIGS. 1 and 3, the
金属バンプ5の下地層52及び本体層53は、導体層31~33などと同様に、銅又はニッケルなどの任意の金属を用いて形成される。図3の例では、突起6の下地層62及び本体層63も、銅又はニッケルなどの任意の金属を用いて形成されている。金属バンプ5の下地層52及び突起6の下地層62は、例えば銅やニッケルなどの金属からなる無電解めっき膜、又はこれら金属の合金からなるスパッタリング膜であり得る。また、金属バンプ5の本体層53及び突起6の本体層63は、例えば、下地層52及び下地層62を含む金属膜を給電層として用いる電解めっきによって形成された電解めっき膜であり得る。なお、突起6を形成する材料は、少なくとも部品Eの自重によって変形しない程度の剛性を有するものであればよく、銅やニッケルなどの金属に限定されない。
The
図3などに例示の金属バンプ5は、さらに、被覆層51(第1被覆層)を含んでいる。被覆層51は、本体層53の上に形成されていて本体層53の上面を覆っている。図3などの例では、被覆層51の上面が金属バンプ5の端面5aを構成している。同様に、図3などに例示の突起6は、さらに、被覆層61(第2被覆層)を含んでいる。被覆層61は、本体層63の上に形成されていて本体層63の上面を覆っている。図3などの例では、被覆層61の上面が、突起6における絶縁層22(図1参照)と反対方向を向く表面6aを構成している。被覆層51及び被覆層61は、例えば、本体層53及び本体層63と同様に、下地層52及び下地層62を含む金属膜を給電層として用いる電解めっきによって形成された電解めっき膜であり得る。しかし、被覆層51及び被覆層61は、電解めっき膜に限定されず、例えば、無電解めっき膜であってもよく、スパッタリング膜であってもよい。
The
被覆層51及び被覆層61それぞれを構成する材料としては、ニッケルや金が例示される。被覆層51と被覆層61は、異なる材料で形成されていてもよいが、同じ材料で形成されていてもよい。被覆層51の形成と被覆層61の形成に同じ材料を用いることにより、被覆層51と被覆層61とを効率よく形成し得ることがある。被覆層51及び被覆層61によって、例えば銅で形成される、本体層53及び/又は本体層63の腐食の進行を鈍化させ得ることがある。また、被覆層51によって、本体層53への接続層7の構成材料の拡散を妨げ得ることがある。しかし、被覆層51及び被覆層61の材料は、ニッケル及び金だけに限定されず、本体層53、本体層63、及び/又は接続層7に、好ましくは何らかの有益な作用を及ぼし得る任意の材料が用いられる。
Examples of materials constituting the
金属バンプ5の上に接続層7が設けられる図3の例では、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、接続層7における金属バンプ5と反対方向を向く表面7aよりも低い。表面7aがソルダーレジスト層4と反対方向に向かって凸となるように湾曲している図3の例では、ソルダーレジスト層4の上面4aからの高さに関して、突起6は少なくとも表面7aの頭頂部よりも低い。ソルダーレジスト層4の上面4aに対する突起6の高さH6が上面4aからの接続層7の表面7aの高さH7よりも小さいので、接続層7と部品Eの電極E1とを略確実に接触させることができる。
In the example of FIG. 3 in which the
さらに、図3の例では、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aよりも高い。ソルダーレジスト層4の上面4aに対する突起6の高さH6が上面4aからの金属バンプ5の端面5aの高さH5よりも大きいので、端面5aと部品Eの電極E1との間に、適度な大きさの隙間が確保され易い。例えば、図3の例のように、部品Eにおいて突起6と当接する下面Eaから電極E1が突出している場合でも、端面5aと電極E1との間に、適度な大きさの隙間を確保できることがある。
Furthermore, in the example of FIG. 3, the height of the
なお、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、接続層7の表面7aと同じ又は高くてもよい。例えば、電極E1が部品Eの下面Eaから大きく突出している場合は、突起6が接続層7の表面7aより高くても、電極E1と接続層7又は金属バンプ5とが接触し得ることがある。また、突起6は、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aと同じ又は低くてもよい。例えば、電極E1の接続面が部品Eの下面Eaよりも凹んでいる場合は、突起6が金属バンプ5の端面5aより低くても、端面5aと電極E1との間に適度な大きさの隙間を確保できることがある。或いは、部品Eの下面Eaにおける突起6との当接部が、その周囲の下面Ea又は電極E1の表面面よりも突出している場合は、端面5aと電極E1との間に適度な大きさの隙間を確保できることがある。
Note that the height of the
このように、ソルダーレジスト層4の上面4aに対する突起6の高さH6は任意に選択される。しかし、前述したように、突起6の高さH6が、接続層7の表面7aの高さH7よりも小さく、且つ、金属バンプ5の端面5aの高さH5よりも大きいと、部品Eの実装におけるオープン不良や短絡不良の抑制に関して好ましいことがある。突起6の高さH6が金属バンプ5の端面5aの高さH5よりも大きく、且つ接続層7の高さH7よりも小さい場合の高さH6と高さH5との差は、例えば、接続層7の厚さT7の30%以上、70%以下である。オープン不良及び短絡不良のいずれも生じ難いことがある。
In this way, the height H6 of the
図4に示されるように、図1の例の配線基板1は、複数の金属バンプ5によって構成される一群の金属バンプ50を含んでいる。一群の金属バンプ50の上に部品E(図1参照)が搭載される。図4の例において、配線基板1は複数の突起6を含んでいる。複数の突起6は、それぞれ金属バンプ5に隣接して設けられていて、全体として、一群の金属バンプ50を囲んでいる。そのため、図4の例の配線基板1では、部品Eが、顕著な傾きなく安定して載置されると考えられる。また、金属バンプ5と部品Eの電極E1(図1参照)との間の領域からその周囲への接続層7のような接続材の広がりが、各金属バンプ5間で均等に抑制され易いと考えられる。このように、配線基板1は複数の突起6を含んでいてもよく、複数の突起6は、全体として、1以上の金属バンプ5を平面視で囲んでいてもよい。なお「平面視」は、実施形態の配線基板をその厚さ方向と平行な視線で見ることを意味している。
As shown in FIG. 4, the
なお、配線基板1に含まれる複数の突起6は、図4の例にように金属バンプ5を囲んでいなくてもよく、例えば、実施形態の配線基板1は、1以上の金属バンプ5を挟む位置にそれぞれが配置された2つの突起6を含んでいてもよい。例えば、図4の例のように一群の金属バンプ50がマトリクス状の配置で設けられている場合、一群の金属バンプ50によって構成されるマトリクスの1つ又は2つの対角線上に、一群の金属バンプ50を挟む1組の突起6が設けられていてもよい。
Note that the plurality of
図5A及び図5Bには、本実施形態の配線基板1における突起の他の例である突起6α及び突起6βがそれぞれ示されている。
5A and 5B respectively show a protrusion 6α and a protrusion 6β, which are other examples of protrusions on the
図5Aの例の突起6αは、その全体がソルダーレジスト層4の上面4aの上に形成されている。すなわち、図5Aの例の突起6αは、ソルダーレジスト層4を貫通する部分を有していない。また、突起6αは、図3の例の突起6のような下地層62、本体層63、及び被覆層61を含む多層構造を有さず、全体として一体の構造を有している。突起6αは、任意の方法でソルダーレジスト層4の上面4a上に設けられ得る。例えば、突起6αは、金属バンプ5の形成とは別に形成され、適切な接着剤を用いて、形成済みのソルダーレジスト層4の上面4aに貼り付けられてもよい。
The entire protrusion 6α in the example of FIG. 5A is formed on the
また突起6αを形成する材料は、多様な素材から選択され得る。例えば金属バンプ5を構成する材料と異なる材料で突起6αが形成されていてもよい。突起6αは、例えば、ステンレスやアルミニウムなどの金属(導電体)、エポキシ樹脂やフェノール樹脂などの樹脂(有機絶縁体)、又はアルミナなどのセラミックス(無機絶縁体)によって形成されていてもよい。
Further, the material forming the protrusion 6α may be selected from various materials. For example, the protrusion 6α may be formed of a material different from the material constituting the
図5Bの突起6βは、図3の例の突起6と同様に、第2導体パッド322の上に形成されていて第2導体パッド322に接続されており、突起6と同様に、下地層62、本体層63、及び被覆層61を含んでいる。そして図5Bの例の突起6βは、これら下地層62、本体層63、及び被覆層61を含むベース部6bと、ベース部6b上に形成されている表面部6cと、を含んでいる。図5Bの例において下地層62、本体層63、及び被覆層61を含むベース部6bは、下地層52、本体層53、及び被覆層51を含む金属バンプ5を構成する金属と同じ金属によって形成されている。そのため、ベース部6bは、金属バンプ5の形成方法と同じ形成方法で、金属バンプ5の形成と同時に形成され得る。
The protrusion 6β in FIG. 5B is formed on the
さらに、突起6βが含むベース部6bにおける表面部6c側の表面6baは、ソルダーレジスト層4の上面4aからの高さに関して、金属バンプ5の端面5aと略同じである。すなわち、ソルダーレジスト層4の上面4aに対するベース部6bの高さは、上面4aからの金属バンプ5の端面5aの高さと略同じである。図5Bの例では、第2導体パッド322の上面からのベース部6bの表面6baの高さは、第1導体パッド321の上面からの金属バンプ5の端面5aの高さと略同じである。さらに、第2導体パッド322の上面からの突起6βの本体層63の上面の高さは、第1導体パッド321の上面からの金属バンプ5の本体層53の上面の高さと略同じである。従って、本体層53及び本体層63を、互いに略同じ時間で、前述したように電解めっきによって形成できることがある。また、金属バンプ5の被覆層51及び突起6βの被覆層61を、互いに略同じ時間で、電解めっきによって形成できることがある。従って、効率良く配線基板1が製造されると考えられる。
Furthermore, the surface 6ba of the
図5Bの例の突起6βの表面部6cは、金属バンプ5の端面5a上に形成されている接続層7の構成材料が有する融点よりも高い融点を有している。表面部6cが接続層7よりも高い融点を有しているので、配線基板1への部品E(図1参照)の搭載時に接続層7が溶融している間も、固体状態の表面部6cを含む突起6βによって、部品Eの電極E1(図1参照)と金属バンプ5との過度な近接が防止され得る。表面部6cの材料としては、所謂高融点はんだに分類されるはんだが例示される。例えば表面部6cは、金、すず、アンチモン、ビスマス、及び亜鉛などの合金によって形成される。
The
図5Bの例において、突起6βの表面部6cの表面6caは、ベース部6bと反対方向に向かって凸となるように湾曲している。しかし、表面6caは、図3の例の突起6の表面6aのように平坦であってもよい。また、図5Bの例において、ソルダーレジスト層4の上面4aからの表面6caの頭頂部の高さは、上面4aからの接続層7の表面7aの頭頂部の高さと略同じである。しかし、ソルダーレジスト層4の上面4aからの表面6caの高さは、図5Bの例に限定されず、例えば、上面4aからの接続層7の表面7aの高さよりも小さく、且つ、上面4aからの金属バンプ5の端面5aの高さよりも大きくてもよい。オープン不良及び短絡不良のいずれも生じ難いことがある。
In the example of FIG. 5B, the surface 6ca of the
図6A~図6Fを参照して、図1に示される配線基板1が製造される場合を例に、実施形態の配線基板を製造する方法が説明される。先ず、図6Aに示されるように、コア基板10が用意され、コア基板10の第1面10a側に、絶縁層21、導体層31、絶縁層22、及び導体層32が形成される。コア基板10の第2面10b側には、絶縁層23と導体層33とを交互に形成することによって2組の絶縁層23及び導体層33が形成される。
With reference to FIGS. 6A to 6F, a method for manufacturing the wiring board according to the embodiment will be described, taking as an example the case where the
コア基板10の用意では、例えば、絶縁層11を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層12が絶縁層11の両面に形成されると共に、スルーホール導体13が絶縁層11内に形成される。スルーホール導体13の空洞部は、エポキシ樹脂などを注入することによって充填体14で充填される。図6Aの例では、充填体14の両端を覆う金属膜が無電解めっき及び電解めっきによって形成されている。そのため、充填体14の両端を覆う金属膜を含む導体層12が絶縁層11の両面に形成されている。
In preparing the
絶縁層21~23は、それぞれ、例えば、フィルム状の絶縁性樹脂を熱圧着することによって形成される。導体層31~33は、それぞれ、例えばレーザー光の照射による絶縁層21、絶縁層22、又は絶縁層23への貫通孔の形成の後に、セミアディティブ法などの任意の方法を用いて形成される。導体層32には、第1導体パターン321及び第2導体パターン322が設けられる。絶縁層21~23に形成された貫通孔の内部には、導体層31~33の形成と共にビア導体20が形成される。
The insulating layers 21 to 23 are each formed, for example, by thermocompression bonding a film-like insulating resin. The conductor layers 31 to 33 are each formed using an arbitrary method such as a semi-additive method after forming through holes in the insulating
図6Bに示されるように、絶縁層22及び導体層32の上にソルダーレジスト層4が形成され、それぞれ外側の絶縁層23及び導体層33の上にソルダーレジスト層41が形成される。ソルダーレジスト層4には、第1導体パッド321を露出させる貫通孔4b、及び第2導体パッド322を露出させる貫通孔4cが形成される。ソルダーレジスト層41には、外側の導体層33の一部を露出させる貫通孔41aが形成されている。
As shown in FIG. 6B, a solder resist
ソルダーレジスト層4及びソルダーレジスト層41は、例えば、感光性を有するエポキシ樹脂やポリイミド樹脂などを含む樹脂膜を、スプレーコーティング、カーテンコーティング、又は積層などの方法で形成することによって形成される。そして、貫通孔4a~4cの形成位置に応じた適切なパターンを有する露光マスクを用いる露光、及び現像によって、貫通孔4a~4cが形成される。
The solder resist
図6Cから図6Fに示されるように、導体層32上に、金属バンプ5及び突起6(図6F参照)が形成される。なお、金属バンプ5及び突起6の形成と共に、図6Bに示される絶縁層23、導体層33、及びソルダーレジスト層41上で何の処理も行われない場合は、これら各層の露出部は、例えば、適切な材料からなる保護フィルム(図示せず)の貼着によって保護される。図6C~図6Fでは、絶縁層22よりも下側の部分の図示は省略されている。
As shown in FIGS. 6C to 6F,
図6Cに示されるように、先ず、ソルダーレジスト層4の上面4a、貫通孔4b、4cに露出するソルダーレジスト層4の壁面、貫通孔4bへの第1導体パッド321の露出面、及び貫通孔4cへの第2導体パッド322の露出面の全面に、金属膜562が形成される。例えば、無電解めっきやスパッタリングによって、銅やニッケルなどの適切な導電性を有する金属からなる金属膜562が形成される。金属膜562の一部が、後述されるように、金属バンプ5の下地層52及び突起6の下地層62(図6F参照)を構成する。
As shown in FIG. 6C, first, the
金属膜56上に、例えばドライフィルムレジストの積層によって、めっきレジストRが形成される。めっきレジストRには、金属バンプ5及び突起6(図6F参照)の形成位置に応じた適切なパターンを有する露光マスクを用いる露光、及び現像によって開口R1が形成される。
A plating resist R is formed on the metal film 56, for example, by laminating dry film resists. An opening R1 is formed in the plating resist R by exposure using an exposure mask having an appropriate pattern according to the formation positions of the
図6Dに示されるように、めっきレジストRの開口R1内に露出する金属膜562上に、金属膜563が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、銅やニッケルなどの適切な導電性を有する金属からなる金属膜563が形成される。各開口R1内の金属膜563が、後述されるように、金属バンプ5の本体層53及び突起6の本体層63(図6F参照)を構成する。
As shown in FIG. 6D, a
図6Dの例では、第2導体パッド322上の開口R1内には、第1導体パッド321上の開口R1内に形成される金属膜563よりも厚い金属膜563が形成されている。例えば、電解めっき時のめっき電流の密度の調整によって、第1導体パッド321上の開口R1内のめっき金属の析出速度と、第2導体パッド322上の開口R1内のめっき金属の析出速度が調整される。そうすることで、互いに厚さの異なる金属膜563が各開口R1内に形成され得る。或いは、第1金属膜321上の開口R1内への所望の厚さの金属膜563の形成完了後、適切な材料からなる保護フィルム(図示せず)などの貼着によって第1導体パッド321上の開口R1が塞がれてもよい。そして、第2導体パッド322上の開口R1内への金属膜563の形成が継続されてもよい。
In the example of FIG. 6D, a
図6Eに示されるように、各開口R1内の金属膜563の上にさらに金属膜561が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、ニッケルや金などの金属を含む金属膜561が形成される。金属膜561は、無電解めっきやスパッタリングで形成されてもよい。各開口R1内の金属膜561が、後述されるように、金属バンプ5の被覆層51及び突起6の被覆層61(図6F参照)を構成する。
As shown in FIG. 6E, a
第1導体パッド321上の金属膜561上にさらに金属膜564が形成される。例えば、金属膜562が給電層として用いられる電解めっきによって、すず、銀、銅、ビスマス、亜鉛、及び/又はインジウムなどの金属を含む金属膜564が形成される。金属膜564が、後述されるように、金属バンプ5の上に備えられる接続層7(図6F参照)を構成する。なお、金属膜564の形成時には、第2導体パッド322上の開口R1は、例えば、適切な材料からなる保護フィルム(図示せず)などの貼着によって塞がれる。
A
金属膜564の形成後、めっきレジストRが、適切な溶剤を用いて除去される。その後、めっきレジストRの除去による金属膜562の露出部分が、クイックエッチングなどによって除去される。
After forming the
その結果、図6Fに示されるように、互いに分離された金属バンプ5及び突起6が得られる。図6Fの例において、金属バンプ5は、第1導体パッド321及びソルダーレジスト層4に接する下地層52と、下地層52上に形成されていて貫通孔4bを充填する本体層53と、本体層53の上面を覆う被覆層51と、を含んでいる。被覆層51の上には接続層7が設けられている。また、図6Fの例において、突起6は、第2導体パッド322及びソルダーレジスト層4に接する下地層62と、下地層62上に形成されていて貫通孔4cを充填する本体層63と、本体層63の上面を覆う被覆層61と、を含んでいる。接続層7は、接続層7を構成する材料の融点を超える温度でのリフローなどの熱処理によって、その上面が金属バンプ5と反対方向に向かって凸となるように湾曲する形状に整形される。以上の工程を経ることによって、図1の例の配線基板1が完成する。
As a result, as shown in FIG. 6F,
なお、先に参照した図5Aの例の突起6αは、前述したように、任意の導電性材料や絶縁性材料で金属バンプ5とは別個に形成された、突起6αとなる部材を適切な接着剤を用いてソルダーレジスト層4の上面4aに貼り付けることによって形成され得る。
Incidentally, the protrusion 6α in the example of FIG. 5A referred to above is formed separately from the
図5Bの例の突起6βが形成される場合は、図6Dを参照して説明された方法と同様の方法で、めっきレジストRの各開口R1内に、略同じ厚さの金属膜563が形成される。その金属膜563の上に、図6Eを参照して説明された方法と同様の方法で金属膜561が形成される。そして、第2導体パッド322上の開口R1内の金属膜561上に、例えば金属膜562を給電層として用いる電解めっきによって、突起6βの表面部6c(図5B参照)が形成される。表面部6cは、表面部6cの構成材料の融点を超える高温リフローなどの熱処理によって、金属膜561と反対方向に向かって湾曲する形状を有する形状に整形されてもよい。その後、金属膜564が、図6Eを参照して説明されたように形成され、図6Fに示される接続層7の整形のためのリフローなどの熱処理が行われてもよい。或いは、突起6βの表面部6cは、金属膜564の形成後に形成されてもよい。そして、前述した高温リフローなどの熱処理によって、接続層7と突起6βの表面部6cとが同時に整形されてもよい。
When the protrusion 6β in the example of FIG. 5B is formed, a
また、図5Bの例の突起6βの表面部6cは、図7に例示の方法で形成されてもよい。すなわち、表面部6cは、金、すず、アンチモン、ビスマス、及び亜鉛などの、接続層7の融点よりも高い融点を有する合金を含む金属ボール6dを用いて形成されてもよい。図7の例では、図6Dを参照して説明された方法で、各開口R1内に互いに同じ厚さの金属層563が形成されている。さらに図6Dを参照して説明された方法による金属膜564の形成から金属膜562の露出部分の除去までの工程後の金属膜564の上に、開口M1を有するマスクMが載置される。マスクMは、開口M1が、突起6βのベース部6b上に位置するように位置づけられる。そして、ボールプレーサなどにより、ベース部6b上に金属ボール6dが載置される。その後、前述した高温リフローなどの熱処理によって金属ボール6dが溶融され、その後固化することによって、図5Bの例の表面部6cが形成される。金属ボール6dを用いることによって、表面部6cの体積のばらつきを小さくし得ることがある。従って、所望の高さを有する突起6bを容易に形成し得ることがある。
Further, the
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。例えば、実施形態の配線基板は、前述したように接続層7を備えていなくてもよい。接続層7の表面7aは平坦であってもよい。また、金属バンプ5は被覆層51を含まなくてもよく、突起6も被覆層61を含まなくてもよい。実施形態の配線基板は、コア基板10を含まない所謂コアレス基板であってもよい。また、実施形態の配線基板の金属バンプ上には、パッケージングされた、又はベアチップ状態の半導体集積回路装置などを始め、任意の電気部品が搭載され得る。
The wiring board of the embodiment is not limited to the structure illustrated in each drawing and the structure, shape, and material illustrated in this specification. For example, the wiring board of the embodiment may not include the
1 配線基板
11、21~23 絶縁層
22a 絶縁層22の表面
12、31~33 導体層
321 第1導体パッド
322 第2導体パッド
4、41 ソルダーレジスト層
4a 上面
5 金属バンプ
5a 端面
51 被覆層(第1被覆層)
6、6α、6β 突起
6a 表面
6b ベース部
6c 表面部
61 被覆層(第2被覆層)
7 接続層
7a 表面
E 部品
E1 電極
H5 ソルダーレジスト層の上面からの金属バンプの端面の高さ
H6 ソルダーレジスト層の上面に対する突起の高さ
H7 ソルダーレジスト層の上面からの接続層の表面の高さ
1 Wiring
6, 6α,
7
Claims (9)
前記絶縁層の表面に形成されている第1導体パッドと、
前記表面の上に形成されていて、前記絶縁層と反対方向を向く上面を有するソルダーレジスト層と、
前記第1導体パッドに接続されていて、前記ソルダーレジスト層を貫いて前記上面から突出する金属バンプと、
を含む配線基板であって、
前記金属バンプは、前記ソルダーレジスト層からの突出部側に、前記配線基板に搭載される部品の電極との接続面である端面を有しており、
前記配線基板は、さらに、前記ソルダーレジスト層の前記上面から突出していて、前記金属バンプの前記端面と前記電極との所定の間隔を下回る近接を防ぐ突起を含んでいる。 an insulating layer;
a first conductor pad formed on the surface of the insulating layer;
a solder resist layer formed on the surface and having an upper surface facing in a direction opposite to the insulating layer;
a metal bump connected to the first conductor pad and protruding from the upper surface through the solder resist layer;
A wiring board comprising:
The metal bump has an end surface on a protrusion side from the solder resist layer, which is a connection surface with an electrode of a component mounted on the wiring board,
The wiring board further includes a protrusion that protrudes from the upper surface of the solder resist layer and prevents the end surface of the metal bump and the electrode from coming closer to each other than a predetermined distance.
前記金属バンプは、前記端面を構成する第1被覆層を含んでおり、
前記突起は、前記突起における前記絶縁層と反対方向を向く表面を構成する第2被覆層を含んでおり、
前記第1被覆層と前記第2被覆層が同じ材料で形成されている。 The wiring board according to claim 1,
The metal bump includes a first coating layer forming the end surface,
The protrusion includes a second covering layer forming a surface of the protrusion facing in a direction opposite to the insulating layer,
The first covering layer and the second covering layer are formed of the same material.
前記突起は、前記ソルダーレジスト層を貫いて前記第2導体パッドと接続されていている。 The wiring board according to claim 1, further comprising a second conductor pad formed on the surface of the insulating layer,
The protrusion penetrates the solder resist layer and is connected to the second conductor pad.
前記突起は、前記金属バンプを構成する金属と同じ金属によって形成されているベース部と、前記ベース部上に形成されていて前記接続層よりも高い融点を有する表面部と、を含んでいる。 The wiring board according to claim 1, further comprising a connection layer formed on the end surface of the metal bump and connecting the electrode and the metal bump,
The protrusion includes a base portion made of the same metal as the metal that constitutes the metal bump, and a surface portion formed on the base portion and having a higher melting point than the connection layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022092997A JP2023179985A (en) | 2022-06-08 | 2022-06-08 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022092997A JP2023179985A (en) | 2022-06-08 | 2022-06-08 | wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023179985A true JP2023179985A (en) | 2023-12-20 |
Family
ID=89235770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022092997A Pending JP2023179985A (en) | 2022-06-08 | 2022-06-08 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023179985A (en) |
-
2022
- 2022-06-08 JP JP2022092997A patent/JP2023179985A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7074409B2 (en) | Built-in element type printed circuit board | |
JP2008160160A (en) | Wiring board and semiconductor device | |
US9510450B2 (en) | Printed wiring board and method for manufacturing the same | |
KR20140044034A (en) | The printed circuit board and the method for manufacturing the same | |
JP5106197B2 (en) | Semiconductor device and manufacturing method thereof | |
US10879188B2 (en) | Wiring substrate | |
JP2018082084A (en) | Printed circuit board and manufacturing method thereof | |
JPWO2011062252A1 (en) | Manufacturing method of component built-in module and component built-in module | |
CN107770946B (en) | Printed wiring board and method for manufacturing the same | |
KR101300318B1 (en) | Printed circuit board and method of manufacturing a printed circuit board | |
JP2023179985A (en) | wiring board | |
JP2015195308A (en) | Printed wiring board and manufacturing method thereof | |
JP2009212160A (en) | Wiring board and manufacturing method therefor | |
JP2005129899A (en) | Wiring board and semiconductor device | |
TWI489919B (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
JP2016100352A (en) | Printed wiring board and manufacturing method of the same | |
US12027451B2 (en) | Wiring substrate | |
JP2015103760A (en) | Chip capacitor mounting method, method of manufacturing wiring board with chip capacitor using the same, and wiring board with chip capacitor connection pad | |
US20230070624A1 (en) | Wiring substrate | |
KR101231522B1 (en) | The printed circuit board and the method for manufacturing the same | |
TWI420989B (en) | Printed circuit board and method of manufacturing the same | |
JP2023087329A (en) | wiring board | |
JP2024061418A (en) | Wiring Board | |
WO2019229956A1 (en) | Layered body and production method therefor | |
JP2021168349A (en) | Component built-in wiring board |