JP2023179377A - 基材処理方法 - Google Patents

基材処理方法 Download PDF

Info

Publication number
JP2023179377A
JP2023179377A JP2023091783A JP2023091783A JP2023179377A JP 2023179377 A JP2023179377 A JP 2023179377A JP 2023091783 A JP2023091783 A JP 2023091783A JP 2023091783 A JP2023091783 A JP 2023091783A JP 2023179377 A JP2023179377 A JP 2023179377A
Authority
JP
Japan
Prior art keywords
sih
power
gap
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023091783A
Other languages
English (en)
Inventor
スンヒョン・イ
Seung Hyung Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of JP2023179377A publication Critical patent/JP2023179377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】基材処理方法を提供する。【解決手段】導電層を酸化物膜と接触させるギャップを充填する時に、活性化酸素ガスによって導電層が酸化されることを防止するための基材処理方法が提供される。一実施形態では、高周波ＲＦ電力および低周波ＲＦ電力は、ギャップの下側部分に密度の高い保護層を形成し、保護層上に絶縁層を形成するときに活性化酸素ガスが導電層と反応してそれを酸化することを防止するために、印加され得る。別の実施形態では、膜変換ガスおよび阻害ガスは、保護層の段差被覆、およびギャップの表面に沿った導電層への活性化酸素ガスに対する均一な遮断を、改善するために供給されてもよい。【選択図】図５

Description

本開示は、ギャップを充填する絶縁層とギャップに接触する導電層との間に保護層を形成するための方法、より具体的には、ギャップの最下部で形成する保護層を促進して、その中の保護層の段差被覆を改善するための方法に関する。
半導体製造プロセスでは、相互接続プロセスのために、複数の金属層（例えば、銅、タングステン、またはアルミニウムを含む）が半導体デバイス構造上に形成されてもよく、絶縁層（例えば、酸化ケイ素を含む）が金属層間に形成されて、金属層間に分離絶縁を提供してもよい。酸化ケイ素層は、通常、化学蒸着（ＣＶＤ）法によって形成され得るが、半導体デバイスの線幅が縮小すると、酸化ケイ素膜は、プラズマ強化原子層堆積（ＰＥＡＬＤ）法によって形成され得る。ＰＥＡＬＤ法は、低温での膜の形成および膜厚の正確な制御を可能にする。
酸化ケイ素層がＰＥＡＬＤ法によって形成される時、ケイ素含有ガスおよび活性化酸素含有ガスが順次に供給され、基材の表面上で互いに化学的に反応し、その上に膜を形成する。しかし、活性化酸素含有ガスは、酸化ケイ素層を囲む導電性下層または導電層を酸化し、電気特性などのデバイス性能を劣化させ得る。したがって、保護層は、酸化ケイ素層を形成する前に、導電層、例えば金属層上に導入される。
一方、半導体デバイスの集積度が増大するにつれて、相互接続プロセスおよび絶縁層プロセスもそれらのデバイス構造上で実行されるため、３次元構造、パターン構造、およびギャップ構造上で実行されるプロセスの数も増加する。しかし、ギャップ構造のアスペクト比が増加すると、保護層は、ギャップの最下部で滑らかに形成されないのであり、導電層の酸化をもたらし得る。図１では、保護層３は、導電層１と絶縁層２との間に形成され得る。導電層１は、（１）タングステン、アルミニウム、もしくは銅などの金属層、（２）ポリシリコン、または（３）導電性材料をドープした層のうちの一つであってもよい。絶縁層２は、酸化ケイ素層であってもよい。
図２は、底面と側壁のアスペクト比が１：２５であるギャップ構造上に形成されたＳｉＯ２膜のＴＥＭ（透過型電子顕微鏡）写真画像、およびギャップ上の位置によるＳｉＯ２膜の相対的厚さを示す。例えば、ギャップの最上部および下側部分上に形成される膜厚の比率は、１：０．２５であり得る。すなわち、最下部に形成される膜厚は、最上部上に形成される膜厚の約２５％であり、ギャップの下側部分を囲む導電層、例えば、タングステン層が、酸素ガスに曝露され、酸化される可能性が高いのであり得ることを示す。したがって、ギャップのアスペクト比が増加するにつれて、導電層が酸化される可能性がより高くなり得る。
図３は、保護層およびその上にＳｉＯ２絶縁層を形成するための既存の処理方法のタイミンググラフを示す。
図３の第一の工程では、保護層は、ケイ素含有原料ガスおよび高周波ＲＦ電力（ＨＲＦ）を順次にかつ断続的に供給することによって形成され得る。第一の工程の間、Ａｒガスは連続的に供給される。ケイ素含有原料ガスは、アミノシランであってもよい。基材上に吸着されたケイ素含有原料ガスは、ＲＦ電力によって活性化されたＡｒラジカルによって衝撃され、アミノシランの成分であるケイ素、窒素、炭素、水素、およびリガンドの断片を含む膜へ物理的に分解され得る。例えば、ＳｉＣＮ保護層が形成されてもよい。第一の工程は、例えば、Ｍ回など、複数回繰り返されてもよい。
図３の第二の工程では、ＳｉＯ２絶縁層は、第一の工程で形成された保護層上に形成されてもよい。より詳細には、ケイ素含有ガス、酸素含有ガス、およびＲＦ電力は、ＳｉＯ２絶縁層を形成するために順次にかつ断続的に供給される。第二の工程は、例えば、Ｎ回など、複数回繰り返されてもよい。
しかし、保護層が図３に従ってギャップ上に形成される時、保護層は、下側部分で、特にギャップの最下部で形成されにくい場合があり、ＳｉＯ２絶縁層の形成中に、酸素ラジカルとギャップを囲む導電層（例えば、金属層）との間の相互作用、および導電層の酸化を引き起こし得る。これは、導電層およびデバイスの電気特性を劣化させ得る。
図４は、ギャップの下側部分で酸素ラジカルによって酸化されたタングステン層の図である。
図４では、ＳｉＣＮ保護層はギャップの内壁上に形成されるが、下側部分には形成されていない。結果として、酸化タングステンは、ＳｉＯ２絶縁層が形成されている間に供給される酸素ラジカルによってその中に形成される。酸化導電層は、前述のように半導体デバイスの電気特性を劣化させ得る。
一つ以上の実施形態では、ギャップ充填プロセスは、プラズマ強化原子層堆積によって行われてもよい。より詳細には、ギャップ充填プロセスは、保護層およびその上に絶縁層を形成することを含み得る。
一つ以上の実施形態では、保護層の形成中に基材上に吸着された原料は、ＲＦ電力によって分解され、原料分子の成分の混合物を含む層に変換されてもよい。
一つ以上の実施形態では、ギャップ充填プロセスは、保護層の膜成長速度を改善し、ギャップの少なくとも一部分に接触する導電層の酸化を防止するために実施されてもよい。より詳細には、ギャップ充填プロセスは、保護層の形成中に二周波数ＲＦ電力を印加することを含み得る。
一つ以上の実施形態では、ギャップ充填プロセスは、保護層の段差被覆および密度を改善することをさらに含んでもよい。より詳細には、一つ以上の実施形態は、膜変換ガスとして窒素、および阻害ガスとして水素を提供することを含んでもよく、保護層は窒素富化層に変換されてもよく、最上部での膜成長は阻害されてもよい。
一つ以上の実施形態では、ギャップ充填プロセスは、保護層の段差被覆をさらに改善することを含んでもよい。より詳細には、プラズマ処理は、保護層を形成した後にＲＦ電力を印加して、最上部に形成された保護層を衝撃し、かつギャップの最上部での保護層の膜成長を制御することによって実施されてもよく、ＲＦ電力の強度は、保護層の形成中に供給されるＲＦ電力よりも大きくてもよい。
一つ以上の実施形態では、ギャップ充填プロセスは、保護層上に絶縁層を形成することをさらに含み得る。より詳細には、原料ガス、酸素含有ガス、およびＲＦ電力は、順次にかつ断続的に供給されてもよい。
本開示の特定の実施形態の上記およびその他の態様、特徴、および利点は、添付図面と併せて以下の説明からより明らかであろう。
図１は、導電層と絶縁層との間に形成された保護層の図である。 図２は、高アスペクト比のギャップ内の側壁上の保護層の段差被覆の図である。 図３は、保護層を形成するためのタイミンググラフであり、その後、既存の基材処理方法の酸化物層形成が続く。 図４は、ギャップの下側部分で酸素ラジカルによって酸化されたタングステン層の図である。 図５は、一実施形態による基材処理方法のフローチャートである。 図６は、一実施形態の保護層の形成と、それに続く絶縁層形成のタイミンググラフである。 図７は、低周波ＲＦ電力（ＬＲＦ電力）の強度に従って、ギャップの最下部に形成された保護層の段差被覆である。 図８は、ＬＲＦ電力の強度に従う、最上部に対する相対的膜厚およびギャップの最下部に形成された保護層の成長速度である。 図９（Ａ）～（Ｄ）は、ＬＲＦ電力の強度に従って最下部に形成された保護層のＴＥＭ画像の図を示す。 図１０は、別の実施形態による基材処理方法のフローチャートである。 図１１は、別の実施形態の保護層の形成と、それに続く絶縁層形成のタイミンググラフである。 図１２は、別の実施形態による基材処理方法のフローチャートである。 図１３は、別の実施形態の保護層の形成と、それに続く絶縁層形成のタイミンググラフである。 図１４（Ａ）～（Ｄ）は、本開示の実施形態による保護層を形成しギャップを充填するプロセス、およびデバイスの導電層の酸化の抑制の図を示す。
本開示の実施形態は、本開示の実施形態が概略的に図示されている図面を参照して、下記に記載される。図面では、例えば、製造技術および／または許容差の理由で、図示された形状からの変形が予想され得る。したがって、本開示の実施形態は、本明細書に例証される領域の特定の形状に限定されるものとして解釈されるべきではなく、例えば、製造工程によって生じる形状の偏差を含み得る。
下記に、本開示の実施形態は、添付図面を参照して詳細に説明される。
本開示は、ギャップの少なくとも一部分が導電層と接触し得る、高アスペクト比のギャップの最上部から最下部までの保護層を形成するための方法、および、ギャップの下側部分での保護層の膜成長速度を増加させる方法を提供する。
図５は、本開示の一実施形態による基材処理方法を図示したフローチャートである。図５の基材処理方法の各工程について、下記のとおり、より詳細に説明する。
第一に、ギャップ構造を有する基材が提供され得る（Ｓ１）。ギャップ構造の一部分は、導電層に接触するか、または導電層を貫通し得る。導電層は、（１）タングステン、アルミニウム、もしくは銅などの金属層、（２）ポリシリコン、または（３）導電性材料でドープされた層のうちの一つを含み得る。
第一の工程１０１では、ケイ素含有原料ガスが基材に供給されてもよい。ケイ素含有ガスは、アミノシランであってもよく、ギャップの表面に沿ってギャップの上側、側壁、および底側に吸着され、ケイ素原料層を形成してもよい。
第二の工程２０１では、二周波数ＲＦ電力が印加されてもよい。より詳細には、低周波ＲＦ電力（ＬＲＦ）および高周波ＲＦ電力（ＨＲＦ）が同時に印加されてもよい。不活性ガスは、第一の工程１０１中および第二の工程２０１中に連続的に供給されてもよい。一つの例示的な実施形態では、不活性ガスは、アルゴン（Ａｒ）またはヘリウム（Ｈｅ）のうちの少なくとも一つであってもよい。不活性ガスは、第二の工程２０１で活性化されてもよい。一実施形態では、低周波ＲＦ電力の周波数は、２００ｋＨｚ～６００ｋＨｚ、より好ましくは、３００ｋＨｚ～５００ｋＨｚであってもよく、高周波ＲＦ電力の周波数は、１０ＭＨｚ～８０ＭＨｚ、より好ましくは、１３ＭＨｚ～６０ＭＨｚであってもよい。低周波ＲＦ電力の強度は、３０Ｗ～３００Ｗ、より好ましくは５０Ｗ～２００Ｗであってもよく、高周波ＲＦ電力の強度は、１００Ｗ～１，５００Ｗ、より好ましくは３００Ｗ～１，０００Ｗであってもよい。
活性化不活性ガスは、基材上に吸着されたケイ素原料層をイオン衝撃し、その結果、ケイ素原料層が分解および／または高密度化され得る。高密度化ケイ素原料層は、ケイ素原料分子の成分を含んでもよい。例えば、原料ガスがアミノシランである場合、活性化不活性ガスによってイオン衝撃を受けるケイ素原料層は、原料分子（例えば、ケイ素、窒素、炭素、または水素）およびリガンドの断片の混合物であってもよい。高密度化ケイ素原料層は、後述する絶縁層を形成する工程において、酸素ラジカルから導電性下層を保護する保護層として作用し得る。
第二の工程２０１では、高周波ＲＦ電力が印加されてもよく、より多くの不活性ガス分子が活性化されてもよい。したがって、高周波ＲＦ電力は、ケイ素原料層のイオン衝撃、分解、および高密度化を強化する技術的利益を提供し得る。
第二の工程２０１では、低周波ＲＦ電力も印加されてもよく、より多くの不活性ガスラジカルがギャップの下側部分により深く移動してもよい。結果として、低周波ＲＦ電力は、ギャップの下側部分に形成されたケイ素原料層のイオン衝撃、分解および高密度化を強化する技術的利益を提供し得る。第一の工程１０１および第二の工程２０１は、保護層を形成する工程として定義されてもよく、複数回繰り返されてもよい。例示的な実施形態では、保護層はＳｉＣＮであってもよい。
第三の工程３０１では、ケイ素含有原料ガスが、第一の工程１０１および第二の工程２０１を通して形成される保護層上に供給されてもよい。例示的な実施形態では、第三の工程３０１で供給されるケイ素含有原料ガスは、第一の工程１０１で供給されるケイ素含有原料ガスと同じであってもよい。
第四の工程４０１では、酸素含有ガスが供給されてもよい。第四の工程４０１では、酸素含有ガスは、第三の工程３０１で保護層上に形成されたケイ素原料層と実質的に反応しない場合がある。したがって、第四の工程４０１で供給される酸素含有ガスは、パージガスとして作用し得る。酸素含有ガスは、第三の工程、第四の工程、および後述する第五の工程５０１を通して連続的に供給されてもよい。不活性ガスはまた、第三の工程３０１、第四の工程４０１、および第五の工程５０１を通して、酸素含有ガスと共に連続的に供給してもよい。
第五の工程５０１では、ＲＦ電力が印加されてもよく、酸素含有ガスが活性化されてもよい。活性化酸素含有ガスは、保護層上に吸着されたケイ素原料層と化学的に反応し、酸化ケイ素層を形成し得る。第五の工程５０１では、高周波ＲＦ電力のみが印加されてもよく、または高周波ＲＦ電力と低周波ＲＦ電力の両方が同時に印加されてもよい。別の実施形態では、第四の工程４０１および第五の工程５０１は、同時に実施されてもよい。第三の工程３０１、第四の工程４０１および第五の工程５０１は、ギャップを充填するために複数回繰り返されてもよい。第三の工程３０１から第五の工程５０１までは、絶縁層を形成する工程として定義されてもよい。
保護層は、第一の工程１０１と第二の工程１０２の実施中に、ギャップの最上部から側壁を経て最下部に形成され得る。結果として、絶縁層の形成中の活性化酸素種による導電性下層の酸化が防止され得る。
図６は、図５のプロセスフローによる基材処理方法を示すタイミンググラフである。
図６では、第一の工程は保護層を形成する工程であってもよく、第一の工程１０１および第二の工程２０１に対応してもよい。図６の第二の工程は、絶縁層を形成する工程であってもよく、第三の工程３０１および第四の工程４０１に対応してもよい。図６の第一の工程および第二の工程は、複数回繰り返されてもよい。
図７は、低周波ＲＦ電力の強度に従って、ギャップの下側部分に形成された保護層の段差被覆を示す。図７では、保護層の段差被覆は、低周波ＲＦ電力の強度が増加するにつれて、改善される。活性不活性ガスは下側部分の奥深くまで移動し得るため、その中に形成されるケイ素原料層は、物理的にかつ弱く結合した構造を有し得、より高密度化され得、かつよりはっきりした膜プロファイルを有し得る。したがって、保護層の段差被覆が改善し得る。
図８は、ギャップの下側部分における保護層の膜成長速度と、その中に形成された保護層の相対的厚さを最上部での膜厚と比較したものとを、印加された低周波ＲＦ電力の強度に従って示す。
図８では、下側部分において形成される保護層の膜成長速度は、低周波ＲＦ電力の強度が増加するにつれて、増大し得、最下部に形成される保護層の相対的厚さは、低周波ＲＦ電力の強度が増加するにつれて、最上部で形成される保護層の膜厚と比較して、３７％から７３％に増加し得る。
図７および図８に示すように、低周波ＲＦ電力は、活性種がギャップの下側部分に深く移動することを可能にし、ギャップの下側部分における保護層の形成をより容易にし得る。したがって、低周波ＲＦ電力は、ギャップの下側部分に接触する導電層が活性化酸素種によって酸化されることを防止する技術的利益を提供し得る。
図９（Ａ）～（Ｄ）は、印加された低周波ＲＦ電力の強度（ここで、高周波ＲＦ電力の強度は一定に維持され得る）に従って、ギャップの最下部（側面最下部を含む）で導電層に接触する保護層を示す、ＴＥＭ（透過型電子顕微鏡）画像の図を示す。
図９（Ａ）では、保護層は、低周波ＲＦ電力が印加されていない時には、最下部に形成されないことがある。しかしながら、図９（Ｂ）～（Ｄ）では、保護層が形成され得、低周波ＲＦ電力の強度が増加するにつれて厚さが増大し得る。したがって、低周波ＲＦ電力を印加することによって、下側部分での保護層の形成がより促進される。
本開示はさらに、より効果的に導電層が酸化されるのを防止するための基材処理方法を開示する。保護層がギャップの表面に沿ってより均一に形成され得、かつ保護層の段差被覆が改善され得る時、導電層への酸素ラジカルの浸透および導電層の酸化は、その後の絶縁層を形成する工程でより効果的に防止され得る。すなわち、活性酸素種の導電層への浸透は、保護層の段差被覆を向上させることによって、ギャップの表面に沿ってより均一に防止され得る。
例えば、絶縁層を形成する工程で活性化酸素が供給される時、保護層の段差被覆が不良である可能性がある、すなわち、段差被覆保護層がより良好である可能性のあるギャップの他の位置での保護層の厚さよりも保護層の厚さが薄いのであり得る、ギャップの位置で、導電層の酸化が発生し得る。
したがって、本開示の別の実施形態は、ギャップ上に形成された保護層の段差被覆を改善するための方法を開示している。
図１０は、本開示の別の実施形態による基材処理方法を示すフローチャートである。
図１０では、膜変換ガスおよび阻害ガスは、第二の工程２０２で、基材に印加される二周波数ＲＦ電力と共に供給されてもよい。例えば、ギャップ上にＳｉＣＮ保護層を形成する例示的な実施形態では、活性化窒素（Ｎ２）（膜変換ガスとして）が供給されてもよく、活性化水素（阻害ガスとして）が供給されてもよい。
活性化窒素は、ＳｉＣＮ保護層と化学的に反応し、結合し得る。したがって、原料ガス成分の断片の物理的に結合された混合物である、ＳｉＣＮ保護層の少なくとも一部分は、窒素富化ＳｉＣＮ保護層に変換されてもよい。
窒素富化ＳｉＣＮ保護層は、化学的に結合された混合物を含み得る。したがって、ＳｉＣＮ層の硬度、密度、および段差被覆は、ギャップの最上部から側壁を経て最下部まで、ギャップの表面に沿って均一に改善され得る。結果として、導電層の酸化は、ギャップの最上部から側壁を経て最下部まで、ギャップの表面に沿って、より均一かつ効果的に防止され得る。
活性化水素は、ギャップの最上部で堆積阻害剤として作用し、ＳｉＣＮ保護層の成長を阻害し得る。例えば、活性化水素は、ＳｉＣＮ保護層と反応してもよく、ＳｉＣＮ層の一部分は、ガス状アンモニア（ＮＨ３）の形態の副生成物として除去されてもよく、したがって、最上部分でのＳｉＣＮ保護層の形成および成長を阻害する。図１０の第三の工程３０２、第四の工程４０２、および第五の工程５０２は、それぞれ、図５の第三の工程３０１、第四の工程４０１、および第五の工程５０１と同一であってもよい。
図１１は、図１０の基材処理方法によるタイミンググラフを示す。図１１では、保護層を形成する第一の工程を複数回（Ｍ回）繰り返して、ケイ素含有ガスおよび二周波数ＲＦ電力を順次にかつ断続的に供給してもよく、絶縁層を形成する第二の工程の工程を複数回（Ｎ回）繰り返して、ケイ素含有ガスおよび酸素含有ガスを順次にかつ断続的に供給してもよい。不活性ガス、例えば、Ａｒは、プロセス全体を通して連続的に供給され、ＳｉＣＮ保護層の形成中に基材上に吸着された原料層を衝撃してもよい。活性化窒素が供給されると、ＳｉＣＮ保護層は窒素を豊富に含み得る。
一方で、図１０および図１１の実施形態による保護層を形成する第一の工程は、例えば、Ｍ回など、複数回繰り返されてもよい。しかし、ギャップの上側部分で形成される保護層の厚さは、繰返し数が増加するにつれてギャップの下側部分で形成される保護層の厚さよりも厚くなる場合があり、ギャップの表面に沿った導電層への活性酸素種の浸透に対して不均一な遮断をもたらす場合がある。したがって、本開示はさらに、ギャップの表面に沿って形成される保護層の段差被覆を改善する基材処理方法を開示する。
図１２は、本開示の別の実施形態による基材処理方法のフローチャートである。
図１２では、プラズマ処理３０３のためのＲＦ電力を印加する工程は、保護層１０３および２０３を形成する工程の後にさらに提供されてもよい。プラズマ処理は、ギャップの上側部分内に形成された保護層をイオン衝撃し物理的に除去し得る。したがって、それは、上側部分における膜形成が抑制および制御され得るという、技術的利益を有し得る。
図１２の別の例示的な実施形態では、Ａｒなどの活性化された重い不活性ガスが、イオン衝撃効果を増大させるために供給されてもよく、高周波ＲＦ電力（ＨＲＦ）が、活性種の移動距離が高周波ＲＦ電力の下で比較的短いのであり得るため、活性不活性ガスをギャップの上側部分へ集中させるために印加されてもよい。
図１２の別の例示的な実施形態では、プラズマ処理３０３の工程において、印加されるＲＦ電力の強度は、保護層２０３を形成する工程において印加されるＲＦ電力の強度より大きくてもよい。例えば、プラズマ処理３０３の工程では、印加されるＲＦ電力の強度は、５００Ｗ～１，５００Ｗ、またはより好ましくは７００Ｗ～１，０００Ｗであってもよい。保護層２０３を形成する工程において、印加されるＲＦ電力の強度は、１００Ｗ～１，０００Ｗ、またはより好ましくは３００Ｗ～８００Ｗであってもよい。
図１２の別の例示的な実施形態では、プラズマ処理３０３の工程において、ＲＦ電力は、保護層２０３を形成する工程で印加されるＲＦ電力よりも長く印加されてもよい。例えば、プラズマ処理３０３の工程では、ＲＦ電力は、０．１秒～４秒、またはより好ましくは０．２秒～２秒の間、印加され得る。保護層２０３を形成する工程において、ＲＦ電力は、０．１秒～１秒、またはより好ましくは０．２秒～０．８秒の間、印加され得る。したがって、それは、脱着した種がギャップの上側部分内に形成された保護層に再結合するのを、防止してもよく、それゆえ、ギャップの表面に沿った保護層の段差被覆を改善してもよい。
図１３は、図１２の基材処理方法によるタイミンググラフを示す。
図１３では、ＲＦ電力は、保護層を形成する工程Ｔ３で印加されるＲＦ電力よりも、プラズマ処理の工程Ｔ５での方が長く印加されてもよい。別の例示的な実施形態では、プラズマ処理の工程Ｔ５で印加されるＲＦ電力の強度は、保護層を形成する工程Ｔ３で印加されるＲＦ電力よりも大きくてもよい。
図１３の保護層形成およびその後のプラズマ処理は、保護層を形成する工程（すなわち、Ｔ１～Ｔ３）が複数回（例えば、Ｍ回）繰り返され得かつプラズマ処理の工程が実施され得る、スーパーサイクルを実行することによって実施されてもよい。その後、保護層を形成する工程（すなわち、Ｔ１～Ｔ３）、およびプラズマ処理の工程Ｔ５をグループで、例えば、Ｘ回など、複数回繰り返してもよい。スーパーサイクルが完了した後、絶縁層を形成する工程（すなわち、Ｔ６～Ｔ９）が実施されてもよい。絶縁層を形成する工程の詳細は、図５～図１０の説明で既に提供されたため、詳細な説明は省略する。
図１２および図１３では、保護膜の段差被覆を改善するために窒素ガスおよび水素ガスが提供されてもよく、その後にプラズマ処理が続く。しかし、別の例示的な実施形態では、保護層は、図５および図６に示す窒素ガスおよび水素ガスを供給することなく形成されてもよく、その後にプラズマ処理が続く。
図１４（Ａ）～（Ｄ）は、本開示の実施形態による保護層を形成しギャップを充填するプロセス、およびデバイスの導電層の酸化の抑制の図を示す。
図１４（Ａ）では、ギャップ６は、酸化物層４および導電層５を含む、基材内に形成され得る。ギャップは、１０：１より大きいアスペクト比を有してもよい。導電層は、基材の深部に形成されてもよく、ギャップ６の下側部分は、導電層５と接触してもよい。しかし、導電層５の位置は、それに限定されるものではない。別の実施形態では、導電層は、基材の任意の部分（例えば、基材の最上部分または中間部分）に形成されてもよい。
図１４（Ｂ）では、ケイ素含有ガスが基材に供給されてもよく、ケイ素原料層７がギャップの最上部から最下部までのギャップの表面上に形成されてもよい。
図１４（Ｃ）では、低周波ＲＦ電力および高周波ＲＦ電力を含む二周波数ＲＦ電力が印加されてもよく、不活性ガスが同時に供給されてもよい。不活性ガスは、ＲＦ電力によって活性化されてもよく、ケイ素原料層７を分解しイオン衝撃してもよい。結果として、ケイ素原料層７は、ギャップの最上部から最下部まで高密度化されてもよく、保護層８に変換されてもよい。図１４（Ａ）および図１４（Ｂ）は、複数回繰り返されてもよい。
別の実施形態では、ギャップの表面上に形成された保護膜の段差被覆を改善するために、保護層を形成した後にプラズマ処理がさらに実施されてもよい。
図１４（Ｄ）では、ケイ素含有ガスおよび酸素含有ガスは、ＳｉＯ２膜を形成し、ギャップを充填するために、順次にかつ断続的に供給されてもよい。任意的に、酸素含有ガスは、ＲＦ電力によって活性化されてもよい。一実施形態では、この工程（図１４（Ｄ））を複数回繰り返してもよい。
図１４では、本開示の基材処理方法を適用することによって、半導体デバイスの導電層の酸化を防止する。導電層は、（１）タングステン、アルミニウム、もしくは銅、（２）ポリシリコン、または（３）導電性材料をドープした層のうちの一つであってもよい。半導体デバイスは、動的ランダムアクセスメモリ（ＤＲＡＭ）デバイス、ＮＡＮＤフラッシュメモリデバイス、非メモリ論理デバイス、またはＴＳＶ（Ｓｉ貫通電極）デバイスであってもよい。
表１は、本開示の実施形態に対するプロセス条件を示す。
本開示の実施形態および表１に従って保護層を形成するためのケイ素含有原料ガスは、ＴＳＡ、（ＳｉＨ３）３Ｎ、ＤＳＯ、（ＳｉＨ３）２；ＤＳＭＡ、（ＳｉＨ３）２ＮＭｅ、ＤＳＥＡ、（ＳｉＨ３）２ＮＥｔ、ＤＳＩＰＡ、（ＳｉＨ３）２Ｎ（ｉＰｒ）、ＤＳＴＢＡ、（ＳｉＨ３）２Ｎ（ｔＢｕ）、ＤＥＡＳ、ＳｉＨ３ＮＥｔ２；ＤＴＢＡＳ、ＳｉＨ３Ｎ（ｔＢｕ）２；ＢＤＥＡＳ、ＳｉＨ２（ＮＥｔ２）２；ＢＤＭＡＳ、ＳｉＨ２（Ｎｍｅ２）２；ＢＴＢＡＳ、ＳｉＨ２（ＮｈｔＢｕ）２；ＢＩＴＳ、ＳｉＨ２（ＮＨＳｉＭｅ３）２；ＤＩＰＡＳ、ＳｉＨ３Ｎ（ｉＰｒ）２；ＴＥＯＳ、Ｓｉ（Ｏｅｔ）４；３ＤＭＡＳ、ＳｉＨ（Ｎ（Ｍｅ）２）３；ＢＥＭＡＳ、ＳｉＨ２［Ｎ（Ｅｔ）（Ｍｅ）］２；ＡＨＥＡＤ、Ｓｉ２（ＮＨＥｔ）６；ＴＥＡＳ、Ｓｉ（ＮＨＥｔ）４のうち少なくとも一つ、またはそれらの混合物もしくは誘導体であってもよい。
本開示の実施形態および表１に従って絶縁層を形成するためのケイ素含有原料ガスは、ＴＳＡ、（ＳｉＨ３）３Ｎ、ＤＳＯ、（ＳｉＨ３）２；ＤＳＭＡ、（ＳｉＨ３）２Ｎｍｅ、ＤＳＥＡ、（ＳｉＨ３）２ＮＥｔ、ＤＳＩＰＡ、（ＳｉＨ３）２Ｎ（ｉＰｒ）、ＤＳＴＢＡ、（ＳｉＨ３）２Ｎ（ｔＢｕ）、ＤＥＡＳ、ＳｉＨ３ＮＥｔ２；ＤＴＢＡＳ、ＳｉＨ３Ｎ（ｔＢｕ）２；ＢＤＥＡＳ、ＳｉＨ２（ＮＥｔ２）２；ＢＤＭＡＳ、ＳｉＨ２（Ｎｍｅ２）２；ＢＴＢＡＳ、ＳｉＨ２（ＮｈｔＢｕ）２；ＢＩＴＳ、ＳｉＨ２（ＮＨＳｉＭｅ３）２；ＤＩＰＡＳ、ＳｉＨ３Ｎ（ｉＰｒ）２、ＴＥＯＳ、Ｓｉ（Ｏｅｔ）４；ＳｉＣｌ４；ＨＣＤ、Ｓｉ２Ｃｌ６；３ＤＭＡＳ、ＳｉＨ（Ｎ（Ｍｅ）２）３；ＢＥＭＡＳ、ＳｉＨ２［Ｎ（Ｅｔ）（Ｍｅ）］２；ＡＨＥＡＤ、Ｓｉ２（ＮＨＥｔ）６；ＴＥＡＳ、Ｓｉ（ＮＨＥｔ）４；Ｓｉ３Ｈ８、ＤＣＳ、ＳｉＨ２Ｃｌ２；ＳｉＨＩ３；ＳｉＨ２Ｉ２のうち少なくとも一つ、またはそれらの混合物もしくは誘導体であってもよい。
本開示の実施形態および表１に従って絶縁層を形成するための酸素含有ガスは、Ｏ２、Ｏ３、ＣＯ２、Ｈ２Ｏ、ＮＯ２、Ｎ２Ｏ、またはそれらの混合物もしくは誘導体のうちの少なくとも一つであってもよい。
本開示の実施形態および表１に従って保護層を形成するための窒素含有ガスは、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、Ｎ２Ｈ２、Ｎ２Ｈ４、またはそれらの混合物もしくは誘導体のうちの少なくとも一つであってもよい。
当然のことながら、本明細書に記述される実施形態は、限定の目的でではなく、記述的な意味でのみ考慮されるべきである。各実施形態内の特徴または態様の記述は、典型的に、他の実施形態における他の類似の特徴または態様のために使用可能なものとして考慮されるべきである。図面を参照しながら一つ以上の実施形態が記述されているが、当業者であれば、以下の特許請求の範囲によって定義されるような本開示の趣旨および範囲から逸脱することなく、形態および詳細の様々な変更が、その中でなされてもよいことを理解するであろう。

Claims (20)

  1. 基材のギャップを充填するための方法であって、
    ギャップの表面上に保護層を形成する工程と、
    前記保護層上に絶縁層を形成し、前記ギャップを充填する工程と、を含み、
    前記ギャップの一部分が、前記基材内に形成された導電層と接触する、方法。
  2. 前記ギャップの前記表面上に保護層を形成する前記工程が、
    ケイ素含有ガスを供給する工程と、
    二周波数ＲＦ電力を印加する工程と、を含むケイ素含有層を形成する工程を含み、
    前記ギャップの壁上に保護層を形成する工程中に不活性ガスが連続的に供給され、
    前記二周波数ＲＦ電力が、高周波ＲＦ電力および低周波ＲＦ電力を含み、
    ケイ素含有層を形成する前記工程が、複数回繰り返される、請求項１に記載の方法。
  3. 前記ケイ素含有層が、前記ギャップの前記表面に沿って前記ギャップの最上部分から最下部分まで形成され、前記活性化不活性ガスによって分解および／または高密度化され、
    前記ケイ素含有層が、ケイ素、炭素、および窒素、またはそれらの混合物の要素を含む、請求項２に記載の方法。
  4. 前記ケイ素含有層がＳｉＣＮを含む、請求項３に記載の方法。
  5. 前記ギャップの下側部分での前記ケイ素含有層の膜成長速度および段差被覆が、前記低周波ＲＦ電力の強度が増加するにつれて、増大する、請求項３に記載の方法。
  6. 前記高周波ＲＦ電力の周波数が１０ＭＨｚ～８０ＭＨｚであり、前記低周波ＲＦ電力の周波数が２００ｋＨｚ～６００ｋＨｚである、請求項２に記載の方法。
  7. 膜変換ガスおよび阻害ガスを供給する工程であって、前記膜変換ガスが窒素を含み、前記阻害ガスが水素を含む、工程をさらに含む、請求項２に記載の方法。
  8. 前記ケイ素含有層が窒素を豊富に含み、さらに高密度化される、請求項７に記載の方法。
  9. 前記ギャップの最上部分における前記ケイ素含有層の膜成長が阻害される、請求項７に記載の方法。
  10. プラズマ処理のためのＲＦ電力を前記基材に印加する工程であって、前記活性化不活性ガスが、前記ギャップの最上部分上に形成された前記ケイ素含有層の少なくとも一部分を衝撃して、除去する工程をさらに含む、請求項７に記載の方法。
  11. 前記基材へのプラズマ処理のための前記ＲＦ電力が、高周波ＲＦ電力を含む、請求項１０に記載の方法。
  12. 前記基材へのプラズマ処理のための前記ＲＦ電力の強度が、二周波数ＲＦ電力を印加する前記工程中に印加される前記高周波ＲＦ電力の強度よりも大きい、請求項１１に記載の方法。
  13. 前記膜変換ガスが、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、Ｎ２Ｈ２、Ｎ２Ｈ４、またはそれらの混合物のうちの少なくとも一つを含み、前記阻害ガスが水素を含む、請求項７に記載の方法。
  14. 前記ケイ素含有ガスが、ＴＳＡ、（ＳｉＨ３）３Ｎ；ＤＳＯ、（ＳｉＨ３）２；ＤＳＭＡ、（ＳｉＨ３）２ＮＭｅ；ＤＳＥＡ、（ＳｉＨ３）２ＮＥｔ；ＤＳＩＰＡ、（ＳｉＨ３）２Ｎ（ｉＰｒ）；ＤＳＴＢＡ、（ＳｉＨ３）２Ｎ（ｔＢｕ）；ＤＥＡＳ、ＳｉＨ３ＮＥｔ２；ＤＴＢＡＳ、ＳｉＨ３Ｎ（ｔＢｕ）２；ＢＤＥＡＳ、ＳｉＨ２（ＮＥｔ２）２；ＢＤＭＡＳ、ＳｉＨ２（ＮＭｅ２）２；ＢＴＢＡＳ、ＳｉＨ２（ＮＨｔＢｕ）２；ＢＩＴＳ、ＳｉＨ２（ＮＨＳｉＭｅ３）２；ＤＩＰＡＳ、ＳｉＨ３Ｎ（ｉＰｒ）２；ＴＥＯＳ、Ｓｉ（ＯＥｔ）４；３ＤＭＡＳ、ＳｉＨ（Ｎ（Ｍｅ）２）３；ＢＥＭＡＳ、ＳｉＨ２［Ｎ（Ｅｔ）（Ｍｅ）］２；ＡＨＥＡＤ、Ｓｉ２（ＮＨＥｔ）６；ＴＥＡＳ、Ｓｉ（ＮＨＥｔ）４、またはそれらの混合物のうち少なくとも一つを含む、請求項２に記載の方法。
  15. 前記ギャップの前記表面上に保護層を形成する前記工程が、スーパーサイクルを含んで複数回繰り返され、
    前記ケイ素含有層を形成する前記工程が複数回繰り返され、前記ＲＦ電力をプラズマ処理のために供給する工程が実施される、請求項１０に記載の方法。
  16. 前記保護層上に絶縁層を形成し、前記ギャップを充填する前記工程が、
    ケイ素含有ガスを供給する工程と、
    酸素含有ガスを供給する工程と、
    ＲＦ電力を印加する工程であって、前記ＲＦ電力が、高周波ＲＦ電力および低周波ＲＦ電力を含む、工程と、を含み、
    前記保護層上に絶縁層を形成する前記工程が、複数回繰り返される、請求項１に記載の方法。
  17. 前記ケイ素含有ガスが、ＴＳＡ、（ＳｉＨ３）３Ｎ；ＤＳＯ、（ＳｉＨ３）２；ＤＳＭＡ、（ＳｉＨ３）２ＮＭｅ；ＤＳＥＡ、（ＳｉＨ３）２ＮＥｔ；ＤＳＩＰＡ、（ＳｉＨ３）２Ｎ（ｉＰｒ）；ＤＳＴＢＡ、（ＳｉＨ３）２Ｎ（ｔＢｕ）；ＤＥＡＳ、ＳｉＨ３ＮＥｔ２；ＤＴＢＡＳ、ＳｉＨ３Ｎ（ｔＢｕ）２；ＢＤＥＡＳ、ＳｉＨ２（ＮＥｔ２）２；ＢＤＭＡＳ、ＳｉＨ２（ＮＭｅ２）２；ＢＴＢＡＳ、ＳｉＨ２（ＮＨｔＢｕ）２；ＢＩＴＳ、ＳｉＨ２（ＮＨＳｉＭｅ３）２；ＤＩＰＡＳ、ＳｉＨ３Ｎ（ｉＰｒ）２；ＴＥＯＳ、Ｓｉ（ＯＥｔ）４；ＳｉＣｌ４；ＨＣＤ、Ｓｉ２Ｃｌ６；３ＤＭＡＳ、ＳｉＨ（Ｎ（Ｍｅ）２）３；ＢＥＭＡＳ、ＳｉＨ２［Ｎ（Ｅｔ）（Ｍｅ）］２；ＡＨＥＡＤ、Ｓｉ２（ＮＨＥｔ）６；ＴＥＡＳ、Ｓｉ（ＮＨＥｔ）４；Ｓｉ３Ｈ８；ＤＣＳ、ＳｉＨ２Ｃｌ２；ＳｉＨＩ３；ＳｉＨ２Ｉ２；またはそれらの混合物もしくは誘導体のうちの一つのうちの少なくとも一つを含む、請求項１６に記載の方法。
  18. 前記酸素含有ガスが、Ｏ２、Ｏ３、ＣＯ２、Ｈ２Ｏ、ＮＯ２、Ｎ２Ｏ、またはそれらの混合物もしくは誘導体のうちの少なくとも一つを含む、請求項１７に記載の方法。
  19. 前記ギャップの前記表面上に形成される前記保護層が、前記導電層の酸化を防止する、請求項２に記載の方法。
  20. 前記導電層が、タングステン、アルミニウム、銅、ポリシリコン、もしくは導電性材料をドープした層、またはそれらの混合物のうちの少なくとも一つを含む、請求項１９に記載の方法。
JP2023091783A 2022-06-07 2023-06-02 基材処理方法 Pending JP2023179377A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263349672P 2022-06-07 2022-06-07
US63/349,672 2022-06-07

Publications (1)

Publication Number Publication Date
JP2023179377A true JP2023179377A (ja) 2023-12-19

Family

ID=88977061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023091783A Pending JP2023179377A (ja) 2022-06-07 2023-06-02 基材処理方法

Country Status (2)

Country Link
US (1) US20230395370A1 (ja)
JP (1) JP2023179377A (ja)

Also Published As

Publication number Publication date
US20230395370A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
JP7158616B2 (ja) ＳｉＮの堆積
TW202104647A (zh) 使用氟移除形成一結構之方法
US9818604B2 (en) Method for depositing insulating film on recessed portion having high aspect ratio
US20140120700A1 (en) Plasma treatment of film for impurity removal
US20220051935A1 (en) Substrate processing method
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
JP2023179377A (ja) 基材処理方法
KR102241937B1 (ko) 반도체 소자의 갭필 방법
CN116133367B (zh) 一种半导体薄膜形成方法、半导体结构及存储器
US20220415650A1 (en) Substrate processing method
US20230096453A1 (en) Substrate processing method
US20240203706A1 (en) Ald process with plasma treatment
CN118407017A (zh) 衬底处理方法
KR20230093782A (ko) 반도체 소자의 갭필 방법
JP2024537889A (ja) 金属窒化物膜の形成方法
JP2023162142A (ja) 基材処理方法
TW202436676A (zh) 基板處理方法
KR20220041751A (ko) 반도체 처리 방법
CN117947405A (zh) 衬底处理方法
KR20080020384A (ko) 산화막 증착방법