JP2023176192A - 撮像素子の製造方法 - Google Patents

撮像素子の製造方法 Download PDF

Info

Publication number
JP2023176192A
JP2023176192A JP2022088352A JP2022088352A JP2023176192A JP 2023176192 A JP2023176192 A JP 2023176192A JP 2022088352 A JP2022088352 A JP 2022088352A JP 2022088352 A JP2022088352 A JP 2022088352A JP 2023176192 A JP2023176192 A JP 2023176192A
Authority
JP
Japan
Prior art keywords
film
amorphous selenium
silicon substrate
forming
selenium film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022088352A
Other languages
English (en)
Inventor
成亨 為村
Shigeaki Tamemura
圭忠 峰尾
Keitada Mineo
和典 宮川
Kazunori Miyakawa
正和 難波
Masakazu Nanba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2022088352A priority Critical patent/JP2023176192A/ja
Publication of JP2023176192A publication Critical patent/JP2023176192A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】混色を抑制することができる撮像素子の製造方法を提供する。【解決手段】撮像素子の製造方法は、信号読み出し回路を有する基板の上に第1アモルファスセレン膜を形成する工程と、シリコン基板の上に第1透光性導電膜を形成する工程と、前記第1透光性導電膜の上に第2アモルファスセレン膜を形成する工程と、前記第1アモルファスセレン膜と前記第2アモルファスセレン膜とを接合して接合体を形成する工程と、前記接合体を形成する工程の後に、前記シリコン基板を除去する工程と、を有する。【選択図】図2

Description

本開示は、撮像素子の製造方法に関する。
結晶セレン(Se)膜を光電変換部に用いることで、広い帯域で高感度が得られることが知られている(非特許文献1)。更に、結晶セレン膜を含む撮像素子の製造方法として、結晶セレン膜の平坦性の向上を図った方法が提案されている(特許文献1)。この製造方法では、信号読み出し回路基板の上に第1アモルファスセレン膜を形成し、透明基板の上に第2アモルファスセレン膜を形成し、第1アモルファスセレン膜と第2アモルファスセレン膜とを加圧接合し、その後に、第1アモルファスセレン膜及び第2アモルファスセレン膜を結晶化させている。
特開2017-208376号公報 特開昭61-67279号公報
ITE Transactions on Media and Applications, Vol. 10, No. 2, 52-58 (2022) Japanese Journal of Applied Physics, Vol. 23, No. 8, pp. L587-L589 (1984) Applied Physics Letters, Vol. 104, No. 24, pp. 242101-242101-4 (2014) IEEE Transactions on Electron Devices, Vol. 63, No. 1, pp.86-91 (2016) Scientific Reports, Vol. 10, No. 1, pp.1-9 (2020)
従来の撮像素子は透明基板を備えており、透明基板の厚さは数十μm~数百μmである。このため、カラーフィルター及びマイクロレンズ等のナノ構造体(微小光学素子)を撮像素子に設けた場合、混色(クロストーク)が生じるおそれがある。すなわち、入射した光が透明基板内で隣接する画素に漏れこむおそれがある。特許文献1には、透明基板を用いずに金属酸化物基板を用いることも記載されているが、この構成でも混色が生じるおそれがある。
本開示は、混色を抑制することができる撮像素子の製造方法を提供することを目的とする。
本開示の撮像素子の製造方法は、信号読み出し回路を有する基板の上に第1アモルファスセレン膜を形成する工程と、シリコン基板の上に第1透光性導電膜を形成する工程と、前記第1透光性導電膜の上に第2アモルファスセレン膜を形成する工程と、前記第1アモルファスセレン膜と前記第2アモルファスセレン膜とを接合して接合体を形成する工程と、前記接合体を形成する工程の後に、前記シリコン基板を除去する工程と、を有する。
本開示によれば、混色を抑制することができる。
実施形態に係る撮像素子の製造方法を示す断面図(その1)である。 実施形態に係る撮像素子の製造方法を示す断面図(その2)である。 撮像素子の応用例を示す断面図である。 撮像素子の使用例を示す断面図である。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
図1~図2は、実施形態に係る撮像素子の製造方法を示す断面図である。
本実施形態では、まず、図1(a)に示すように、信号読み出し回路基板11の上に、例えば真空蒸着法により電子ブロッキング膜12を形成する。信号読み出し回路基板11は、シリコン(Si)基板にCMOS(Complementary Metal Oxide Semiconductor、相補型金属酸化膜半導体)構造が形成されて構成されている。信号読み出し回路基板11の上面には、複数の下部電極11aと、導電パッド11bとが設けられている。電子ブロッキング膜12の材料としては、例えば酸化ニッケル及び酸化モリブデン膜が挙げられる。電子ブロッキング膜12の膜厚は、例えば10nm~50nmとする。
次いで、電子ブロッキング膜12の上に、例えば真空蒸着法により第1アモルファスセレン膜13aを形成する。第1アモルファスセレン膜13aの膜厚は、例えば10nm~500nmとする。
次いで、電子ブロッキング膜12及び第1アモルファスセレン膜13aを、各下部電極11aを覆い、導電パッド11bを露出するようにエッチングする。
また、図1(b)に示すように、シリコン基板31の上に、例えば真空蒸着法又はスパッタ法により第1透光性導電膜15を形成する。第1透光性導電膜15の材料としては、例えば酸化インジウムスズ(ITO)、Alドープ酸化亜鉛(AZO)、フッ素ドープ酸化スズ(FTO)、酸化インジウム亜鉛(IZO)及び酸化インジウム亜鉛スズ(IZTO)が挙げられる。第1透光性導電膜15の膜厚は、例えば5nm~200nmとする。
次いで、第1透光性導電膜15の上に、例えばパルスレーザ蒸着(Pulse Laser Deposition:PLD)法により正孔ブロッキング膜14を形成する。正孔ブロッキング膜14の材料としては、例えば酸化ガリウム、酸化亜鉛、酸化スズ、酸化セリウム、酸化イットリウム、酸化インジウム及びIZOが挙げられる。正孔ブロッキング膜14の膜厚は、例えば2nm~2μmとする。
次いで、正孔ブロッキング膜14の上に、例えば真空蒸着法により第2アモルファスセレン膜13bを形成する。第2アモルファスセレン膜13bの膜厚は、第1アモルファスセレン膜13aの膜厚と略同一とすることが好ましい。第2アモルファスセレン膜13bの膜厚は、例えば10nm~500nmとする。
次いで、第1透光性導電膜15、正孔ブロッキング膜14及び第2アモルファスセレン膜13bを、第1アモルファスセレン膜13aと略同一の平面形状を有するようにエッチングする。
次いで、図1(c)に示すように、第1アモルファスセレン膜13aと第2アモルファスセレン膜13bとを接合して接合体13cを形成する。具体的には、第1アモルファスセレン膜13aと第2アモルファスセレン膜13bとを接触させた後、0.01MPa~100MPaの圧力で加圧接合する。第1アモルファスセレン膜13a及び第2アモルファスセレン膜13bを軟化させるため、加圧前に加熱してもよい。ただし、このときの加熱温度は50℃以下とすることが好ましい。
次いで、図2(a)に示すように、第1アモルファスセレン膜13a及び第2アモルファスセレン膜13bの接合体13cを結晶化させることにより結晶セレン膜13を形成する。具体的には、例えば信号読み出し回路基板11を、100℃~200℃に、より具体的には160℃程度に設定したホットプレートの上に載置することで、接合体13cを結晶化させて結晶セレン膜13とする。
次いで、図2(b)に示すように、シリコン基板31を除去する。シリコン基板31は、二フッ化キセノン(XeF)ガスを用いたドライエッチングにより除去することができる。二フッ化キセノンガスを用いたドライエッチングでは、シリコン基板31と第1透光性導電膜15との間に大きなエッチング選択比があるため、第1透光性導電膜15がエッチングストッパとして機能する。二フッ化キセノンガスに代えて、六フッ化硫黄(SF)ガス又は四フッ化炭素(CF)ガスを用いてもよい。ドライエッチングには、二フッ化キセノンガス、六フッ化硫黄ガス及び四フッ化炭素からなる群から選択された少なくとも一種のガスを用いることが好ましい。また、ドライエッチングに代えて、研削又は化学的機械研磨(Chemical Mechanical Polishing:CMP)等の機械加工によりシリコン基板31を除去してもよい。また、機械加工によりシリコン基板31を10μm~20μm程度の厚さまで薄化した後に、ドライエッチングを行ってもよい。
次いで、図2(c)に示すように、第1透光性導電膜15と導電パッド11bとを接続する第2透光性導電膜16を形成する。例えば、第2透光性導電膜16は、第1透光性導電膜15の上面から信号読み出し回路基板11の露出した上面にかけて形成する。
このようにして、撮像素子1を製造することができる。
図3は、撮像素子1の応用例を示す断面図である。図3に示すように、適宜、カラーフィルター又はマイクロレンズ等のナノ構造体(微小光学素子)20を第1透光性導電膜15及び第2透光性導電膜16の積層体の上に設けてもよい。
図4は、撮像素子1の使用例を示す断面図である。撮像素子1の使用時には、図4に示すように、複数の下部電極11aと導電パッド11bとの間に、電源17が接続される。電源17の正極が導電パッド11bに接続され、電源17の負極が下部電極11aに接続される。この場合、第1透光性導電膜15が上部電極として機能する。
結晶セレン膜13は、p型半導体層として機能し、光電変換部を構成する。また、正孔ブロッキング膜14は、n型半導体層として機能する。従って、結晶セレン膜13と正孔ブロッキング膜14との境界に空乏層(図示せず)が形成される。第2透光性導電膜16側(図2(c)中の上側)から結晶セレン膜13に向けて光が入射すると、光によって空乏層に多数のキャリアが生成され、キャリアのうち正孔が、電源17に接続された信号読み出し回路基板11側に向かって結晶セレン膜13中を走行する。この時、正孔が結晶セレン膜13中のセレン原子に衝突することで、正孔が増倍される所謂キャリア増倍作用が生じる。そして、信号読み出し回路基板11に正孔が到達すると、画素毎に発生した正孔の量に応じた電圧が発生し、増幅器で増幅され、外部の電子機器の信号処理部に送信される。
このように、本実施形態では、信号読み出し回路基板11とは別の基板としてシリコン基板31を用い、接合体13cの形成後にシリコン基板31を除去している。従って、ナノ構造体20を第2透光性導電膜16の上に設けることができ、混色(クロストーク)を抑制することができる。また、シリコン基板31は、ドライエッチング又はCMP等により接合体13c及び第1透光性導電膜15を残しながら選択的に除去することができる。更に、シリコン基板31を除去することで、従来の透明基板が残っている撮像素子と比べて高さを低減することも可能である。
なお、シリコン基板31に代えて、表面に酸化膜が形成されたシリコン基板を用い、酸化膜の上に第1透光性導電膜15及び第2アモルファスセレン膜13bを形成するようにしてもよい。この場合、上記の二フッ化キセノン等を用いたドライエッチングでは酸化膜がエッチングストッパとして機能するため、ドライエッチング後に酸化膜を除去すればよい。酸化膜は、例えばフッ酸を用いたウェットエッチングにより除去できる。
第1アモルファスセレン膜13aと第2アモルファスセレン膜13bとの接合では、必ずしも加圧が必要とはされない。例えば、第1アモルファスセレン膜13a及び第2アモルファスセレン膜13bの表面清浄度が良好であれば、加圧を行わずに接合することも可能である。また、接合体13cを結晶化により結晶セレン膜13とせずに、そのまま用いてもよい。
信号読み出し回路基板11がシリコン基板を用いて構成されている必要はない。例えば、信号読み出し回路基板11がフレキシブル配線基板を用いて構成されていてもよい。信号読み出し回路基板11がシリコン基板を用いて構成されている場合は、CMOSの形成等のために成膜が繰り返し行われているため、信号読み出し回路基板11に歪が生じやすく、接合の際には歪を矯正するために加圧を行うことが好ましい。これに対し、信号読み出し回路基板11がフレキシブル配線基板を用いて構成されている場合には、歪を矯正するための加圧を省略できる。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
1:撮像素子
11:信号読み出し回路基板
13:結晶セレン膜
13a:第1アモルファスセレン膜
13b:第2アモルファスセレン膜
13c:接合体
15:第1透光性導電膜
16:第2透光性導電膜
31:シリコン基板

Claims (5)

  1. 信号読み出し回路を有する基板の上に第1アモルファスセレン膜を形成する工程と、
    シリコン基板の上に第1透光性導電膜を形成する工程と、
    前記第1透光性導電膜の上に第2アモルファスセレン膜を形成する工程と、
    前記第1アモルファスセレン膜と前記第2アモルファスセレン膜とを接合して接合体を形成する工程と、
    前記接合体を形成する工程の後に、前記シリコン基板を除去する工程と、
    を有する撮像素子の製造方法。
  2. 前記シリコン基板を除去する工程は、二フッ化キセノンガス、六フッ化硫黄ガス及び四フッ化炭素からなる群から選択された少なくとも一種のガスを用いて前記シリコン基板のドライエッチングを行う工程を有する請求項1に記載の撮像素子の製造方法。
  3. 前記シリコン基板を除去する工程は、前記シリコン基板の機械加工を行う工程を有する請求項1又は2に記載の撮像素子の製造方法。
  4. 前記接合体を形成する工程と前記シリコン基板を除去する工程との間に、前記接合体を結晶化させて結晶セレン膜を形成する工程を有する請求項1又は2に記載の撮像素子の製造方法。
  5. 前記接合体を形成する工程において、加圧接合を行う請求項1又は2に記載の撮像素子の製造方法。
JP2022088352A 2022-05-31 2022-05-31 撮像素子の製造方法 Pending JP2023176192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022088352A JP2023176192A (ja) 2022-05-31 2022-05-31 撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022088352A JP2023176192A (ja) 2022-05-31 2022-05-31 撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2023176192A true JP2023176192A (ja) 2023-12-13

Family

ID=89122655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022088352A Pending JP2023176192A (ja) 2022-05-31 2022-05-31 撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2023176192A (ja)

Similar Documents

Publication Publication Date Title
US10615214B2 (en) Semiconductor device, solid-state imaging device with tantalum oxide layer formed by diffusing a material of an electrode of necessity or a counter electrode
TWI387075B (zh) 半導體封裝以及攝影機模組
KR102079407B1 (ko) 반도체 장치의 제조 방법
USRE46903E1 (en) Imaging device
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
US9123609B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
JP5768396B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP2012018993A (ja) カメラモジュールおよびその製造方法
TW201143058A (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2014107448A (ja) 積層半導体装置の製造方法および積層半導体製造装置
JP2010165939A (ja) 固体撮像装置及びその製造方法
JP6732039B2 (ja) 直接読み取りピクセルアライメント
JP2005259828A (ja) 固体撮像素子及びその製造方法
JP2015095517A (ja) 積層型集積回路及びその製造方法
JP2004063782A (ja) 固体撮像装置およびその製造方法
JP2023176192A (ja) 撮像素子の製造方法
JP2022120579A (ja) 積層型半導体装置及びその製造方法
JP2023183538A (ja) 撮像素子及び撮像素子の製造方法
CN110211977B (zh) 三维堆栈式cis及其形成方法
JP2010258463A (ja) 固体撮像素子の製造方法
JPH05152551A (ja) 固体撮像素子の製造方法
JPH1187682A (ja) ハイブリッド型半導体装置及びその製造方法
JP2022076381A (ja) 接合用治具、および接合方法
JP2016134577A (ja) 固体撮像素子の製造方法
TWI226663B (en) Glass substrate and precision finishing method thereof