JP2023164511A - 駆動装置 - Google Patents
駆動装置 Download PDFInfo
- Publication number
- JP2023164511A JP2023164511A JP2023144080A JP2023144080A JP2023164511A JP 2023164511 A JP2023164511 A JP 2023164511A JP 2023144080 A JP2023144080 A JP 2023144080A JP 2023144080 A JP2023144080 A JP 2023144080A JP 2023164511 A JP2023164511 A JP 2023164511A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- section
- switching element
- state
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 230000005856 abnormality Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】スイッチング素子が設けられた導電路の一方側の電圧が大きく低下した場合にスイッチング素子を迅速にオフ状態に切り替え得る駆動装置を、より簡易に実現する。【解決手段】駆動装置20は、第1スイッチング素子11を駆動する駆動装置である。駆動装置20は、保護スイッチ40を備える。保護スイッチ40は、第1スイッチング素子11の第1端子と第3端子との間に設けられ、第3端子の電圧が第2閾値以上の場合にオフ状態となり、第2閾値未満である場合にオン状態となる。保護スイッチ40がオン状態のときに第1端子と第3端子との電位差が第1閾値未満となる。【選択図】図1
Description
本開示は、駆動装置に関する。
特許文献1には、駆動素子保護回路の一例が開示される。特許文献1に開示される駆動素子保護回路は、電源電圧が低電圧保護値以下に低下すると、所定の監視時間の間、駆動回路から低デューティ信号を出力する。このような動作により、上記駆動素子保護回路は、モータ10に短絡異常が生じた場合でも、駆動トランジスタに過剰な電流が流れることを防止する。
図5には、スイッチング素子104の第1端子(図5の例ではゲート端子)と第3端子(図5の例ではソース端子)の電位差が閾値以上である場合にオン状態となり閾値未満である場合にオフ状態となる回路が例示される。このような回路では、第3端子(図5の例ではソース端子)側の導電路で地絡が発生している状態でスイッチング素子104をオン状態に切り替えると、オン状態に切り替えた直後からスイッチング素子104に過剰な電流が流れる虞がある。回路をこのような過電流から保護するためには、図5のように、スイッチング素子104が設けられた導電路の電圧や電流を検出する検出回路を設け、検出回路が電圧異常(例えば、閾値電圧以下に低下した低電圧状態)や過電流を検出した場合に、制御部108がスイッチング素子104をオフ動作するような対策が考えられる。しかし、このような対策では、電流や電圧を検出した上でスイッチング素子104をオフ動作させるような対応が必須となってしまう。
本開示は、スイッチング素子が設けられた導電路に地絡が発生した場合にスイッチング素子を保護し得る駆動装置を、より簡易に実現する技術を提供することを一つの目的とする。
本開示の一つである駆動装置は、
第1端子と第2端子と第3端子とを有するスイッチング素子を備え、前記第1端子と前記第3端子の電位差が第1閾値以上である場合に前記スイッチング素子がオン状態となり前記第1閾値未満である場合に前記スイッチング素子がオフ状態となる回路において、前記スイッチング素子を駆動する駆動装置であって、
保護スイッチを備え、
前記保護スイッチは、前記第1端子と前記第3端子との間に設けられ、前記第3端子の電圧が第2閾値以上の場合にオフ状態となり、前記第2閾値未満である場合にオン状態となる
前記保護スイッチがオン状態のときに前記第1端子と前記第3端子との電位差が前記第1閾値未満となる。
第1端子と第2端子と第3端子とを有するスイッチング素子を備え、前記第1端子と前記第3端子の電位差が第1閾値以上である場合に前記スイッチング素子がオン状態となり前記第1閾値未満である場合に前記スイッチング素子がオフ状態となる回路において、前記スイッチング素子を駆動する駆動装置であって、
保護スイッチを備え、
前記保護スイッチは、前記第1端子と前記第3端子との間に設けられ、前記第3端子の電圧が第2閾値以上の場合にオフ状態となり、前記第2閾値未満である場合にオン状態となる
前記保護スイッチがオン状態のときに前記第1端子と前記第3端子との電位差が前記第1閾値未満となる。
本開示に係る技術は、スイッチング素子が設けられた導電路の一方側の電圧が大きく低下した場合にスイッチング素子を迅速にオフ状態に切り替え得る駆動装置を、より簡易に実現する技術を提供する。
以下では、本開示の実施形態が列記されて例示される。なお、以下で例示される〔1〕~〔6〕の特徴は、矛盾しない範囲でどのように組み合わされてもよい。
〔1〕第1端子と第2端子と第3端子とを有するスイッチング素子を備え、前記第1端子と前記第3端子の電位差が第1閾値以上である場合に前記スイッチング素子がオン状態となり前記第1閾値未満である場合に前記スイッチング素子がオフ状態となる回路において、前記スイッチング素子を駆動する駆動装置であって、
保護スイッチを備え、
前記保護スイッチは、前記第1端子と前記第3端子との間に設けられ、前記第3端子の電圧が第2閾値以上の場合にオフ状態となり、前記第2閾値未満である場合にオン状態となり、
前記保護スイッチがオン状態のときに前記第1端子と前記第3端子との電位差が前記第1閾値未満となる
駆動装置。
保護スイッチを備え、
前記保護スイッチは、前記第1端子と前記第3端子との間に設けられ、前記第3端子の電圧が第2閾値以上の場合にオフ状態となり、前記第2閾値未満である場合にオン状態となり、
前記保護スイッチがオン状態のときに前記第1端子と前記第3端子との電位差が前記第1閾値未満となる
駆動装置。
上記の〔1〕の駆動装置は、第1端子と第3端子との電位差が第1閾値以上となる電圧信号を第1端子に入力することでスイッチング素子をオン動作させ得る回路を保護する機能を有する。この駆動装置は、第3端子側の導電路が第2閾値未満となるような異変が発生した場合には、保護スイッチを強制的かつ迅速にオン状態とし、スイッチング素子を強制的かつ迅速にオフ状態とすることができる。よって、この駆動装置は、スイッチング素子が設けられた導電路の一方側の電圧が大きく低下した場合にスイッチング素子を迅速にオフ状態に切り替え得る構成を、より簡易に実現することができる。
〔2〕上記の〔1〕の駆動装置において、以下の特徴を有する。この〔2〕の駆動装置は、所定電圧のハイレベル信号を出力する信号出力部と、上記信号出力部と上記第1端子との間に設けられる信号線と、を備える。更に、この〔2〕の駆動装置は、上記信号線に介在する第1抵抗部と、上記第1抵抗部とは異なる第2抵抗部と、上記第1抵抗部と上記第2抵抗部との間に設けられる素子部と、を備える。上記素子部の一端は、上記信号線における上記第1抵抗部と上記第1端子との間に電気的に接続される。上記素子部の他端は、上記第3端子に電気的に接続される。上記第2抵抗部の一端は、上記第3端子に電気的に接続される。上記第2抵抗部の他端は、基準導電路に電気的に接続される。上記信号出力部が上記ハイレベル信号を出力することを条件として、上記第1抵抗部と上記素子部と上記第2抵抗部とを介して上記信号出力部から上記基準導電路へと電流が流れ、上記第3端子が上記第2閾値以上の電圧となり、且つ上記素子部で生じる電圧降下により上記第1端子と上記第3端子の電位差が第1閾値以上となる。
上記の〔2〕の駆動装置は、信号出力部からハイレベル信号が出力されることを条件として、上記第1抵抗部と上記素子部と上記第2抵抗部とを介して上記信号出力部から上記基準導電路へと電流が流れる。そして、素子部で生じる電圧降下により第1端子と上記第3端子の電位差が第1閾値以上となる。この構成では、信号出力部からハイレベル信号が出力された場合、素子部に適正に電流が流れる場合には、スイッチング素子を適正にオン動作させることができる。更に、信号出力部からハイレベル信号が出力された場合、第2抵抗部にある程度の電流が流れる限りは、第3端子の電圧を基準導電路に対して高め、第2閾値以上の電圧に安定的に定めることができる。駆動装置は、このような動作を基本動作としつつ、第3端子に接続された導電路の電圧が第2閾値未満となるような異変が発生した場合には、保護スイッチを強制的にオン状態に切り替えることができる。
〔3〕上記の〔2〕の駆動装置において、以下の特徴を有する。この〔3〕の駆動装置は、上記第1端子と上記第3端子との間を短絡状態と上記短絡状態が解除された解除状態とに切り替える切替部を備える。上記信号出力部が上記ハイレベル信号を出力している状態で、上記切替部が上記短絡状態に切り替えた場合に上記スイッチング素子がオフ状態となる。上記信号出力部が上記ハイレベル信号を出力している状態で、上記切替部が上記解除状態を維持することを条件として上記スイッチング素子がオン状態となる。
上記の〔3〕の駆動装置は、信号出力部が上記ハイレベル信号を出力している状態において、切替部によってスイッチング素子をオン状態とオフ状態とに切り替えることができる。
〔4〕上記〔1〕から〔3〕のいずれか一つに記載の駆動装置において以下の特徴を有する。上記スイッチング素子は、第1導電路と第2導電路との間に設けられる。上記第2端子は、上記第1導電路に電気的に接続される。上記第3端子は、上記第2導電路に電気的に接続される。上記第1導電路側には第1電源部が設けられる。上記第2導電路側には第2電源部が設けられる。少なくとも上記スイッチング素子がオン状態であることを条件として上記第1電源部と上記第2電源部との間で電流が流れる構成である。上記第1電源部と上記第2電源部との間が導通しているときに上記第3端子の電圧が上記第2閾値以上である状態が正常状態である。上記第1電源部と上記第2電源部との間が導通しているときに上記第3端子の電圧が上記第2閾値未満である状態が異常状態である。
上記の〔4〕の駆動装置は、第1電源部と第2電源部との間にスイッチング素子が介在する回路に適用することができる。そして、上記正常状態のときには、第1電源部と第2電源部との間が導通しているときに保護スイッチをオフ状態で維持し、上記異常状態のときには、第1電源部と第2電源部との間が導通しているときに保護スイッチをオン状態で維持することができる。つまり、この駆動装置は、電源部の出力に基づく適正電圧が第3端子に印加される場合には保護スイッチをオフ状態で維持し、保護スイッチに基づく強制オフ動作をスイッチング素子に行わせないようにすることができる。一方、この駆動装置は、地絡等により電源部の出力に基づく適正電圧が第3端子に印加されない場合には、保護スイッチをオン状態で維持し、スイッチング素子を強制的かつ安定的にオフ状態とすることができる。
〔5〕上記〔4〕に記載の駆動装置において以下の特徴を有する。この〔5〕の駆動装置は、上記第1電源部と上記第2電源部との間において上記スイッチング素子と直列に接続される第2スイッチング素子を備える。上記第2導電路は、上記第2スイッチング素子の一方側において上記第3端子と上記第2スイッチング素子との間に接続される一方の導電路と、上記第2スイッチング素子の他方側に接続される他方の導電路と、を有する。上記保護スイッチの一端は上記第1端子に電気的に接続され、上記保護スイッチの他端は上記一方の導電路に電気的に接続される。上記スイッチング素子及び上記第2スイッチング素子がいずれもオン状態であることを条件として上記第1電源部と上記第2電源部との間での通電が許容される。上記スイッチング素子及び上記第2スイッチング素子がいずれもオフ状態である場合に上記第1電源部と上記第2電源部との間での通電が遮断される。上記スイッチング素子及び上記第2スイッチング素子がいずれもオン状態である場合において上記正常状態のときに、上記第3端子の電圧が上記第2閾値以上となる。上記スイッチング素子及び上記第2スイッチング素子がいずれもオン状態である場合において上記異常状態のときに、上記第3端子の電圧が上記第2閾値未満となる。
上記の〔5〕の駆動装置は、スイッチング素子及び第2スイッチング素子のオンオフの切り替えによって第1電源部と第2電源部との間を通電状態と遮断状態とに切り替える回路に適用することができる。この回路は、スイッチング素子及び第2スイッチング素子がいずれもオン状態である場合において上記正常状態のときには、第1電源部と第2電源部との間が通電状態となって第3端子の電圧が第2閾値以上となる。つまり、両スイッチング素子がいずれもオン状態である場合において正常状態のときには、両電源部間を通電状態で維持しつつスイッチング素子に対して保護スイッチに基づく強制オフ動作を行わないようにすることができる。一方、両スイッチング素子がいずれもオン状態である場合において異常状態となった場合、即座に保護スイッチをオン状態にすることができるため、直前まで両電源部間が通電状態となっていても、スイッチング素子を即座に強制オフ状態に切り替えることができる。
〔6〕上記〔2〕から〔5〕のいずれか一つに記載の駆動装置において以下の特徴を有する。上記素子部はツェナーダイオードであり、ツェナーダイオードのアノードが第3端子に電気的に接続され、ツェナーダイオードのカソードが第1端子に電気的に接続される。上記信号出力部から上記ハイレベル信号が出力された場合、上記ツェナーダイオードが降伏し、上記第1端子と上記第3端子の電位差が上記第1閾値以上で保持される。
上記の〔6〕の駆動装置は、第1端子と第3端子を強制的に短絡させる動作が行われていない場合において信号出力部からハイレベル信号が出力された場合、第1抵抗部とツェナーダイオードと第2抵抗部とを介して信号出力部から基準導電路へと電流が流れる。そして、ツェナーダイオードで生じる電圧降下により第1端子と第3端子の電位差が第1閾値以上で保持され、スイッチング素子を安定的にオン状態で維持することができる。そして、正常状態では、第2抵抗部を介して基準導電路へと電流が流れることで、第3端子は基準導電路よりも高い電圧で維持され、第3端子の電圧を第2閾値以上に安定的に保つことができる。
<第1実施形態>
1.車載システムの概要
以下の説明は、第1実施形態に係る駆動装置が適用されるシステムの一例である車載システム100に関する。図1に示される車載システム100は、複数の電源(第1電源部91及び第2電源部92)を備えた車載用の電源システムとして構成されている。
1.車載システムの概要
以下の説明は、第1実施形態に係る駆動装置が適用されるシステムの一例である車載システム100に関する。図1に示される車載システム100は、複数の電源(第1電源部91及び第2電源部92)を備えた車載用の電源システムとして構成されている。
図1に示される車載システム100は、第1電源部91、第2電源部92、負荷94、第1導電路81、第2導電路82、リレー装置1を備えるシステムである。
負荷94は、第2導電路82を介して電力供給を受け得る電気部品であればよい。負荷94は、アクチュエータやモータなど、様々な車載用電気部品が採用され得る。
第1電源部91は、第1の出力電圧(例えば、12V)を出力する第1蓄電部として構成されている。第2電源部92は、第2の出力電圧(例えば、12V)を出力する第2蓄電部として構成されている。第1の出力電圧と第2の出力電圧は同程度であってもよく、異なっていてもよい。第1電源部91及び第2電源部92は、例えば、鉛バッテリ、リチウムイオン電池などのバッテリや、電気二重層キャパシタなどのキャパシタなど、公知の蓄電部によって構成されている。第1電源部91及び第2電源部92は、互いに同一種類の蓄電部によって構成されていてもよく、互いに異なる種類の蓄電部によって構成されていてもよい。
第1導電路81は、第1電源部91の高電位側の端子に電気的に接続された導電路である第1導電路81は、スイッチング素子11のドレイン端子と第1電源部91との間に接続される。第1導電路81には、第1電源部91からの電力供給に基づいて第1の出力電圧が印加される。
第2導電路82は、第2電源部92の高電位側の端子に電気的に接続された導電路である。第2導電路82には、第2電源部92からの電力供給に基づいて第2の出力電圧が印加される。第2導電路82は、導電路82A,82Bを備える。導電路82Aは、一方の導電路の一例に相当する。導電路82Aは、第2スイッチング素子12の一方側において第1スイッチング素子11のソース端子(第3端子)と第2スイッチング素子12のソース端子との間に接続される。導電路82Bは、他方の導電路の一例に相当する。導電路82Bは、第2スイッチング素子12の他方側において、第2スイッチング素子12のドレイン端子と第2電源部92との間に接続される。
リレー装置1は、第1スイッチング素子11、第2スイッチング素子12、駆動装置20、を備える。リレー装置1は、第1電源部91と第2電源部92との間を、通電状態と遮断状態とに切り替える装置である。
第1スイッチング素子11は、スイッチング素子の一例に相当する。第1スイッチング素子11は、第1FETとして機能し得る。第1スイッチング素子11は、第1のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)として構成される。図1の例では、第1スイッチング素子11は、ゲート端子、ドレイン端子、ソース端子を有するNチャネル型のMOSFETとして構成されている。第1スイッチング素子11のゲート端子は、第1端子の一例に相当する。第1スイッチング素子11のドレイン端子は、第2端子の一例に相当する。第1スイッチング素子11のソース端子は、第3端子の一例に相当する。第1スイッチング素子11は、ゲート端子とドレイン端子の電位差が第1閾値以上である場合にオン状態となり、ゲート端子とドレイン端子の電位差が第1閾値未満である場合にオフ状態となる。なお、第1スイッチング素子11は、単にスイッチング素子11とも称される。
第1スイッチング素子11は、第1導電路81と第2導電路82との間に設けられる。第1スイッチング素子11のゲート端子には、後述される信号線51を構成する信号線51Bが電気的に接続される。第1スイッチング素子11のドレイン端子は、第1導電路81に電気的に接続される。第1スイッチング素子11のドレイン端子には、第1電源部91に出力電圧に応じた電圧が印加される。第1スイッチング素子11のソース端子には、第2導電路82の一部を構成する導電路82Aが電気的に接続される。第1スイッチング素子11のソース端子には、素子部24(ツェナーダイオード)の一端が電気的に接続され、第2抵抗部32の一端が電気的に接続される。第1スイッチング素子11のボディダイオードは、アノードがソース端子に電気的に接続されるとともに導電路82Aに電気的に接続され、カソードがドレイン端子に電気的に接続されるとともに第1導電路81に電気的に接続される。このように、第1スイッチング素子11に対し、第1導電路81側には第1電源部91が設けられ、第2導電路82側には第2電源部92が設けられる。この構成は、第1スイッチング素子11がオン状態であることを条件として第1電源部91側から第2電源部92側へと電流が流れ、第1スイッチング素子11がオフ状態である場合には第1電源部91側から第2電源部92側へは電流は流れない。
第2スイッチング素子12は、第2FETとして機能し得る。第2スイッチング素子12は、第2のMOSFETとして構成される。図1の例では、第2スイッチング素子12は、ゲート端子、ドレイン端子、ソース端子を有するNチャネル型のMOSFETとして構成されている。第2スイッチング素子12のゲート端子には、駆動回路からのオン信号及びオフ信号が入力される。駆動回路は、制御部28の一部又は全部によって構成されていてもよく、制御部28とは異なる回路によって構成されていてもよい。第2スイッチング素子12は、自身のゲート端子に対して駆動回路からオン信号(所定のハイレベル電圧の信号)が与えられた場合にオン状態となり、自身のゲート端子に対してオフ信号(例えば、所定のローレベル電圧の信号)が与えられた場合にオフ状態となる。
第2スイッチング素子12は、第1導電路81と第2導電路82との間において、第1スイッチング素子11と直列に接続される。第2スイッチング素子12のドレイン端子は、第2導電路82の一部を構成する導電路82Bに電気的に接続される。第2スイッチング素子12のドレイン端子には、第2電源部92に出力電圧に応じた電圧が印加される。第2スイッチング素子12のソース端子には、第1スイッチング素子11のソース端子が電気的に接続されるとともに、素子部24の一端及び第2抵抗部32の一端が電気的に接続される。第2スイッチング素子12のボディダイオードは、アノードがソース端子に電気的に接続されるとともに導電路82Aに電気的に接続され、カソードがドレイン端子に電気的に接続されるとともに導電路82Bに電気的に接続される。
このように、第1スイッチング素子11のボディダイオードと、第2スイッチング素子12のボディダイオードは、互いに逆向きに配置される。この構成は、第2スイッチング素子12がオン状態であることを条件として第2電源部92側から第1電源部91側へと電流が流れ、第2スイッチング素子12がオフ状態である場合には第2電源部92側から第1電源部91側には電流が流れない。より具体的には、リレー装置1は、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態であることを条件として第1電源部91と第2電源部92の間の通電を双方向に許容する。第1スイッチング素子11及び第2スイッチング素子12がいずれもオフ状態である場合に第1電源部91と第2電源部92の間の通電を双方向に遮断する。
2.駆動装置の詳細
駆動装置20は、第1スイッチング素子11を駆動する駆動装置である。駆動装置20は、主に、信号線51、第1抵抗部31、第2抵抗部32、素子部24、スイッチ26、保護スイッチ40、昇圧回路22、などを備える。
駆動装置20は、第1スイッチング素子11を駆動する駆動装置である。駆動装置20は、主に、信号線51、第1抵抗部31、第2抵抗部32、素子部24、スイッチ26、保護スイッチ40、昇圧回路22、などを備える。
昇圧回路22は、信号出力部の一例に相当する。昇圧回路22は、第1電源部91からダイオード62を介して入力される電力に基づく入力電圧を昇圧し、入力電圧よりも高い所定電圧のハイレベル信号(例えば、24Vの電圧の信号)を出力する。昇圧回路22が出力するハイレベル信号は、例えば、第1電源部91の出力電圧よりも大きく、第2電源部92の出力電圧よりも大きい。昇圧回路22は、入力電圧を昇圧して入力電圧よりも高い出力電圧を生成し得る回路であれば、公知の様々な回路が採用され得る。なお、ダイオード62のカソードと昇圧回路22との間に配置される入力線とグラウンドとの間にはコンデンサ64が接続されている。
信号線51は、昇圧回路22とスイッチング素子11のゲート端子との間に設けられる。信号線51のうち、第1抵抗部31と昇圧回路22の間に接続される導電路が、信号線51Aである。信号線51のうち、第1抵抗部31とスイッチング素子11のゲート端子との間に接続される導電路が、信号線51Bである。
第1抵抗部31は、信号線51の途中に介在する抵抗である。第1抵抗部31の一端は昇圧回路22に電気的に接続される。第1抵抗部31の他端は、スイッチ26の一端、素子部24の一端、保護スイッチ40の一端、及びスイッチング素子11のゲート端子に電気的に接続される。
素子部24は、第1抵抗部31と第2抵抗部32との間に設けられる素子である。素子部24の一端は、信号線51における第1抵抗部31とスイッチング素子11のゲート端子との間に電気的に接続される。素子部24の他端は、スイッチング素子11のソース端子に電気的に接続される。図1の例では、素子部24はツェナーダイオードであり、このツェナーダイオードのアノードがスイッチング素子11のソース端子に電気的に接続され、このツェナーダイオードのカソードがスイッチング素子11のゲート端子に電気的に接続される。素子部24を構成するツェナーダイオードは、信号線51Bに対し導電路82Aよりも一定値以上高い電圧が印加された場合に降伏し、信号線51Bと導電路82Aの間を一定電圧に保つ。
第2抵抗部32は、第1抵抗部31とは異なる抵抗である。第2抵抗部32の一端は、スイッチング素子11のソース端子に電気的に接続される。第2抵抗部32の他端は、基準導電路に電気的に接続される。基準導電路は、一定の低電圧に維持される導電路であり、図1の例ではグラウンドである。図1の構成では、昇圧回路22とグラウンドとの間において、第1抵抗部31と素子部24と第2抵抗部32とが直列に接続されている。
スイッチ26は、信号線51Bと導電路82Aの間に設けられる。スイッチ26は、信号線51Bと導電路82Aの間を、当該スイッチ26を介して通電する状態(具体的には、短絡した状態)と、当該スイッチ26を介しての通電を解除した状態(具体的には、短絡を解除した状態)とに切り替わる。スイッチ26は、半導体スイッチによって構成されていてもよく、機械式のリレーによって構成されていてもよい。
制御部28は、スイッチ26をオンさせるオン信号と、スイッチ26をオフさせるオフ信号とを切り替えて出力する制御装置である。制御部28は、スイッチ26を駆動する駆動回路として機能する。制御部28は、例えば、マイクロコンピュータなどの情報処理装置によって構成されていてもよく、その他のハードウェア回路によって構成されていてもよい。
スイッチ26は、制御部28からオン信号が与えられた場合にオン状態となって信号線51Bと導電路82Aの間を短絡させる。スイッチ26は、制御部28からオフ信号が与えられた場合にオフ状態となって信号線51Bと導電路82Aの間の短絡を解除する。スイッチ26がオン状態のときにはスイッチ26を介して信号線51Bから導電路82Aへと電流が流れることが許容され、スイッチ26がオフ状態のときにはスイッチ26を介して電流は流れない。制御部28及びスイッチ26は、切替部の一例に相当し、スイッチング素子11のゲート端子とソース端子の間を短絡状態と短絡状態が解除された解除状態とに切り替える。制御部28及びスイッチ26は、スイッチ26をオン状態に切り替えることで、スイッチング素子11のゲート端子とソース端子の間を短絡させて同電位とし、これらゲート端子とソース端子の電位差を第1閾値未満とする。一方で、制御部28及びスイッチ26は、スイッチ26をオフ状態に切り替えることで、上記短絡状態を解除する。
保護スイッチ40は、スイッチング素子11のゲート端子とソース端子の間に設けられる。保護スイッチ40は、スイッチング素子11のソース端子の電圧(グラウンドを基準とした電圧)が第2閾値以上の場合にオフ状態となり、第2閾値未満である場合にオン状態となる。保護スイッチ40の一端はスイッチング素子11のゲート端子に電気的に接続される。保護スイッチ40の他端は導電路82A(一方の導電路)に電気的に接続される。保護スイッチ40は、自身がオン状態のときにスイッチング素子11のゲート端子とソース端子の電位差を第1閾値未満とするように配置される。
保護スイッチ40は、上述の機能を有するスイッチであれば様々な構成が採用され得る。以下で説明される代表例は、保護スイッチ40及び周辺回路が図2のような構成をなすものである。
図2に示される駆動装置20において、保護スイッチ40は、いわゆるノーマリクローズの半導体スイッチとして構成されている。具体的には、保護スイッチ40は、デプレッション型のMOSFETやジャンクションFETなどによって構成することができる。図2の例では、導電路82Aとグラウンドとの間に抵抗42,44が直列に接続され、導電路82Aとグラウンドの間の電圧を抵抗42,44の分圧比で分圧した電圧が保護スイッチ40のゲートに入力される。この構成では、導電路82Aの電圧が高いほど、保護スイッチ40のゲートに入力される電圧が高くなる。そして、グラウンドに対する導電路82Aの電圧が第2閾値以上である場合には保護スイッチ40はオフ状態で維持され、グラウンドに対する導電路82Aの電圧が第2閾値未満である場合には保護スイッチ40はオン状態で維持される。
3.駆動装置の動作
まず、導電路82Bや負荷94などに地絡が発生していない正常状態のときの動作が説明される。なお、本明細書では、第1電源部91と第2電源部92との間が導通しているときにスイッチング素子11のソース端子の電圧が第2閾値以上である状態が正常状態である。即ち、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態である場合において正常状態のときに、スイッチング素子11のソース端子の電圧が第2閾値以上となる。第1電源部91と第2電源部92との間が導通しているときにスイッチング素子11のソース端子の電圧が第2閾値未満である状態が異常状態である。即ち、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態である場合において異常状態のときに、スイッチング素子11のソース端子の電圧が第2閾値未満となる。
まず、導電路82Bや負荷94などに地絡が発生していない正常状態のときの動作が説明される。なお、本明細書では、第1電源部91と第2電源部92との間が導通しているときにスイッチング素子11のソース端子の電圧が第2閾値以上である状態が正常状態である。即ち、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態である場合において正常状態のときに、スイッチング素子11のソース端子の電圧が第2閾値以上となる。第1電源部91と第2電源部92との間が導通しているときにスイッチング素子11のソース端子の電圧が第2閾値未満である状態が異常状態である。即ち、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態である場合において異常状態のときに、スイッチング素子11のソース端子の電圧が第2閾値未満となる。
図3には、上述の正常状態のときの駆動信号、スイッチング素子(SW1)のソース電圧、保護スイッチ(SW3)の状態、スイッチング素子(SW1)の状態、の関係が示される。図3、図4において、駆動信号がONの状態とは、スイッチ26がオフの状態であり、駆動信号がOFFの状態とは、スイッチ26がオンの状態である。図2に示される駆動装置20では、制御部28は、第1スイッチング素子11をオン動作させる場合にスイッチ26に対するオフ信号(駆動信号としてのON信号)を出力する。制御部28は、第1スイッチング素子11をオフ動作させる場合にスイッチ26に対するオン信号(駆動信号としてのOFF信号)を出力する。図3のように、制御部28がスイッチ26に対するオン信号(駆動信号としてのOFF信号)を出力する場合、即ち、短絡状態(スイッチ26のオン状態)に切り替えた場合には、第1スイッチング素子11はオフ状態となる。このとき、第2スイッチング素子12がオフ状態であれば、第1スイッチング素子11のソース端子の電圧は、第2閾値Vth未満で維持され、保護スイッチ40(SW3)はオン状態で維持される。
正常状態のときに制御部28がスイッチ26に対するオフ信号(駆動信号としてのON信号)を出力すると、昇圧回路22がハイレベル信号を出力している場合、第1抵抗部31、素子部24、第2抵抗部32を介して昇圧回路22からグラウンドへと電流が流れる。図3のように、昇圧回路22から第1抵抗部31、素子部24、第2抵抗部32を介してグラウンドへと電流が流れると、導電路82Aの電圧及びスイッチング素子11のソース端子の電圧は、第2閾値Vth以上となる。この状態では、保護スイッチ40(SW3)はオフ状態で維持される。そして、このように電流が流れている場合、素子部24によってスイッチング素子11のゲート端子とソース端子との間が第1閾値以上の所定電圧にクランプされ、スイッチング素子11はオン状態で維持される。このように、正常状態において昇圧回路22がハイレベル信号を出力しているとき、制御部28及びスイッチ26(切替部)が解除状態(スイッチ26のオフ状態)を維持することを条件として第1スイッチング素子11がオン状態で維持される。
なお、上述の正常状態において昇圧回路22から第1抵抗部31、素子部24、第2抵抗部32を介してグラウンドへと電流が流れているときの導電路82Aの電圧は、例えば、導電路82Bの電圧よりも大きく、第2電源部92の出力電圧よりも大きい。
図4には、上述の異常状態のときの駆動信号、スイッチング素子(SW1)のソース電圧、保護スイッチ(SW3)の状態、スイッチング素子(SW1)の状態、の関係が示される。図4の場合でも、制御部28がスイッチ26に対するオン信号(駆動信号としてのOFF信号)を出力する場合、即ち、短絡状態(スイッチ26のオン状態)に切り替えた場合には、第1スイッチング素子11(SW1)はオフ状態で維持される。
上述の異常状態のときに制御部28がスイッチ26に対するオフ信号(駆動信号としてのON信号)を出力した場合、昇圧回路22がハイレベル信号を出力していても、負荷94での地絡等に起因して導電路82A,82Bの電圧が0V近い状態されてしまう。つまり、導電路82Aの電圧及びスイッチング素子11のソース端子の電圧は、第2閾値Vth未満で維持され、保護スイッチ40(SW3)はオン状態で維持される。従って、制御部28がスイッチ26に対するオフ信号(駆動信号としてのON信号)を出力した後でも、保護スイッチ40(SW3)はオン状態で維持され、スイッチング素子11はオフ状態で維持される。
4.効果の例
次の説明は、第1実施形態の効果の一例に関する。駆動装置20は、第1スイッチング素子11のゲート端子(第1端子)とソース端子(第3端子)との電位差が第1閾値以上となる電圧信号をゲート端子に入力することで第1スイッチング素子11をオン動作させ得る回路を保護する機能を有する。この駆動装置20は、第1スイッチング素子11のソース端子側の導電路82Aが第2閾値未満となるような異変が発生した場合には、保護スイッチ40を強制的かつ迅速にオン状態とし、第1スイッチング素子11を強制的かつ迅速にオフ状態とすることができる。よって、この駆動装置20は、第1スイッチング素子11が設けられた導電路の一方側の電圧が大きく低下した場合に第1スイッチング素子11を迅速にオフ状態に切り替え得る構成を、より簡易に実現することができる。
次の説明は、第1実施形態の効果の一例に関する。駆動装置20は、第1スイッチング素子11のゲート端子(第1端子)とソース端子(第3端子)との電位差が第1閾値以上となる電圧信号をゲート端子に入力することで第1スイッチング素子11をオン動作させ得る回路を保護する機能を有する。この駆動装置20は、第1スイッチング素子11のソース端子側の導電路82Aが第2閾値未満となるような異変が発生した場合には、保護スイッチ40を強制的かつ迅速にオン状態とし、第1スイッチング素子11を強制的かつ迅速にオフ状態とすることができる。よって、この駆動装置20は、第1スイッチング素子11が設けられた導電路の一方側の電圧が大きく低下した場合に第1スイッチング素子11を迅速にオフ状態に切り替え得る構成を、より簡易に実現することができる。
駆動装置20は、昇圧回路22(信号出力部)からハイレベル信号が出力されることを条件として、昇圧回路22(信号出力部)から、第1抵抗部31、素子部24、第2抵抗部32を介してグラウンド(基準導電路)へと電流が流れる。そして、素子部24で生じる電圧降下により第1スイッチング素子11のゲート端子とソース端子の電位差が第1閾値以上となる。この構成では、昇圧回路22からハイレベル信号が出力された場合、素子部24に適正な電流が流れる限りは、第1スイッチング素子11を適正にオン動作させることができる。更に、この駆動装置20は、昇圧回路22からハイレベル信号が出力された場合、第1スイッチング素子11のソース端子(第3端子)に接続された導電路82等に異変(地絡等)が発生しない限りは、第1スイッチング素子11のソース端子の電圧をある程度高い電圧(第2閾値以上の電圧)に設定することができる。従って、第1スイッチング素子11のソース端子に接続された導電路82等に電圧低下の異変(地絡等)が発生しない状態では、保護スイッチ40をオフ状態のまま安定的に維持することができる。一方、この駆動装置20は、第1スイッチング素子11のソース端子が第2閾値未満となる異変(導電路82での地絡等)が発生した場合、保護スイッチを強制的にオン状態に切り替えることができ、第1スイッチング素子11に過剰な電流が流れることを抑制することができる。
駆動装置20は、昇圧回路22(信号出力部)がハイレベル信号を出力している状態において、制御部28及びスイッチ26(切替部)によって第1スイッチング素子11をオン状態とオフ状態とに切り替えることができる。
駆動装置20は、第1電源部91と第2電源部92との間に第1スイッチング素子11が介在する回路に適用することができる。そして、正常状態のときには、第1電源部91と第2電源部92の間が導通しているときに保護スイッチ40をオフ状態で維持し、異常状態のときには、第1電源部91と第2電源部92の間が導通しているときに保護スイッチ40をオン状態で維持することができる。つまり、この駆動装置20は、第1電源部91と第2電源部92の間が導通しているときに、電源部の出力に基づく適正電圧が第1スイッチング素子11のソース端子(第3端子)に印加される場合には保護スイッチ40をオフ状態で維持する。この場合、駆動装置20は、保護スイッチ40に基づく強制オフ動作を第1スイッチング素子11に行わせない。一方、駆動装置20は、第1電源部91と第2電源部92の間が導通しているときに、地絡等により電源部の出力に基づく適正電圧が第3端子に印加されない場合、保護スイッチ40をオン状態で維持する。この場合、駆動装置20は、第1スイッチング素子11を強制的かつ安定的にオフ状態にすることができる。
駆動装置20は、「第1スイッチング素子11及び第2スイッチング素子12のオンオフの切り替えによって第1電源部91と第2電源部92の間を通電状態と遮断状態とに切り替える回路」に適用され得る。この回路は、第1スイッチング素子11及び第2スイッチング素子12がいずれもオン状態である場合において正常状態のときには、第1電源部91と第2電源部92との間が通電状態となってソース端子(第3端子)の電圧が第2閾値以上となる。つまり、両スイッチング素子がいずれもオン状態である場合において正常状態のときには、両電源部間を通電状態で維持しつつ第1スイッチング素子11に対して保護スイッチ40に基づく強制オフ動作を行わない。一方、両スイッチング素子がいずれもオン状態である場合において異常状態となった場合、即座に保護スイッチ40をオン状態にすることができるため、直前まで両電源部間が通電状態となっていても、スイッチング素子11を即座に強制オフ状態に切り替えることができる。
駆動装置20は、第1スイッチング素子11のゲート端子(第1端子)とソース端子(第3端子)との間を強制的に短絡させる動作が行われていない場合において昇圧回路22(信号出力部)からハイレベル信号が出力された場合、素子部24に電流が流れる。この場合、第1抵抗部31と素子部24(ツェナーダイオード)と第2抵抗部32とを介して昇圧回路22(信号出力部)からグラウンド(基準導電路)へと電流が流れる。そして、素子部24(ツェナーダイオード)で生じる電圧降下により第1スイッチング素子11のゲート端子とソース端子の電位差が第1閾値以上で保持され、スイッチング素子11を安定的にオン状態で維持することができる。そして、正常状態では、第2抵抗部32を介してグラウンドへと電流が流れることで、第1スイッチング素子11のソース端子はグラウンドよりも高い電圧で維持され、第2閾値以上に安定的に保たれやすい。
<他の実施形態>
本開示は、上記記述及び図面によって説明した実施形態に限定されるものではない。例えば、上述又は後述の実施形態の特徴は、矛盾しない範囲であらゆる組み合わせが可能である。また、上述又は後述の実施形態のいずれの特徴も、必須のものとして明示されていなければ省略することもできる。更に、上述した実施形態は、次のように変更されてもよい。
本開示は、上記記述及び図面によって説明した実施形態に限定されるものではない。例えば、上述又は後述の実施形態の特徴は、矛盾しない範囲であらゆる組み合わせが可能である。また、上述又は後述の実施形態のいずれの特徴も、必須のものとして明示されていなければ省略することもできる。更に、上述した実施形態は、次のように変更されてもよい。
上記の実施形態では、駆動装置20がスイッチング素子11,12を含んでいなかったが、駆動装置20がスイッチング素子11,12を含んでいてもよい。即ち、リレー装置1の全体が駆動装置に該当してもよい。
上記の実施形態では、第1スイッチング素子11及び第2スイッチング素子12がMOSFETによって構成されていたが、この例に限定されない。第1スイッチング素子及び第2スイッチング素子は、例えば、Nチャネル型のIGBT(Insulated Gate Bipolar Transistor)であってもよい。この場合、第1スイッチング素子を構成するIGBTのゲート端子が第1端子に相当し、コレクタ端子が第2端子に相当し、エミッタ端子が第3端子に相当すればよい。
上記の実施形態では、素子部24としてツェナーダイオードが例示されたが、素子部は、抵抗やその他の素子によって構成されていてもよい。
なお、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、今回開示された実施の形態に限定されるものではなく、特許請求の範囲によって示された範囲内又は特許請求の範囲と均等の範囲内での全ての変更が含まれることが意図される。
11 :第1スイッチング素子(スイッチング素子)
12 :第2スイッチング素子
20 :駆動装置
22 :昇圧回路(信号出力部)
24 :素子部
26 :スイッチ(切替部)
28 :制御部(切替部)
31 :第1抵抗部
32 :第2抵抗部
40 :保護スイッチ
51 :信号線
51A :信号線
51B :信号線
81 :第1導電路
82 :第2導電路
82A :導電路(一方の導電路)
82B :導電路(他方の導電路)
91 :第1電源部
92 :第2電源部
12 :第2スイッチング素子
20 :駆動装置
22 :昇圧回路(信号出力部)
24 :素子部
26 :スイッチ(切替部)
28 :制御部(切替部)
31 :第1抵抗部
32 :第2抵抗部
40 :保護スイッチ
51 :信号線
51A :信号線
51B :信号線
81 :第1導電路
82 :第2導電路
82A :導電路(一方の導電路)
82B :導電路(他方の導電路)
91 :第1電源部
92 :第2電源部
Claims (4)
- 第1端子と第2端子と第3端子とを有するスイッチング素子を備え、前記第1端子と前記第3端子の電位差が第1閾値以上である場合に前記スイッチング素子がオン状態となり前記第1閾値未満である場合に前記スイッチング素子がオフ状態となる回路において、前記スイッチング素子を駆動する駆動装置であって、
保護スイッチを備え、
前記保護スイッチは、前記第1端子と前記第3端子との間に設けられ、前記第3端子の電圧が第2閾値以上の場合にオフ状態となり、前記第2閾値未満である場合にオン状態となり、
前記保護スイッチがオン状態のときに前記第1端子と前記第3端子との電位差が前記第1閾値未満となる
駆動装置。 - 所定電圧のハイレベル信号を出力する信号出力部と、
前記信号出力部と前記第1端子との間に設けられる信号線と、
前記信号線に介在する第1抵抗部と、
前記第1抵抗部とは異なる第2抵抗部と、
前記第1抵抗部と前記第2抵抗部との間に設けられる素子部と、
を備え、
前記素子部の一端は、前記信号線における前記第1抵抗部と前記第1端子との間に電気的に接続され、
前記素子部の他端は、前記第3端子に電気的に接続され、
前記第2抵抗部の一端は、前記第3端子に電気的に接続され、
前記第2抵抗部の他端は、基準導電路に電気的に接続され、
前記信号出力部が前記ハイレベル信号を出力することを条件として、前記第1抵抗部と前記素子部と前記第2抵抗部とを介して前記信号出力部から前記基準導電路へと電流が流れ、前記第3端子が前記第2閾値以上の電圧となり、且つ前記素子部で生じる電圧降下により前記第1端子と前記第3端子の電位差が前記第1閾値以上となる
請求項1に記載の駆動装置。 - 前記第1端子と前記第3端子との間を短絡状態と前記短絡状態が解除された解除状態とに切り替える切替部を備え、
前記信号出力部が前記ハイレベル信号を出力している状態で、前記切替部が前記短絡状態に切り替えた場合に前記スイッチング素子がオフ状態となり、
前記信号出力部が前記ハイレベル信号を出力している状態で、前記切替部が前記解除状態を維持することを条件として前記スイッチング素子がオン状態となる
請求項2に記載の駆動装置。 - 前記スイッチング素子は、第1導電路と第2導電路との間に設けられ、
前記第2端子は、前記第1導電路に電気的に接続され、
前記第3端子は、前記第2導電路に電気的に接続され、
前記第1導電路側には第1電源部が設けられ、
前記第2導電路側には第2電源部が設けられ、
少なくとも前記スイッチング素子がオン状態であることを条件として前記第1電源部と前記第2電源部との間で電流が流れる構成であり、
前記第1電源部と前記第2電源部との間が導通しているときに前記第3端子の電圧が前記第2閾値以上である状態が正常状態であり、
前記第1電源部と前記第2電源部との間が導通しているときに前記第3端子の電圧が前記第2閾値未満である状態が異常状態である
請求項1から請求項3のいずれか一項に記載の駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023144080A JP2023164511A (ja) | 2020-09-16 | 2023-09-06 | 駆動装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020155303A JP7349069B2 (ja) | 2020-09-16 | 2020-09-16 | 駆動装置 |
JP2023144080A JP2023164511A (ja) | 2020-09-16 | 2023-09-06 | 駆動装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155303A Division JP7349069B2 (ja) | 2020-09-16 | 2020-09-16 | 駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023164511A true JP2023164511A (ja) | 2023-11-10 |
Family
ID=80775750
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155303A Active JP7349069B2 (ja) | 2020-09-16 | 2020-09-16 | 駆動装置 |
JP2023144080A Pending JP2023164511A (ja) | 2020-09-16 | 2023-09-06 | 駆動装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155303A Active JP7349069B2 (ja) | 2020-09-16 | 2020-09-16 | 駆動装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230370057A1 (ja) |
JP (2) | JP7349069B2 (ja) |
CN (1) | CN116171531A (ja) |
DE (1) | DE112021004846T5 (ja) |
WO (1) | WO2022059370A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266712A (ja) * | 1989-04-07 | 1990-10-31 | Fuji Electric Co Ltd | 半導体装置 |
US6538279B1 (en) | 1999-03-10 | 2003-03-25 | Richard A. Blanchard | High-side switch with depletion-mode device |
JP6024596B2 (ja) | 2013-05-28 | 2016-11-16 | 株式会社デンソー | 駆動素子保護回路及び負荷駆動装置 |
JP6653635B2 (ja) * | 2016-07-11 | 2020-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2020
- 2020-09-16 JP JP2020155303A patent/JP7349069B2/ja active Active
-
2021
- 2021-08-03 US US18/245,103 patent/US20230370057A1/en active Pending
- 2021-08-03 DE DE112021004846.5T patent/DE112021004846T5/de active Pending
- 2021-08-03 WO PCT/JP2021/028721 patent/WO2022059370A1/ja active Application Filing
- 2021-08-03 CN CN202180053486.3A patent/CN116171531A/zh active Pending
-
2023
- 2023-09-06 JP JP2023144080A patent/JP2023164511A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230370057A1 (en) | 2023-11-16 |
WO2022059370A1 (ja) | 2022-03-24 |
JP2022049209A (ja) | 2022-03-29 |
DE112021004846T5 (de) | 2023-06-29 |
CN116171531A (zh) | 2023-05-26 |
JP7349069B2 (ja) | 2023-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109417292B (zh) | 电源装置 | |
CN108023583B (zh) | 半导体开关控制装置 | |
JP6623937B2 (ja) | リレー装置及び電源装置 | |
CN109075558B (zh) | 继电器装置 | |
JP4018077B2 (ja) | 電力用スイッチのためのバッテリ逆接続の保護回路 | |
CN111469783A (zh) | 电源装置 | |
JP2019195249A (ja) | 車両用電源システム | |
CN114448079A (zh) | 电源切换控制系统 | |
JP6176185B2 (ja) | 自動車用電源装置 | |
JP7349069B2 (ja) | 駆動装置 | |
JP6996446B2 (ja) | 回路装置 | |
JP2018192872A (ja) | 電源ボックス | |
WO2020217780A1 (ja) | 負荷駆動装置 | |
CN112262513B (zh) | 供电控制装置 | |
JP2014161147A (ja) | 電源装置 | |
JP7310591B2 (ja) | 駆動装置 | |
US11345314B2 (en) | Wiper drive circuit | |
JP6724539B2 (ja) | 負荷駆動装置 | |
JP2019088085A (ja) | 電源システム | |
JP7413860B2 (ja) | 給電制御装置 | |
US11211784B2 (en) | Output device and power source system | |
WO2020162432A1 (ja) | 車両用電源制御装置、及び車両用電源装置 | |
JP2022049200A (ja) | 駆動装置 | |
JP2017195718A (ja) | 逆接保護回路 | |
JP2022059758A (ja) | 負荷駆動システム及び制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230928 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230928 |