JP2023155943A - 半導体装置の製造方法および半導体装置の製造システム - Google Patents

半導体装置の製造方法および半導体装置の製造システム Download PDF

Info

Publication number
JP2023155943A
JP2023155943A JP2022065469A JP2022065469A JP2023155943A JP 2023155943 A JP2023155943 A JP 2023155943A JP 2022065469 A JP2022065469 A JP 2022065469A JP 2022065469 A JP2022065469 A JP 2022065469A JP 2023155943 A JP2023155943 A JP 2023155943A
Authority
JP
Japan
Prior art keywords
organic film
recess
amine
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022065469A
Other languages
English (en)
Inventor
達也 山口
Tatsuya Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022065469A priority Critical patent/JP2023155943A/ja
Priority to KR1020230042719A priority patent/KR20230146451A/ko
Priority to US18/295,381 priority patent/US20230326739A1/en
Publication of JP2023155943A publication Critical patent/JP2023155943A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】凹部内に所望の形状の空洞を形成する。【解決手段】半導体装置の製造方法であって、成膜工程と、処理工程と、除去工程とを含む。成膜工程では、凹部を有する基板の表面にアミンおよびイソシアネートを供給することにより、凹部内に尿素結合を有する重合体により構成される有機膜が成膜される。処理工程では、凹部に有機膜が成膜された基板に対して予め定められた処理が行われる。除去工程では、予め定められた処理が行われた基板を加熱して有機膜を解重合させることにより、凹部内の有機膜が除去される。また、アミンおよびイソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、アミンおよびイソシアネートの少なくともいずれか一方は、直鎖構造に含まれる直鎖に接続された側鎖を有する。【選択図】図５

Description

本開示の種々の側面および実施形態は、半導体装置の製造方法および半導体装置の製造システムに関する。
例えば下記特許文献１には、基板に形成された凹部内に有機膜を埋め込み、有機膜が埋め込まれた凹部の上に封止膜を成膜し、基板を加熱することにより封止膜を介して有機膜を熱分解させることで、凹部内にエアギャップを形成する技術が開示されている。
特開２０２１－１７４９１５号公報
本開示は、凹部内に所望の形状の空洞を形成することができる半導体装置の製造方法および半導体装置の製造システムを提供する。
本開示の一側面は、半導体装置の製造方法であって、成膜工程と、処理工程と、除去工程とを含む。成膜工程では、凹部を有する基板の表面にアミンおよびイソシアネートを供給することにより、凹部内に尿素結合を有する重合体により構成される有機膜が成膜される。処理工程では、凹部に有機膜が成膜された基板に対して予め定められた処理が行われる。除去工程では、予め定められた処理が行われた基板を加熱して有機膜を解重合させることにより、凹部内の有機膜が除去される。また、アミンおよびイソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、アミンおよびイソシアネートの少なくともいずれか一方は、直鎖構造に含まれる直鎖に接続された側鎖を有する。
本開示の種々の側面および実施形態によれば、凹部内に所望の形状の空洞を形成することができる。
図１は、製造システムの一例を示すシステム構成図である。 図２は、成膜装置の一例を示す概略図である。 図３は、熱処理装置の一例を示す概略図である。 図４は、プラズマ処理装置の一例を示す概略図である。 図５は、半導体装置の製造方法の一例を示すフローチャートである。 図６は、半導体装置の製造過程の一例を示す模式図である。 図７は、半導体装置の製造過程の一例を示す模式図である。 図８は、半導体装置の製造過程の一例を示す模式図である。 図９は、半導体装置の製造過程の一例を示す模式図である。 図１０は、半導体装置の製造過程の一例を示す模式図である。 図１１は、有機膜の材料となるイソシアネートおよびアミンの組み合わせの一例を示す図である。 図１２は、実施例１の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１３は、実施例２の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１４は、実施例３の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１５は、実施例４の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１６は、実施例５の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１７は、比較例１の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１８は、比較例２の有機膜におけるＭＤＳＣの測定結果の一例を示す図である。 図１９は、実施例１のアミンの分子構造の一例を示す図である。 図２０は、実施例２のアミンの分子構造の一例を示す図である。 図２１は、実施例１および実施例２のアミンの分子構造を一般化した構造の一例を示す図である。 図２２は、実施例３のアミンの分子構造の一例を示す図である。 図２３は、実施例４のアミンの分子構造の一例を示す図である。 図２４は、実施例５のアミンの分子構造の一例を示す図である。 図２５は、実施例３から実施例５のアミンの構造を一般化した分子構造の一例を示す図である。 図２６は、基板の温度と成膜レートの関係の一例を示す図である。 図２７は、アミンおよびイソシアネートの構造を一般化した分子構造の一例を示す図である。 図２８は、温度に対する有機膜の質量変化の一例を示す図である。 図２９は、半導体装置の製造過程の他の例を示す模式図である。 図３０は、半導体装置の製造過程の他の例を示す模式図である。 図３１は、半導体装置の製造過程の他の例を示す模式図である。
以下に、開示される半導体装置の製造方法および半導体装置の製造システムの実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法および半導体装置の製造システムが限定されるものではない。
ところで、蒸着重合によって凹部の内部に有機膜を形成する場合、凹部の底部だけでなく、凹部の側壁や、凹部の開口部にも等方的に有機膜が形成される。そのため、有機膜の流動性が低い場合には、凹部の内部全体に有機膜が形成される前に、凹部の開口部が閉塞してしまい、凹部に成膜された有機膜内にボイドやシームが発生する場合がある。凹部の有機膜内にボイドやシームが発生すると、ボイドやシーム内に、その後の工程で形成される膜が入り込む場合がある。そのため、さらに後の工程で、有機膜を除去して凹部内に空洞を形成する場合、空洞の形状が所望の形状とは異なる形状になる場合がる。これにより、空洞を配線周辺のエアギャップとして使う場合、エアギャップによって形成される寄生容量の大きさが、所望の大きさと異なってしまう場合がある。
そこで、本開示は、凹部内に所望の形状の空洞を形成することができる技術を提供する。
［製造システム１０の構成］
図１は、製造システム１０の一例を示すシステム構成図である。製造システム１０は、成膜装置２００、熱処理装置３００－１、プラズマ処理装置４００、および熱処理装置３００－２を備える。製造システム１０は、マルチチャンバータイプの真空処理システムである。製造システム１０は、成膜装置２００、熱処理装置３００－１、プラズマ処理装置４００、および熱処理装置３００－２を用いて、半導体装置に用いられる素子が形成される基板Ｗにエアギャップを形成する。熱処理装置３００－１および熱処理装置３００－２は、同様の構成である。なお、以下では、熱処理装置３００－１および熱処理装置３００－２のそれぞれを区別することなく総称する場合に熱処理装置３００と記載する。
成膜装置２００は、凹部が形成された基板Ｗの表面に熱分解可能な有機膜を積層させる。本実施形態において、熱分解可能な有機膜は、複数種類のモノマーの重合により生成された尿素結合を有する重合体である。熱処理装置３００－１は、基板Ｗを第１の温度に加熱することにより、基板Ｗの凹部の周囲に積層された有機膜を除去する。プラズマ処理装置４００は、マイクロ波のプラズマを用いて、基板Ｗの凹部に積層された有機膜の上に封止膜を積層させる。熱処理装置３００－２は、基板Ｗを第１の温度よりも高い第２の温度に加熱することにより、封止膜の下層の有機膜を熱分解させ、封止膜の下層の有機膜を、封止膜を介して脱離させる。これにより、封止膜と凹部との間にエアギャップが形成される。
成膜装置２００、熱処理装置３００－１、プラズマ処理装置４００、および熱処理装置３００－２は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。
真空搬送室１０１内は、真空ポンプにより排気されて予め定められた真空度に保たれている。真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、成膜装置２００、熱処理装置３００－１、プラズマ処理装置４００、熱処理装置３００－２、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３の側面には、基板Ｗを収容する容器（例えばＦＯＵＰ（Front-Opening Unified Pod））Ｃを取り付けるための複数のポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。また、大気搬送室１０３内には清浄空気のダウンフローが形成される。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれの容器Ｃ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
制御装置１００は、メモリ、プロセッサ、および入出力インターフェイスを有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件を含むレシピ等が格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、製造システム１０の各部を制御する。
［成膜装置２００の構成］
図２は、成膜装置２００の一例を示す概略図である。成膜装置２００は、容器２０１、排気装置２０２、シャワーヘッド２０６、および載置台２０７を有する。本実施形態において、成膜装置２００は、例えばＣＶＤ（Chemical Vapor Deposition）装置である。
排気装置２０２は、容器２０１内のガスを排気する。容器２０１内は、排気装置２０２によって予め定められた圧力の真空雰囲気に制御される。
容器２０１には、シャワーヘッド２０６を介して、複数種類の原料モノマーが供給される。本実施形態において、複数種類の原料モノマーは、例えばイソシアネートおよびアミンである。シャワーヘッド２０６には、イソシアネートを液体で収容する原料供給源２０３ａが、供給管２０４ａを介して接続されている。また、シャワーヘッド２０６には、アミンを液体で収容する原料供給源２０３ｂが、供給管２０４ｂを介して接続されている。
原料供給源２０３ａから供給されたイソシアネートの液体は、供給管２０４ａに介在する気化器２０５ａにより気化される。気化器２０５ａによって気化されたイソシアネートの蒸気は、供給管２０４ａを介して、ガス吐出部であるシャワーヘッド２０６に導入される。また、原料供給源２０３ｂから供給されたアミンの液体は、供給管２０４ｂに介在する気化器２０５ｂにより気化される。気化器２０５ｂによって気化されたアミンの蒸気は、供給管２０４ｂを介して、シャワーヘッド２０６に導入される。
シャワーヘッド２０６は、例えば容器２０１の上部に設けられ、下面に多数の吐出孔が形成されている。シャワーヘッド２０６は、供給管２０４ａおよび供給管２０４ｂを介して導入されたイソシアネートの蒸気およびアミンの蒸気を、別々の吐出孔から容器２０１内にシャワー状に吐出する。
容器２０１内には、図示しない温度調節機構を有する載置台２０７が設けられている。載置台２０７には表面に凹部が形成された基板Ｗが載置される。載置台２０７は、温度調節機構により、原料供給源２０３ａおよび原料供給源２０３ｂからそれぞれ供給された原料モノマーの蒸着重合に適した温度となるように、基板Ｗの温度を制御する。蒸着重合に適した温度は、原料モノマーの種類に応じて定めることができる。蒸着重合に適した温度は、例えば６０［℃］～１００［℃］の範囲内の温度である。
このような成膜装置２００を用いて、基板Ｗの表面において２種類の原料モノマーの蒸着重合反応を起こすことにより、凹部が形成された基板Ｗの表面に有機膜が積層される。２種類の原料モノマーがイソシアネートおよびアミンである場合、基板Ｗの表面には、ポリ尿素の重合体の膜が積層される。
［熱処理装置３００の構成］
図３は、熱処理装置３００の一例を示す概略図である。熱処理装置３００は、容器３０１、排気管３０２、供給管３０３、載置台３０４、ランプハウス３０５、および赤外線ランプ３０６を有する。
容器３０１内には、基板Ｗが載置される載置台３０４が設けられている。基板Ｗが載置される載置台３０４の面と対向する位置には、ランプハウス３０５が設けられている。ランプハウス３０５内には、赤外線ランプ３０６が配置されている。
容器３０１内には、供給管３０３を介して不活性ガスが供給される。本実施形態において、不活性ガスは、例えばＮ2ガスである。
載置台３０４上に基板Ｗが載置され、供給管３０３を介して容器３０１内に不活性ガスが供給されている状態で、赤外線ランプ３０６を点灯させることにより、凹部に有機膜が積層された基板Ｗが第１の温度に加熱される。基板Ｗの凹部に積層された有機膜が第１の温度に達すると、基板Ｗ上の有機膜の表面の一部が２種類の原料モノマーに熱分解する。これにより、基板Ｗの凹部の周辺に積層された有機膜が除去される。有機膜がポリ尿素である場合、有機膜が第１の温度に加熱されることにより、有機膜の一部が原料モノマーであるイソシアネートとアミンとに解重合する。本実施形態において、有機膜がポリ尿素である場合、第１の温度は、例えば２３０［℃］～３００［℃］の範囲内の温度である。
［プラズマ処理装置４００］
図４は、プラズマ処理装置４００の一例を示す概略図である。プラズマ処理装置４００は、処理容器４０１およびマイクロ波出力装置４０４を備える。
処理容器４０１は、例えば表面が陽極酸化処理されたアルミニウム等によって略円筒状に形成されており、内部に略円筒形状の処理空間Ｓを提供している。処理容器４０１は、保安接地されている。また、処理容器４０１は、側壁４０１ａおよび底部４０１ｂを有する。側壁４０１ａの中心軸を、軸線Ｚと定義する。底部４０１ｂは、側壁４０１ａの下端側に設けられている。底部４０１ｂには、排気用の排気口４０１ｈが設けられている。また、側壁４０１ａの上端部は開口している。
側壁４０１ａの上端部には誘電体窓４０７が設けられており、側壁４０１ａの上端部の開口は、誘電体窓４０７によって上方から塞がれている。誘電体窓４０７の下面は、処理空間Ｓに面している。誘電体窓４０７と側壁４０１ａの上端部との間にはＯリング４０６が配置されている。
処理容器４０１内には、ステージ４０２が設けられている。ステージ４０２は、軸線Ｚの方向において誘電体窓４０７と対向するように設けられている。ステージ４０２と誘電体窓４０７の間の空間が処理空間Ｓである。ステージ４０２の上には、基板Ｗが載置される。
ステージ４０２は、基台４０２ａおよび静電チャック４０２ｃを有する。基台４０２ａは、例えばアルミニウム等の導電性の材料により略円盤状に形成されている。基台４０２ａは、基台４０２ａの中心軸が軸線Ｚに略一致するように処理容器４０１内に配置されている。
基台４０２ａは、導電性の材料により形成され、軸線Ｚに沿う方向に延伸する筒状支持部４２０によって支持されている。筒状支持部４２０の外周には、導電性の筒状支持部４２１が設けられている。筒状支持部４２１は、筒状支持部４２０の外周に沿って処理容器４０１の底部４０１ｂから誘電体窓４０７へ向かって延びている。筒状支持部４２１と側壁４０１ａとの間には、環状の排気路４２２が形成されている。
排気路４２２の上部には、厚さ方向に複数の貫通穴が形成された環状のバッフル板４２３が設けられている。バッフル板４２３の下方には上述した排気口４０１ｈが設けられている。排気口４０１ｈには、排気管４３０を介して、ターボ分子ポンプ等の真空ポンプや自動圧力制御弁等を有する排気装置４３１が接続されている。排気装置４３１により、処理空間Ｓを予め定められた真空度まで減圧することができる。
基台４０２ａは、高周波電極としても機能する。基台４０２ａには、給電棒４４２およびマッチングユニット４４１を介して、ＲＦバイアス用のＲＦ信号を出力するＲＦ電源４４０が電気的に接続されている。ＲＦ電源４４０は、基板Ｗに引き込まれるイオンのエネルギーを制御するのに適した予め定められた周波数（例えば、１３．５６［ＭＨｚ］）のバイアス電力をマッチングユニット４４１および給電棒４４２を介して基台４０２ａに供給する。
マッチングユニット４４１は、ＲＦ電源４４０側のインピーダンスと、主に電極、プラズマ、処理容器４０１といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。整合器の中には自己バイアス生成用のブロッキングコンデンサが含まれている。
基台４０２ａの上面には、静電チャック４０２ｃが設けられている。静電チャック４０２ｃは、基板Ｗを静電気力によって吸着保持する。静電チャック４０２ｃは、略円盤状の外形を有し、ヒータ４０２ｄが埋め込まれている。ヒータ４０２ｄには、配線４５２およびスイッチ４５１を介してヒータ電源４５０が電気的に接続されている。ヒータ４０２ｄは、ヒータ電源４５０から供給される電力によって、静電チャック４０２ｃ上に載置された基板Ｗを加熱する。基台４０２ａ上には、エッジリング４０２ｂが設けられている。エッジリング４０２ｂは、基板Ｗおよび静電チャック４０２ｃを囲むように配置されている。エッジリング４０２ｂは、フォーカスリングと呼ばれることもある。
基台４０２ａの内部には、流路４０２ｇが形成されている。流路４０２ｇには、図示しないチラーユニットから配管４６０を介して冷媒が供給される。流路４０２ｇ内に供給された冷媒は、配管４６１を介してチラーユニットに戻される。チラーユニットによって温度が制御された冷媒が基台４０２ａの流路４０２ｇ内を循環することにより、基台４０２ａの温度が制御される。基台４０２ａ内を流れる冷媒と、静電チャック４０２ｃ内のヒータ４０２ｄとによって、静電チャック４０２ｃ上の基板Ｗの温度が制御される。
また、ステージ４０２には、Ｈｅガス等の伝熱ガスを、静電チャック４０２ｃと基板Ｗとの間に供給するための配管４６２が設けられている。
マイクロ波出力装置４０４は、処理容器４０１内に供給された処理ガスを励起するためのマイクロ波を出力する。マイクロ波出力装置４０４は、例えば２．４［ＧＨｚ］の周波数のマイクロ波を発生させる。
マイクロ波出力装置４０４は、導波管４０８を介してモード変換器４０９に接続されている。モード変換器４０９は、マイクロ波出力装置４０４から出力されたマイクロ波のモードを変換し、モードが変換されたマイクロ波を同軸導波管４１０を介してアンテナ４０５に供給する。
同軸導波管４１０は、外側導体４１０ａおよび内側導体４１０ｂを含む。外側導体４１０ａおよび内側導体４１０ｂは、略円筒形状を有しており、外側導体４１０ａおよび内側導体４１０ｂの中心軸が軸線Ｚに略一致するようにアンテナ４０５の上部に配置されている。
アンテナ４０５は、冷却ジャケット４０５ａ、誘電体板４０５ｂ、およびスロット板４０５ｃを含む。スロット板４０５ｃは、導電性を有する金属によって略円板状に形成されている。スロット板４０５ｃは、スロット板４０５ｃの中心軸が軸線Ｚに一致するように誘電体窓４０７の上面に設けられている。スロット板４０５ｃには、複数のスロット穴が形成されている。複数のスロット穴は、２つ一組となって、スロット板４０５ｃの中心軸の周りに配列されている。
誘電体板４０５ｂは、石英等の誘電体材料によって略円盤状に形成されている。誘電体板４０５ｂは、誘電体板４０５ｂの中心軸が軸線Ｚに略一致するようにスロット板４０５ｃ上に配置されている。冷却ジャケット４０５ａは、誘電体板４０５ｂ上に設けられている。
冷却ジャケット４０５ａは、表面に導電性を有する材料により形成されており、内部には流路４０５ｅが形成されている。流路４０５ｅ内には、図示しないチラーユニットから冷媒が供給される。冷却ジャケット４０５ａの上部表面には、外側導体４１０ａの下端が電気的に接続されている。また、内側導体４１０ｂの下端は、冷却ジャケット４０５ａおよび誘電体板４０５ｂの中央部分に形成された開口を通って、スロット板４０５ｃに電気的に接続されている。
同軸導波管４１０内を伝搬したマイクロ波は、誘電体板４０５ｂ内を伝搬して、スロット板４０５ｃの複数のスロット穴から誘電体窓４０７に伝搬する。誘電体窓４０７に伝搬したマイクロ波は、誘電体窓４０７の下面から処理空間Ｓ内に放射される。
同軸導波管４１０の内側導体４１０ｂの内側には、ガス管４１１が設けられている。スロット板４０５ｃの中央部には、ガス管４１１が通過可能な貫通穴４０５ｄが形成されている。ガス管４１１は、内側導体４１０ｂの内側を通って延在しており、ガス供給部４１２に接続されている。
ガス供給部４１２は、基板Ｗに封止膜を積層するための処理ガスをガス管４１１に供給する。ガス供給部４１２は、ガス供給源４１２ａ、バルブ４１２ｂ、および流量制御器４１２ｃを含む。ガス供給源４１２ａは、封止膜を成膜するための処理ガスの供給源である。処理ガスには、窒素含有ガス、シリコン含有ガス、および希ガスが含まれる。本実施形態において、窒素含有ガスは、例えばＮＨ3ガスまたはＮ2ガスであり、シリコン含有ガスは、例えばＳｉＨ4ガスであり、希ガスは、例えばＨｅガスまたはＡｒガスである。
バルブ４１２ｂは、ガス供給源４１２ａからの処理ガスの供給および供給停止を制御する。流量制御器４１２ｃは、例えばマスフローコントローラ等であり、ガス供給源４１２ａからの処理ガスの流量を制御する。
誘電体窓４０７内には、インジェクタ４１３が設けられている。インジェクタ４１３は、ガス管４１１を介して供給された処理ガスを、誘電体窓４０７に形成された貫通穴４０７ｈを介して処理空間Ｓ内に噴射する。処理空間Ｓ内に噴射された処理ガスは、誘電体窓４０７を介して処理空間Ｓ内に放射されたマイクロ波によって励起される。これにより、処理空間Ｓ内で処理ガスがプラズマ化され、プラズマに含まれるイオンおよびラジカル等により、基板Ｗに封止膜が積層される。
［半導体装置の製造方法］
図５は、半導体装置の製造方法の一例を示すフローチャートである。搬送機構１０６によって、例えば図６に示されるような、凹部５０が形成された基板Ｗが成膜装置２００内に搬入されることにより、図５に例示された処理が開始される。本実施形態において、凹部５０のアスペクト比は、例えば０．５以上である。
まず、成膜装置２００により、凹部５０内に有機膜が積層される（Ｓ１０）。ステップＳ１０は、成膜工程の一例である。ステップＳ１０では、基板Ｗが第１の温度に加熱された状態で、基板Ｗ上に熱分解可能な有機膜が積層される。ステップＳ１０における基板Ｗの温度は、有機膜のガラス転移温度より高く、かつ、１５０℃より低い温度である。具体的には、ステップＳ１０における基板Ｗの温度は、例えば６０［℃］～１３０［℃］の範囲内の温度である。これにより、例えば図７に示されるように、基板Ｗの凹部５０内および凹部５０の周囲に有機膜５１が積層される。ステップＳ１０では、凹部５０の底部だけでなく、凹部５０の側壁や、凹部５０の開口部にも等方的に有機膜５１が形成されるが、本実施形態における有機膜５１は、第１の温度では流動性を有するため、凹部５０の底部に流れ込む。これにより、凹部５０の有機膜５１内にボイドやシームが発生することを抑制することができる。そして、基板Ｗは、搬送機構１０６によって成膜装置２００から搬出され、熱処理装置３００－１内に搬入される。
次に、熱処理装置３００－１によって基板Ｗが加熱され、余分な有機膜５１が除去される（Ｓ１１）。ステップＳ１１では、基板Ｗが、熱処理装置３００－１によって例えば２３０［℃］～３００［℃］の範囲内の温度に加熱される。これにより、例えば図８に示されるように、凹部５０の周囲に積層された有機膜５１が熱分解され、除去される。そして、基板Ｗは、搬送機構１０６によって熱処理装置３００－１から搬出され、プラズマ処理装置４００内に搬入される。
次に、プラズマ処理装置４００により、基板Ｗ上に封止膜５２が積層される（Ｓ１２）。ステップＳ１２は、処理工程の一例である。ステップＳ１２では、マイクロ波のプラズマを用いて、例えば図９に示されるように、基板Ｗ上に封止膜５２が積層される。基板Ｗ上に封止膜５２を積層する処理は、予め定められた処理の一例である。そして、基板Ｗは、搬送機構１０６によってプラズマ処理装置４００から搬出され、熱処理装置３００－２内に搬入される。
次に、熱処理装置３００－２によって凹部５０内の有機膜５１が除去される（Ｓ１３）。ステップＳ１３は、除去工程の一例である。ステップＳ１３では、基板Ｗが、熱処理装置３００－２によって第１の温度よりも高い第２の温度に加熱される。第２の温度は、例えば４００［℃］以上の温度である。これにより、封止膜５２の下層の有機膜５１が熱分解され、封止膜５２を介して脱離する。これにより、例えば図１０に示されるように、凹部５０内において、封止膜５２の下に、有機膜５１の形状に対応したエアギャップ５３が形成される。そして、基板Ｗは、搬送機構１０６によって熱処理装置３００－２から搬出され、本フローチャートに示された処理が終了する。
なお、ステップＳ１０およびＳ１１を、この順番で複数回繰り返してもよい。これにより、凹部５０の周囲に積層された有機膜５１を除去することができると共に、凹部５０内の有機膜５１の厚さをより厚くすることができる。
［実施例］
図１１は、有機膜５１の材料となるイソシアネートおよびアミンの組み合わせの一例を示す図である。実施例１～５および比較例１の組み合わせでは、同じ分子構造のイソシアネートが用いられている。また、比較例１および２の組み合わせでは、同じ分子構造のアミンが用いられている。
図１２は、実施例１におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１における温度変調示差走査熱量測定（ＭＤＳＣ）の測定結果の一例を示す図である。図１２に示されるように、実施例１の組み合わせによって形成された有機膜５１のガラス転移温度は約－３９℃であった。
図１３は、実施例２におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１３に示されるように、実施例２の組み合わせによって形成された有機膜５１のガラス転移温度は約－２１℃である。
図１４は、実施例３におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１４に示されるように、実施例３の組み合わせによって形成された有機膜５１のガラス転移温度は約－２８℃である。
図１５は、実施例４におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１５に示されるように、実施例４の組み合わせによって形成された有機膜５１のガラス転移温度は約－３４℃である。
図１６は、実施例５におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１６に示されるように、実施例５の組み合わせによって形成された有機膜５１のガラス転移温度は約－２０℃である。
図１７は、比較例１におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１７に示されるように、比較例１の組み合わせによって形成された有機膜５１のガラス転移温度は約１６０℃である。
図１８は、比較例２におけるイソシアネートおよびアミンの組み合わせを用いた蒸着重合により形成された有機膜５１におけるＭＤＳＣの測定結果の一例を示す図である。図１８に示されるように、比較例２の組み合わせによって形成された有機膜５１では、ガラス転移温度は検出されなかった。
本実施形態におけるアミンは、直鎖構造の両端のそれぞれに官能基であるアミノ基を有する末端二官能性直鎖構造であり、直鎖構造に含まれる直鎖に接続された側鎖を有する。例えば、実施例１におけるアミンは、図１９に示されるように、炭化水素を含む直鎖と、直鎖の両端に接続された窒素原子と、窒素原子に接続されたアルキル基を含む側鎖とを有する。図１９の例において、アルキル基は、エチル基である。実施例１におけるアミンは、直鎖の末端の２つの官能基が２級アミンである。また、図１９の例において、側鎖は、２級アミンに含まれる窒素原子を介して直鎖に接続されている。
また、実施例２におけるアミンは、例えば図２０に示されるように、炭化水素を含む直鎖と、直鎖の両端に接続された窒素原子に接続されたアルキル基を含む側鎖とを有する。図２０の例において、アルキル基は、メチル基である。実施例２におけるアミンは、直鎖の末端の２つの官能基が２級アミンである。
実施例１および２におけるアミンの構造を一般化すると、例えば図２１に示されるような分子構造となる。具体的には、実施例１および２におけるアミンは、例えば図２１に示されるように、炭化水素を含む直鎖と、直鎖の両端に接続された窒素原子と、窒素原子に接続された置換基Ｘを含む側鎖とを有する。図２１の例において、置換基Ｘは、メチル基またはエチル基等のアルキル基である。また、図２１の例において、ｎの値は、０～３の整数である。
また、実施例３におけるアミンは、例えば図２２に示されるように、炭化水素および窒素原子を含む直鎖と、直鎖の両端に接続されたアミノ基と、直鎖に含まれる窒素原子に接続されたアルキル基を含む側鎖とを有する。図２２の例において、アルキル基は、メチル基である。
また、実施例４におけるアミンは、例えば図２３に示されるように、炭化水素および窒素原子を含む直鎖と、直鎖の両端に接続された窒素原子と、窒素原子に接続されたアルキル基を含む側鎖と、直鎖に含まれる窒素原子に接続されたアルキル基を含む側鎖とを有する。図２３の例において、アルキル基は、メチル基である。
また、実施例５におけるアミンは、例えば図２４に示されるように、炭化水素および窒素原子を含む直鎖と、直鎖の両端に接続されたアミノ基と、直鎖に含まれる窒素原子に接続された水素原子を含む側鎖とを有する。
実施例３から５におけるアミンの構造を一般化すると、例えば図２５に示されるような分子構造となる。実施例３から５におけるアミンでは、側鎖が、直鎖構造に含まれる原子（例えば窒素原子）に接続されている。具体的には、実施例３から５におけるアミンは、例えば図２５に示されるように、炭化水素および窒素原子を含む直鎖と、直鎖の両端に接続された窒素原子に接続された置換基Ｘを含む側鎖と、直鎖に含まれる窒素原子に接続された置換基Ｙとを有する。図２５の例において、置換基Ｘおよび置換基Ｙは、水素原子、または、メチル基またはエチル基等のアルキル基である。また、図２５の例において、ｎの値は、１～３の整数である。
ここで、比較例２における組み合わせで成膜された有機膜では、ガラス転移温度が検出されなかった。そのため、比較例２における組み合わせで成膜された有機膜では、凹部に成膜される際に、流動性がない状態で、凹部の底部および側壁に等方的に積層される。これにより、アスペクト比が高い凹部内に有機膜を成膜する際に、凹部の内部全体に有機膜が形成される前に凹部の開口部が有機膜で閉塞してしまい、凹部内に形成された有機膜内にボイドやシームが発生する場合がある。
これに対し、実施例１～５の組み合わせにおけるアミンとイソシアネートとの蒸着重合により形成された有機膜では、ガラス転移温度が観測された。そのため、ガラス転移温度より高い温度であれば、実施例１～５の組み合わせによって形成された有機膜は流動性を有する。本実施形態では、実施例１～５の組み合わせによって形成された有機膜のいずれのガラス転移温度よりも高い例えば６０［℃］～１３０［℃］で有機膜の成膜が行われる。これにより、アスペクト比が高い凹部内に有機膜を成膜する際に、流動性のある有機膜が凹部内に流れ込む。これにより、凹部内に形成された有機膜内にボイドやシームが発生することを抑制することができる。
なお、比較例１における組み合わせで成膜された有機膜のガラス転移温度は約１６０℃であった。そのため、比較例１における組み合わせにおいても、基板Ｗの温度を１６０℃以上に加熱することにより、アスペクト比が高い凹部内に有機膜を成膜する際に、流動性のある有機膜が凹部内に流れ込むとも考えられる。しかし、基板Ｗの温度が高い場合、基板Ｗに有機膜が吸着し難くなる。そのため、基板Ｗの温度が高い場合、有機膜の成膜レートが低下し、スループットが低下する。
図２６は、基板Ｗの温度と成膜レートの関係の一例を示す図である。図２６では、比較例２の組み合わせにおける成膜レートの実験結果が示されているが、温度に対する成膜レートの傾向は、実施例１～５および比較例１のそれぞれの組み合わせによって形成される有機膜においても同様である。図２６に示されるように、基板Ｗの温度が高くなるほど成膜レートが低下し、基板Ｗの温度が１５０℃以上になると、基板Ｗには有機膜がほとんど成膜されない。そのため、比較例１の組み合わせにおいて、基板Ｗを１６０℃以上に加熱した状態では、基板Ｗには有機膜がほとんど成膜されない。
ここで、実施例１～５のそれぞれの組み合わせにおけるアミンは、直鎖と側鎖とを有する分子構造である。これにより、アミンとイソシアネートとの蒸着重合により形成された尿素結合を有する分子において、分子同士のパッキングが抑制される。これにより、実施例１～５の組み合わせによって形成される有機膜のガラス転移温度を下げることができる。実施例１～５の組み合わせによって形成される有機膜のガラス転移温度は、例えば図１１に示されるように、１５０℃よりも十分に低い。
なお、比較例１では、環状構造である脂環族骨格自体が構造変化を起こしにくく、つまりポリ尿素としての流動性が低い。これは実施例１～５が、構造変化が起こりやすい直鎖脂肪族構造の側鎖によって分子同士のパッキングを低下させガラス転移点を下げているのに対して、比較例１では分子同士のパッキングによらずガラス転移点が高くなっていると考えられる。
そのため、実施例１～５の組み合わせでは、ガラス転移温度よりも高く、かつ、１５０℃よりも低い温度（例えば６０［℃］～１３０［℃］）で成膜することにより、有機膜に流動性がある状態で、基板Ｗに有機膜を成膜することができる。これにより、凹部内に形成される有機膜内のボイドやシームを抑制することができる。これにより、有機膜を除去した後の空洞の形状を、所望の形状とすることができる。また、実施例１～５の組み合わせでは、１５０℃よりも低い温度であっても、ガラス転移温度よりも高ければ、有機膜に流動性がある状態で、基板Ｗに有機膜を成膜することができる。これにより、高い成膜レートで基板Ｗに有機膜を成膜することができる。これにより、スループットを向上させることができる。
なお、上記した実施例１～５では、アミンについて、直鎖構造の両端のそれぞれに官能基であるアミノ基を有する末端二官能性直鎖構造であり、直鎖構造に含まれる直鎖に接続された側鎖を有する構造を特定した。しかし、開示の技術はこれに限られない。直鎖構造の両端のそれぞれに官能基を有する末端二官能性直鎖構造であり、直鎖構造に含まれる直鎖に接続された側鎖を有する構造は、有機膜の材料となるアミンおよびイソシアネートの少なくともいずれかが有する構造であればよい。
そのような分子構造としては、例えば図２７のような構造が考えられる。図２７は、アミンおよびイソシアネートの構造を一般化した分子構造の一例を示す図である。図２７に例示された分子構造は、炭化水素を含む直鎖と、直鎖の両端の炭素原子に接続された置換基Ｘを含む側鎖と、直鎖の両端の炭素原子に接続された官能基Ｒとを有する。図２７の例において、官能基Ｒは、アミノ基またはイソシアネート基である。置換基Ｘは、メチル基またはエチル基等のアルキル基である。また、図２１の例において、ｎの値は、０～３の整数である。
図２７に示される構造のアミンでは、直鎖と側鎖とを接続している炭素原子にアミノ基が接続される。また、図２７に示される構造のイソシアネートでは、直鎖と側鎖とを接続している炭素原子にイソシアネート基が接続される。
また、上記した実施例１～５の組み合わせにおいて形成される有機膜のガラス転移温度は、比較例１よりも１８０℃以上低い。しかし、実施例１～５の組み合わせにおいて形成され有機膜が解重合により除去される温度は、比較例２よりも数十℃低い程度である。図２８は、温度に対する有機膜の質量変化の一例を示す図である。
有機膜の質量が９０％減少する際の温度は、例えば図２８に示されるように、比較例２の組み合わせにおいて形成される有機膜では、約４３０℃である。一方、実施例１の組み合わせにおいて形成される有機膜では、例えば図２８に示されるように、約３７０℃である。このように、実施例１の組み合わせにおいて形成され有機膜が解重合により除去される温度は、比較例２よりも約６０℃低い程度である。他の実施例２～５の組み合わせにおいて形成される有機膜においても、同様の傾向が見られる。即ち、実施例１～５の組み合わせにおいて形成される有機膜においても、比較例と同程度の耐熱性がある。
以上、実施形態について説明した。上記したように、上記した実施形態における半導体装置の製造方法は、成膜工程と、処理工程と、除去工程とを含む。成膜工程では、凹部５０を有する基板Ｗの表面にアミンおよびイソシアネートを供給することにより、凹部５０内に尿素結合を有する重合体により構成される有機膜５１が成膜される。処理工程では、凹部５０に有機膜５１が成膜された基板Ｗに対して予め定められた処理が行われる。除去工程では、予め定められた処理が行われた基板Ｗを加熱して有機膜５１を解重合させることにより、凹部５０内の有機膜５１が除去される。また、アミンおよびイソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、アミンおよびイソシアネートの少なくともいずれか一方は、直鎖構造に含まれる直鎖に接続された側鎖を有する。これにより、凹部５０内に形成される有機膜５１内のボイドやシームを抑制することができ、有機膜５１を除去した後の空洞の形状を、所望の形状とすることができる。
また、上記した実施形態のアミンにおいて、直鎖の末端の２つの官能基は２級アミンであってもよく、側鎖は、２級アミンに含まれる窒素原子を介して直鎖に接続されていてもよい。このような分子構造のアミンを用いることにより、尿素結合を有する分子同士のパッキングを抑制することができる。
また、上記した実施形態のアミンまたはイソシアネートにおいて、側鎖は、直鎖構造に含まれる原子に接続されている。例えば、側鎖は、直鎖構造に含まれる窒素原子に接続されている。このような分子構造のアミンを用いることにより、尿素結合を有する分子同士のパッキングを抑制することができる。
また、上記した実施形態のアミンは、直鎖と側鎖とを接続している炭素原子に接続されたアミノ基を有する。このような分子構造のアミンを用いることにより、尿素結合を有する分子同士のパッキングを抑制することができる。
また、上記した実施形態のイソシアネートは、直鎖と側鎖とを接続している炭素原子に接続されたイソシアネート基を有する。このような分子構造のイソシアネートを用いることにより、尿素結合を有する分子同士のパッキングを抑制することができる。
また、上記した実施形態において、成膜工程は、有機膜５１のガラス転移温度より高い温度であって、１５０℃よりも低い温度で行われる。これにより、有機膜５１に流動性がある状態で、基板Ｗに有機膜５１を成膜することができ、凹部５０内に形成される有機膜５１内のボイドやシームを抑制することができる。
また、上記した実施形態において、凹部５０のアスペクト比は、０．５以上である。そのようなアスペクト比の凹部５０であっても、本実施形態に示された分子構造のアミンおよびイソシアネートを用いることにより、凹部５０内に形成される有機膜５１内のボイドやシームを抑制することができる。
また、上記した実施形態における半導体装置の製造システムは、成膜装置２００と、熱処理装置３００と、プラズマ処理装置４００とを備える。成膜装置２００は、凹部５０を有する基板Ｗの表面にアミンおよびイソシアネートを供給することにより、凹部５０内に尿素結合を有する重合体により構成される有機膜５１を成膜する。プラズマ処理装置４００は、凹部５０に有機膜５１が成膜された基板Ｗに対して予め定められた処理を行う。熱処理装置３００は、予め定められた処理が行われた基板Ｗを加熱して有機膜を解重合させることにより、凹部５０内の有機膜５１を除去する。また、アミンおよびイソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、アミンおよびイソシアネートの少なくともいずれか一方は、直鎖構造に含まれる直鎖に接続された側鎖を有する。これにより、凹部５０内に形成される有機膜５１内のボイドやシームを抑制することができ、有機膜５１を除去した後の空洞の形状を、所望の形状とすることができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、基板Ｗの凹部５０内に有機膜５１を成膜し、その上に封止膜５２を形成し、基板Ｗを加熱して有機膜５１を除去することにより、封止膜５２の下方にエアギャップ５３を形成するが、開示の技術はこれに限られない。他の形態として、有機膜５１は、深穴の形成に利用されてもよい。
例えば図２９に示されるように、エッチング対象の膜５５－１に、エッチングにより凹部５０－１が形成され、凹部５０－１内に有機膜５１が埋め込まれる。そして、例えば図３０に示されるように、膜５５－１の上に、さらにエッチング対象の膜５５－２が積層され、膜５５－２に、エッチングにより凹部５０－２が形成される。この時、凹部５０－２の底には、凹部５０－１内の有機膜５１が露出している。その後、基板Ｗを第２の温度に加熱することにより、凹部５０－１内の有機膜５１が解重合し、有機膜５１が凹部５０－２を介して除去される。これにより、例えば図３１に示されるように、アスペクト比が大きい凹部を形成することができる。なお、膜５５－１の上に、さらにエッチング対象の膜５５－２が積層され、膜５５－２に、エッチングにより凹部５０－２が形成される処理は、予め定められた処理の一例である。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ 容器
Ｇ ゲートバルブ
Ｗ 基板
１０ 製造システム
１００ 制御装置
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
２００ 成膜装置
３００ 熱処理装置
４００ プラズマ処理装置
５０ 凹部
５１ 有機膜
５２ 封止膜
５３ エアギャップ
５５ 膜

Claims (16)

  1. 凹部を有する基板の表面にアミンおよびイソシアネートを供給することにより、前記凹部内に尿素結合を有する重合体により構成される有機膜を成膜する成膜工程と、
    前記凹部に前記有機膜が成膜された前記基板に対して予め定められた処理を行う処理工程と、
    前記予め定められた処理が行われた前記基板を加熱して前記有機膜を解重合させることにより、前記凹部内の前記有機膜を除去する除去工程と
    を含み、
    前記アミンおよび前記イソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、
    前記アミンおよび前記イソシアネートの少なくともいずれか一方は、前記直鎖構造に含まれる直鎖に接続された側鎖を有する半導体装置の製造方法。
  2. 前記アミンにおいて、前記直鎖の末端の２つの官能基は２級アミンであり、
    前記側鎖は、前記２級アミンに含まれる窒素原子を介して前記直鎖に接続されている請求項１に記載の半導体装置の製造方法。
  3. 前記側鎖は、前記直鎖構造に含まれる原子に接続されている請求項１または２に記載の半導体装置の製造方法。
  4. 前記側鎖は、前記直鎖構造に含まれる窒素原子に接続されている請求項３に記載の半導体装置の製造方法。
  5. 前記アミンは、前記直鎖と前記側鎖とを接続している炭素原子に接続されたアミノ基を有する請求項１に記載の半導体装置の製造方法。
  6. 前記イソシアネートは、前記直鎖と前記側鎖とを接続している炭素原子に接続されたイソシアネート基を有する請求項１に記載の半導体装置の製造方法。
  7. 前記成膜工程は、前記有機膜のガラス転移温度より高い温度であって、１５０℃よりも低い温度で行われる請求項１に記載の半導体装置の製造方法。
  8. 前記凹部のアスペクト比は、０．５以上である請求項１に記載の半導体装置の製造方法。
  9. 凹部を有する基板の表面にアミンおよびイソシアネートを供給することにより、前記凹部内に尿素結合を有する重合体により構成される有機膜を成膜する成膜装置と、
    前記凹部に前記有機膜が成膜された前記基板に対して予め定められた処理を行う処理装置と、
    前記予め定められた処理が行われた前記基板を加熱して前記有機膜を解重合させることにより、前記凹部内の前記有機膜を除去する熱処理装置と
    を備え、
    前記アミンおよび前記イソシアネートは、直鎖構造の両端に２つの官能基を有する末端二官能性直鎖構造であり、
    前記アミンおよび前記イソシアネートの少なくともいずれか一方は、前記直鎖構造に含まれる直鎖に接続された側鎖を有する半導体装置の製造システム。
  10. 前記アミンにおいて、前記直鎖の末端の２つの官能基は２級アミンであり、
    前記側鎖は、前記２級アミンに含まれる窒素原子を介して前記直鎖に接続されている請求項９に記載の半導体装置の製造システム。
  11. 前記側鎖は、前記直鎖構造に含まれる原子に接続されている請求項９または１０に記載の半導体装置の製造システム。
  12. 前記側鎖は、前記直鎖構造に含まれる窒素原子に接続されている請求項１１に記載の半導体装置の製造システム。
  13. 前記アミンは、前記直鎖と前記側鎖とを接続している炭素原子に接続されたアミノ基を有する請求項９に記載の半導体装置の製造システム。
  14. 前記イソシアネートは、前記直鎖と前記側鎖とを接続している炭素原子に接続されたイソシアネート基を有する請求項９に記載の半導体装置の製造システム。
  15. 前記成膜装置は、前記有機膜のガラス転移温度より高い温度であって、１５０℃よりも低い温度で前記有機膜を成膜する請求項９に記載の半導体装置の製造システム。
  16. 前記凹部のアスペクト比は、０．５以上である請求項９に記載の半導体装置の製造システム。
JP2022065469A 2022-04-12 2022-04-12 半導体装置の製造方法および半導体装置の製造システム Pending JP2023155943A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022065469A JP2023155943A (ja) 2022-04-12 2022-04-12 半導体装置の製造方法および半導体装置の製造システム
KR1020230042719A KR20230146451A (ko) 2022-04-12 2023-03-31 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
US18/295,381 US20230326739A1 (en) 2022-04-12 2023-04-04 Semiconductor device manufacturing method and semiconductor device manufacturing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022065469A JP2023155943A (ja) 2022-04-12 2022-04-12 半導体装置の製造方法および半導体装置の製造システム

Publications (1)

Publication Number Publication Date
JP2023155943A true JP2023155943A (ja) 2023-10-24

Family

ID=88239781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022065469A Pending JP2023155943A (ja) 2022-04-12 2022-04-12 半導体装置の製造方法および半導体装置の製造システム

Country Status (3)

Country Link
US (1) US20230326739A1 (ja)
JP (1) JP2023155943A (ja)
KR (1) KR20230146451A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7341100B2 (ja) 2020-04-28 2023-09-08 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20230146451A (ko) 2023-10-19
US20230326739A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP7079686B2 (ja) 成膜方法及び成膜装置
JP4853857B2 (ja) 基板の処理方法，コンピュータ読み取り可能な記録媒体及び基板処理装置
KR20100049704A (ko) 성막 장치
US10734204B2 (en) Method for cleaning components of plasma processing apparatus
WO2012011480A1 (ja) 層間絶縁層形成方法及び半導体装置
US11996296B2 (en) Substrate processing method and substrate processing system
US10903086B2 (en) Titanium silicide region forming method
KR102614944B1 (ko) 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
KR20210035740A (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
US11843027B2 (en) Method of manufacturing semiconductor device
JP2023155943A (ja) 半導体装置の製造方法および半導体装置の製造システム
TW201903894A (zh) 半導體裝置之製造方法及真空處理裝置
US20210202298A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
KR20210097045A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
US11145522B2 (en) Method of forming boron-based film, and film forming apparatus
US20220139682A1 (en) Substrate processing method and substrate processing system
JP7466406B2 (ja) 半導体装置の製造方法および成膜装置
KR100685826B1 (ko) 증착 장치 및 이를 이용한 증착 방법
US20240128089A1 (en) Method to selectively etch silicon nitride to silicon oxide using water crystallization
US20240136229A1 (en) Channel uniformity horizontal gate all around device
US20210272840A1 (en) Method of manufacturing semiconductor device
KR20240097984A (ko) 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
KR20040061130A (ko) 박막 증착 장치 및 방법