JP2023147627A - 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法 - Google Patents

半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法 Download PDF

Info

Publication number
JP2023147627A
JP2023147627A JP2022055255A JP2022055255A JP2023147627A JP 2023147627 A JP2023147627 A JP 2023147627A JP 2022055255 A JP2022055255 A JP 2022055255A JP 2022055255 A JP2022055255 A JP 2022055255A JP 2023147627 A JP2023147627 A JP 2023147627A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
defect
data
determination device
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022055255A
Other languages
English (en)
Inventor
誠 出利葉
Makoto Deriba
直之 山下
Naoyuki Yamashita
卓磨 内田
Takuma Uchida
憲吾 白井
Kengo Shirai
永行 笠原
Nagayuki Kasahara
和宏 清水
Kazuhiro Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Production Engineering Corp
Original Assignee
Denso Corp
Toyota Production Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Production Engineering Corp filed Critical Denso Corp
Priority to JP2022055255A priority Critical patent/JP2023147627A/ja
Publication of JP2023147627A publication Critical patent/JP2023147627A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】チップが複数形成された半導体ウェハの欠陥が既知の現象であるか否かを効率良く判定し、半導体ウェハの不要なラインアウトに伴う製造効率の低下を防ぐことを課題とする。
【解決手段】半導体ウェハ上に複数形成されたチップを、ウェハ加工後機能テストを行い、機能テストデータ２４ａに基づいて欠陥傾向画像２４ｆを生成し、該欠陥傾向画像２４ｆを学習済モデルＭに入力し、半導体ウェハの欠陥が既知の現象であるか否かを判定し、その判定結果に基づいて、該半導体ウェハをラインアウトするか否かを表示できるように構成する。
【選択図】図１

Description

本発明は、大規模集積回路（LSI: Large Scale Integrated）のチップ（以下、単に「チップ」と言う）が複数形成された半導体ウェハの欠陥が既知のものであるか否かを判定する半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法に関する。
従来、半導体ウェハ上に複数のチップを形成し、各チップの欠陥検査を行い、各チップが正しく動作をする良品であるか不良品であるかを検査する技術が知られている。
例えば、特許文献１には、散乱光を用いてカメラで半導体ウェハの画像を撮像し、撮像した画像を用いて半導体ウェハが有する表面的な欠陥又は内部的な欠陥の有無を検査する技術が開示されている。
特開平１０－３４０９３５号
しかしながら、上記特許文献１のものは、半導体ウェハの画像を用いた検査であるため、半導体ウェハに生じた電気特性上の欠陥を検査することができない。
また、実際の半導体ウェハの製造工程では、半導体ウェハに含まれる全てのチップのうち良品の割合が所定値（例えば、８０％）以下である場合や、不良品が特定の場所に所在する場合に、半導体ウェハは製造工程からラインアウトされる。この際、上記特許文献１のものは、単に欠陥の有無を検査するものであるため、半導体ウェハを製造工程からラインアウトすべきか否かを判定できない。
本発明は、上記従来技術の問題点（課題）を解決するためになされたものであって、チップが複数形成された半導体ウェハの欠陥が既知の現象であるか否かを効率良く判定し、半導体ウェハの不要なラインアウトに伴う製造効率の低下を防ぐことができる半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置であって、前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定手段と、前記判定手段により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知手段とを備えたことを特徴とする。
また、本発明は、上記発明において、前記所定の条件は、前記複数の集積回路のうち良品であると判定された集積回路の比率が所定の閾値未満である場合、又は、前記複数の集積回路のうち不良品であると判定された集積回路が所定の局所領域に存在する場合であることを特徴とする。
また、本発明は、上記発明において、前記判定手段は、多層ニューラルネットワークを教師有り学習により深層学習した学習済モデルを用いて、前記半導体ウェハの欠陥が既知の現象であるか否かを判定することを特徴とする。
また、本発明は、上記発明において、前記学習済モデルは、既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、前記多層ニューラルネットワークに適用して教師有り学習を行うことにより生成されることを特徴とする。
また、本発明は、複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置と、前記半導体ウェハ判定装置と通信可能なサーバ装置とを有する半導体ウェハ判定システムであって、前記サーバ装置は、既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、多層ニューラルネットワークに適用して教師有り学習を行うことにより学習済モデルを生成する生成手段と、前記生成手段により生成された学習済モデルを前記半導体ウェハ判定装置に通知する通知手段とを備え、前記半導体ウェハ判定装置は、前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記学習済モデルを用いて前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定手段と、前記判定手段により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知手段とを備えたことを特徴とする。
また、本発明は、複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置と、前記半導体ウェハ判定装置と通信可能なサーバ装置とを有する半導体ウェハ判定システムにおける半導体ウェハ判定方法であって、前記サーバ装置が、既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、多層ニューラルネットワークに適用して教師有り学習を行うことにより学習済モデルを生成する生成工程と、前記サーバ装置が、前記生成工程により生成された学習済モデルを前記半導体ウェハ判定装置に通知する通知工程と前記半導体ウェハ判定装置が、前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、前記半導体ウェハ判定装置が、前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記学習済モデルを用いて前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定工程と、前記半導体ウェハ判定装置が、前記判定工程により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知工程とを含むことを特徴とする
本発明によれば、チップが複数形成された半導体ウェハの欠陥が既知の現象であるか否かを効率良く判定し、半導体ウェハの不要なラインアウトに伴う製造効率の低下を防ぐことができる。
図１は、本実施形態に係る半導体ウェハ判定システムの概要を示す図である。 図２は、図１に示した半導体ウェハ判定システムのシステム構成を示す図である。 図３は、図２に示したサーバ装置の機能を示した機能ブロック図である。 図４は、図２に示したサーバ装置における教師有り学習の概要を説明するための説明図である。 図５は、図２に示したサーバ装置における学習済モデルの生成手順を示すフローチャートである。 図６は、図２に示した判定装置の機能を示した機能ブロック図である。 図７は、図６に示した学習済モデルの一例を示す図である。 図８は、欠陥が既知の現象であるか否かの判定を説明するための説明図である。 図９は、図６に示した機能テストデータの一例を示す図である。 図１０は、図６に示したマップデータの一例を示す図である。 図１１は、図６に示した品種パラメータ及び配列データの一例を示す図である。 図１２は、図６に示した重み付けパラメータ及び欠陥傾向画像の一例を示す図である。 図１３は、図６に示した判定結果データの一例を示す図である。 図１４は、図２に示した判定装置の処理手順を示すフローチャート（その１）である。 図１５は、図２に示した判定装置の処理手順を示すフローチャート（その２）である。
以下に、本発明に係る半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法の実施形態を図面に基づいて詳細に説明する。
＜半導体ウェハ判定システムの概要＞
本実施形態に係る半導体ウェハ判定システムの概要について説明する。図１は、本実施形態に係る半導体ウェハ判定システムの概要を説明するための説明図である。本実施形態では、半導体ウェハのウェハ加工後に行われる機能テストにおいて欠陥判定を行う場合について説明する。以下では、ＣＮＮ（Convolutional Neural Network）を用いて深層学習を行った学習済モデルを用いる場合を中心について説明するが、本発明はこれに限定されるものではなく、決定木アルゴリズムに基づく勾配ブースティングの機械学習を適用する場合や、Microsoft Excel（登録商標）等の分析ツールを用いることもできる。
従来、半導体ウェハのウェハ加工後に行われる機能テストでは、半導体ウェハ上に形成された各チップが良品であるか不良品であるかが検査される。そして、良品のチップが所定値以上である場合には、半導体ウェハを次のチップ化工程に移行し、良品のチップが所定値未満ある場合又は不良品のチップが局所領域に存在する場合には、半導体ウェハをラインアウトして、不良品が発生した要因が分析される。
ここで、半導体ウェハが製造工程からラインアウトされた場合に、チップの半導体ウェハ面内における欠陥発生傾向（以下、「半導体ウェハの欠陥」と言う）が既知の現象である場合には、半導体ウェハをラインアウトせずとも既知の現象に対する対策を講ずれば足りる。ところが、従来は、半導体ウェハの欠陥が既知の現象であったとしても、欠陥が生じた要因を担当者が分析していたため、その分析に時間を要し、結果的に製造効率の低下の原因となっていた。
このため、本実施形態に係る半導体ウェハ判定システムでは、半導体ウェハ上の複数のチップに機能テストを実施し、そのテスト結果データを記憶する。そして、該テスト結果データに基づいて欠陥傾向画像２４ｆが生成される。
この欠陥傾向画像２４ｆは、あらかじめ深層学習により教師有り学習された学習済モデルＭに入力される。これにより、学習済モデルＭから半導体ウェハの欠陥が既知の現象である確率が出力される。その後、この確率に基づいて半導体ウェハの欠陥が既知の現象であるか否かの判定を行う。そして、既知の現象であると判定された場合には、半導体ウェハをラインアウトしないように表示し、既知の現象でないと判定された場合には、半導体ウェハをラインアウトするように表示する。なお、ここでは説明の便宜上、学習済モデルＭから半導体ウェハの欠陥が既知の現象である確率を出力する場合を示したが、学習済モデルＭから半導体ウェハの欠陥が既知の現象であるスコアを出力することもできる。
上記一連の流れを具体的に説明すると、半導体ウェハ判定システムは、ウェハ加工後の半導体ウェハ上の複数のチップに機能テストを行い、そのテスト結果を機能テストデータ２４ａとして記憶部に記憶する（Ｓ１）。そして、記憶部に記憶された機能テストデータ２４ａは、配列データ２４ｄにデータ変換を行う。データ変換後の配列データ２４ｄを重み付け処理した後に、これを白黒濃淡画像の欠陥傾向画像２４ｆとする（Ｓ２）。
この欠陥傾向画像２４ｆは、あらかじめ深層学習の教師有り学習により生成された学習済モデルＭに入力される（Ｓ３）。この学習済モデルＭは、半導体ウェハの欠陥が既知の現象となる画像及びその正解データＲとからなる学習データと、半導体ウェハの欠陥が既知の現象ではない画像及びその正解データＲとからなる学習データを用いて教師有り学習をされたものである。
これにより、学習済モデルＭから半導体ウェハの欠陥が既知の現象である確率及び半導体ウェハの欠陥が既知の現象でない確率が出力される（Ｓ４）。そして、この既知の現象である確率及び既知の現象でない確率に基づいて、半導体ウェハの欠陥が既知の現象であるか否かが判定される（Ｓ５）。そして、半導体ウェハの欠陥が既知の現象であると判定された場合には、半導体ウェハをラインアウトしないように表示を行う。一方、半導体ウェハの欠陥が既知の現象でないと判定された場合は、半導体ウェハをラインアウトし、人による解析を行うように表示を行う（Ｓ６）。
次に、図１に示した半導体ウェハ判定システムのシステム構成について説明する。図２は、図１に示した半導体ウェハ判定システムのシステム構成を示す図である。図２に示すように、半導体ウェハ判定システムは、サーバ装置１０と、判定装置２０と、測定装置３０と、ステージコントローラ４０と、プローバ５０と、半導体ウェハ６０と、チップ６１と、稼働ステージ７０と、プローブ８０ａ及び８０ｂとを有する。
サーバ装置１０及び判定装置２０はネットワークＮに接続される。判定装置２０と測定装置３０との間は制御線によって接続される。判定装置２０とステージコントローラ４０との間は制御線によって接続される。測定装置３０とプローブ８０ａ及び８０ｂとは、電圧、電流及び信号を伝達するための信号線によって接続される。ステージコントローラ４０及び稼働ステージ７０は制御線によって接続される。
サーバ装置１０は、多層ニューラルネットワークであるＣＮＮＢに教師データを用いた教師有り学習を行って学習済モデルＭを生成し、生成した学習済モデルＭを判定装置２０に通知する。ＣＮＮＢを用いた深層学習による教師有り学習を行うためには、大量の教師データが必要となる。このため、本実施形態では、あらかじめ教師用画像Ａが準備される。
教師用画像Ａは、過去に半導体ウェハ上の複数のチップの機能テストを行い、機能テストにより半導体ウェハの欠陥が既知の現象であると判定された画像及びその正解データＲと、機能テストにより半導体ウェハの欠陥が既知の現象でないと判定された画像及びその正解データＲとからなる。
判定装置２０は、測定装置３０より送信される機能テストの結果データを受信する処理と、機能テストの結果データをデータ変換して欠陥傾向画像２４ｆを生成する処理と、欠陥傾向画像２４ｆを学習済モデルＭに入力し、半導体ウェハの欠陥が既知の現象であるか否かを判定する処理と、判定結果に基づいて半導体ウェハを製造工程からラインアウトするか否かを表示する処理とを行う。
測定装置３０は、電圧及びロジック信号をプローブ８０ａ及び８０ｂを介してチップに印加し、チップの機能テストを行い、機能テストの結果データを判定装置２０に送信する処理を行う。ステージコントローラ４０は、稼働ステージ７０を制御し、チップ６１とプローブ８０ａ及び８０ｂを接触させる処理を行う。
プローバ５０は、半導体ウェハ６０をプローバ５０の上面部に固定する。上面部に固定する場合には、例えばプローバ５０の上面に負圧を掛けて半導体ウェハ６０を吸着する。半導体ウェハ６０は、チップを形成するシリコン材料又は化合物半導体材料等の基板である。チップ６１は、半導体ウェハ６０上に製造された大規模集積回路である。なお、チップ６１は、半導体ウェハ６０上に複数（例えば、１００個）製造される。
＜サーバ装置１０の構成＞
次に、図２に示したサーバ装置１０の構成について説明する。図３は、図２に示したサーバ装置１０の構成を示す機能ブロック図である。また、図４は、図２に示したサーバ装置１０による学習済モデルＭの生成の概要を示す図である。
図３に示すように、サーバ装置１０は、表示部１１、操作部１２、通信Ｉ／Ｆ部１３、記憶部１４及び制御部１５を有する。表示部１１は、液晶パネル又はディスプレイ装置などの表示デバイスであり、操作部１２は、キーボードやマウスなどの入力デバイスである。通信Ｉ／Ｆ部１３は、判定装置２０などの他の装置と通信を行うためのインターフェース部である。
記憶部１４は、ハードディスク装置や不揮発性メモリ等の記憶デバイスであり、教師用画像Ａ、ＣＮＮＢ及び学習済モデルＭを記憶する。教師用画像Ａは、ＣＮＮＢに教師有り学習を行わせるためにあらかじめ準備された画像である。ＣＮＮＢは、学習済モデルＭを生成するための畳み込み式の多層ニューラルネットワークである。学習済モデルＭは、教師用画像Ａ及び正解データＲ（既知の現象である確率）を用いて深層学習による教師有り学習を行った結果得られるモデルである。
制御部１５は、サーバ装置１０の全体制御を行う制御部であり、学習処理部１５ａ及び学習済モデル送信部１５ｂを有する。実際には、これらを含む学習済モデル生成プログラムをＣＰＵにロードして実行することにより、学習処理部１５ａ及び学習済モデル送信部１５ｂにそれぞれに対応するプロセスを含む学習済モデル生成プロセスを実行させることになる。
学習処理部１５ａは、教師用画像Ａ及び正解データＲを学習データとして深層学習の教師有り学習を行う処理部である。具体的には、図４に示すように、教師用画像ＡをＣＮＮＢに入力するとともに、例えば正解データＲに基づいてバックプロパゲーションを行わせ、各パスの重みを決定する教師有り学習処理を繰り返して、学習済モデルＭを生成する。なお、正解データＲすなわち既知の現象である確率は、教師有り学習を行う担当者が付与することができる。
学習済モデル送信部１５ｂは、判定装置２０に学習済モデルＭを通知する処理部である。なお、判定装置２０は、この学習済モデルＭを用いて半導体ウェハの欠陥が既知の現象である確率を算出する。
＜サーバ装置１０の処理手順＞
次に、サーバ装置１０の処理手順について説明する。図５は、図２に示したサーバ装置１０の処理手順を示すフローチャートである。サーバ装置１０は、教師用画像Ａが入力されたならば（ステップＳ１０１）、教師用画像Ａと正解データＲを用いてＣＮＮＢに教師有り学習を行わせる（ステップＳ１０２）。
そして、所定の終了条件を満たしていないならば（ステップＳ１０３：Ｎｏ）、ステップＳ１０１に移行して、新たな教師用画像Ａを入力し、同様の処理を繰り返す。所定の終了条件を満たしたならば（ステップＳ１０３：Ｙｅｓ）、学習済モデルＭを記憶部１４に記憶するとともに（ステップＳ１０４）、学習済モデルＭを判定装置２０に送信して（ステップＳ１０５）、上記一連の処理を終了する。
＜判定装置２０の構成＞
次に、図２に示した判定装置２０の構成について説明する。図６は、図２に示した判定装置２０の構成を示す機能ブロック図である。図６に示すように、判定装置２０は、表示部２１、操作部２２、通信Ｉ／Ｆ部２３、記憶部２４及び制御部２５を有する。
表示部２１は、液晶パネル又はディスプレイ装置などの表示デバイスであり、操作部２２は、キーボードやマウスなどの入力デバイスである。通信Ｉ／Ｆ部２３は、サーバ装置１０、測定装置３０及びステージコントローラ４０などの他の装置と通信を行うためのインターフェース部である。
記憶部２４は、ハードディスク装置や不揮発性メモリ等の記憶デバイスであり、機能テストデータ２４ａ、マップデータ２４ｂ、品種パラメータ２４ｃ、配列データ２４ｄ、重み付けパラメータ２４ｅ、欠陥傾向画像２４ｆ、学習済モデルＭ及び判定結果データ２４ｇを記憶する。機能テストデータ２４ａは、チップの機能テストを実施したテスト結果のデータである。
マップデータ２４ｂは、機能テストデータ２４ａに基づいて、チップ番号とチップの機能テスト結果が所定の規定値範囲に入らなかったテスト番号とを対応付けたデータである。品種パラメータ２４ｃは、マップデータ２４ｂを配列データ２４ｄに変換する場合に、配列の列のサイズ、配列の行のサイズ、テスト番号及びその重みを対応付けたパラメータである。配列データ２４ｄは、マップデータ２４ｂを品種パラメータ２４ｃにしたがって並べ替えた配列データである。
重み付けパラメータ２４ｅは、品種パラメータ２４ｃで重み付けされた配列データ２４ｄから欠陥傾向画像２４ｆを生成する場合に、重みと白黒濃淡画像の輝度とを対応付けたパラメータである。欠陥傾向画像２４ｆは、重み付けパラメータ２４ｅで対応付けられた白黒濃淡画像の輝度で配列データ２４ｄから生成される。学習済モデルＭは、サーバ装置１０で教師有り学習を行った学習済モデルである。判定結果データ２４ｇは、欠陥傾向画像２４ｆを学習済モデルＭに入力し、既知の現象であるか否かの確率を算出し、既知の現象であるか否かの判定を行ったデータである。
ここで、学習済モデルＭの層構造について説明する。図７に示す学習済モデルＭは、学習済モデルＭの層構造の一例を示す図であり、ここではコンボリューション層（Convolution）９１、コンボリューション層（Convolution）９２、アベレージプーリング層（Average Pooling）９３、コンボリューション層（Convolution）９４、アベレージプーリング層（Average Pooling）９５、全結合層（Fully Connect）９６、全結合層（Fully Connect）９７及び出力層（Softmax）９８を有する。
コンボリューション層９１，９２，９４は、局所的な特徴を抽出するために、前層で近くにあるノードにフィルタを畳み込んで特徴マップを生成する。アベレージプーリング層９３，９５は、局所的な特徴をまとめあげるために、前層であるコンボリューション層から出力された特徴マップをさらに縮小して新たな特徴マップとする。このように、ＣＮＮの隠れ層は、コンボリューション層とアベレージプーリング層により形成される。
全結合層９６，９７は、特徴部分が取り出された特徴マップを一つのノードに結合し、所定の活性化関数によって変換された値を出力する。この活性化関数には、周知技術であるＲｅＬＵ（Rectified Linear Unit）等を用いることができる。出力層９８は、全結合層９７からの出力（特徴変数）を元に、ソフトマックス関数を用いて確率に変換し、それぞれ正しく分類される確率を出力する。なお、オーバーフィッティングを避けるためにドロップアウト層を追加することもできる。なお、ＣＮＮの基本構造は公知技術であるため、ここではその詳細な説明を省略する。
制御部２５は、判定装置２０の全体制御を行う制御部であり、機能テスト処理部２５ａ、テストデータ変換部２５ｂ、判定部２５ｃ及び判定結果処理部２５ｄを有する。実際には、これらのプログラムをＣＰＵにロードして実行することにより、機能テスト処理部２５ａ、テストデータ変換部２５ｂ、判定部２５ｃ及び判定結果処理部２５ｄにそれぞれ対応するプロセスを実行させることになる。
機能テスト処理部２５ａは、測定装置３０で行われた機能テストの結果データを受信し、機能テストデータ２４ａとして記憶部に記憶する。テストデータ変換部２５ｂは、機能テストデータ２４ａをマップデータ２４ｂ、品種パラメータ２４ｃ、配列データ２４ｄ及び重み付けパラメータ２４ｅに基づいてデータ変換を行い、欠陥傾向画像２４ｆを生成する。
判定部２５ｃは、学習済モデルＭを用いて半導体ウェハの欠陥が既知の現象であるか否かの判定を行う処理部である。具体的には、図８に示すように、欠陥傾向画像２４ｆを学習済モデルＭに入力し、機能テストを行った半導体ウェハの欠陥が既知の現象であるか否かの確率を算出し、算出された確率から既知の現象であるか否かの判定を行う。例えば既知の現象である確率が０．８以上であるならば、既知の現象であると判定し、既知の現象でない確率が０．８以上である場合は、既知の現象でないと判定する。判定結果処理部２５ｄは、既知の現象であるか否かの判定結果に基づいて、既知の現象である場合は、半導体ウェハはラインアウトしないように表示を行い、既知の現象でない場合は、半導体ウェハをラインアウトし、人による原因の解析を行うように表示を行う。
次に、機能テストデータ２４ａの一例について説明する。図９は、図６に示した機能テストデータ２４ａの一例を示す図である。図９に示すように、ウェハ番号、チップ番号、チップ位置Ｘ軸、チップ位置Ｙ軸、テスト１、テスト２、テスト３、テスト４、テスト５が対応付けられている。なお、チップ位置は、半導体ウェハの横方向をＸ軸、縦方向をＹ軸とした場合の半導体ウェハ上のチップの物理的位置を表わしている。
ここでは、ウェハ番号「１」、チップ番号「１」に対して、チップ位置Ｘ軸「１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。なお、テスト番号の「－」は、機能テストを行っていない状態を示している。また、ウェハ番号「１」、チップ番号「２」に対して、チップ位置Ｘ軸「１１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。
また、ウェハ番号「１」、チップ番号「３」に対して、チップ位置Ｘ軸「２１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。また、ウェハ番号「１」、チップ番号「１５」に対して、チップ位置Ｘ軸「４１」、チップ位置Ｙ軸「１１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。また、ウェハ番号「１」、チップ番号「１６」に対して、チップ位置Ｘ軸「４１」、チップ位置Ｙ軸「１１」、テスト１「３．３」、テスト２「１．５２」、テスト３「１．５１」、テスト４「０．１」、テスト５「１．５１」が対応付けられている状況を示している。
また、ウェハ番号「１」、チップ番号「１７」に対して、チップ位置Ｘ軸「５１」、チップ位置Ｙ軸「１１」、テスト１「３．２」、テスト２「１．５１」、テスト３「１．５０」、テスト４「０．２」、テスト５「１．５２」が対応付けられている状況を示している。また、ウェハ番号「１」、チップ番号「１８」に対して、チップ位置Ｘ軸「６１」、チップ位置Ｙ軸「１１」、テスト１「３．３」、テスト２「１．５２」、テスト３「１．５２」、テスト４「０．１」、テスト５「１．５１」が対応付けられている状況を示している。また、ウェハ番号「２」、チップ番号「１」に対して、チップ位置Ｘ軸「１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。
また、ウェハ番号「２」、チップ番号「２」に対して、チップ位置Ｘ軸「１１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。また、ウェハ番号「２」、チップ番号「３」に対して、チップ位置Ｘ軸「２１」、チップ位置Ｙ軸「１」、テスト１「－」、テスト２「－」、テスト３「－」、テスト４「－」、テスト５「－」が対応付けられている状況を示している。
次に、マップデータ２４ｂの一例について説明する。図１０は、図６に示したマップデータ２４ｂの一例を示す図である。マップデータ２４ｂは、図９に示した機能テストデータ２４ａのテスト結果をデータ変換したデータである。
具体的には、機能テストデータ２４ａにおいて、測定値が規定値の範囲外の値を示す場合に、そのテスト番号をチップ番号と対応付ける。図１０に示すように、ウェハ番号「０１」のチップ番号「１」に対して、テスト番号「０」が対応付けられている状況を示している。また、ウェハ番号「０１」のチップ番号「２」に対して、テスト番号「０」が対応付けられている状態を示している。
また、ウェハ番号「０１」のチップ番号「３」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０１」のチップ番号「１５」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０１」のチップ番号「１６」に対して、テスト番号「５」が対応付けられている状態を示している。
また、ウェハ番号「０１」のチップ番号「１７」に対して、テスト番号「５」が対応付けられている状態を示している。また、ウェハ番号「０１」のチップ番号「１８」に対して、テスト番号「５」が対応付けられている状態を示している。また、ウェハ番号「０２」のチップ番号「１」に対して、テスト番号「０」が対応付けられている状態を示している。
また、ウェハ番号「０２」のチップ番号「２」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０２」のチップ番号「３」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０２」のチップ番号「１５」に対して、テスト番号「０」が対応付けられている状態を示している。
また、ウェハ番号「０２」のチップ番号「１６」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０２」のチップ番号「１７」に対して、テスト番号「０」が対応付けられている状態を示している。また、ウェハ番号「０２」のチップ番号「１８」に対して、テスト番号「０」が対応付けられている状態を示している。なお、テスト番号「０」は、テストを行っていない状況、テスト番号「１」はすべてのテストが所定の規定値内（良品）である状態、テスト番号「５」は、テスト４が所定の規定値外である状態を示している。
次に、品種パラメータ２４ｃ及び配列データ２４ｄの一例について説明する。図１１は、図６に示した品種パラメータ２４ｃ及び配列データ２４ｄの一例を示す図である。図１１（ａ）に示すように、品種パラメータ２４ｃは、マップデータ２４ｂを配列データ２４ｄに変換する場合のパラメータを示している。ここでは、配列データサイズ（列の数）、配列データサイズ（行の数）、テスト番号及び重みを対応付けている。
ここでは、配列データサイズ「１１列」、配列データサイズ「１０行」を対応付けている状態を示している。また、テスト番号「０」に対して，重み「０」を、テスト番号「１」に対して、重み「０」を、テスト番号「２」に対して、重み「３」を、テスト番号「３」に対して、重み「１」を、テスト番号「４」に対して、重み「１」を、テスト番号「５」に対して、重み「５」を対応付けられている状況を示している。
また、テスト番号「６」に対して，重み「４」を、テスト番号「７」に対して、重み「２」を、テスト番号「８」に対して、重み「３」を、テスト番号「９」に対して、重み「２」を、テスト番号「１０」に対して、重み「１」を対応付けられている状況を示している。
また、配列データ２４ｄは、半導体ウェハ毎に生成され、マップデータ２４ｂを品種パラメータ２４ｃに基づいてデータ変換を行って生成している。具体的には、配列データ２４ｄの１行目、１列目のデータを「ａ11」で表わすと、マップデータ２４ｂのチップ番号「１」のデータを配列データ２４ｄの「ａ11」に変換する。そして、マップデータ２４ｂのチップ番号「２」のデータを配列データ２４ｄの「ａ12」に変換する。以降、同様にマップデータ２４ｂのデータを配列データ２４ｄに変換して行き、チップ番号「１２」のデータを配列データ２４ｄの「ａ21」に変換する。そして、図１１（ｂ）に示すように、配列データ２４ｄは、マップデータ２４ｂのウェハ番号「０１」のチップ番号「１」のデータが、配列データ２４ｄ「ａ11」に対して、テスト番号「０」としてデータ変換されている状況を示している。また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「２」のデータは、配列データ２４ｄ「ａ12」に対して、テスト番号「０」としてデータ変換されている状況を示している。
また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「３」のデータは、配列データ２４ｄ「ａ13」に対して、テスト番号「０」としてデータ変換されている状況を示している。また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「１５」のデータは、配列データ２４ｄのａ24にテスト番号「０」としてデータ変換されている状況を示している。また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「１６」のデータは、配列データ２４ｄのａ25にテスト番号「５」としてデータ変換されている状況を示している。
また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「１７」のデータは、配列データ２４ｄのａ26にテスト番号「５」としてデータ変換されている状況を示している。また、マップデータ２４ｂのウェハ番号「０１」のチップ番号「１８」のデータは、配列データ２４ｄのａ27にテスト番号「５」としてデータ変換されている状況を示している。以降、最後のチップであるウェハ番号「０１」のチップ番号「１１０」まで同様の変換を行う。なお、配列データ２４ｄには、図示していない重みもテスト番号と同時に記憶されている。
次に、重み付けパラメータ２４ｅと欠陥傾向画像２４ｆの一例について説明する。図１２は、図６に示した重み付けパラメータ２４ｅ及び欠陥傾向画像２４ｆの一例を示す図である。図１２（ａ）に示すように、重み付けパラメータ２４ｅは、品種パラメータ２４ｃの重みに対して、白黒濃淡画像の輝度を対応付けている。ここでは、重み「０」に対して、輝度「２５５」を対応付けている状況を示している。また、重み「１」に対して、輝度「２５５」を対応付けている状況を示している。
また、重み「２」に対して、輝度「２０４」を対応付けている状況を示している。また、重み「３」に対して、輝度「１５３」を対応付けている状況を示している。また、重み「４」に対して、輝度「１０２」を対応付けている状況を示している。また、重み「５」に対して、輝度「０」を対応付けている状況を示している。
また、欠陥傾向画像２４ｆは、配列データ２４ｄの重みに対して、重み付けパラメータ２４ｅに基づいて白黒濃淡画像の輝度から生成されている画像である。図１２（ｂ）に示すように、欠陥傾向画像２４ｆは、配列データ２４ｄのａ11のデータが、輝度「２５５」に変換され白のデータに変換されている状況を示している。また、配列データ２４ｄのａ12のデータが、輝度「２５５」に変換され白のデータに変換されている状況を示している。
また、配列データ２４ｄのａ13のデータが、輝度「２５５」に変換され白のデータに変換されている状況を示している。また、配列データ２４ｄのａ24のデータが、輝度「２５５」に変換され白のデータに変換されている状況を示している。また、配列データ２４ｄのａ25のデータが、輝度「０」に変換され黒のデータに変換されている状況を示している。
また、配列データ２４ｄのａ26のデータが、輝度「０」に変換され黒のデータに変換されている状況を示している。また、配列データ２４ｄのａ27のデータが、輝度「０」に変換され黒のデータに変換されている状況を示している。以降、配列データ２４ｄの最後のデータであるａ1011のデータまで同様の変換を行う。
次に、判定結果データ２４ｇの一例について説明する。図１３は、図６に示した判定結果データ２４ｇの一例を示す図である。図１３に示すように、欠陥傾向画像２４ｆの「画像１」に対して、既知の現象である確率「０．８２」、既知の現象でない確率「０．１８」、判定結果「既知の現象」を対応付けている状況を示している。
また、欠陥傾向画像２４ｆの「画像２」に対して、既知の現象である確率「１．００」、既知の現象でない確率「０．００」、判定結果「既知の現象」を対応付けている状況を示している。また、欠陥傾向画像２４ｆの「画像３」に対して、既知の現象である確率「１．００」、既知の現象でない確率「０．００」、判定結果「既知の現象」を対応付けている状況を示している。また、欠陥傾向画像２４ｆの「画像４」に対して、既知の現象である確率「０．９９８」、既知の現象でない確率「０．００２」、判定結果「既知の現象」を対応付けている状況を示している。
また、欠陥傾向画像２４ｆの「画像５」に対して、既知の現象である確率「０．００」、既知の現象でない確率「１．００」、判定結果「既知の現象でない」を対応付けている状況を示している。また、欠陥傾向画像２４ｆの「画像６」に対して、既知の現象である確率「０．００２」、既知の現象でない確率「０．９９８」、判定結果「既知の現象でない」を対応付けている状況を示している。また、欠陥傾向画像２４ｆの「画像７」に対して、既知の現象である確率「０．００」、既知の現象でない確率「１．００」、判定結果「既知の現象でない」を対応付けている状況を示している。また、欠陥傾向画像２４ｆの「画像８」に対して、既知の現象である確率「０．００」、既知の現象でない確率「１．００」、判定結果「既知の現象でない」を対応付けている状況を示している。
次に、判定装置２０の処理手順について説明する。図１４及び図１５は、図６に示した判定装置２０の処理手順を示すフローチャートである。判定装置２０は、半導体ウェハ上のすべてのチップに対して機能テストを行い、機能テストデータ２４ａを記憶部に記憶する（ステップＳ２０１）。次に、判定装置２０は、機能テストデータ２４ａに基づいて、良品率の算出及び不良チップがウェハ面内の一部に局所集中しているかを検出する（ステップＳ２０２）。
そして、判定装置２０は、良品率が８０％以下でない場合又は不良品のチップが局所集中していない場合は（ステップＳ２０３：Ｎｏ）、半導体ウェハをラインアウトしないように表示を出し（ステップＳ２０９）、一連の処理を終了する。判定装置２０は、良品率が８０％以下又は不良品のチップが局所集中している場合は（ステップＳ２０３：Ｙｅｓ）、記憶している機能テストデータ２４ａからマップデータ２４ｂにデータ変換を行う（ステップＳ２０４）。
次に、マップデータ２４ｂから品種パラメータ２４ｃに基づいて配列データ２４ｄにデータ変換を行う（ステップＳ２０５）。そして、該配列データ２４ｄを重み付けパラメータ２４ｅに基づいてデータ変換を行い、欠陥傾向画像２４ｆを生成する（ステップＳ２０６）。そして、該欠陥傾向画像２４ｆを学習済モデルＭに入力し、既知の現象であるか否かの判定を行う（ステップＳ２０７）。
判定装置２０は、判定結果が既知の現象である場合は（ステップＳ２０８：Ｙｅｓ）、半導体ウェハをラインアウトしないように表示し（ステップＳ２０９）、一連の処理を終了する。また、判定装置２０は、判定結果が既知の現象でない場合は（ステップＳ２０８：Ｎｏ）、半導体ウェハをラインアウトし、人による原因解析を行うように表示し、一連の処理を終了する。
上述してきたように、本実施形態では、半導体ウェハ上に複数形成されたチップを、ウェハ加工後機能テストを行い、機能テストデータ２４ａに基づいて欠陥傾向画像２４ｆを生成し、該欠陥傾向画像２４ｆを学習済モデルＭに入力し、半導体ウェハの欠陥が既知の現象であるか否かを判定し、その判定結果に基づいて、該半導体ウェハをラインアウトするか否かを表示できるように構成したので、半導体ウェハの欠陥が既知の現象である場合に、半導体ウェハを不要にラインアウトしなくてよいため、製造効率の低下を防ぐことが可能となる。
なお、上記実施形態では、判定装置２０が、ＣＮＮを用いて深層学習を行った学習済モデルＭを用いて判定を行う場合について説明したが、本発明はこれに限定されるものではなく、深層学習以外の機械学習により生成された学習済モデルを用いることもできる。例えば、決定木アルゴリズムに基づく勾配ブースティングの機械学習を用いて生成した学習済モデルを用いることができる。また、判定装置２０が、学習済モデルを利用するのではなく、分析ツールをアドインしたMicrosoft Excel（登録商標）等の市販ソフトや、新しくプログラムした専用アプリ等を用いて判定することもできる。これらの場合にも、サーバ装置１０が判定装置２０に対して学習済モデル、市販ソフト又は専用アプリを提供することになる。
上記の各実施形態で図示した各構成は機能概略的なものであり、必ずしも物理的に図示の構成をされていることを要しない。すなわち、各装置の分散・統合の形態は図示のものに限られず、その全部又は一部を各種の負荷や使用状況などに応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
本発明に係る半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法は、チップが複数形成された半導体ウェハの欠陥が既知の現象であるか否かを効率良く判定し、半導体ウェハの不要なラインアウトに伴う製造効率の低下を防ぐ場合に適している。
Ａ 教師用画像
Ｂ ＣＮＮ
Ｍ 学習済モデル
Ｎ ネットワーク
Ｒ 正解データ
１０ サーバ装置
１１ 表示部
１２ 操作部
１３ 通信Ｉ／Ｆ部
１４ 記憶部
１５ 制御部
１５ａ 学習処理部
１５ｂ 学習済モデル送信部
２０ 判定装置
２１ 表示部
２２ 操作部
２３ 通信Ｉ／Ｆ部
２４ 記憶部
２４ａ 機能テストデータ
２４ｂ マップデータ
２４ｃ 品種パラメータ
２４ｄ 配列データ
２４ｅ 重み付けパラメータ
２４ｆ 欠陥傾向画像
２４ｇ 判定結果データ
２５ 制御部
２５ａ 機能テスト処理部
２５ｂ テストデータ変換部
２５ｃ 判定部
２５ｄ 判定結果処理部
３０ 測定装置
４０ ステージコントローラ
５０ プローバ
６０ 半導体ウェハ
６１ チップ
７０ 稼働ステージ
８０ａ、８０ｂ プローブ
９１、９２、９４ コンボリューション層
９３、９５ アベレージプーリング層
９６、９７ 全結像層
９８ 出力層

Claims (6)

  1. 複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置であって、
    前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、
    前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定手段と、
    前記判定手段により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知手段と
    を備えたことを特徴とする半導体ウェハ判定装置。
  2. 前記所定の条件は、
    前記複数の集積回路のうち良品であると判定された集積回路の比率が所定の閾値未満である場合、又は、前記複数の集積回路のうち不良品であると判定された集積回路が所定の局所領域に存在する場合であることを特徴とする請求項１に記載の半導体ウェハ判定装置。
  3. 前記判定手段は、
    多層ニューラルネットワークを教師有り学習により深層学習した学習済モデルを用いて、前記半導体ウェハの欠陥が既知の現象であるか否かを判定することを特徴とする請求項１又は２に記載の半導体ウェハ判定装置。
  4. 前記学習済モデルは、
    既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、前記多層ニューラルネットワークに適用して教師有り学習を行うことにより生成されることを特徴とする請求項３に記載の半導体ウェハ判定装置。
  5. 複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置と、前記半導体ウェハ判定装置と通信可能なサーバ装置とを有する半導体ウェハ判定システムであって、
    前記サーバ装置は、
    既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、多層ニューラルネットワークに適用して教師有り学習を行うことにより学習済モデルを生成する生成手段と、
    前記生成手段により生成された学習済モデルを前記半導体ウェハ判定装置に通知する通知手段と
    を備え、
    前記半導体ウェハ判定装置は、
    前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、
    前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記学習済モデルを用いて前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定手段と、
    前記判定手段により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知手段と
    を備えたことを特徴とする半導体ウェハ判定システム。
  6. 複数の集積回路が形成された半導体ウェハをラインアウトするか否かを判定する半導体ウェハ判定装置と、前記半導体ウェハ判定装置と通信可能なサーバ装置とを有する半導体ウェハ判定システムにおける半導体ウェハ判定方法であって、
    前記サーバ装置が、既知の現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第１の教師データと、既知でない現象の欠陥を有する半導体ウェハの画像とその正解データとからなる第２の教師データとを、多層ニューラルネットワークに適用して教師有り学習を行うことにより学習済モデルを生成する生成工程と、
    前記サーバ装置が、前記生成工程により生成された学習済モデルを前記半導体ウェハ判定装置に通知する通知工程と
    前記半導体ウェハ判定装置が、前記複数の集積回路が良品であるか否かの機能テストを行う機能テスト手段と、
    前記半導体ウェハ判定装置が、前記機能テストにより前記複数の集積回路が所定の条件を満たさない場合に、前記学習済モデルを用いて前記半導体ウェハの欠陥が既知の現象であるか否かを判定する判定工程と、
    前記半導体ウェハ判定装置が、前記判定工程により前記半導体ウェハの欠陥が既知の現象でないと判定された場合に、前記半導体ウェハをラインアウトさせる旨を報知する報知工程と
    を含むことを特徴とする半導体ウェハ判定方法。
JP2022055255A 2022-03-30 2022-03-30 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法 Pending JP2023147627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022055255A JP2023147627A (ja) 2022-03-30 2022-03-30 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022055255A JP2023147627A (ja) 2022-03-30 2022-03-30 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法

Publications (1)

Publication Number Publication Date
JP2023147627A true JP2023147627A (ja) 2023-10-13

Family

ID=88288443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022055255A Pending JP2023147627A (ja) 2022-03-30 2022-03-30 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法

Country Status (1)

Country Link
JP (1) JP2023147627A (ja)

Similar Documents

Publication Publication Date Title
US11748551B2 (en) Optical mode optimization for wafer inspection
US10657638B2 (en) Wafer map pattern detection based on supervised machine learning
US10679333B2 (en) Defect detection, classification, and process window control using scanning electron microscope metrology
JP2021057042A (ja) 製品の分類システムおよび製品の分類方法
JP2020126601A (ja) 不良検知方法および不良検知装置
US20060265185A1 (en) System for identification of defects on circuits or other arrayed products
CN115668286A (zh) 训练自动缺陷分类的检测仪器的方法与系统
TW202036475A (zh) 取樣檢驗的方法及其系統
US10656518B2 (en) Automatic inline detection and wafer disposition system and method for automatic inline detection and wafer disposition
JP2021190716A (ja) 弱いラベル付けを使用した半導体試料内の欠陥の検出
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JP2023509787A (ja) 高度なインライン部品平均試験
KR100429883B1 (ko) 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템
KR20190051395A (ko) 피검사 장치의 검사 시스템 및 방법
JP2020135051A (ja) 欠点検査装置、欠点検査方法、欠点検査プログラム、学習装置および学習済みモデル
US6701477B1 (en) Method for identifying the cause of yield loss in integrated circuit manufacture
JP2022014880A (ja) 半導体試料中のアレイの識別
JP2023147627A (ja) 半導体ウェハ判定装置、半導体ウェハ判定システム及び半導体ウェハ判定方法
JP3234742B2 (ja) 電子部品の余寿命推定方法及び装置
JP4074624B2 (ja) パターン検査方法
JP2008046012A (ja) 欠陥検出装置および欠陥検出方法
JP2007049126A (ja) 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム
US20240104903A1 (en) Training device, training method and non-transitory computer readable medium storing training program
JPH11176899A (ja) 欠陥警告方法及び欠陥警告システム
WO2021229901A1 (ja) 画像検査装置、画像検査方法及び学習済みモデル生成装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20220413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240704