JP2023140619A - 音源システム、方法及びプログラム - Google Patents

Abstract

【課題】音源システムの回路規模を大きくすることなく、複数の音源コア間のＤＳＰ資源を共有すること。【解決手段】音源システムを、楽音データを処理する複数の音源コアと、音源コアに対する楽音データの入出力タイミングを規定するクロックの位相を、複数の音源コア間で揃える位相制御部と、クロックの位相が揃えられた楽音データが複数の音源コア間で転送されるように、複数の音源コア間の接続を制御する、接続制御部と、を備える構成とすること。【選択図】図５

Description

本明細書の開示は、音源システム、方法及びプログラムに関する。

音源コアを複数備える音源システムが知られている。例えば特許文献１に、この種の音源システムの具体的構成が記載されている。

特許文献１に記載の音源システムは、複数の音源コアより出力されるデジタル楽音データをミキサで混合し、混合されたデジタル楽音データにエフェクト処理をかけ、エフェクト処理がかけられたデジタル楽音データを加算して、アナログ信号に変換して出力する。

特開平７－１２９１６１号公報

このように、特許文献１に記載の音源システムは、並列に接続された複数の音源コアより出力されるデジタル楽音データに対してエフェクト処理等を、音源コアの後段の回路で行う構成となっている。しかしこのような構成では、例えば一方の音源コアの信号を他方の音源コアに入力し、他方の音源コアのＤＳＰ（Digital Signal Processor）資源を使って更に音を加工するような構成を取ることはできない。また複数の音源コアのＤＳＰ資源を音源コア間で共有できるようにした場合、音源システムの回路規模が大きくなる虞がある。

本発明は上記の事情に鑑みてなされたものであり、その目的とするところは、回路規模を大きくすることなく、複数の音源コア間のＤＳＰ資源を共有することができる音源システム、方法及びプログラムを提供することである。

本発明の一実施形態に係る音源システムは、楽音データを処理する複数の音源コアと、前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃える位相制御部と、前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、接続制御部と、を備える。

本発明の一実施形態によれば、回路規模を大きくすることなく、複数の音源コア間のＤＳＰ資源を共有することができる音源システム、方法及びプログラムが提供される。

本発明の一実施形態に係る音源システムの構成を示すブロック図である。 本発明の一実施形態に係る音源システムに備えられる音源コアの構成を示すブロック図である。 本発明の一実施形態に係る音源コアに備えられるリセットパルス入出力回路の構成を示すブロック図である。 Ｉ^２Ｓ（Inter-IC Sound Interface）データのタイミングチャートを示す図である。 本発明の一実施形態に係る音源システムに備えられるスイッチマトリクス回路の構成を示すブロック図である。 本発明の一実施形態に係る音源システムに備えられるＤＳＰによるエフェクト処理例を示す図である。 本発明の一実施形態においてデジタル楽音データをＩ^２Ｓフォーマットで転送する場合のレイテンシを示す図である。 本発明の一実施形態においてデジタル楽音データを共有メモリ経由で転送する場合のレイテンシを示す図である。 本発明の変形例１に係る音源システムに備えられるＤＳＰによるエフェクト処理例を示す図である。 本発明の変形例２に係る動作カウンタの同期制御を行う構成を示すブロック図である。 本発明の変形例２に係る動作カウンタの同期制御を行う構成を示すブロック図である。 本発明の変形例３に係る音源システムの構成を示すブロック図である。

図面を参照して、本発明の一実施形態に係る音源システム、方法及びプログラムについて詳細に説明する。

図１は、本発明の一実施形態に係る音源システム１の構成を示すブロック図である。音源システム１は、例えばＬＳＩ（Large Scale Integration）として構成され、電子キーボード等の電子楽器に内蔵される。音源システム１は、電子楽器に限らず、スマートフォン、ＰＣ（Personal Computer）、タブレット端末、携帯ゲーム機、フィーチャフォン、ＰＤＡ（Personal Digital Assistant）等に内蔵されてもよい。

図１に示されるように、音源システム１は、ＣＰＵ（Central Processing Unit）１０、ＲＡＭ（Random Access Memory）１１、ＲＯＭ（Read Only Memory）１２、ＧＰＩＯ（General Purpose Input/Output）１３、ＭＥＭＩＦ（Memory Interface）１４、コア部１５を備える。音源システム１の各部は、バス１６を介して接続される。音源システム１の各部は、図示省略されたクロックジェネレータより供給される基本動作クロックで動作する。

ＣＰＵ１０は、ＲＯＭ１２に格納されたプログラム及びデータを読み出し、ＲＡＭ１１をワークエリアとして用いることにより、音源システム１を統括的に制御する。すなわち、ＣＰＵ１０がプログラムを実行することにより、音源システム１が動作する。

ＣＰＵ１０は、例えばシングルプロセッサ又はマルチプロセッサであり、少なくとも１つのプロセッサを含む。複数のプロセッサを含む構成とした場合、ＣＰＵ１０は、単一の装置としてパッケージ化されたものであってもよく、音源システム１内で物理的に分離した複数の装置で構成されてもよい。

ＲＡＭ１１は、例えばＳＲＡＭ（Static Random Access Memory）であり、後述するＤＲＡＭ（Dynamic Random Access Memory）２と比較し、高速に動作する。そのため、ＲＡＭ１１は、高速動作が必要な処理におけるデータやプログラムを一時的に保持する。ＲＡＭ１１には、ＲＯＭ１２から読み出されたプログラムやデータ、その他、通信に必要なデータが保持される。

また、後述するように、ＲＡＭ１１は、複数の音源コア間で共有する共有メモリとして動作する。

ＲＯＭ１２は、フラッシュメモリ、ＥＰＲＯＭ（Erasable Programmable ROM）、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）等の不揮発性の半導体メモリである。ＲＯＭ１２には、ＣＰＵ１０が各種処理を行うために使用するプログラム及びデータが格納される。

附言するに、ＲＯＭ１２には、例えば各音色（ギター、ベース、ピアノ等）についてキーナンバ毎の波形データが格納される。

ＧＰＩＯ１３は、ＬＳＩである音源システム１に搭載された汎用ポートである。ＧＰＩＯ１３には、例えば、不図示のＭＩＤＩ（Musical Instrument Digital Interface）機器が接続される。この場合、ＭＩＤＩ機器からＧＰＩＯ１３を介してＭＩＤＩ規格に準拠したＭＩＤＩデータ（ＳＭＦ（Standard MIDI File）データの一例）が入力される。

ＭＥＭＩＦ１４は、例えば外部のＤＲＡＭ２と接続されるインタフェースである。ＤＲＡＭ２はＳＲＡＭに比較し、データの読み書きは低速であるが大容量のものが一般的である。そのため、ＤＲＡＭ２には、高速な処理が要求されないデータや容量の大きいデータ、例えばＳＭＦデータが格納される。この場合、ＤＲＡＭ２からＭＥＭＩＦ１４を介してＳＭＦデータが入力される。

ＧＰＩＯ１３又はＭＥＭＩＦ１４を介して入力される音楽データは、ＳＭＦデータに限らず、他の規格に準拠した音楽データであってもよい。

コア部１５は、２つの音源コア１５ＣＭ、１５ＣＳ及びスイッチマトリクス回路１５ＳＷを備える。なお、音源コア１５ＣＭと音源コア１５ＣＳを総括して説明する場合、「音源コア１５Ｃ」と記す。

コア部１５は、各音源コア１５Ｃで生成されたデジタル楽音データを、スイッチマトリクス回路１５ＳＷを介してＩ^２Ｓフォーマットでサウンドシステム３に出力する。なお、コア部１５に備えられる音源コア１５Ｃは２つに限らず、３つ以上あってもよい。

サウンドシステム３は、Ｄ／Ａコンバータ、アンプ、スピーカ等を含む。サウンドシステム３は、Ｉ^２Ｓフォーマットで入力されるデジタル楽音データをアナログ信号に変換し、変換されたアナログ信号をアンプで増幅してスピーカから出力する。これにより、例えばＭＩＤＩデータに応じた楽音が再生される。

また、サウンドシステム３は、Ａ／Ｄコンバータ、マイク等の入力手段を備えてよい。例えば、マイクから入力された歌唱音声をＡ／Ｄコンバータによりデジタルデータに変換した後、コア部１５に入力し、歌唱音声にエフェクトを付加する等の加工をしてもよい。

図２は、デジタル楽音データを処理する音源コア１５Ｃの構成を示すブロック図である。本実施形態では、音源コア１５ＣＭと音源コア１５ＣＳとが同一構造となっている。構造の異なる音源コア１５Ｃを複数種類用意する必要がないため、音源システム１をコストダウンさせることができ、また、音源コア１５Ｃの管理が容易となる。

音源コア１５Ｃは、ｎチャンネル（例えば１２８チャンネル）の音源部１００、ミキサ１０２、ＤＳＰ１０４、ＢＩＦ１０６、Ｉ^２Ｓインタフェース１０８、リセットパルス入出力回路１１０及び動作カウンタ１１２を備える。

音源部１００は、ＢＩＦ（Bus Interface）１００ａ、ＳＧ（Sound Generator）１００ｂ、ＤＣＦ（Digital Controlled Filter）１００ｃ、ＥＱ（Equalizer）１００ｄ、ＤＣＡ（Digital Controlled Amplifier）１００ｅを備える。

ＢＩＦ１００ａは、バス１６を介して音源システム１の各部と接続されるインタフェースである。例えば、ＣＰＵ１０は、ＧＰＩＯ１３に入力されたＭＩＤＩデータに従い、ＲＯＭ１２に記憶された複数の波形データのなかから、対応する波形データの読み出しを音源コア１５Ｃに指示する。この指示信号がＢＩＦ１００ａを介してＳＧ１００ｂに入力される。

ＳＧ１００ｂは、ＣＰＵ１０からの指示信号に従ってＲＯＭ１２から波形データを読み出し、読み出された波形データに基づいてデジタル楽音データを発生させる。音源コア１５Ｃは、１２８チャンネルの音源部１００を備えるため、最大で１２８の楽音を同時に発音処理することができる。

ＳＧ１００ｂで発生されたデジタル楽音データは、ＤＣＦ１００ｃによるデジタルフィルタ処理、ＥＱ１００ｄによるイコライザ処理及びＤＣＡ１００ｅによる増幅処理を経て、ミキサ１０２に出力される。

ミキサ１０２は、各音源部１００より入力される、最大で１２８の楽音のデジタル楽音データを混合して、ＤＳＰ１０４に出力する。

ＤＳＰ１０４は、ミキサ１０２より入力されるデジタル楽音データに対してエフェクト処理を施して、Ｉ^２Ｓインタフェース１０８に出力する。また、ＤＳＰ１０４は、ＢＩＦ１０６を介して音源システム１の各部と接続される。

Ｉ^２Ｓインタフェース１０８は、各音源コア１５ＣのＤＳＰ１０４間、又はＤＳＰ１０４とスイッチマトリクス回路１５ＳＷとの間で、デジタル楽音データを、Ｉ^２Ｓフォーマットで転送するためのインタフェースである。便宜上、Ｉ^２Ｓフォーマットで転送されるデジタル楽音データを「Ｉ^２Ｓデータ」と記す。

Ｉ^２Ｓデータは、ＢＣＫ信号、ＬＲＣＫ信号、ＤＡＴＡ信号を含む。ＢＣＫ信号は、シリアルデータであるＤＡＴＡ信号を立ち上がりでラッチするためのクロックであり、ビットクロックと呼ばれることもある。ＬＲＣＫ信号は、デジタル楽音データのＬチャンネルとＲチャンネルとを判別するとともにＤＡＴＡ信号の最上位ビットの位置を示すものであり、ワードクロックと呼ばれることもある。ＤＡＴＡ信号は、楽音データのビット列である。

Ｉ^２Ｓインタフェース１０８は、入力ポート、出力ポートをそれぞれ３つずつ備える。Ｉ^２Ｓインタフェース１０８は、各ポートを介してＩ^２Ｓデータの入出力を行う。なお、Ｉ^２Ｓインタフェース１０８に備えられる入力ポート、出力ポートは、それぞれ、３つに限らない。入力ポート、出力ポートは、それぞれ、２つ以下であってもよく、また、４つ以上であってもよい。

図３は、主に、リセットパルス入出力回路１１０の構成を示すブロック図である。ＣＰＵ１０は、所定のタイミングで（例えば、音源システム１の起動時に、又は後述するように、停止状態にあった音源コア１５ＣＳの動作再開時に）、リセットパルスの発行を指示する指示信号をリセットパルス入出力回路１１０に出力する。リセットパルス入出力回路１１０は、ＣＰＵ１０からの指示信号に従い、トリガ信号の一例であるリセットパルスを生成し、生成されたリセットパルスを動作カウンタ１１２に出力する。

図３に示されるように、リセットパルス入出力回路１１０は、設定レジスタ１１０ａ、エッジ検出部１１０ｂ及びＯＲ回路１１０ｃを備える。ここで、リセットパルス入出力回路１１０の動作例１、２を説明する。

動作例１において、ＣＰＵ１０によるリセットパルス発行の指示信号を受けると、設定レジスタ１１０ａの値が０から１に設定される。エッジ検出部１１０ｂは、設定レジスタ１１０ａの値が０から１に設定されたときの立ち上がりエッジを検出してパルスを発生させ、発生されたパルスをリセットパルスとしてＯＲ回路１１０ｃに出力する。

ＯＲ回路１１０ｃは、一方の入力端子Ｔ１がエッジ検出部１１０ｂと接続され、他方の入力端子Ｔ２が他の音源コア１５Ｃと接続される。但し、動作例１では、入力端子Ｔ２に対する入力がゼロに固定される。そのため、ＯＲ回路１１０ｃは、エッジ検出部１１０ｂからのリセットパルスが入力端子Ｔ１に入力されたときのみ、これを、動作カウンタ１１２に出力する。

動作カウンタ１１２は、例えばタイミングジェネレータであり、音源システム１の動作中、常時、音源コア１５Ｃの動作基準となる値ｍｃを発生させる。値ｍｃは、例えばクロックであるＢＣＫ信号及びＬＲＣＫ信号の生成に用いられる。例えば、Ｉ^２Ｓインタフェース１０８に実装された論理回路により、動作カウンタ１１２より発生された値ｍｃをもとに、ＢＣＫ信号及びＬＲＣＫ信号が生成される。

リセットパルス入出力回路１１０から動作カウンタ１１２へリセットパルスが入力されると、動作カウンタ１１２より発生される値ｍｃがゼロにリセットされる。

すなわち、ＣＰＵ１０によるリセットパルス発行の指示信号が各音源コア１５Ｃへ入力されると、各音源コア１５Ｃにおいて値ｍｃが同時にゼロにリセットされる。値ｍｃがリセットされた後、各音源コア１５Ｃにおいて値ｍｃのカウントアップが同時に再開される。

これにより、各音源コア１５Ｃの動作カウンタ１１２の値ｍｃが同期（実質的に一致）する。そのため、値ｍｃをもとに生成されるＢＣＫ信号及びＬＲＣＫ信号の位相が２つの音源コア１５Ｃ間で揃う。

各音源コア１５Ｃの動作カウンタ１１２には個体差がある。そのため、厳密には、ＢＣＫ信号及びＬＲＣＫ信号は同期ではなく位相が揃った状態である。但し、動作カウンタ１１２の個体差が小さいことから、「ＢＣＫ信号及びＬＲＣＫ信号が２つの音源コア１５Ｃ間で同期する」と記しても実質的に差し支えない。ここで位相が揃うとは、例えば、配線間の容量等の要因によりクロック波形がなまったり変形したりするような場合、又は遅延により音源コア１５Ｃ間でクロックが多少ずれた場合であっても、クロック波形のハイ区間とロー区間が概ね揃っていればよいという意味である。

また、複数の動作カウンタ１１２が同期して動作するため、１つの動作カウンタ１１２のファンアウトが低減される。

動作例１では、ＣＰＵ１０は、全ての音源コア１５Ｃに対してリセットパルスの発行を指示する。これに対し、動作例２では、ＣＰＵ１０は、マスタとして設定された音源コア１５ＣＭだけにリセットパルスの発行を指示する。

動作例２において、音源コア１５ＣＭのリセットパルス入出力回路１１０は、リセットパルスを、動作カウンタ１１２だけでなく、スレーブとして設定された他の音源コア１５ＣＳにも出力する。

音源コア１５ＣＭのＯＲ回路１１０ｃは、動作例１と同様に、入力端子Ｔ２に対する入力がゼロに固定される。そのため、音源コア１５ＣＭのＯＲ回路１１０ｃは、動作例１と同様に、エッジ検出部１１０ｂからのリセットパルスが入力端子Ｔ１に入力されたときのみ、これを、動作カウンタ１１２に出力する。

これに対し、音源コア１５ＣＳのＯＲ回路１１０ｃは、入力端子Ｔ２に対する入力が固定されない。また、音源コア１５ＣＳでは、リセットパルスが生成されないため、入力端子Ｔ１に対する入力がない。そのため、音源コア１５ＣＳのＯＲ回路１１０ｃは、音源コア１５ＣＭからのリセットパルスが入力端子Ｔ２に入力されたときのみ、これを、動作カウンタ１１２に出力する。

動作例２では、リセットパルスの発行が音源コア１５ＣＭに指示されるだけで、各音源コア１５Ｃにおいて値ｍｃが同時にゼロにリセットされて、ＢＣＫ信号及びＬＲＣＫ信号の位相が２つの音源コア１５Ｃ間で揃う。

動作例１、２の何れで動作させる場合も、同一構造の音源コア１５Ｃを用いることができるため、音源コア１５Ｃを複数種類用意する必要がない。

このように、ＣＰＵ１０は、ＲＯＭ１２に格納されたプログラムを実行することにより、複数の音源コア１５Ｃの各々に、トリガ信号の一例であるリセットパルスを供給する、位相制御部として動作する。複数の音源コア１５Ｃの各々にリセットパルスが供給されると、複数の音源コア１５Ｃ間で動作カウンタ１１２の値ｍｃが同期し、複数の音源コア１５Ｃの各々は、同期した状態の動作カウンタ１１２の値ｍｃに基づいてクロックの一例であるＢＣＫ信号及びＬＲＣＫ信号を生成する。すなわち、位相制御部として動作するＣＰＵ１０は、音源コア１５Ｃに対するデジタル楽音データの入出力タイミングを規定するクロック（ＢＣＫ信号及びＬＲＣＫ信号）の位相を、複数の音源コア１５Ｃ間で揃える。

図４は、Ｉ^２Ｓデータのタイミングチャートを示す図である。図４では、１サンプリングで２チャンネルのデータを転送する転送例と、１サンプリングで４チャンネルのデータを転送する、より高速な転送例を併記する。前者の転送例では、１サンプリング中に、Ｌチャンネルのデータ、Ｒチャンネルのデータが順に転送される。後者の転送例では、１サンプリング中に、Ｌチャンネルのデータ、Ｒチャンネルのデータ、Ｌチャンネルのデータ、Ｒチャンネルのデータが順に転送される。

何れの転送例においても、ＢＣＫ信号及びＬＲＣＫ信号は、図４中、最上段に示された値ｍｃをもとに生成される。

なお、８、１６、３２チャンネルなど、１サンプリング中により多くのチャンネルのデータを転送する構成も本発明の範疇である。

また、デジタル楽音データの転送フォーマットは、Ｉ^２Ｓフォーマットに限らず、例えば左寄せ（Left Justified）、右寄せ（Right Justified）等の別のフォーマットであってもよい。

図５は、複数の音源コア１５Ｃの各々に接続可能なスイッチマトリクス回路１５ＳＷの構成を示すブロック図である。図５に示されるように、スイッチマトリクス回路１５ＳＷは、６つのセレクタスイッチ１５０～１５５を含む。セレクタスイッチ１５０～１５５は、９ ｔｏ １のセレクタスイッチであり、且つ１ビットセレクタスイッチである。

スイッチマトリクス回路１５ＳＷには、９系統の入力がある。具体的には、２つの音源コア１５ＣのＩ^２Ｓインタフェース１０８に備えられる３つの出力ポートからの入力（計６系統の入力：ＩＮ１～ＩＮ６）及び外部（例えばサウンドシステム３）からの計３系統の入力（ＩＮ７～ＩＮ９）がある。また、スイッチマトリクス回路１５ＳＷには、分配出力する系統として６系統ある。具体的には、２つの音源コア１５ＣのＩ^２Ｓインタフェース１０８に備えられる３つの入力ポートへの出力（計６系統の分配出力：ＯＵＴ１～ＯＵＴ６）がある。なお、スイッチマトリクス回路１５ＳＷにおいて、音源コア１５Ｃからの入力は外部にスルー出力される。そのため、スイッチマトリクス回路１５ＳＷは、９ ｔｏ １のセレクタスイッチを６つ備える構成となっている。

例えば、音源コア１５ＣＭにおいて音源コア１５ＣＳのＬＲ信号（デジタル楽音データ）を加工するため、音源コア１５ＣＳのＬＲ信号の２系統を音源コア１５ＣＭに入力させる場合を考える。この場合、例えば、セレクタスイッチ１５０において、ビット４、すなわちＩＮ４を選択することでＩＮ４とＯＵＴ１とが接続される。同様に、セレクタスイッチ１５１において、ビット５、すなわちＩＮ５を選択することでＩＮ５とＯＵＴ２とが接続される。これにより、音源コア１５ＣＳからＩＮ４、ＩＮ５に入力されたＬ信号、Ｒ信号が、それぞれ、ＯＵＴ１、ＯＵＴ２から出力されて、音源コア１５ＣＭに入力される。

別の例として、外部入力信号を音源コア１５ＣＳに入力させる場合を考える。この場合、例えば、セレクタスイッチ１５５において、ビット７、すなわちＩＮ７を選択することでＩＮ７とＯＵＴ６とが接続される。これにより、外部からＩＮ７に入力された外部入力信号がＯＵＴ６から出力されて、音源コア１５ＣＳに入力される。

このように、スイッチマトリクス回路１５ＳＷを構成することにより、スイッチマトリクス回路１５ＳＷの各種動作パターンを設定することができる。例えば、音源コア１５ＣＳから音源コア１５ＣＭへＩ^２Ｓデータを転送する動作パターンを設定することができ、また、音源コア１５ＣＭから音源コア１５ＣＳへＩ^２Ｓデータを転送する動作パターンを設定することができる。

前者の動作パターンを採用する製品にスイッチマトリクス回路を搭載する場合も、後者の動作パターンを採用する製品にスイッチマトリクス回路を搭載する場合も、同じスイッチマトリクス回路１５ＳＷを利用することができる。異なる製品間で同じスイッチマトリクス回路１５ＳＷを利用できるため、例えばコストダウンが達成される。

例えば、ＢＣＫ信号及びＬＲＣＫ信号の位相が２つの音源コア１５Ｃ間で揃わない状態で、Ｉ^２Ｓデータを２つの音源コア１５Ｃ間で受け渡す場合を考える。この場合、Ｉ^２Ｓデータのうち、ＢＣＫ信号、ＬＲＣＫ信号、ＤＡＴＡ信号の全てに対してスイッチマトリクスを設ける必要がある。そのため、セレクタスイッチ１５０～１５５の個々を３ビットセレクタスイッチで構成する必要がある。

これに対し、本実施形態では、上述したように、ＢＣＫ信号及びＬＲＣＫ信号の位相が２つの音源コア１５Ｃ間で揃う。そのため、Ｉ^２Ｓデータのうち、ＢＣＫ信号及びＬＲＣＫ信号に対してはスイッチマトリクスを設ける必要がない。ＤＡＴＡ信号用として、セレクタスイッチ１５０～１５５の個々を１ビットセレクタスイッチで構成すればよいため、スイッチマトリクス回路１５ＳＷの回路規模が小さく抑えられる。言い換えると、スイッチマトリクス回路１５ＳＷにより接続を制御される信号にクロックの信号（ＢＣＫ信号及びＬＲＣＫ信号）を含まないため、スイッチマトリクス回路１５ＳＷの回路規模が小さく抑えられる。

図６は、ＤＳＰ１０４によるエフェクト処理例を示す図である。図６では、音源コア１５ＣＭに備えられるミキサ１０２、ＤＳＰ１０４を、それぞれ「ミキサ１０２Ｍ」、「ＤＳＰ１０４Ｍ」と記し、音源コア１５ＣＳに備えられるミキサ１０２、ＤＳＰ１０４を、それぞれ「ミキサ１０２Ｓ」、「ＤＳＰ１０４Ｓ」と記す。

図６に示されるように、ＤＳＰ１０４Ｍは、システムエフェクト処理部２０２、２０４、マスタエフェクト処理部２０６、２０８、インサーションエフェクト処理部２１０、２１２、加算器２２０、２２２及び２２４を備える。ＤＳＰ１０４Ｓは、インサーションエフェクト処理部３０２、３０４、３０６、加算器３２０、３２２及び３２４を備える。

システムエフェクト処理部２０２及び２０４は、各音源コア１５Ｃで共有するシステムエフェクト（例えば、センドリターン端子に接続して、楽音全体に背景音的にかけることが一般的なリバーブ等のエフェクト）をかける。そのため、システムエフェクト処理部２０２及び２０４は、ＤＳＰ１０４Ｍのミキサ１０２Ｍだけでなく、ＤＳＰ１０４Ｓにも接続される。

ここで、インサーションエフェクト処理部２１０、２１２、３０２、３０４、３０６及びシステムエフェクト処理部２０４において、図６中左側（ミキサ１０２Ｍ又は１０２Ｓ側）への出力信号に対する増幅器は、システムエフェクト処理部２０２及び２０４に入力する信号のセンドボリュームとして機能している。

一方、システムエフェクト処理部２０２、２０４において、図６中右側への出力信号に対する増幅器は、それぞれ、システムエフェクト処理部２０２、２０４からの戻り信号のリターンボリュームとして機能している。但し、本実施形態におけるシステムエフェクト処理部２０４であるコーラスは、インサーションエフェクトとしても機能し得る。システムエフェクト処理部２０４のコーラスをインサーションエフェクトとして機能させる場合は、同処理部のシステムエフェクト処理部２０２へのセンドボリュームを０とし、各インサーションエフェクト処理部２１０、２１２、３０２、３０４、３０６のシステムエフェクト処理部２０４へのセンドボリュームを０とすればよい。

システムエフェクト処理部２０２の前段に配置された加算器２２０は、ミキサ１０２Ｍ、システムエフェクト処理部２０４、インサーションエフェクト処理部２１０及び２１２から出力されるデジタル楽音データ（リバーブ処理のための波形データ）を加算し、更に、ＤＳＰ１０４Ｓから出力されるデジタル楽音データ（より詳細には、インサーションエフェクト処理部３０２、３０４、３０６から出力されて加算器３２０で加算された、リバーブ処理のための波形データ）を加算する。システムエフェクト処理部２０２は、加算器２２０より入力される波形データを用いてリバーブ楽音を生成し、生成されたリバーブ楽音の波形データを出力する。

システムエフェクト処理部２０４の前段に配置された加算器２２２は、ミキサ１０２Ｍ、インサーションエフェクト処理部２１０及び２１２から出力されるデジタル楽音データ（コーラス処理のための波形データ）を加算し、更に、ＤＳＰ１０４Ｓから出力されるデジタル楽音データ（より詳細には、インサーションエフェクト処理部３０２、３０４、３０６から出力されて加算器３２２で加算された、コーラス処理のための波形データ）を加算する。システムエフェクト処理部２０２は、加算器２２２より入力される波形データを用いてコーラス楽音を生成し、生成されたコーラス楽音の波形データを出力する。

マスタエフェクト処理部２０６及び２０８は、各システムエフェクト処理部及び各インサーションエフェクト処理部の後段で、各音源コア１５Ｃで共有するマスタエフェクトをかける。そのため、マスタエフェクト処理部２０６及び２０８は、各システムエフェクト処理部及び各インサーションエフェクト処理部並びにミキサ１０２Ｍに接続される。

マスタエフェクト処理部２０６の前段に配置された加算器２２４は、ミキサ１０２Ｍ、システムエフェクト処理部２０２、２０４、インサーションエフェクト処理部２１０、２１２から出力される波形データを加算し、更に、ＤＳＰ１０４Ｓから出力される波形データ（より詳細には、ミキサ１０２Ｓ、インサーションエフェクト処理部３０２、３０４、３０６から出力されて加算器３２４で加算された波形データ）を加算する。

マスタエフェクト処理部２０６は、加算器２２４で加算されることによって得られるデジタル楽音データに対して、コンプレッサ処理を施す。マスタエフェクト処理部２０８は、マスタエフェクト処理部２０６によるコンプレッサ処理後のデジタル楽音データに対して、イコライザ処理を施す。イコライザ処理後のデジタル楽音データは、Ｉ^２Ｓインタフェース１０８を介してサウンドシステム３に出力される。

マスタエフェクト処理部２０６及び２０８は、楽音の最終出力段において音量差を調整したり周波数特性を調整したりして、楽音全体を整える役割を担う。そのため、システムエフェクトを通らない直接音については、レイテンシを最小限に抑えて、複数の音源コア１５Ｃ間で位相がなるべく揃った状態の信号が加算器２２４で加算されてマスタエフェクト処理部２０６に入力されることが望ましい。

インサーションエフェクト処理部２１０及び２１２は、ミキサ１０２Ｍより入力されるデジタル楽音データに対してだけインサーションエフェクトをかける。すなわち、インサーションエフェクト処理部２１０及び２１２は、各音源コア１５Ｃで共有しないエフェクトをかける。例えば、インサーションエフェクト処理部２１０とインサーションエフェクト処理部２１２は、互いに異なるインサーションエフェクト（一例としてフランジャとフェイザ等）をかける。

インサーションエフェクト処理部３０２、３０４及び３０６は、ミキサ１０２Ｓより入力されるデジタル楽音データに対してだけインサーションエフェクトをかける。すなわち、インサーションエフェクト処理部３０２、３０４及び３０６も、各音源コア１５Ｃで共有しないエフェクトをかける。

インサーションエフェクト処理部２１０、２１２、３０２、３０４、３０６の出力信号は図６中左側（ミキサ１０２Ｍ又は１０２Ｓ側）に向い、システムエフェクトを通る信号と、図６中右側に向い、システムエフェクトを通らない直接音の信号とに分かれる。直接音は、リバーブやコーラスなどのシステムエフェクトを通る背景音に比較して、レイテンシが少ないことが望ましい。

本実施形態において、音源コア１５ＣＳで発生されたデジタル楽音データは、スイッチマトリクス回路１５ＳＷ経由又は共有メモリ経由で、音源コア１５ＣＭへ転送される。ここで、図７Ａに、デジタル楽音データをスイッチマトリクス回路１５ＳＷ経由で転送する場合のレイテンシを示す。また、図７Ｂに、デジタル楽音データを共有メモリ経由で転送する場合のレイテンシを示す。

本実施形態では、シングルアクセスのレイテンシの小さいＲＡＭ１１（ＳＲＡＭ）が共有メモリとして用いられる。

図７Ａに示されるように、スイッチマトリクス回路１５ＳＷ経由の場合、ＤＳＰ１０４Ｓのレジスタに対してＩ^２Ｓデータが書き込まれ、書き込まれたＩ^２Ｓデータが転送され、転送されたＩ^２ＳデータがＤＳＰ１０４Ｍのレジスタに書き込まれる。そのため、音源コア１５ＣＳで発生されたデジタル楽音データは、音源コア１５ＣＭで発生されたデジタル楽音データに対して２サンプリング程度遅延する。

図７Ｂに示されるように、共有メモリ経由の場合、共有メモリ領域が確保され、確保された共有メモリ領域にデジタル楽音データが書き込まれ、書き込まれたデジタル楽音データが共有メモリ領域から読み出され、読み出されたデジタル楽音データがＤＳＰ１０４Ｍのキャッシュメモリに書き込まれる。そのため、音源コア１５ＣＳで発生されたデジタル楽音データは、音源コア１５ＣＭで発生されたデジタル楽音データに対して３サンプリング程度遅延する。

なお、ＲＡＭ１１の動作状況によっては、共有メモリにおけるライトレイテンシ、リードレイテンシがより大きくなる可能性が十分にある。そのため、音源コア１５ＣＳで発生されたデジタル楽音データは、音源コア１５ＣＭで発生されたデジタル楽音データに対してより大きく遅延することもある。

すなわち、デジタル楽音データをスイッチマトリクス回路１５ＳＷ経由で転送する場合、共有メモリ経由で転送する場合と比べてレイテンシが小さく抑えられる。

前述したように、各インサーションエフェクトからの直接音は、システムエフェクトを通る音に比較して低レイテンシであることが望ましい。そのため、音源コア１５ＣＳからマスタエフェクト処理部２０６には、ＣＰＵ１０による制御のもと、レイテンシの小さい経路で（すなわちスイッチマトリクス回路１５ＳＷ経由で）、ミキサ１０２Ｓ並びにＤＳＰ１０４Ｓのインサーションエフェクト処理部３０２、３０４及び３０６より出力されるデジタル楽音データ（すなわち加算器３２４による加算後の波形データ）が転送される。

但し、スイッチマトリクス回路１５ＳＷ経由では、入出力の経路数に制限がある。入出力経路を増やす場合にはスイッチマトリクス回路１５ＳＷの入出力数を増やすこととなり、スイッチマトリクス回路１５ＳＷの回路規模が大きくなってしまう。

これに対し、共有メモリ経由では、ＲＡＭ１１上にリングバッファを形成すれば、転送できる経路数はほぼ無制限となる。また、リングバッファのサイズを増やすことにより、１経路あたりの転送データ量を増やすこともできる。但し、この場合は、書き込んだデータが読み込まれるまでのレイテンシが大きくなる。また、システムエフェクト処理部２０２及び２０４によるリバーブ処理及びコーラス処理は、上述したように、インサーションエフェクト処理と比較して、多少レイテンシが大きくてもよい。

そこで、本実施形態では、音源コア１５ＣＳからシステムエフェクト処理部２０２には、ＣＰＵ１０による制御のもと、共有メモリ経由で、ＤＳＰ１０４Ｓのインサーションエフェクト処理部３０２、３０４及び３０６より出力されるデジタル楽音データ（すなわち加算器３２０による加算後の波形データ）が転送される。また、音源コア１５ＣＳからシステムエフェクト処理部２０４には、ＣＰＵ１０による制御のもと、共有メモリ経由で、ＤＳＰ１０４Ｓのインサーションエフェクト処理部３０２、３０４及び３０６より出力されるデジタル楽音データ（すなわち加算器３２２による加算後の波形データ）が転送される。

このように、本実施形態では、スイッチマトリクス回路１５ＳＷと共有メモリとを併用することにより、スイッチマトリクス回路１５ＳＷの回路規模を小さく抑えつつ、１サンプリング中に多くのデータを転送できるようになっている。

なお、図６に示される処理例はあくまで一例に過ぎない。リバーブ、コーラス、コンプレッサ及びイコライザを共有しない構成や、本実施形態では非共有なインサーションエフェクトを共有する構成も、本発明の範疇である。また、図６に例示されない別のエフェクト処理を行う構成も、本発明の範疇である。

このように、ＣＰＵ１０は、ＲＯＭ１２に格納されたプログラムを実行することにより、クロック（ＢＣＫ信号及びＬＲＣＫ信号）の位相が揃えられたデジタル楽音データが複数の音源コア１５Ｃ間で転送されるように、複数の音源コア１５Ｃ間の接続を制御する、接続制御部として動作する。より詳細には、接続制御部として動作するＣＰＵ１０は、スイッチマトリクス回路１５ＳＷを介した、複数の音源コア１５Ｃ間の接続を制御する。

また、複数の音源コア１５Ｃのうちの１つの音源コア１５ＣＭは、複数の音源コア１５Ｃの各々からの第１の楽音データ、第２の楽音データのそれぞれに対して、第１のエフェクト処理、第２のエフェクト処理を施す。第１の楽音データは、転送時のレイテンシに対する許容値が第２のエフェクト処理（例えばリバーブ処理、コーラス処理）よりも小さい第１のエフェクト処理（例えばインサーションエフェクト処理）が施されるデジタル楽音データであり、複数の音源コア１５Ｃ間においてＩ^２Ｓフォーマットで転送される。第２の楽音データは、転送時のレイテンシに対する許容値が第１のエフェクト処理よりも大きい第２のエフェクト処理が施されるデジタル楽音データであり、複数の音源コア１５Ｃ間において共有メモリを介して転送される。附言するに、第１のエフェクト処理は、第２のエフェクト処理と比べて、楽音データの転送時のレイテンシが小さいことが要求される処理といえる。

以上のように、本実施形態では、ＢＣＫ信号及びＬＲＣＫ信号の位相が複数の音源コア１５Ｃ間で揃うため、複数の音源コア１５Ｃ間でエフェクトを共有させる構成でありながらも、セレクタスイッチ１５０～１５５の個々を１ビットセレクタスイッチで構成することができ、スイッチマトリクス回路１５ＳＷの回路規模が小さく抑えられる。

その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。

図８は、本発明の変形例１におけるＤＳＰ１０４によるエフェクト処理例を示す図である。

上述したように、音源コア１５ＣＳで発生されたデジタル楽音データは、転送時のレイテンシがあるため、音源コア１５ＣＭで発生されたデジタル楽音データに対して遅延する。そこで、変形例１では、システムエフェクト処理部２０２、２０４、インサーションエフェクト処理部２１０及び２１２の後段に、ディレイ回路２３０が配置される。ディレイ回路２３０は、入力される波形データを例えば２サンプリング遅延させる。

ディレイ回路２３０で遅延された波形データとミキサ１０２Ｍからの波形データとが加算器２２６で加算され、更に、この加算データが、加算器２２４で、音源コア１５ＣＳからスイッチマトリクス回路１５ＳＷ経由で転送された波形データと加算されて、マスタエフェクト処理部２０６に入力される。

すなわち、変形例１では、音源コア１５ＣＳで発生されたデジタル楽音データ（スイッチマトリクス回路１５ＳＷを経由した波形データ）と、音源コア１５ＣＭで発生されたデジタル楽音データ（スイッチマトリクス回路１５ＳＷを経由しない波形データ）との位相差が抑えられたデジタル楽音データがマスタエフェクト処理部２０６に入力される。

このように、音源コア１５ＣＭは、複数の音源コア１５Ｃの各々からの楽音データの位相差を抑えるディレイ回路２３０（位相差抑制部の一例）を含む。

複数の音源コア１５Ｃ間の動作カウンタ１１２の同期制御を行う方法は、リセットパルスを用いた方法に限らない。

図９Ａ、図９Ｂは、それぞれ、音源コア１５ＣＭ、音源コア１５ＣＳに対応する図であり、本発明の変形例２に係るスイッチ１１０’及び動作カウンタ１１２の構成を示すブロック図である。変形例２に係る音源システム１は、図３に示される構成に代えて、図９Ａ及び図９Ｂに示される構成を備える。

ＣＰＵ１０は、マスタとして設定された音源コア１５ＣＭに対して値１のマスタイネーブル信号を出力するとともに、スレーブとして設定された音源コア１５ＣＳに対して値０のマスタイネーブル信号を出力する。マスタイネーブル信号は、スイッチ１１０’に対する制御信号である。

図９Ａに示されるように、音源コア１５ＣＭにおいて、スイッチ１１０’は、マスタイネーブル信号に従い、接点Ｔ１１と接続する。これにより、音源コア１５ＣＭの動作カウンタ１１２と音源コア１５ＣＭ内部（値ｍｃの供給先）とが接続されるとともに、音源コア１５ＣＳの動作カウンタ１１２と音源コア１５ＣＭ内部との接続が遮断される。

また、図９Ｂに示されるように、音源コア１５ＣＳにおいて、スイッチ１１０’は、マスタイネーブル信号に従い、接点Ｔ１２と接続する。これにより、音源コア１５ＣＳの動作カウンタ１１２と音源コア１５ＣＳ内部（値ｍｃの供給先）との接続が遮断されるとともに、音源コア１５ＣＭの動作カウンタ１１２と音源コア１５ＣＳ内部とが接続される。

従って、音源コア１５ＣＭの動作カウンタ１１２で発生された値ｍｃは、音源コア１５ＣＭ内部へ供給されるとともに、音源コア１５ＣＳ内部へ供給される。２つの音源コア１５Ｃに対して共通の値ｍｃが供給されるため、値ｍｃをもとに生成されるＢＣＫ信号及びＬＲＣＫ信号の位相が２つの音源コア１５Ｃ間で揃う。

楽音の発音状態によっては（例えば発音対象の楽音が少ない場合）、少なくとも一方の音源コア１５Ｃを動作させる必要がなくなる。そこで、音源システム１の消費電流を減らすため、楽音の発音状態に応じて（言い換えると、楽音データの処理状況に応じて）少なくとも一方の音源コア１５Ｃへの基本動作クロックの供給を停止してもよい。

図１０は、本発明の変形例３に係る音源システム１の構成を示すブロック図である。図１０では、音源システム１の各部に対して基本動作クロックを供給するクロックジェネレータ１７を示す。クロックジェネレータ１７は、複数の音源コア１５Ｃを動作させる基本動作クロックを供給する基本動作クロック供給部の一例である。

図１０に示されるように、変形例３では、クロックジェネレータ１７と音源コア１５ＣＭとの間に、クロックゲーティングスイッチ１８Ｍが配置される。また、クロックジェネレータ１７と音源コア１５ＣＳとの間に、クロックゲーティングスイッチ１８Ｓが配置される。

ＣＰＵ１０は、楽音の発音状態に応じて設定レジスタ１９に値を書き込む。例えば、音源コア１５ＣＭについて値１が書き込まれると、設定レジスタ１９からクロックゲーティングスイッチ１８Ｍへ値１のイネーブル信号が出力される。これにより、クロックゲーティングスイッチ１８Ｍがクロックジェネレータ１７と音源コア１５ＣＭとを接続し、クロックジェネレータ１７から音源コア１５ＣＭへ基本動作クロックが供給される。音源コア１５ＣＭについて値０が書き込まれると、設定レジスタ１９からクロックゲーティングスイッチ１８Ｍへ値０のイネーブル信号が出力される。これにより、クロックゲーティングスイッチ１８Ｍがクロックジェネレータ１７と音源コア１５ＣＭとの接続を遮断し、クロックジェネレータ１７から音源コア１５ＣＭへの基本動作クロックの供給が停止される。そのため、音源コア１５ＣＭが停止する。

音源コア１５ＣＳについても同様の動作で、クロックゲーティングスイッチ１８Ｓによる、クロックジェネレータ１７と音源コア１５ＣＳとの接続及び接続の遮断が行われる。クロックジェネレータ１７と音源コア１５ＣＳとの接続中、クロックジェネレータ１７から音源コア１５ＣＳへ基本動作クロックが供給される。クロックジェネレータ１７と音源コア１５ＣＳとの接続の遮断中、クロックジェネレータ１７から音源コア１５ＣＳへの基本動作クロックの供給が停止されるため、音源コア１５ＣＳが停止する。

このように、ＣＰＵ１０は、ＲＯＭ１２に格納されたプログラムを実行することにより、デジタル楽音データの処理状況に応じて、クロックジェネレータ１７（基本動作クロック供給部の一例）による、複数の音源コア１５Ｃの各々への基本動作クロックの供給及び供給の停止を制御する、供給制御部として動作する。

図９に示される構成では、音源コア１５ＣＭが音源コア１５ＣＳに値ｍｃを供給する。音源コア１５ＣＭだけ停止させると、音源コア１５ＣＳに値ｍｃが供給されないため、音源コア１５ＣＳの動作に不具合が生じる。そこで、停止可能な音源コア１５Ｃが１つだけの場合、音源コア１５ＣＳだけが停止される。停止可能な音源コア１５Ｃが２つになったときにはじめて、音源コア１５ＣＭも停止される。

図９に示される構成では、２つの音源コア１５Ｃが停止されている状態から音源コア１５ＣＳの動作だけ再開させても、値ｍｃが音源コア１５ＣＳに供給されない。そのため、音源コア１５ＣＳの動作に不具合が生じる。そこで、まずは、音源コア１５ＣＭの動作だけ再開し、次いで、必要に応じて音源コア１５ＣＳの動作も再開する。

図９に示される構成では、音源コア１５ＣＳの動作が再開されると、音源コア１５ＣＭの動作カウンタ１１２で発生された値ｍｃが音源コア１５ＣＳ内部にも供給される。そのため、ＢＣＫ信号及びＬＲＣＫ信号の位相が動作再開後も２つの音源コア１５Ｃ間で揃う。

図３に示される構成では、音源コア１５ＣＳの動作再開時に、各音源コア１５Ｃにリセットパルスが供給される。そのため、この場合も、ＢＣＫ信号及びＬＲＣＫ信号の位相が動作再開後も２つの音源コア１５Ｃ間で揃う。

以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［付記１］
楽音データを処理する複数の音源コアと、
前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃える位相制御部と、
前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、接続制御部と、を備える、
音源システム。
［付記２］
前記複数の音源コアの各々に接続可能なスイッチマトリクス回路を更に備え、
前記接続制御部は、前記スイッチマトリクス回路を介した、前記複数の音源コア間の接続を制御する
付記１に記載の音源システム。
［付記３］
前記スイッチマトリクス回路により接続を制御される信号に、前記クロックの信号を含まない、
付記２に記載の音源システム。
［付記４］
前記複数の音源コア間において、第１の前記楽音データは、Ｉ^２Ｓ（Inter-IC Sound Interface）フォーマットで転送される、
付記１から付記３の何れか一項に記載の音源システム。
［付記５］
前記複数の音源コア間で共有する共有メモリを更に備え、
前記複数の音源コア間において、第２の前記楽音データは、前記共有メモリを介して転送される、
付記４に記載の音源システム。
［付記６］
前記複数の音源コアのうちの１つの音源コアは、前記複数の音源コアの各々からの前記第１の楽音データ、前記第２の楽音データのそれぞれに対して、第１のエフェクト処理、第２のエフェクト処理を施し、
前記第１のエフェクト処理は、前記第２のエフェクト処理と比べて、前記楽音データの転送時のレイテンシが小さいことが要求される処理である、
付記５に記載の音源システム。
［付記７］
前記１つの音源コアは、前記複数の音源コアの各々からの前記楽音データの位相差を抑える位相差抑制部を含む、
付記６に記載の音源システム。
［付記８］
前記位相制御部は、前記複数の音源コアの各々にトリガ信号を供給し、
前記複数の音源コアの各々に前記トリガ信号が供給されると、前記複数の音源コア間で前記音源コアの動作カウンタの値が同期し、
前記複数の音源コアの各々は、同期した状態の前記動作カウンタの値に基づいて前記クロックを生成する、
付記１から付記７の何れか一項に記載の音源システム。
［付記９］
前記複数の音源コアを動作させる基本動作クロックを供給する基本動作クロック供給部と、
前記楽音データの処理状況に応じて、前記基本動作クロック供給部による、前記複数の音源コアの各々への前記基本動作クロックの供給及び供給の停止を制御する、供給制御部と、を更に備える、
付記１から付記８の何れか一項に記載の音源システム。
［付記１０］
前記複数の音源コアは、同一構造である、
付記１から付記９の何れか一項に記載の音源システム。
［付記１１］
楽音データを処理する複数の音源コアを備える音源システムを制御する方法であり、
前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃え、
前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、処理を、前記音源システムに実行させる、
方法。
［付記１２］
楽音データを処理する複数の音源コアを備える音源システムを制御するプログラムであり、
前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃え、
前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、処理を、前記音源システムに実行させる、
プログラム。

１ ：音源システム
２ ：ＤＲＡＭ
３ ：サウンドシステム
１０ ：ＣＰＵ
１１ ：ＲＡＭ
１２ ：ＲＯＭ
１３ ：ＧＰＩＯ
１４ ：ＭＥＭＩＦ
１５ ：コア部
１５Ｃ ：音源コア
１５ＳＷ ：スイッチマトリクス回路
１６ ：バス
１００ ：音源部
１０２ ：ミキサ
１０４ ：ＤＳＰ
１０６ ：ＢＩＦ
１０８ ：Ｉ^２Ｓインタフェース
１１０ ：リセットパルス入出力回路
１１２ ：動作カウンタ
１５０～１５５：セレクタスイッチ

Claims (12)

1. 楽音データを処理する複数の音源コアと、
   前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃える位相制御部と、
   前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、接続制御部と、を備える、
   音源システム。
2. 前記複数の音源コアの各々に接続可能なスイッチマトリクス回路を更に備え、
   前記接続制御部は、前記スイッチマトリクス回路を介した、前記複数の音源コア間の接続を制御する
   請求項１に記載の音源システム。
3. 前記スイッチマトリクス回路により接続を制御される信号に、前記クロックの信号を含まない、
   請求項２に記載の音源システム。
4. 前記複数の音源コア間において、第１の前記楽音データは、Ｉ^２Ｓ（Inter-IC Sound Interface）フォーマットで転送される、
   請求項１から請求項３の何れか一項に記載の音源システム。
5. 前記複数の音源コア間で共有する共有メモリを更に備え、
   前記複数の音源コア間において、第２の前記楽音データは、前記共有メモリを介して転送される、
   請求項４に記載の音源システム。
6. 前記複数の音源コアのうちの１つの音源コアは、前記複数の音源コアの各々からの前記第１の楽音データ、前記第２の楽音データのそれぞれに対して、第１のエフェクト処理、第２のエフェクト処理を施し、
   前記第１のエフェクト処理は、前記第２のエフェクト処理と比べて、前記楽音データの転送時のレイテンシが小さいことが要求される処理である、
   請求項５に記載の音源システム。
7. 前記１つの音源コアは、前記複数の音源コアの各々からの前記楽音データの位相差を抑える位相差抑制部を含む、
   請求項６に記載の音源システム。
8. 前記位相制御部は、前記複数の音源コアの各々にトリガ信号を供給し、
   前記複数の音源コアの各々に前記トリガ信号が供給されると、前記複数の音源コア間で前記音源コアの動作カウンタの値が同期し、
   前記複数の音源コアの各々は、同期した状態の前記動作カウンタの値に基づいて前記クロックを生成する、
   請求項１から請求項７の何れか一項に記載の音源システム。
9. 前記複数の音源コアを動作させる基本動作クロックを供給する基本動作クロック供給部と、
   前記楽音データの処理状況に応じて、前記基本動作クロック供給部による、前記複数の音源コアの各々への前記基本動作クロックの供給及び供給の停止を制御する、供給制御部と、を更に備える、
   請求項１から請求項８の何れか一項に記載の音源システム。
10. 前記複数の音源コアは、同一構造である、
    請求項１から請求項９の何れか一項に記載の音源システム。
11. 楽音データを処理する複数の音源コアを備える音源システムを制御する方法であり、
    前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃え、
    前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、処理を、前記音源システムに実行させる、
    方法。
12. 楽音データを処理する複数の音源コアを備える音源システムを制御するプログラムであり、
    前記音源コアに対する前記楽音データの入出力タイミングを規定するクロックの位相を、前記複数の音源コア間で揃え、
    前記クロックの位相が揃えられた楽音データが前記複数の音源コア間で転送されるように、前記複数の音源コア間の接続を制御する、処理を、前記音源システムに実行させる、
    プログラム。

Images