JP2023140013A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023140013A
JP2023140013A JP2022045846A JP2022045846A JP2023140013A JP 2023140013 A JP2023140013 A JP 2023140013A JP 2022045846 A JP2022045846 A JP 2022045846A JP 2022045846 A JP2022045846 A JP 2022045846A JP 2023140013 A JP2023140013 A JP 2023140013A
Authority
JP
Japan
Prior art keywords
circuit layer
semiconductor device
oxide film
semiconductor chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022045846A
Other languages
English (en)
Inventor
康彰 穂積
yasuaki Hozumi
文彦 百瀬
Fumihiko Momose
夏祈 武石
Kaori Takeishi
諒人 内山
Ryoto Uchiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022045846A priority Critical patent/JP2023140013A/ja
Priority to US18/160,525 priority patent/US20230307346A1/en
Priority to CN202310048285.5A priority patent/CN116801481A/zh
Publication of JP2023140013A publication Critical patent/JP2023140013A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32113—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Figure 2023140013000001
【課題】絶縁回路基板と半導体チップとを接合するはんだの濡れ広がりを抑制しつつ、高密度実装が可能となる半導体装置の製造方法を提供する。
【解決手段】主面２１及び主面２１の法線方向に対して傾斜した側面２２を有する回路層２ａが設けられた絶縁回路基板１０を用意する工程と、回路層２ａの側面２２にレーザ光を照射することにより、回路層２ａの側面２２の少なくとも一部を粗化すると共に、回路層２ａの粗化された側面２２に酸化膜６を形成する工程と、回路層２ａの主面２１にはんだ層を介して半導体チップを接合する工程とを含む。
【選択図】図５

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来、絶縁回路基板の回路層（回路パターン）上に半導体チップをはんだで接合した半導体装置が知られている。回路層上でのはんだの濡れ広がりを抑制する対策として、回路層の上面の平坦部において、はんだ接合部の周囲にレーザ光を照射して回路層の表面を酸化して粗くすることで、はんだの濡れ性を低下させる第１の手段（レーザレジスト）がある。また、回路層の上面の平坦部において、はんだ接合部の周囲をワイヤで囲み、物理的にはんだの広がりを抑制する第２の手段がある。また、回路層の上面の平坦部において、半導体チップ間の回路層にスリットを設けることで、物理的にはんだ同士の接触を抑制する第３の手段がある。
特許文献１は、金属板の外縁からはみ出したろう材層によるはみ出し部を形成したセラミックス回路基板において、はみ出し部の最大面粗さＲｍａｘが５～５０μｍであり、金属板の端面の全周に傾斜面が形成されることを開示する。特許文献２は、セラミック板の表面に回路層がろう付けされたパワーモジュール用基板において、回路層の外表面のうち、セラミック板の表面から略垂直に立ち上がる側面に酸化膜を形成することを開示する。
特許文献３は、ろう材の濡れ広がりを抑制するために、金属板の側面の表面粗さを０．３～１．０μｍとすることを開示する。特許文献４は、導体部と、半導体チップと、はんだ材と、窪み部とを備えた半導体装置において、窪み部の内側面を傾斜面とし、傾斜面に表面粗化処理を行うことを開示する。特許文献５は、導電性板の上部にパワー半導体チップを配置し、導電性板の上面のパワー半導体チップが配置されていない場所に、レーザによるドット状の孔を形成することを開示する。
特開２００５－２６８８２１号公報 特開２００７－３１１５２６号公報 国際公開第２０１９／００３７２５号 特開２０２１－１４５０８１号公報 特開２０２１－０３９９６２号公報
絶縁回路基板では、回路層の島同士の絶縁距離を確保する必要がある。しかし、実装を高密度化すると、回路層の上面の端部付近に半導体チップを配置する必要があり、半導体チップを接合するはんだが回路層間の溝まで濡れ広がって絶縁距離を確保することができない場合がある。また、半導体チップが回路層の上面の端部付近に配置されるため、従来のはんだの濡れ広がり対策の第１～第３の手段では、回路層の上面の平坦部において、表面を粗くしたり、ワイヤを配置したり、スリットを設けたりするスペースを確保することが困難である。
上記課題に鑑み、本発明は、絶縁回路基板と半導体チップとを接合するはんだの濡れ広がりを抑制しつつ、高密度実装が可能となる半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様は、（ａ）主面及び主面の法線方向に対して傾斜した側面を有する回路層が設けられた絶縁回路基板と、（ｂ）回路層の主面に対向して設けられた半導体チップと、（ｃ）半導体チップと回路層とを接合したはんだ層とを備え、回路層の側面の少なくとも一部の表面粗さが、半導体チップと対向する位置の回路層の主面の表面粗さよりも粗い半導体装置であることを要旨とする。
本発明の他の態様は、（ａ）主面及び主面の法線方向に対して傾斜した側面を有する回路層が設けられた絶縁回路基板を用意する工程と、（ｂ）回路層の側面にレーザ光を照射することにより、回路層の側面の少なくとも一部を粗化すると共に、回路層の粗化された側面に酸化膜を形成する工程と、（ｃ）回路層の主面にはんだ層を介して半導体チップを接合する工程とを含む半導体装置の製造方法であることを要旨とする。
本発明によれば、絶縁回路基板と半導体チップとを接合するはんだの濡れ広がりを抑制しつつ、高密度実装が可能となる半導体装置及び半導体装置の製造方法を提供することができる。
第１実施形態に係る半導体装置の要部平面図である。 図１のＡ－Ａ´線の位置で切断した断面図である。 図２の領域Ｂを拡大した断面図である。 第１実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１実施形態に係る半導体装置の製造方法を説明するための図４に引き続く断面図である。 比較例に係る半導体装置の断面図である。 比較例に係る半導体装置の他の断面図である。 比較例に係る半導体装置の更に他の断面図である。 比較例に係る半導体装置の更に他の断面図である。 第２実施形態に係る半導体装置の断面図である。 第３実施形態に係る半導体装置の断面図である。 第４実施形態に係る半導体装置の要部平面図である。
以下、図面を参照して、第１～第４実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
以下の説明において、半導体チップの「第１主電極」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース電極又はドレイン電極のいずれか一方を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ電極又はコレクタ電極のいずれか一方を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）、ダイオードであれば、アノード電極又はカソード電極のいずれか一方を意味する。また、半導体素子の「第２主電極」とは、ＦＥＴやＳＩＴであれば、上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。ＩＧＢＴであれば、上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方を意味する。ＳＩサイリスタやＧＴＯ、ダイオードであれば、上記第１主電極とはならないアノード電極又はカソード電極のいずれか一方を意味する。即ち、「第１主電極」がソース電極であれば、「第２主電極」はドレイン電極を意味する。「第１主電極」がエミッタ電極であれば、「第２主電極」はコレクタ電極を意味する。「第１主電極」がアノード電極であれば、「第２主電極」はカソード電極を意味する。
また、以下の説明における「上」、「下」、「上下」、「左」、「右」、「左右」等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば「上下」は「左右」に変換して読まれ、１８０°回転して観察すれば「上下」は反転して読まれることは勿論である。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の要部平面図であり、図２は、図１のＡ－Ａ´線の位置で切断した断面図である。なお、図１では、図２に示した封止部材７の図示を省略している。図１及び図２に示すように、第１実施形態に係る半導体装置は、絶縁回路基板１０と、絶縁回路基板１０の一方の主面（上面）に対向して設けられた半導体チップ（パワー半導体チップ）５と、絶縁回路基板１０と半導体チップ５との間に配置され、絶縁回路基板１０と半導体チップ５とを接合するはんだ層４を備えるパワーモジュールである。
絶縁回路基板１０は、例えば矩形の平面形状を有する。絶縁回路基板１０は、例えば直接銅接合（ＤＣＢ）基板や活性ろう付け（ＡＭＢ）基板等であってもよい。絶縁回路基板１０は、絶縁基板１と、絶縁基板１の一方の主面（上面）側に設けられた導体層である回路層（回路パターン）２ａ，２ｂと、絶縁基板１の他方の主面（下面）側に設けられた導電層である放熱層３とを備える。
絶縁基板１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、窒化ホウ素（ＢＮ）等からなるセラミクス基板や、高分子材料等を用いた樹脂絶縁基板で構成されている。回路層２ａ，２ｂ及び放熱層３は、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）等からなる導体箔で構成されている。
回路層２ａ，２ｂの厚さは例えば０．１ｍｍ以上、０．５ｍｍ以下程度であるが、特に限定されない。回路層２ａ，２ｂのパターン形状や配置位置、数は特に限定されない。回路層２ａ，２ｂは、絶縁距離Ｗ１のパターン溝を介して互いに離間して設けられている。絶縁距離Ｗ１は例えば０．５ｍｍ以上、１．０ｍｍ以下程度であるが、特に限定されない。
図示を省略するが、絶縁回路基板１０の他方の主面（下面）側には、サーマルインターフェースマテリアル（ＴＩＭ）等のコンパウンドを介して金属ベースや放熱フィンが設けられていてよい。
はんだ層４は、例えば、錫－アンチモン（Ｓｎ－Ｓｂ）系、錫－銅（Ｓｎ－Ｃｕ）系、錫－銅－銀（Ｓｎ－Ｃｕ－Ａｇ）系、錫－銀（Ｓｎ－Ａｇ）系、錫－銀－銅（Ｓｎ－Ａｇ－Ｃｕ）系、錫－銀－ビスマス－銅（Ｓｎ－Ａｇ－Ｂｉ－Ｃｕ）系、錫－インジウム－銀－ビスマス（Ｓｎ－Ｉｎ－Ａｇ－Ｂｉ）系、錫－亜鉛（Ｓｎ－Ｚｎ）系、錫－亜鉛－ビスマス（Ｓｎ－Ｚｎ－Ｂｉ）系、錫－ビスマス（Ｓｎ－Ｂｉ）系、錫－インジウム（Ｓｎ－Ｉｎ）系等の無鉛はんだ、又は錫－鉛（Ｓｎ－Ｐｂ）系等の鉛はんだ等のはんだで構成されている。
半導体チップ５は、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導（ＳＩ）サイリスタ、ゲートターンオフ（ＧＴＯ）サイリスタ、還流ダイオード（ＦＷＤ）等の半導体素子で構成されている。半導体チップ５は、ユニポーラデバイスであってもよく、バイポーラデバイスであってもよい。半導体チップ５は、例えばシリコン（Ｓｉ）基板で構成してもよく、或いは炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等のワイドバンドギャップ半導体からなる化合物半導体基板で構成してもよい。
半導体チップ５が例えばＭＯＳＦＥＴで構成されている場合には、半導体チップ５は、下面側に第１主電極（ドレイン電極）を有し、上面側に、制御電極（ゲート電極）及び第２主電極（ソース電極）を有する。半導体チップ５のドレイン電極は、はんだ層４を介して絶縁回路基板１０の回路層２ａに接合されている。半導体チップ５のゲート電極及びソース電極は、図示を省略したボンディングワイヤ、リードフレーム、ピン状の端子等により外部と電気的に接続される。
図１及び図２では１つの半導体チップ５を有する場合を例示するが、半導体チップの数は、パワーモジュールの電流容量等に応じて適宜設定可能であり、２つ以上の半導体チップを有していてもよい。２つ以上の半導体チップを有する場合、同じ種類の半導体チップを有していてもよく、異なる種類の半導体チップを有していてもよい。
図２に示すように、絶縁回路基板１０、はんだ層４及び半導体チップ５は封止部材７により封止されている。封止部材７としては、例えば耐熱性が高い熱硬化性樹脂等の樹脂材料が使用可能であり、具体的にはエポキシ樹脂、マレイミド樹脂、シアネート樹脂等が使用可能である。
絶縁回路基板１０、はんだ層４、半導体チップ５及び封止部材７は、図示を省略したケースに収納されている。ケースは、例えばポリフェニレンサルファイド（ＰＳＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリブチレンサクシネート（ＰＢＳ）、ポリアミド、アクリロニトリルブタジエンスチレン（ＡＢＳ）等の熱可塑性樹脂で構成されている。
ここで、図１及び図２に示した絶縁回路基板１０の回路層２ａ，２ｂのうち、半導体チップ５が搭載されている回路層２ａに着目して説明する。回路層２ａは、絶縁基板１の上面に略平行な主面（上面）２１と、上面２１に連続し、上面２１の法線方向に対して所定の角度θ１で傾斜した側面２２を有する。角度θ１は、例えば０°より大きく、４５°以下程度である。
回路層２ａの側面２２には、酸化膜６が設けられている。酸化膜６は、回路層２ａの側面２２にレーザ光を照射することにより回路層２ａの側面２２が加熱されて形成されている（詳細は後述する）。酸化膜６ははんだの濡れ性が悪いため、酸化膜６を設けることにより、半導体装置の組み立て時に、回路層２ａの上面２１に設けられたはんだ層４の濡れ広がりを抑制することができる。
酸化膜６の厚さは、自然酸化膜よりも厚く、例えば２ｎｍ以上程度である。酸化膜６の厚さは、１０ｎｍ以上程度であってもよく、５０ｎｍ以上程度であってもよい。酸化膜６の厚さは、半導体装置の組み立て工程におけるはんだリフロー時の水素還元等により、酸化膜６の形成時の厚さよりも薄くなっていてもよい。例えば、酸化膜６の形成時の厚さが５０ｎｍ程度であり、半導体装置の完成後の酸化膜６の厚さが１０ｎｍ程度であってもよい。なお、半導体装置の組み立て工程におけるはんだリフロー時の水素還元や、酸化膜６を除去し得る工程等により、酸化膜６が除去されて残存していなくてもよい。酸化膜６が無い場合には、回路層２ａの側面２２が封止部材７に接していてよい。
図２の回路層２ａの側面２２付近を囲む領域Ｂを拡大した断面図を図３に示す。図３に示すように、酸化膜６が設けられた回路層２ａの側面２２は、レーザ光の照射により粗化されている。回路層２ａの側面２２には凹凸が形成され、酸化膜６も凹凸を有する断面形状となっている。なお、図３は、回路層２ａの側面２２が粗化し、粗化した表面に酸化膜６が設けられた様子を模式的に示すものであり、図３に示した回路層２ａの側面２２の形状及び酸化膜６の形状に必ずしも限定されるものではない。
酸化膜６が設けられた回路層２ａの側面２２の表面粗さ（換言すれば、酸化膜６の表面粗さ）は、半導体チップ５に対向する位置の回路層２ａの粗化されていない上面２１の表面粗さよりも粗い。酸化膜６が設けられた回路層２ａの側面２２の算術平均粗さＲａは、例えば２５μｍ以上程度であり、３０μｍ以上程度であってもよい。酸化膜６が設けられた回路層２ａの側面２２の表面粗さが粗いことにより、はんだの濡れ性が悪くなるので、半導体装置の組み立て時に、回路層２ａの上面２１に設けられたはんだ層４の濡れ広がりを十分に抑制することができる。回路層２ａの側面２２の表面粗さはより粗い方が、はんだ層４がより濡れ広がり難くなるため好ましい。
なお、酸化膜６が無い場合には、回路層２ａの側面２２自体の表面粗さが、半導体チップ５に対向する位置の回路層２ａの粗化されていない上面２１の表面粗さよりも粗い。回路層２ａの側面２２自体の算術平均粗さＲａが、例えば２５μｍ以上程度であり、３０μｍ以上程度であってよい。
図１に示すように、平面パターン上、半導体チップ５は矩形であり、半導体チップ５の矩形の一辺である右辺５ａが、回路層２ａの上面２１の端部に位置する。なお、半導体チップ５の右辺５ａが、回路層２ａの上面２１の端部よりも内側に位置するように、半導体チップ５を回路層２ａの上面２１の端部から遠ざけて配置してもよい。図１では、はんだ層４の端部が半導体チップ５よりも外側にはみ出しているが、はんだ層４の端部は半導体チップ５の端部と一致していてもよく、半導体チップ５よりも内側に位置していてもよい。
酸化膜６は、回路層２ａの側面２２のうちの、半導体チップ５の右辺５ａに対向する部分に選択的に設けられている。例えば、酸化膜６は、半導体チップ５の右辺５ａの長さよりも広い範囲で設けられていてよい。酸化膜６が設けられた回路層２ａの粗化された側面２２の表面粗さは、酸化膜６が設けられていない回路層２ａの粗化されていない側面２２の表面粗さの表面粗さよりも粗い。なお、酸化膜６が無い場合には、図１に示した酸化膜６に対応する位置の回路層２ａの側面２２の粗化された表面粗さが、酸化膜６に対応しない位置の回路層２ａの側面２２の粗化されていない表面粗さよりも粗い。
＜半導体装置の製造方法＞
次に、第１実施形態に係る半導体装置の製造方法（組立方法）の一例を説明する。
まず、図４に示すように、絶縁回路基板１０を用意する。絶縁回路基板１０は、絶縁基板１と、絶縁基板１の上面側に設けられた回路層２ａ，２ｂと、絶縁基板１の下面側に設けられた放熱層３とを備える。回路層２ａは、上面２１、及び上面２１に連続し、上面２１の法線方向に対して所定の角度θ１で傾斜した側面２２を有する。
次に、図５に示すように、回路層２ａの側面２２にレーザ光Ｌ１を照射することにより、回路層２ａの側面２２を粗くすると共に、回路層２ａの側面２２を加熱して、回路層２ａの粗化された側面２２に酸化膜６を形成する。この結果、酸化膜６が設けられた回路層２ａの粗化された側面２２の表面粗さが、半導体チップ５に対向する位置の回路層２ａの粗化されていない上面２１の表面粗さよりも粗くなる。酸化膜６の厚さは、例えば１０ｎｍ以上程度であり、５０ｎｍ以上程度であってもよく、後述するはんだリフロー時に必要な膜厚を確保できていればよい。酸化膜６の厚さは、酸化膜６を形成するためのレーザ光の投入パワー等により調整可能である。
レーザ光Ｌ１は、例えばファイバレーザ、ＹＡＧレーザ、炭酸ガス（ＣＯ２）レーザ等であってよい。レーザ光Ｌ１の投入パワーを調整することにより、酸化膜６の厚さを調整可能である。また、レーザ光Ｌ１の投入パワーやスポット径等を調整することにより、回路層２ａの側面２２の表面粗さを調整可能である。
回路層２ａの上面２１の法線方向に対するレーザ光Ｌ１の照射角度θ２は、例えば０°以上、４５°以下程度である。レーザ光Ｌ１は、回路層２ａの上面２１の法線方向から照射してもよく、回路層２ａの上面２１の法線方向に対して回路層２ａの側面２２の法線方向側に傾斜させた斜め方向から照射してよい。
レーザ光Ｌ１は、回路層２ａの側面２２に対して略垂直方向から照射してよい。例えば、回路層２ａの上面２１の法線方向に対して側面２２が傾斜する角度θ１が４５°である場合には、回路層２ａの上面２１の法線方向に対するレーザ光Ｌ１の照射角度θ２を４５°に設定する。また、レーザ光Ｌ１は、回路層２ａの側面２２に対して斜め方向から照射してもよい。例えば、回路層２ａの上面２１の法線方向に対して側面２２が傾斜する角度θ１が４５°である場合に、レーザ光Ｌ１の照射角度θ２を０°に設定し、回路層２ａの上面２１の法線方向からレーザ光Ｌ１を照射してもよい。
また、パルス状のレーザ光Ｌ１を走査してドット状の孔を間欠的に形成しつつ、ドット状の孔の周囲に形成される酸化膜６を繋がるように形成してもよい。或いは、パルス状ではなく連続したレーザ光Ｌ１を走査してライン状の溝を形成しつつ、溝の周囲に形成される酸化膜６を繋がるように形成してもよい。また、図１に示す平面パターン上、レーザ光Ｌ１を回路層２ａの側面２２に沿って図１の上下方向に直線状に１回、又は並列に複数回走査してもよく、或いは千鳥状（ジグザグ状）に走査してもよい。
次に、絶縁回路基板１０の回路層２ａの上面２１に、はんだ層４を形成するためのはんだ材を搭載する。はんだ材は、板状のプリフォーム材やクリームはんだであってよい。更に、絶縁回路基板１０の回路層２ａの上面２１に、はんだ材を介して半導体チップ５を搭載する。
次に、絶縁回路基板１０、はんだ材及び半導体チップ５の積層体を加熱炉に搬入する。加熱炉において、加熱によりはんだ材を溶融させてはんだ層４を形成し、はんだ層４により絶縁回路基板１０と半導体チップ５とを接合する。この際、回路層２ａの側面２２に酸化膜６が設けられており、且つ酸化膜６が設けられた回路層２ａの側面２２が粗化されていることにより、回路層２ａの側面２２側へのはんだ層４の濡れ広がりを抑制することができる。加熱条件としては、例えば、水素雰囲気下で、２８０℃以上、３５０℃以下程度の温度範囲で、接合ピーク温度時間を１分以上、１０分以下程度とするのが、はんだ層４の濡れ広がりを十分に抑制することができるため、好ましい。
ここで、加熱炉における加熱処理を開始してから、はんだ層４が濡れ広がらなくなるまでの間、酸化膜６の厚さを１０ｎｍ以上程度に維持することが好ましい。酸化膜６の厚さが１０ｎｍ以上程度であれば、はんだ層４の濡れ広がりを十分に抑制することができる。酸化膜６はより厚い方が、はんだ層４がより濡れ広がり難くなるため好ましい。なお、水素雰囲気下で加熱処理を行う場合には、酸化膜６が還元されるため、酸化膜６の還元量を考慮して、酸化膜６の形成時の厚さを例えば５０ｎｍ以上に厚くすることが好ましい。酸化膜６の厚さが５０ｎｍ以上程度であれば、水素雰囲気下で加熱処理を行っても、はんだ層４の濡れ広がりを十分に抑制することができる酸化膜６の膜厚を維持できる。なお、はんだ層４を形成した後に、酸化膜６を除去する工程を行ってもよい。
次に、半導体チップ５に、ボンディングワイヤやリードフレーム、ピン状の端子を接続する。絶縁回路基板１０、はんだ層４及び半導体チップ５の積層体をケースの内側に配置し、ケースの内側に封止部材７を充填し、絶縁回路基板１０及び半導体チップ５を封止する。絶縁回路基板１０の下面側には、放熱ベースや放熱フィンを取り付ける。このようにして、第１実施形態に係る半導体装置が完成する。
＜比較例＞
次に、図６～図９を参照して、比較例に係る半導体装置を説明する。まず、図６及び図７にそれぞれ示す比較例に係る半導体装置は、はんだの濡れ広がりの対策がされていない構成であって、回路層２ａの側面２２に酸化膜が設けられておらず、且つ側面２２が粗化されていない点が、第１実施形態に係る半導体装置と異なる。はんだの濡れ広がりの対策がされていないため、図６に示す比較例に係る半導体装置では、組み立て時にはんだ層４が回路層２ａの側面２２を介して回路層２ａ，２ｂの間のパターン溝まで濡れ広がり、絶縁距離Ｗ１を確保できず、回路層２ａ，２ｂが短絡している。また、図７に示す比較例に係る半導体装置では、はんだ層４が回路層２ａの側面２２に濡れ広がり突起状となり、絶縁距離Ｗ１を確保できていない。
図６及び図７に示す比較例に係る半導体装置に対して、第１実施形態に係る半導体装置及び半導体装置の製造方法によれば、はんだ層４のリフロー時に、回路層２ａの側面２２に、はんだが濡れ難い酸化膜６が設けられ、且つ酸化膜６が設けられた回路層２ａの側面２２が粗化されていることにより、回路層２ａの側面２２において、はんだ層４の濡れ広がりを十分に抑制することができる。
次に、図８に示す比較例に係る半導体装置は、はんだの濡れ広がりの対策がされていない構成であって、回路層２ａの側面２２に酸化膜が設けられておらず、且つ側面２２が粗化されていない点が、第１実施形態に係る半導体装置と異なる。図８に示す比較例に係る半導体装置では、はんだの濡れ広がりの対策がされていないため、回路層２ａの側面２２側にはんだ層４が濡れ広がらないように、半導体チップ５を回路層２ａの上面２１の端部から所定の距離Ｗ２だけ遠ざけて配置する必要があり、高密度実装が困難である。
図８に示す比較例に係る半導体装置に対して、第１実施形態に係る半導体装置及び半導体装置の製造方法によれば、はんだ層４のリフロー時に、回路層２ａの側面２２に、はんだが濡れ難い酸化膜６が設けられ、且つ酸化膜６が設けられた回路層２ａの側面２２が粗化されていることにより、回路層２ａの側面２２において、はんだ層４の濡れ広がりを十分に抑制することができる。このため、半導体チップ５を回路層２ａの上面２１の端部間際まで近づけて配置することができ、高密度実装が可能となる。また、半導体チップ５を回路層２ａの上面２１の端部間際まで近づける必要が無い場合には、半導体チップ５の配置の裕度を広げることができる。
次に、図９に示す比較例に係る半導体装置は、はんだの濡れ広がりの対策として、回路層２ａの上面２１にレーザ光を照射して、回路層２ａの上面２１を粗化すると共に酸化膜６を形成した点が、第１実施形態に係る半導体装置と異なる。図９に示す比較例に係る半導体装置では、回路層２ａの上面２１に酸化膜６を形成するための所定の距離（スペース）Ｗ３が必要となり、半導体チップ５を回路層２ａの上面２１の端部に配置することができず、高密度実装ができない。また、回路層２ａの上面２１において、はんだの濡れ広がりの対策としてワイヤを配置したり、スリットを設けたりする場合も同様の問題点がある。
図９に示す比較例に係る半導体装置に対して、第１実施形態に係る半導体装置及び半導体装置の製造方法によれば、はんだ層４のリフロー時に、回路層２ａの側面２２に、はんだが濡れ難い酸化膜６が設けられ、且つ酸化膜６が設けられた回路層２ａの側面２２が粗化されていることにより、回路層２ａの側面２２において、はんだ層４の濡れ広がりを十分に抑制することができる。このため、半導体チップ５を回路層２ａの上面２１の端部間際まで近づけて配置することができ、高密度実装が可能となる。
更に、第１実施形態に係る半導体装置及び半導体装置の製造方法によれば、酸化膜６が設けられた回路層２ａの側面２２が粗化されているため、アンカー効果により、回路層２ａの上面２１に平行な方向及び上面２１の法線方向における酸化膜６が設けられた回路層２ａの側面２２と封止部材７との密着性を向上させることができ、封止部材７の剥離を防止することができる。
（第２実施形態）
第２実施形態に係る半導体装置は、図１０に示すように、酸化膜６が、回路層２ａの側面２２のうち、上面２１側の一部に選択的に設けられている点が、第１実施形態に係る半導体装置と異なる。酸化膜６は、回路層２ａの側面２２の上部に設けられ、回路層２ａの側面２２の下部には設けられていない。酸化膜６が設けられた回路層２ａの側面２２の上部が粗化され、回路層２ａの側面２２の下部は粗化されていない。第２実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。なお、第１実施形態と同様に、はんだ層４を形成後に酸化膜６が除去されて酸化膜６が無い構成であってもよい。
第２実施形態に係る半導体装置の製造方法は、回路層２ａの側面２２のうち、上面２１側の一部に選択的にレーザ光を照射する点が、第１実施形態に係る半導体装置の製造方法と異なる。第２実施形態に係る半導体装置の製造方法の他の手順は、第１実施形態に係る半導体装置の製造方法と実質的に同様であるので、重複した説明を省略する。
第２実施形態によれば、酸化膜６が、回路層２ａの側面２２のうち、上面２１側の一部に選択的に設けられている場合でも、第１実施形態と同様の効果を奏する。更に、第２実施形態によれば、回路層２ａの側面２２のうち、上面２１側の一部に選択的にレーザ光を照射することにより、レーザ光が絶縁基板１に与える影響を低減することができる。なお、酸化膜６は、回路層２ａの側面２２のうち、上面２１側とは反対側（絶縁基板１側）の一部に選択的に設けられていてもよく、回路層２ａの側面２２の中央部に選択的に設けられていてもよい。
（第３実施形態）
第３実施形態に係る半導体装置は、図１１に示すように、酸化膜６が回路層２ａの側面２２から回路層２ａの上面２１の一部まで連続して設けられている点が、第１実施形態に係る半導体装置と異なる。半導体チップ５は、回路層２ａの上面２１の端部から離れた位置に配置されている。第３実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。なお、第１実施形態と同様に、はんだ層４を形成後に酸化膜６が除去されて酸化膜６が無い構成であってもよい。
第３実施形態に係る半導体装置の製造方法は、回路層２ａの側面２２に加えて、回路層２ａの上面２１の一部にレーザ光を照射する点が、第１実施形態に係る半導体装置の製造方法と異なる。第３実施形態に係る半導体装置の製造方法の他の手順は、第１実施形態に係る半導体装置の製造方法と実質的に同様であるので、重複した説明を省略する。
第３実施形態によれば、酸化膜６が回路層２ａの側面２２から回路層２ａの上面２１の一部まで連続して設けられている場合でも、半導体チップ５の配置の裕度はやや狭くなるものの、第１実施形態と同様の効果を奏する。更に、第３実施形態によれば、回路層２ａの上面２１の一部にも酸化膜６が設けられ、且つ酸化膜６が設けられた回路層２ａの上面２１の一部の表面粗さが、酸化膜６が設けられていない回路層２ａの上面２１の表面粗さよりも粗いため、はんだ層４の濡れ広がりをより抑制可能となる。
（第４実施形態）
第４実施形態に係る半導体装置は、図１２に示すように、平面パターン上で酸化膜６が設けられる範囲が、第１実施形態に係る半導体装置と異なる。酸化膜６は、回路層２ａの側面２２のうちの半導体チップ５の矩形の連続する二辺である右辺５ａ及び下辺５ｂに対向する部分に選択的に設けられている。半導体チップ５は、回路層２ａの上面２１の角部に近接して配置されている。半導体チップ５の右辺５ａ及び下辺５ｂは、回路層２ａの上面２１の端部から所定の距離Ｗ４，Ｗ５でそれぞれ離間している。所定の距離Ｗ４，Ｗ５は、互いに同一でもよく、互いに異なっていてもよい。第４実施形態に係る半導体装置の他の構成は、第１実施形態に係る半導体装置と実質的に同様であるので、重複した説明を省略する。なお、第１実施形態と同様に、はんだ層４を形成後に酸化膜６が除去されて酸化膜６が無い構成であってもよい。
第４実施形態に係る半導体装置の製造方法は、回路層２ａの側面２２のうちの半導体チップ５の右辺５ａ及び下辺５ｂに対向する部分にレーザ光を選択的に照射する点が、第１実施形態に係る半導体装置の製造方法と異なる。例えば、回路層２ａの上面２１の法線方向からレーザ光を照射する場合には、半導体チップ５の右辺５ａ及び下辺５ｂに対向する部分に連続でレーザ光を照射してよい。或いは、回路層２ａの上面２１の法線方向に対して斜め方向からレーザ光を照射する場合には、半導体チップ５の右辺５ａに対向する部分と、下辺５ｂに対向する部分で側面２２にレーザ光が略垂直方向から照射されるように、２回に分けてレーザ光の照射角度を異ならせてレーザ光を照射してよい。第４実施形態に係る半導体装置の製造方法の他の手順は、第１実施形態に係る半導体装置の製造方法と実質的に同様であるので、重複した説明を省略する。
第４実施形態によれば、酸化膜６が、回路層２ａの側面２２のうちの半導体チップ５の矩形の連続する二辺である右辺５ａ及び下辺５ｂに対向する部分に選択的に設けられている場合でも、第１実施形態と同様の効果を奏する。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第１～第４実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…絶縁基板
２ａ，２ｂ…回路層
３…放熱層
４…はんだ層
５…半導体チップ
５ａ…右辺
５ｂ…下辺
６…酸化膜
７…封止部材
１０…絶縁回路基板
２１…主面（上面）
２２…側面
Ｌ１…レーザ光
Ｗ１…絶縁距離
Ｗ２～Ｗ５…距離
θ１，θ２…角度
以下の説明において、半導体チップの「第１主電極」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）であれば、ソース電極又はドレイン電極のいずれか一方を意味する。絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であれば、エミッタ電極又はコレクタ電極のいずれか一方を意味する。静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）、ダイオードであれば、アノード電極又はカソード電極のいずれか一方を意味する。また、半導体チップの「第２主電極」とは、ＦＥＴやＳＩＴであれば、上記第１主電極とはならないソース電極又はドレイン電極のいずれか一方を意味する。ＩＧＢＴであれば、上記第１主電極とはならないエミッタ電極又はコレクタ電極のいずれか一方を意味する。ＳＩサイリスタやＧＴＯ、ダイオードであれば、上記第１主電極とはならないアノード電極又はカソード電極のいずれか一方を意味する。即ち、「第１主電極」がソース電極であれば、「第２主電極」はドレイン電極を意味する。「第１主電極」がエミッタ電極であれば、「第２主電極」はコレクタ電極を意味する。「第１主電極」がアノード電極であれば、「第２主電極」はカソード電極を意味する。
絶縁回路基板１０、はんだ層４、半導体チップ５及び封止部材７は、図示を省略したケースに収納されている。ケースは、例えばポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリブチレンサクシネート（ＰＢＳ）、ポリアミド、アクリロニトリルブタジエンスチレン（ＡＢＳ）等の熱可塑性樹脂で構成されている。
次に、図９に示す比較例に係る半導体装置は、はんだの濡れ広がりの対策として、回路層２ａの上面２１にレーザ光を照射して、回路層２ａの上面２１を粗化すると共に酸化膜８を形成した点が、第１実施形態に係る半導体装置と異なる。図９に示す比較例に係る半導体装置では、回路層２ａの上面２１に酸化膜８を形成するための所定の距離（スペース）Ｗ３が必要となり、半導体チップ５を回路層２ａの上面２１の端部に配置することができず、高密度実装ができない。また、回路層２ａの上面２１において、はんだの濡れ広がりの対策としてワイヤを配置したり、スリットを設けたりする場合も同様の問題点がある。

Claims (14)

  1. 主面及び前記主面の法線方向に対して傾斜した側面を有する回路層が設けられた絶縁回路基板と、
    前記回路層の前記主面に対向して設けられた半導体チップと、
    前記半導体チップと前記回路層とを接合したはんだ層と、
    を備え、
    前記回路層の少なくとも一部の前記側面の表面粗さが、前記半導体チップと対向する位置の前記回路層の前記主面の表面粗さよりも粗いことを特徴とする半導体装置。
  2. 前記回路層の少なくとも一部の前記側面に設けられた酸化膜を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記酸化膜の厚さが２ｎｍ以上であることを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体チップを封止する封止部材を更に備えることを特徴とする請求項１～３のいずれか１項に記載の半導体装置。
  5. 主面及び前記主面の法線方向に対して傾斜した側面を有する回路層が設けられた絶縁回路基板を用意する工程と、
    前記回路層の前記側面にレーザ光を照射することにより、前記回路層の前記側面の少なくとも一部を粗化すると共に、前記回路層の粗化された前記側面に酸化膜を形成する工程と、
    前記回路層の前記主面にはんだ層を介して半導体チップを接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記回路層の前記主面の法線方向に対して前記回路層の前記側面の法線方向に傾斜した方向から前記レーザ光を照射することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記酸化膜の形成時の厚さが５０ｎｍ以上であることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 前記回路層の少なくとも一部の前記側面の算術平均粗さが２５μｍ以上であることを特徴とする請求項５～７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記回路層の前記主面の法線方向に対する前記側面の傾斜した角度が、０°より大きく、４５°以下であることを特徴とする請求項５～８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記回路層の前記側面のうちの前記主面側の一部を粗化することを特徴とする請求項５～９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記回路層の前記側面から前記主面の一部までを粗化することを特徴とする請求項５～９のいずれか１項に記載の半導体装置の製造方法。
  12. 平面パターン上、前記半導体チップが矩形であり、
    前記半導体チップの一辺を、前記回路層の前記主面の端部に配置することを特徴とする請求項５～１１のいずれか１項に記載の半導体装置の製造方法。
  13. 平面パターン上、前記半導体チップが矩形であり、
    前記回路層の前記側面のうちの前記半導体チップの一辺に対向する部分を選択的に粗化することを特徴とする請求項５～１１のいずれか１項に記載の半導体装置の製造方法。
  14. 平面パターン上、前記半導体チップが矩形であり、
    前記回路層の前記側面のうちの前記半導体チップの連続する二辺に対向する部分を選択的に粗化することを特徴とする請求項５～１１のいずれか１項に記載の半導体装置の製造方法。
JP2022045846A 2022-03-22 2022-03-22 半導体装置及び半導体装置の製造方法 Pending JP2023140013A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022045846A JP2023140013A (ja) 2022-03-22 2022-03-22 半導体装置及び半導体装置の製造方法
US18/160,525 US20230307346A1 (en) 2022-03-22 2023-01-27 Semiconductor device and method of manufacturing the same
CN202310048285.5A CN116801481A (zh) 2022-03-22 2023-01-31 半导体装置和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022045846A JP2023140013A (ja) 2022-03-22 2022-03-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023140013A true JP2023140013A (ja) 2023-10-04

Family

ID=88038135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022045846A Pending JP2023140013A (ja) 2022-03-22 2022-03-22 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20230307346A1 (ja)
JP (1) JP2023140013A (ja)
CN (1) CN116801481A (ja)

Also Published As

Publication number Publication date
CN116801481A (zh) 2023-09-22
US20230307346A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
CN108886027B (zh) 电子装置
US10943859B2 (en) Semiconductor device
JP6485398B2 (ja) 電子装置及びその製造方法
WO2019220788A1 (ja) 半導体装置
CN108604579B (zh) 电子装置及其制造方法
JP7319295B2 (ja) 半導体装置
US11742256B2 (en) Semiconductor device
JP4764983B2 (ja) 半導体装置の製造方法
JP4765853B2 (ja) 半導体装置の製造方法
US20190341345A1 (en) Semiconductor module and method for manufacturing semiconductor module
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP2019212808A (ja) 半導体装置の製造方法
JP2023140013A (ja) 半導体装置及び半導体装置の製造方法
US11552065B2 (en) Semiconductor device
JP2021118350A (ja) 電子装置及び電子装置の製造方法
US11587879B2 (en) Electronic apparatus and manufacturing method thereof
US20230040019A1 (en) Semiconductor device and method of manufacturing the same
JP2022185936A (ja) 半導体装置
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
JP2019129228A (ja) 半導体装置及びその製造方法
WO2022249807A1 (ja) 半導体装置
JP2006173509A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110